JP4243178B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4243178B2
JP4243178B2 JP2003430654A JP2003430654A JP4243178B2 JP 4243178 B2 JP4243178 B2 JP 4243178B2 JP 2003430654 A JP2003430654 A JP 2003430654A JP 2003430654 A JP2003430654 A JP 2003430654A JP 4243178 B2 JP4243178 B2 JP 4243178B2
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
connection pad
semiconductor
base metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003430654A
Other languages
English (en)
Other versions
JP2005191270A (ja
Inventor
豊 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2003430654A priority Critical patent/JP4243178B2/ja
Publication of JP2005191270A publication Critical patent/JP2005191270A/ja
Application granted granted Critical
Publication of JP4243178B2 publication Critical patent/JP4243178B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Description

本発明は半導体装置の製造方法、特に「バンプドチップキャリア」と称される表面実装形式の半導体装置の製造方法に関する。
従来、「バンプドチップキャリア」と称される表面実装タイプの半導体装置は、例えば、携帯電話機における音声制御部,その他の種々の電子、通信装置に使用されている。図1は特許文献1(特開平9−162348号公報)に示されたような従来技術に係る半導体装置の製造方法を示す。まず、図1(a)において、銅の薄板をプレス加工することにより又は膜形成技術とエッチングによりリードフレーム1を構成し、このリードフレーム1にめっき皮膜を形成することにより、半導体素子2を搭載するための素子搭載部3と、半導体素子2との間でワイヤボンディング接続するための複数の接続パッド部4が設けられる。
接続パッド4は、リードフレーム1にハーフエッチング等により凹部が形成され、その凹部に、金、パラジウム、ニッケル、パラジウムの4層めっきを施すことにより形成したものである。
半導体素子2は樹脂接着ペースト5を使用してリードフレーム1の素子搭載部3に搭載される。そして、図1(b)に示すように、半導体素子の表面の各電極端子と各接続パッド部4との間はワイヤボンディング工程においてワイヤ6により接続される。
ついで、図1(c)の工程では、半導体素子2の電極端子面、金属板上のワイヤボンディング領域、ボンディングワイヤ等を樹脂によりシールするべく、封止樹脂7によりモールド成形される。更に、エッチングによりリードフレーム1を除去する。この状態では、図1(d)に示すように、樹脂封止された半導体装置の下面において接続パッド部4が封止樹脂部7から下方へ突出している。そして、半導体装置の底部の接続パッド4が取付基板(図示せず)上の端子に電気的に接合されるようにこの半導体装置が表面実装されるのである。
この半導体装置は、実装面積が小さく、コストが比較的低く、且つ小型化を図ることができるものの、半導体装置の下部に接続パッドが突出していることから、半導体装置の厚さ方向の寸法には限界があった。例えば、図1(d)に示すように、半導体素子2自体の厚さを0.2mm、樹脂封止された半導体装置の底面から接続パッド4が下方へ突出する寸法を0.1mm、半導体素子2の上面から樹脂封止部7の上面までのモールド樹脂の厚さが0.37mm必要であるとすると、この半導体装置全体の厚さ(モールド樹脂7の上面から接続パッド4の先端までの寸法)が0.67mmとなる。
また、特許文献2(特開平10−116935号公報)に開示されている半導体装置によると、実装面積が小さく、コストの低い樹脂封止型半導体装置を構成するために、電極パッドを有する半導体チップと、該半導体チップを封止する樹脂パッケージと、該樹脂パッケージの底面から該底面とほぼ同一平面で露出する金属膜と、半導体チップの電極パッドに一端がボンディングされ、他端が該金属膜とボンディングされたボンディングワイヤとを有する半導体装置が開示されている。
この半導体装置も図1に示した半導体装置と同様、実装面積が小さく、コストが比較的低く、且つ小型化を図ることができる。また、樹脂モールドされた半導体装置の底部に半導体チップと接続パッドとが露出しているものの、半導体装置の底部から接続パッドが突出していないために、半導体装置の厚さを薄くできるという利点がある。
また、特許文献3(特開2001−102484号公報)に開示されている半導体装置においても、特許文献1と同様に、半導体装置の下部に接続パッドが突出していることから、半導体装置の厚さ方向の寸法には限界がある。
更にまた、特許文献4(特開2003−78071号公報)に開示されている半導体装置は、特許文献2の場合と同様、樹脂モールドされた半導体装置の底部に半導体チップと接続パッドとが露出しているものの、接続パッド部が下方に突出していないために、半導体装置の厚さを薄くできるという利点がある。
特開平9−162348号公報 特開平10−116935号公報 特開2001−102484号公報 特開2003−78071号公報
上述した従来の表面実装型の半導体装置によると、接続パッド部が樹脂モールド部の底部から下方へ突出しているか、樹脂モールド部の底部から下方へ突出することなく単に露出していることにより、実装面積が小さく、コストの低い樹脂封止型半導体装置を実現することができる。しかしながら、半導体チップ自体の厚さとワイヤボンディングを行なうのに必要な高さの領域を樹脂モールド内部に確保する必要性から、半導体装置の厚さ方向の寸法を小さくすることには限界があった。
そこで、本発明では、半導体素子の底部を研磨することで半導体装置全体の厚さを更に小さくすることのできる半導体装置の製造方法を提供することを課題とする。
上記の課題を達成するために、本発明によれば、
ベース金属の表面に半導体素子搭載部としての凹部を形成すると共に、該ベース金属の表面に接続パッド部を形成する工程と、
前記凹部の底面に半導体素子の裏面が接合するように、該半導体素子を前記半導体素子搭載部に搭載し、該半導体素子の表面の電極端子と前記接続パッド部との間をワイヤボンディングにより接続する工程と、
前記半導体素子、前記ボンディングワイヤ及び前記接続パッド部が含まれる領域を樹脂で封止する工程と、
前記ベース金属を除去する工程と、
前記半導体素子の裏面を含む封止樹脂の底部領域を、裏面に接続パッド部が露出するように研磨して底面を平坦化することを特徴とする半導体装置の製造方法が提供される。
前記ベース金属は金属板であることを特徴とする。接続パッド部は金、パラジウム、ニッケル、パラジウムの4層のめっき膜により構成され、前記ベース金属の表面から隆起していることを特徴とする。
接続パッド部は、最初にベース金属と同じ金属によりめっきされ、その上に異なる金属でめっきされることを特徴とする。これにより、接続パッド部に最初にめっきされたベース金属と同じ金属の部分は、ベース金属を除去する際に装置本体部から一緒に除去され、結果的に、樹脂封止された半導体素子の底部に、凹部が残り、この凹部内に接続パッド部が規定されることとなる。
更に、研磨による前記平坦化工程の後、前記半導体接続パッド部に半田ペーストを塗布するか、又は半田ボールを付着する工程を含むことを特徴とする。
また、前記凹部の底面に半導体素子の裏面を接合した時、該半導体素子の表面が高さは前記ベース金属の表面より上方に0.15mm以上であることを特徴とする。また、前記半導体素子の裏面を研磨した後の該半導体素子の厚さは0.15mm以上であることを特徴とする。
以下、添付図面を参照して本発明の実施の形態について詳細に説明する。
図2は本発明の実施形態に係る半導体装置の製造方法を示す。まず、図2(a)において、ベース金属である金属板1は、銅の薄板をプレス加工することにより又は膜形成技術とエッチングにより銅の層として構成されている。
この金属板1の表面には、半導体素子2を搭載するための凹部3が半導体素子搭載部として形成される。また、凹部3の周囲近傍の金属板表面におけるワイヤボンディング接続個所には複数の接続パッド部4が所定の間隔をおいて連続的に形成される。これらの各接続パッド部4は、金、パラジウム、ニッケル、パラジウムの4層めっきをこの順に金属板1上に施したものである。あるいは、後述のように、最初にベース金属1と同じ材質、即ち銅をめっきしておくこともできる。
半導体素子2は樹脂接着ペースト5を使用して金属板1の凹状の素子搭載部3に搭載される。即ち、半導体素子2の裏面が素子搭載部3の凹部の底面に樹脂接着ペースト5にて接合される。この時、半導体素子2の表面は、金属板1の凹部の底面より表面より0.15mm以上の部位にある。
次に、図2(b)に示すように、半導体素子2の表面の各電極端子と各接続パッド4との間でワイヤボンディングが行なわれる。
ついで、図2(c)に示すように、半導体素子2の電極端子面、金属板1上のワイヤボンディング領域、ボンディングワイヤを樹脂によりシールするべく、封止樹脂7によりモールド成形する。更に、図2(d)に示すように、エッチングにより金属板1を除去する。これにより、金属板1の凹部3に対応するモールド樹脂7の部分が半導体素子2を含む凸部領域8となり、半導体素子2の裏面は半導体パッケージの底面、即ち凸部8の底面に露出するようになる。同時に、接続パッド部4は、除去された金属板1の表面に対応してモールド樹脂の底面に露出するようになる。
ついで、図1(e)に示すように、半導体素子2の裏面を含むモールド樹脂7の凸部領域8を研磨して、半導体素子4の底面と接続パッド4の底面とが略同一面となるように平滑化する。
上記の実施形態に係る製造方法にて製造された半導体装置は、実装面積が小さく、コストが比較的低く、且つ小型化を図ることができる、また従来技術のように半導体装置の下部に接続パッドが突出することはないので、半導体装置の厚さ方向の寸法を極力小さくすることができる。例えば、図2(e)に示すように、半導体素子2の上面から樹脂封止部の上面までモールド樹脂の厚さを0.37mmとし、半導体素子2の厚さが最小となる0.15mmのところまで研磨すれば、半導体装置の厚さは0.52mmとなり、従来技術における半導体装置の厚さより薄くすることができる。
図3は本発明の他の実施形態に係る半導体装置の製造方法を示すものである。前述の実施形態と異なる点は、先ず図3(a)において、金属板1上に接続パッド部4を形成する際に、ベース金属である金属板と同じ材質の金属である銅11で最初にめっきし、その後前述の実施形態と同様に、金、パラジウム、ニッケル、パラジウムの4層のめっき膜をこの順に形成するのである。そして、図3(b)に示すように、エッチングによりベース金属である金属板1を除去する際、エッチング液に溶かして金属板1と同時にめっき部11を除去し、凹部12を形成するのである。図3(c)におけるモールド封止された半導体装置の本体裏面を研磨した後においても凹部12が残ることとなる。
なお、本発明における上記実施形態において、接続パッド部4に前記のような凹部12の有るか無いかに関わらず、接続パッド部4に半田ペースト(図示せず)を塗布するか、又は半田ボール(図示せず)を付着することができる。そして、実装基板(図示せず)等に対して他の表面実装型の半導体装置と同様の方法で実装することができる。
以上添付図面を参照して本発明の実施形態について説明したが、本発明は上記の実施形態に限定されるものではなく、本発明の精神ないし範囲内において種々の形態、変形、修正等が可能である。
以上説明したように、本発明によれば、実装面積が小さく、コストの低い樹脂封止型半導体装置を実現することができ、且つ半導体素子の底部を含む装置本体の裏面を研磨することで更に半導体装置全体の厚さを更に小さくすることが可能となる。
従来の半導体装置の製造方法を示す図である。 本発明の実施形態に係る半導体装置の製造方法を示す図である。 本発明の他の実施形態に係る半導体装置の製造方法を示す図である。
符号の説明
1…金属板(ベース金属)
2…半導体素子
3…凹部(半導体素子搭載部)
4…接続パッド部
6…ボンディングワイヤ
7…モールド樹脂
8…モールド樹脂の凸部
11…ベース金属と同じめっき部
12…パッドの凹部

Claims (7)

  1. ベース金属の表面に半導体素子搭載部としての凹部を形成すると共に、該ベース金属の表面に接続パッド部を形成する工程と、
    前記凹部の底面に半導体素子の裏面が接合するように、該半導体素子を前記半導体素子搭載部に搭載し、該半導体素子の表面の電極端子と前記接続パッド部との間をワイヤボンディングにより接続する工程と、
    前記半導体素子、前記ボンディングワイヤ及び前記接続パッド部が含まれる領域を樹脂で封止する工程と、
    前記ベース金属を除去する工程と、
    前記半導体素子の裏面を含む封止樹脂の底部領域を、裏面に前記接続パッド部が露出するように研磨して裏面を平坦化することを特徴とする半導体装置の製造方法。
  2. 前記ベース金属は金属板であることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 接続パッド部は金、パラジウム、ニッケル、パラジウムの4層のめっき膜により構成され、前記ベース金属の表面から隆起していることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
  4. 接続パッド部は、最初にベース金属と同じ金属によりめっきされ、その上に異なる金属がめっきされることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
  5. 研磨による前記平坦化工程の後、前記半導体接続パッド部に半田ペーストを塗布するか、又は半田ボールを付着する工程を含むことを特徴とする請求項1〜4のいずれか1項に記載の半導体装置の製造方法。
  6. 前記凹部の底面に半導体素子の裏面を接合した時、該半導体素子の表面の高さは前記ベース金属の表面より上方に0.05mm以上であることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置の製造方法。
  7. 前記半導体素子の裏面を研磨した後の該半導体素子の厚さは0.05mm以上であることを特徴とする請求項1〜6のいずれか1項に記載の半導体装置の製造方法。
JP2003430654A 2003-12-25 2003-12-25 半導体装置の製造方法 Expired - Fee Related JP4243178B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003430654A JP4243178B2 (ja) 2003-12-25 2003-12-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003430654A JP4243178B2 (ja) 2003-12-25 2003-12-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005191270A JP2005191270A (ja) 2005-07-14
JP4243178B2 true JP4243178B2 (ja) 2009-03-25

Family

ID=34788959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003430654A Expired - Fee Related JP4243178B2 (ja) 2003-12-25 2003-12-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4243178B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4518127B2 (ja) * 2007-10-01 2010-08-04 株式会社デンソー 電子回路装置の製造方法および電子回路装置
JP6318084B2 (ja) * 2014-12-17 2018-04-25 新光電気工業株式会社 半導体装置及びその製造方法
US10515927B2 (en) * 2017-04-21 2019-12-24 Applied Materials, Inc. Methods and apparatus for semiconductor package processing
JP7424914B2 (ja) 2020-05-29 2024-01-30 旭化成エレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2005191270A (ja) 2005-07-14

Similar Documents

Publication Publication Date Title
JP3780122B2 (ja) 半導体装置の製造方法
JP3169919B2 (ja) ボールグリッドアレイ型半導体装置及びその製造方法
US7397113B2 (en) Semiconductor device
JP3947750B2 (ja) 半導体装置の製造方法及び半導体装置
JPH11260985A (ja) リードフレーム,樹脂封止型半導体装置及びその製造方法
JP2005317998A5 (ja)
JP2000243887A (ja) 半導体装置とその製造方法
JP2000195984A (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法
US7838972B2 (en) Lead frame and method of manufacturing the same, and semiconductor device
JP4243178B2 (ja) 半導体装置の製造方法
JP2000114426A (ja) 片面樹脂封止型半導体装置
JPH11260990A (ja) リードフレーム,樹脂封止型半導体装置及びその製造方法
JP2000243880A (ja) 半導体装置とその製造方法
JP3507819B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP4137981B2 (ja) 半導体装置の製造方法
JP2001257304A (ja) 半導体装置およびその実装方法
JP2000196005A (ja) 半導体装置
JP3569642B2 (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法
JP2003188332A (ja) 半導体装置およびその製造方法
JPH11135546A (ja) 樹脂封止型半導体装置及びその製造方法
JP2005150441A (ja) チップ積層型半導体装置およびその製造方法
JPH09232365A (ja) 半導体装置およびその製造方法
JP2005197360A (ja) 半導体装置およびその製造方法
KR20090107671A (ko) 리드프레임의 제조방법
JP2005327946A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081226

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140109

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees