JP7424914B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP7424914B2
JP7424914B2 JP2020095097A JP2020095097A JP7424914B2 JP 7424914 B2 JP7424914 B2 JP 7424914B2 JP 2020095097 A JP2020095097 A JP 2020095097A JP 2020095097 A JP2020095097 A JP 2020095097A JP 7424914 B2 JP7424914 B2 JP 7424914B2
Authority
JP
Japan
Prior art keywords
semiconductor package
metal
organic material
metal part
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020095097A
Other languages
English (en)
Other versions
JP2021190576A (ja
Inventor
浩二 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Microdevices Corp
Original Assignee
Asahi Kasei EMD Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei EMD Corp filed Critical Asahi Kasei EMD Corp
Priority to JP2020095097A priority Critical patent/JP7424914B2/ja
Publication of JP2021190576A publication Critical patent/JP2021190576A/ja
Application granted granted Critical
Publication of JP7424914B2 publication Critical patent/JP7424914B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
特許文献1には、「端面に実装用端子を備えるパッケージ素子を複数枚積層した後、それぞれのパッケージ素子を導電材料により接着して製造するQFN半導体パッケージの製造方法」が記載されている。
[先行技術文献]
[特許文献]
[特許文献1] 特開2000-133744号公報
本発明の第1の態様においては、第1金属部と、少なくとも一部において第1金属部と表面上の高さの異なる第1有機材料部と、を有する第1半導体パッケージと、第2金属部と、少なくとも一部において第2金属部と表面上の高さの異なる第2有機材料部と、を有し、第1半導体パッケージの上方に積層される、第2半導体パッケージとを備える半導体装置を提供する。第1金属部および第2金属部が電気的に接続されてよい。
第1有機材料部の最上面および第1金属部の最上面の高さの差は、100μm以上であってよい。
第1有機材料部は、第1金属部より表面上の高さが低くてよい。
第1有機材料部は、部材を内部に封止する封止樹脂であってよい。第1有機材料部および第1金属部の高さの差は、部材のうち表面上の高さが最も高い部分と、第1金属部との高さの差の1/2未満であってよい。
第1有機材料部は、本体部と、本体部と第1金属部との間に設けられ、本体部より表面上の高さの低い溝部とを有してよい。
溝部は、100μm以上の幅を有してよい。
第1半導体パッケージは、複数の第1金属部を備えてよい。溝部の幅は、第1半導体パッケージの表面上における、複数の第1金属部の間の距離のうち最小の距離の1/2未満であってよい。
第1有機材料部は、第1金属部より表面上の高さが高くてよい。
第1有機材料部は、第1半導体ダイを内部に封止する封止樹脂であってよい。
第1有機材料部および第1金属部の高さの差は、第1有機材料部の高さの1/2未満であってよい。
第1有機材料部は、本体部と、本体部と第1金属部との間に設けられ、本体部より表面上の高さの低い溝部とを有してよい。
溝部は、100μm以上の幅を有してよい。
溝部は、第1半導体パッケージの上面視における第1金属部の短手方向の幅の10%未満の幅を有してよい。
溝部は、第1半導体パッケージの上面視における第1金属部の長手方向の幅の5%未満の幅を有してよい。
第1金属部と第2金属部との間に塗布された導電材を備えてよい。第1金属部および第2金属部は、導電材を介して電気的に接続されてよい。
第1半導体パッケージまたは第2半導体パッケージのうち少なくとも1つは、赤外線センサを有してよい。
本発明の第1の態様においては、第1金属部と、少なくとも一部において第1金属部と表面上の高さの異なる第1有機材料部と、を有する第1半導体パッケージを提供する段階と、第2金属部と、少なくとも一部において前記第2金属部と表面上の高さの異なる第2有機材料部と、を有し、前記第1半導体パッケージの上方に積層される、第2半導体パッケージを提供する段階とを備える半導体装置の製造方法を提供する。第1金属部および第2金属部が電気的に接続されてよい。
第1半導体パッケージを提供する段階は、犠牲材料の上面に第1金属部を提供する段階と、犠牲材料の上面に第1半導体ダイを提供する段階と、第1金属部と第1半導体ダイとを電気的に接続する段階と、第1半導体ダイを1有機材料部の内部に封止する段階とを有してよい。
第1半導体パッケージを提供する段階は、封止する段階の後に、第1有機材料部をエッチングして、第1有機材料部の上面に溝部を形成する段階を有してよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
第1半導体パッケージ10と第2半導体パッケージ20とが分解状態における斜視図を示す。 第1半導体パッケージ10の構造の一例を示す。 第2半導体パッケージ20の構造の一例を示す。 積層された第1半導体パッケージ10および第2半導体パッケージ20の一例を示す。 第1半導体パッケージ10と第2半導体パッケージ20の積層方法の一例を示す。 第1半導体パッケージ10と第2半導体パッケージ20の積層方法の一例を示す。 第1半導体パッケージ10と第2半導体パッケージ20の積層方法の一例を示す。 第1半導体パッケージ10と第2半導体パッケージ20の積層方法の一例を示す。 第1半導体パッケージ10の断面図の一例を示す。 溝部18を備える半導体装置100の一例を示す。 他の実施形態に係る半導体装置100の一例である。 図5Aの半導体装置100の断面図の一例である。 他の実施形態に係る半導体装置100の一例である。 図6Aの半導体装置100の断面図の一例である。 他の実施形態に係る半導体装置100の一例である。 図7Aの半導体装置100の断面図の一例である。 他の実施形態に係る半導体装置100の一例である。 図8Aの半導体装置100の断面図の一例である。 他の実施形態に係る半導体装置100の一例である。 図9Aの半導体装置100の断面図の一例である。 他の実施形態に係る半導体装置100の一例である。 図10Aの半導体装置100の断面図の一例である。 第3半導体パッケージ30を備える半導体装置100の一例を示す。 半導体モジュール200の構成の一例を示す。 半導体モジュール200の断面図の一例を示す。 半導体装置100の製造プロセスの一例を示す。 半導体装置100の製造プロセスの一例を示す。 半導体装置100の製造プロセスの一例を示す。 半導体装置100の製造プロセスの一例を示す。 半導体装置100の製造プロセスの一例を示す。 半導体装置100の製造プロセスの一例を示す。 半導体装置100の製造プロセスの一例を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1Aは、第1半導体パッケージ10と第2半導体パッケージ20とが分解状態における斜視図を示す。半導体装置100は、IR(赤外線;Infrared)センサ、加速度センサ、角速度センサ、慣性系センサ、歪みセンサ、温度センサ、またはガスセンサ等の半導体パッケージを含むQFN(Quad Flat Non-leaded package)パッケージ等の積層型の半導体パッケージを備える。
半導体装置100は、第1半導体パッケージ10と、第2半導体パッケージ20とを備える。第1半導体パッケージ10および第2半導体パッケージ20のうちの少なくとも1つは、機能性部品を含んでよい。一例として、第1半導体パッケージ10または第2半導体パッケージ20のうち少なくとも1つは、赤外線センサを含む。また、第1半導体パッケージ10および第2半導体パッケージ20は、両面端子構造を有する。
第2半導体パッケージ20は、第1半導体パッケージ10の表面のうちの1つの上面に積層される。本明細書においては、第2半導体パッケージ20が第1半導体パッケージ10に対し積層される方向を上方と称する。
第1半導体パッケージ10は、第1有機材料部12と、第1金属部14と、後述の第1半導体ダイ16とを有する。第2半導体パッケージ20は、第2有機材料部22と、第2金属部24と、第2半導体ダイ26を有する。一例として、第1半導体パッケージ10は、特定用途向けICパッケージ(ASICパッケージ)であり、第2半導体パッケージ20は、IRセンサパッケージである。
一例として、第1有機材料部12は、第1半導体ダイ16を封止する封止樹脂である。第1有機材料部12は、エポキシ等の熱可塑性樹脂であってよい。第1有機材料部12は、第1金属部14より表面上の高さが高くてよく、低くてもよい。第1有機材料部12は、1×1011Ω・cm以上の体積抵抗率を有する樹脂材料であってよい。
第1金属部14は、第1半導体パッケージ10の表面上の少なくとも一部において、第1有機材料部12と表面上の高さが異なる。一例として、第1金属部14は、第1有機材料部12の中に埋め込まれる、第1半導体ダイ16と電気的に接続される。一例として、第1金属部14は、両面端子構造を有するリードフレームであってよい。
第2有機材料部22は、第2半導体ダイ26を封止する封止樹脂であってよい。第1有機材料部12と同様、第2有機材料部22もエポキシ等の熱可塑性樹脂であってよい。ただし、第2有機材料部22の材料は、絶縁性を有していればよく、第1有機材料部12と同一の材料に限定されない。第2有機材料部22は、第2金属部24より表面上の高さが高くてよく、低くてもよい。
第2金属部24は、第2半導体パッケージ20の表面上の少なくとも一部において、第2有機材料部22と表面上の高さが異なる。第2金属部24は、第2有機材料部22の中に埋め込まれる第2半導体ダイ26と電気的に接続される。本例の第2金属部24は、第2半導体ダイ26とワイヤボンディングにより接続される。ただし、第2金属部24と第2半導体ダイ26との電気的接続は、導電性トレース等の別の接続手段を介して行われてもよい。
本例では、第1半導体パッケージ10と第2半導体パッケージ20とが積層される場合、第1金属部14と第2金属部24との表面上の位置が位置合わせされる。第1金属部14は、第2金属部24と電気的に接続される。一例として、第1金属部14と第2金属部24との電気的接続は、後述のはんだ52を介して行われる。
本例の第2半導体ダイ26は、第2半導体パッケージの上面に露出している。ただし、第2半導体ダイ26は、全面が第2有機材料部22に封止されていてもよい。一例として、第2半導体ダイ26は、IRセンサ素子を含む。
図1Bは、第1半導体パッケージ10の構造の一例を示す。本例では、第1半導体パッケージ10の上面図、側面図および下面図を示している。
第1半導体パッケージ10は、ICパッケージであってよい。第1金属部14は、ICパッケージの有する種々の端子であってよい。第1金属部14は、第1半導体パッケージ10に複数設けられてよい。本例の第1金属部14は、CAD0、CAD1、DVDD、INT、NC、SCL、SDA、VDD、およびVSS等の種々の実装端子を有する。本例の第1金属部14における、NC端子は、第2半導体パッケージ20のP電極およびN電極に接続される。
本例の第1半導体ダイ16に対し、VSS端子を構成する第1金属部14が延伸し、接続されている。本例の第1半導体ダイ16は、第1半導体パッケージ10の上面に露出している。ただし、第1半導体ダイ16の配置は、上面に露出する形態に限定されない。
図1Cは、第2半導体パッケージ20の構造の一例を示す。本例では、第1半導体パッケージ10の上面図、側面図および下面図を示している。
本例の第2半導体パッケージ20は、IRセンサ素子のパッケージである。ただし、第2半導体パッケージ20の用途は、IRセンサに限定されず、他のセンサ素子等の機能性素子であってよい。
本例の第2金属部24は、IRセンサのP型電極およびN型電極である。P型電極およびN型電極は、第2半導体ダイ26のセンサ素子を介して電気的に接続される。一例として、P型電極およびN型電極のそれぞれは、第2半導体ダイ26に対して、ワイヤボンディングにより電気的に接続される。ただし、電気的接続手段は、ワイヤボンディングに限定されず、導電性トレース等を介して電気的に接続されてもよい。また、本例の第2金属部24は、第2半導体パッケージ20が第1半導体パッケージ10に積層された場合、第2半導体パッケージ20の下面において、第1金属部14に接続される。
本例の第2半導体ダイ26は、第2半導体パッケージ20の上面において露出する。ただし、第2半導体ダイ26は、第2半導体パッケージ20の下面に露出してもよく、第2有機材料部22に封止されていてもよい。第2半導体ダイ26の上方に、さらなる光学部材を有していてもよい。
図1Dは、積層された第1半導体パッケージ10および第2半導体パッケージ20の一例を示す。第1半導体パッケージ10の下面図と、積層された第1半導体パッケージ10および第2半導体パッケージ20の側面図と、第2半導体パッケージ20の上面図とが示される。
図2Aは、第1半導体パッケージ10と第2半導体パッケージ20の積層方法の一例を示す。本例では、第1半導体パッケージ10が凸状の第1金属部14を有し、第2半導体パッケージ20が凸状の第2金属部24を有する。
第1金属部14が凸状であるとは、第1半導体パッケージ10の表面において、第1金属部14が第1有機材料部12より表面高さが高く、第1有機材料部12に対し隆起した構造を有することを指す。同様に、第2金属部24が凸状であるとは、第2半導体パッケージ20の表面において、第2金属部24が第2有機材料部22より表面高さが高く、第2有機材料部22に対し隆起した構造を有することを指す。
本例では、はんだ52は、第1金属部14の上面に設けられる。はんだ52は、第1金属部14と第2金属部24とを電気的に接続する。第1金属部14および第2金属部24の構造を共に凸状に設ける場合、はんだ52は、第1金属部14または第2金属部24の上面に表面張力によりとどまる。すなわち、はんだ52は、第1金属部14および第2金属部24との間に塗布されてよい。本例のはんだ52は、鉛フリーはんだであるが、鉛およびスズなどの合金であってもよく、導電材であればこれらに限定されない。
本例においては、側面電極を介することなく、第1金属部14および第2金属部24が、はんだ52を介して積層面において直接的に接続される。これにより、積層基板の側面に筒状の凹部を設けて電気的接続を施し、ショート防止のための保護層を設ける技術と異なり、保護層を設けなくとも接続が可能であり、パッケージ全体への剛性を提供しやすくなり、パッケージ製造時の工数削減と小型化とが容易となる。
図2Bは、第1半導体パッケージ10と第2半導体パッケージ20の積層方法の一例を示す。本例では、第1半導体パッケージ10が凹状の第1金属部14を有し、第2半導体パッケージ20が凹状の第2金属部24を有する。
第1金属部14が凹状であるとは、第1半導体パッケージ10の表面において、第1金属部14が第1有機材料部12より表面上の高さが低く、第1有機材料部12に対し陥没した構造を有することを指す。同様に、第2金属部24が凹状であるとは、第2半導体パッケージ20の表面において、第2金属部24が第2有機材料部22より表面上の高さが低く、第2有機材料部22に対し陥没した構造を有することを指す。
本例においても、はんだ52は、第1金属部14の上面に設けられる。本例のはんだ52は、第1有機材料部12に設けられた陥凹内に設けられてよい。従って、本例のはんだ52は、第1有機材料部12の陥凹内から流れ出すことが防止される。これにより、本例のはんだ52は、周囲を第1有機材料部12で取り囲まれる。第1有機材料部12を絶縁性の高い材料で設けることにより、はんだ52と他の部材との間の高い絶縁性を提供できる。
図2Cは、第1半導体パッケージ10と第2半導体パッケージ20の積層方法の一例を示す。本例では、第1半導体パッケージ10が凸状の第1金属部14を有し、第2半導体パッケージ20が凹状の第2金属部24を有する。
本例では、凸状の第1金属部14に対し、第2金属部24が相補的に凹形の形状を有する。本例では、凸状の第1金属部14は、第2有機材料部22の陥凹に入りこむ。これにより、第1金属部14が、第2金属部24に対し、固定されやすくなり、第1金属部14と第2金属部24の接続信頼性が向上する。
また、第2有機材料部22の陥凹からはんだ52が流れ出しづらくなり、はんだ量をへらすことができる。さらに、第1金属部14を第2金属部24へと接着しやすくなる。また、第1金属部14と第2金属部24との接着強度が向上し、電気的接続の信頼性も向上する。
図2Dは、第1半導体パッケージ10と第2半導体パッケージ20の積層方法の一例を示す。本例では、第1半導体パッケージ10が凹状の第1金属部14を有し、第2半導体パッケージ20が凸状の第2金属部24を有する。
本例では、凹状の第1金属部14は、第2金属部24が相補的に凸状の形状を有する。本例では、凸状の第2金属部24は、第1有機材料部12の陥凹に入りこむ。これにより、第2金属部24が、第1金属部14に対し固定されやすくなり、第1金属部14と第2金属部24との間の接続信頼性が向上する。
また、第1有機材料部12の陥凹からはんだ52が流れ出しづらくなり、はんだ量をへらすことができる。さらに、第1金属部14を第2金属部24へと接着しやすくなる。また、第1金属部14と第2金属部24との接着強度が向上し、電気的接続の信頼性も向上する。
図3は、第1半導体パッケージ10の断面図の一例を示す。本例の第1半導体パッケージ10は、2つの第1金属部14の間に第1半導体ダイ16を内部に埋め込む封止材料である第1有機材料部12を有する。
本例の第1有機材料部12は、表面上の高さHを有し、第1金属部14は、表面上の高さHを有する。この場合、第1有機材料部12および第1金属部14の間の高さの差Dは、D=|H―H|で与えられる。
本例の高さの差Dは、100μm以上であってよい。この場合、第1有機材料部12を設計しやすくなり、内部の部材の十分な封止が与えられる。
本例の第1金属部14と、第1半導体ダイ16は、ワイヤボンディングにより電気的に接続される。本例において、第1有機材料部12中に封止される部材のうち、表面上の高さが最も高い部材は、ワイヤボンディングのワイヤの最高部となる。第1有機材料部12中に封止される部材のうち最も高い部材の表面上の高さを高さHとする。
第1有機材料部12の表面上の高さが第1金属部14より低い場合、第1金属部14の表面上の高さHと、第1有機材料部12中に封止される部材のうち最も高い部材の高さHとの高さの差は、D1=H―Hで与えられる。第1有機材料部12および第1金属部14の間の高さの差Dは、第1金属部14の表面上の高さHと、第1有機材料部12中に封止される部材のうち最も高い部材の高さHとの高さの差は、D1に対し、D1の1/2未満(D<(1/2)×D1)であってよい。この場合、第1有機材料部12中に部材を十分に封止でき、水または塵等が第1有機材料部12中に混入しづらくできる。
第1有機材料部12の表面上の高さが第1金属部14より高い場合、高さの差Dは、樹脂の高さHの1/2未満(D<(1/2)×H)であってよい。この場合、第1有機材料部12中に部材を十分に封止でき、水または塵等が第1有機材料部12中に混入しづらくできる。
図4は、溝部18を備える半導体装置100の一例を示す。第1半導体パッケージ10の下面と、第2半導体パッケージ20の上面とが示される。
第2半導体パッケージ20は、第1半導体パッケージ10の上方に積層される。第1金属部14および第2金属部24は、第1金属部14の上面に設けられたはんだ52のペーストを介して電気的に接続される。
本例の第1金属部14は、上面視において四辺形の形状を有する。ただし、第1金属部14の形状は四辺形に限定されるものではない。第1金属部14が上面視において四辺形の形状を有する場合、第1半導体パッケージ10の表面上において、第1金属部14の短辺のうちの一辺が第1半導体パッケージ10の一辺に対応してもよい。第1金属部14が上面視における四辺形形状を有する場合、上面視における長手方向と短手方向とが定義できる。本例の第1金属部14の短手方向の幅をW1とし、長手方向の幅W2とする。
溝部18は、第1半導体パッケージ10において、第1有機材料部12と第1金属部14との間に設けられる。すなわち、本例の第1有機材料部12は、本体部19と、本体部19と第1金属部14との間に設けられ、本体部19より表面上の高さの低い溝部18とを有する。溝部18は、第1半導体パッケージ10の表面において、第1金属部14を取り囲むように設けられてよい。
第1有機材料部12に溝部18を設けることにより、溝部18からはんだ52が流れ出すことを防ぐ効果が向上する。すなわち、溝部18は、はんだ52を電気的接点に過剰に塗布したときのバッファとして機能する。これにより、電気的接点におけるショートのリスクを低減することができる。
溝部18は、幅Wを有する。一例として、溝部18の幅Wは100μm以上であってよい。この場合、溝部18の製造が容易となり、はんだ52のショート防止の効果が有効に発揮される。
溝部18の幅Wは、第1金属部14の表面上の高さが第1有機材料部12の表面上の高さより高い場合、第1半導体パッケージ10の表面上における、複数の第1金属部14の間の距離のうち、最小の距離の1/2未満であってよい。この場合、第1金属部14同士の間に溝部18が適切に設けられ、溝部18によるはんだ52のショート防止の効果が有効に発揮される。
一例として、隣接する第1金属部14の間の距離は0.32mmで設けられる。ただし、第1金属部14の間の距離は、この距離に限定されない。この場合、溝部18の幅Wを0.16mm未満とすることにより、隣接する第1金属部14の周りに設けられる溝部18が繋がってしまうことなく、それぞれを個別に設けることができる。
また、溝部18の幅Wは、第1金属部14の表面上の高さが、第1有機材料部12の表面上の高さより低い場合、溝部18の幅Wは、第1金属部14の長手方向の幅W2の10%未満であってよい。この場合、第1金属部14の剛性が適切に保持される。さらに、溝部18の幅Wは、第1金属部14の短手方向の幅W1の5%未満であってよい。これにより、第1金属部14の剛性の保持がさらに容易となる。
溝部28は、第2半導体パッケージ20において第2有機材料部22と第2金属部24との間に設けられる。すなわち、本例の第2有機材料部22は、本体部29と、本体部29と第2金属部24との間に設けられ、本体部29より表面上の高さの低い溝部28とを有する。第2有機材料部22に溝部28を設けることにより、溝部28からはんだ52が流れ出すことを防ぐ効果が向上する。これにより、溝部28は、溝部18と同様の効果を奏する。第2半導体パッケージ20を第1半導体パッケージ10に積層する場合、溝部18および溝部28は、後述の空洞110を形成する。溝部18および溝部28の形状、大きさ等は、パッケージ間に形成される空洞110の所望の設計に応じて決定される。
図5Aは、他の実施形態に係る半導体装置100の一例である。第1半導体パッケージ10の上面と、第2半導体パッケージ20の下面とが示される。本例では、第1半導体パッケージ10が凹状の第1金属部14を有し、第2半導体パッケージ20が凹状の第2金属部24を有する。
本例の第1有機材料部12および第2有機材料部22は、第1金属部14および第2金属部24のそれぞれに対し、表面上の高さの差が0.05mm低く設けられる。有機材料部が金属部より低く設けられる場合、高さの差が0.05mm以下である場合には加工が容易となる。ただし、有機材料部と金属部との高さの差は、0.05mm以下に限定されない。有機材料部と金属部との高さの差は、100μm以上0.05mm以下であってよい。
本例では、第1金属部14および第2金属部24の電気的接点となる部位においてはんだ52のペーストが設けられる。はんだ52は、電気的接点において第1金属部14と第2金属部24との間を埋め、第1金属部14と第2金属部24とを電気的に接続する。
一方で、第2半導体パッケージ20を第1半導体パッケージ10の上方に積層する場合、はんだ52のペーストを提供しない箇所においては、第1金属部14および第2金属部24の表面上の高さが、第1有機材料部12および第2有機材料部22のそれぞれに対して低い陥凹となる。第1半導体パッケージ10および第2半導体パッケージ20を積層した場合に、これらの陥凹に応じた空隙が形成される。
図5Bは、図5Aの半導体装置100の断面図の一例である。本例では、第1半導体パッケージ10の上方に第2半導体パッケージ20が積層された形態が示される。本例では、第2半導体パッケージの表面上において、第2有機材料部22より第2金属部24の高さが低い。
本例では、第1金属部14および第2金属部24の間に電気的接点が形成されない箇所において、第1半導体パッケージ10と第2金属部24の下方との間に空洞110が形成される。一例として、空洞110の高さは0.05mmである。ただし、空洞110の高さはこの高さに限定されるものではない。
図6Aは、他の実施形態に係る半導体装置100の一例である。本例では、第1半導体パッケージ10が凸状の第1金属部14を有し、第2半導体パッケージ20が凹状の第2金属部24を有する。
本例の第1金属部14は、電気的接点が形成される箇所における表面上の高さが高い。一例として、本例の第1金属部14は、第1有機材料部12より0.05mm高く形成される。ただし、有機材料部と金属部との高さの差は、0.05mmに限定されず、100μm以上の異なる値の差であってよい。
本例では、第1金属部14と第2金属部24との間に電気的接点を形成する箇所において、第1金属部14および第2金属部24の間にはんだ52を有する。本例のはんだ52は、第1金属部14の上面に設けられる。ただし、はんだ52は、第2金属部24の上面に設けられてもよい。はんだ52を介して、第1金属部14および第2金属部24が電気的に接続される。
図6Bは、図6Aの半導体装置100の断面図の一例である。本例では、第1有機材料部12と第2有機材料部22との間に空洞110が形成される点で、図5Bの例と相違する。
第1半導体パッケージ10と第2半導体パッケージ20との間の距離は、第1金属部14が隆起した高さと、はんだ52の高さとの合計値から、第2金属部24が陥没した深さを引いた値だけ離隔される。従って、第1半導体パッケージ10と、第2半導体パッケージとの間に形成される空洞110の体積は、図5Bの例より大きくなる。
図7Aは、他の実施形態に係る半導体装置100の一例である。本例では、第1半導体パッケージ10が凸状の第1金属部14を有し、第2半導体パッケージ20が凸状の第2金属部24を有する。
本例においても、第1金属部14と第2金属部24との間に電気的接点を形成する箇所において、第1金属部14および第2金属部24の間にはんだ52を有する。本例の、はんだ52は、第1金属部14の上面に設けられる。ただし、はんだ52は、第2金属部24の上面に設けられてもよい。はんだ52を介して、第1金属部14および第2金属部24が、電気的に接続される。
一例として、第1金属部14は、第1有機材料部12より表面上の高さが0.05mm高く形成され、同様に第2金属部24は、第2有機材料部22より表面上の高さが0.05mm高く形成される。ただし、第1有機材料部12と第1金属部14との高さの差および第2有機材料部22の高さの差は、0.05mmに限定されず、100μm以上の異なる値の差であってよい。
図7Bは、図7Aの半導体装置100の断面図の一例である。本例の半導体装置100は、第1金属部14と第2金属部24との間にはんだ52を有しない箇所において、第1半導体パッケージ10と第2半導体パッケージ20との間に、空洞110を有する。
本例においては、第1金属部14が、第1有機材料部12の表面上の高さより高く形成され、第2金属部24が、第2有機材料部22の表面上の高さより高く形成される。従って、これらの高低差にはんだ52の厚みを加えた高低差を有する空洞110が、第1半導体パッケージ10および第2半導体パッケージ20の間において、電気的接点を除く箇所全体に広がって形成される。
空洞110により、はんだ52の流出によるショートを防ぐことができる。さらに、はんだ52を過剰に塗布した場合にあっても、過剰なはんだ52は、溝部18および溝部28の内部にとどまる。従って、高信頼性のパッケージオンパッケージ素子を含む、半導体装置100を提供できる。
図8Aは、他の実施形態に係る半導体装置100の一例である。本例では、第1半導体パッケージ10が溝部18を有し、第2半導体パッケージ20が溝部28を有する。
本例の第1金属部14および溝部18は、第1半導体パッケージにおける表面上の高さが異なる。同様に、第2金属部24および溝部28は、第2半導体パッケージにおける表面上の高さが異なる。ただし、第1金属部14および本体部19の表面上の高さは面一に形成されてよく、第2金属部24および溝部28の表面上の高さも面一に形成されてよい。
本例のはんだ52は、第1金属部14の上面に設けられる。ただし、はんだ52は、第2金属部24の上面に設けられてもよい。本例の第1金属部14は、はんだ52により電気的接点となる部位のみの高さが高くなっている。はんだ52を介して、第1金属部14および第2金属部24が、電気的に接続される。
本例の電気的接点となる第1金属部14の周囲および第2金属部24の周囲に、溝部18および溝部28が形成される。これにより、はんだ52の電気的接点以外の部位への流出が防がれる。
図8Bは、図8Aの半導体装置100の断面図の一例である。本例では、電気的接点となる第1金属部および第2金属部の間と、第2半導体パッケージ20を第1半導体パッケージ10に設置する箇所とにはんだ52が配置される。
本例においては、はんだ52が配置されない箇所において、第1半導体パッケージ10および第2半導体パッケージの間に空洞110が形成される。本例においては、凸状の第1金属部14および第2金属部24を有しないので、図7Bの例より空洞110の高さが低く形成される。
溝部18および溝部28は、はんだ52が溝部18および溝部28の外部に流出することを防止する。これにより、空洞110の体積を低減させ、かつ、はんだ52のショートを防ぐことができる。
図9Aは、他の実施形態に係る半導体装置100の一例である。本例では、第2半導体パッケージ20のみが溝部28を有する。第1金属部14の上面に配置されたはんだ52のペーストと、第1有機材料部12とは、面一の表面上の高さを有する。
第1半導体パッケージ10と第2半導体パッケージとを積層した場合において、第1金属部14および第2金属部24の位置を対応させて積層できる。本例では、第1金属部14および第2金属部24の位置が対応する箇所において、電気的接点の形成を所望する箇所では、第2金属部24と第2有機材料部22とが面一の表面上の高さを有する。一方で、第1金属部14および第2金属部24の位置が対応する箇所において、電気的接点の形成を所望しない箇所では、第2金属部24の表面上の高さは低く形成される。一例として、第2金属部24の表面上の高さを低く形成するために、エッチング等の処理がほどこされる。
図9Bは、図9Aの半導体装置100の断面図の一例である。本例の第1半導体パッケージ10と、第2半導体パッケージ20とは、電気的接点周囲以外の部分において接する。
電気的接点において、第1金属部14の上面にはんだ52のペーストを有する。第1金属部14は、導電材であるはんだ52を介して、第2金属部24と電気的に接続される。
本例では、電気的接点の周囲において、溝部28と第1半導体パッケージ10との間に空洞110が形成される。すなわち、溝部18および溝部28の間に空洞110が形成される。空洞110によりはんだ52のショートを防ぐことができる。さらに、本例では、接続端子となる第2金属部24周囲に空洞が形成されるので、溝部28の形成に伴う第1半導体パッケージ10および第2半導体パッケージ20の間に形成される空洞110の容積を小さく保つことができる。従って、半導体装置100全体の体積を小さく保ち、半導体装置100を集積化できる。
図10Aは、他の実施形態に係る半導体装置100の一例である。本例では、第1半導体パッケージ10が溝部18を有し、第2半導体パッケージ20が溝部28を有する。本例では第2金属部24と、第2有機材料部22の本体部29とは、面一の表面上の高さを有する。また、第1金属部14の上面に配置されたはんだ52のペーストと、第1有機材料部12の本体部19とは、面一の表面上の高さを有する。
図10Bは、図10Aの半導体装置100の断面図の一例である。本例の第1半導体パッケージ10と、第2半導体パッケージ20とは、電気的接点以外の部分において接する。
電気的接点において、第1金属部14の上面にはんだ52のペーストを有する。第1金属部14は、導電材であるはんだ52を介して、第2金属部24と電気的に接続される。
電気的接点の周囲において、溝部18の上方と第2半導体パッケージ20との間には、空洞110が形成される。同様に、本例の第2半導体パッケージ20を第1半導体パッケージ10の上方に積層した場合、溝部28と第1半導体パッケージ10との間に空洞110が形成される。すなわち、本例では、溝部18および溝部28の間に空洞110が形成される。
図11は、第3半導体パッケージ30を備える半導体装置100の一例を示す。本例の半導体装置100は、第1半導体パッケージ10と、第1半導体パッケージ10の上方に積層された第2半導体パッケージ20と、第2半導体パッケージ20の上方に積層された第3半導体パッケージ30とを備える。
本例の第3半導体パッケージ30は、光学フィルタパッケージである。第3半導体パッケージ30は、第2半導体パッケージの上方に入出する赤外線等の電磁波のフィルタリングを提供すればよく、第2半導体パッケージ20との電気的接続を要しない。一例として、第3半導体パッケージは、第2半導体パッケージの上面に塗布された樹脂接着剤を介して第2半導体パッケージの上方に積層および接着されてよい。
一例として、第2半導体パッケージ20の上方に第3半導体パッケージ30を積層および接着後に、第1半導体パッケージ10の上方に第2半導体パッケージ20が積層される。例えば、第1半導体パッケージ10を後述のキャリーフレーム210に配置後に、第1半導体パッケージ10の上面にはんだ52のペーストが配置される。第2半導体パッケージ20と第1半導体パッケージ10とは、はんだ52のペーストを介して、電気的に接続および接合される。ただし、各半導体パッケージの積層順はこれらに限定されず、第2半導体パッケージ20を第1半導体パッケージ10の上方に積層後に、第3半導体パッケージ30を第2半導体パッケージ20の上方に積層してもよい。
図12Aは、半導体モジュール200の構成の一例を示す。本例の半導体モジュール200は、6つの半導体装置100を備える。
本例の半導体モジュール200では、キャリーフレーム210に、半導体装置100が配置される。本例のキャリーフレーム210と半導体装置100との間には、後述のバックテープ220等の接着剤が設けられる。半導体装置100とキャリーフレーム210とは、バックテープを介して接合される。
本例では、第1半導体パッケージ10をキャリーフレーム210に接合後に、第1半導体パッケージ10の上面にはんだ52のペーストが適用される。第2半導体パッケージ20および第3半導体パッケージ30を接合したパッケージオンパッケージ部材が、はんだ52を介して、第1半導体パッケージ10に接合される。
図12Bは、半導体モジュール200の断面図の一例を示す。本例の各半導体装置100は、バックテープ220により、キャリーフレーム210に固定されている。
一例として、バックテープ220は、樹脂製の接着剤である。本例のバックテープ220は、絶縁樹脂性の接着剤により設けられる。
図13Aは、半導体装置100の製造プロセスの一例を示す。テープ102の上方に各部材が積層される。
テープ102は、樹脂等の材料により形成されてよく、各部材を固定する。各部材の積層後にウェットエッチング等で除去されてよい。テープ102は、後述の封止樹脂を設けた後に除去されてもよい。ただし、テープ102を除去せず、完成した半導体装置100の配置のために用いてもよい。
第1金属部14aおよび第1金属部14bが、テープ102の上方に積層される。本例の、第1金属部14aおよび第1金属部14bは、第1半導体パッケージ10の底部に金属平板部分が露出するリードフレームである。
図13Bは、半導体装置100の製造プロセスの一例を示す。図13Aの次の製造段階の一例が示される。
本例では、第1金属部14aおよび第1金属部14bの間に第1半導体ダイ16が配置される。第1半導体ダイ16は、テープ102の上方に積層される。
図13Cは、半導体装置100の製造プロセスの一例を示す。図13Bの次の製造段階の一例が示される。
第1金属部14aおよび第1金属部14bと、第1半導体ダイ16との間が電気的に接続される。本例では、第1金属部14aおよび第1金属部14bと、第1半導体ダイ16との間は、ワイヤボンディングにより接続される。ただし、第1金属部14aおよび第1金属部14bと、第1半導体ダイ16との間は、導電性トレース等で設けられてもよい。
図13Dは、半導体装置100の製造プロセスの一例を示す。図13Cの次の製造段階の一例が示される。
封止樹脂により、第1有機材料部12が設けられる。一例として、封止樹脂は、エポキシ等の熱可塑性樹脂で設けられる。第1有機材料部12は、1×1011Ω・cm以上の体積抵抗率を有する樹脂材料であってよい。
図13Eは、半導体装置100の製造プロセスの一例を示す。図13Dの次の製造段階の一例が示される。本例においては、第1有機材料部12または第1金属部14を削る段階が行われる。
第1有機材料部12を削る段階において、特に、第1有機材料部12に溝部18を設ける場合にあっては、レジストまたは金属によるマスクを用いてエッチングが行われる。第1有機材料部12を削る段階は、ドライエッチングで行われてもよく、ウェットエッチングで行われてもよい。
第1有機材料部12を削る段階をドライエッチングで行う場合の一例として、ドライエッチングは、フォトリソグラグラフィで行われてよい。あるいは、第1有機材料部12に反応性イオンエッチング(Reactive Ion Etching;RIE)を行うことにより行われてもよい。第1有機材料部12を削る段階の他の例としては、ウェットブラストによる研磨、または薬液によるウェットエッチングであってもよい。第1有機材料部12に対するウェットエッチングは、有機溶剤または希硫酸等で行われてよい。第1有機材料部12を削る段階は、第1有機材料部12をエッチングして、第1有機材料部12に溝部18を形成する段階を含んでよい。
第1金属部14が銅等の金属を含むリードフレームである場合に、当該金属に対するエッチングが行われる。第1金属部14を削る段階をドライエッチングで行う場合の一例として、第1金属部14に反応性イオンエッチング(Reactive Ion Etching;RIE)を行うことにより行われてもよい。第1金属部14を削る段階の他の例としては、ウェットブラストによる研磨、または薬液によるウェットエッチングであってもよい。第1金属部14に対するウェットエッチングは、塩化鉄水溶液またはフッ酸等で行われてよい。
図13Fは、半導体装置100の製造プロセスの一例を示す。図13Eの次の製造段階の一例が示される。本例では、第1半導体パッケージ10に設けられていたテープ102が除去された上で、図13Eの第1半導体パッケージ10の配置と上下が逆転している。
第1半導体パッケージ10の上面に接着剤42が設けられる。ただし、第2半導体パッケージ20の下面に接着剤42が設けられてもよい。
第1半導体パッケージ10の上方に、第2半導体パッケージ20が配置される。すなわち、第1半導体パッケージ10と第2半導体パッケージとの間には、接着剤42が設けられる。接着剤42は、導電性ペーストで設けられてもよく、絶縁性樹脂で設けられてもよい。
図13Gは、半導体装置100の製造プロセスの一例を示す。図13Fの次の製造段階の一例が示される。
本例においては、第1半導体パッケージ10の第1金属部14に対し、ダイシング(個片化)が施される。ダイシングは、ダイシングソー等で行われてよい。
第1半導体パッケージ10の下面に樹脂性の素材によるバックテープ220が設けられ、第1半導体パッケージ10が所望の位置に配置される。以上のプロセスにより、パッケージオンパッケージ素子である半導体装置100が製造される。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
10・・・第1半導体パッケージ、12・・・第1有機材料部、14・・・第1金属部、16・・・第1半導体ダイ、18・・・溝部、19・・・本体部、20・・・第2半導体パッケージ、22・・・第2有機材料部、24・・・第2金属部、26・・・第2半導体ダイ、28・・・溝部、29・・・本体部、30・・・第3半導体パッケージ、42・・・接着剤、52・・・はんだ、100・・・半導体装置、102・・・テープ、110・・・空洞、200・・・半導体モジュール、210・・・キャリーフレーム、220・・・バックテープ

Claims (14)

  1. 第1金属部と、少なくとも一部において前記第1金属部と表面上の高さの異なる第1有機材料部と、を有する第1半導体パッケージと、
    第2金属部と、少なくとも一部において前記第2金属部と表面上の高さの異なる第2有機材料部と、を有し、前記第1半導体パッケージの上方に積層される、第2半導体パッケージとを備え、
    前記第1金属部および前記第2金属部が電気的に接続され、
    前記第1有機材料部は、前記第1金属部より表面上の高さが低く、
    前記第1有機材料部は、本体部と、前記本体部と前記第1金属部との間に設けられ、前記本体部より表面上の高さの低い溝部とを有する、
    半導体装置。
  2. 前記第1有機材料部および前記第1金属部の高さの差は、100μm以上である、請求項1に記載の半導体装置。
  3. 前記第1有機材料部は、部材を内部に封止する封止樹脂であり、
    前記第1有機材料部および前記第1金属部の高さの差は、前記部材のうち表面上の高さが最も高い部分と前記第1金属部との高さの差の1/2未満である、
    請求項1または2に記載の半導体装置。
  4. 前記溝部は、100μm以上の幅を有する、
    請求項1から3のいずれか一項に記載の半導体装置。
  5. 前記第1半導体パッケージは、複数の前記第1金属部を備え、
    前記溝部の幅は、前記第1半導体パッケージの表面上における、複数の前記第1金属部の間の距離のうち最小の距離の1/2未満である、
    請求項1から4のいずれか一項に記載の半導体装置。
  6. 第1金属部と、少なくとも一部において前記第1金属部と表面上の高さの異なる第1有機材料部と、を有する第1半導体パッケージと、
    第2金属部と、少なくとも一部において前記第2金属部と表面上の高さの異なる第2有機材料部と、を有し、前記第1半導体パッケージの上方に積層される、第2半導体パッケージとを備え、
    前記第1金属部および前記第2金属部が電気的に接続され、
    前記第1有機材料部は、前記第1金属部より表面上の高さが高
    前記第1有機材料部は、本体部と、前記本体部と前記第1金属部との間に設けられ、前記本体部より表面上の高さの低い溝部とを有する、
    半導体装置。
  7. 前記第1有機材料部および前記第1金属部の高さの差は、100μm以上である、請求項6に記載の半導体装置。
  8. 前記第1有機材料部は、第1半導体ダイを内部に封止する封止樹脂であり、
    前記第1有機材料部および前記第1金属部の高さの差は、前記第1有機材料部の高さの1/2未満である、
    請求項6または7に記載の半導体装置。
  9. 前記溝部は、100μm以上の幅を有する、
    請求項6から8のいずれか一項に記載の半導体装置。
  10. 前記溝部は、前記第1半導体パッケージの上面視における前記第1金属部の短手方向の幅の10%未満の幅を有する、
    請求項6から9のいずれか一項に記載の半導体装置。
  11. 前記溝部は、前記第1半導体パッケージの上面視における前記第1金属部の長手方向の幅の5%未満の幅を有する、
    請求項6から10のいずれか一項に記載の半導体装置。
  12. 前記第1金属部と前記第2金属部との間に塗布された導電材を備え、
    前記第1金属部および前記第2金属部は、前記導電材を介して電気的に接続される、
    請求項1から11のいずれか一項に記載の半導体装置。
  13. 前記第1半導体パッケージまたは前記第2半導体パッケージのうち少なくとも1つは、赤外線センサを有する、
    請求項1から12のいずれか一項に記載の半導体装置。
  14. 第1金属部と、少なくとも一部において前記第1金属部と表面上の高さの異なる第1有機材料部と、を有する第1半導体パッケージを提供する段階と、
    第2金属部と、少なくとも一部において前記第2金属部と表面上の高さの異なる第2有機材料部と、を有し、前記第1半導体パッケージの上方に積層される、第2半導体パッケージを提供する段階と
    を備え、
    前記第1金属部および前記第2金属部が電気的に接続され
    前記第1半導体パッケージを提供する段階は、
    犠牲材料の上面に前記第1金属部を提供する段階と、
    前記犠牲材料の上面に第1半導体ダイを提供する段階と、
    前記第1金属部と前記第1半導体ダイとを電気的に接続する段階と、
    前記第1半導体ダイを前記第1有機材料部の内部に封止する段階とを有し、
    前記第1半導体パッケージを提供する段階は、前記封止する段階の後に、
    前記第1有機材料部をエッチングして、前記第1有機材料部の上面に溝部を形成する段階を有する、
    導体装置の製造方法。
JP2020095097A 2020-05-29 2020-05-29 半導体装置および半導体装置の製造方法 Active JP7424914B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020095097A JP7424914B2 (ja) 2020-05-29 2020-05-29 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020095097A JP7424914B2 (ja) 2020-05-29 2020-05-29 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021190576A JP2021190576A (ja) 2021-12-13
JP7424914B2 true JP7424914B2 (ja) 2024-01-30

Family

ID=78847411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020095097A Active JP7424914B2 (ja) 2020-05-29 2020-05-29 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP7424914B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030155638A1 (en) 2002-02-01 2003-08-21 Nec Toppan Circuit Solutions, Inc. Board for mounting BGA semiconductor chip thereon, semiconductor device, and methods of fabricating such board and semiconductor device
JP2005191270A (ja) 2003-12-25 2005-07-14 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US20110309493A1 (en) 2010-06-22 2011-12-22 Soon Lock Goh Electronic Device Package Locking System and Method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030155638A1 (en) 2002-02-01 2003-08-21 Nec Toppan Circuit Solutions, Inc. Board for mounting BGA semiconductor chip thereon, semiconductor device, and methods of fabricating such board and semiconductor device
JP2005191270A (ja) 2003-12-25 2005-07-14 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US20110309493A1 (en) 2010-06-22 2011-12-22 Soon Lock Goh Electronic Device Package Locking System and Method

Also Published As

Publication number Publication date
JP2021190576A (ja) 2021-12-13

Similar Documents

Publication Publication Date Title
JP4674113B2 (ja) 半導体装置及びその製造方法
CN103548361A (zh) 半导体装置及麦克风
JP2013080957A (ja) 高密度コンタクトを有するリードレス集積回路パッケージ
JP2000068444A (ja) 半導体装置
TWI732228B (zh) 麥克風封裝結構
JP2005203775A (ja) マルチチップパッケージ
KR100585100B1 (ko) 적층 가능한 리드 프레임을 갖는 얇은 반도체 패키지 및그 제조방법
US20150332991A1 (en) Method of forming a thin substrate chip scale package device and structure
CN111279474B (zh) 具有分层保护机制的半导体装置及相关系统、装置及方法
JP4945682B2 (ja) 半導体記憶装置およびその製造方法
JP3360669B2 (ja) 半導体パッケージ素子、3次元半導体装置及びこれらの製造方法
US9355974B2 (en) Semiconductor device and manufacturing method therefor
JP7424914B2 (ja) 半導体装置および半導体装置の製造方法
JP2002217354A (ja) 半導体装置
CN113937019A (zh) 晶圆级封装方法以及封装结构
JP4681260B2 (ja) 半導体装置及びその製造方法
JP2007227596A (ja) 半導体モジュール及びその製造方法
US20010022391A1 (en) Substrate for semiconductor device and semiconductor device fabrication using the same
KR100788341B1 (ko) 칩 적층형 반도체 패키지
JP4283240B2 (ja) 半導体装置の製造方法
JP3490601B2 (ja) フィルムキャリアおよびそれを用いた積層型実装体
JP4353935B2 (ja) リードレスパッケージ型半導体装置
JP2005167072A (ja) 半導体装置およびその製造方法
CN116193972B (zh) 一种传感器制备方法及结构
CN212542424U (zh) 半导体器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240118

R150 Certificate of patent or registration of utility model

Ref document number: 7424914

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150