JP4681260B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4681260B2 JP4681260B2 JP2004227884A JP2004227884A JP4681260B2 JP 4681260 B2 JP4681260 B2 JP 4681260B2 JP 2004227884 A JP2004227884 A JP 2004227884A JP 2004227884 A JP2004227884 A JP 2004227884A JP 4681260 B2 JP4681260 B2 JP 4681260B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- terminal
- semiconductor
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 155
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims description 69
- 238000007789 sealing Methods 0.000 claims description 32
- 229920005989 resin Polymers 0.000 claims description 28
- 239000011347 resin Substances 0.000 claims description 28
- 230000006870 function Effects 0.000 description 25
- 238000000034 method Methods 0.000 description 22
- 238000007796 conventional method Methods 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000013585 weight reducing agent Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Description
本発明は、半導体チップと受動部品をひとつのパッケージに搭載した半導体装置に関するものであり、特に、小型・軽量化及び高機能・大容量化を目的とする半導体チップの実装技術に係わるものである。
近年の電子機器の高機能化並びに軽薄短小化の要求に伴い、電子部品の高密度集積化、さらには高密度実装化が進んできている。これらの電子機器に使用される半導体パッケージは、小型化かつ多ピン化してきており、また、半導体パッケージを含めた電子部品を実装する、実装用基板も小型化してきている。さらには電子機器への収納性を高めるため、３次元積層技術も使われるようになってきている。
半導体パッケージはその小型化に伴って、従来のようなリードフレームを使用した形態のパッケージでは、小型化に限界がきているため、最近では回路基板上にチップを実装したものとして、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）や、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）と言った、エリア実装型の新しいパッケージ方式が提案されている。
これらの半導体パッケージにおいて、半導体チップの電極と従来型半導体パッケージのリードフレームの機能を有する、半導体パッケージ用基板と呼ばれる、プラスチックやセラミックス等各種材料を使って構成される、サブストレートの端子との電気的接続方法として、ワイヤーボンディング方式やＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式、さらにはＦＣ（Ｆｒｉｐ Ｃｈｉｐ）方式などが知られているが、最近では、半導体パッケージの小型化に有利なＦＣ接続方式を用いた、ＢＧＡやＣＳＰの構造が盛んに提案されている。
特開２０００−１２７６９号公報
特開平８−１６２６０８号公報
しかしながら、上記工法では半導体パッケージ内部の半導体素子の周辺に受動素子を配置する方法（特許文献１）や半導体素子上に受動素子を形成する方法（特許文献２）が提案されているが、搭載できる素子の小型化や受動素子数に限界あるという問題を抱えている。
さらに、半導体素子及び受動素子が搭載された従来の半導体パッケージは、何らかの手法で外部との電気的接触のために端子群を備えているが、そのエリアには半導体素子及び受動素子の実装はされておらず、端子群のエリアが電子機器の更なる小型化のためには大きな制約となっていた。
特に、汎用のコネクタの外部ラインに電気的に接続する端子を有する半導体装置にあっては、汎用のコネクタとの嵌合部は、コネクタとの接続の機能のみに使用され、その機械的強度については考慮されていたが、嵌合部の空き領域に半導体素子を含む回路素子を搭載するという発想はなかった。
本発明は、従来のこのような問題点を解決するためになされたもので、その目的とするところは、半導体パッケージの容積を抑えたまま半導体素子及び受動素子を多数内蔵した半導体パッケージを効率よく製造する方法を提供することにある。
発明者らは種々検討の結果、外部に接続される端子部と半導体素子及び受動部品が搭載される回路部を統合する回路設計により、外部との接続を目的とする端子が配設された基板エリアの裏面部に半導体素子及び受動部品を搭載できる技術を発明し、その製品の動作と接続端子の二つの機能を兼ね備える半導体装置を発明した。
本発明によれば、汎用のコネクタの外部ラインに電気的に接続する端子と、前記端子に電気的に接続され、所定の機能を有する回路素子と、前記端子が配設された端子領域を有する基板と、を備え、前記基板の前記端子領域の裏側に位置する領域に前記回路素子が搭載されることを特徴とする半導体装置が提供される。
ここで、回路素子は、半導体素子および受動素子を含む。受動素子は、供給された電力を消費、蓄積、放出し、増幅、整流などの能動動作を行わない素子であり、たとえば、抵抗、インダクタンス、コンデンサなどを含む。この半導体装置の基板の一面には端子が配設され、汎用のコネクタの外部ラインと電気的に接続可能な構成を有する。
ここで、汎用のコネクタとは、その仕様が一般に公開されているもので、たとえば、ＵＳＢ（Universal Serial Bus）、ＩＥＥＥ１３９４（Institute of Electrical and Electronic Engineers 1394）、ＳＣＳＩ（Small Computer System Interface）、ＡＴＡ（AT Attachment）などの各種標準規格に対応したもの、あるいは、たとえば、ＲＪ−１１、ＲＪ−４５と呼ばれるコネクタなどである。
この発明によれば、半導体装置の基板の端子領域の裏側に位置する領域に回路素子を搭載することができるので、従来は汎用のコネクタとの電気的および機械的な接続機能としてのみ使用されていた領域を、回路素子によって実現される別の機能に有効活用することができ、半導体装置の小型化を図ることができる。
上記半導体装置において、前記汎用のコネクタと嵌合する嵌合部と、前記回路素子を封止する封止樹脂部と、を含むことができ、前記嵌合部の少なくとも一部が前記封止樹脂部によって構成されることができる。
ここで、封止樹脂部は、基板上に搭載された半導体素子を含む回路素子の上を封止樹脂により覆い構成される。封止樹脂は、たとえば、エポキシ樹脂である。
この構成によれば、半導体装置の基板に搭載された回路素子を封止樹脂で封止すると同時に、汎用のコネクタに嵌合させる嵌合部を構成することができるので、封止樹脂によって回路素子を電気的および化学的に保護し、機械的強度を増して、半導体装置の信頼性を向上させるとともに、半導体装置の回路素子が搭載された領域を汎用のコネクタとの接続部として機能させることが可能となり、半導体装置の小型化を図ることができる。
上記半導体装置において、前記回路素子を複数積層して前記基板上に搭載することができる。この構成によれば、複数の回路素子が積層して基板上に搭載されるので、基板の素子領域をさらに有効活用でき、半導体装置の小型化を図ることができる。
上記半導体装置において、前記基板の前記端子領域の裏側の領域に、半導体素子を搭載することができる。
本発明によれば、汎用のコネクタの外部ラインに電気的に接続する端子を基板の一方の面の端子領域に配設する工程と、前記基板の前記端子領域の裏側に位置する領域に回路素子を搭載する工程と、前記回路素子を封止樹脂によって封止し、封止樹脂部を構成する工程と、を含み、前記汎用のコネクタと嵌合する嵌合部の少なくとも一部が前記封止樹脂部によって構成されることを特徴とする半導体装置の製造方法が提供される。
この発明によれば、半導体装置の基板の端子領域の裏側に位置する領域にも回路素子を搭載することができるので、従来は汎用のコネクタとの電気的および機械的な接続機能としてのみ使用されていた領域を、回路素子によって実現される別の機能に有効活用することができ、半導体装置の小型化を図ることができる。
上記半導体装置の製造方法において、前記回路素子を前記基板上に複数積層して搭載する工程を含むことができる。
本発明によれば、半導体パッケージに半導体素子および受動素子を効率よく実装することが可能となる半導体装置及びその製造方法が提供される。
本発明は、まず第一のステップとして外部に接続される端子部と半導体素子及び受動部品が搭載される回路部を統合する回路設計により外部との接続を目的とする端子が配設された基板エリアの裏面部に半導体素子及び受動部品を搭載できる技術を発明し、その製品の動作と接続端子の二つの機能を兼ね備える半導体装置を発明した。
半導体素子及び受動部品の実装の方法としては、半田を用いた従来の表面実装技術を用いることが可能であり、そのほかには、導電ペーストを用いる方法、スタッドバンプを用いる方法などいかなる既存の方法も適用可能である。
次のステップでは、全ての半導体素子及び受動部品を基板と接続した後、封止樹脂により封止されることにより半導体装置となる。また、外部に接続される端子面の端子部を除いた部分も、封止樹脂で封止することも可能である。
次のステップでは、その封止樹脂により封止された回路素子が搭載された領域は外部との接続時の接続に関する補助的な機能も可能である。
上記の発明を用いて、半導体素子と受動素子を効率よく実装できるとともに、半導体パッケージの小型化が容易である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第一の実施の形態）
本発明の実施の形態の半導体装置を、汎用のＵＳＢコネクタのシリーズＡと呼ばれるタイプのものに適用した場合を例として以下に説明する。本実施の形態の半導体装置は、ＵＳＢコネクタのオス側を例として説明するが、これに限定されない。本実施の形態の半導体装置は、ＵＳＢコネクタのメス側およびオス側いずれにも適用可能である。
（第一の実施の形態）
本発明の実施の形態の半導体装置を、汎用のＵＳＢコネクタのシリーズＡと呼ばれるタイプのものに適用した場合を例として以下に説明する。本実施の形態の半導体装置は、ＵＳＢコネクタのオス側を例として説明するが、これに限定されない。本実施の形態の半導体装置は、ＵＳＢコネクタのメス側およびオス側いずれにも適用可能である。
図１は、本実施の形態の半導体装置の基板の例を示す断面図である。図２は、図１の半導体装置の基板の上面図である。図３は、図１の半導体装置を封止樹脂で被覆する前の基板の裏面図である。図４は、図１の半導体装置の基板の裏面図である。
図１に示すように、本実施の形態の半導体装置は、プリント配線板１と、汎用のＵＳＢコネクタの外部ラインに電気的に接続する出力端子３と、出力端子３に電気的に接続される半導体素子５および受動部品２を含む回路素子と、を備える。
半導体素子５および受動部品２は、所定の機能を実現する。プリント配線板１は、出力端子３が配設された端子領域７ａ（図２参照）を有する一方の面１ａと、他方の面１ｂと、を有する。プリント配線板１の他方の面１ｂは、端子領域７ａの裏側に位置する領域７ｂ（図３参照）を有し、半導体素子５および受動部品２を有する回路素子は、領域７ｂを含む領域に搭載される。
このように、本実施の形態の半導体装置によれば、半導体装置のプリント配線板１の端子領域７ａの裏側に位置する領域７ｂにも回路素子を搭載することができるので、従来は汎用のコネクタとの電気的および機械的な接続機能としてのみ使用されていた領域７ｂを、回路素子によって実現される別の機能に有効活用することができ、半導体装置の小型化を図ることができる。
また、図１および図４に示すように、本実施の形態の半導体装置において、プリント配線板１の他方の面１ｂを封止樹脂６で覆い、半導体素子５を封止することができる。ここで、封止樹脂６は、たとえば、エポキシ樹脂などである。
この構成によれば、半導体装置のプリント配線板１に搭載された回路素子の上を封止樹脂６で覆うことができるので、回路素子を電気的および化学的に保護するとともに、機械的強度を増すことができ、半導体装置の信頼性が向上する。
また、本実施の形態において、封止樹脂６は、プリント配線板１の他方の面１ｂ上に厚さｄを有する層を構成する。この厚さｄは、汎用のＵＳＢコネクタのメス側との嵌合部の形状に合わせて決定され、たとえば、１．５ｍｍである。本実施の形態の嵌合部の形状は、図１および図２のように、厚さ２ｍｍ、幅１１．３７ｍｍとなる。
このように、本実施の形態によれば、封止樹脂６によって半導体装置を保護すると同時に、汎用のＵＳＢコネクタの形状に合わせてプリント配線板１を構成することができる。すなわち、本実施の形態の半導体装置を汎用のＵＳＢコネクタのソケット部とのプラグ部として構成することが可能となる。したがって、プリント配線板１上の領域７ｂを、さらに外部との機械的な接続を実現させる嵌合部として機能させることができる。
以上説明したように、本実施の形態の半導体装置によれば、半導体装置のプリント配線板１の端子領域７ａの裏側に位置する領域７ｂにも回路素子を搭載することができるので、従来は汎用のコネクタとの電気的および機械的な接続機能としてのみ使用されていた領域７ｂを、回路素子によって実現される別の機能に有効活用することができ、半導体装置の小型化を図ることができる。
（第二の実施の形態）
図５は、本実施の形態の半導体装置の基板の例を示す断面図である。図６は、図５の半導体装置の基板の上面図である。図７は、図５の半導体装置を封止樹脂で被覆する前の基板の裏面図である。図８は、図５の半導体装置の基板の裏面図である。図９は、図５の半導体装置を使用したＵＳＢコネクタの正面図である。
（第二の実施の形態）
図５は、本実施の形態の半導体装置の基板の例を示す断面図である。図６は、図５の半導体装置の基板の上面図である。図７は、図５の半導体装置を封止樹脂で被覆する前の基板の裏面図である。図８は、図５の半導体装置の基板の裏面図である。図９は、図５の半導体装置を使用したＵＳＢコネクタの正面図である。
本実施の形態の半導体装置は、汎用のＵＳＢコネクタのシリーズ・ミニＢと呼ばれるタイプのものに適用した場合の例である。本実施の形態において、ＵＳＢコネクタのオス側を例として説明するが、これに限定されない。本実施の形態の半導体装置は、ＵＳＢコネクタのメス側およびオス側いずれにも適用可能である。
本実施の形態の半導体装置は、図１に示した上記実施の形態の半導体装置とは、形状およびサイズが異なる。
半導体素子５および受動部品２は、所定の機能を実現する。プリント配線板１は、出力端子３が配設された端子領域７ａ（図６参照）を有する一方の面１ａと、他方の面１ｂと、を有する。プリント配線板１の他方の面１ｂは、端子領域７ａの裏側に位置する領域７ｂ（図７参照）を有し、半導体素子５が領域７ｂを含む領域に搭載される。
このように、本実施の形態の半導体装置によれば、半導体装置のプリント配線板１の端子領域７ａの裏側に位置する領域７ｂにも回路素子を搭載することができるので、従来は汎用のコネクタとの電気的および機械的な接続機能としてのみ使用されていた領域７ｂを、回路素子によって実現される別の機能に有効活用することができ、半導体装置の小型化を図ることができる。
本実施の形態において、封止樹脂６は、プリント配線板１の他方の面１ｂを覆い、半導体素子５を封止することができる。封止樹脂６は、汎用のＵＳＢコネクタのメス側との嵌合部の形状に合わせて決定される。本実施の形態では、図９のように、嵌合部の形状は、厚さ０．５ｍｍ、幅５．０ｍｍとなる。
このように構成された本実施の形態の半導体装置は、図９に示すように、ＵＳＢコネクタのハウジング８に収容される。
また、プリント配線板１の形状は特に限定されず、図１０に示すような形状であってもよい。図１０（ａ）は、本実施の形態の半導体装置の基板の上面図である。図１０（ｂ）は、図１０（ａ）の半導体装置を封止樹脂で被覆する前の基板の裏面図である。図１０（ｃ）は、図１０（ａ）の半導体装置の基板の裏面図である。
本実施の形態の半導体装置のプリント配線板１は、図５乃至図９の上記実施の形態の半導体装置のプリント配線板１に比較して、さらに小さいサイズになっている。この実施の形態においても、上記実施の形態と同様な効果が得られる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
すなわち本発明は、以下の態様も含むことができる。
［１］ 外部との接続を目的とする端子が形成された基板エリアの裏面部に半導体素子及び受動素子が搭載されることを特徴とする半導体装置。
［２］ 請求項１の半導体装置が外部との接続時にその半導体装置の一部を接続使用の目的に用いることを特徴とする方法。
［３］ 外部との接続を目的とする端子が形成された基板エリアの裏面部に半導体素子及び受動素子が搭載されている部分を接続目的に保護することを特徴とする製造方法。
［４］ 外部との接続を目的とする端子が形成された基板エリアの裏面部に半導体素子及び受動素子が搭載されている部分とそれ以外を同一成型することを特徴とする製造方法。
［１］ 外部との接続を目的とする端子が形成された基板エリアの裏面部に半導体素子及び受動素子が搭載されることを特徴とする半導体装置。
［２］ 請求項１の半導体装置が外部との接続時にその半導体装置の一部を接続使用の目的に用いることを特徴とする方法。
［３］ 外部との接続を目的とする端子が形成された基板エリアの裏面部に半導体素子及び受動素子が搭載されている部分を接続目的に保護することを特徴とする製造方法。
［４］ 外部との接続を目的とする端子が形成された基板エリアの裏面部に半導体素子及び受動素子が搭載されている部分とそれ以外を同一成型することを特徴とする製造方法。
さらに、汎用のコネクタとして、上記実施の形態では、ＵＳＢコネクタの場合を例として説明したが、これに限定されない。汎用のコネクタは、仕様が一般に公開されているもので、たとえば、ＩＥＥＥ１３９４、ＳＣＳＩ、ＡＴＡなどの各種標準規格に対応したもの、あるいは、たとえば、ＲＪ−１１、ＲＪ−４５と呼ばれるコネクタなどであってもよい。
また、上記実施の形態において、半導体素子５および受動部品２を含む回路素子は、プリント配線板１上に一層搭載した構成について説明したが、これに限定されない。たとえば、回路素子は、プリント配線板１上に複数積層して搭載することもできる。
この構成によれば、複数の回路素子を積層してプリント配線板１上に搭載するので、プリント配線板１の素子領域をさらに有効活用でき、半導体装置の小型化を図ることができる。
また、上記実施の形態において、プリント配線板１に配設された端子が、出力端子３である場合について説明したが、これに限定されない。プリント配線板１に配設される端子は、入力端子であってもよいし、入力端子および出力端子の両方であってもよい。
また、本発明の半導体装置は、たとえば、携帯型のＵＳＢメモリなどに適用することができる。この場合、たとえば、プリント配線板１を識別するＩＤを半導体素子に記憶させるとともに、半導体素子に、ＵＳＢメモリの使用時にコネクタ同士で認識処理を行わせることができる。
（実施例）
（実施例）
以下に、本発明の実施形態の一例を詳細に説明する。なお、本発明は、これにより限定されるものではない。
プラスチック基板を用いて作成されるプリント配線は外部に接続される端子部と半導体素子及び受動部品が搭載される回路部を統合する回路設計上において外部に接続される端子部をプリント基板の片面の一部（図２の端子領域７ａ）に配置し、他のエリアは半導体素子及び受動部品が搭載できるように設計される。
次に、外部に接続される端子部が配設されているエリア（図２の端子領域７ａ）の裏面部（図３の領域７ｂ）は外部との接続時においてその補助的機能を果たすことが可能な設計にする。
次にワイヤーボンディングの手法により、半導体素子及び受動部品をプリント配線板に接続した後、外部に接続される端子部が配設されているエリアの裏面部（図３の領域７ｂ）は外部との接続時においてその補助的機能を果たすために、トランスファーモールドの手法により封止樹脂で封止した。
このようにして得られた、外部との接続を目的とする端子が配設された基板エリアの裏面部（図３の領域７ｂ）に半導体素子及び受動部品を搭載できる半導体装置は動作確認試験に供せられ半導体装置としての動作に何の問題のないことが確認された。
（比較例１）
（比較例１）
図１１乃至図１３に、従来の技術で回路素子を実装した基板を有する半導体装置の構造を示す。比較例の半導体装置は、ＵＳＢコネクタのシリーズＡに適用した例である。図１１は、従来の技術で半導体素子および受動部品を実装した基板上面の例を示す概略図である。図１２は、従来の技術で半導体素子および受動部品を実装した基板裏面の例を示す概略図である。図１３は、従来の技術で半導体素子および受動部品を実装した基板断面の例を示す概略図である。
図１１乃至図１３に示すように、従来の半導体装置においては、出力端子１３は、プリント配線板１１の一方の面１１ａ上の端子領域１７ａに配設される。一方、プリント配線板１１の他方の面１１ｂ上の領域１７ｂには、スペーサ１４が設けられている。この半導体装置の嵌合部の形状は汎用のＵＳＢコネクタのメス側との嵌合部の形状に合わせて、スペーサ１４の厚さは１．２ｍｍで、プリント配線板１１の厚さは０．８ｍｍ、幅は１１．３７ｍｍとなる。
半導体素子１５および受動部品１２を含む回路素子は、プリント配線板１１の端子領域１７ａおよび領域１７ｂ以外の領域に搭載される。このように従来の半導体装置をＵＳＢコネクタに適用した場合、嵌合部はＵＳＢコネクタのメス側と嵌合する機能にのみ使用される。このため、図１乃至図３の本発明の実施の形態の半導体装置に比較して、プリント配線板１および装置全体のサイズが大きくなる。
（比較例２）
（比較例２）
図１４乃至図１６に、従来の技術で回路素子を実装した基板を有する半導体装置の構造を示す。比較例の半導体装置は、ＵＳＢコネクタのシリーズ・ミニＢに適用した例である。図１４は、従来の技術で半導体素子および受動部品を実装した基板上面の例を示す概略図である。図１５は、従来の技術で半導体素子および受動部品を実装した基板裏面の例を示す概略図である。図１６は、従来の技術で半導体素子および受動部品を実装した基板断面の例を示す概略図である。
図１４乃至図１６に示すように、従来の半導体装置は、プリント配線板１１の一端にＵＳＢコネクタのメス側との嵌合部を構成するハウジング１８を備えている。ハウジング１８内には、出力端子１３がその一面に配設される樹脂製の嵌合部１９が形成される。出力端子１３は、嵌合部１９からプリント配線板１１上に延在し、プリント配線板１１上の半導体素子１５および受動部品１２と電気的に接続される。
図１４乃至図１６の従来の半導体装置において、ＵＳＢコネクタのメス側との嵌合部１９は、プリント配線板１１と別途設けられた構成であり、嵌合部１９は、ＵＳＢコネクタのメス側と嵌合する機能にのみ使用される。このため、図５乃至図９の本発明の実施の形態の半導体装置に比較して、装置全体のサイズが大きくなる。
本発明によれば、半導体チップと受動部品をひとつのパッケージに搭載した半導体装置を作製することができるという効果を有し、小型・軽量化及び高機能・大容量化を目的とする半導体チップの実装技術等として有用である。
１ プリント配線板
２ 受動部品
３ 出力端子
５ 半導体素子
６ 封止樹脂
７ａ 端子領域
７ｂ 領域
８ ハウジング
２ 受動部品
３ 出力端子
５ 半導体素子
６ 封止樹脂
７ａ 端子領域
７ｂ 領域
８ ハウジング
Claims (5)
- 汎用のコネクタの外部ラインに電気的に接続する端子と、
前記端子に電気的に接続され、所定の機能を有する回路素子と、
前記端子が配設された端子領域を有する基板と、
を備え、
前記基板の前記端子領域の裏側に位置する領域の内側に前記回路素子が搭載されており、
前記基板の端子が配設された側とは反対の側が樹脂封止されており、
前記基板の前記端子及び前記回路素子を含む部分が前記汎用のコネクタと嵌合する嵌合部を構成していることを特徴とする半導体装置。 - 前記回路素子は、複数積層して前記基板上に搭載されることを特徴とする請求項１に記載の半導体装置。
- 前記基板の前記端子領域の裏側の領域に、半導体素子が搭載されることを特徴とする請求項１又は２に記載の半導体装置。
- 汎用のコネクタの外部ラインに電気的に接続する端子を基板の一方の面の端子領域に配設する工程と、
前記基板の前記端子領域の裏側に位置する領域に回路素子を搭載する工程と、
前記基板の端子が配設された側とは反対の側を封止樹脂によって封止する工程と、を含み、
前記基板の前記端子及び前記回路素子を含む部分を前記汎用のコネクタと嵌合する嵌合部とすることを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記回路素子を前記基板上に複数積層して搭載する工程を含むことを特徴とする請求項４に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004227884A JP4681260B2 (ja) | 2003-11-28 | 2004-08-04 | 半導体装置及びその製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003398364 | 2003-11-28 | ||
| JP2004227884A JP4681260B2 (ja) | 2003-11-28 | 2004-08-04 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005183925A JP2005183925A (ja) | 2005-07-07 |
| JP4681260B2 true JP4681260B2 (ja) | 2011-05-11 |
Family
ID=34797339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004227884A Active JP4681260B2 (ja) | 2003-11-28 | 2004-08-04 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4681260B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI288315B (en) * | 2004-11-01 | 2007-10-11 | Innodisk Corp | Universal serial bus applied device |
| JP4886308B2 (ja) * | 2005-09-16 | 2012-02-29 | 株式会社東芝 | Ｕｓｂメモリ装置 |
| KR101033772B1 (ko) * | 2008-11-21 | 2011-05-13 | 에스티에스반도체통신 주식회사 | Ｕｓｂ 저장장치, 상기 ｕｓｂ 저장장치가 삽입되는 ｕｓｂ소켓 및 상기 ｕｓｂ 저장장치를 형성하기 위한 인쇄회로기판 |
| US8724339B2 (en) * | 2009-12-01 | 2014-05-13 | Apple Inc. | Compact media player |
| TWI406390B (zh) * | 2010-02-26 | 2013-08-21 | Walton Advanced Eng Inc | High density integrated circuit module structure |
| TW201142610A (en) * | 2010-05-28 | 2011-12-01 | Walton Advanced Eng Inc | Data storage device |
| KR101450068B1 (ko) * | 2010-06-10 | 2014-10-15 | 에스티에스반도체통신 주식회사 | Ｕｓｂ 메모리 장치 및 이를 포함하는 ｕｓｂ 시스템 |
| KR101450067B1 (ko) * | 2010-06-10 | 2014-10-15 | 에스티에스반도체통신 주식회사 | Ｕｓｂ 메모리 장치 및 이를 포함하는 ｕｓｂ 시스템 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63194773U (ja) * | 1987-06-04 | 1988-12-15 | ||
| JPH0846881A (ja) * | 1994-07-29 | 1996-02-16 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| JPH09321200A (ja) * | 1996-05-29 | 1997-12-12 | Niles Parts Co Ltd | 電子回路モジュール装置 |
| JP2002015296A (ja) * | 2000-06-30 | 2002-01-18 | Matsushita Electric Ind Co Ltd | メモリカード |
| JP2002050721A (ja) * | 2000-08-03 | 2002-02-15 | Hitachi Cable Ltd | 電子装置及びその製造方法 |
-
2004
- 2004-08-04 JP JP2004227884A patent/JP4681260B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63194773U (ja) * | 1987-06-04 | 1988-12-15 | ||
| JPH0846881A (ja) * | 1994-07-29 | 1996-02-16 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| JPH09321200A (ja) * | 1996-05-29 | 1997-12-12 | Niles Parts Co Ltd | 電子回路モジュール装置 |
| JP2002015296A (ja) * | 2000-06-30 | 2002-01-18 | Matsushita Electric Ind Co Ltd | メモリカード |
| JP2002050721A (ja) * | 2000-08-03 | 2002-02-15 | Hitachi Cable Ltd | 電子装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005183925A (ja) | 2005-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4768012B2 (ja) | 集積回路の他の集積回路への積層構造 | |
| EP0746967B1 (en) | Electronic assembly for connecting to an electronic system and method of manufacture thereof | |
| US6492726B1 (en) | Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection | |
| US7560857B2 (en) | Package structure of MEMS microphone | |
| US7855441B2 (en) | Semiconductor card package and method of forming the same | |
| US6781240B2 (en) | Semiconductor package with semiconductor chips stacked therein and method of making the package | |
| CN211879388U (zh) | 感光模块 | |
| US20080073779A1 (en) | Stacked semiconductor package and method of manufacturing the same | |
| US7633763B1 (en) | Double mold memory card and its manufacturing method | |
| JP4681260B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0730059A (ja) | マルチチップモジュール | |
| EP1675179A1 (en) | Stacked-type semiconductor device | |
| KR101450758B1 (ko) | 집적회로 패키지 | |
| KR100788341B1 (ko) | 칩 적층형 반도체 패키지 | |
| US6323545B1 (en) | Semiconductor device | |
| US20080073772A1 (en) | Stacked semiconductor package and method of manufacturing the same | |
| KR100248147B1 (ko) | 반도체패키지 및 그 실장용 소켓 | |
| US7019387B1 (en) | Lead-frame connector and circuit module assembly | |
| US8084790B2 (en) | Image sensing device and packaging method thereof | |
| KR100639700B1 (ko) | 칩 스케일 적층 칩 패키지 | |
| KR100373149B1 (ko) | 반도체 패키지 | |
| EP1684348A2 (en) | Improved stack chip package | |
| KR20030047403A (ko) | 볼 그리드 어레이형 적층 패키지 | |
| KR100701696B1 (ko) | 반도체 패키지의 제조 방법 | |
| JP3145758U (ja) | 電子装置パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070522 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070522 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070625 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071012 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071015 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071101 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080130 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080321 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20091120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100325 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100521 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110204 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4681260 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |