JP2002050721A - 電子装置及びその製造方法 - Google Patents
電子装置及びその製造方法Info
- Publication number
- JP2002050721A JP2002050721A JP2000240373A JP2000240373A JP2002050721A JP 2002050721 A JP2002050721 A JP 2002050721A JP 2000240373 A JP2000240373 A JP 2000240373A JP 2000240373 A JP2000240373 A JP 2000240373A JP 2002050721 A JP2002050721 A JP 2002050721A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- wiring
- forming
- semiconductor chip
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82009—Pre-treatment of the connector or the bonding area
- H01L2224/8203—Reshaping, e.g. forming vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Abstract
(57)【要約】
【課題】電子装置の製造時間及び製造コストを削減す
る。 【解決手段】１個または複数個の半導体チップと、前記
半導体チップと接続される配線と、前記配線と接続され
た外部装置との入出力用端子とを有し、それらを複数層
の絶縁樹脂で段階的にパッケージングし、前記複数の各
絶縁樹脂層間に前記半導体チップ、または前記半導体チ
ップとの接続を行う配線を設け、前記半導体チップと配
線との接続を行う導通ビアを前記絶縁樹脂層に設け、配
線基板を設けない構成にした電子装置であって、前記電
子装置の外観形状が、立方体、球体、円柱状などの形状
に構成されてなることを特徴とする電子装置。
る。 【解決手段】１個または複数個の半導体チップと、前記
半導体チップと接続される配線と、前記配線と接続され
た外部装置との入出力用端子とを有し、それらを複数層
の絶縁樹脂で段階的にパッケージングし、前記複数の各
絶縁樹脂層間に前記半導体チップ、または前記半導体チ
ップとの接続を行う配線を設け、前記半導体チップと配
線との接続を行う導通ビアを前記絶縁樹脂層に設け、配
線基板を設けない構成にした電子装置であって、前記電
子装置の外観形状が、立方体、球体、円柱状などの形状
に構成されてなることを特徴とする電子装置。
Description
【０００１】
【発明の属する技術分野】本発明は、配線基板を有さな
い電子装置及びその製造方法に関し、特に、メモリモジ
ュール、携帯電話用モジュール等や、電子ＳＩ（System
Integration）装置及びその製造方法に適用して有効な
技術に関するものである。
い電子装置及びその製造方法に関し、特に、メモリモジ
ュール、携帯電話用モジュール等や、電子ＳＩ（System
Integration）装置及びその製造方法に適用して有効な
技術に関するものである。
【０００２】
【従来の技術】電子装置の例として、情報処理装置を取
り挙げて説明していく。
り挙げて説明していく。
【０００３】従来の情報処理装置は、配線形成されたマ
ザーボード上に、それぞれの情報処理を行うためのＳＲ
ＡＭ（Static Random Access Memory ）やＤＲＡＭ（Dy
namic Random Access Memory）等のメモリ、ＤＳＰ（Di
gital Signal Processor）、ＭＰＵ（Micro Processing
Unit ）とＡＳＩＣ（Application Specific IC ）等の
半導体装置が搭載され、それぞれの半導体装置間の接続
は配線基板に形成された配線によって行われていた。
ザーボード上に、それぞれの情報処理を行うためのＳＲ
ＡＭ（Static Random Access Memory ）やＤＲＡＭ（Dy
namic Random Access Memory）等のメモリ、ＤＳＰ（Di
gital Signal Processor）、ＭＰＵ（Micro Processing
Unit ）とＡＳＩＣ（Application Specific IC ）等の
半導体装置が搭載され、それぞれの半導体装置間の接続
は配線基板に形成された配線によって行われていた。
【０００４】また前記情報処理装置の製造は、前記各半
導体装置を別々に製造し、配線形成された基板にそれぞ
れ搭載することによって行われていた。
導体装置を別々に製造し、配線形成された基板にそれぞ
れ搭載することによって行われていた。
【０００５】
【発明が解決しようとする課題】従来の電子装置は、上
述したように、電子装置（情報処理装置）を構成する各
半導体装置をそれぞれ別々にパッケージングし、それら
を基板に搭載することで製造されている。
述したように、電子装置（情報処理装置）を構成する各
半導体装置をそれぞれ別々にパッケージングし、それら
を基板に搭載することで製造されている。
【０００６】このように、従来では、複数個の半導体装
置の製造工程と、それを搭載する基板の製造工程と、及
びそれらの接続工程とが、それぞれ別工程で行われたた
め、電子装置における製造時間と製造コストが増大する
という問題点があった。
置の製造工程と、それを搭載する基板の製造工程と、及
びそれらの接続工程とが、それぞれ別工程で行われたた
め、電子装置における製造時間と製造コストが増大する
という問題点があった。
【０００７】また、近年では、前記電子装置の高密度
化、高機能化が進むとともに、多機能化も進んでおり、
ロボットやゲーム機、医療用機器、自動車等、さまざま
な工業機器及び民生機器に種々の電子装置が搭載されて
いる。前記工業機器では、特殊な用途に用いるために、
その形状が特殊であったり複雑であったりするため、内
部の前記電子装置を搭載するスペースに制約がある場合
が多い。また、一般家庭などに広く普及している民生機
器でも、機能面だけではなく、外観のデザイン性等が重
視されるようになってきているため、その形状が多様化
してきている。
化、高機能化が進むとともに、多機能化も進んでおり、
ロボットやゲーム機、医療用機器、自動車等、さまざま
な工業機器及び民生機器に種々の電子装置が搭載されて
いる。前記工業機器では、特殊な用途に用いるために、
その形状が特殊であったり複雑であったりするため、内
部の前記電子装置を搭載するスペースに制約がある場合
が多い。また、一般家庭などに広く普及している民生機
器でも、機能面だけではなく、外観のデザイン性等が重
視されるようになってきているため、その形状が多様化
してきている。
【０００８】しかしながら、従来の、半導体チップを配
線基板に搭載した電子装置では、前記配線基板の形状
と、前記工業機器あるいは民生機器などの搭載装置内の
搭載スペースに合わずに、前記搭載装置を大きくして搭
載スペースを確保したり、外観のデザインを前記電子装
置（配線基板）が搭載できる形状に合わせなければなら
ず、前記搭載装置の小型化、外観のデザインの多様化が
難しいという問題があった。
線基板に搭載した電子装置では、前記配線基板の形状
と、前記工業機器あるいは民生機器などの搭載装置内の
搭載スペースに合わずに、前記搭載装置を大きくして搭
載スペースを確保したり、外観のデザインを前記電子装
置（配線基板）が搭載できる形状に合わせなければなら
ず、前記搭載装置の小型化、外観のデザインの多様化が
難しいという問題があった。
【０００９】本発明の目的は、電子装置の製造時間及び
製造コストを削減することが可能な技術を提供すること
にある。
製造コストを削減することが可能な技術を提供すること
にある。
【００１０】本発明の他の目的は、搭載装置の搭載スペ
ースにあった電子装置を製造することが可能な技術を提
供することにある。
ースにあった電子装置を製造することが可能な技術を提
供することにある。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１２】（１）１個または複数個の半導体チップ
と、前記半導体チップと接続される配線と、前記配線と
接続された外部装置との入出力用端子を有し、それらを
複数層の絶縁樹脂で段階的にパッケージングし、前記複
数の各絶縁樹脂層間に前記半導体チップ、または前記半
導体チップとの接続を行う配線を設け、前記半導体チッ
プと配線との接続を行う導通ビアを前記絶縁樹脂層に設
け、配線基板を設けない構成の電子装置であって、前記
電子装置の外観形状が、立方体、球体、円柱体等の形状
に構成されてなる。
と、前記半導体チップと接続される配線と、前記配線と
接続された外部装置との入出力用端子を有し、それらを
複数層の絶縁樹脂で段階的にパッケージングし、前記複
数の各絶縁樹脂層間に前記半導体チップ、または前記半
導体チップとの接続を行う配線を設け、前記半導体チッ
プと配線との接続を行う導通ビアを前記絶縁樹脂層に設
け、配線基板を設けない構成の電子装置であって、前記
電子装置の外観形状が、立方体、球体、円柱体等の形状
に構成されてなる。
【００１３】（２）前記（１）の電子装置において、前
記複数の絶縁樹脂層を介して、複数個の半導体チップが
積載された構造を有する。
記複数の絶縁樹脂層を介して、複数個の半導体チップが
積載された構造を有する。
【００１４】（３）前記（１）の電子装置において、前
記絶縁樹脂層間に複数個の半導体チップが設けられた構
造を有する。
記絶縁樹脂層間に複数個の半導体チップが設けられた構
造を有する。
【００１５】（４）前記（１）乃至（３）のいずれか１
つの電子装置において、前記半導体チップで生じる熱を
放出する放熱板が、前記半導体チップの非素子形成面、
または前記絶縁樹脂層に設けられる。
つの電子装置において、前記半導体チップで生じる熱を
放出する放熱板が、前記半導体チップの非素子形成面、
または前記絶縁樹脂層に設けられる。
【００１６】（５）前記（１）乃至（４）のいずれか１
つの電子装置において、前記複数層の絶縁樹脂のうち、
少なくとも１層、または同一層内の一部分が異なる誘電
率を有する。
つの電子装置において、前記複数層の絶縁樹脂のうち、
少なくとも１層、または同一層内の一部分が異なる誘電
率を有する。
【００１７】（６）立方体、半球体、円柱体等の外観形
状に構成された凹型の形成容器を用いた電子装置の製造
方法であって、前記形成容器内の凹部に硬化剤配合の液
状絶縁樹脂を所定の厚さに流し込み、前記液状絶縁樹脂
を半硬化状態させた第１の絶縁樹脂層を形成する第１樹
脂層形成工程と、前記第１の絶縁樹脂層上に素子形成面
を上向きにした１個または複数個の半導体チップを配置
するチップ配置工程と、前記半導体チップ上に所定の高
さになるように液状絶縁樹脂を流し込み、前記液状絶縁
樹脂を硬化させて第２の絶縁樹脂層を形成する第２樹脂
層形成工程と、前記半導体チップとの接続のためのビア
穴を前記第２の絶縁樹脂層に形成するビア穴形成工程
と、前記ビア穴及び第２の絶縁樹脂層上に導電性薄膜を
形成する導電性薄膜形成工程と、前記導電性薄膜をエッ
チングして配線を形成する配線形成工程と、前記形成さ
れた配線上に液状絶縁樹脂を流し込み、前記液状絶縁樹
脂を硬化させて第３の絶縁樹脂層を形成する第３樹脂層
形成工程と、入出力端子のためのビア穴を前記第３の絶
縁樹脂層に形成し、前記ビア穴を介して前記配線と接続
する入出力端子を形成する入出力端子形成工程と、から
なる。
状に構成された凹型の形成容器を用いた電子装置の製造
方法であって、前記形成容器内の凹部に硬化剤配合の液
状絶縁樹脂を所定の厚さに流し込み、前記液状絶縁樹脂
を半硬化状態させた第１の絶縁樹脂層を形成する第１樹
脂層形成工程と、前記第１の絶縁樹脂層上に素子形成面
を上向きにした１個または複数個の半導体チップを配置
するチップ配置工程と、前記半導体チップ上に所定の高
さになるように液状絶縁樹脂を流し込み、前記液状絶縁
樹脂を硬化させて第２の絶縁樹脂層を形成する第２樹脂
層形成工程と、前記半導体チップとの接続のためのビア
穴を前記第２の絶縁樹脂層に形成するビア穴形成工程
と、前記ビア穴及び第２の絶縁樹脂層上に導電性薄膜を
形成する導電性薄膜形成工程と、前記導電性薄膜をエッ
チングして配線を形成する配線形成工程と、前記形成さ
れた配線上に液状絶縁樹脂を流し込み、前記液状絶縁樹
脂を硬化させて第３の絶縁樹脂層を形成する第３樹脂層
形成工程と、入出力端子のためのビア穴を前記第３の絶
縁樹脂層に形成し、前記ビア穴を介して前記配線と接続
する入出力端子を形成する入出力端子形成工程と、から
なる。
【００１８】（７）前記（６）の電子装置の製造方法に
おいて、前記第１樹脂形成工程の代わりに、前記形成容
器内の凹部に前記半導体チップを固着する接着剤を塗布
した放熱板を設置する放熱板設置工程を有する。
おいて、前記第１樹脂形成工程の代わりに、前記形成容
器内の凹部に前記半導体チップを固着する接着剤を塗布
した放熱板を設置する放熱板設置工程を有する。
【００１９】（８）前記（６）または（７）の電子装置
の製造方法において、複数個の半導体チップの積載、ま
たは複数層の配線形成を行う場合には、前記樹脂層形成
工程、チップ配置工程、ビア穴形成工程、導電性薄膜形
成工程、または配線形成工程を必要に応じて複数回繰り
返す。
の製造方法において、複数個の半導体チップの積載、ま
たは複数層の配線形成を行う場合には、前記樹脂層形成
工程、チップ配置工程、ビア穴形成工程、導電性薄膜形
成工程、または配線形成工程を必要に応じて複数回繰り
返す。
【００２０】（９）前記（６）乃至（８）の電子装置の
製造方法において、前記各樹脂層形成工程に用いられる
絶縁樹脂層は、少なくとも１層、または同一層内の一部
分が異なる誘電率を有する。
製造方法において、前記各樹脂層形成工程に用いられる
絶縁樹脂層は、少なくとも１層、または同一層内の一部
分が異なる誘電率を有する。
【００２１】上記手段によれば、電子装置を複数回（複
数層）に分けて多段階的にパッケージングし、そのパッ
ケージ材料の絶縁性を利用して、各層を基板に見立て、
各パッケージ層上に配線形成することによって、パッケ
ージングしながら配線形成できるので、配線基板を用い
ない電子装置が製造可能となる。
数層）に分けて多段階的にパッケージングし、そのパッ
ケージ材料の絶縁性を利用して、各層を基板に見立て、
各パッケージ層上に配線形成することによって、パッケ
ージングしながら配線形成できるので、配線基板を用い
ない電子装置が製造可能となる。
【００２２】また、従来の電子装置の製造における、複
数個の半導体装置の製造工程、それを搭載する配線基板
の製造工程、及びそれらの接続工程などの複数の製造工
程を一つの工程として行うことができるので、電子装置
の製造時間及び製造コストを削減することが可能とな
る。
数個の半導体装置の製造工程、それを搭載する配線基板
の製造工程、及びそれらの接続工程などの複数の製造工
程を一つの工程として行うことができるので、電子装置
の製造時間及び製造コストを削減することが可能とな
る。
【００２３】
【発明の実施の形態】まず、最初に、本発明にかかわる
電子装置を図面を用いて説明する。
電子装置を図面を用いて説明する。
【００２４】図１及び図２は、本発明にかかわる電子装
置の構成を説明するための図であり、図１（ａ）は電子
装置の平面図、図１（ｂ）は図１（ａ）側面図であり、
図２は図１（ａ）のＡ−Ａ’線での断面図である。
置の構成を説明するための図であり、図１（ａ）は電子
装置の平面図、図１（ｂ）は図１（ａ）側面図であり、
図２は図１（ａ）のＡ−Ａ’線での断面図である。
【００２５】図１（ａ）、図１（ｂ）、及び図２におい
て、１は半導体チップ、２は形成樹脂（絶縁樹脂）、２
Ａは第１絶縁層、２Ｂは第２絶縁層、２Ｃは第３絶縁
層、３は第１配線、３Ａは第１導通ビア、４は第２配
線、４Ａは第２導通ビア、５は放熱板、６は接着剤、７
はボール端子、１０は電子装置である。
て、１は半導体チップ、２は形成樹脂（絶縁樹脂）、２
Ａは第１絶縁層、２Ｂは第２絶縁層、２Ｃは第３絶縁
層、３は第１配線、３Ａは第１導通ビア、４は第２配
線、４Ａは第２導通ビア、５は放熱板、６は接着剤、７
はボール端子、１０は電子装置である。
【００２６】本発明にかかわる電子装置１０は、図１
（ａ）、図１（ｂ）、及び図２に示すように、前記電子
装置１０を構成する複数個の半導体チップ１と、前記各
半導体チップ１を包み込むように設けられ、パッケージ
ング及び配線基板の役目を兼ねた形成樹脂（絶縁樹脂）
２と、前記形成樹脂２内に設けられた第１配線３及び第
２配線４と、前記半導体チップの外部電極（図示しな
い）と第１配線３を電気的に接続する第１導通ビア３Ａ
と、前記第１配線３と第２配線４を電気的に接続する第
２導通ビア４Ａと、半導体チップ１で発生する熱を放出
する放熱板（またはスティフナ）５と、前記半導体チッ
プ１と前記放熱板５を接着する接着剤６と、前記第２配
線４と電気的に接続されたボール端子（入出力端子）７
とから構成される。
（ａ）、図１（ｂ）、及び図２に示すように、前記電子
装置１０を構成する複数個の半導体チップ１と、前記各
半導体チップ１を包み込むように設けられ、パッケージ
ング及び配線基板の役目を兼ねた形成樹脂（絶縁樹脂）
２と、前記形成樹脂２内に設けられた第１配線３及び第
２配線４と、前記半導体チップの外部電極（図示しな
い）と第１配線３を電気的に接続する第１導通ビア３Ａ
と、前記第１配線３と第２配線４を電気的に接続する第
２導通ビア４Ａと、半導体チップ１で発生する熱を放出
する放熱板（またはスティフナ）５と、前記半導体チッ
プ１と前記放熱板５を接着する接着剤６と、前記第２配
線４と電気的に接続されたボール端子（入出力端子）７
とから構成される。
【００２７】前記半導体チップ１は、例えば、ＭＰＵ、
ＳＲＡＭ、ＤＲＡＭ、ＣＡＳＨ、ＤＳＰ、ＡＳＩＣ等の
モジュールチップなどがあげられる。
ＳＲＡＭ、ＤＲＡＭ、ＣＡＳＨ、ＤＳＰ、ＡＳＩＣ等の
モジュールチップなどがあげられる。
【００２８】前記形成樹脂２は、図２に示すように、第
１絶縁層２Ａ、第２絶縁層２Ｂ、第３絶縁層２Ｃが積層
されて一体的に構成されており、前記半導体チップ１は
前記第１絶縁層２Ａと前記接着剤６の間に内包されてい
る。また、前記第１配線３は、前記第１絶縁層２Ａと第
２絶縁層２Ｂの間に設けられ、前記第２配線４は、前記
第２絶縁層２Ｂと第３絶縁層２Ｃの間に設けられる。ま
た、前記第１導通ビア３Ａは前記第１絶縁層２Ａに、前
記第２導通ビア４Ａは前記第２絶縁層２Ｂに設けられ
る。また、前記第１導通ビア３Ａ及び第２導通ビア４Ａ
は、例えば、金属めっきや導電性材料を充填することに
よって導通を確保している。
１絶縁層２Ａ、第２絶縁層２Ｂ、第３絶縁層２Ｃが積層
されて一体的に構成されており、前記半導体チップ１は
前記第１絶縁層２Ａと前記接着剤６の間に内包されてい
る。また、前記第１配線３は、前記第１絶縁層２Ａと第
２絶縁層２Ｂの間に設けられ、前記第２配線４は、前記
第２絶縁層２Ｂと第３絶縁層２Ｃの間に設けられる。ま
た、前記第１導通ビア３Ａは前記第１絶縁層２Ａに、前
記第２導通ビア４Ａは前記第２絶縁層２Ｂに設けられ
る。また、前記第１導通ビア３Ａ及び第２導通ビア４Ａ
は、例えば、金属めっきや導電性材料を充填することに
よって導通を確保している。
【００２９】すなわち、本発明にかかわる電子装置１０
では、パッケージの中に、配線のための基板を有しない
構成になっている。なお、本明細書におけるパッケージ
ングとは、上記電子装置を構成する半導体チップ、配
線、入出力端子などをひとまとめにする（パックする）
ことを示し、それらが前記形成樹脂（絶縁樹脂）２で完
全に封止されるという意味ではない。言い換えると、本
明細書でのパッケージングとは、従来の樹脂封止工程と
付属部品の組立工程を１つにした工程を示す。例えば、
前記電子装置１０では、前記放熱板５と前記ボール端子
７は形成樹脂２から露出した構成でパッケージングされ
る。
では、パッケージの中に、配線のための基板を有しない
構成になっている。なお、本明細書におけるパッケージ
ングとは、上記電子装置を構成する半導体チップ、配
線、入出力端子などをひとまとめにする（パックする）
ことを示し、それらが前記形成樹脂（絶縁樹脂）２で完
全に封止されるという意味ではない。言い換えると、本
明細書でのパッケージングとは、従来の樹脂封止工程と
付属部品の組立工程を１つにした工程を示す。例えば、
前記電子装置１０では、前記放熱板５と前記ボール端子
７は形成樹脂２から露出した構成でパッケージングされ
る。
【００３０】また、前記形成樹脂２は硬化剤を配合した
液状絶縁樹脂であり、例えば、硬化剤配合の熱硬化性液
状エポキシ樹脂、アクリルニトリル配合の変成エポキシ
樹脂など、あるいはメチルピロリドン溶剤希釈のポリイ
ミドワニス（ポリアミック酸無水物）などの液状樹脂を
用いることができる。また、前記形成樹脂２の第１絶縁
層２Ａ、第２絶縁層２Ｂ、及び第３絶縁層２Ｃは、同一
の樹脂で統一する必要はない。さらに、同一層内でも異
なる樹脂、または、例えば、フィラー充填などにより誘
電率が異なるように加工をした樹脂を選択的にポッティ
ングして、一つの絶縁層を二種類以上の異なる樹脂で形
成することもできる。
液状絶縁樹脂であり、例えば、硬化剤配合の熱硬化性液
状エポキシ樹脂、アクリルニトリル配合の変成エポキシ
樹脂など、あるいはメチルピロリドン溶剤希釈のポリイ
ミドワニス（ポリアミック酸無水物）などの液状樹脂を
用いることができる。また、前記形成樹脂２の第１絶縁
層２Ａ、第２絶縁層２Ｂ、及び第３絶縁層２Ｃは、同一
の樹脂で統一する必要はない。さらに、同一層内でも異
なる樹脂、または、例えば、フィラー充填などにより誘
電率が異なるように加工をした樹脂を選択的にポッティ
ングして、一つの絶縁層を二種類以上の異なる樹脂で形
成することもできる。
【００３１】このように、異なる樹脂、または誘電率が
異なるように加工した樹脂を組み合わせて電子装置を製
造することによって、配線中のキャパシタンスの調整を
行うことが可能になる。
異なるように加工した樹脂を組み合わせて電子装置を製
造することによって、配線中のキャパシタンスの調整を
行うことが可能になる。
【００３２】また、前記放熱板５としては、熱伝導性の
良い材料として、例えば、金属板、セラミック板などを
用いることができる。また、前記接着剤６は、前記半導
体チップ１と放熱板５の間での応力緩衝作用を有するも
のが望ましいが、前記放熱板５として、例えば、アルミ
ナセラミックのように熱膨張係数が前記半導体チップ１
の熱膨張係数と同程度の材料を選んだ場合は、エポキシ
樹脂系、シリコン樹脂系等の接着性のある樹脂であれば
よい。
良い材料として、例えば、金属板、セラミック板などを
用いることができる。また、前記接着剤６は、前記半導
体チップ１と放熱板５の間での応力緩衝作用を有するも
のが望ましいが、前記放熱板５として、例えば、アルミ
ナセラミックのように熱膨張係数が前記半導体チップ１
の熱膨張係数と同程度の材料を選んだ場合は、エポキシ
樹脂系、シリコン樹脂系等の接着性のある樹脂であれば
よい。
【００３３】図３乃至図１２は、本発明にかかわる電子
装置の製造方法を説明するための模式図であり、図３は
前記電子装置１０の製造を行うための形成容器を示した
図で、図３（ａ）は平面図、図３（ｂ）は図３（ａ）の
Ｂ−Ｂ’線での断面図である。また、図４、図６乃至図
１２は、図３（ａ）及び図３（ｂ）に示した形成容器を
用いて製造する際の各工程での模式断面図であり、図３
（ａ）のＢ−Ｂ’線に対応する断面図を示している。な
お、図４乃至図１２では、各製造工程を把握しやすいよ
うに部分的にハッチングを省略して示してある。図３乃
至図１２において、８はビア穴、９は導電層、２０は形
成容器、２１は凹部、２２はマーカーである。
装置の製造方法を説明するための模式図であり、図３は
前記電子装置１０の製造を行うための形成容器を示した
図で、図３（ａ）は平面図、図３（ｂ）は図３（ａ）の
Ｂ−Ｂ’線での断面図である。また、図４、図６乃至図
１２は、図３（ａ）及び図３（ｂ）に示した形成容器を
用いて製造する際の各工程での模式断面図であり、図３
（ａ）のＢ−Ｂ’線に対応する断面図を示している。な
お、図４乃至図１２では、各製造工程を把握しやすいよ
うに部分的にハッチングを省略して示してある。図３乃
至図１２において、８はビア穴、９は導電層、２０は形
成容器、２１は凹部、２２はマーカーである。
【００３４】以下、図３乃至図１２を用いて、本発明に
かかわる電子装置の製造方法を説明する。なおここで
は、図２に示したような、前記第１配線３及び第２配線
４の２層の配線層を有する電子装置を取り挙げて説明す
る。
かかわる電子装置の製造方法を説明する。なおここで
は、図２に示したような、前記第１配線３及び第２配線
４の２層の配線層を有する電子装置を取り挙げて説明す
る。
【００３５】まず、前記電子装置１０の製造にあたっ
て、図３（ａ）及び図３（ｂ）に示したような形成容器
２０を準備する。前記形成容器２０は、中央部に電子装
置の大きさに刳り貫かれた凹部２１を有する容器であ
り、前記凹部２１の外側には半導体チップ１の位置決め
のためのマーカー２２が設けられている。
て、図３（ａ）及び図３（ｂ）に示したような形成容器
２０を準備する。前記形成容器２０は、中央部に電子装
置の大きさに刳り貫かれた凹部２１を有する容器であ
り、前記凹部２１の外側には半導体チップ１の位置決め
のためのマーカー２２が設けられている。
【００３６】次に、前記形成容器２０の凹部２１に、シ
リコーンゴム系の離型性に優れた接着剤（図示せず）を
流し込んだ後、図４（ａ）に示すように、前記接着剤６
を塗布した放熱板５を、前記接着剤６を塗布した面が上
を向くように設置する。以下、前記放熱板５を設置する
工程を放熱板設置工程と称する。
リコーンゴム系の離型性に優れた接着剤（図示せず）を
流し込んだ後、図４（ａ）に示すように、前記接着剤６
を塗布した放熱板５を、前記接着剤６を塗布した面が上
を向くように設置する。以下、前記放熱板５を設置する
工程を放熱板設置工程と称する。
【００３７】次に、ＣＣＤカメラのような位置認識カメ
ラ等を用いて前記形成容器２０のマーカー２２を認識
し、この認識されたマーカー２２を基準にした座標に対
して、図４（ｂ）に示すように、半導体チップ１の素子
形成面を上向きにし、各半導体チップ１を位置決めして
配置する。図５に示す平面図に前記各半導体チップ１の
配置例を示す。以下、前記半導体チップ１を位置決めし
て配置する工程をチップ配置工程と称する。なお、前記
電子装置１０において、前記放熱板５を設けない場合
は、接着剤６を塗布した放熱板５を設置する代わりに、
形成樹脂２を一定の高さ、例えば、１０μｍから１００
μｍ程度の高さに流し込み、半硬化状態にさせてから前
記半導体チップ１を配置する。以下、前記放熱板５の代
わりに形成樹脂２を流し込んで硬化させる工程を第１樹
脂層形成工程と称する。
ラ等を用いて前記形成容器２０のマーカー２２を認識
し、この認識されたマーカー２２を基準にした座標に対
して、図４（ｂ）に示すように、半導体チップ１の素子
形成面を上向きにし、各半導体チップ１を位置決めして
配置する。図５に示す平面図に前記各半導体チップ１の
配置例を示す。以下、前記半導体チップ１を位置決めし
て配置する工程をチップ配置工程と称する。なお、前記
電子装置１０において、前記放熱板５を設けない場合
は、接着剤６を塗布した放熱板５を設置する代わりに、
形成樹脂２を一定の高さ、例えば、１０μｍから１００
μｍ程度の高さに流し込み、半硬化状態にさせてから前
記半導体チップ１を配置する。以下、前記放熱板５の代
わりに形成樹脂２を流し込んで硬化させる工程を第１樹
脂層形成工程と称する。
【００３８】次に、図６（ａ）に示すように、前記半導
体チップ１上に、少なくとも前記半導体チップ１が隠れ
る高さまで形成樹脂２を流し込み、硬化させて第１絶縁
層２Ａを形成する。前記第１絶縁層２Ａの高さは、後の
工程で、レーザ等を用いて前記半導体チップ１の外部電
極（図示しない）上にビア穴を開口できる高さがあれば
よいので、例えば、前記半導体チップ１の表面から１０
μｍから１００μｍ程度の高さとする。なお、前記形成
樹脂２の硬化は、エポキシ樹脂系は１７０℃の雰囲気中
に９０分間、またポリイミドは２５０℃の雰囲気中に９
０分間おいて行う。以下、配置された半導体チップ上に
形成樹脂を流し込んで硬化させる工程を第２樹脂層形成
工程と称する。
体チップ１上に、少なくとも前記半導体チップ１が隠れ
る高さまで形成樹脂２を流し込み、硬化させて第１絶縁
層２Ａを形成する。前記第１絶縁層２Ａの高さは、後の
工程で、レーザ等を用いて前記半導体チップ１の外部電
極（図示しない）上にビア穴を開口できる高さがあれば
よいので、例えば、前記半導体チップ１の表面から１０
μｍから１００μｍ程度の高さとする。なお、前記形成
樹脂２の硬化は、エポキシ樹脂系は１７０℃の雰囲気中
に９０分間、またポリイミドは２５０℃の雰囲気中に９
０分間おいて行う。以下、配置された半導体チップ上に
形成樹脂を流し込んで硬化させる工程を第２樹脂層形成
工程と称する。
【００３９】次に、図６（ｂ）に示すように、例えば、
炭酸ガスレーザまたはエキシマレーザを用いて、前記第
１絶縁層２Ａの、前記半導体チップ１の表面に形成され
た外部電極（図示しない）の位置にビア穴８を開口す
る。前記ビア穴８は、穴径が約５０μｍから１００μｍ
程度の円形又は矩形の開口面を有する。以下、形成樹脂
２（絶縁層）にビア穴８を形成する工程をビア穴形成工
程と称する。
炭酸ガスレーザまたはエキシマレーザを用いて、前記第
１絶縁層２Ａの、前記半導体チップ１の表面に形成され
た外部電極（図示しない）の位置にビア穴８を開口す
る。前記ビア穴８は、穴径が約５０μｍから１００μｍ
程度の円形又は矩形の開口面を有する。以下、形成樹脂
２（絶縁層）にビア穴８を形成する工程をビア穴形成工
程と称する。
【００４０】次に、図７（ａ）に示すように、前記半導
体チップ１の外部電極上に形成されたビア穴８及び前記
形成樹脂２（第１絶縁層２Ａ）の上部全面に導電性薄膜
である導電層９を形成する。前記導電層９の形成は、従
来の導電性薄膜の形成方法をそのまま適応して行う。例
えば、銅（Ｃｕ）等の金属を、無電解めっき法、無電解
めっき法と電気めっき法を組み合わせた方法、導電性ペ
ーストの印刷、または真空蒸着などによって行う。以
下、前記導電層９を形成する工程を導電性薄膜形成工程
と称する。
体チップ１の外部電極上に形成されたビア穴８及び前記
形成樹脂２（第１絶縁層２Ａ）の上部全面に導電性薄膜
である導電層９を形成する。前記導電層９の形成は、従
来の導電性薄膜の形成方法をそのまま適応して行う。例
えば、銅（Ｃｕ）等の金属を、無電解めっき法、無電解
めっき法と電気めっき法を組み合わせた方法、導電性ペ
ーストの印刷、または真空蒸着などによって行う。以
下、前記導電層９を形成する工程を導電性薄膜形成工程
と称する。
【００４１】次に、前記導電層９に対してフォトケミカ
ルエッチングを行い、図７（ｂ）に示すように、第１配
線３及び第１導通ビア３Ａを形成する。このとき、前記
第１配線８と前記半導体チップ１の外部電極（図示しな
い）は、前記形成樹脂２（第１絶縁層２Ａ）に形成され
たビア穴８内の第１導通ビア３Ａにより電気的に接続さ
れる。以下、前記導電層９をエッチングして配線及び導
通ビアを形成する工程を配線形成工程と称する。
ルエッチングを行い、図７（ｂ）に示すように、第１配
線３及び第１導通ビア３Ａを形成する。このとき、前記
第１配線８と前記半導体チップ１の外部電極（図示しな
い）は、前記形成樹脂２（第１絶縁層２Ａ）に形成され
たビア穴８内の第１導通ビア３Ａにより電気的に接続さ
れる。以下、前記導電層９をエッチングして配線及び導
通ビアを形成する工程を配線形成工程と称する。
【００４２】次に、図８（ａ）に示すように、形成樹脂
２を一定の高さに流し込み、硬化させて第２絶縁層２Ｂ
を形成する。以下、前記配線上に形成樹脂２を流し込ん
で硬化させる工程を第３樹脂層形成工程と称する。前記
第３樹脂層形成工程の後、前記ビア穴形成工程により、
図８（ｂ）に示すように、前記第１配線３あるいは前記
半導体チップ１の外部電極（図示しない）の所定位置に
炭酸ガスレーザまたはエキシマレーザを用いてビア穴８
を開口する。
２を一定の高さに流し込み、硬化させて第２絶縁層２Ｂ
を形成する。以下、前記配線上に形成樹脂２を流し込ん
で硬化させる工程を第３樹脂層形成工程と称する。前記
第３樹脂層形成工程の後、前記ビア穴形成工程により、
図８（ｂ）に示すように、前記第１配線３あるいは前記
半導体チップ１の外部電極（図示しない）の所定位置に
炭酸ガスレーザまたはエキシマレーザを用いてビア穴８
を開口する。
【００４３】次に、前記導電性薄膜形成工程を行い、図
９（ａ）に示すように、前記第１配線３上あるいは半導
体チップ１の外部電極上のビア穴８及び前記形成樹脂２
（第２絶縁層２Ｂ）の上部全面に、導電性薄膜からなる
導電層９を形成する。その後、前記配線形成工程を行
い、図９（ｂ）に示すように、第２配線４を形成する。
またこのとき、前記第２配線４と前記第１配線３あるい
は前記半導体チップ１の外部電極とを電気的に接続する
第２導通ビア４Ａも形成される。なお、前記第１配線３
と第２配線４以外に配線層を設けて多層配線にする場合
は、前記第３樹脂層形成工程、前記ビア穴形成工程、前
記導電性薄膜形成工程、及び前記配線形成工程を順次繰
り返す。
９（ａ）に示すように、前記第１配線３上あるいは半導
体チップ１の外部電極上のビア穴８及び前記形成樹脂２
（第２絶縁層２Ｂ）の上部全面に、導電性薄膜からなる
導電層９を形成する。その後、前記配線形成工程を行
い、図９（ｂ）に示すように、第２配線４を形成する。
またこのとき、前記第２配線４と前記第１配線３あるい
は前記半導体チップ１の外部電極とを電気的に接続する
第２導通ビア４Ａも形成される。なお、前記第１配線３
と第２配線４以外に配線層を設けて多層配線にする場合
は、前記第３樹脂層形成工程、前記ビア穴形成工程、前
記導電性薄膜形成工程、及び前記配線形成工程を順次繰
り返す。
【００４４】次に、前記第３樹脂層形成工程を行い、図
１０（ａ）に示すように、形成樹脂２を一定の高さに流
し込み、硬化させて第３絶縁層２Ｃを形成した後、図１
０（ｂ）に示すように、前記第２配線４の所定位置に炭
酸ガスレーザまたはエキシマレーザを用いてボール端子
７を接続するための端子穴８Ａを開口する。その後、図
１１に示すように、入出力端子として、例えばＰｂ−Ｓ
ｎ系はんだボールのようなボール端子７を取り付ける。
なお、前記ボール端子７としてはんだボールを用いると
きには、接続される導電層９（第２配線４）の形成は、
無電解ニッケルめっき、または無電解ニッケルと電気ニ
ッケルめっきを組み合わせて形成されたニッケル層に銅
めっき、または金めっきを施したものを用いる。以下、
前記形樹脂２（絶縁層）に端子穴８Ａを形成して入出力
端子を形成する工程を入出力端子形成工程と称する。
１０（ａ）に示すように、形成樹脂２を一定の高さに流
し込み、硬化させて第３絶縁層２Ｃを形成した後、図１
０（ｂ）に示すように、前記第２配線４の所定位置に炭
酸ガスレーザまたはエキシマレーザを用いてボール端子
７を接続するための端子穴８Ａを開口する。その後、図
１１に示すように、入出力端子として、例えばＰｂ−Ｓ
ｎ系はんだボールのようなボール端子７を取り付ける。
なお、前記ボール端子７としてはんだボールを用いると
きには、接続される導電層９（第２配線４）の形成は、
無電解ニッケルめっき、または無電解ニッケルと電気ニ
ッケルめっきを組み合わせて形成されたニッケル層に銅
めっき、または金めっきを施したものを用いる。以下、
前記形樹脂２（絶縁層）に端子穴８Ａを形成して入出力
端子を形成する工程を入出力端子形成工程と称する。
【００４５】最後に、前記形成容器２０内に形成された
ものを、前記シリコーンゴム系の接着剤から剥し取る
と、図１（ａ）、図１（ｂ）、及び図２に示した電子装
置１０が得られる。このとき、前記電子装置１０は、い
くつかの作業工程を経て製造されているが、電子装置を
構成する半導体装置（モジュール）を製造する工程、前
記半導体装置を搭載する配線基板を製造する工程、前記
半導体装置と配線基板を接続する工程が、前記形成容器
２０内での一つの工程として行われる。
ものを、前記シリコーンゴム系の接着剤から剥し取る
と、図１（ａ）、図１（ｂ）、及び図２に示した電子装
置１０が得られる。このとき、前記電子装置１０は、い
くつかの作業工程を経て製造されているが、電子装置を
構成する半導体装置（モジュール）を製造する工程、前
記半導体装置を搭載する配線基板を製造する工程、前記
半導体装置と配線基板を接続する工程が、前記形成容器
２０内での一つの工程として行われる。
【００４６】また、前記電子装置１０を複数個組み合わ
せて、別の複合化した電子装置を構成する場合（例え
ば、ＤＩＭＭ等の両面実装の電子装置）は、例えば、図
１２（ａ）に示すように、内部に複数の電子装置１０を
電気的に接続するインタポーザ１１Ａと、前記複合化し
た電子装置の入出力端子であるコネクタ端子１２とを備
えたボード１１に、前記電子装置１０Ａ，１０Ｂを搭載
するようにする。これにより、図１２（ｂ）に示すよう
な複合化した電子装置を得ることができる。
せて、別の複合化した電子装置を構成する場合（例え
ば、ＤＩＭＭ等の両面実装の電子装置）は、例えば、図
１２（ａ）に示すように、内部に複数の電子装置１０を
電気的に接続するインタポーザ１１Ａと、前記複合化し
た電子装置の入出力端子であるコネクタ端子１２とを備
えたボード１１に、前記電子装置１０Ａ，１０Ｂを搭載
するようにする。これにより、図１２（ｂ）に示すよう
な複合化した電子装置を得ることができる。
【００４７】このように、複数個の半導体チップあるい
は半導体装置（モジュール）を複数回（複数層）に分け
て多段階的にパッケージングし、そのパッケージ材料の
絶縁性を利用して、各層を基板に見立て、各パッケージ
層上に配線形成することによって、パッケージングしな
がら配線形成できるので、配線基板を用いない電子装置
を製造することが可能となる。
は半導体装置（モジュール）を複数回（複数層）に分け
て多段階的にパッケージングし、そのパッケージ材料の
絶縁性を利用して、各層を基板に見立て、各パッケージ
層上に配線形成することによって、パッケージングしな
がら配線形成できるので、配線基板を用いない電子装置
を製造することが可能となる。
【００４８】また、従来の電子装置の製造にかかってい
た、複数個の半導体装置を製造する工程、それを搭載す
る配線基板を製造する工程、及びそれらを接続する工程
といった複数の工程を、前記形成容器内で一つの工程と
して行うことができるので、電子装置の製造時間を短縮
し、製造コストを削減することが可能となる。
た、複数個の半導体装置を製造する工程、それを搭載す
る配線基板を製造する工程、及びそれらを接続する工程
といった複数の工程を、前記形成容器内で一つの工程と
して行うことができるので、電子装置の製造時間を短縮
し、製造コストを削減することが可能となる。
【００４９】また、異なる樹脂、または、誘電率が異な
るように加工した樹脂を組み合わせて電子装置を形成す
ることでき、これによってキャパシタンスの調整を行う
ことが可能になる。
るように加工した樹脂を組み合わせて電子装置を形成す
ることでき、これによってキャパシタンスの調整を行う
ことが可能になる。
【００５０】また、本発明に関わる電子装置は、配線基
板を用いない構成であるため、電子装置を容易に小型化
できる。
板を用いない構成であるため、電子装置を容易に小型化
できる。
【００５１】また、配線基板を用いないことから配線長
を短くできるので、伝送の遅延時間を少なくすることが
でき、電気特性が向上することが可能になる。
を短くできるので、伝送の遅延時間を少なくすることが
でき、電気特性が向上することが可能になる。
【００５２】さらに、従来のように、配線基板に半導体
装置を搭載した構造ではなく、配線、半導体チップ等を
絶縁樹脂でパッケージングした構造を有するので、電子
装置の全体の耐衝撃性が向上する。
装置を搭載した構造ではなく、配線、半導体チップ等を
絶縁樹脂でパッケージングした構造を有するので、電子
装置の全体の耐衝撃性が向上する。
【００５３】なお、前記電子装置１０として、複数個の
半導体チップ１を搭載した電子装置を取り挙げて説明し
てきたが、半導体チップ１個を有する電子装置、すなわ
ち半導体装置も同様に適応可能である。
半導体チップ１を搭載した電子装置を取り挙げて説明し
てきたが、半導体チップ１個を有する電子装置、すなわ
ち半導体装置も同様に適応可能である。
【００５４】以下、本発明による電子装置の実施例につ
いて説明する。
いて説明する。
【００５５】（実施例１）図１３は、本発明による実施
例１の電子装置の概略構成を示す模式図であり、図１３
（ａ）は平面図、図１３（ｂ）は図１３（ａ）のＣ−
Ｃ’線での断面図をそれぞれ示す。
例１の電子装置の概略構成を示す模式図であり、図１３
（ａ）は平面図、図１３（ｂ）は図１３（ａ）のＣ−
Ｃ’線での断面図をそれぞれ示す。
【００５６】図１３において、１は半導体チップ、２は
形成樹脂（絶縁樹脂）、２Ａは第１絶縁層、２Ｂは第２
絶縁層、２Ｃは第３絶縁層、３は第１配線、３Ａは第１
導通ビア、４は第２配線、４Ａは第２導通ビア、５は放
熱板、６は接着剤、１２はコネクタ端子、１２Ａは第３
導通ビア、３０は電子装置（メモリモジュール）であ
る。
形成樹脂（絶縁樹脂）、２Ａは第１絶縁層、２Ｂは第２
絶縁層、２Ｃは第３絶縁層、３は第１配線、３Ａは第１
導通ビア、４は第２配線、４Ａは第２導通ビア、５は放
熱板、６は接着剤、１２はコネクタ端子、１２Ａは第３
導通ビア、３０は電子装置（メモリモジュール）であ
る。
【００５７】前記電子装置１０における入出力用端子に
はＰｂ−Ｓｎ系はんだボールなどのボール端子７を用い
ているが、本発明における電子装置では、前記ボール端
子７の代わりに、形成樹脂２の導電配線自体に差し込み
用のコネクタ端子を設けてもよい。本実施例１では、そ
の電子装置の例としてメモリモジュールを取り挙げ説明
する。
はＰｂ−Ｓｎ系はんだボールなどのボール端子７を用い
ているが、本発明における電子装置では、前記ボール端
子７の代わりに、形成樹脂２の導電配線自体に差し込み
用のコネクタ端子を設けてもよい。本実施例１では、そ
の電子装置の例としてメモリモジュールを取り挙げ説明
する。
【００５８】本実施例１の電子装置（メモリモジュー
ル）３０は、図１３（ａ）及び図１３（ｂ）に示すよう
に、半導体チップ１が形成樹脂２で覆われた半導体チッ
プ内蔵型であり、前記半導体チップ１の内蔵箇所でない
前記形成樹脂２の表面スペースにコネクタ端子１２が設
けられ、前記コネクタ端子１２のエリアと平面的に重な
らないように前記半導体チップ１の内蔵箇所付近だけに
接着剤６を介して放熱板５を取り付けた構成をとる。ま
た、前記半導体チップ１としては、例えば、ＳＲＡＭ、
ＤＲＡＭなどのメモリー系の半導体チップがある。
ル）３０は、図１３（ａ）及び図１３（ｂ）に示すよう
に、半導体チップ１が形成樹脂２で覆われた半導体チッ
プ内蔵型であり、前記半導体チップ１の内蔵箇所でない
前記形成樹脂２の表面スペースにコネクタ端子１２が設
けられ、前記コネクタ端子１２のエリアと平面的に重な
らないように前記半導体チップ１の内蔵箇所付近だけに
接着剤６を介して放熱板５を取り付けた構成をとる。ま
た、前記半導体チップ１としては、例えば、ＳＲＡＭ、
ＤＲＡＭなどのメモリー系の半導体チップがある。
【００５９】前記形成樹脂２は、図１３（ｂ）に示すよ
うに、第１絶縁層２Ａ、第２絶縁層２Ｂ、第３絶縁層２
Ｃが積層されて一体的に構成されており、前記接着剤６
と第１絶縁層２Ａの間に前記半導体チップ１が内包され
る。また、前記第１絶縁層２Ａと第２絶縁層２Ｂの間に
第１配線３が設けられ、前記第２絶縁層２Ｂと第３絶縁
層２Ｃの間に第２配線４が設けられる。
うに、第１絶縁層２Ａ、第２絶縁層２Ｂ、第３絶縁層２
Ｃが積層されて一体的に構成されており、前記接着剤６
と第１絶縁層２Ａの間に前記半導体チップ１が内包され
る。また、前記第１絶縁層２Ａと第２絶縁層２Ｂの間に
第１配線３が設けられ、前記第２絶縁層２Ｂと第３絶縁
層２Ｃの間に第２配線４が設けられる。
【００６０】前記半導体チップ１と前記コネクタ端子１
２との電気的接続は、前記形成樹脂２を構成する絶縁層
間に設けられた第１配線３、第２配線４と、前記第１絶
縁層２Ａに設けられる第１導通ビア３Ａ、前記第２絶縁
層２Ｂに設けられる第２導通ビア４Ａ及び前記コネクタ
端子１２に接続される接続ビア１２Ａを介して行われ
る。本実施例１のメモリモジュール３０は、前記コネク
タ端子１２を含め３層の導電配線層が形成されている。
２との電気的接続は、前記形成樹脂２を構成する絶縁層
間に設けられた第１配線３、第２配線４と、前記第１絶
縁層２Ａに設けられる第１導通ビア３Ａ、前記第２絶縁
層２Ｂに設けられる第２導通ビア４Ａ及び前記コネクタ
端子１２に接続される接続ビア１２Ａを介して行われ
る。本実施例１のメモリモジュール３０は、前記コネク
タ端子１２を含め３層の導電配線層が形成されている。
【００６１】図１４乃至図１６は本実施例１の電子装置
（メモリモジュール）の各製造工程における模式断面図
を示す。なお、図１４乃至図１６では、各工程を把握し
やすくするために、部分的にハッチングを省略して示し
てある。
（メモリモジュール）の各製造工程における模式断面図
を示す。なお、図１４乃至図１６では、各工程を把握し
やすくするために、部分的にハッチングを省略して示し
てある。
【００６２】以下、本実施例１のメモリモジュール３０
の製造方法について図１４乃至図１６を用いて説明す
る。なお、本実施例１のメモリモジュールを製造する際
に使用する形成容器は、図３で示したようなものであ
り、形成容器の凹部が図３（ａ）に示したような形状に
加工された形成容器２０Ａを使用する。
の製造方法について図１４乃至図１６を用いて説明す
る。なお、本実施例１のメモリモジュールを製造する際
に使用する形成容器は、図３で示したようなものであ
り、形成容器の凹部が図３（ａ）に示したような形状に
加工された形成容器２０Ａを使用する。
【００６３】まず、前記形成容器２０Ａの凹部２１にシ
リコーンゴム系の離型性に優れた接着剤（図示せず）を
流し込んでから、前記放熱板設置工程を行い、図１４
（ａ）に示すように、形成容器２０Ａの凹部２１のコネ
クタ端子を配置するエリア以外に、接着剤６が塗布され
た放熱板５を設置する。
リコーンゴム系の離型性に優れた接着剤（図示せず）を
流し込んでから、前記放熱板設置工程を行い、図１４
（ａ）に示すように、形成容器２０Ａの凹部２１のコネ
クタ端子を配置するエリア以外に、接着剤６が塗布され
た放熱板５を設置する。
【００６４】次に、前記チップ配置工程を行い、図１４
（ｂ）に示すように、前記放熱板５に塗布された接着剤
６上に、半導体チップ１を、素子形成面を上向きにして
貼り付けた後、前記第２樹脂層形成工程を行い、形成樹
脂２を一定の高さになるように流し込み、硬化させて第
１絶縁層２Ａを形成する。
（ｂ）に示すように、前記放熱板５に塗布された接着剤
６上に、半導体チップ１を、素子形成面を上向きにして
貼り付けた後、前記第２樹脂層形成工程を行い、形成樹
脂２を一定の高さになるように流し込み、硬化させて第
１絶縁層２Ａを形成する。
【００６５】次に、前記ビア穴形成工程を行い、前記形
成樹脂２（第１絶縁層２Ａ）にビア穴８を形成し、続け
て前記導電性薄膜形成工程及び配線形成工程を行い、前
記ビア穴８及び前記第１絶縁層２Ａ上部の所定位置に１
層目の第１配線３を形成する。その後、前記第３樹脂層
形成工程を行い、図１５（ａ）に示すように、形成樹脂
２を再度流し込み、硬化させて第２絶縁層２Ｂを形成す
る。このとき、前記半導体チップ１の外部電極と前記第
１配線３は、前記ビア穴８に形成された第１導通ビア３
Ａにより電気的に接続される。
成樹脂２（第１絶縁層２Ａ）にビア穴８を形成し、続け
て前記導電性薄膜形成工程及び配線形成工程を行い、前
記ビア穴８及び前記第１絶縁層２Ａ上部の所定位置に１
層目の第１配線３を形成する。その後、前記第３樹脂層
形成工程を行い、図１５（ａ）に示すように、形成樹脂
２を再度流し込み、硬化させて第２絶縁層２Ｂを形成す
る。このとき、前記半導体チップ１の外部電極と前記第
１配線３は、前記ビア穴８に形成された第１導通ビア３
Ａにより電気的に接続される。
【００６６】次に、前記ビア穴形成工程、前記導電性薄
膜形成工程及び前記配線形成工程を繰り返して、前記形
成樹脂２（第２絶縁層２Ｂ）の所定位置にビア穴８を形
成し、前記ビア穴８及び第２絶縁層２Ｂ上部の所定位置
に２層目の第２配線４を形成した後、再び前記第３樹脂
層形成工程を行い、形成樹脂２を流し込み、硬化させて
第３絶縁層２Ｃを形成する。その後、再び前記ビア穴形
成工程を行い、図１５（ｂ）に示すように、前記第１配
線３あるいは第２配線４とコネクタ端子１２と接続する
ビア穴８を開口する。その後、前記入出力端子形成工程
を行い、前記形成樹脂２（第３絶縁層２Ｃ）の表面とビ
ア穴８に対して、例えば、無電解銅めっき、または無電
解銅めっきと電気銅めっきを組み合わせて導電層を形成
した後、エッチングを行い、図１６に示すように、コネ
クタ端子１２を形成する。
膜形成工程及び前記配線形成工程を繰り返して、前記形
成樹脂２（第２絶縁層２Ｂ）の所定位置にビア穴８を形
成し、前記ビア穴８及び第２絶縁層２Ｂ上部の所定位置
に２層目の第２配線４を形成した後、再び前記第３樹脂
層形成工程を行い、形成樹脂２を流し込み、硬化させて
第３絶縁層２Ｃを形成する。その後、再び前記ビア穴形
成工程を行い、図１５（ｂ）に示すように、前記第１配
線３あるいは第２配線４とコネクタ端子１２と接続する
ビア穴８を開口する。その後、前記入出力端子形成工程
を行い、前記形成樹脂２（第３絶縁層２Ｃ）の表面とビ
ア穴８に対して、例えば、無電解銅めっき、または無電
解銅めっきと電気銅めっきを組み合わせて導電層を形成
した後、エッチングを行い、図１６に示すように、コネ
クタ端子１２を形成する。
【００６７】最後に、形成容器２０Ａ内に形成されたも
のを、前記シリコーンゴム系の接着剤から剥し取ると、
図１３（ａ）及び図１３（ｂ）に示したメモリモジュー
ル３０が得られる。
のを、前記シリコーンゴム系の接着剤から剥し取ると、
図１３（ａ）及び図１３（ｂ）に示したメモリモジュー
ル３０が得られる。
【００６８】以上説明したように、メモリー系の半導体
チップ１を複数回（複数層）に分けて多段階的にパッケ
ージングし、そのパッケージ材料（形成樹脂）の絶縁性
を利用して、各パッケージ層上に配線形成することによ
って、パッケージングしながら配線形成できるので、前
記各層を配線基板と見立てて、前記半導体チップと配線
基板が一体的になったメモリモジュールを製造すること
ができる。言い換えると、従来のような、半導体チップ
搭載用の配線基板（実装基板）を用いることなくメモリ
モジュールを形成することができる。
チップ１を複数回（複数層）に分けて多段階的にパッケ
ージングし、そのパッケージ材料（形成樹脂）の絶縁性
を利用して、各パッケージ層上に配線形成することによ
って、パッケージングしながら配線形成できるので、前
記各層を配線基板と見立てて、前記半導体チップと配線
基板が一体的になったメモリモジュールを製造すること
ができる。言い換えると、従来のような、半導体チップ
搭載用の配線基板（実装基板）を用いることなくメモリ
モジュールを形成することができる。
【００６９】また、従来のメモリモジュールの製造にか
かっていた、複数個の半導体チップの製造工程、前記半
導体チップを搭載する配線基板（実装基板）の製造工
程、及び半導体チップと配線基板の接続工程等の複数の
工程を一つの工程として行うことができるので、メモリ
モジュールの製造時間及び製造コストを削減することが
可能となる。
かっていた、複数個の半導体チップの製造工程、前記半
導体チップを搭載する配線基板（実装基板）の製造工
程、及び半導体チップと配線基板の接続工程等の複数の
工程を一つの工程として行うことができるので、メモリ
モジュールの製造時間及び製造コストを削減することが
可能となる。
【００７０】また、異なる樹脂、または、誘電率が異な
るように加工した樹脂を組み合わせて電子装置を形成す
ることでき、これによってキャパシタンスの調整を行う
ことが可能になる。
るように加工した樹脂を組み合わせて電子装置を形成す
ることでき、これによってキャパシタンスの調整を行う
ことが可能になる。
【００７１】また、本実施例１の電子装置は、配線基板
を用いない構成であるため、電子装置を容易に小型化で
きる。
を用いない構成であるため、電子装置を容易に小型化で
きる。
【００７２】また、配線基板を用いないことから配線長
を短くできるので、伝送の遅延時間を少なくすることが
でき、電気特性が向上することが可能になる。
を短くできるので、伝送の遅延時間を少なくすることが
でき、電気特性が向上することが可能になる。
【００７３】さらに、従来のように、配線基板に半導体
装置を搭載した構造ではなく、配線、半導体チップ等を
絶縁樹脂でパッケージングした構造を有するので、電子
装置の全体の耐衝撃性が向上する。
装置を搭載した構造ではなく、配線、半導体チップ等を
絶縁樹脂でパッケージングした構造を有するので、電子
装置の全体の耐衝撃性が向上する。
【００７４】なお、本実施例１では、メモリー系の半導
体チップを用いたメモリモジュールを取り挙げて説明し
たが、これに限らず、他の機能を有する半導体チップか
らなる電子装置、すなわち半導体装置も同様に適応可能
である。
体チップを用いたメモリモジュールを取り挙げて説明し
たが、これに限らず、他の機能を有する半導体チップか
らなる電子装置、すなわち半導体装置も同様に適応可能
である。
【００７５】（実施例２）図１７及び図１８は、本発明
による実施例２の電子装置の概略構成を示す模式図であ
り、図１７（ａ）は平面図、図１７（ｂ）は図１７
（ａ）の側面図であり、図１８は図１７（ａ）に示すＤ
−Ｄ’線での断面図である。
による実施例２の電子装置の概略構成を示す模式図であ
り、図１７（ａ）は平面図、図１７（ｂ）は図１７
（ａ）の側面図であり、図１８は図１７（ａ）に示すＤ
−Ｄ’線での断面図である。
【００７６】図１７及び図１８において、１Ａは１層目
の半導体チップ、１Ｂは２層目の半導体チップ、１Ｃは
３層目の半導体チップ、２は形成樹脂（絶縁樹脂）、２
Ａは第１絶縁層、２Ｂは第２絶縁層、２Ｃは第３絶縁
層、２Ｄは第４絶縁層、２Ｅは第５絶縁層、２Ｆは第６
絶縁層、２Ｇは第７絶縁層、３は第１配線、３Ａは第１
導通ビア、４は第２配線、４Ａは第２導通ビア、７はボ
ール端子、１３は第３配線、１３Ａは第３導通ビア、４
０は電子装置である。
の半導体チップ、１Ｂは２層目の半導体チップ、１Ｃは
３層目の半導体チップ、２は形成樹脂（絶縁樹脂）、２
Ａは第１絶縁層、２Ｂは第２絶縁層、２Ｃは第３絶縁
層、２Ｄは第４絶縁層、２Ｅは第５絶縁層、２Ｆは第６
絶縁層、２Ｇは第７絶縁層、３は第１配線、３Ａは第１
導通ビア、４は第２配線、４Ａは第２導通ビア、７はボ
ール端子、１３は第３配線、１３Ａは第３導通ビア、４
０は電子装置である。
【００７７】本実施例２では、厚さが５０μｍ程度の薄
型の半導体チップを複数個、縦方向に積層してなる電子
装置について説明する。
型の半導体チップを複数個、縦方向に積層してなる電子
装置について説明する。
【００７８】本実施例２の電子装置４０は、図１７
（ａ）、図１７（ｂ）、及び図１８に示すように、電子
装置を構成する、積層された複数個の半導体チップ１
と、前記各半導体チップ１を包み込むように設けられ、
パッケージング及び配線基板の役目を兼ねた形成樹脂
（絶縁樹脂）２と、前記形成樹脂２内に設けられた多層
の第１配線３、第２配線４、及び第３配線１３と、前記
半導体チップ１の外部電極（図示しない）と第１配線
３、第２配線４、第３配線１３間を接続する第１導通ビ
ア３Ａ、第２導通ビア４Ａ、第３導通ビア１３Ａと、前
記第３配線１３と電気的に接続されたボール端子（入出
力端子）７とから構成される。すなわち、この本実施例
２においても、パッケージの中に配線のための基板を有
しない構成になっている。また、前記形成樹脂２も、硬
化剤配合の液状絶縁樹脂を用いる。
（ａ）、図１７（ｂ）、及び図１８に示すように、電子
装置を構成する、積層された複数個の半導体チップ１
と、前記各半導体チップ１を包み込むように設けられ、
パッケージング及び配線基板の役目を兼ねた形成樹脂
（絶縁樹脂）２と、前記形成樹脂２内に設けられた多層
の第１配線３、第２配線４、及び第３配線１３と、前記
半導体チップ１の外部電極（図示しない）と第１配線
３、第２配線４、第３配線１３間を接続する第１導通ビ
ア３Ａ、第２導通ビア４Ａ、第３導通ビア１３Ａと、前
記第３配線１３と電気的に接続されたボール端子（入出
力端子）７とから構成される。すなわち、この本実施例
２においても、パッケージの中に配線のための基板を有
しない構成になっている。また、前記形成樹脂２も、硬
化剤配合の液状絶縁樹脂を用いる。
【００７９】前記半導体チップ１は、例えば、ＭＰＵ、
ＳＲＡＭ、ＤＲＡＭ、ＣＡＳＨ、ＤＳＰ、ＡＳＩＣ等の
モジュールチップなどがあげられる。
ＳＲＡＭ、ＤＲＡＭ、ＣＡＳＨ、ＤＳＰ、ＡＳＩＣ等の
モジュールチップなどがあげられる。
【００８０】前記形成樹脂２は、図１８に示すように、
第１絶縁層２Ａ、第２絶縁層２Ｂ、第３絶縁層２Ｃ、第
４絶縁層２Ｄ、第５絶縁層２Ｅ、第６絶縁層２Ｆ、第７
絶縁層２Ｇが積層されて一体的に構成されており、１層
目の半導体チップ１Ａは前記第１絶縁層２Ａと第２絶縁
層２Ｂの間に内包され、２層目の半導体チップ１Ｂは前
記第３絶縁層２Ｃと第４絶縁層２Ｄの間に内包され、３
層目の半導体チップ１Ｃは前記第５絶縁層２Ｅと第６絶
縁層２Ｆの間に内包される。このとき、図１８では、前
記形成樹脂２の内部構成がわかりやすいように、厚さ方
向の倍率を大きくして示しているが、実際には、前記２
層目の半導体チップ１Ｂ及び３層目の半導体チップ１Ｃ
は、厚さが約５０μｍ程度の薄型の半導体チップであ
り、１層あるいは複数層にまたがる導通ビアを形成する
ことが可能な厚さになっている。なお、前記１層目の半
導体チップ１Ａは、前記２層目、３層目の半導体チップ
と同様に薄型のものであってもよいし、そうでなくても
良い。また、前記第１配線３は、前記第２絶縁層２Ｂと
第３絶縁層２Ｃの間に設けられ、前記第２配線４は、前
記第４絶縁層２Ｄと第５絶縁層２Ｅの間に設けられ、前
記第３配線１３は前記第６絶縁層２Ｆと第７絶縁層２Ｇ
の間に設けられる。また、前記第１導通ビア３Ａは前記
第１配線３と一体的に設けられ、前記第２導通ビア４Ａ
は前記第２配線４と一体的に設けられ、前記第３導通ビ
ア１３Ａは前記第３配線１３と一体的に設けられる。前
記第１導通ビア３Ａ、第２導通ビア４Ａ、及び第３導通
ビア１３Ａは、例えば、金属めっきや導電性材料を充填
することによって導通を確保している。
第１絶縁層２Ａ、第２絶縁層２Ｂ、第３絶縁層２Ｃ、第
４絶縁層２Ｄ、第５絶縁層２Ｅ、第６絶縁層２Ｆ、第７
絶縁層２Ｇが積層されて一体的に構成されており、１層
目の半導体チップ１Ａは前記第１絶縁層２Ａと第２絶縁
層２Ｂの間に内包され、２層目の半導体チップ１Ｂは前
記第３絶縁層２Ｃと第４絶縁層２Ｄの間に内包され、３
層目の半導体チップ１Ｃは前記第５絶縁層２Ｅと第６絶
縁層２Ｆの間に内包される。このとき、図１８では、前
記形成樹脂２の内部構成がわかりやすいように、厚さ方
向の倍率を大きくして示しているが、実際には、前記２
層目の半導体チップ１Ｂ及び３層目の半導体チップ１Ｃ
は、厚さが約５０μｍ程度の薄型の半導体チップであ
り、１層あるいは複数層にまたがる導通ビアを形成する
ことが可能な厚さになっている。なお、前記１層目の半
導体チップ１Ａは、前記２層目、３層目の半導体チップ
と同様に薄型のものであってもよいし、そうでなくても
良い。また、前記第１配線３は、前記第２絶縁層２Ｂと
第３絶縁層２Ｃの間に設けられ、前記第２配線４は、前
記第４絶縁層２Ｄと第５絶縁層２Ｅの間に設けられ、前
記第３配線１３は前記第６絶縁層２Ｆと第７絶縁層２Ｇ
の間に設けられる。また、前記第１導通ビア３Ａは前記
第１配線３と一体的に設けられ、前記第２導通ビア４Ａ
は前記第２配線４と一体的に設けられ、前記第３導通ビ
ア１３Ａは前記第３配線１３と一体的に設けられる。前
記第１導通ビア３Ａ、第２導通ビア４Ａ、及び第３導通
ビア１３Ａは、例えば、金属めっきや導電性材料を充填
することによって導通を確保している。
【００８１】すなわち、本実施例２の電子装置４０にお
いても、パッケージの内部に、配線のための基板を有し
ない構成になっている。また、前記電子装置４０では、
前記ボール端子７は形成樹脂２から露出した構成でパッ
ケージングされる。
いても、パッケージの内部に、配線のための基板を有し
ない構成になっている。また、前記電子装置４０では、
前記ボール端子７は形成樹脂２から露出した構成でパッ
ケージングされる。
【００８２】また、前記形成樹脂２は硬化剤を配合した
液状絶縁樹脂であり、前記硬化剤配合の熱硬化性液状エ
ポキシ樹脂、アクリルニトリル配合の変成エポキシ樹脂
など、あるいはメチルピロリドン溶剤希釈のポリイミド
ワニス（ポリアミック酸無水物）などの液状樹脂を用い
ることができる。また、前記形成樹脂２を構成する各絶
縁層は樹脂で統一する必要はない。さらに、同一層内で
も異なる樹脂、または、例えば、フィラー充填などによ
り誘電率の異なる加工をした樹脂を選択的にポッティン
グして、一つの絶縁層を二種類以上の異なる樹脂で形成
することもできる。
液状絶縁樹脂であり、前記硬化剤配合の熱硬化性液状エ
ポキシ樹脂、アクリルニトリル配合の変成エポキシ樹脂
など、あるいはメチルピロリドン溶剤希釈のポリイミド
ワニス（ポリアミック酸無水物）などの液状樹脂を用い
ることができる。また、前記形成樹脂２を構成する各絶
縁層は樹脂で統一する必要はない。さらに、同一層内で
も異なる樹脂、または、例えば、フィラー充填などによ
り誘電率の異なる加工をした樹脂を選択的にポッティン
グして、一つの絶縁層を二種類以上の異なる樹脂で形成
することもできる。
【００８３】図１９乃至図２４は、本実施例２の電子装
置の製造方法を説明するための模式図で、各工程におけ
る模式断面図を示している。
置の製造方法を説明するための模式図で、各工程におけ
る模式断面図を示している。
【００８４】以下、本実施例２の電子装置４０の製造方
法について図１９乃至図２４を用いて説明する。ここで
は、図１８に示したような、第１配線３、第２配線４、
及び第３配線１３の３層の配線層を有する電子装置を取
り挙げて説明する。また、本実施例２の電子装置では放
熱板５を用いないものとする。また、本実施例２の電子
装置４０の製造を行うための形成容器は、図３に示した
形成容器２０と同様のものを用いる。
法について図１９乃至図２４を用いて説明する。ここで
は、図１８に示したような、第１配線３、第２配線４、
及び第３配線１３の３層の配線層を有する電子装置を取
り挙げて説明する。また、本実施例２の電子装置では放
熱板５を用いないものとする。また、本実施例２の電子
装置４０の製造を行うための形成容器は、図３に示した
形成容器２０と同様のものを用いる。
【００８５】まず、前記形成容器２０の凹部２１内にシ
リコーンゴム系の離型性に優れた接着剤（図示しない）
を流し込んだ後、前記第１樹脂層形成工程を行い、前記
形成容器２０の凹部２１に形成樹脂２を一定の高さ、例
えば、１０μｍから１００μｍ程度に流し込み、半硬化
状態にして第１絶縁層２Ａを形成し、続けて前記チップ
配置工程を行い、図１９（ａ）に示すように、１層目の
半導体チップ１Ａを位置決めして配置する。また、半導
体チップで発生する熱を放出する放熱板５を設ける場合
には、前記第１樹脂層形成工程の代わりに前記放熱板設
置工程を行い、図４（ａ）に示したような、接着剤６を
塗布した前記放熱板５を設置した上に、前記１層目の半
導体チップ１Ａを位置決めして配置する。
リコーンゴム系の離型性に優れた接着剤（図示しない）
を流し込んだ後、前記第１樹脂層形成工程を行い、前記
形成容器２０の凹部２１に形成樹脂２を一定の高さ、例
えば、１０μｍから１００μｍ程度に流し込み、半硬化
状態にして第１絶縁層２Ａを形成し、続けて前記チップ
配置工程を行い、図１９（ａ）に示すように、１層目の
半導体チップ１Ａを位置決めして配置する。また、半導
体チップで発生する熱を放出する放熱板５を設ける場合
には、前記第１樹脂層形成工程の代わりに前記放熱板設
置工程を行い、図４（ａ）に示したような、接着剤６を
塗布した前記放熱板５を設置した上に、前記１層目の半
導体チップ１Ａを位置決めして配置する。
【００８６】次に、前記第２樹脂層形成工程を行い、前
記１層目の半導体チップ１Ａ上に、形成樹脂２を流し込
み、硬化させて第２絶縁層２Ｂを形成した後、前記ビア
穴形成工程を行い、図１９（ｂ）に示すように、前記第
２絶縁層２Ｂの、前記半導体チップ１Ａの外部電極（図
示しない）の位置にビア穴８を開口する。ここで流し込
む前記形成樹脂２（第２絶縁層２Ｂ）の高さは、前記半
導体チップ１Ａの表面から１０μｍから１００μｍ程度
の高さである。また、前記ビア穴８は、穴径が約５０μ
ｍから１００μｍ程度の円形又は矩形の開口面を有す
る。
記１層目の半導体チップ１Ａ上に、形成樹脂２を流し込
み、硬化させて第２絶縁層２Ｂを形成した後、前記ビア
穴形成工程を行い、図１９（ｂ）に示すように、前記第
２絶縁層２Ｂの、前記半導体チップ１Ａの外部電極（図
示しない）の位置にビア穴８を開口する。ここで流し込
む前記形成樹脂２（第２絶縁層２Ｂ）の高さは、前記半
導体チップ１Ａの表面から１０μｍから１００μｍ程度
の高さである。また、前記ビア穴８は、穴径が約５０μ
ｍから１００μｍ程度の円形又は矩形の開口面を有す
る。
【００８７】次に、前記導電性薄膜形成工程を行い、前
記１層目の半導体チップ１Ａの外部電極上のビア穴８及
び前記第２絶縁層２Ｂの上部全面に導電層９を形成した
後、前記配線形成工程を行い、図２０（ａ）に示すよう
に、第１配線３を形成する。このとき、前記１層目の半
導体チップ１Ａの外部電極と前記第１配線３は前記ビア
穴８内に形成される第１導通ビア３Ａにより電気的に接
続される。
記１層目の半導体チップ１Ａの外部電極上のビア穴８及
び前記第２絶縁層２Ｂの上部全面に導電層９を形成した
後、前記配線形成工程を行い、図２０（ａ）に示すよう
に、第１配線３を形成する。このとき、前記１層目の半
導体チップ１Ａの外部電極と前記第１配線３は前記ビア
穴８内に形成される第１導通ビア３Ａにより電気的に接
続される。
【００８８】次に、前記第３樹脂層形成工程を行い、再
び形成樹脂２を一定の高さに流し込み、硬化させて第３
絶縁層２Ｃを形成した後、前記チップ配置工程を行い、
図２０（ｂ）に示すように、２層目の半導体チップ１Ｂ
を所定位置に配置する。
び形成樹脂２を一定の高さに流し込み、硬化させて第３
絶縁層２Ｃを形成した後、前記チップ配置工程を行い、
図２０（ｂ）に示すように、２層目の半導体チップ１Ｂ
を所定位置に配置する。
【００８９】次に、前記第２樹脂層形成工程を行い、形
成樹脂２を一定の高さになるように流し込み、硬化させ
て第４絶縁層２Ｄを形成した後、前記ビア穴形成工程を
行い、図２１（ａ）に示すように、前記第４絶縁層２Ｄ
の、前記２層目の半導体チップ１Ｂの外部電極（図示し
ない）上及び所定位置にビア穴８を開口する。またこの
とき、図では示していないが、前記ビア穴８は前記２層
目の半導体チップ１Ｂの外部電極上に限らず、前記１層
目の半導体チップ１Ａの外部電極上や前記第１配線３上
に形成する場合もある。
成樹脂２を一定の高さになるように流し込み、硬化させ
て第４絶縁層２Ｄを形成した後、前記ビア穴形成工程を
行い、図２１（ａ）に示すように、前記第４絶縁層２Ｄ
の、前記２層目の半導体チップ１Ｂの外部電極（図示し
ない）上及び所定位置にビア穴８を開口する。またこの
とき、図では示していないが、前記ビア穴８は前記２層
目の半導体チップ１Ｂの外部電極上に限らず、前記１層
目の半導体チップ１Ａの外部電極上や前記第１配線３上
に形成する場合もある。
【００９０】次に、前記導電性薄膜形成工程を行い、前
記２層目の半導体チップ１Ｂの外部電極（図示しない）
上のビア穴６及び形成樹脂２の上部全面に導電層９を形
成した後、前記配線形成工程を行い、図２１（ｂ）に示
すように、第２配線４を形成する。このとき、前記第２
配線４は第２導通ビア４Ａにより前記２層目の半導体チ
ップ１Ｂ、第１配線３などと電気的に接続される。
記２層目の半導体チップ１Ｂの外部電極（図示しない）
上のビア穴６及び形成樹脂２の上部全面に導電層９を形
成した後、前記配線形成工程を行い、図２１（ｂ）に示
すように、第２配線４を形成する。このとき、前記第２
配線４は第２導通ビア４Ａにより前記２層目の半導体チ
ップ１Ｂ、第１配線３などと電気的に接続される。
【００９１】次に、前記第３樹脂層形成工程を行い、形
成樹脂２を一定の高さに流し込み、硬化させて第５絶縁
層２Ｅを形成した後、前記チップ配置工程を行い、図２
２（ａ）に示すように、３層目の半導体チップ１Ｃを所
定位置に配置する。
成樹脂２を一定の高さに流し込み、硬化させて第５絶縁
層２Ｅを形成した後、前記チップ配置工程を行い、図２
２（ａ）に示すように、３層目の半導体チップ１Ｃを所
定位置に配置する。
【００９２】次に、再び前記第２樹脂層形成工程を行
い、形成樹脂２を一定の高さになるように流し込み、硬
化させて第６絶縁層２Ｆを形成した後、前記ビア穴形成
工程を行い、図２２（ｂ）に示すように、前記３層目の
半導体チップ１Ｃの外部電極（図示しない）上及び所定
位置にビア穴８を開口する。またこのとき、前記ビア穴
８は、前記３層目の半導体チップ１Ｃの外部電極上に限
らず、図２２（ｂ）に示したように、前記第２配線４や
第１配線３上、前記１層目の半導体チップ１Ａあるいは
２層目の半導体チップ１Ｂの外部電極上に形成する場合
もある。
い、形成樹脂２を一定の高さになるように流し込み、硬
化させて第６絶縁層２Ｆを形成した後、前記ビア穴形成
工程を行い、図２２（ｂ）に示すように、前記３層目の
半導体チップ１Ｃの外部電極（図示しない）上及び所定
位置にビア穴８を開口する。またこのとき、前記ビア穴
８は、前記３層目の半導体チップ１Ｃの外部電極上に限
らず、図２２（ｂ）に示したように、前記第２配線４や
第１配線３上、前記１層目の半導体チップ１Ａあるいは
２層目の半導体チップ１Ｂの外部電極上に形成する場合
もある。
【００９３】次に、前記導電性薄膜形成工程を行い、前
記３層目の半導体チップ１Ｃの外部電極上等に形成され
たビア穴８及び形成樹脂２（第６絶縁層２Ｆ）の上部全
面に導電層９を形成した後、前記配線形成工程を行い、
図２３に示すように、第３配線１３を形成する。
記３層目の半導体チップ１Ｃの外部電極上等に形成され
たビア穴８及び形成樹脂２（第６絶縁層２Ｆ）の上部全
面に導電層９を形成した後、前記配線形成工程を行い、
図２３に示すように、第３配線１３を形成する。
【００９４】その後、前記第３樹脂層形成工程を行い、
形成樹脂２を一定の高さに流し込み、硬化させて第７絶
縁層２Ｇを形成した後、前記入出力端子形成工程を行
い、図２４に示すように、前記第３配線１３の所定位置
にボール端子７接続用の端子穴８Ａを開口した後、入出
力端子として、例えばＰｂ−Ｓｎ系はんだボールのよう
なボール端子７を取り付ける。
形成樹脂２を一定の高さに流し込み、硬化させて第７絶
縁層２Ｇを形成した後、前記入出力端子形成工程を行
い、図２４に示すように、前記第３配線１３の所定位置
にボール端子７接続用の端子穴８Ａを開口した後、入出
力端子として、例えばＰｂ−Ｓｎ系はんだボールのよう
なボール端子７を取り付ける。
【００９５】最後に、前記形成容器２０から形成された
ものを、前記シリコーンゴム系の接着剤から剥し取る
と、図１７（ａ）、図１７（ｂ）、及び図１８に示した
電子装置４０が得られる。
ものを、前記シリコーンゴム系の接着剤から剥し取る
と、図１７（ａ）、図１７（ｂ）、及び図１８に示した
電子装置４０が得られる。
【００９６】複数個の半導体チップを積層した電子装置
の場合でも、複数回（複数層）に分けて多段階的にパッ
ケージングし、そのパッケージ材料の絶縁性を利用し
て、各層を基板に見立て、各パッケージ層上に配線形成
することによって、パッケージングしながら配線形成で
きるので、配線基板を用いない電子装置を製造可能とな
る。
の場合でも、複数回（複数層）に分けて多段階的にパッ
ケージングし、そのパッケージ材料の絶縁性を利用し
て、各層を基板に見立て、各パッケージ層上に配線形成
することによって、パッケージングしながら配線形成で
きるので、配線基板を用いない電子装置を製造可能とな
る。
【００９７】また、配線基板を用いた配線形成でなく、
パッケージング工程を利用して配線形成することによっ
て、電子装置を一工程で製造することができるので、電
子装置の製造時間及び製造コストを削減することが可能
となる。
パッケージング工程を利用して配線形成することによっ
て、電子装置を一工程で製造することができるので、電
子装置の製造時間及び製造コストを削減することが可能
となる。
【００９８】また、異なる樹脂、または、例えば、フィ
ラー充填などにより誘電率が異なるように加工した樹脂
を組み合わせて電子装置を形成することでき、これによ
ってキャパシタンスの調整を行うことが可能になる。
ラー充填などにより誘電率が異なるように加工した樹脂
を組み合わせて電子装置を形成することでき、これによ
ってキャパシタンスの調整を行うことが可能になる。
【００９９】また、配線基板を用いないことから配線長
を短くできるので、伝送の遅延時間を少なくすることが
でき、電気特性が向上することが可能になる。
を短くできるので、伝送の遅延時間を少なくすることが
でき、電気特性が向上することが可能になる。
【０１００】さらに、電子装置の製造時間を短縮し、製
造コストを削減できることから、大量製造が容易に可能
になる。
造コストを削減できることから、大量製造が容易に可能
になる。
【０１０１】このことから、例えば、小型化、耐衝撃
性、及び大量製造が要求される携帯電話のモジュール、
ＩＣカード等には特に有効である。
性、及び大量製造が要求される携帯電話のモジュール、
ＩＣカード等には特に有効である。
【０１０２】なお、この本発明の電子装置の製造方法
は、上述した電子装置だけでなく、配線基板に半導体装
置を搭載してなる従来の電子装置全てに適応可能であ
る。
は、上述した電子装置だけでなく、配線基板に半導体装
置を搭載してなる従来の電子装置全てに適応可能であ
る。
【０１０３】また、前記実施例１及び実施例２では、メ
モリモジュールや従来の電子装置あるいは半導体装置の
ように直方体に近い形状の電子装置について説明した
が、これに限らず、前記電子装置の外観形状は任意の立
体形状であっても良い。
モリモジュールや従来の電子装置あるいは半導体装置の
ように直方体に近い形状の電子装置について説明した
が、これに限らず、前記電子装置の外観形状は任意の立
体形状であっても良い。
【０１０４】以下、本発明による電子装置の外観形状が
直方体、あるいは直方体に近い形状以外のものに関する
実施例について説明する。
直方体、あるいは直方体に近い形状以外のものに関する
実施例について説明する。
【０１０５】（実施例３）図２５及び図２６は、本発明
による実施例３の電子装置の概略構成を示す模式図であ
り、図２５（ａ）は斜視図、図２５（ｂ）は図２５
（ａ）を紙面上方から見た時の平面図であり、図２６は
図２５（ｂ）のＥ−Ｅ’線での断面図である。
による実施例３の電子装置の概略構成を示す模式図であ
り、図２５（ａ）は斜視図、図２５（ｂ）は図２５
（ａ）を紙面上方から見た時の平面図であり、図２６は
図２５（ｂ）のＥ−Ｅ’線での断面図である。
【０１０６】図２５及び図２６において、１Ａ，１Ａ’
は１層目の半導体チップ、１Ｂは２層目の半導体チッ
プ、２は形成樹脂（絶縁樹脂）、２Ａ，２Ａ’は第１絶
縁層、２Ｂ，２Ｂ’は第２絶縁層、２Ｃ，２Ｃ’は第３
絶縁層、２Ｄ，２Ｄ’は第４絶縁層、２Ｅは第５絶縁
層、３，３’は第１配線、３Ａは第１導通ビア、４，
４’は第２配線、４Ａ，４Ａ’は第２導通ビア、７はボ
ール端子、５０は電子装置、５０Ａは第１電子装置、５
０Ｂは第２電子装置、５２，５２’は内部接続ビア、５
３は外部接続ビアである。
は１層目の半導体チップ、１Ｂは２層目の半導体チッ
プ、２は形成樹脂（絶縁樹脂）、２Ａ，２Ａ’は第１絶
縁層、２Ｂ，２Ｂ’は第２絶縁層、２Ｃ，２Ｃ’は第３
絶縁層、２Ｄ，２Ｄ’は第４絶縁層、２Ｅは第５絶縁
層、３，３’は第１配線、３Ａは第１導通ビア、４，
４’は第２配線、４Ａ，４Ａ’は第２導通ビア、７はボ
ール端子、５０は電子装置、５０Ａは第１電子装置、５
０Ｂは第２電子装置、５２，５２’は内部接続ビア、５
３は外部接続ビアである。
【０１０７】本実施例３では、外観形状が球形の電子装
置（以下、球形電子装置と称する）について説明する。
置（以下、球形電子装置と称する）について説明する。
【０１０８】本実施例３の球形電子装置５０は、図２５
（ａ）、図２５（ｂ）に示すように、形成樹脂２の外観
形状が球状になっており、その一部にボール端子７を搭
載するための平面５１が設けられている。また、前記球
形電子装置５０は、図２６に示すように、Ｆ−Ｆ’線を
境にした、第１電子装置５０Ａと第２電子装置５０Ｂの
二つを半球体の電子装置を接合して球形をなしている。
（ａ）、図２５（ｂ）に示すように、形成樹脂２の外観
形状が球状になっており、その一部にボール端子７を搭
載するための平面５１が設けられている。また、前記球
形電子装置５０は、図２６に示すように、Ｆ−Ｆ’線を
境にした、第１電子装置５０Ａと第２電子装置５０Ｂの
二つを半球体の電子装置を接合して球形をなしている。
【０１０９】前記第１電子装置５０Ａは、電子装置を構
成する、積層された複数個の半導体チップ１Ａ，１Ｂ
と、前記各半導体チップを包み込むように設けられ、パ
ッケージング及び配線基板の役目を兼ねた形成樹脂２
と、前記形成樹脂２内に設けられた多層の第１配線３及
び第２配線４と、前記各配線を接続する第１導通ビア３
Ａ及び第２導通ビア４Ａと、前記第２配線４と前記第２
電子装置５０Ｂとを電気的に接続するための内部接続ビ
ア５２とから構成される。また、前記第２電子装置５０
Ｂも、前記第１電子装置５０Ａと同様の構成で、電子装
置を構成する複数個の半導体チップ１Ａ’と、前記各半
導体チップを包み込むように設けられ、パッケージング
及び配線基板の役目を兼ねた形成樹脂２’と、前記形成
樹脂２’内に設けられた多層の第１配線３’及び第２配
線４’と、前記各配線を接続する第２導通ビア４Ａ’
と、前記第２配線４’と前記第１電子装置５０Ａとを電
気的に接続するための内部接続ビア５２’と、前記第１
配線３’とボール端子（入出力端子）７を接続する外部
接続ビア５３とから構成される。すなわち、本実施例３
の球形電子装置５０においても、パッケージの内部に配
線のための基板を有しない構成になっている。なお、前
記球形電子装置５０は、前記ボール端子７を搭載する部
分が平面５１に加工されており、完全な球形ではない。
また、前記形成樹脂２は、前記実施例と同様で、硬化剤
配合の液状絶縁樹脂を用いる。
成する、積層された複数個の半導体チップ１Ａ，１Ｂ
と、前記各半導体チップを包み込むように設けられ、パ
ッケージング及び配線基板の役目を兼ねた形成樹脂２
と、前記形成樹脂２内に設けられた多層の第１配線３及
び第２配線４と、前記各配線を接続する第１導通ビア３
Ａ及び第２導通ビア４Ａと、前記第２配線４と前記第２
電子装置５０Ｂとを電気的に接続するための内部接続ビ
ア５２とから構成される。また、前記第２電子装置５０
Ｂも、前記第１電子装置５０Ａと同様の構成で、電子装
置を構成する複数個の半導体チップ１Ａ’と、前記各半
導体チップを包み込むように設けられ、パッケージング
及び配線基板の役目を兼ねた形成樹脂２’と、前記形成
樹脂２’内に設けられた多層の第１配線３’及び第２配
線４’と、前記各配線を接続する第２導通ビア４Ａ’
と、前記第２配線４’と前記第１電子装置５０Ａとを電
気的に接続するための内部接続ビア５２’と、前記第１
配線３’とボール端子（入出力端子）７を接続する外部
接続ビア５３とから構成される。すなわち、本実施例３
の球形電子装置５０においても、パッケージの内部に配
線のための基板を有しない構成になっている。なお、前
記球形電子装置５０は、前記ボール端子７を搭載する部
分が平面５１に加工されており、完全な球形ではない。
また、前記形成樹脂２は、前記実施例と同様で、硬化剤
配合の液状絶縁樹脂を用いる。
【０１１０】また、前記各半導体チップは、例えば、Ｍ
ＰＵ、ＳＲＡＭ、ＤＲＡＭ、ＣＡＳＨ、ＤＳＰ、ＡＳＩ
Ｃ等のモジュールチップがあげられる。
ＰＵ、ＳＲＡＭ、ＤＲＡＭ、ＣＡＳＨ、ＤＳＰ、ＡＳＩ
Ｃ等のモジュールチップがあげられる。
【０１１１】図２７乃至図３４は、本実施例３の電子装
置の製造方法を説明するための模式図で、図２７（ａ）
は本実施例３の電子装置の製造に用いる形成容器の構成
を示す平面図、図２７（ｂ）は図２７（ａ）のＧ−Ｇ’
線での断面図、図２８乃至図３４は各工程における模式
断面図で、図２７（ａ）のＧ−Ｇ’線に対応する断面を
示している。
置の製造方法を説明するための模式図で、図２７（ａ）
は本実施例３の電子装置の製造に用いる形成容器の構成
を示す平面図、図２７（ｂ）は図２７（ａ）のＧ−Ｇ’
線での断面図、図２８乃至図３４は各工程における模式
断面図で、図２７（ａ）のＧ−Ｇ’線に対応する断面を
示している。
【０１１２】以下、本実施例３の球形電子装置４０の製
造方法について、図２７乃至図３４を用いて説明する
が、前記第１電子装置５０Ａと第２電子装置５０Ｂの製
造工程は、ほぼ同様であるため、前記第１電子装置５０
Ａの製造方法に注目して説明する。
造方法について、図２７乃至図３４を用いて説明する
が、前記第１電子装置５０Ａと第２電子装置５０Ｂの製
造工程は、ほぼ同様であるため、前記第１電子装置５０
Ａの製造方法に注目して説明する。
【０１１３】まず、図２７（ａ）及び図２７（ｂ）に示
したような、半球状の凹部２３及び半導体チップを搭載
する際の位置決めマーカー２２が設けられた形成容器２
０Ｂを準備する。
したような、半球状の凹部２３及び半導体チップを搭載
する際の位置決めマーカー２２が設けられた形成容器２
０Ｂを準備する。
【０１１４】次に、前記形成容器２０Ｂの凹部２３にシ
リコーンゴム系の離型性に優れた接着剤（図示しない）
を流し込んだ後、前記第１樹脂層形成工程を行い、前記
形成容器２０Ｂの凹部２３に、形成樹脂２を一定の高さ
まで流し込み、半硬化状態にして第１絶縁層２Ａを形成
し、続けて前記チップ配置工程を行い、図２８（ａ）に
示すように、半導体チップ１Ａの素子形成面を上向きに
し、１層目の半導体チップ１Ａを位置決めして配置す
る。
リコーンゴム系の離型性に優れた接着剤（図示しない）
を流し込んだ後、前記第１樹脂層形成工程を行い、前記
形成容器２０Ｂの凹部２３に、形成樹脂２を一定の高さ
まで流し込み、半硬化状態にして第１絶縁層２Ａを形成
し、続けて前記チップ配置工程を行い、図２８（ａ）に
示すように、半導体チップ１Ａの素子形成面を上向きに
し、１層目の半導体チップ１Ａを位置決めして配置す
る。
【０１１５】次に、前記第２樹脂層形成工程を行い、前
記１層目の半導体チップ１Ａ上に、少なくとも前記半導
体チップ１Ａが隠れる高さ以上の形成樹脂２を流し込
み、硬化させて第２絶縁層２Ｂを形成した後、前記ビア
穴形成工程を行い、図２８（ｂ）に示すように、前記第
２絶縁層２Ｂの、前記半導体チップ１Ａの外部電極（図
示しない）の位置にビア穴８を開口する。
記１層目の半導体チップ１Ａ上に、少なくとも前記半導
体チップ１Ａが隠れる高さ以上の形成樹脂２を流し込
み、硬化させて第２絶縁層２Ｂを形成した後、前記ビア
穴形成工程を行い、図２８（ｂ）に示すように、前記第
２絶縁層２Ｂの、前記半導体チップ１Ａの外部電極（図
示しない）の位置にビア穴８を開口する。
【０１１６】次に、前記導電性薄膜形成工程を行い、前
記各半導体チップ１Ａの外部電極上部のビア穴８及び前
記形成樹脂２（第２絶縁層２Ｂ）の上部全面に導電性薄
膜である導電層９を形成した後、前記配線形成工程を行
い、図２９（ａ）に示すように、第１配線３を形成す
る。このとき、前記第１配線３と半導体チップ１Ａの外
部電極とは、ビア穴８内の第１導通ビア３Ａにより電気
的に接続される。
記各半導体チップ１Ａの外部電極上部のビア穴８及び前
記形成樹脂２（第２絶縁層２Ｂ）の上部全面に導電性薄
膜である導電層９を形成した後、前記配線形成工程を行
い、図２９（ａ）に示すように、第１配線３を形成す
る。このとき、前記第１配線３と半導体チップ１Ａの外
部電極とは、ビア穴８内の第１導通ビア３Ａにより電気
的に接続される。
【０１１７】次に、前記第３樹脂層形成工程を行い、形
成樹脂２を一定の高さに一定に流し込み、硬化させて第
３絶縁層２Ｃを形成した後、再び前記チップ配置工程を
行い、図２９（ｂ）に示すように、２層目の半導体チッ
プ１Ｂを所定位置に配置する。
成樹脂２を一定の高さに一定に流し込み、硬化させて第
３絶縁層２Ｃを形成した後、再び前記チップ配置工程を
行い、図２９（ｂ）に示すように、２層目の半導体チッ
プ１Ｂを所定位置に配置する。
【０１１８】次に、前記第２樹脂層形成工程を行い、形
成樹脂２を一定の高さになるように流し込み、硬化させ
て第４絶縁層２Ｄを形成した後、前記ビア穴形成工程を
行い、図３０（ａ）に示すように、前記２層目の半導体
チップ１Ｂの外部電極（図示しない）及び第１配線３の
所定位置にビア穴８を開口する。このとき、図では示し
ていないが、前記ビア穴８を、前記１層目の半導体チッ
プ１Ａの外部電極上に形成する場合もある。
成樹脂２を一定の高さになるように流し込み、硬化させ
て第４絶縁層２Ｄを形成した後、前記ビア穴形成工程を
行い、図３０（ａ）に示すように、前記２層目の半導体
チップ１Ｂの外部電極（図示しない）及び第１配線３の
所定位置にビア穴８を開口する。このとき、図では示し
ていないが、前記ビア穴８を、前記１層目の半導体チッ
プ１Ａの外部電極上に形成する場合もある。
【０１１９】次に、前記導電性薄膜形成工程を行い、前
記２層目の半導体チップ１Ｂの外部電極上部のビア穴８
及び形成樹脂２（第４絶縁層２Ｄ）の上部全面に導電層
９を形成した後、前記配線形成工程を行い、図３０
（ｂ）に示すように、第２配線４を形成する。このと
き、前記第２配線４は、第２導通ビア４Ａにより前記２
層目の半導体チップ１Ｂの外部電極、第１配線３、１層
目の半導体チップ１Ａの外部電極などと電気的に接続さ
れる。
記２層目の半導体チップ１Ｂの外部電極上部のビア穴８
及び形成樹脂２（第４絶縁層２Ｄ）の上部全面に導電層
９を形成した後、前記配線形成工程を行い、図３０
（ｂ）に示すように、第２配線４を形成する。このと
き、前記第２配線４は、第２導通ビア４Ａにより前記２
層目の半導体チップ１Ｂの外部電極、第１配線３、１層
目の半導体チップ１Ａの外部電極などと電気的に接続さ
れる。
【０１２０】次に、前記第３樹脂層形成工程を行い、形
成樹脂２を一定の高さになるように流し込み、硬化させ
て第５絶縁層２Ｅを形成した後、前記ビア穴形成工程を
行い、前記第２配線４の所定位置にビア穴８を開口す
る。その後、前記導電性薄膜形成工程を行い、前記ビア
穴８から形成樹脂２（第５絶縁層２Ｅ）の上部全面に導
電層９を形成し、続けて前記配線形成工程を行い、図３
１に示すように、内部接続ビア５２を形成する。その
後、前記形成容器２０Ｂに形成されたものを前記シリコ
ーンゴム系の接着剤から剥し取ると、半球体の第１電子
装置５０Ａを得ることができる。
成樹脂２を一定の高さになるように流し込み、硬化させ
て第５絶縁層２Ｅを形成した後、前記ビア穴形成工程を
行い、前記第２配線４の所定位置にビア穴８を開口す
る。その後、前記導電性薄膜形成工程を行い、前記ビア
穴８から形成樹脂２（第５絶縁層２Ｅ）の上部全面に導
電層９を形成し、続けて前記配線形成工程を行い、図３
１に示すように、内部接続ビア５２を形成する。その
後、前記形成容器２０Ｂに形成されたものを前記シリコ
ーンゴム系の接着剤から剥し取ると、半球体の第１電子
装置５０Ａを得ることができる。
【０１２１】次に、図３２（ａ）に示すように、前記手
順に沿って製造された半球体の第１電子装置５０Ａと、
前記第１電子装置５０Ａと同様の手順で製造されたもう
一つの半球体の第２電子装置５０Ｂとを、内部接続ビア
５２が形成された面同士で向かい合わせて接合すること
により、図３２（ｂ）に示したような、外観形状が球形
の電子装置５０が得られる。このとき、前記第１電子装
置５０Ａの内部接続ビア５２と前記第２電子装置５０Ｂ
の内部接続ビア５２’とは、錫（Ｓｎ）の固相拡散や、
金錫（Ａｕ−Ｓｎ）の共晶接合、鉛錫（Ｐｂ−Ｓｎ）の
はんだ接合、銀（Ａｇ）ペーストなどの導電性接着剤に
よる接着などで接合される。
順に沿って製造された半球体の第１電子装置５０Ａと、
前記第１電子装置５０Ａと同様の手順で製造されたもう
一つの半球体の第２電子装置５０Ｂとを、内部接続ビア
５２が形成された面同士で向かい合わせて接合すること
により、図３２（ｂ）に示したような、外観形状が球形
の電子装置５０が得られる。このとき、前記第１電子装
置５０Ａの内部接続ビア５２と前記第２電子装置５０Ｂ
の内部接続ビア５２’とは、錫（Ｓｎ）の固相拡散や、
金錫（Ａｕ−Ｓｎ）の共晶接合、鉛錫（Ｐｂ−Ｓｎ）の
はんだ接合、銀（Ａｇ）ペーストなどの導電性接着剤に
よる接着などで接合される。
【０１２２】次に、例えば、図３３（ａ）に示すよう
に、前記球形電子装置５０の第２電子装置５０Ｂ側の第
１絶縁層２Ａ’を切削して、ボール端子７を搭載するた
めの平面５１を形成する。
に、前記球形電子装置５０の第２電子装置５０Ｂ側の第
１絶縁層２Ａ’を切削して、ボール端子７を搭載するた
めの平面５１を形成する。
【０１２３】次に、前記平面５１に、前記第２電子装置
５０Ｂ側の第１配線３’の所定位置に炭酸ガスレーザま
たはエキシマレーザを用いてビア穴８を開口した後、前
記ビア穴８及び平面５１（第１絶縁層２’）上に導電層
９を形成し、前記導電層９に対してフォトケミカルエッ
チングを行い、図３３（ｂ）に示すように、前記ボール
端子７を搭載するための外部接続ビア５３を形成する。
これらの工程は、前記ビア穴形成工程、前記導電性薄膜
形成工程、前記配線形成工程と同様の手順で行われる。
５０Ｂ側の第１配線３’の所定位置に炭酸ガスレーザま
たはエキシマレーザを用いてビア穴８を開口した後、前
記ビア穴８及び平面５１（第１絶縁層２’）上に導電層
９を形成し、前記導電層９に対してフォトケミカルエッ
チングを行い、図３３（ｂ）に示すように、前記ボール
端子７を搭載するための外部接続ビア５３を形成する。
これらの工程は、前記ビア穴形成工程、前記導電性薄膜
形成工程、前記配線形成工程と同様の手順で行われる。
【０１２４】その後、入出力端子形成工程を行い、前記
外部接続ビア５３上に、入出力端子として、例えば、Ｐ
ｂ−Ｓｎ系はんだボールのようなボール端子７を取り付
けると、図２５（ａ）、図２５（ｂ）、及び図２６に示
したような球形電子装置５０が得られる。
外部接続ビア５３上に、入出力端子として、例えば、Ｐ
ｂ−Ｓｎ系はんだボールのようなボール端子７を取り付
けると、図２５（ａ）、図２５（ｂ）、及び図２６に示
したような球形電子装置５０が得られる。
【０１２５】また、前記球形電子装置５０の平面５１に
形成する入出力端子は、前記ボール端子７に限らず、図
３４（ａ）に示したように、外部接続ビア５３に導電性
のピン５４を挿入してＰＧＡ（Pin Grid Array）型にし
ても良い。また、図３４（ｂ）に示すように、前記外部
接続ビア５３上には、前記ボール端子７やピン５４を設
けずに、前記球形電子装置５０を実装するボード１１の
接続端子１１Ａ上に挿入ピン１１Ｂを形成しておき、前
記挿入ピン１１Ｂを前記外部接続ビア５３に挿入するよ
うにしても良い。
形成する入出力端子は、前記ボール端子７に限らず、図
３４（ａ）に示したように、外部接続ビア５３に導電性
のピン５４を挿入してＰＧＡ（Pin Grid Array）型にし
ても良い。また、図３４（ｂ）に示すように、前記外部
接続ビア５３上には、前記ボール端子７やピン５４を設
けずに、前記球形電子装置５０を実装するボード１１の
接続端子１１Ａ上に挿入ピン１１Ｂを形成しておき、前
記挿入ピン１１Ｂを前記外部接続ビア５３に挿入するよ
うにしても良い。
【０１２６】以上説明したように、本実施例３の電子装
置においても、前記実施例１及び２の電子装置と同様
に、パッケージ材料である形成樹脂の絶縁性を利用し
て、各層を基板に見立て、各パッケージ層上に配線形成
することによって、パッケージングしながら配線形成で
きるので、配線基板を用いない電子装置を製造可能とな
る。そのため、配線基板を用いた配線形成でなく、パッ
ケージング工程を利用して配線形成することによって、
電子装置を前記形成容器内で一つの工程として製造する
ことができるので、電子装置の製造時間を短縮し、製造
コストを削減することが可能となる。
置においても、前記実施例１及び２の電子装置と同様
に、パッケージ材料である形成樹脂の絶縁性を利用し
て、各層を基板に見立て、各パッケージ層上に配線形成
することによって、パッケージングしながら配線形成で
きるので、配線基板を用いない電子装置を製造可能とな
る。そのため、配線基板を用いた配線形成でなく、パッ
ケージング工程を利用して配線形成することによって、
電子装置を前記形成容器内で一つの工程として製造する
ことができるので、電子装置の製造時間を短縮し、製造
コストを削減することが可能となる。
【０１２７】また、異なる樹脂、または、例えば、フィ
ラー充填などにより誘電率が異なるように加工した樹脂
を組み合わせて電子装置を形成することもでき、これに
よってキャパシタンスの調整を行うことが可能になる。
ラー充填などにより誘電率が異なるように加工した樹脂
を組み合わせて電子装置を形成することもでき、これに
よってキャパシタンスの調整を行うことが可能になる。
【０１２８】また、配線基板を用いないことから配線長
を短くできるので、伝送の遅延時間を少なくすることが
でき、電気特性が向上することが可能になる。
を短くできるので、伝送の遅延時間を少なくすることが
でき、電気特性が向上することが可能になる。
【０１２９】さらに、電子装置の製造時間を短縮し、製
造コストを削減できることから、大量製造が容易に可能
になる。
造コストを削減できることから、大量製造が容易に可能
になる。
【０１３０】このことから、例えば、小型化、耐衝撃
性、及び大量製造が要求される携帯電話のモジュール、
ＩＣカード等には特に有効である。
性、及び大量製造が要求される携帯電話のモジュール、
ＩＣカード等には特に有効である。
【０１３１】また、本実施例３のようにパッケージ材料
である形成樹脂の外観形状が球体になるように製造する
ことにより、例えば、前記電子装置をロボット等の人工
脳として利用する場合等、前記ロボットの頭部の形状に
合った電子装置（人工脳）を製造することが出来る。そ
のため、ロボット（搭載装置）が大型化することを防げ
る。また、前記ロボットに限らず、医療用機器や自動
車、ゲーム機等、特殊な形状であったり、搭載スペース
に制約がある搭載装置でも、効率良く電子装置を収納で
き、前記搭載装置が大型化することを防げる。
である形成樹脂の外観形状が球体になるように製造する
ことにより、例えば、前記電子装置をロボット等の人工
脳として利用する場合等、前記ロボットの頭部の形状に
合った電子装置（人工脳）を製造することが出来る。そ
のため、ロボット（搭載装置）が大型化することを防げ
る。また、前記ロボットに限らず、医療用機器や自動
車、ゲーム機等、特殊な形状であったり、搭載スペース
に制約がある搭載装置でも、効率良く電子装置を収納で
き、前記搭載装置が大型化することを防げる。
【０１３２】また、電子装置を製造する際に使用する形
成容器の凹部を任意の形状にすることで、従来の電子装
置のような直方体や平板状、あるいはそれに近い外観形
状に限らず、例えば、本実施例３で示したような球形の
電子装置が製造でき、デザイン性を持った電子装置を製
造することができる。
成容器の凹部を任意の形状にすることで、従来の電子装
置のような直方体や平板状、あるいはそれに近い外観形
状に限らず、例えば、本実施例３で示したような球形の
電子装置が製造でき、デザイン性を持った電子装置を製
造することができる。
【０１３３】（実施例４）図３５及び図３６は、本発明
による実施例４の電子装置の概略構成を示す模式図であ
り、図３５（ａ）は平面図、図３５（ｂ）は図３５
（ａ）の側面図であり、図３６は図３５（ａ）のＨ−
Ｈ’線での断面図である。
による実施例４の電子装置の概略構成を示す模式図であ
り、図３５（ａ）は平面図、図３５（ｂ）は図３５
（ａ）の側面図であり、図３６は図３５（ａ）のＨ−
Ｈ’線での断面図である。
【０１３４】図３５（ａ）、図３５（ｂ）、及び図３６
において、１は半導体チップ、２は形成樹脂（絶縁樹
脂）、２Ａは第１絶縁層、２Ｂは第２絶縁層、２Ｃは第
３絶縁層、３は第１配線、３Ａは第１導通ビア、４は第
２配線、４Ａは第２導通ビア、５は放熱板、６は接着
剤、７はボール端子、６０は電子装置である。
において、１は半導体チップ、２は形成樹脂（絶縁樹
脂）、２Ａは第１絶縁層、２Ｂは第２絶縁層、２Ｃは第
３絶縁層、３は第１配線、３Ａは第１導通ビア、４は第
２配線、４Ａは第２導通ビア、５は放熱板、６は接着
剤、７はボール端子、６０は電子装置である。
【０１３５】本実施例４の電子装置では、前記形成樹脂
２の外観形状が円板状（コイン状）の電子装置（以下、
コイン状電子装置と称する）について説明する。
２の外観形状が円板状（コイン状）の電子装置（以下、
コイン状電子装置と称する）について説明する。
【０１３６】本実施例４の電子装置６０は、図３５
（ａ）、図３５（ｂ）、及び図３６に示すように、電子
装置を構成する、積層された複数個の半導体チップ１
と、前記各半導体チップ１を包み込むように設けられ、
パッケージング及び配線基板の役目を兼ねた形成樹脂
（絶縁樹脂）２と、前記形成樹脂２内に設けられた多層
の第１配線３、第２配線４、及び第３配線１３と、前記
半導体チップ１の外部電極（図示しない）と第１配線
３、第２配線４、第３配線１３間を接続する第１導通ビ
ア３Ａ、第２導通ビア４Ａ、第３導通ビア１３Ａと、前
記第３配線１３と電気的に接続されたボール端子（入出
力端子）７とから構成される。すなわち、この本実施例
４においても、パッケージの中に配線のための基板を有
しない構成になっている。また、前記形成樹脂２も、硬
化剤配合の液状絶縁樹脂を用いる。
（ａ）、図３５（ｂ）、及び図３６に示すように、電子
装置を構成する、積層された複数個の半導体チップ１
と、前記各半導体チップ１を包み込むように設けられ、
パッケージング及び配線基板の役目を兼ねた形成樹脂
（絶縁樹脂）２と、前記形成樹脂２内に設けられた多層
の第１配線３、第２配線４、及び第３配線１３と、前記
半導体チップ１の外部電極（図示しない）と第１配線
３、第２配線４、第３配線１３間を接続する第１導通ビ
ア３Ａ、第２導通ビア４Ａ、第３導通ビア１３Ａと、前
記第３配線１３と電気的に接続されたボール端子（入出
力端子）７とから構成される。すなわち、この本実施例
４においても、パッケージの中に配線のための基板を有
しない構成になっている。また、前記形成樹脂２も、硬
化剤配合の液状絶縁樹脂を用いる。
【０１３７】前記半導体チップ１は、例えば、ＭＰＵ、
ＳＲＡＭ、ＤＲＡＭ、ＣＡＳＨ、ＤＳＰ、ＡＳＩＣ等の
モジュールチップなどが挙げられる。
ＳＲＡＭ、ＤＲＡＭ、ＣＡＳＨ、ＤＳＰ、ＡＳＩＣ等の
モジュールチップなどが挙げられる。
【０１３８】前記形成樹脂２は、図３６に示すように、
第１絶縁層２Ａ、第２絶縁層２Ｂ、第３絶縁層２Ｃ、第
４絶縁層２Ｄ、第５絶縁層２Ｅ、第６絶縁層２Ｆ、第７
絶縁層２Ｇが積層されて一体的に構成されており、１層
目の半導体チップ１Ａは前記第１絶縁層２Ａと第２絶縁
層２Ｂの間に内包され、２層目の半導体チップ１Ｂは前
記第３絶縁層２Ｃと第４絶縁層２Ｄの間に内包され、３
層目の半導体チップ１Ｃは前記第５絶縁層２Ｅと第６絶
縁層２Ｆの間に内包される。このとき、図３６では、前
記形成樹脂２の内部構成がわかりやすいように、厚さ方
向の倍率を大きくして示しているが、実際には、前記２
層目の半導体チップ１Ｂ及び３層目の半導体チップ１Ｃ
は、厚さが約５０μｍ程度の薄型の半導体チップであ
り、１層あるいは複数層にまたがる導通ビアを形成する
ことが可能な厚さになっている。なお、前記１層目の半
導体チップ１Ａは、前記２層目、３層目の半導体チップ
と同様に薄型のものであってもよいし、そうでなくても
良い。また、前記第１配線３は、前記第２絶縁層２Ｂと
第３絶縁層２Ｃの間に設けられ、前記第２配線４は、前
記第４絶縁層２Ｄと第５絶縁層２Ｅの間に設けられ、前
記第３配線１３は前記第６絶縁層２Ｆと第７絶縁層２Ｇ
の間に設けられる。また、前記第１導通ビア３Ａは前記
第１配線３と一体的に設けられ、前記第２導通ビア４Ａ
は前記第２配線４と一体的に設けられ、前記第３導通ビ
ア１３Ａは前記第３配線１３と一体的に設けられる。前
記第１導通ビア３Ａ、第２導通ビア４Ａ、及び第３導通
ビア１３Ａは、例えば、金属めっきや導電性材料を充填
することによって導通を確保している。
第１絶縁層２Ａ、第２絶縁層２Ｂ、第３絶縁層２Ｃ、第
４絶縁層２Ｄ、第５絶縁層２Ｅ、第６絶縁層２Ｆ、第７
絶縁層２Ｇが積層されて一体的に構成されており、１層
目の半導体チップ１Ａは前記第１絶縁層２Ａと第２絶縁
層２Ｂの間に内包され、２層目の半導体チップ１Ｂは前
記第３絶縁層２Ｃと第４絶縁層２Ｄの間に内包され、３
層目の半導体チップ１Ｃは前記第５絶縁層２Ｅと第６絶
縁層２Ｆの間に内包される。このとき、図３６では、前
記形成樹脂２の内部構成がわかりやすいように、厚さ方
向の倍率を大きくして示しているが、実際には、前記２
層目の半導体チップ１Ｂ及び３層目の半導体チップ１Ｃ
は、厚さが約５０μｍ程度の薄型の半導体チップであ
り、１層あるいは複数層にまたがる導通ビアを形成する
ことが可能な厚さになっている。なお、前記１層目の半
導体チップ１Ａは、前記２層目、３層目の半導体チップ
と同様に薄型のものであってもよいし、そうでなくても
良い。また、前記第１配線３は、前記第２絶縁層２Ｂと
第３絶縁層２Ｃの間に設けられ、前記第２配線４は、前
記第４絶縁層２Ｄと第５絶縁層２Ｅの間に設けられ、前
記第３配線１３は前記第６絶縁層２Ｆと第７絶縁層２Ｇ
の間に設けられる。また、前記第１導通ビア３Ａは前記
第１配線３と一体的に設けられ、前記第２導通ビア４Ａ
は前記第２配線４と一体的に設けられ、前記第３導通ビ
ア１３Ａは前記第３配線１３と一体的に設けられる。前
記第１導通ビア３Ａ、第２導通ビア４Ａ、及び第３導通
ビア１３Ａは、例えば、金属めっきや導電性材料を充填
することによって導通を確保している。
【０１３９】すなわち、本実施例４のコイン状電子装置
６０においても、パッケージの内部に、配線のための基
板を有しない構成になっている。また、前記コイン状電
子装置６０では、前記ボール端子７は形成樹脂２から露
出した構成でパッケージングされる。
６０においても、パッケージの内部に、配線のための基
板を有しない構成になっている。また、前記コイン状電
子装置６０では、前記ボール端子７は形成樹脂２から露
出した構成でパッケージングされる。
【０１４０】また、前記形成樹脂２は硬化剤を配合した
液状絶縁樹脂であり、前記硬化剤配合の熱硬化性液状エ
ポキシ樹脂、アクリルニトリル配合の変成エポキシ樹脂
など、あるいはメチルピロリドン溶剤希釈のポリイミド
ワニス（ポリアミック酸無水物）などの液状樹脂を用い
ることができる。また、前記形成樹脂２を構成する各絶
縁層は樹脂で統一する必要はない。さらに、同一層内で
も異なる樹脂、または誘電率の異なる加工をした樹脂を
選択的にポッティングして、一つの絶縁層を二種類以上
の異なる樹脂で形成することもできる。
液状絶縁樹脂であり、前記硬化剤配合の熱硬化性液状エ
ポキシ樹脂、アクリルニトリル配合の変成エポキシ樹脂
など、あるいはメチルピロリドン溶剤希釈のポリイミド
ワニス（ポリアミック酸無水物）などの液状樹脂を用い
ることができる。また、前記形成樹脂２を構成する各絶
縁層は樹脂で統一する必要はない。さらに、同一層内で
も異なる樹脂、または誘電率の異なる加工をした樹脂を
選択的にポッティングして、一つの絶縁層を二種類以上
の異なる樹脂で形成することもできる。
【０１４１】図３７乃至図４２は、本実施例４の電子装
置の製造方法を説明するための模式図であり、図３７は
本実施例４のコイン状電子装置の製造に用いる形成容器
の概略構成を示す模式図で、図３７（ａ）は平面図、図
３７（ｂ）は図３７（ａ）のＩ−Ｉ’線での断面図、図
３８乃至図４２は各工程における模式断面図で、図３７
（ａ）のＩ−Ｉ’線に対応する断面図を示している。
置の製造方法を説明するための模式図であり、図３７は
本実施例４のコイン状電子装置の製造に用いる形成容器
の概略構成を示す模式図で、図３７（ａ）は平面図、図
３７（ｂ）は図３７（ａ）のＩ−Ｉ’線での断面図、図
３８乃至図４２は各工程における模式断面図で、図３７
（ａ）のＩ−Ｉ’線に対応する断面図を示している。
【０１４２】以下、本実施例４のコイン状電子装置６０
の製造方法について図３７乃至図４２を用いて説明す
る。ここでは、図３６に示したような、第１配線３、第
２配線４、及び第３配線１３の３層の配線層を有する電
子装置を取り挙げて説明する。
の製造方法について図３７乃至図４２を用いて説明す
る。ここでは、図３６に示したような、第１配線３、第
２配線４、及び第３配線１３の３層の配線層を有する電
子装置を取り挙げて説明する。
【０１４３】まず、図３７（ａ）及び図３７（ｂ）に示
したような、円板状（コイン状）の凹部２４と、半導体
チップ搭載時の位置決め用のマーカー２２が設けられた
形成容器２０Ｃを準備する。
したような、円板状（コイン状）の凹部２４と、半導体
チップ搭載時の位置決め用のマーカー２２が設けられた
形成容器２０Ｃを準備する。
【０１４４】次に、前記形成容器２０Ｃの凹部２４にシ
リコーンゴム系の離型性に優れた接着剤（図示しない）
を流し込んだ後、前記第１樹脂層形成工程を行い、図３
８（ａ）に示すように、前記形成容器２０Ｃに、形成樹
脂２を一定の高さに流し込み、半硬化状態にして第１絶
縁層２Ａを形成した後、前記チップ配置工程を行い、半
導体チップの素子形成面を上向きにし、１層目の半導体
チップ１Ａを位置決めして配置する。また、半導体チッ
プで発生する熱を放出する放熱板５を取り付ける場合に
は、前記第１樹脂層形成工程の代わりに、前記放熱板形
成工程を行い、図４（ａ）に示したように、接着剤６を
塗布した前記放熱板５を設置した上に、前記１層目の半
導体チップ１Ａを位置決めして配置する。
リコーンゴム系の離型性に優れた接着剤（図示しない）
を流し込んだ後、前記第１樹脂層形成工程を行い、図３
８（ａ）に示すように、前記形成容器２０Ｃに、形成樹
脂２を一定の高さに流し込み、半硬化状態にして第１絶
縁層２Ａを形成した後、前記チップ配置工程を行い、半
導体チップの素子形成面を上向きにし、１層目の半導体
チップ１Ａを位置決めして配置する。また、半導体チッ
プで発生する熱を放出する放熱板５を取り付ける場合に
は、前記第１樹脂層形成工程の代わりに、前記放熱板形
成工程を行い、図４（ａ）に示したように、接着剤６を
塗布した前記放熱板５を設置した上に、前記１層目の半
導体チップ１Ａを位置決めして配置する。
【０１４５】次に、前記第２樹脂層形成工程を行い、前
記１層目の半導体チップ１Ａ上に、少なくとも半導体チ
ップが隠れる高さ以上の形成樹脂２を流し込み、硬化さ
せて第２絶縁層２Ｂを形成した後、前記ビア穴形成工程
を行い、前記第２絶縁層２Ｂの、前記半導体チップ１Ａ
の外部電極（図示しない）の位置にビア穴８を開口す
る。その後、前記導電性薄膜形成工程を行い、前記各半
導体チップ１Ａの外部電極上部のビア穴８及び形成樹脂
２（第２絶縁層２Ｂ）の上部全面に導電性薄膜である導
電層９を形成し、続けて前記配線形成工程を行い、図３
８（ｂ）に示すように、第１配線３を形成する。このと
き、前記１層目の半導体チップ１Ａの外部電極と前記第
１配線３は前記ビア穴８内に形成される第１導通ビア３
Ａにより電気的に接続される。
記１層目の半導体チップ１Ａ上に、少なくとも半導体チ
ップが隠れる高さ以上の形成樹脂２を流し込み、硬化さ
せて第２絶縁層２Ｂを形成した後、前記ビア穴形成工程
を行い、前記第２絶縁層２Ｂの、前記半導体チップ１Ａ
の外部電極（図示しない）の位置にビア穴８を開口す
る。その後、前記導電性薄膜形成工程を行い、前記各半
導体チップ１Ａの外部電極上部のビア穴８及び形成樹脂
２（第２絶縁層２Ｂ）の上部全面に導電性薄膜である導
電層９を形成し、続けて前記配線形成工程を行い、図３
８（ｂ）に示すように、第１配線３を形成する。このと
き、前記１層目の半導体チップ１Ａの外部電極と前記第
１配線３は前記ビア穴８内に形成される第１導通ビア３
Ａにより電気的に接続される。
【０１４６】次に、前記第３樹脂層形成工程を行い、形
成樹脂２を一定の高さに流し込み、硬化させて第３絶縁
層２Ｃを形成した後、再び前記チップ配置工程を行い、
図３９（ａ）に示すように、２層目の半導体チップ１Ｂ
を所定位置に搭載する。
成樹脂２を一定の高さに流し込み、硬化させて第３絶縁
層２Ｃを形成した後、再び前記チップ配置工程を行い、
図３９（ａ）に示すように、２層目の半導体チップ１Ｂ
を所定位置に搭載する。
【０１４７】次に、前記第２樹脂層形成工程を行い、形
成樹脂２を一定の高さになるように流し込み、硬化させ
て第４絶縁層２Ｄを形成した後、前記ビア穴形成工程を
行い、前記２層目の半導体チップ１Ｂの外部電極（図示
しない）上、及び所定位置にビア穴８を開口する。その
後、前記導電性薄膜形成工程を行い、前記２層目の半導
体チップ１Ｂの外部電極（図示しない）上のビア穴８及
び形成樹脂２の上部全面に導電層９を形成した後、前記
配線形成工程を行い、図３９（ｂ）に示すように、第２
配線４を形成する。このとき、前記第２配線４は第２導
通ビア４Ａにより前記２層目の半導体チップ１Ｂ、第１
配線３などと電気的に接続される。またこのとき、図で
は示していないが、前記ビア穴８は前記２層目の半導体
チップ１Ｂ上に限らず、前記１層目の半導体チップ１Ａ
の外部電極上や前記第１配線３上に形成する場合もあ
る。
成樹脂２を一定の高さになるように流し込み、硬化させ
て第４絶縁層２Ｄを形成した後、前記ビア穴形成工程を
行い、前記２層目の半導体チップ１Ｂの外部電極（図示
しない）上、及び所定位置にビア穴８を開口する。その
後、前記導電性薄膜形成工程を行い、前記２層目の半導
体チップ１Ｂの外部電極（図示しない）上のビア穴８及
び形成樹脂２の上部全面に導電層９を形成した後、前記
配線形成工程を行い、図３９（ｂ）に示すように、第２
配線４を形成する。このとき、前記第２配線４は第２導
通ビア４Ａにより前記２層目の半導体チップ１Ｂ、第１
配線３などと電気的に接続される。またこのとき、図で
は示していないが、前記ビア穴８は前記２層目の半導体
チップ１Ｂ上に限らず、前記１層目の半導体チップ１Ａ
の外部電極上や前記第１配線３上に形成する場合もあ
る。
【０１４８】次に、前記第３樹脂層形成工程を行い、形
成樹脂２を一定の高さに流し込み、硬化させて第５絶縁
層２Ｅを形成した後、前記チップ配置工程を行い、図４
０に示すように、３層目の半導体チップ１Ｃを所定位置
に配置する。
成樹脂２を一定の高さに流し込み、硬化させて第５絶縁
層２Ｅを形成した後、前記チップ配置工程を行い、図４
０に示すように、３層目の半導体チップ１Ｃを所定位置
に配置する。
【０１４９】次に、前記第２樹脂層形成工程を行い、形
成樹脂２を一定の高さになるように流し込み、硬化させ
て第６絶縁層２Ｆを形成した後、前記３層目の半導体チ
ップ１Ｃの外部電極（図示しない）上、及び所定位置に
ビア穴８を開口する。その後、前記導電性薄膜形成工程
を行い、前記３層目の半導体チップ１Ｃの外部電極上等
に形成されたビア穴８及び形成樹脂２（第６絶縁層２
Ｆ）の上部全面に導電層９を形成し、続けて配線形成工
程を行い、図４１に示すように、第３配線１３を形成す
る。またこのとき、前記ビア穴８は、前記３層目の半導
体チップ１Ｃの外部電極上に限らず、図４１に示したよ
うに、前記第２配線４や第１配線３上、前記１層目の半
導体チップ１Ａあるいは２層目の半導体チップ１Ｂの外
部電極上に形成する場合もある。
成樹脂２を一定の高さになるように流し込み、硬化させ
て第６絶縁層２Ｆを形成した後、前記３層目の半導体チ
ップ１Ｃの外部電極（図示しない）上、及び所定位置に
ビア穴８を開口する。その後、前記導電性薄膜形成工程
を行い、前記３層目の半導体チップ１Ｃの外部電極上等
に形成されたビア穴８及び形成樹脂２（第６絶縁層２
Ｆ）の上部全面に導電層９を形成し、続けて配線形成工
程を行い、図４１に示すように、第３配線１３を形成す
る。またこのとき、前記ビア穴８は、前記３層目の半導
体チップ１Ｃの外部電極上に限らず、図４１に示したよ
うに、前記第２配線４や第１配線３上、前記１層目の半
導体チップ１Ａあるいは２層目の半導体チップ１Ｂの外
部電極上に形成する場合もある。
【０１５０】次に、前記第３樹脂層形成工程を行い、形
成樹脂２を一定の高さに流し込み、硬化させて第７絶縁
層２Ｇを形成した後、前記入出力端子形成工程を行い、
前記第３配線１３の所定位置に炭酸ガスレーザまたはエ
キシマレーザを用いてボール端子７用の端子穴を開口
し、図４２に示すように、入出力端子として、例えばＰ
ｂ−Ｓｎ系はんだボールのようなボール端子７を取り付
ける。
成樹脂２を一定の高さに流し込み、硬化させて第７絶縁
層２Ｇを形成した後、前記入出力端子形成工程を行い、
前記第３配線１３の所定位置に炭酸ガスレーザまたはエ
キシマレーザを用いてボール端子７用の端子穴を開口
し、図４２に示すように、入出力端子として、例えばＰ
ｂ−Ｓｎ系はんだボールのようなボール端子７を取り付
ける。
【０１５１】最後に、前記形成容器２０に形成されたも
のを前記シリコーンゴム系の接着剤から剥し取ると、図
３５（ａ）、図３５（ｂ）、及び図３６に示したコイン
状電子装置６０が得られる。
のを前記シリコーンゴム系の接着剤から剥し取ると、図
３５（ａ）、図３５（ｂ）、及び図３６に示したコイン
状電子装置６０が得られる。
【０１５２】以上説明したように、本実施例４の電子装
置においても、複数個の半導体チップを複数回（複数
層）に分けて多段階的にパッケージングし、そのパッケ
ージ材料（形成樹脂）の絶縁性を利用して、各層を基板
に見立て、各パッケージ層上に配線形成することによっ
て、パッケージングしながら配線形成できるので、配線
基板を用いない電子装置を製造可能となる。そのため、
配線基板を用いた配線形成でなく、パッケージング工程
を利用して配線形成することによって、電子装置を一工
程で製造することができるので、電子装置の製造時間を
短縮し、製造コストを削減することが可能となる。
置においても、複数個の半導体チップを複数回（複数
層）に分けて多段階的にパッケージングし、そのパッケ
ージ材料（形成樹脂）の絶縁性を利用して、各層を基板
に見立て、各パッケージ層上に配線形成することによっ
て、パッケージングしながら配線形成できるので、配線
基板を用いない電子装置を製造可能となる。そのため、
配線基板を用いた配線形成でなく、パッケージング工程
を利用して配線形成することによって、電子装置を一工
程で製造することができるので、電子装置の製造時間を
短縮し、製造コストを削減することが可能となる。
【０１５３】また、異なる樹脂、または、誘電率が異な
るように加工した樹脂を組み合わせて電子装置を形成す
ることでき、これによってキャパシタンスの調整を行う
ことが可能になる。
るように加工した樹脂を組み合わせて電子装置を形成す
ることでき、これによってキャパシタンスの調整を行う
ことが可能になる。
【０１５４】また、配線基板を用いないことから配線長
を短くできるので、伝送の遅延時間を少なくすることが
でき、電気特性が向上することが可能になる。
を短くできるので、伝送の遅延時間を少なくすることが
でき、電気特性が向上することが可能になる。
【０１５５】さらに、電子装置の製造時間を短縮し、製
造コストを削減できることから、大量製造が容易に可能
になる。
造コストを削減できることから、大量製造が容易に可能
になる。
【０１５６】このことから、例えば、小型化、耐衝撃
性、及び大量製造が要求される携帯電話のモジュール、
ＩＣカード等には特に有効である。
性、及び大量製造が要求される携帯電話のモジュール、
ＩＣカード等には特に有効である。
【０１５７】また、本実施例４のようにパッケージ材料
である形成樹脂の外観形状が円板状（コイン状）になる
ように製造することにより、例えば、ロボット、医療用
機器や自動車等のように、特殊な形状であったり、搭載
スペースに制約がある搭載装置にも、効率良く電子装置
を収納でき、前記搭載装置が大型化することを防げる。
である形成樹脂の外観形状が円板状（コイン状）になる
ように製造することにより、例えば、ロボット、医療用
機器や自動車等のように、特殊な形状であったり、搭載
スペースに制約がある搭載装置にも、効率良く電子装置
を収納でき、前記搭載装置が大型化することを防げる。
【０１５８】また、従来のような直方体や平板上、ある
いはそれに近い外観形状に限らず、さまざまな外観形状
の電子装置を製造することができるため、デザイン性、
インテリア性を持った電子装置、あるいは前記電子装置
を搭載した搭載装置を得ることができる。
いはそれに近い外観形状に限らず、さまざまな外観形状
の電子装置を製造することができるため、デザイン性、
インテリア性を持った電子装置、あるいは前記電子装置
を搭載した搭載装置を得ることができる。
【０１５９】（実施例５）図４３及び図４４は、本発明
による実施例５の電子装置の概略構成を示す模式図であ
り、図４３（ａ）は平面図、図４３（ｂ）は図４３
（ａ）の側面図で、図４４は図４３（ａ）のＪ−Ｊ’線
での断面図をそれぞれ示す。
による実施例５の電子装置の概略構成を示す模式図であ
り、図４３（ａ）は平面図、図４３（ｂ）は図４３
（ａ）の側面図で、図４４は図４３（ａ）のＪ−Ｊ’線
での断面図をそれぞれ示す。
【０１６０】図４３及び図４４において、１Ａ，１Ｂは
半導体チップ、２は形成樹脂（絶縁樹脂）、２Ａは第１
絶縁層、２Ｂは第２絶縁層、２Ｃは第３絶縁層、２Ｄは
第４絶縁層、２Ｅは第５絶縁層、３は第１配線、３Ａは
第１導通ビア、４は第２配線、４Ａは第２導通ビア、１
２はコネクタ端子、１２Ａは接続ビア、７０は電子装
置、７１は切り欠き面である。
半導体チップ、２は形成樹脂（絶縁樹脂）、２Ａは第１
絶縁層、２Ｂは第２絶縁層、２Ｃは第３絶縁層、２Ｄは
第４絶縁層、２Ｅは第５絶縁層、３は第１配線、３Ａは
第１導通ビア、４は第２配線、４Ａは第２導通ビア、１
２はコネクタ端子、１２Ａは接続ビア、７０は電子装
置、７１は切り欠き面である。
【０１６１】本実施例５では、本発明による電子装置の
例としてＳＲＡＭ、ＥＥＰＲＯＭ、ＦｅＲＡＭなどのメ
モリー系の半導体チップを搭載したカード状の電子装置
（以下、カード状電子装置と称する）を取り挙げ説明す
る。
例としてＳＲＡＭ、ＥＥＰＲＯＭ、ＦｅＲＡＭなどのメ
モリー系の半導体チップを搭載したカード状の電子装置
（以下、カード状電子装置と称する）を取り挙げ説明す
る。
【０１６２】本実施例５のカード状電子装置７０は、図
４３（ａ）、図４３（ｂ）、及び図４４に示すように、
電子装置を構成する、積層された２つの半導体チップ１
Ａ，１Ｂと、前記各半導体チップ１Ａ，１Ｂを包み込む
ように設けられ、パッケージング及び配線基板の役目を
兼ねた形成樹脂（絶縁樹脂）２と、前記形成樹脂２に設
けられた第１配線３、第２配線４と、前記半導体チップ
１の外部電極（図示しない）と第１配線３、第２配線４
間を電気的に接続する第１導通ビア３Ａ、第２導通ビア
４Ａと、前記形成樹脂２の表面に形成されたコネクタ端
子（入出力端子）１２及び前記コネクタ端子１２と前記
第２配線４とを電気的に接続する接続ビア１２Ａとから
構成される。すなわち、この本実施例５においても、パ
ッケージの中に配線のための基板を有しない構成になっ
ている。また、前記形成樹脂２も、硬化剤配合の液状絶
縁樹脂を用いる。また、前記形成樹脂２の外観形状は、
カード状であり、図４３（ａ）及び図４３（ｂ）に示す
ように、前記カード状電子装置７０の方向を識別するた
めの切り欠き面７１が設けられている。
４３（ａ）、図４３（ｂ）、及び図４４に示すように、
電子装置を構成する、積層された２つの半導体チップ１
Ａ，１Ｂと、前記各半導体チップ１Ａ，１Ｂを包み込む
ように設けられ、パッケージング及び配線基板の役目を
兼ねた形成樹脂（絶縁樹脂）２と、前記形成樹脂２に設
けられた第１配線３、第２配線４と、前記半導体チップ
１の外部電極（図示しない）と第１配線３、第２配線４
間を電気的に接続する第１導通ビア３Ａ、第２導通ビア
４Ａと、前記形成樹脂２の表面に形成されたコネクタ端
子（入出力端子）１２及び前記コネクタ端子１２と前記
第２配線４とを電気的に接続する接続ビア１２Ａとから
構成される。すなわち、この本実施例５においても、パ
ッケージの中に配線のための基板を有しない構成になっ
ている。また、前記形成樹脂２も、硬化剤配合の液状絶
縁樹脂を用いる。また、前記形成樹脂２の外観形状は、
カード状であり、図４３（ａ）及び図４３（ｂ）に示す
ように、前記カード状電子装置７０の方向を識別するた
めの切り欠き面７１が設けられている。
【０１６３】本実施例５のカード状電子装置は、例え
ば、小型の移動携帯端末やデジタルカメラ等の記録媒体
として使用するものであり、前記半導体チップ１Ａ，１
Ｂとしては、例えば、ＳＲＡＭ、ＥＥＰＲＯＭなどの電
源が切れても書き込まれた内容が消去されないメモリー
系の半導体チップがあげられる。
ば、小型の移動携帯端末やデジタルカメラ等の記録媒体
として使用するものであり、前記半導体チップ１Ａ，１
Ｂとしては、例えば、ＳＲＡＭ、ＥＥＰＲＯＭなどの電
源が切れても書き込まれた内容が消去されないメモリー
系の半導体チップがあげられる。
【０１６４】前記形成樹脂２は、図４４に示すように、
第１絶縁層２Ａ、第２絶縁層２Ｂ、第３絶縁層２Ｃ、第
４絶縁層２Ｄ、第５絶縁層２Ｅが積層されて一体的に構
成されており、１層目の半導体チップ１Ａは前記第１絶
縁層２Ａと第２絶縁層２Ｂの間に内包され、２層目の半
導体チップ１Ｂは前記第３絶縁層２Ｃと第４絶縁層２Ｄ
の間に内包される。また、前記第１配線３は、前記第２
絶縁層２Ｂと第３絶縁層２Ｃの間に設けられ、前記第２
配線４は、前記第４絶縁層２Ｄと第５絶縁層２Ｅの間に
設けられる。また、前記第１導通ビア３Ａは前記第１配
線３と一体的に設けられ、前記第２導通ビア４Ａは前記
第２配線４と一体的に設けられる。前記第１導通ビア３
Ａ、第２導通ビア４Ａは、例えば、金属めっきや導電性
材料を充填することによって導通を確保している。すな
わち、本実施例５のカード状電子装置７０においても、
パッケージの中に、配線のための基板を有しない構成に
なっている。また、前記カード状電子装置７０では、前
記コネクタ端子１２が形成樹脂２から露出した構成でパ
ッケージングされる。また、本実施例５のカード状電子
装置７０は、前記半導体チップ１Ａ，１Ｂが形成樹脂２
で覆われた半導体チップ内蔵型であり、前記半導体チッ
プ１Ａ，１Ｂの内蔵箇所でない前記形成樹脂２の表面ス
ペースにコネクタ端子１２が設けられた構成をとる。
第１絶縁層２Ａ、第２絶縁層２Ｂ、第３絶縁層２Ｃ、第
４絶縁層２Ｄ、第５絶縁層２Ｅが積層されて一体的に構
成されており、１層目の半導体チップ１Ａは前記第１絶
縁層２Ａと第２絶縁層２Ｂの間に内包され、２層目の半
導体チップ１Ｂは前記第３絶縁層２Ｃと第４絶縁層２Ｄ
の間に内包される。また、前記第１配線３は、前記第２
絶縁層２Ｂと第３絶縁層２Ｃの間に設けられ、前記第２
配線４は、前記第４絶縁層２Ｄと第５絶縁層２Ｅの間に
設けられる。また、前記第１導通ビア３Ａは前記第１配
線３と一体的に設けられ、前記第２導通ビア４Ａは前記
第２配線４と一体的に設けられる。前記第１導通ビア３
Ａ、第２導通ビア４Ａは、例えば、金属めっきや導電性
材料を充填することによって導通を確保している。すな
わち、本実施例５のカード状電子装置７０においても、
パッケージの中に、配線のための基板を有しない構成に
なっている。また、前記カード状電子装置７０では、前
記コネクタ端子１２が形成樹脂２から露出した構成でパ
ッケージングされる。また、本実施例５のカード状電子
装置７０は、前記半導体チップ１Ａ，１Ｂが形成樹脂２
で覆われた半導体チップ内蔵型であり、前記半導体チッ
プ１Ａ，１Ｂの内蔵箇所でない前記形成樹脂２の表面ス
ペースにコネクタ端子１２が設けられた構成をとる。
【０１６５】前記半導体チップ１と前記コネクタ端子１
２との電気的接続は、前記形成樹脂２を構成する絶縁層
間に設けられた第１配線３、第２配線４と、前記第１絶
縁層２Ａに設けられる第１導通ビア３Ａ、前記第２絶縁
層２Ｂに設けられる第２導通ビア４Ａ及び前記コネクタ
端子１２に接続される接続ビア１２Ａを介して行われ
る。本実施例１のメモリモジュール３０は、前記コネク
タ端子１２を含め３層の導電配線層が形成されている。
２との電気的接続は、前記形成樹脂２を構成する絶縁層
間に設けられた第１配線３、第２配線４と、前記第１絶
縁層２Ａに設けられる第１導通ビア３Ａ、前記第２絶縁
層２Ｂに設けられる第２導通ビア４Ａ及び前記コネクタ
端子１２に接続される接続ビア１２Ａを介して行われ
る。本実施例１のメモリモジュール３０は、前記コネク
タ端子１２を含め３層の導電配線層が形成されている。
【０１６６】図４５乃至図４８は本実施例５の電子装置
の製造工程を説明するための模式図であり、図４５は本
実施例５の電子装置の製造に使用する形成容器の模式図
で、図４５（ａ）は平面図、図４５（ｂ）は図４５
（ａ）のＫ−Ｋ’線での断面図、図４６乃至図４８は各
製造工程における模式断面図で、図４５（ａ）のＫ−
Ｋ’線に対応する断面図である。
の製造工程を説明するための模式図であり、図４５は本
実施例５の電子装置の製造に使用する形成容器の模式図
で、図４５（ａ）は平面図、図４５（ｂ）は図４５
（ａ）のＫ−Ｋ’線での断面図、図４６乃至図４８は各
製造工程における模式断面図で、図４５（ａ）のＫ−
Ｋ’線に対応する断面図である。
【０１６７】以下、本実施例５のカード状電子装置７０
の製造方法について図４５乃至図４８を用いて説明す
る。
の製造方法について図４５乃至図４８を用いて説明す
る。
【０１６８】まず、図４５（ａ）及び図４５（ｂ）に示
すように、本実施例５のカード状電子装置７０を製造す
る際に使用する形成容器２０Ｄを準備する。前記形成容
器２０Ｄには、図４３に示したようなカード状電子装置
７０の外観形状にあわせて加工された凹部２５と、半導
体チップを搭載する際の位置決め用のマーカー２２が設
けられている。
すように、本実施例５のカード状電子装置７０を製造す
る際に使用する形成容器２０Ｄを準備する。前記形成容
器２０Ｄには、図４３に示したようなカード状電子装置
７０の外観形状にあわせて加工された凹部２５と、半導
体チップを搭載する際の位置決め用のマーカー２２が設
けられている。
【０１６９】次に、前記形成容器２０Ｄの凹部２５にシ
リコーンゴム系の離型性に優れた接着剤（図示しない）
を流し込んだ後、前記第１樹脂層形成工程を行い、図４
６（ａ）に示すように、形成容器２０Ｄの凹部２５に、
形成樹脂２を所定の高さまで流し込み、半硬化状態させ
て第１絶縁層２Ａを形成し、続けて前記チップ配置工程
を行い、半導体チップの素子形成面を上向きにし、１層
目の半導体チップ１Ａを位置決めして配置する。また、
半導体チップで発生する熱を放出する放熱板５を取り付
ける場合には、前記第１樹脂層形成工程の代わりに、前
記放熱板設置工程を行い、図４（ａ）に示したように、
接着剤６を塗布した前記放熱板５を設置した上に、前記
１層目の半導体チップ１Ａを位置決めして配置する。こ
のとき、前記接着剤６を塗布した放熱板５は、コネクタ
端子の配置エリアと平面的に重ならないように設置す
る。
リコーンゴム系の離型性に優れた接着剤（図示しない）
を流し込んだ後、前記第１樹脂層形成工程を行い、図４
６（ａ）に示すように、形成容器２０Ｄの凹部２５に、
形成樹脂２を所定の高さまで流し込み、半硬化状態させ
て第１絶縁層２Ａを形成し、続けて前記チップ配置工程
を行い、半導体チップの素子形成面を上向きにし、１層
目の半導体チップ１Ａを位置決めして配置する。また、
半導体チップで発生する熱を放出する放熱板５を取り付
ける場合には、前記第１樹脂層形成工程の代わりに、前
記放熱板設置工程を行い、図４（ａ）に示したように、
接着剤６を塗布した前記放熱板５を設置した上に、前記
１層目の半導体チップ１Ａを位置決めして配置する。こ
のとき、前記接着剤６を塗布した放熱板５は、コネクタ
端子の配置エリアと平面的に重ならないように設置す
る。
【０１７０】次に、前記第２樹脂層形成工程を行い、形
成樹脂２を、少なくとも前記半導体チップ１Ａが隠れる
程度の高さまで流し込み、硬化させて第２絶縁層２Ｂを
形成した後、前記ビア穴形成工程を行い、前記形成樹脂
２（第２絶縁層２Ｂ）にビア穴８を形成し、続けて前記
導電性薄膜形成工程及び前記配線形成工程を行い、図４
６（ｂ）に示すように、前記第２絶縁層２Ｂ上部の所定
位置に１層目の第１配線３及び前記第１配線３と半導体
チップ１Ａの外部電極（図示しない）とを電気的に接続
する第１導通ビア３Ａを形成する。
成樹脂２を、少なくとも前記半導体チップ１Ａが隠れる
程度の高さまで流し込み、硬化させて第２絶縁層２Ｂを
形成した後、前記ビア穴形成工程を行い、前記形成樹脂
２（第２絶縁層２Ｂ）にビア穴８を形成し、続けて前記
導電性薄膜形成工程及び前記配線形成工程を行い、図４
６（ｂ）に示すように、前記第２絶縁層２Ｂ上部の所定
位置に１層目の第１配線３及び前記第１配線３と半導体
チップ１Ａの外部電極（図示しない）とを電気的に接続
する第１導通ビア３Ａを形成する。
【０１７１】次に、前記第３樹脂層形成工程を行い、形
成樹脂２を再度流し込み、硬化させて第３絶縁層２Ｃを
形成した後、前記チップ配置工程を行い、図４７（ａ）
に示すように、２層目の半導体チップ１Ｂを位置決めし
て配置する。
成樹脂２を再度流し込み、硬化させて第３絶縁層２Ｃを
形成した後、前記チップ配置工程を行い、図４７（ａ）
に示すように、２層目の半導体チップ１Ｂを位置決めし
て配置する。
【０１７２】次に、前記第２樹脂層形成工程を行い、形
成樹脂２を流し込み、硬化させて第４絶縁層２Ｄを形成
した後、前記ビア穴形成工程を行い、所定位置にビア穴
８を形成する。その後、前記導電性薄膜形成工程及び前
記配線形成工程を行い、前記第４絶縁層２Ｄ上部の所定
位置の第２配線４と、前記第２配線４と前記半導体チッ
プ１Ｂの外部電極あるいは前記第１配線３とを電気的に
接続する第２導通ビア４Ａを形成する。
成樹脂２を流し込み、硬化させて第４絶縁層２Ｄを形成
した後、前記ビア穴形成工程を行い、所定位置にビア穴
８を形成する。その後、前記導電性薄膜形成工程及び前
記配線形成工程を行い、前記第４絶縁層２Ｄ上部の所定
位置の第２配線４と、前記第２配線４と前記半導体チッ
プ１Ｂの外部電極あるいは前記第１配線３とを電気的に
接続する第２導通ビア４Ａを形成する。
【０１７３】次に、前記第３樹脂形成工程を行い、形成
樹脂２を流し込み、硬化させて第５絶縁層２Ｅを形成し
た後、前記ビア穴形成工程を行い、前記第２配線４とコ
ネクタ端子１２と接続するビア穴８を開口する。その
後、前記導電性薄膜形成工程を行い、形成樹脂２（第５
絶縁層２Ｅ）の表面とビア穴８に導電層を形成した後、
前記配線形成工程を行い、図４８に示すように、コネク
タ端子１２と前記コネクタ端子１２及び前記第２配線４
を電気的に接続する接続ビア１２Ａを形成する。
樹脂２を流し込み、硬化させて第５絶縁層２Ｅを形成し
た後、前記ビア穴形成工程を行い、前記第２配線４とコ
ネクタ端子１２と接続するビア穴８を開口する。その
後、前記導電性薄膜形成工程を行い、形成樹脂２（第５
絶縁層２Ｅ）の表面とビア穴８に導電層を形成した後、
前記配線形成工程を行い、図４８に示すように、コネク
タ端子１２と前記コネクタ端子１２及び前記第２配線４
を電気的に接続する接続ビア１２Ａを形成する。
【０１７４】最後に、形成容器２０Ｄから形成されたも
の前記シリコーンゴム系の接着剤から剥し取ると、図４
３（ａ）、図４３（ｂ）、及び図４４に示したカード状
電子装置７０が得られる。
の前記シリコーンゴム系の接着剤から剥し取ると、図４
３（ａ）、図４３（ｂ）、及び図４４に示したカード状
電子装置７０が得られる。
【０１７５】以上説明したように、ＳＲＡＭやＥＥＰＲ
ＯＭなどのメモリー系の半導体チップ１を複数回（複数
層）に分けて多段階的にパッケージングし、そのパッケ
ージ材料（形成樹脂）の絶縁性を利用して、各パッケー
ジ層上に配線形成することによって、パッケージングし
ながら配線形成できるので、前記各層を配線基板と見立
てて、前記半導体チップと配線基板が一体的になった電
子装置を製造することができる。言い換えると、従来の
ような、半導体チップ搭載用の配線基板（実装基板）を
用いることなく電子装置を形成することができる。
ＯＭなどのメモリー系の半導体チップ１を複数回（複数
層）に分けて多段階的にパッケージングし、そのパッケ
ージ材料（形成樹脂）の絶縁性を利用して、各パッケー
ジ層上に配線形成することによって、パッケージングし
ながら配線形成できるので、前記各層を配線基板と見立
てて、前記半導体チップと配線基板が一体的になった電
子装置を製造することができる。言い換えると、従来の
ような、半導体チップ搭載用の配線基板（実装基板）を
用いることなく電子装置を形成することができる。
【０１７６】また、従来の電子装置の製造にかかってい
た、複数個の半導体チップからなる半導体装置を製造す
る工程、前記半導体チップを搭載する配線基板（実装基
板）を製造する工程、及び半導体チップと配線基板を接
続する工程等の複数の製造工程を一つの工程として行う
ことができるので、電子装置の製造時間を短縮し、製造
コストを削減することが可能となる。
た、複数個の半導体チップからなる半導体装置を製造す
る工程、前記半導体チップを搭載する配線基板（実装基
板）を製造する工程、及び半導体チップと配線基板を接
続する工程等の複数の製造工程を一つの工程として行う
ことができるので、電子装置の製造時間を短縮し、製造
コストを削減することが可能となる。
【０１７７】また、異なる樹脂、または、誘電率が異な
るように加工した樹脂を組み合わせて電子装置を形成す
ることもでき、これによってキャパシタンスの調整を行
うことが可能になる。
るように加工した樹脂を組み合わせて電子装置を形成す
ることもでき、これによってキャパシタンスの調整を行
うことが可能になる。
【０１７８】また、本実施例５の電子装置は、配線基板
を用いない構成であるとともに、従来のように、搭載す
る半導体チップがあらかじめレジン等の樹脂で封止され
ていなくても良いので、電子装置を容易に小型化でき
る。
を用いない構成であるとともに、従来のように、搭載す
る半導体チップがあらかじめレジン等の樹脂で封止され
ていなくても良いので、電子装置を容易に小型化でき
る。
【０１７９】また、配線基板を用いないことから配線長
を短くできるので、伝送の遅延時間を少なくすることが
でき、電気特性が向上することが可能になる。
を短くできるので、伝送の遅延時間を少なくすることが
でき、電気特性が向上することが可能になる。
【０１８０】さらに、従来のように、配線基板に半導体
装置を搭載した構造ではなく、配線、半導体チップ等を
絶縁樹脂でパッケージングした構造を有するので、電子
装置の全体の耐衝撃性が向上する。
装置を搭載した構造ではなく、配線、半導体チップ等を
絶縁樹脂でパッケージングした構造を有するので、電子
装置の全体の耐衝撃性が向上する。
【０１８１】また、本実施例５では、カード状の電子装
置の例として、ＳＲＡＭやＥＥＰＲＯＭを搭載した記録
媒体を例にあげたが、これに限らず、例えば、ＩＣカー
ドなどにも適用することができる。
置の例として、ＳＲＡＭやＥＥＰＲＯＭを搭載した記録
媒体を例にあげたが、これに限らず、例えば、ＩＣカー
ドなどにも適用することができる。
【０１８２】以上、本発明を、前記実施例に基づき具体
的に説明したが、本発明は、前記実施形態に限定される
ものではなく、その要旨を逸脱しない範囲において種々
変更可能であることはもちろんである。
的に説明したが、本発明は、前記実施形態に限定される
ものではなく、その要旨を逸脱しない範囲において種々
変更可能であることはもちろんである。
【０１８３】例えば、前記実施例３では外観形状が球形
の電子装置、前記実施例４では円柱状（コイン状）の電
子装置、前記実施例５ではカード状の電子装置を例にあ
げて説明したが、前記電子装置の外観形状、言い換えれ
ば前記形成樹脂２の外観形状は、前記球形、コイン状、
カード状に限らず、円錐状や、三角錐、四角錘などの多
角錘状でもよいし、環状（リング状）等でも良く、前記
電子装置を製造する際に使用する形成容器に設ける凹部
の形状を、任意の形状に設定することで、さまざまな外
観形状を持つ電子装置を製造することができる。
の電子装置、前記実施例４では円柱状（コイン状）の電
子装置、前記実施例５ではカード状の電子装置を例にあ
げて説明したが、前記電子装置の外観形状、言い換えれ
ば前記形成樹脂２の外観形状は、前記球形、コイン状、
カード状に限らず、円錐状や、三角錐、四角錘などの多
角錘状でもよいし、環状（リング状）等でも良く、前記
電子装置を製造する際に使用する形成容器に設ける凹部
の形状を、任意の形状に設定することで、さまざまな外
観形状を持つ電子装置を製造することができる。
【０１８４】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【０１８５】電子装置を複数回（複数層）に分けてパッ
ケージし、その際にパッケージ材料の絶縁性を利用し
て、各層を基板に見立てて配線形成することによって、
従来、電子装置の製造工程のように、複数個の半導体チ
ップからなる半導体装置を製造する工程、前記半導体装
置を搭載する基板を製造する工程、及び前記半導体装置
と配線基板を接続する工程等の複数の工程を一つの工程
として行うことができるので、電子装置の製造時間を短
縮し、製造コストを削減することが可能となる。
ケージし、その際にパッケージ材料の絶縁性を利用し
て、各層を基板に見立てて配線形成することによって、
従来、電子装置の製造工程のように、複数個の半導体チ
ップからなる半導体装置を製造する工程、前記半導体装
置を搭載する基板を製造する工程、及び前記半導体装置
と配線基板を接続する工程等の複数の工程を一つの工程
として行うことができるので、電子装置の製造時間を短
縮し、製造コストを削減することが可能となる。
【０１８６】また、前記電子装置を製造する際に使用す
る形成容器の凹部の形状を変更することにより、さまざ
まな外観形状の電子装置を製造することができるので、
前記電子装置を搭載する搭載装置内の搭載スペースにあ
わせた電子装置を製造することができ、前記搭載装置を
小型化することができる。
る形成容器の凹部の形状を変更することにより、さまざ
まな外観形状の電子装置を製造することができるので、
前記電子装置を搭載する搭載装置内の搭載スペースにあ
わせた電子装置を製造することができ、前記搭載装置を
小型化することができる。
【０１８７】また、さまざまな外観形状の電子装置を製
造することができるため、前記電子装置を搭載する搭載
装置の形状も、前記電子装置の形状に合わせて多様化さ
せることができ、デザイン性を備えた電子装置、あるい
は搭載装置を製造することができる。
造することができるため、前記電子装置を搭載する搭載
装置の形状も、前記電子装置の形状に合わせて多様化さ
せることができ、デザイン性を備えた電子装置、あるい
は搭載装置を製造することができる。
【０１８８】また、異なる樹脂、または、誘電率が異な
るように加工した樹脂を組み合わせて電子装置を形成す
ることもでき、これによってキャパシタンスの調整を行
うことが可能になる。
るように加工した樹脂を組み合わせて電子装置を形成す
ることもでき、これによってキャパシタンスの調整を行
うことが可能になる。
【０１８９】また、配線基板を用いないことから配線長
を短くできるので、伝送の遅延時間を少なくすることが
でき、電気特性が向上することが可能になる。
を短くできるので、伝送の遅延時間を少なくすることが
でき、電気特性が向上することが可能になる。
【０１９０】また、配線基板を用いない構成であるた
め、電子装置を容易に小型化できる。
め、電子装置を容易に小型化できる。
【０１９１】さらに、配線、半導体チップ等を絶縁樹脂
でパッケージングした構造を有するので、耐衝撃性が向
上する。
でパッケージングした構造を有するので、耐衝撃性が向
上する。
【図１】本発明にかかわる電子装置の概略構成を示す模
式図である。
式図である。
【図２】図１のＡ−Ａ’線での模式断面図である。
【図３】本発明にかかわる電子装置の製造に用いる形成
容器の概略構成を示す模式図である。
容器の概略構成を示す模式図である。
【図４】本発明にかかわる電子装置の製造方法を説明す
るための模式図である。
るための模式図である。
【図５】本発明にかかわる電子装置の製造方法を説明す
るための模式図である。
るための模式図である。
【図６】本発明にかかわる電子装置の製造方法を説明す
るための模式図である。
るための模式図である。
【図７】本発明にかかわる電子装置の製造方法を説明す
るための模式図である。
るための模式図である。
【図８】本発明にかかわる電子装置の製造方法を説明す
るための模式図である。
るための模式図である。
【図９】本発明にかかわる電子装置の製造方法を説明す
るための模式図である。
るための模式図である。
【図１０】本発明にかかわる電子装置の製造方法を説明
するための模式図である。
するための模式図である。
【図１１】本発明にかかわる電子装置の製造方法を説明
するための模式図である。
するための模式図である。
【図１２】本発明にかかわる電子装置を複数個組み合わ
せた電子装置の例を示す模式図である。
せた電子装置の例を示す模式図である。
【図１３】本発明による実施例１の電子装置の概略構成
を示す模式図である。
を示す模式図である。
【図１４】本実施例１の電子装置の製造方法を説明する
ための断面図である。
ための断面図である。
【図１５】本実施例１の電子装置の製造方法を説明する
ための断面図である。
ための断面図である。
【図１６】本実施例１の電子装置の製造方法を説明する
ための断面図である。
ための断面図である。
【図１７】本発明による実施例２の電子装置の概略構成
を示す模式図である。
を示す模式図である。
【図１８】図１７のＢ−Ｂ’線での断面図である。
【図１９】本実施例２の電子装置の製造方法を説明する
ための模式図である。
ための模式図である。
【図２０】本実施例２の電子装置の製造方法を説明する
ための模式図である。
ための模式図である。
【図２１】本実施例２の電子装置の製造方法を説明する
ための模式図である。
ための模式図である。
【図２２】本実施例２の電子装置の製造方法を説明する
ための模式図である。
ための模式図である。
【図２３】本実施例２の電子装置の製造方法を説明する
ための模式図である。
ための模式図である。
【図２４】本実施例２の電子装置の製造方法を説明する
ための模式図である。
ための模式図である。
【図２５】本発明による実施例３の電子装置の概略構成
を示す模式図である。
を示す模式図である。
【図２６】図２５のＥ−Ｅ’線での断面図である。
【図２７】本実施例３の電子装置を製造する際に用いる
形成容器の概略構成を示す図である。
形成容器の概略構成を示す図である。
【図２８】本実施例３の電子装置の製造方法を説明する
ための模式図である。
ための模式図である。
【図２９】本実施例３の電子装置の製造方法を説明する
ための模式図である。
ための模式図である。
【図３０】本実施例３の電子装置の製造方法を説明する
ための模式図である。
ための模式図である。
【図３１】本実施例３の電子装置の製造方法を説明する
ための模式図である。
ための模式図である。
【図３２】本実施例３の電子装置の製造方法を説明する
ための模式図である。
ための模式図である。
【図３３】本実施例３の電子装置の製造方法を説明する
ための模式図である。
ための模式図である。
【図３４】本実施例３の電子装置の製造方法を説明する
ための模式図である。
ための模式図である。
【図３５】本発明による実施例４の電子装置の概略構成
を示す模式図である。
を示す模式図である。
【図３６】図３５のＨ−Ｈ’での断面図である。’
【図３７】本実施例４の電子装置を製造する際に用いる
形成容器の概略構成を示す図である。
形成容器の概略構成を示す図である。
【図３８】本実施例４の電子装置の製造方法を説明する
ための模式図である。
ための模式図である。
【図３９】本実施例４の電子装置の製造方法を説明する
ための模式図である。
ための模式図である。
【図４０】本実施例４の電子装置の製造方法を説明する
ための模式図である。
ための模式図である。
【図４１】本実施例４の電子装置の製造方法を説明する
ための模式図である。
ための模式図である。
【図４２】本実施例４の電子装置の製造方法を説明する
ための模式図である。
ための模式図である。
【図４３】本発明による実施例５の電子装置の概略構成
を示す模式図である。
を示す模式図である。
【図４４】図４３のＪ−Ｊ’線での断面図である。
【図４５】本実施例５の電子装置を形成する際に用いる
形成容器の概略構成を示す模式図である。
形成容器の概略構成を示す模式図である。
【図４６】本実施例５の電子装置の製造方法を説明する
ための模式図である。
ための模式図である。
【図４７】本実施例５の電子装置の製造方法を説明する
ための模式図である。
ための模式図である。
【図４８】本実施例５の電子装置の製造方法を説明する
ための模式図である。
ための模式図である。
１，１Ａ，１Ｂ，１Ｃ 半導体チップ ２ 形成樹脂（絶縁樹脂） ２Ａ，２Ａ’ 第１絶縁層 ２Ｂ，２Ｂ’ 第２絶縁層 ２Ｃ，２Ｃ’ 第３絶縁層 ２Ｄ，２Ｄ’ 第４絶縁層 ２Ｅ 第５絶縁層 ２Ｆ 第６絶縁層 ２Ｇ 第７絶縁層 ３ 第１配線 ３Ａ 第１導通ビア ４ 第２配線 ４Ａ 第２導通ビア ５ 放熱板 ６ 接着剤 ７ ボール端子 ８ ビア穴 ９ 導電層 １０，４０ 電子装置 １１ ボード（実装基板） １１Ａ インタポーザ １１Ｂ 挿入ピン １２ コネクタ端子 １２Ａ 接続ビア １３ 第３配線 １３Ａ 第３導通ビア ２０，２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ 形成容器 ２１，２３，２４，２５ 凹部 ２２ マーカー ３０ 電子装置（メモリモジュール） ５０ 電子装置（球形電子装置） ５１ 端子形成面 ５２，５２’ 内部接続ビア ５３ 外部接続ビア ５４ 端子ピン ６０ 電子装置（コイン状電子装置） ７０ 電子装置（カード状電子装置） ７１ 切り欠き面
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/18 25/065 25/07
Claims (9)
- 【請求項１】１個または複数個の半導体チップと、前記
半導体チップと接続される配線と、前記配線と接続され
た外部装置との入出力用端子を有し、 それらを複数層の絶縁樹脂で段階的にパッケージング
し、前記複数の各絶縁樹脂層間に前記半導体チップ、ま
たは前記半導体チップとの接続を行う配線を設け、 前記半導体チップと配線との接続を行う導通ビアを前記
絶縁樹脂層に設け、配線基板を設けない構成にした電子
装置であって、 前記電子装置の外観形状が、直方体、球体、円柱状等の
形状に構成されてなることを特徴とする電子装置。 - 【請求項２】前記請求項１に記載の電子装置において、 前記複数の絶縁樹脂層を介して、複数個の半導体チップ
が積載された構造を有することを特徴とする電子装置。 - 【請求項３】前記請求項１に記載の電子装置において、 １つの絶縁樹脂層間に複数個の半導体チップが設けられ
た構造を有することを特徴とする電子装置。 - 【請求項４】前記請求項１乃至３のいずれか１項に記載
の電子装置において、 前記半導体チップで生じる熱を放出する放熱板が、前記
半導体チップの非素子形成面、または前記絶縁樹脂層に
設けられていることを特徴とする電子装置。 - 【請求項５】前記請求項１乃至４のいずれか１項に記載
の電子装置において、 前記複数層の絶縁樹脂のうち、少なくとも１層、または
同一層内の一部分が異なる誘電率を有することを特徴と
する電子装置。 - 【請求項６】立方体、半球体、円柱体等の外観形状に構
成された凹型の形成容器を用いた電子装置の製造方法で
あって、 前記形成容器内の凹部に硬化剤配合の液状絶縁樹脂を所
定の厚さに流し込み、前記液状絶縁樹脂を半硬化状態さ
せた第１の絶縁樹脂層を形成する第１樹脂層形成工程
と、 前記第１の絶縁樹脂層上に素子形成面を上向きにした１
個または複数個の半導体チップを配置するチップ配置工
程と、 前記半導体チップ上に所定の高さになるように液状絶縁
樹脂を流し込み、前記液状絶縁樹脂を硬化させて第２の
絶縁樹脂層を形成する第２樹脂層形成工程と、 前記半導体チップとの接続のためのビア穴を前記第２の
絶縁樹脂層に形成するビア穴形成工程と、 前記ビア穴及び第２の絶縁樹脂層上に導電性薄膜を形成
する導電性薄膜形成工程と、 前記導電性薄膜をエッチングして配線を形成する配線形
成工程と、 前記形成された配線上に液状絶縁樹脂を流し込み、前記
液状絶縁樹脂を硬化させて第３の絶縁樹脂層を形成する
第３樹脂層形成工程と、 入出力端子のためのビア穴を前記第３の絶縁樹脂層に形
成し、前記ビア穴を介して前記配線と接続する入出力端
子を形成する入出力端子形成工程と、からなることを特
徴とする電子装置の製造方法。 - 【請求項７】前記請求項６に記載の電子装置の製造方法
において、 前記第１樹脂形成工程の代わりに、前記形成容器内の凹
部に前記半導体チップを固着する接着剤を塗布した放熱
板を設置する放熱板設置工程を有することを特徴とする
電子装置の製造方法。 - 【請求項８】前記請求項６または７に記載の電子装置の
製造方法において、 複数個の半導体チップの積載、または複数層の配線形成
を行う場合には、前記樹脂層形成工程、チップ配置工
程、ビア穴形成工程、導電性薄膜形成工程、または配線
形成工程を必要に応じて複数回繰り返すことを特徴とす
る電子装置の製造方法。 - 【請求項９】前記請求項６乃至８のいずれか１項に記載
の電子装置の製造方法において、 前記各樹脂層形成工程に用いられる絶縁樹脂層は、少な
くとも１層、または同一層内の一部分が異なる誘電率を
有することを特徴とする電子装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000240373A JP2002050721A (ja) | 2000-08-03 | 2000-08-03 | 電子装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000240373A JP2002050721A (ja) | 2000-08-03 | 2000-08-03 | 電子装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002050721A true JP2002050721A (ja) | 2002-02-15 |
Family
ID=18731743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000240373A Withdrawn JP2002050721A (ja) | 2000-08-03 | 2000-08-03 | 電子装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002050721A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003049184A1 (en) * | 2001-12-07 | 2003-06-12 | Fujitsu Limited | Semiconductor device and method for manufacturing the same |
| JP2005183925A (ja) * | 2003-11-28 | 2005-07-07 | Sumitomo Bakelite Co Ltd | 半導体装置及びその製造方法 |
| JP2008547206A (ja) * | 2005-06-14 | 2008-12-25 | キュービック・ウエハ・インコーポレーテッド | チップの架橋接続 |
| US7530163B2 (en) | 2002-11-26 | 2009-05-12 | Shinko Electric Industries Co., Ltd. | Electronic parts packaging structure and method of manufacturing the same |
| JP2009140995A (ja) * | 2007-12-04 | 2009-06-25 | Elpida Memory Inc | 半導体装置 |
| US8021922B2 (en) | 2005-06-14 | 2011-09-20 | Cufer Asset Ltd. L.L.C. | Remote chip attachment |
| JP2011206543A (ja) * | 2011-04-27 | 2011-10-20 | Patentstra Co Ltd | 医療用ガイドワイヤと、その製造方法 |
| US8053903B2 (en) | 2005-06-14 | 2011-11-08 | Cufer Asset Ltd. L.L.C. | Chip capacitive coupling |
| US8197626B2 (en) | 2005-06-14 | 2012-06-12 | Cufer Asset Ltd. L.L.C. | Rigid-backed, membrane-based chip tooling |
| US8283778B2 (en) | 2005-06-14 | 2012-10-09 | Cufer Asset Ltd. L.L.C. | Thermally balanced via |
| US8456015B2 (en) | 2005-06-14 | 2013-06-04 | Cufer Asset Ltd. L.L.C. | Triaxial through-chip connection |
| KR20150145697A (ko) * | 2014-06-19 | 2015-12-30 | 가부시키가이샤 제이디바이스 | 반도체 패키지 및 그 제조 방법 |
| WO2016084768A1 (ja) * | 2014-11-27 | 2016-06-02 | 国立研究開発法人産業技術総合研究所 | 表面実装型パッケージおよびその製造方法 |
| CN109613830A (zh) * | 2019-01-31 | 2019-04-12 | 江南大学 | 基于递减预测步长的模型预测控制方法 |
| US11316081B2 (en) | 2019-08-30 | 2022-04-26 | Nichia Corporation | Light-emitting module and method for manufacturing same |
-
2000
- 2000-08-03 JP JP2000240373A patent/JP2002050721A/ja not_active Withdrawn
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7759246B2 (en) | 2001-12-07 | 2010-07-20 | Fujitsu Semiconductor Limited | Semiconductor device having a plurality of semiconductor chips and method for manufacturing the same |
| US7084513B2 (en) | 2001-12-07 | 2006-08-01 | Fujitsu Limited | Semiconductor device having a plurality of semiconductor chips and method for manufacturing the same |
| WO2003049184A1 (en) * | 2001-12-07 | 2003-06-12 | Fujitsu Limited | Semiconductor device and method for manufacturing the same |
| US7530163B2 (en) | 2002-11-26 | 2009-05-12 | Shinko Electric Industries Co., Ltd. | Electronic parts packaging structure and method of manufacturing the same |
| JP2005183925A (ja) * | 2003-11-28 | 2005-07-07 | Sumitomo Bakelite Co Ltd | 半導体装置及びその製造方法 |
| JP4681260B2 (ja) * | 2003-11-28 | 2011-05-11 | 住友ベークライト株式会社 | 半導体装置及びその製造方法 |
| US8456015B2 (en) | 2005-06-14 | 2013-06-04 | Cufer Asset Ltd. L.L.C. | Triaxial through-chip connection |
| US8283778B2 (en) | 2005-06-14 | 2012-10-09 | Cufer Asset Ltd. L.L.C. | Thermally balanced via |
| US8021922B2 (en) | 2005-06-14 | 2011-09-20 | Cufer Asset Ltd. L.L.C. | Remote chip attachment |
| US10340239B2 (en) | 2005-06-14 | 2019-07-02 | Cufer Asset Ltd. L.L.C | Tooling for coupling multiple electronic chips |
| US8053903B2 (en) | 2005-06-14 | 2011-11-08 | Cufer Asset Ltd. L.L.C. | Chip capacitive coupling |
| US8197626B2 (en) | 2005-06-14 | 2012-06-12 | Cufer Asset Ltd. L.L.C. | Rigid-backed, membrane-based chip tooling |
| US8197627B2 (en) | 2005-06-14 | 2012-06-12 | Cufer Asset Ltd. L.L.C. | Pin-type chip tooling |
| US9754907B2 (en) | 2005-06-14 | 2017-09-05 | Cufer Asset Ltd. L.L.C. | Tooling for coupling multiple electronic chips |
| JP2008547206A (ja) * | 2005-06-14 | 2008-12-25 | キュービック・ウエハ・インコーポレーテッド | チップの架橋接続 |
| US8846445B2 (en) | 2005-06-14 | 2014-09-30 | Cufer Asset Ltd. L.L.C. | Inverse chip connector |
| US9147635B2 (en) | 2005-06-14 | 2015-09-29 | Cufer Asset Ltd. L.L.C. | Contact-based encapsulation |
| US9324629B2 (en) | 2005-06-14 | 2016-04-26 | Cufer Asset Ltd. L.L.C. | Tooling for coupling multiple electronic chips |
| JP2009140995A (ja) * | 2007-12-04 | 2009-06-25 | Elpida Memory Inc | 半導体装置 |
| JP2011206543A (ja) * | 2011-04-27 | 2011-10-20 | Patentstra Co Ltd | 医療用ガイドワイヤと、その製造方法 |
| KR20150145697A (ko) * | 2014-06-19 | 2015-12-30 | 가부시키가이샤 제이디바이스 | 반도체 패키지 및 그 제조 방법 |
| KR102487894B1 (ko) * | 2014-06-19 | 2023-01-12 | 가부시키가이샤 앰코테크놀로지재팬 | 반도체 패키지 및 그 제조 방법 |
| JPWO2016084768A1 (ja) * | 2014-11-27 | 2017-09-21 | 国立研究開発法人産業技術総合研究所 | 表面実装型パッケージおよびその製造方法 |
| US10163819B2 (en) | 2014-11-27 | 2018-12-25 | National Institute Of Advanced Industrial Science And Technology | Surface mount package and manufacturing method thereof |
| WO2016084768A1 (ja) * | 2014-11-27 | 2016-06-02 | 国立研究開発法人産業技術総合研究所 | 表面実装型パッケージおよびその製造方法 |
| CN109613830A (zh) * | 2019-01-31 | 2019-04-12 | 江南大学 | 基于递减预测步长的模型预测控制方法 |
| CN109613830B (zh) * | 2019-01-31 | 2020-04-10 | 江南大学 | 基于递减预测步长的模型预测控制方法 |
| US11316081B2 (en) | 2019-08-30 | 2022-04-26 | Nichia Corporation | Light-emitting module and method for manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7514297B2 (en) | Methods for a multiple die integrated circuit package | |
| US8030135B2 (en) | Methods for a multiple die integrated circuit package | |
| US7902652B2 (en) | Semiconductor package and semiconductor system in package using the same | |
| US6731015B2 (en) | Super low profile package with stacked dies | |
| US8188585B2 (en) | Electronic device and method for producing a device | |
| US7459778B2 (en) | Chip on board leadframe for semiconductor components having area array | |
| JP2002057241A (ja) | 移植性導電パターンを含む半導体パッケージ及びその製造方法 | |
| JP2002170918A (ja) | 半導体装置及びその製造方法 | |
| JP2002252303A (ja) | 成型チップ・スケール・パッケージにおけるフリップ・チップ半導体装置および組み立て方法 | |
| KR20000048471A (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
| JPH0964247A (ja) | 金属の回路基板を有するチップスケールのパッケージ | |
| JP2002050721A (ja) | 電子装置及びその製造方法 | |
| US20080224276A1 (en) | Semiconductor device package | |
| JP2006527924A (ja) | 積層可能な集積回路パッケージおよびその方法 | |
| KR100673379B1 (ko) | 적층 패키지와 그 제조 방법 | |
| JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06334113A (ja) | マルチチップモジュール | |
| KR100996982B1 (ko) | 다중 다이 집적회로 패키지 | |
| JP2003133480A (ja) | 半導体装置及び積層型半導体装置並びに半導体装置の製造方法及び積層型半導体装置の製造方法 | |
| JP2001244404A (ja) | 電子装置及びその製造方法 | |
| KR100480908B1 (ko) | 적층 칩 패키지의 제조 방법 | |
| KR100788340B1 (ko) | 반도체 패키지 | |
| US7750450B2 (en) | Stacked die package with stud spacers | |
| JP2003133516A (ja) | 積層型半導体装置 | |
| JP2001291818A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071106 |