JPWO2016084768A1 - 表面実装型パッケージおよびその製造方法 - Google Patents

表面実装型パッケージおよびその製造方法 Download PDF

Info

Publication number
JPWO2016084768A1
JPWO2016084768A1 JP2016561572A JP2016561572A JPWO2016084768A1 JP WO2016084768 A1 JPWO2016084768 A1 JP WO2016084768A1 JP 2016561572 A JP2016561572 A JP 2016561572A JP 2016561572 A JP2016561572 A JP 2016561572A JP WO2016084768 A1 JPWO2016084768 A1 JP WO2016084768A1
Authority
JP
Japan
Prior art keywords
semiconductor chip
mount package
manufacturing
package according
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016561572A
Other languages
English (en)
Other versions
JP6437012B2 (ja
Inventor
史朗 原
史朗 原
ソマワン クンプアン
ソマワン クンプアン
史人 居村
史人 居村
道弘 井上
道弘 井上
新水 猿渡
新水 猿渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of JPWO2016084768A1 publication Critical patent/JPWO2016084768A1/ja
Application granted granted Critical
Publication of JP6437012B2 publication Critical patent/JP6437012B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10252—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Abstract

熱ストレスによる故障が起こりにくい半導体チップの表面実装型パッケージを提供することを課題とする。解決手段として、少なくとも下記工程をこの順で有する、半導体チップ表面に平行な面の断面が円形である表面実装型パッケージの製造方法を提供する。円形の支持基板上に半導体チップを接合する第一工程。半導体チップを樹脂で封止する第二工程。半導体チップのパッドを覆う樹脂を除去する第三工程。再配線層を形成する第四工程。バンプを形成する第五工程。

Description

本発明は、半導体チップの表面実装型パッケージとその製造方法に関する。
半導体チップは、一般的には直径２００ｍｍ〜３００ｍｍの円形のシリコンウェハ上に、前工程と呼ばれるウェハプロセスで配線が形成された後、後工程のダイシングにより切り分けられて製造される。ダイシングにおいて、多数の半導体チップとなるパターンが形成されたシリコンウェハは、ダイヤモンドブレードにより一方向に切断され、９０度回転させた後に再び一方向に切断されて、矩形の半導体チップとして切り出される。
ダイシングによって切り出された半導体チップは、後工程といわれるマウント、ワイヤボンディング、モールド等の組み立て工程と検査工程とを経て、半導体パッケージとして出荷される。半導体パッケージには、ＤＩＰ（Ｄｕａｌ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）、ＳＩＰ（Ｓｉｎｇｌｅ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）、ＺＩＰ（Ｚｉｇｚａｇ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）などのリード挿入型と、ＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏ−ｌｅａｄ Ｐａｃｋａｇｅ）、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）などの表面実装型とがあるが、面積をより小型化できる表面実装型が主流となっている。これまで多くの半導体パッケージが考案されているが、半導体パッケージの形状は矩形のものが一般的である。
半導体パッケージにおいて、異種の材料間の界面には熱膨張係数の違いによるせん断力が加わるため、微細な界面剥離が存在している。半導体パッケージに熱が加わると、樹脂に吸湿された水分が水蒸気となって微細な剥離部に噴出し、剥離部内の圧力が高まりパッケージが膨張する。矩形の半導体パッケージでは、この膨張による応力（熱ストレス）が角部に集中するため、角部で剥離が生じやすい。そのため、特許文献１に記載されているように、矩形の半導体パッケージでは、角部の電極と配線の密度を小さくして角部に発生する熱量を減らすことが行われているが、ＣＰＵやパワー半導体のような発熱量の大きなパッケージや、夏場には６０℃程度にも達する車載用半導体のパッケージでは、熱ストレスによる角部の剥離を完全に防ぐことは困難であった。
特開平９−２２９６１号公報
本発明は、熱ストレスによる故障が起こりにくい半導体チップの表面実装型パッケージを提供することを課題とする。
１．少なくとも下記工程をこの順で有することを特徴とする、半導体チップ表面に平行な面の断面が円形である表面実装型パッケージの製造方法：
円形の支持基板上に半導体チップを接合する第一工程、
半導体チップを樹脂で封止する第二工程、
半導体チップのパッドを覆う樹脂を除去する第三工程、
再配線層を形成する第四工程、
バンプを形成する第五工程。
２．前記第二工程において、支持基板を樹脂で封止しないことを特徴とする１．に記載の表面実装型パッケージの製造方法。
３．前記半導体チップが矩形であることを特徴とする１．または２．に記載の表面実装型パッケージの製造方法。
４．前記半導体チップが円形であることを特徴とする１．または２．に記載の表面実装型パッケージの製造方法。
５．前記半導体チップの直径が０．５インチであることを特徴とする４．に記載の表面実装型パッケージの製造方法。
６．複数個の半導体チップを１つの表面実装型パッケージに封止することを特徴とする１．〜５．のいずれかに記載の表面実装型パッケージの製造方法。
７．ＣＳＰ（チップ・サイズ・パッケージ）であることを特徴とする４．〜６．のいずれかに記載の表面実装型パッケージの製造方法。
８．前記バンプが、前記表面実装型パッケージの底面に円形を形成するように等間隔で配置されていることを特徴とする１．〜７．のいずれかに記載の表面実装型パッケージの製造方法。
９．前記パッドが、円形を形成するように等間隔で配置されていることを特徴とする１．〜８．のいずれかに記載の表面実装型パッケージの製造方法。
１０．前記再配線層の配線パターンが、曲線、直線のいずれか、または両方から形成されていることを特徴とする１．〜９．のいずれかに記載の表面実装型パッケージの製造方法。
１１．バンプ、再配線層、半導体チップ、支持基板がこの順に積層され、
前記半導体チップの少なくとも側面が封止樹脂部で覆われ、
半導体チップ表面に平行な面の断面が円形であることを特徴とする表面実装型パッケージ。
１２．前記支持基板が表面に露出していることを特徴とする１１．に記載の表面実装型パッケージ。
１３．前記半導体チップが矩形であることを特徴とする１１．または１２．に記載の表面実装型パッケージ。
１４．前記半導体チップが円形であることを特徴とする１１．または１２．に記載の表面実装型パッケージ。
１５．前記半導体チップの直径が０．５インチであることを特徴とする１４．に記載の表面実装型パッケージ。
１６．複数個の半導体チップが封止されていることを特徴とする１１．〜１５．のいずれかに記載の表面実装型パッケージ。
１７．ＣＳＰ（チップ・サイズ・パッケージ）であることを特徴とする１４．〜１６．のいずれかに記載の表面実装型パッケージ。
１８．前記バンプが、前記表面実装型パッケージの底面に円形を形成するように等間隔で配置されていることを特徴とする１１．〜１７．のいずれかに記載の表面実装型パッケージ。
１９．前記半導体チップのパッドが、円形を形成するように等間隔で配置されていることを特徴とする１１．〜１８．のいずれかに記載の表面実装型パッケージ。
２０．前記再配線層の配線パターンが、曲線、直線のいずれか、または両方から形成されていることを特徴とする１１．〜１９．のいずれかに記載の表面実装型パッケージ。
本発明の製造方法により、熱ストレスによる故障が起こりにくい表面実装型パッケージを製造することができる。本発明の製造方法により得られる表面実装型パッケージは、半導体チップ表面に平行な面の断面が円形であり、故障の起こりやすい角部が存在しないから、熱ストレスによる故障が起こりにくい。また、表面実装型パッケージには、製造時に半導体チップと接合した支持基板が組み込まれており、この支持基板がヒートシンクとして作用するため放熱性に優れている。さらに、この支持基板を半導体パッケージの表面に露出させることで、放熱性をさらに高めることができる。本発明の製造方法により得られる表面実装型パッケージは、熱ストレスによる故障が生じやすい角部を有しないことに加え、放熱性に優れているため、耐久性、信頼性に顕著に優れている。
本発明の製造方法で得られる表面実装型パッケージに矩形の半導体チップを封止すると、従来の前工程で作成した矩形の半導体チップを用いることができるため低コストである。また、円形の半導体チップを封止すると、半導体チップ側面の封止樹脂部の厚みを等しくすることができるため、封止樹脂部に加わる熱ストレスを均等化することができる。
バンプとパッドのいずれか、または両方を円形を形成するように配置すると、通電時に発生する熱と熱ストレスを表面実装型パッケージ全体に均一に分布させることができる。また、曲線、直線のいずれか、または両方からなる配線パターンとすることにより、導電部の長さが短くなり、通電時に発生する熱と熱ストレスを減らすことができ、さらに、断線、短絡等の配線不良を減らすことができる。
本発明の製造方法により得られる表面実装型パッケージの一実施態様の断面図。 本発明の製造方法により得られる表面実装型パッケージの一実施態様の底面図。 本発明の製造方法により得られるパッド８とバンプ２と接続する導電部９が曲線である表面実装型パッケージの底面図。 本発明の製造方法により得られるパッド８とバンプ２と接続する導電部９が直線である表面実装型パッケージの底面図。 表面実装型パッケージの製造方法を示す断面図。 表面実装型パッケージの製造方法を示す断面図。 表面実装型パッケージの製造方法を示す断面図。 表面実装型パッケージの製造方法を示す断面図。 表面実装型パッケージの製造方法を示す断面図。 表面実装型パッケージの製造方法を示す断面図。 表面実装型パッケージの製造方法を示す断面図。 表面実装型パッケージの製造方法を示す断面図。 表面実装型パッケージの製造方法を示す断面図。 表面実装型パッケージの製造方法を示す断面図。
１ 表面実装型パッケージ
２ バンプ
３ 再配線層
４ 半導体チップ
５ 接着剤
６ 支持基板
７ 封止樹脂部
８ パッド
９ 導電部
１０ 開口部
１１ 銅層
１２ レジスト層
１３ ビアホール
１４ ソルダーレジスト
１５ はんだボール
本発明の表面実装型パッケージは半導体チップ表面に平行な面の断面が円形であることを特徴とし、その外観は円柱、円錐台、およびこれらの組み合わせである。本発明の表面実装型パッケージは半導体チップ表面に平行な面の断面が円形であるから角部が存在しない。そのため、本発明の表面実装型パッケージは従来の半導体パッケージと比較して熱ストレスによる故障が生じにくく、耐久性、信頼性に優れている。
図１に、本発明の製造方法により得られる表面実装型パッケージの一実施態様の断面図を示す。
図１に記載の表面実装型パッケージ１は、バンプ２、再配線層３、半導体チップ４、接着剤５、支持基板６がこの順に積層され、支持基板６は表面実装型パッケージ１の表面に露出している。半導体チップ４の再配線層３側の面および側面は封止樹脂部７で覆われている。半導体チップ４のパッド８は封止樹脂部７で覆われておらず、パッド８は再配線層３の導電部９によりバンプ２と電気的に接続されている。支持基板６と封止樹脂部７とは半導体チップ表面に平行な面の断面が円形であり、表面実装型パッケージ断面と同心円になるように配置されている。
なお、図１に記載の表面実装型パッケージは、本発明の製造方法により得られる表面実装型パッケージの一例であり、本発明の製造方法により得られる表面実装型パッケージの構成はこれに限定されない。例えば、半導体チップ４と支持基板６とは共晶接合してもよく、支持基板６は全体が封止樹脂部７で封止されてもよく、複数個の半導体チップ４を並列または積層して封止してもよい。
本発明において、支持基板は半導体チップに接合したまま表面実装型パッケージに組み込まれる。支持基板は半導体チップで発生する熱をパッケージ全体に広げて逃がす機能を有しており、ヒートシンクとして作用する。支持基板は全体が封止樹脂部に封止されてもよいが、図１に記載したように表面実装型パッケージの表面に露出していることが好ましい。支持基板を表面実装型パッケージ表面に露出させることで、半導体チップからの熱をより効率的に空気中に逃がすことができる。支持基板の材料は特に限定されず、銅、アルミニウム、ステンレス、鉄、チタン、グラファイト、タンタル、ジルコニウム、タングステン、モリブデン、４２アロイ、インバー合金、コバール合金、ガラス、石英、サファイア、ガラスエポキシなどを用いることができる。これらの中で熱伝導性に優れた銅、アルミニウム、または熱膨張係数が半導体チップを形成するセラミック系材料と近い４２アロイ、インバー合金、コバール合金が好ましい。
支持基板と半導体チップとを接合する接着剤の種類は特に限定されないが、熱伝導性接着剤であることが好ましい。熱伝導性接着剤としては、公知のものを使用することができ、例えば、樹脂接着剤に、銀、アルミナ、窒化アルミニウムなどの熱伝導率に優れた材料を含ませたものが挙げられる。
本発明の表面実装型パッケージの用途は特に限定されないが、発熱量の大きなＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やパワー半導体、および高温での耐久性が求められる車載用などに適している。
本発明の表面実装型パッケージは、底面にバンプと呼ばれる球状の外部電極を有するＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージである。ＢＧＡパッケージは底面全体にバンプを配置することができるため、バンプの数が増えてもバンプ間の間隔を広く保つことができ、実装時の歩留まりを高くすることができる。
本発明の表面実装型パッケージに封止される半導体チップの形状は、一般的に用いられている矩形に限定されず、六角形等の多角形、円形であってもよい。半導体チップ側面の封止樹脂部の厚みを均等にすることができ、熱ストレスを均一化することができるため、円形の半導体チップが好ましい。円形の半導体チップとしては、特開２０１２−５４４１４号公報、特開２０１４−３００３４号公報で提案されている直径０．５インチの半導体チップが挙げられるが、ウェハサイズはこれに限定されるものではない。また、２個以上の半導体チップを並列または積層して封止してもよい。
円形の半導体チップを封止する封止樹脂部の厚みを薄くすることでＣＳＰ（チップ・サイズ・パッケージ）とすることができる。ここで、本明細書において、ＣＳＰとは、半導体チップを封止する封止樹脂部の厚みが０．０５ｍｍ以上３ｍｍ以下であることを意味する。封止樹脂部の厚みは０．０５ｍｍ以上１ｍｍ以下であることがより好ましく０．０５ｍｍ以上０．５ｍｍ以下であることがさらに好ましく０．０５ｍｍ以上０．２ｍｍ以下であることが最も好ましい。
半導体チップを形成するセラミック系材料としては特に制限されず、シリコン、ゲルマニウム、ヒ化ガリウム、ガリウムヒ素リン、炭化ケイ素、窒化ガリウム、サファイア、ダイアモンドなどを用いることができる。また、封止される半導体チップの種類は特に制限されず、例えば、集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード、固体撮像素子、ＭＥＭＳチップなどを用いることができる。
本発明の表面実装型パッケージは、半導体チップを封止する封止樹脂部が半導体チップ表面に平行な面の断面が円形となるように成形されることにより、表面実装型パッケージの半導体チップ表面に平行な面の断面が円形となる。本発明で半導体チップを封止する樹脂は特に制限されず、市販されているものを特に制限することなく使用することができる。一般に半導体を封止する樹脂としては、エポキシ樹脂を主成分とし、フェノール樹脂系硬化剤、シリカフィラーなどの無機充填剤を配合したエポキシ系組成物が用いられているが、フェノール系組成物、シリコーン系組成物、なども特に制限することなく用いることができる。
図２に本発明の製造方法により得られる表面実装型パッケージの一実施態様の底面図を示す。本発明の表面実装型パッケージにおいて、外部電極であるバンプはパッケージの底面に円形を形成するように配置するのに限定されず、ランダムに配置してもよく、格子状に配置してもよい。円形を形成するように等間隔で配置すると、パッケージ底面でのバンプの配置を均一にすることができ、通電時に発生する熱、および熱ストレスをパッケージ全体で均等化することができるため好ましい。バンプは、パッケージの底面に２つ以上の円形を形成するように等間隔で配置してもよく、円形の中心にバンプを形成してもよい。また、バンプが形成する円形は、表面実装型パッケージ断面の円形と同心円であることが好ましい。なお、本明細書において、円形を形成するように配置するとは、円の円周上に配置することを意味する。バンプを形成する材料は特に限定されず、ハンダ、無鉛ハンダ、金、銀、銅、ニッケルなどが挙げられる。
本発明の表面実装型パッケージに用いられる半導体チップにおいて、信号の入出力に用いるパッドの配置も特に限定されない。ただし、パッドとバンプとを電気的に接続する導電部の長さが大きく異なると、信号遅延の原因となり、また、発生する熱や熱ストレスの分布が不均一となってしまうため、導電部の長さをほぼ等しくできるようパッドとバンプとは相似形に配置することが好ましい。すなわち、バンプが格子状に設けられている場合はパッドも格子状に配置することが好ましく、バンプが円形を形成するように等間隔に設けられている場合はパッドも円形を形成するように等間隔で配置することが好ましい。パッドは、２つ以上の円形を形成するように配置してもよく、円形の中心にパッドを形成してもよい。また、パッドが形成する円形は、表面実装型パッケージ断面の円形と同心円であることが好ましい。パッドを形成する材料は特に限定されず、例えば、アルミニウム、パラジウム、金、銀、銅などが挙げられる。
本発明の表面実装型パッケージにおいて、パッドとバンプとを接続する導電部は再配線工程で形成される。導電部を再配線で形成することで、ワイヤボンディング、フリップチップボンディングで形成した導電部と比べて、表面実装型パッケージを小型化、薄型化することができる。また、本発明の表面実装型パッケージは再配線による導電部を有していればよく、再配線による導電部と他の方法で形成された導電部とを組み合わせてもよい。例えば、２個以上の半導体チップを積層して封止する際は、最下層の半導体チップを再配線、上層の半導体チップをワイヤボンディングで接続してもよい。導電部を形成する金属の種類は特に限定されず、アルミニウム、パラジウム、金、銀、銅等を用いることができる。低コストで、電解メッキによる成膜が容易であるため、銅を用いることが好ましい。
本発明の表面実装型パッケージにおいて、再配線層の配線パターンは特に制限されない。配線パターンは、線幅、隣接する線間の間隔、導電部の長さ、配線密度等の条件を設けてコンピュータで設計されるが、通常は計算が容易である直交する直線からなる配線パターンが導き出される。ここで、再配線による導電部は層間絶縁膜の内部に形成されるが、導電部を形成する金属と層間絶縁膜を形成する材料との熱膨張係数の違いによるせん断力や、層間絶縁膜の硬化時の圧縮応力により、導電部には数百ＭＰａの引張応力が加わっている。そして、この引張応力は直交する直線の交点に集中する。また、交点では電界集中が生じることが知られているが、直交する直線の交点では応力集中、電界集中により、断線、短絡等の配線不良が生じやすい。
本発明の表面実装型パッケージは角部を有さない。矩形の半導体チップでは、角部の配線密度がそれ以外の領域よりも低くなるように配線設計する必要があるが、本発明の表面実装型パッケージは領域毎に配線密度を変更する必要が無いため配線設計の自由度が高い。また、パッドとバンプとを相似形となるように配置することで、配線設計の条件を大幅に緩和することができる。そのため、直交する直線からなる配線パターンと比べて計算が難しい曲線からなる配線パターンであっても容易に設計することができる。さらに、パッドとバンプとを相似形となるように最適配置すると、パッドとバンプとを一直線で結ぶ配線パターンとすることもできる。直交する直線からなる配線パターンと比較すると、曲線、直線のいずれか、または両方からなる配線パターンは、導電部の長さを短くすることができるため、導電部で発生する熱と熱ストレスとを減らすことができる。さらに、曲線、直線のいずれか、または両方からなる配線パターンは、断線、短絡等の配線不良の原因となる交点を有さないため、耐久性、信頼性を高めることができる。図３に配線パターンが曲線である表面実装型パッケージの底面図を、図４に配線パターンが直線である表面実装型パッケージの底面図を示す。図３、４において、点線は表面実装型パッケージの内部構造である円形の半導体チップ４、パッド８、導電部９を示す。
上記したように、本発明の表面実装型パッケージにおいて、バンプの配置およびパッドの配置は特に制限されないが、バンプ、パッドを表面実装型パッケージ断面の円形と同心円である円形を形成するように等間隔で配置することが、通電時に発生する熱と熱ストレスを表面実装型パッケージ全体に均一に分布させることができるため最も好ましい。さらに、そのような構成にすることで配線パターンの計算が容易となるため、パッドとバンプとを接続する導電部の長さをほぼ均一に保ちながらも、曲線、直線のいずれか、または両方からなる配線パターンとすることができる。曲線、直線のいずれか、または両方からなる配線パターンは導電部の長さを短くすることができるため、熱と熱ストレスを減らすことができる。さらに、断線、短絡等が起こりにくいため、耐久性、信頼性を高めることができる。
以下に、図１に示した本発明の表面実装型パッケージの一実施態様の製造例を図５〜１４を用いて説明する。なお、この製造例は一例であり、本発明の製造方法はこれに限定されるものではない。
（円形の支持基板に半導体チップを接合する第一工程）
４２アロイからなる直径１３．５ｍｍの円形の支持基板６上に、シリコンからなる直径０．５インチ（１２．５ｍｍ）、厚さ０．２５ｍｍの円形の半導体チップ４を支持基板６と同心円となるように熱伝導性の接着剤５を用いて接合する（図５）。
半導体チップ４には、アルミニウムからなる複数のパッド８が円形の半導体チップ４と同心円である円形を形成するように等間隔で配置されており、半導体チップ４はパッド８が上面となるように接合される。支持基板６は、表面実装型パッケージとなった時に半導体チップ４が接合されていない面が表面に露出してヒートシンクとして働く。また、図５では、１個の半導体チップを封止しているが、２個以上の半導体チップを積層して封止してもよい。
（半導体チップを樹脂で封止する第二工程）
直径１２．８ｍｍ、深さ０．４ｍｍの円柱状の凹部が設けられた金型を、支持基板６上に密着させてキャビティを形成する。熱硬化性樹脂をキャビティ内に注型、硬化させるモールド成形を行い、半導体チップ４の上面と側面とを封止する封止樹脂部７を形成する（図６）。
ここで、支持基板６の直径は半導体チップ４の直径よりも１ｍｍ大きいだけであるから、半導体チップ４と支持基板６との間の隙間は０．５ｍｍである。また、金型の直径は１２．８ｍｍであるから、半導体チップ４と金型との間の隙間は０．１５ｍｍである。したがって、金型は半導体チップ４と支持基板６との間にある０．５ｍｍの隙間のうち０．３５ｍｍの幅で支持基板６と密着する。０．３５ｍｍという狭い幅であっても、支持基板６と金型とが面で接触することができるため、バリの発生を少なくすることができる。
（半導体チップのパッドを覆う樹脂を除去する第三工程）
上記第二工程で、半導体チップ４の上面は封止樹脂部７で覆われているため、半導体チップ４の信号の入出力に用いるパッド８を覆う樹脂をレーザアブレーションにより除去し開口部１０を形成する（図７）。
通常、半導体チップ４を封止する樹脂は光による誤作動を防ぐために黒色に着色されている。本発明において、封止樹脂部７は円形に成形されるため、半導体チップ４が黒色かつ円形に成形された封止樹脂部７で覆われると、パッド８の位置が外観からは分からなくなってしまう。そのため、上記第二工程において、内部に凹部を有する金型を用い、封止樹脂部７の一部にパッド８が埋もれている位置の目安とする凸部を形成することが好ましい。凸部とパッドの位置とを関連付けることで、凸部を用いてレーザアブレーションの位置決めを行うことができる。凸部をパッド上に設ければ開口部１０の形成時に凸部を除去することができる。その他の位置に凸部を設けた場合は、開口部１０を形成した後に必要に応じてレーザアブレーションにより除去することができる。
（再配線層を形成する第四工程）
パッド８と外部電極であるバンプ２とを接続するための導電部９を有する再配線層３を形成する。再配線層の形成には、通常使用される公知の工程を利用することができる。一例として、以下の工程を用いることができる。
封止樹脂部７とパッド８上に電解メッキによる銅層１１を形成する（図８）。封止樹脂部７は非導電性であるため、電解メッキはＣｕシード層をスパッタにより薄く形成した後に行う。なお、支持基板は４２アロイから形成されているため、そのまま電解メッキを行うと支持基板の裏面にも銅層が形成される。パッケージの最表面となる支持基板の裏面に、錆びると緑青となる銅層が形成されるのは外観上好ましくないため、マスキングテープ等で保護して支持基板の裏面に銅層が形成されないようにすることが好ましい。
銅層１１を形成した後、レジスト層１２の形成（図９）、リソグラフィによるレジストパターン形成（図１０）、レジストパターンをマスクとする銅層１１のエッチングにより導電部９を形成する（図１１）。さらに、はんだボール搭載部となるビアホール（Ｖｉａ Ｈｏｌｅ）１３を残してソルダーレジスト１４をインクジェットプリンタにより塗布した後、硬化して半導体チップの上面を封止する封止樹脂部７、導電部９、ソルダーレジスト１４よりなる再配線層３を形成する（図１２）。再配線層３の配線パターンは曲線、直線のいずれか、または両方で形成され、ビアホールは表面実装型パッケージ断面の円形と同心円である円形を形成するように等間隔で設けられる。
（バンプを形成する第五工程）
ボールマウンターを用いてビアホール１３上にはんだボール１５を搭載する（図１３）。リフロー装置で加熱してはんだボールを熔融させてバンプ２を形成するとともに、バンプ２とパッド８とを導電部９を通じて電気的に接続する（図１４）。
なお、上記第一〜第五工程の他にもデスミア処理、アフターキュア処理、半導体パッケージ最表面に位置する支持基板へのマーキング等を適宜行うことができる。

Claims (20)

  1. 少なくとも下記工程をこの順で有することを特徴とする、半導体チップ表面に平行な面の断面が円形である表面実装型パッケージの製造方法：
    円形の支持基板上に半導体チップを接合する第一工程、
    半導体チップを樹脂で封止する第二工程、
    半導体チップのパッドを覆う樹脂を除去する第三工程、
    再配線層を形成する第四工程、
    バンプを形成する第五工程。
  2. 前記第二工程において、支持基板を樹脂で封止しないことを特徴とする請求項１に記載の表面実装型パッケージの製造方法。
  3. 前記半導体チップが矩形であることを特徴とする請求項１または２に記載の表面実装型パッケージの製造方法。
  4. 前記半導体チップが円形であることを特徴とする請求項１または２に記載の表面実装型パッケージの製造方法。
  5. 前記半導体チップの直径が０．５インチであることを特徴とする請求項４に記載の表面実装型パッケージの製造方法。
  6. 複数個の半導体チップを１つの表面実装型パッケージに封止することを特徴とする請求項１〜５のいずれかに記載の表面実装型パッケージの製造方法。
  7. ＣＳＰ（チップ・サイズ・パッケージ）であることを特徴とする請求項４〜６のいずれかに記載の表面実装型パッケージの製造方法。
  8. 前記バンプが、前記表面実装型パッケージの底面に円形を形成するように等間隔で配置されていることを特徴とする請求項１〜７のいずれかに記載の表面実装型パッケージの製造方法。
  9. 前記パッドが、円形を形成するように等間隔で配置されていることを特徴とする請求項１〜８のいずれかに記載の表面実装型パッケージの製造方法。
  10. 前記再配線層の配線パターンが、曲線、直線のいずれか、または両方から形成されていることを特徴とする請求項１〜９のいずれかに記載の表面実装型パッケージの製造方法。
  11. バンプ、再配線層、半導体チップ、支持基板がこの順に積層され、
    前記半導体チップの少なくとも側面が封止樹脂部で覆われ、
    半導体チップ表面に平行な面の断面が円形であることを特徴とする表面実装型パッケージ。
  12. 前記支持基板が表面に露出していることを特徴とする請求項１１に記載の表面実装型パッケージ。
  13. 前記半導体チップが矩形であることを特徴とする請求項１１または１２に記載の表面実装型パッケージ。
  14. 前記半導体チップが円形であることを特徴とする請求項１１または１２に記載の表面実装型パッケージ。
  15. 前記半導体チップの直径が０．５インチであることを特徴とする請求項１４に記載の表面実装型パッケージ。
  16. 複数個の半導体チップが封止されていることを特徴とする請求項１１〜１５のいずれかに記載の表面実装型パッケージ。
  17. ＣＳＰ（チップ・サイズ・パッケージ）であることを特徴とする請求項１４〜１６のいずれかに記載の表面実装型パッケージ。
  18. 前記バンプが、前記表面実装型パッケージの底面に円形を形成するように等間隔で配置されていることを特徴とする請求項１１〜１７のいずれかに記載の表面実装型パッケージ。
  19. 前記半導体チップのパッドが、円形を形成するように等間隔で配置されていることを特徴とする請求項１１〜１８のいずれかに記載の表面実装型パッケージ。
  20. 前記再配線層の配線パターンが、曲線、直線のいずれか、または両方から形成されていることを特徴とする請求項１１〜１９のいずれかに記載の表面実装型パッケージ。
JP2016561572A 2014-11-27 2015-11-24 表面実装型パッケージおよびその製造方法 Active JP6437012B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014239967 2014-11-27
JP2014239967 2014-11-27
PCT/JP2015/082846 WO2016084768A1 (ja) 2014-11-27 2015-11-24 表面実装型パッケージおよびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2016084768A1 true JPWO2016084768A1 (ja) 2017-09-21
JP6437012B2 JP6437012B2 (ja) 2018-12-12

Family

ID=56074328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016561572A Active JP6437012B2 (ja) 2014-11-27 2015-11-24 表面実装型パッケージおよびその製造方法

Country Status (3)

Country Link
US (1) US10163819B2 (ja)
JP (1) JP6437012B2 (ja)
WO (1) WO2016084768A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6691835B2 (ja) * 2016-06-17 2020-05-13 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージの製造方法
US10812251B2 (en) 2018-12-18 2020-10-20 Simmonds Precision Products, Inc. Distributed time synchronization protocol for an asynchronous communication system

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000311841A (ja) * 1999-04-27 2000-11-07 Toshiba Corp 半導体チップおよび半導体装置
JP2002050721A (ja) * 2000-08-03 2002-02-15 Hitachi Cable Ltd 電子装置及びその製造方法
JP2005038944A (ja) * 2003-07-16 2005-02-10 Hitachi Maxell Ltd 半導体装置
JP2005109156A (ja) * 2003-09-30 2005-04-21 Renesas Technology Corp 半導体装置の製造方法
JP2006196865A (ja) * 2004-12-15 2006-07-27 Shinko Electric Ind Co Ltd 電子部品実装構造体及びその製造方法
JP2009194322A (ja) * 2008-02-18 2009-08-27 Shinko Electric Ind Co Ltd 半導体装置の製造方法、半導体装置及び配線基板
JP2012054414A (ja) * 2010-09-01 2012-03-15 National Institute Of Advanced Industrial & Technology デバイス製造装置および方法
JP2012209317A (ja) * 2011-03-29 2012-10-25 Dainippon Printing Co Ltd 半導体装置および半導体装置の製造方法
US20130075924A1 (en) * 2011-09-23 2013-03-28 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Stacked Vias Within Interconnect Structure for FO-WLCSP
JP2014179429A (ja) * 2013-03-14 2014-09-25 Toshiba Corp 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2814955B2 (ja) 1995-07-06 1998-10-27 日本電気株式会社 Ｂｇａ型半導体装置
JP6441025B2 (ja) * 2013-11-13 2018-12-19 株式会社東芝 半導体チップの製造方法
KR102261814B1 (ko) * 2014-06-16 2021-06-07 삼성전자주식회사 반도체 패키지의 제조 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000311841A (ja) * 1999-04-27 2000-11-07 Toshiba Corp 半導体チップおよび半導体装置
JP2002050721A (ja) * 2000-08-03 2002-02-15 Hitachi Cable Ltd 電子装置及びその製造方法
JP2005038944A (ja) * 2003-07-16 2005-02-10 Hitachi Maxell Ltd 半導体装置
JP2005109156A (ja) * 2003-09-30 2005-04-21 Renesas Technology Corp 半導体装置の製造方法
JP2006196865A (ja) * 2004-12-15 2006-07-27 Shinko Electric Ind Co Ltd 電子部品実装構造体及びその製造方法
JP2009194322A (ja) * 2008-02-18 2009-08-27 Shinko Electric Ind Co Ltd 半導体装置の製造方法、半導体装置及び配線基板
JP2012054414A (ja) * 2010-09-01 2012-03-15 National Institute Of Advanced Industrial & Technology デバイス製造装置および方法
JP2012209317A (ja) * 2011-03-29 2012-10-25 Dainippon Printing Co Ltd 半導体装置および半導体装置の製造方法
US20130075924A1 (en) * 2011-09-23 2013-03-28 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Stacked Vias Within Interconnect Structure for FO-WLCSP
JP2014179429A (ja) * 2013-03-14 2014-09-25 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
US10163819B2 (en) 2018-12-25
WO2016084768A1 (ja) 2016-06-02
US20180025994A1 (en) 2018-01-25
JP6437012B2 (ja) 2018-12-12

Similar Documents

Publication Publication Date Title
TWI780101B (zh) 半導體裝置及其製造方法
JP5215605B2 (ja) 半導体装置の製造方法
JP6847266B2 (ja) 半導体パッケージおよびその製造方法
US10211161B2 (en) Semiconductor package structure having a protection layer
KR20120010616A (ko) 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법
US20180151461A1 (en) Stiffener for fan-out wafer level packaging and method of manufacturing
JP3844467B2 (ja) 半導体装置及びその製造方法
US20170005030A1 (en) Flat No-Leads Package With Improved Contact Pins
TW201903992A (zh) 封裝結構及其製造方法
KR20170085500A (ko) 개선된 컨택 핀을 구비한 qfn 패키지
US20160133541A1 (en) Semiconductor Device
JP2006190771A (ja) 半導体装置
JPWO2014128796A1 (ja) 半導体装置
US11721654B2 (en) Ultra-thin multichip power devices
JP6437012B2 (ja) 表面実装型パッケージおよびその製造方法
KR20180091307A (ko) 반도체 디바이스 및 그 제조 방법
WO2023241304A1 (zh) 芯片封装方法及芯片
JP6860334B2 (ja) 半導体装置
KR101445766B1 (ko) 반도체 패키지 및 그 제조 방법
US11088057B2 (en) Semiconductor package structure and method for manufacturing the same
CN106298549B (zh) 倒装芯片封装
US9842807B2 (en) Integrated circuit assembly
JP5971987B2 (ja) 半導体装置の製造方法
JPH0817975A (ja) 半導体装置
JP2011061055A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180330

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180330

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180823

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180823

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181113

R150 Certificate of patent or registration of utility model

Ref document number: 6437012

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250