JP2012209317A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2012209317A
JP2012209317A JP2011071961A JP2011071961A JP2012209317A JP 2012209317 A JP2012209317 A JP 2012209317A JP 2011071961 A JP2011071961 A JP 2011071961A JP 2011071961 A JP2011071961 A JP 2011071961A JP 2012209317 A JP2012209317 A JP 2012209317A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor element
plating
modification
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011071961A
Other languages
English (en)
Other versions
JP5699331B2 (ja
Inventor
Masachika Masuda
田 正 親 増
Kazuyuki Miyano
野 和 幸 宮
Koji Tomita
田 幸 治 冨
Hiromichi Suzuki
木 博 通 鈴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2011071961A priority Critical patent/JP5699331B2/ja
Priority to US13/230,128 priority patent/US9263374B2/en
Priority to CN2011102995699A priority patent/CN102420198A/zh
Priority to CN201510617413.9A priority patent/CN105206586B/zh
Publication of JP2012209317A publication Critical patent/JP2012209317A/ja
Application granted granted Critical
Publication of JP5699331B2 publication Critical patent/JP5699331B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】半導体装置と実装基板との熱膨張係数の相違により生じる熱応力を半導体装置内で均一に分散させることにより、熱ストレスが加わった際の信頼性を向上させることが可能な半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置２０は、半導体素子２１と、半導体素子２１が載置された半導体素子用めっき部１５と、半導体素子用めっき部１５の周囲に、半導体素子用めっき部１５と同一平面上に配置された複数のリード用めっき部１６と、リード用めっき部１６と半導体素子２１とを電気的に接続するボンディングワイヤ２２とを備えている。半導体素子用めっき部１５、リード用めっき部１６、半導体素子２１およびボンディングワイヤ２２は、封止樹脂部２３により封止されている。各リード用めっき部１６は、半導体素子用めっき部１５の周囲において平面から見て１つの円周Ｃ１上に配置されている。
【選択図】図１

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
近年、半導体装置は、高集積化や小型化技術の進歩、電子機器の高性能化と軽薄短小化の傾向から、ＬＳＩのＡＳＩＣに代表されるように、ますます高集積化、高機能化が進んできている。このように高集積化、高機能化された半導体装置においては、外部端子（ピン）の総和の増加や更なる多端子（ピン）化が要請されている。
このような半導体装置としては、リードフレームにＩＣチップ、ＬＳＩチップなどの半導体チップが搭載され、絶縁性樹脂で封止された構造をもつ半導体パッケージがある。このような半導体装置としては、ＱＦＮ（Quad Flat Non-leaded package）やＳＯＮ（Small Outline Non-leaded Package）などの薄型で実装面積の小さいタイプのものが知られている。また半田ボールをパッケージの外部端子として備えた表面実装型パッケージであるＢＧＡ（Ball Grid Array）と呼ばれる樹脂封止型の半導体装置が量産されている。さらに、ＢＧＡの半田ボールに代えてマトリックス状の平面電極からなる外部端子が設けられた表面実装型パッケージとして、ＬＧＡ（Land Grid Array）と呼ばれる半導体装置が存在する。
特許文献１には、リードフレーム外形を円形状にすると共にリードを中央部の半導体素子用めっき部から放射状に拡げた半導体集積回路装置が開示されている。この特許文献１によれば、ガルウイングリードパッケージとしては高い実装信頼性を得られるが、近年求められているパッケージの薄型化や小型化に対応できていない。
特開平８−２２７９６４号公報
また近年、小型の半導体装置（ＱＦＮ、ＳＯＮ、ＬＧＡ等）において、とりわけ半導体装置に熱ストレスが加わった際の実装信頼性の向上や、パッケージ自体の薄型化が求められている。
ところで一般に、半導体装置の熱膨張係数と実装基板の熱膨張係数とは異なっている。したがって、例えば製造時に熱が加えられたり、または自動車等の高温環境下で使用されたときに、半導体装置に対して熱ストレスが加わる。この場合、半導体装置の熱膨張係数と実装基板の熱膨張係数との相違により熱応力が生じ、この熱応力が特定の箇所に集中すると、その箇所から半導体装置が破損してしまうおそれがある。
例えばめっき端子を有するＬＧＡパッケージは、特許文献１に示すガルウイング端子をもつＱＦＰパッケージと比べた場合、基板実装時の熱歪みを吸収する量が少ないため、実装信頼性が低くなってしまう。このためめっき端子を有するＬＧＡパッケージにおいては、基板実装時の熱歪みにより、特にパッケージのコーナー部の外部端子に熱応力が集中しやすく、このことが実装信頼性を低下させる原因となっている。
本発明はこのような点を考慮してなされたものであり、半導体装置と実装基板との熱膨張係数の相違により生じる熱応力を半導体装置内で均一に分散させることにより、熱ストレスが加わった際の信頼性を向上させることが可能な半導体装置および半導体装置の製造方法を提供することを目的とする。
本発明は、半導体装置において、半導体素子と、半導体素子が載置された半導体素子用めっき部と、半導体素子用めっき部の周囲に、半導体素子用めっき部と同一平面上に配置された複数のリード用めっき部と、リード用めっき部と半導体素子とを電気的に接続する導電部と、半導体素子用めっき部、リード用めっき部、半導体素子および導電部を封止する封止樹脂部とを備え、各リード用めっき部は、半導体素子用めっき部の周囲において平面から見て少なくとも１つの円周上に配置されていることを特徴とする半導体装置である。
本発明は、各リード用めっき部は、平面から見て複数の円周のうちいずれかの円周上に配置されていることを特徴とする半導体装置である。
本発明は、封止樹脂部は、直方体形状を有していることを特徴とする半導体装置である。
本発明は、封止樹脂部は、円柱形状を有していることを特徴とする半導体装置である。
本発明は、封止樹脂部の断面形状は、台形形状を有していることを特徴とする半導体装置である。
本発明は、封止樹脂部の角部に、各リード用めっき部より面積が広く、かつ半導体素子用めっき部側に向けて徐々に先細となる外部端子が配置されていることを特徴とする半導体装置である。
本発明は、外部端子は、封止樹脂部の角部側から各リード用めっき部が配置された円周上まで延びていることを特徴とする半導体装置である。
本発明は、封止樹脂部は、半導体素子および半導体素子周囲に設けられた中央領域と、中央領域周縁に位置する周縁領域とを有し、中央領域の厚みは、周縁領域の厚みより厚いことを特徴とする半導体装置である。
本発明は、封止樹脂部の中央領域は、截頭円錐形状からなることを特徴とする半導体装置である。
本発明は、少なくとも１つのリード用めっき部の上面に、他の半導体装置の裏面に接続可能な外部突出端子が形成されていることを特徴とする半導体装置である。
本発明は、半導体装置の製造方法において、基板を準備する工程と、基板にめっきを施すことにより、基板上に、半導体素子用めっき部と、半導体素子用めっき部周囲に配置され、平面から見て少なくとも１つの円周上に配置されるリード用めっき部とを形成する工程と、基板上の半導体素子用めっき部に、半導体素子を載置する工程と、半導体素子と基板上のリード用めっき部とを、導電部により接続する工程と、半導体素子用めっき部、リード用めっき部、半導体素子、および導電部を封止樹脂部により封止する工程と、基板を封止樹脂部から除去する工程とを備えたことを特徴とする半導体装置の製造方法である。
本発明によれば、各リード用めっき部は、半導体素子用めっき部の周囲において平面から見て少なくとも１つの円周上に配置されている。このことにより、半導体装置と実装基板との熱膨張の相違により生じる熱応力は、各外部端子に設けられたはんだ部に対して均等に加わり、特定のはんだ部が破損することを防止することができる。この結果、半導体装置を実装する際、あるいは半導体装置を実装した後、半導体装置に熱が加わった場合における、半導体装置の信頼性を向上させることができる。
本発明の一実施の形態による半導体装置を示す斜視図。 本発明の一実施の形態による半導体装置を示す断面図（図１のII−II線断面図）。 本発明の一実施の形態による半導体装置を示す平面図。 本発明の一実施の形態による半導体装置を示す裏面（底面）図。 半導体装置の製造方法を示す断面図。 半導体装置の製造方法を示す断面図。 本発明の一実施の形態による半導体装置が実装基板上に実装されている状態を示す断面図。 本発明の変形例（変形例１）による半導体装置を示す平面図。 本発明の変形例（変形例１）による半導体装置を示す裏面（底面）図。 本発明の変形例（変形例２）による半導体装置を示す平面図。 本発明の変形例（変形例２）による半導体装置を示す裏面（底面）図。 本発明の変形例（変形例３）による半導体装置を示す断面図。 本発明の変形例（変形例３）による半導体装置を示す平面図。 本発明の変形例（変形例３）による半導体装置を示す裏面（底面）図。 本発明の変形例（変形例４）による半導体装置を示す平面図。 本発明の変形例（変形例４）による半導体装置を示す裏面（底面）図。 本発明の変形例（変形例５）による半導体装置を示す平面図。 本発明の変形例（変形例５）による半導体装置を示す裏面（底面）図。 本発明の変形例（変形例６）による半導体装置を示す断面図。 本発明の変形例（変形例６）による半導体装置を示す平面図。 本発明の変形例（変形例６）による半導体装置を示す裏面（底面）図。 本発明の変形例（変形例７）による半導体装置を示す平面図。 本発明の変形例（変形例７）による半導体装置を示す裏面（底面）図。 本発明の変形例（変形例８）による半導体装置を示す平面図。 本発明の変形例（変形例８）による半導体装置を示す裏面（底面）図。 本発明の変形例（変形例９）による半導体装置を示す平面図。 本発明の変形例（変形例９）による半導体装置を示す裏面（底面）図。 本発明の変形例（変形例１０）による半導体装置を示す断面図。 本発明の変形例（変形例１１）による半導体装置を示す断面図。 本発明の変形例（変形例１２）による半導体装置を示す断面図。 本発明の変形例（変形例１３）による半導体装置を示す断面図。 本発明の変形例（変形例１４）による半導体装置を示す平面図。 本発明の変形例（変形例１４）による半導体装置を示す裏面（底面）図。 本発明の変形例（変形例１５）による半導体装置を示す平面図。 本発明の変形例（変形例１５）による半導体装置を示す裏面（底面）図。 本発明の変形例（変形例１６）による半導体装置を示す平面図。 本発明の変形例（変形例１６）による半導体装置を示す裏面（底面）図。 本発明の変形例（変形例１７）による半導体装置を示す平面図。 本発明の変形例（変形例１７）による半導体装置を示す断面図。
以下、本発明の一実施の形態について、図１乃至図７を参照して説明する。
半導体装置の構成
まず、図１乃至図４により、本発明の一実施の形態による半導体装置の構成について説明する。図１乃至図４は、本発明の一実施の形態による半導体装置を示す図である。
図１乃至図４に示すように、半導体装置２０は、半導体素子用めっき部１５と、半導体素子用めっき部１５の周囲に、半導体素子用めっき部１５と同一平面上に配置された複数のリード用めっき部１６とを備えている。
半導体素子用めっき部１５上には、半導体素子２１が載置されている。各リード用めっき部１６と、半導体素子２１の各端子部２１ａとは、それぞれボンディングワイヤ（導電部）２２によって電気的に接続されている。
また、半導体素子用めっき部１５、リード用めっき部１６、半導体素子２１、およびボンディングワイヤ２２は、封止樹脂部２３によって樹脂封止されている。
半導体素子用めっき部１５およびリード用めっき部１６は、それぞれめっきにより形成された金属材料からなっている。半導体素子用めっき部１５およびリード用めっき部１６は、それぞれ１種の金属からなる単層構造、あるいは２種以上の金属からなる多層構造とすることができる。
半導体素子用めっき部１５およびリード用めっき部１６が単層構造からなる場合、半導体素子用めっき部１５およびリード用めっき部１６を構成する金属としては、例えばＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｕ、Ｓｎを挙げることができる。
一方、半導体素子用めっき部１５およびリード用めっき部１６が多層構造からなる場合、半導体素子用めっき部１５およびリード用めっき部１６は、裏面側（図２の下方）から順に、Ａｕ、Ｎｉ、Ａｕを積層した構造からなる（以下、このような層構成をＡｕ／Ｎｉ／Ａｕともいう）。しかしながら、多層構造を構成するめっき層の構成はこれに限らず、例えばＰｄ／Ｎｉ／Ｐｄ、Ａｕ／Ｎｉ／Ｐｄ、Ａｕ／Ｐｄ／Ｎｉ／Ｐｄ／Ａｕ、Ａｇ／Ｎｉ／Ａｇ、Ａｇ／Ｎｉ／Ｓｎ、Ａｕ／Ｎｉ／Ｓｎ、Ａｇ／Ｃｕ／Ａｇ、Ａｕ／Ｃｕ／Ａｇ、Ａｇ／Ｃｕ／Ｎｉ、Ａｕ／Ｃｕ／Ｎｉという構成であってもよい。
半導体素子用めっき部１５の形状は特段に限定されるものではないが、好ましい態様として、円形状（円盤状）となっていることが好ましい。半導体装置２１に熱が加わった際、半導体装置２１と実装基板１５との熱膨張係数の相違による熱応力は、周方向均一に分散するからである。この場合、半導体素子用めっき部１５は、表面側から見て円形状となるとともに（図３）、裏面側から見ても円形状となっている（図４）。また、図２に示すように、半導体素子用めっき部１５の裏面１５ｂは、封止樹脂部２３の裏面と同一平面上に位置している。一方、半導体素子用めっき部１５の表面１５ａは、半導体素子２１の載置面となっており、封止樹脂部２３内に完全に覆われている。
各リード用めっき部１６は、ボンディングワイヤ２２が接続される内部端子１７と、裏面外方へ露出する外部端子１８とを有している。内部端子１７は、リード用めっき部１６の表面側に形成されており、外部端子１８は、リード用めっき部１６の裏面側に形成されている。
また、各リード用めっき部１６の外部端子１８は、封止樹脂部２３の裏面と同一平面上に位置している。また、隣接するリード用めっき部１６同士は互いに電気的に絶縁されている。
図３および図４に示すように、各リード用めっき部１６の内部端子１７および外部端子１８は、それぞれ平面長方形形状を有している。このほか、内部端子１７および外部端子１８の形状としては、多角形、台形、円形（後述する図２６および図２７参照）、楕円形等であってもよい。
本実施の形態において、各リード用めっき部１６は、平面から見て同一の円周上に配置されている。
すなわち図３および図４に示すように、各リード用めっき部１６は、半導体素子用めっき部１５の周囲において１つの円周Ｃ１上に配置されている。この場合、表面側において、各内部端子１７は円周Ｃ１上に配置されており、裏面側において、各外部端子１８は円周Ｃ１上に配置されている。なお、各リード用めっき部１６が円周上に配置されているとは、各リード用めっき部１６の中心が円周上に配置されていることをいう。
また、半導体素子２１としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子２１は、各々ボンディングワイヤ２２が取り付けられる複数の端子部２１ａを有している。また、半導体素子２１は、例えばダイボンディングペーストにより、半導体素子用めっき部１５の表面１５ａに固定されている。
各ボンディングワイヤ２２は、例えば金等の導電性の良い材料からなり、それぞれその一端が半導体素子２１の端子部２１ａに接続されるとともに、その他端がリード用めっき部１６の内部端子１７に接続されている。
本実施の形態において、封止樹脂部２３は直方体形状を有している。封止樹脂部２３としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはＰＰＳ樹脂等の熱可塑性樹脂を用いることができる。なお、図１および図３において、便宜上、封止樹脂部２３を透明なものとして表示しているが、黒色等の不透明なものが用いられても良い。
半導体装置の製造方法
次に、図１乃至図４に示す半導体装置２０の製造方法について、図５（ａ）−（ｄ）および図６（ａ）−（ｆ）を用いて説明する。なお、以下においては、１枚の基板１１を用いて複数の半導体装置２０を製造する工程について説明するが、これに限らず、１枚の基板１１を用いて１つの半導体装置２０のみを製造することも可能である。
まず図５（ａ）に示すように、平板状の基板１１を準備する。この基板１１としては、例えば銅、銅合金、シリコン等からなる基板を使用することができる。
次に、基板１１の表面に感光性レジストを塗布、乾燥し、これを所望のフォトマスクを介して露光した後、現像することにより、所望のパターンを有するめっき用レジスト層３０を形成する（図５（ｂ））。なお感光性レジストとしては、従来公知のものを使用することができる。
この際、めっき用レジスト層３０には、半導体素子用めっき部１５およびリード用めっき部１６の形成部位に対応する箇所に、それぞれ開口部３０ａ、３０ｂが形成され、この開口部３０ａ、３０ｂからは基板１１が露出している。このめっき用レジスト層３０の厚さは、形成しようとする半導体素子用めっき部１５およびリード用めっき部１６の厚さと同一か、またはそれより厚くすることが好ましい。
次いで、基板１１の裏面側を裏面テープ３９で覆って、めっき用レジスト層３０に覆われた基板１１の表面に電解めっきを施す（図５（ｃ））。これにより基板１１のうちめっき用レジスト層３０に覆われていない開口部３０ａ、３０ｂに金属（例えば銀）を析出させて、基板１１上に半導体素子用めっき部１５およびリード用めっき部１６を形成する。
半導体素子用めっき部１５およびリード用めっき部１６が多層構造からなる場合、基板１１上に、複数の層、例えばＡｕめっき層、Ｎｉめっき層、およびＡｕめっき層を順次積層する。なお、半導体素子用めっき部１５およびリード用めっき部１６の厚みは、例えば０．５μｍ〜６０μｍとすることが好ましい。
続いて、めっき用レジスト層３０を除去する。この場合、例えばレジスト剥離液を用いることにより、めっき用レジスト層３０を剥離除去することができる。さらに、基板１１の裏面から裏面テープ３９を除去する（図５（ｄ））。
このようにして、基板１１の表面側に、半導体素子用めっき部１５と、半導体素子用めっき部１５周囲に配置され、平面から見て１つの円周Ｃ１上に配置されるリード用めっき部１６とが形成される（図５（ｄ））。
次に、基板１１の半導体素子用めっき部１５上に、半導体素子２１を搭載する。この場合、例えばダイボンディングペーストを用いて、半導体素子２１を半導体素子用めっき部１５上に載置して固定する（ダイアタッチ工程）（図６（ａ））。
次に、半導体素子２１の各端子部２１ａと、リード用めっき部１６とを、ボンディングワイヤ２２によって互いに電気的に接続する（ワイヤボンディング工程）（図６（ｂ））。
次に、図示しない金型を用いて、基板１１に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂部２３を形成する（図６（ｃ））。これにより、基板１１の表面側、半導体素子２１、およびボンディングワイヤ２２を封止する。
続いて、裏面側の基板１１を除去する（図６（ｄ））。具体的には、基板１１が銅からなる場合、例えば塩化アンモニウム系のエッチング液を用いて、基板１１を選択的にエッチング除去する。なお、基板１１を物理的に剥離除去しても良い。
次に、半導体装置２０の外縁となる部分をダイシングすることにより、封止樹脂部２３を各半導体素子２１毎に分離する（図６（ｆ））。この際、まず封止樹脂部２３をダイシングテープ３７上に載置して固定し、その後、例えばダイヤモンド砥石からなるブレード３８を回転させながら、各半導体素子２１間の封止樹脂部２３を切断する。
このようにして、図１乃至図４に示す半導体装置２０を得ることができる（図６（ｆ））。
本実施の形態の作用効果
次にこのような構成からなる本実施の形態の作用について、図７を用いて説明する。図７は、本実施の形態による半導体装置が実装基板上に実装されている状態を示す断面図である。
すなわち図７に示すように、本実施の形態による半導体装置２０は、実装基板４５上に配置して実装される。この場合、半導体装置２０は、リード用めっき部１６の外部端子１８に設けられたはんだ部４１と、半導体素子用めっき部１５の裏面１５ｂに設けられたはんだ部４２とにより、実装基板４５に対して固定実装される。なお、実装基板４５は、主としてガラスエポキシ樹脂からなっている。
ところで、半導体装置２０には、実装基板４５にはんだにより実装する際、あるいは実装基板４５に実装された後の使用環境により、様々な熱が加わることが考えられる。この場合、半導体装置２０全体の熱膨張係数が実装基板４５の熱膨張係数と異なると、半導体装置２０と実装基板４５との熱膨張率の違いによって熱応力が生じる。この結果、とりわけ半導体装置２０と実装基板４５との間に位置するはんだ部４１およびはんだ部４２が破損してしまうおそれがある。
一般に、封止樹脂部２３の熱膨張係数は、実装基板４５の熱膨張係数より小さい。一例として、（これに限定されるものではないが）、主としてガラスエポキシ樹脂からなる実装基板４５およびエポキシ樹脂からなる封止樹脂部２３の熱膨張係数は、それぞれ約１６×１０−６（／Ｋ）および約１０×１０−６（／Ｋ）である。またＳｉからなる半導体素子２１の熱膨張係数は、約３．５×１０−６（／Ｋ）である。
したがって、半導体装置２０のうち、相対的に大きな割合を占める封止樹脂部２３の影響により、半導体装置２０全体の熱膨張係数は、実装基板４５の熱膨張係数から乖離する傾向がある。
本実施の形態によれば、複数のリード用めっき部１６の外部端子１８は、平面から見て１つの円周Ｃ１上に配置されている。したがって、半導体装置２０と実装基板４５との熱膨張の相違により生じる熱応力は、各外部端子１８に設けられたはんだ部４１に対して均等に加わるようになっており、特定のはんだ部４１が破損することを防止することができる。
また本実施の形態によれば、半導体素子用めっき部１５の裏面１５ｂは、封止樹脂部２３から外方に露出しているので、この裏面１５ｂ全体にはんだ部４２を設けることにより、半導体素子用めっき部１５を実装基板４５に取り付けることができる。さらに、半導体素子２１からの熱を半導体素子用めっき部１５の裏面１５ｂから放熱することができる。
さらに本実施の形態において、半導体素子用めっき部１５を円形状（円盤状）とした場合、半導体装置２０に熱が加わった際、半導体装置２０と実装基板４５との熱膨張係数の相違による熱応力は、周方向均一に分散する。したがって、半導体素子用めっき部１５の裏面１５ｂに設けられたはんだ部４２のうち特定の部分に熱応力が集中することがなく、はんだ部４２の破損を防止することができる。
とりわけ半導体素子用めっき部１５は、半導体装置２０の中心に設けられており、かつ半導体装置２０全体の面積に占める割合が大きいので、はんだ部４２を用いて半導体素子用めっき部１５と実装基板４５とをしっかりと連結することができる。このように、半導体装置２０の中心部で半導体素子用めっき部１５を実装基板４５に対して強固に連結しているので、半導体装置２０に熱応力が加わった場合でも、半導体素子用めっき部１５周囲に設けられた外部端子１８に与える熱ストレスの影響を軽減することができる。
さらに本実施の形態によれば、半導体素子用めっき部１５およびリード用めっき部１６はめっきにより薄く形成されているので、リードフレームを用いておらず、装置全体の薄型化を図ることができる。
半導体装置の変形例
次に、図８乃至図３９により、本発明による半導体装置の各種変形例について説明する。図８乃至図３９において、図１乃至図７に示す実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
（変形例１）
図８および図９は、本実施の形態の一変形例による半導体装置２０Ａを示している。すなわち図８は、半導体装置２０Ａの平面図（図３に対応する図）であり、図９は、半導体装置２０Ａの裏面図（図４に対応する図）である。
図８および図９に示す半導体装置２０Ａ（変形例１）において、図１乃至図７に示す実施の形態と異なり、封止樹脂部２３の４つの角部に、それぞれ平面略卵形状の外部端子７１（追加の外部端子）が配置されている。各外部端子７１は、半導体装置２０Ａの裏面側に露出しており、半導体素子用めっき部１５およびリード用めっき部１６と同一平面上に位置している。また各外部端子７１は、それぞれ外部端子１８より面積が広く、かつ半導体素子用めっき部１５側に向けて徐々に先細となっている。
このような外部端子７１は、例えばグランド（ＧＮＤ）端子として用いることができる。また、このような比較的大型の外部端子７１を用いることにより、半導体装置２０Ａを実装基板４５に実装する際、はんだ部４１を用いて外部端子７１を実装基板４５に対して強固に連結することができ、半導体装置２０Ａに熱ストレスが加わった際の実装信頼性を更に向上させることができる。なお上述した外部端子７１は、素子等との電気的な接続に用いず、半導体装置２０Ａの実装信頼性を向上させるアンカー部材としても利用可能である。
なお、外部端子７１は封止樹脂部２３の４つの角部全てに設ける必要はなく、その一部の角部のみに設けても良い。
（変形例２）
図１０および図１１は、本実施の形態の一変形例による半導体装置２０Ｂを示している。すなわち図１０は、半導体装置２０Ｂの平面図（図３に対応する図）であり、図１１は、半導体装置２０Ｂの裏面図（図４に対応する図）である。
図１０および図１１に示す半導体装置２０Ｂ（変形例２）において、図１乃至図７に示す実施の形態と異なり、封止樹脂部２３は円柱形状を有している。この場合、封止樹脂部２３の外面を構成する円と、円周Ｃ１とは、互いに同心円からなっている。
このような半導体装置２０Ｂを製造する場合、封止樹脂部２３を形成する工程（図６（ｃ）参照）において、円柱形状の金型を用いることにより、このような円柱状の封止樹脂部２３を作製することができる。
この場合、封止樹脂部２３が平面から見て円形状からなっているので、半導体装置２０Ｂに熱が加わった際、半導体装置２０Ｂと実装基板４５との熱膨張係数の相違による熱応力を周方向均一に分散させることができ、半導体装置２０Ｂの実装信頼性を更に向上させることができる。
（変形例３）
図１２乃至図１４は、本実施の形態の一変形例による半導体装置２０Ｃを示している。すなわち図１２は、半導体装置２０Ｃの断面図（図２に対応する図）であり、図１３は、半導体装置２０Ｃの平面図（図３に対応する図）であり、図１４は、半導体装置２０Ｃの裏面図（図４に対応する図）である。
図１２乃至図１４に示す半導体装置２０Ｃ（変形例３）において、図１乃至図７に示す実施の形態と異なり、各リード用めっき部１６は、平面から見て複数（２つ）の円周Ｃ１およびＣ２のうちいずれかの円周上に配置されている。
すなわち図１３に示すように、各リード用めっき部１６の内部端子１７は、２つの円周Ｃ１およびＣ２のうちいずれか一方の円周上に配置されており、かつ千鳥状に配列されている。円周Ｃ１およびＣ２は、互いに同心円の関係にあり、その径は円周Ｃ１の方が大きい。
同様に、図１４に示す半導体装置２０Ｃの裏面において、各リード用めっき部１６の外部端子１８は、２つの円周Ｃ１およびＣ２のうちいずれか一方の円周上に配置されており、かつ千鳥状に配列されている。
なお、内部端子１７および外部端子１８の面積および形状は、それらが配置されている円周毎に異ならせても良い。
このように各リード用めっき部１６を複数の円周Ｃ１およびＣ２上に配置したことにより、半導体装置２０Ｃに熱ストレスが加わった際の実装信頼性を向上させることができるとともに、半導体装置２０Ｃの裏面において外部端子１８を効率良く配置することができ、半導体素子２１の多ピン化に対応することができる。
（変形例４）
図１５および図１６は、本実施の形態の一変形例による半導体装置２０Ｄを示している。すなわち図１５は、半導体装置２０Ｄの平面図（図３に対応する図）であり、図１６は、半導体装置２０Ｄの裏面図（図４に対応する図）である。
図１５および図１６に示す半導体装置２０Ｄ（変形例４）は、図８および図９に示す変形例１と、図１２乃至図１４に示す変形例３とを組合せたものである。
すなわち、図１５および図１６に示す半導体装置２０Ｄにおいて、封止樹脂部２３の４つの角部に、それぞれ平面略卵形状の外部端子７１（追加の外部端子）が配置されている。また、各リード用めっき部１６は、平面から見て２つの円周Ｃ１およびＣ２のうちいずれかの円周上に配置されている。なお上述した外部端子７１は、素子等との電気的な接続に用いず、半導体装置２０Ａの実装信頼性を向上させるアンカー部材としても利用可能である。
（変形例５）
図１７および図１８は、本実施の形態の一変形例による半導体装置２０Ｅを示している。すなわち図１７は、半導体装置２０Ｅの平面図（図３に対応する図）であり、図１８は、半導体装置２０Ｅの裏面図（図４に対応する図）である。
図１７および図１８に示す半導体装置２０Ｅ（変形例５）は、図１０および図１１に示す変形例２と、図１２乃至図１４に示す変形例３とを組合せたものである。
すなわち、図１７および図１８に示す半導体装置２０Ｅにおいて、封止樹脂部２３は、円柱形状を有している。また、各リード用めっき部１６は、平面から見て２つの円周Ｃ１およびＣ２のうちいずれかの円周上に配置されている。
（変形例６）
図１９乃至図２１は、本実施の形態の一変形例による半導体装置２０Ｆを示している。すなわち図１９は、半導体装置２０Ｆの断面図（図２に対応する図）であり、図２０は、半導体装置２０Ｆの平面図（図３に対応する図）であり、図２１は、半導体装置２０Ｆの裏面図（図４に対応する図）である。
図１９乃至図２１に示す半導体装置２０Ｆ（変形例６）において、図１乃至図７に示す実施の形態と異なり、各リード用めっき部１６は、平面から見て複数（３つ）の円周Ｃ１、Ｃ２およびＣ３のうちいずれかの円周上に配置されている。
すなわち図２０に示すように、各リード用めっき部１６の内部端子１７は、３つの円周Ｃ１、Ｃ２およびＣ３のうちいずれかの円周上に配置されており、かつ千鳥状に配列されている。円周Ｃ１、Ｃ２およびＣ３は、互いに同心円の関係にあり、その径は円周Ｃ３、Ｃ２、Ｃ１という順に大きくなっている。
同様に、図２１に示す半導体装置２０Ｆの裏面において、各リード用めっき部１６の外部端子１８は、３つの円周Ｃ１、Ｃ２およびＣ３のうちいずれかの円周上に配置されており、かつ千鳥状に配列されている。
なお、内部端子１７および外部端子１８を４つ以上の円周上に配置することも考えられる。また、内部端子１７および外部端子１８の面積および形状は、それらが配置されている円周毎に異ならせても良い。
このように各リード用めっき部１６を複数の円周Ｃ１、Ｃ２およびＣ３上に配置したことにより、半導体装置２０Ｆに熱ストレスが加わった際の実装信頼性を向上させることができるとともに、半導体装置２０Ｆの裏面において外部端子１８を効率良く配置することができ、半導体素子２１の多ピン化に対応することができる。
（変形例７）
図２２および図２３は、本実施の形態の一変形例による半導体装置２０Ｇを示している。すなわち図２２は、半導体装置２０Ｇの平面図（図３に対応する図）であり、図２３は、半導体装置２０Ｇの裏面図（図４に対応する図）である。
図２２および図２３に示す半導体装置２０Ｇ（変形例７）は、図８および図９に示す変形例１と、図１９乃至図２１に示す変形例６とを組合せたものである。
すなわち、図２２および図２３に示す半導体装置２０Ｇにおいて、封止樹脂部２３の４つの角部に、それぞれ平面略卵形状の外部端子７１（追加の外部端子）が配置されている。また、各リード用めっき部１６は、平面から見て３つの円周Ｃ１、Ｃ２およびＣ３のうちいずれかの円周上に配置されている。なお上述した外部端子７１は、素子等との電気的な接続に用いず、半導体装置２０Ａの実装信頼性を向上させるアンカー部材としても利用可能である。
（変形例８）
図２４および図２５は、本実施の形態の一変形例による半導体装置２０Ｈを示している。すなわち図２４は、半導体装置２０Ｈの平面図（図３に対応する図）であり、図２５は、半導体装置２０Ｈの裏面図（図４に対応する図）である。
図２４および図２５に示す半導体装置２０Ｈ（変形例８）は、図１０および図１１に示す変形例２と、図１９乃至図２１に示す変形例６とを組合せたものである。
すなわち、図２４および図２５に示す半導体装置２０Ｈにおいて、封止樹脂部２３は、円柱形状を有している。また、各リード用めっき部１６は、平面から見て３つの円周Ｃ１、Ｃ２およびＣ３のうちいずれかの円周上に配置されている。
（変形例９）
図２６および図２７は、本実施の形態の一変形例による半導体装置２０Ｉを示している。すなわち図２６は、半導体装置２０Ｉの平面図（図３に対応する図）であり、図２７は、半導体装置２０Ｉの裏面図（図４に対応する図）である。
図２６および図２７に示す半導体装置２０Ｉ（変形例９）は、図１２乃至図１４に示す半導体装置２０Ｃ（変形例３）において、各リード用めっき部１６を平面円形状としたものである。
なお、他の半導体装置（図１乃至図４、図８乃至図１１、図１５乃至図３０）についても、各リード用めっき部１６を平面円形状としても良い。
（変形例１０）
図２８は、本実施の形態の一変形例による半導体装置２０Ｊを示している。すなわち図２８は、半導体装置２０Ｊの断面図（図２に対応する図）である。
図２８に示す半導体装置２０Ｊ（変形例１０）において、図１乃至図７に示す実施の形態と異なり、封止樹脂部２３は、半導体素子２１および半導体素子２１周囲に設けられた中央領域２４と、中央領域２４周縁に位置する周縁領域２５とを有しており、中央領域２４の厚みは、周縁領域２５の厚みより厚くなっている。
この場合、封止樹脂部２３の中央領域２４は、截頭円錐形状からなっており、中央領域２４の側面はテーパー形状となっている。また、周縁領域２５は、平面矩形形状からなっていてもよく、平面円形状または平面多角形形状からなっていても良い。なお、中央領域２４の形状は、截頭円錐形状に限らず、例えば円柱形状、ドーム形状または截頭多角錐形状としても良い。
このような半導体装置２０Ｊを製造する場合、封止樹脂部２３を形成する工程（図６（ｃ）参照）において、截頭円錐形状の金型を用いることにより、このような截頭円錐形状の封止樹脂部２３を作製することができる。
このほかの構成は、図１乃至図７に示す実施の形態と略同一である。
このように、封止樹脂部２３の中央領域２４の厚みを周縁領域２５より厚くすることにより、熱膨張係数が相対的に低い封止樹脂部２３の体積を減らしている。このことにより、半導体装置２０全体の熱膨張係数を実装基板４５の熱膨張係数に近づけることができるので、半導体装置２０に熱が加わった際の熱応力を軽減し、実装信頼性を向上させることができる。また、中央領域２４を厚くし、周縁領域２５を薄くしたことにより、封止樹脂部２３が熱収縮したときのそり低減を図ることができる。
なお、図８乃至図１１に示す変形例１または２と、図２８に示す変形例１０とを組合せることも可能である。
（変形例１１）
図２９は、本実施の形態の一変形例による半導体装置２０Ｋを示している。すなわち図２９は、半導体装置２０Ｋの断面図（図２に対応する図）である。
図２９に示す半導体装置２０Ｋ（変形例１１）は、図１２乃至図１４に示す変形例３と、図２８に示す変形例１０とを組合せたものである。
すなわち、図２９に示す半導体装置２０Ｋにおいて、中央領域２４の厚みは、周縁領域２５の厚みより厚くなっている。また、各リード用めっき部１６は、平面から見て２つの円周Ｃ１およびＣ２のうちいずれかの円周上に配置されている。
なお、図１５乃至図１８に示す変形例４または５と、図２８に示す変形例１０とを組合せることも可能である。
（変形例１２）
図３０は、本実施の形態の一変形例による半導体装置２０Ｌを示している。すなわち図３０は、半導体装置２０Ｌの断面図（図２に対応する図）である。
図３０に示す半導体装置２０Ｌ（変形例１２）は、図１９乃至図２１に示す変形例６と、図２８に示す変形例１０とを組合せたものである。
すなわち、図３０に示す半導体装置２０Ｌにおいて、中央領域２４の厚みは、周縁領域２５の厚みより厚くなっている。また、各リード用めっき部１６は、平面から見て３つの円周Ｃ１、Ｃ２およびＣ３のうちいずれかの円周上に配置されている。
なお、図２２乃至図２５に示す変形例７または８と、図２８に示す変形例１０とを組合せることも可能である。
（変形例１３）
図３１は、本実施の形態の一変形例による半導体装置２０Ｍを示している。図３１は、半導体装置２０Ｍの断面図（図２に対応する図）である。
図３１に示す半導体装置２０Ｍ（変形例１３）において、図１乃至図７に示す実施の形態と異なり、封止樹脂部２３の断面形状は、台形形状を有している。このような半導体装置２０Ｍを製造する場合、封止樹脂部２３を形成する工程（図６（ｃ）参照）において、各半導体装置２０Ｍに対応する個々の金型を用いることにより、このような形状の封止樹脂部２３を作製することができる（個別モールドタイプ）。
このように、封止樹脂部２３の断面形状を台形形状にすることにより、熱膨張係数が相対的に低い封止樹脂部２３の体積を減らしている。このことにより、半導体装置２０Ｍ全体の熱膨張係数を実装基板４５（図７参照）の熱膨張係数に近づけることができるので、半導体装置２０Ｍに熱が加わった際の熱応力を軽減し、実装信頼性を向上させることができる。
（変形例１４）
図３２および図３３は、本実施の形態の一変形例による半導体装置２０Ｎを示している。すなわち図３２は、半導体装置２０Ｎの平面図（図３に対応する図）であり、図３３は、半導体装置２０Ｎの裏面図（図４に対応する図）である。
図３２および図３３に示す半導体装置２０Ｎ（変形例１４）は、図８および図９に示す変形例１において、外部端子７１（追加の外部端子）を、封止樹脂部２３の４つの角部側から、各リード用めっき部１６が配置された円周Ｃ１上まで径方向内側に延ばしたものである。
このように、外部端子７１（追加の外部端子）がリード用めっき部１６近傍まで延びていることにより、リード用めっき部１６に対する実装ストレスをさらに緩和することができる。
（変形例１５）
図３４および図３５は、本実施の形態の一変形例による半導体装置２０Ｐを示している。すなわち図３４は、半導体装置２０Ｐの平面図（図３に対応する図）であり、図３５は、半導体装置２０Ｐの裏面図（図４に対応する図）である。
図３４および図３５に示す半導体装置２０Ｐ（変形例１５）は、図１５および図１６に示す変形例４において、外部端子７１（追加の外部端子）を、封止樹脂部２３の４つの角部側から、各リード用めっき部１６が配置された円周のうち最も内側の円周Ｃ２上まで径方向内側に延ばしたものである。
このように、外部端子７１（追加の外部端子）がリード用めっき部１６近傍まで延びていることにより、リード用めっき部１６に対する実装ストレスをさらに緩和することができる。
（変形例１６）
図３６および図３７は、本実施の形態の一変形例による半導体装置２０Ｑを示している。すなわち図３６は、半導体装置２０Ｑの平面図（図３に対応する図）であり、図３７は、半導体装置２０Ｑの裏面図（図４に対応する図）である。
図３６および図３７に示す半導体装置２０Ｑ（変形例１６）は、図２２および図２３に示す変形例７において、外部端子７１（追加の外部端子）を、封止樹脂部２３の４つの角部側から、各リード用めっき部１６が配置された円周のうち最も内側の円周Ｃ３上まで径方向内側に延ばしたものである。
このように、外部端子７１（追加の外部端子）がリード用めっき部１６近傍まで延びていることにより、リード用めっき部１６に対する実装ストレスをさらに緩和することができる。
（変形例１７）
図３８および図３９は、本実施の形態の一変形例による半導体装置２０Ｒを示している。すなわち図３８は、半導体装置２０Ｒの平面図（図３に対応する図）であり、図３９は、半導体装置２０Ｒの断面図（図２に対応する図）である。
図３８および図３９に示す半導体装置２０Ｒ（変形例１７）において、複数のリード用めっき部１６のうち少なくとも１つの上面に、外部突出端子６５が形成されている。外部突出端子６５は、封止樹脂部２３に形成された開口部２３ａから露出し形成され、半導体装置２０Ｒの上面からの接続を可能としている。なお外部突出端子６５には、はんだやＡｇペーストなど一般的な接続材を用いることが可能である。
このように、外部突出端子６５がリード用めっき部１６の上面に形成されることにより、図３９に示すように、下方の半導体装置２０Ｒの外部突出端子６５を、上方の半導体装置２０Ｒの外部端子１８に接続することができる。これにより、複数の半導体装置２０Ｒを上下に積層することが可能となる。
上記実施の形態および変形例に開示されている複数の構成要素を必要に応じて適宜組合せることも可能である。あるいは、上記実施の形態および変形例に示される全構成要素から幾つかの構成要素を削除してもよい。
１５ 半導体素子用めっき部
１６ リード用めっき部
１７ 内部端子
１８ 外部端子
２０、２０Ａ〜２０Ｒ 半導体装置
２１ 半導体素子
２２ ボンディングワイヤ（導電部）
２３ 封止樹脂部
４５ 実装基板

Claims (11)

  1. 半導体装置において、
    半導体素子と、
    半導体素子が載置された半導体素子用めっき部と、
    半導体素子用めっき部の周囲に、半導体素子用めっき部と同一平面上に配置された複数のリード用めっき部と、
    リード用めっき部と半導体素子とを電気的に接続する導電部と、
    半導体素子用めっき部、リード用めっき部、半導体素子および導電部を封止する封止樹脂部とを備え、
    各リード用めっき部は、半導体素子用めっき部の周囲において平面から見て少なくとも１つの円周上に配置されていることを特徴とする半導体装置。
  2. 各リード用めっき部は、平面から見て複数の円周のうちいずれかの円周上に配置されていることを特徴とする請求項１記載の半導体装置。
  3. 封止樹脂部は、直方体形状を有していることを特徴とする請求項１または２記載の半導体装置。
  4. 封止樹脂部は、円柱形状を有していることを特徴とする請求項１または２記載の半導体装置。
  5. 封止樹脂部の断面形状は、台形形状を有していることを特徴とする請求項１または２記載の半導体装置。
  6. 封止樹脂部の角部に、各リード用めっき部より面積が広く、かつ半導体素子用めっき部側に向けて徐々に先細となる外部端子が配置されていることを特徴とする請求項１乃至５のいずれか一項記載の半導体装置。
  7. 外部端子は、封止樹脂部の角部側から各リード用めっき部が配置された円周上まで延びていることを特徴とする請求項６記載の半導体装置。
  8. 封止樹脂部は、半導体素子および半導体素子周囲に設けられた中央領域と、中央領域周縁に位置する周縁領域とを有し、中央領域の厚みは、周縁領域の厚みより厚いことを特徴とする請求項１乃至７のいずれか一項記載の半導体装置。
  9. 封止樹脂部の中央領域は、截頭円錐形状からなることを特徴とする請求項８記載の半導体装置。
  10. 少なくとも１つのリード用めっき部の上面に、他の半導体装置の裏面に接続可能な外部突出端子が形成されていることを特徴とする請求項１乃至９のいずれか一項記載の半導体装置。
  11. 半導体装置の製造方法において、
    基板を準備する工程と、
    基板にめっきを施すことにより、基板上に、半導体素子用めっき部と、半導体素子用めっき部周囲に配置され、平面から見て少なくとも１つの円周上に配置されるリード用めっき部とを形成する工程と、
    基板上の半導体素子用めっき部に、半導体素子を載置する工程と、
    半導体素子と基板上のリード用めっき部とを、導電部により接続する工程と、
    半導体素子用めっき部、リード用めっき部、半導体素子、および導電部を封止樹脂部により封止する工程と、
    基板を封止樹脂部から除去する工程とを備えたことを特徴とする半導体装置の製造方法。
JP2011071961A 2010-09-28 2011-03-29 半導体装置および半導体装置の製造方法 Active JP5699331B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011071961A JP5699331B2 (ja) 2011-03-29 2011-03-29 半導体装置および半導体装置の製造方法
US13/230,128 US9263374B2 (en) 2010-09-28 2011-09-12 Semiconductor device and manufacturing method therefor
CN2011102995699A CN102420198A (zh) 2010-09-28 2011-09-28 半导体器件以及半导体器件的制造方法
CN201510617413.9A CN105206586B (zh) 2010-09-28 2011-09-28 半导体器件以及半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011071961A JP5699331B2 (ja) 2011-03-29 2011-03-29 半導体装置および半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015021512A Division JP2015092635A (ja) 2015-02-05 2015-02-05 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012209317A true JP2012209317A (ja) 2012-10-25
JP5699331B2 JP5699331B2 (ja) 2015-04-08

Family

ID=47188841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011071961A Active JP5699331B2 (ja) 2010-09-28 2011-03-29 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5699331B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016084768A1 (ja) * 2014-11-27 2016-06-02 国立研究開発法人産業技術総合研究所 表面実装型パッケージおよびその製造方法
JP2017108172A (ja) * 2017-03-02 2017-06-15 アオイ電子株式会社 半導体装置
US10854560B2 (en) 2015-07-07 2020-12-01 Aoi Electronics Co., Ltd. Semiconductor device and semiconductor device manufacturing method

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4549036A (en) * 1984-07-23 1985-10-22 Reichbach Morris M Circular integrated circuit package
JPH11354675A (ja) * 1998-06-09 1999-12-24 Sony Corp 半導体装置
JP2000208665A (ja) * 1999-01-13 2000-07-28 Pfu Ltd 小型半導体装置および小型半導体装置の実装構造
JP2003258009A (ja) * 2002-03-05 2003-09-12 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006294656A (ja) * 2005-04-06 2006-10-26 Matsushita Electric Ind Co Ltd 半導体装置
JP2006344898A (ja) * 2005-06-10 2006-12-21 Renesas Technology Corp 半導体装置及びその製造方法
JP2007142124A (ja) * 2005-11-18 2007-06-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2009141274A (ja) * 2007-12-10 2009-06-25 Dainippon Printing Co Ltd 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4549036A (en) * 1984-07-23 1985-10-22 Reichbach Morris M Circular integrated circuit package
JPH11354675A (ja) * 1998-06-09 1999-12-24 Sony Corp 半導体装置
JP2000208665A (ja) * 1999-01-13 2000-07-28 Pfu Ltd 小型半導体装置および小型半導体装置の実装構造
JP2003258009A (ja) * 2002-03-05 2003-09-12 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006294656A (ja) * 2005-04-06 2006-10-26 Matsushita Electric Ind Co Ltd 半導体装置
JP2006344898A (ja) * 2005-06-10 2006-12-21 Renesas Technology Corp 半導体装置及びその製造方法
JP2007142124A (ja) * 2005-11-18 2007-06-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2009141274A (ja) * 2007-12-10 2009-06-25 Dainippon Printing Co Ltd 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016084768A1 (ja) * 2014-11-27 2016-06-02 国立研究開発法人産業技術総合研究所 表面実装型パッケージおよびその製造方法
JPWO2016084768A1 (ja) * 2014-11-27 2017-09-21 国立研究開発法人産業技術総合研究所 表面実装型パッケージおよびその製造方法
US10163819B2 (en) 2014-11-27 2018-12-25 National Institute Of Advanced Industrial Science And Technology Surface mount package and manufacturing method thereof
US10854560B2 (en) 2015-07-07 2020-12-01 Aoi Electronics Co., Ltd. Semiconductor device and semiconductor device manufacturing method
US10854557B2 (en) 2015-07-07 2020-12-01 Aoi Electronics Co., Ltd. Semiconductor device packaging with metallic shielding layer
JP2017108172A (ja) * 2017-03-02 2017-06-15 アオイ電子株式会社 半導体装置

Also Published As

Publication number Publication date
JP5699331B2 (ja) 2015-04-08

Similar Documents

Publication Publication Date Title
US7679172B2 (en) Semiconductor package without chip carrier and fabrication method thereof
US7851894B1 (en) System and method for shielding of package on package (PoP) assemblies
US6667546B2 (en) Ball grid array semiconductor package and substrate without power ring or ground ring
US8487424B2 (en) Routable array metal integrated circuit package fabricated using partial etching process
US20170200671A1 (en) Carrier-free semiconductor package and fabrication method
US20020030289A1 (en) Wire arrayed chip size package and fabrication method thereof
US8304268B2 (en) Fabrication method of semiconductor package structure
KR101605600B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
JPH07183426A (ja) 半導体装置及びその製造方法
JP2006505126A (ja) 光センサパッケージ
US20080160678A1 (en) Method for fabricating semiconductor package
US20080105962A1 (en) Chip package
US20080308951A1 (en) Semiconductor package and fabrication method thereof
JP2009094434A (ja) 半導体装置およびその製造方法
JP3478139B2 (ja) リードフレームの製造方法
JP5699331B2 (ja) 半導体装置および半導体装置の製造方法
JP5910909B2 (ja) 半導体装置および半導体装置の製造方法
JP5776968B2 (ja) 半導体装置および半導体装置の製造方法
CN111199924B (zh) 半导体封装结构及其制作方法
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP5772146B2 (ja) 半導体装置および半導体装置の製造方法
KR100192758B1 (ko) 반도체패키지의 제조방법 및 구조
JP2015092635A (ja) 半導体装置および半導体装置の製造方法
JP2001127228A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JP3916352B2 (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150119

R150 Certificate of patent or registration of utility model

Ref document number: 5699331

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02