JP5910909B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP5910909B2
JP5910909B2 JP2011072410A JP2011072410A JP5910909B2 JP 5910909 B2 JP5910909 B2 JP 5910909B2 JP 2011072410 A JP2011072410 A JP 2011072410A JP 2011072410 A JP2011072410 A JP 2011072410A JP 5910909 B2 JP5910909 B2 JP 5910909B2
Authority
JP
Japan
Prior art keywords
semiconductor device
lead
die pad
sealing resin
metal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011072410A
Other languages
English (en)
Other versions
JP2012209347A (ja
Inventor
田 正 親 増
田 正 親 増
中 康 則 田
中 康 則 田
田 幸 治 冨
田 幸 治 冨
木 博 通 鈴
木 博 通 鈴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2011072410A priority Critical patent/JP5910909B2/ja
Priority to US13/230,128 priority patent/US9263374B2/en
Priority to CN2011102995699A priority patent/CN102420198A/zh
Priority to CN201510617413.9A priority patent/CN105206586B/zh
Publication of JP2012209347A publication Critical patent/JP2012209347A/ja
Application granted granted Critical
Publication of JP5910909B2 publication Critical patent/JP5910909B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494Connecting portions
    • H01L2224/4943Connecting portions the connecting portions being staggered
    • H01L2224/49433Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
近年、半導体装置は、高集積化や小型化技術の進歩、電子機器の高性能化と軽薄短小化の傾向から、LSIのASICに代表されるように、ますます高集積化、高機能化が進んできている。このように高集積化、高機能化された半導体装置においては、外部端子(ピン)の総和の増加や更なる多端子(ピン)化が要請されている。
このような半導体装置としては、リードフレームにICチップ、LSIチップなどの半導体チップが搭載され、絶縁性樹脂で封止された構造をもつ半導体パッケージがある。このような半導体装置としては、QFN(Quad Flat Non-leaded package)やSON(Small Outline Non-leaded Package)などの薄型で実装面積の小さいタイプのものが知られている。また半田ボールをパッケージの外部端子として備えた表面実装型パッケージであるBGA(Ball Grid Array)と呼ばれる樹脂封止型の半導体装置が量産されている。さらに、BGAの半田ボールに代えてマトリックス状の平面電極からなる外部端子が設けられた表面実装型パッケージとして、LGA(Land Grid Array)と呼ばれる半導体装置が存在する。
特許文献1には、リードフレーム外形を円形状にすると共にリードを中央部のダイパッドから放射状に拡げた半導体集積回路装置が開示されている。この特許文献1によれば、ガルウイングリードパッケージとしては高い実装信頼性を得られるが、近年求められているパッケージの薄型化や小型化に対応できていない。
特開平8−227964号公報
また近年、例えばリードフレームタイプの小型の半導体装置(QFN、SON、LGA等)において、とりわけ半導体装置に熱ストレスが加わった際の実装信頼性を向上させることが求められている。
ところで一般に、半導体装置の熱膨張係数と実装基板の熱膨張係数とは異なっている。したがって、例えば製造時に熱が加えられたり、または自動車等の高温環境下で使用されたときに、半導体装置に対して熱ストレスが加わる。この場合、半導体装置の熱膨張係数と実装基板の熱膨張係数との相違により熱応力が生じ、この熱応力が特定の箇所に集中すると、その箇所から半導体装置が破損してしまうおそれがある。
例えばQFNパッケージは、特許文献1に示すガルウイング端子をもつQFPパッケージと比べた場合、基板実装時の熱歪みを吸収する量が少ないため、実装信頼性が低くなってしまう。このためQFNパッケージにおいては、基板実装時の熱歪みにより、特にパッケージのコーナー部の外部端子に熱応力が集中しやすく、このことが実装信頼性を低下させる原因となっている。
本発明はこのような点を考慮してなされたものであり、半導体装置と実装基板との熱膨張係数の相違により生じる熱応力を半導体装置内で均一に分散させることにより、熱ストレスが加わった際の信頼性を向上させることが可能な半導体装置および半導体装置の製造方法を提供することを目的とする。
本発明は、半導体装置において、ダイパッドと、ダイパッドの周囲に配置された複数のリード部とを含むリードフレームと、リードフレームのダイパッド上に載置された半導体素子と、リードフレームのリード部と半導体素子とを電気的に接続する導電部と、リードフレーム、半導体素子および導電部を封止する封止樹脂部とを備え、各リード部は、封止樹脂部の裏面に露出する外部端子を有し、各リード部は、ダイパッドの周囲において平面から見て少なくとも1つの円周上に配置され、ダイパッドおよびリード部は、それぞれ封止樹脂部から裏面側に向けて突出しており、封止樹脂部の角部に、各リード部の外部端子より面積が広く、かつダイパッド側に向けて徐々に先細となる追加の外部端子が配置されていることを特徴とする半導体装置である。
本発明は、追加の外部端子は、封止樹脂部の角部側から各リード部が配置された円周上まで延びていることを特徴とする半導体装置である。
本発明は、半導体装置において、ダイパッドと、ダイパッドの周囲に配置された複数のリード部とを含むリードフレームと、リードフレームのダイパッド上に載置された半導体素子と、リードフレームのリード部と半導体素子とを電気的に接続する導電部と、リードフレーム、半導体素子および導電部を封止する封止樹脂部とを備え、各リード部は、封止樹脂部の裏面に露出する外部端子を有し、ダイパッドおよびリード部は、それぞれ封止樹脂部から裏面側に向けて突出しており、前記複数のリード部の外部端子は、ダイパッドの周囲において平面から見て互いに同心円の関係にある複数の円周上に千鳥状に配置されていることを特徴とする半導体装置である。
本発明は、各リード部は導電部が接続される内部端子を有し、各リード部の内部端子は、平面から見て、対応するリード部の外部端子と重なるように配置されていることを特徴とする半導体装置である。
本発明は、封止樹脂部は、直方体形状を有していることを特徴とする半導体装置である。
本発明は、封止樹脂部の断面形状は、台形形状を有していることを特徴とする半導体装置である。
本発明は、封止樹脂部は、半導体素子および半導体素子周囲に設けられた中央領域と、中央領域周縁に位置する周縁領域とを有し、中央領域の厚みは、周縁領域の厚みより厚いことを特徴とする半導体装置である。
本発明は、封止樹脂部の中央領域は、截頭円錐形状からなることを特徴とする半導体装置である。
本発明は、放射状部分または中継部分の上面に、他の半導体装置の裏面に接続可能な外部突出端子が形成されていることを特徴とする半導体装置である。
本発明は、半導体装置の製造方法において、金属基板を準備する工程と、金属基板の表面側からハーフエッチングを施すことにより、金属基板に、リードフレームのダイパッドに対応するダイパッド対応部分と、ダイパッド対応部分周囲に配置され、平面から見て少なくとも1つの円周上に配置されるリード部に対応するリード部対応部分とを形成する工程と、金属基板のうちダイパッド対応部分に、複数の端子部を有する半導体素子を載置する工程と、半導体素子の各端子部と金属基板のリード部対応部分とを、導電部により接続する工程と、金属基板の表面側、半導体素子、および導電部を封止樹脂部により封止する工程と、金属基板の裏面側からエッチングを施すことにより、ダイパッド対応部分およびリード部対応部分からそれぞれダイパッドおよびリード部を形成するとともに、ダイパッドおよびリード部をそれぞれ封止樹脂部から裏面側に向けて突出させる工程とを備え、封止樹脂部の角部に、各リード部の外部端子より面積が広く、かつダイパッド側に向けて徐々に先細となる追加の外部端子が配置されていることを特徴とする半導体装置の製造方法である。
本発明は、半導体装置の製造方法において、金属基板を準備する工程と、金属基板の表面側からハーフエッチングを施すことにより、金属基板に、リードフレームのダイパッドに対応するダイパッド対応部分と、ダイパッド対応部分周囲に配置され、リード部に対応するリード部対応部分とを形成する工程と、金属基板のうちダイパッド対応部分に、複数の端子部を有する半導体素子を載置する工程と、半導体素子の各端子部と金属基板のリード部対応部分とを、導電部により接続する工程と、金属基板の表面側、半導体素子、および導電部を封止樹脂部により封止する工程と、金属基板の裏面側からエッチングを施すことにより、ダイパッド対応部分およびリード部対応部分からそれぞれダイパッドおよびリード部を形成するとともに、ダイパッドおよびリード部をそれぞれ封止樹脂部から裏面側に向けて突出させる工程とを備え、前記複数のリード部の外部端子は、ダイパッドの周囲において平面から見て互いに同心円の関係にある複数の円周上に千鳥状に配置されていることを特徴とする半導体装置の製造方法である。
本発明によれば、各リード部の外部端子は、ダイパッドの周囲において平面から見て少なくとも1つの円周上に配置されている。このことにより、半導体装置と実装基板との熱膨張の相違により生じる熱応力は、各外部端子に設けられたはんだ部に対して均等に加わり、特定のはんだ部が破損することを防止することができる。この結果、半導体装置を実装する際、あるいは半導体装置を実装した後、半導体装置に熱が加わった場合における、半導体装置の信頼性を向上させることができる。
本発明の一実施の形態による半導体装置を示す斜視図。 本発明の一実施の形態による半導体装置を示す断面図(図1のII−II線断面図)。 本発明の一実施の形態による半導体装置を示す平面図。 本発明の一実施の形態による半導体装置を示す裏面(底面)図。 リードフレームの製造方法を示す断面図。 半導体装置の製造方法を示す断面図。 本発明の一実施の形態による半導体装置が実装基板上に実装されている状態を示す断面図。 本発明の変形例(変形例1)による半導体装置を示す平面図。 本発明の変形例(変形例1)による半導体装置を示す裏面(底面)図。 本発明の変形例(変形例2)による半導体装置を示す平面図。 本発明の変形例(変形例2)による半導体装置を示す裏面(底面)図。 本発明の変形例(変形例3)による半導体装置を示す断面図。 本発明の変形例(変形例3)による半導体装置を示す平面図。 本発明の変形例(変形例3)による半導体装置を示す裏面(底面)図。 本発明の変形例(変形例4)による半導体装置を示す平面図。 本発明の変形例(変形例4)による半導体装置を示す裏面(底面)図。 本発明の変形例(変形例5)による半導体装置を示す平面図。 本発明の変形例(変形例5)による半導体装置を示す裏面(底面)図。 本発明の変形例(変形例6)による半導体装置を示す断面図。 本発明の変形例(変形例6)による半導体装置を示す平面図。 本発明の変形例(変形例6)による半導体装置を示す裏面(底面)図。 本発明の変形例(変形例7)による半導体装置を示す平面図。 本発明の変形例(変形例7)による半導体装置を示す裏面(底面)図。 本発明の変形例(変形例8)による半導体装置を示す平面図。 本発明の変形例(変形例8)による半導体装置を示す裏面(底面)図。 本発明の変形例(変形例9)による半導体装置を示す断面図。 本発明の変形例(変形例10)による半導体装置を示す断面図。 本発明の変形例(変形例11)による半導体装置を示す平面図。 本発明の変形例(変形例11)による半導体装置を示す裏面(底面)図。 本発明の変形例(変形例12)による半導体装置を示す平面図。 本発明の変形例(変形例12)による半導体装置を示す裏面(底面)図。 本発明の変形例(変形例13)による半導体装置を示す平面図。 本発明の変形例(変形例13)による半導体装置を示す裏面(底面)図。 本発明の変形例(変形例14)による半導体装置を示す平面図。 本発明の変形例(変形例14)による半導体装置を示す断面図。
以下、本発明の一実施の形態について、図1乃至図7を参照して説明する。
半導体装置の構成
まず、図1乃至図4により、本発明の一実施の形態による半導体装置の構成について説明する。図1乃至図4は、本発明の一実施の形態による半導体装置を示す図である。
図1乃至図4に示すように、半導体装置20は、ダイパッド15と、ダイパッド15の周囲に配置された複数のリード部16とを有するリードフレーム10を備えている。
リードフレーム10のダイパッド15上には、半導体素子21が載置されている。リードフレーム10の各リード部16と、半導体素子21の各端子部21aとは、それぞれボンディングワイヤ(導電部)22によって電気的に接続されている。
また、リードフレーム10、半導体素子21、およびボンディングワイヤ22は、封止樹脂部23によって樹脂封止されている。
リードフレーム10は、全体として銅、銅合金、42合金(Ni42%のFe合金)等の金属材料からなっている。リードフレーム10のダイパッド15およびリード部16は、上述した金属材料からなる1枚の金属基板を用いて、後述するエッチング加工により各々形成されたものである。
ダイパッド15は、表面側から見て円形状となるとともに(図3)、裏面側から見ても円形状となっている(図4)。また、図2に示すように、ダイパッド15は、封止樹脂部23から裏面側に向けて突出しており、ダイパッド15の裏面15bは、その全体が封止樹脂部23の外方に露出している。一方、ダイパッド15の表面15aは、半導体素子21の載置面となっており、封止樹脂部23内に完全に覆われている。
また、各リード部16は、封止樹脂部23から裏面側に向けて突出している。また、隣接するリード部16同士は互いに電気的に絶縁されている。
各リード部16は、ボンディングワイヤ22が接続される内部端子17と、裏面外方へ露出する外部端子18とを有している。内部端子17は、リード部16の表面側に形成されており、外部端子18は、リード部16の裏面側に形成されている。
図2に示すように、各内部端子17および各外部端子18上には、それぞれめっき層27が形成されている。このめっき層27としては、例えば銀(Ag)めっきまたはパラジウム(Pd)めっきを挙げることができる。
図3および図4に示すように、各内部端子17および各外部端子18は、それぞれ平面長方形形状を有している。このほか、内部端子17および外部端子18の形状としては、多角形、台形、円形、楕円形等であってもよい。
本実施の形態において、各リード部16は、平面から見て同一の円周上に配置されている。
すなわち図3および図4に示すように、各リード部16は、ダイパッド15の周囲において1つの円周C上に配置されている。この場合、表面側において、各内部端子17は円周C上に配置されており、裏面側において、各外部端子18は円周C上に配置されている。なお、各リード部16が円周上に配置されているとは、各リード部16の中心が円周上に配置されていることをいう。
また、半導体素子21としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子21は、各々ボンディングワイヤ22が取り付けられる複数の端子部21aを有している。また、半導体素子21は、例えばダイボンディングペーストにより、ダイパッド15の表面15aに固定されている。
各ボンディングワイヤ22は、例えば金等の導電性の良い材料からなり、それぞれその一端が半導体素子21の端子部21aに接続されるとともに、その他端がリード部16の内部端子17に接続されている。
封止樹脂部23は、直方体形状を有している。封止樹脂部23としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはPPS樹脂等の熱可塑性樹脂を用いることができる。なお、図1および図3において、便宜上、封止樹脂部23を透明なものとして表示しているが、黒色等の不透明なものが用いられても良い。
なお、図2において、ダイパッド15およびリード部16は、その厚みの約半分が封止樹脂部23から突出しているが、ダイパッド15およびリード部16を封止樹脂部23から突出させる程度については、これに限られるものではない。
半導体装置の製造方法
次に、図1乃至図4に示す半導体装置20の製造方法について、図5(a)−(f)および図6(a)−(g)を用いて説明する。なお、以下においては、1枚の金属基板11から複数の半導体装置20を製造する工程について説明するが、これに限らず、1枚の金属基板11から1つの半導体装置20を製造することも可能である。
まず図5(a)に示すように、リードフレーム10を構成する平板状の金属基板11を準備する。この金属基板11としては、上述のように銅、銅合金、42合金(Ni42%のFe合金)等からなる基板を使用することができる。なお金属基板11は、その両面に対して脱脂等を行い洗浄処理を施したものを使用することが好ましい。
次に、金属基板11の表裏に感光性レジストを塗布、乾燥し、これを所望のフォトマスクを介して露光した後、現像することにより、各々所望のパターンを有するめっき用レジスト層30、31を形成する(図5(b))。なお感光性レジストとしては、従来公知のものを使用することができる。
次いで、めっき用レジスト層30、31に覆われた金属基板11の表裏に電解めっきを施す(図5(c))。これにより金属基板11のうちめっき用レジスト層30、31に覆われていない領域に金属(例えば銀)を析出させて、金属基板11上にめっき層27を形成する。めっき層27が銀めっきからなる場合、電解めっき用めっき液としては、シアン化銀およびシアン化カリウムを主成分とした銀めっき液を用いることができる。なお、めっき層27の厚みは、例えば0.5μm〜10μmとすることが好ましい。
続いて、めっき用レジスト層30、31を除去する(図5(d))。この場合、例えばレジスト剥離液を用いることにより、めっき用レジスト層30、31を剥離除去することができる。
次に、金属基板11の裏面側に、裏面テープ39を貼着する(図5(e))。
その後、金属基板11の表面側のめっき層27を耐腐蝕膜として、腐蝕液により金属基板11の表面側のみをハーフエッチングする(図5(f))。腐蝕液は、使用する金属基板11の材質に応じて適宜選択することができ、例えば、金属基板11として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、金属基板11の表面からスプレーエッチングにて行うことができる。
このようにして、金属基板11の表面側に、ダイパッド15に対応するダイパッド対応部分55と、ダイパッド対応部分55周囲に配置され、平面から見て1つの円周C上に配置されるリード部16に対応するリード部対応部分56とが形成される(図5(f))。さらに、ダイパッド対応部分55とリード部対応部分56との間に、薄肉化されたハーフエッチング部分57が形成される。なお、ダイパッド15の表面をハーフエッチングすることにより半導体装置20の内部構造を薄くして、薄い半導体装置20を作製しても良い。
次に、金属基板11のダイパッド対応部分55上に、半導体素子21を搭載する。この場合、例えばダイボンディングペーストを用いて、半導体素子21をダイパッド対応部分55上に載置して固定する(ダイアタッチ工程)(図6(a))。
次に、半導体素子21の各端子部21aと、リード部対応部分56とを、ボンディングワイヤ22によって互いに電気的に接続する(ワイヤボンディング工程)(図6(b))。
次に、図示しない金型を用いて、金属基板11に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂部23を形成する(図6(c))。これにより、金属基板11の表面側、半導体素子21、およびボンディングワイヤ22を封止する。
続いて、金属基板11の裏面側から裏面テープ39を除去する(図6(d))。
次いで、金属基板11の裏面側のめっき層27を耐腐蝕膜として、腐蝕液により金属基板11の裏面側のみをエッチングする。腐蝕液としては、金属基板11の表面側をハーフエッチングする際に用いたものと同一のものを用いることができる(図5(f)参照)。
この際、ダイパッド対応部分55からリードフレーム10のダイパッド15が形成され、リード部対応部分56からリードフレーム10のリード部16が形成される。この場合、各リード部16は、ダイパッド15の周囲において平面から見て1つの円周C上に配置される。
また、金属基板11の裏面側をエッチングしたことにより、ハーフエッチング部分57が除去され、これによりダイパッド15およびリード部16が、それぞれ封止樹脂部23から裏面側に向けて突出するようになる。
次に、半導体装置20の外縁となる部分をダイシングすることにより、リードフレーム10を各半導体素子21毎に分離する(図6(f))。この際、まずリードフレーム10をダイシングテープ37上に載置して固定し、その後、例えばダイヤモンド砥石からなるブレード38を回転させながら、各半導体素子21間の封止樹脂部23を切断する。
このようにして、図1乃至図4に示す半導体装置20を得ることができる(図6(g))。
本実施の形態の作用効果
次にこのような構成からなる本実施の形態の作用について、図7を用いて説明する。図7は、本実施の形態による半導体装置が実装基板上に実装されている状態を示す断面図である。
すなわち図7に示すように、本実施の形態による半導体装置20は、実装基板45上に配置して実装される。この場合、半導体装置20は、リード部16の外部端子18に設けられたはんだ部41と、ダイパッド15の裏面15bに設けられたはんだ部42とにより、実装基板45に対して固定実装される。なお、実装基板45は、主としてガラスエポキシ樹脂からなっている。なおはんだ部42は、全面にはんだ付けあるいは、はんだ部41とほぼ同量のはんだドットをダイパッド15の中心から放射状に、また円周状に配列して実装しても良い。
ところで、半導体装置20には、実装基板45にはんだにより実装する際、あるいは実装基板45に実装された後の使用環境により、様々な熱が加わることが考えられる。この場合、半導体装置20全体の熱膨張係数が実装基板45の熱膨張係数と異なると、半導体装置20と実装基板45との熱膨張率の違いによって熱応力が生じる。この結果、とりわけ半導体装置20と実装基板45との間に位置するはんだ部41およびはんだ部42が破損あるいは界面剥離を起こしてしまうおそれがある。
一般に、リードフレーム10の熱膨張係数は、実装基板45の熱膨張係数に比較的近い。これに対して封止樹脂部23の熱膨張係数は、リードフレーム10の熱膨張係数より小さい。一例として、(これに限定されるものではないが)、銅からなるリードフレーム10、主としてガラスエポキシ樹脂からなる実装基板45、エポキシ樹脂からなる封止樹脂部23の熱膨張係数は、それぞれ約17×10−6(/K)、約16×10−6(/K)、約10×10−6(/K)である。またSiからなる半導体素子21の熱膨張係数は、約3.5×10−6(/K)である。
したがって、半導体装置20のうち、相対的に大きな割合を占める封止樹脂部23の影響により、半導体装置20全体の熱膨張係数は、実装基板45の熱膨張係数から乖離する傾向がある。
本実施の形態によれば、複数のリード部16の外部端子18は、平面から見て1つの円周C上に配置されている。したがって、半導体装置20と実装基板45との熱膨張の相違により生じる熱応力は、各外部端子18に設けられたはんだ部41に対して均等に加わるようになっており、特定のはんだ部41が破損することを防止することができる。
また本実施の形態によれば、ダイパッド15の裏面15bは、封止樹脂部23の外方に露出しているので、この裏面15b全体にはんだ部42を設けることにより、ダイパッド15を実装基板45に取り付けることができる。さらに、半導体素子21からの熱をダイパッド15の裏面15bから放熱することができる。
本実施の形態において、ダイパッド15の形状は特段に限定されるものではないが、その態様として、円形状(円盤状)となっていることが好ましい。ダイパッド15の形状が円盤状であれば、半導体装置20に熱が加わった際、半導体装置20と実装基板45との熱膨張係数の相違による熱応力は、周方向均一に分散する。したがって、ダイパッド15の裏面15bに設けられたはんだ部42のうち特定の部分に熱応力が集中することがなく、はんだ部42の破損を防止することができる。
とりわけダイパッド15は、半導体装置20の中心に設けられており、かつ半導体装置20全体の面積に占める割合が大きいので、はんだ部42を用いてダイパッド15と実装基板45とをしっかりと連結することができる。このように、半導体装置20の中心部でダイパッド15を実装基板45に対して強固に連結しているので、半導体装置20に熱応力が加わった場合でも、ダイパッド15周囲に設けられた外部端子18のはんだ部41に与える熱ストレスの影響を軽減することができる。
さらに本実施の形態によれば、ダイパッド15およびリード部16は、それぞれ封止樹脂部23から裏面側に向けて突出しているので、封止樹脂部23と実装基板45との間に隙間が形成され、接合部に発生する熱応力の吸収量を増し、半導体装置20の基板実装寿命が向上する効果が得られる。
半導体装置の変形例
次に、図8乃至図35により、本発明による半導体装置の各種変形例について説明する。図8乃至図35において、図1乃至図7に示す実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
(変形例1)
図8および図9は、本実施の形態の一変形例による半導体装置20Aを示している。すなわち図8は、半導体装置20Aの平面図(図3に対応する図)であり、図9は、半導体装置20Aの裏面図(図4に対応する図)である。
図8および図9に示す半導体装置20A(変形例1)において、図1乃至図7に示す実施の形態と異なり、封止樹脂部23の4つの角部に、それぞれ平面略卵形状の外部端子71(追加の外部端子)が配置されている。各外部端子71は、半導体装置20Aの裏面側に露出し、各リード部16と同様に、それぞれ封止樹脂部23から裏面側に向けて突出している。また各外部端子71は、それぞれ外部端子18より面積が広く、かつダイパッド15側に向けて徐々に先細となっている。
このような外部端子71は、例えばグランド(GND)端子として用いることができる。また、このような比較的大型の外部端子71を用いることにより、半導体装置20Aを実装基板45に実装する際、はんだ部41を用いて外部端子71を実装基板45に対して強固に連結することができ、半導体装置20Aに熱ストレスが加わった際の実装信頼性を更に向上することができる。
なお、外部端子71は封止樹脂部23の4つの角部全てに設ける必要はなく、その一部の角部のみに設けても良い。
(変形例2)
図10および図11は、本実施の形態の一変形例による半導体装置20Bを示している。すなわち図10は、半導体装置20Bの平面図(図3に対応する図)であり、図11は、半導体装置20Bの裏面図(図4に対応する図)である。
図10および図11に示す半導体装置20B(変形例2)において、図1乃至図7に示す実施の形態と異なり、封止樹脂部23は円柱形状を有している。この場合、封止樹脂部23の外面を構成する円と、円周Cとは、互いに同心円からなっている。
このような半導体装置20Bを製造する場合、封止樹脂部23を形成する工程(図6(c)参照)において、円柱形状の金型を用いることにより、このような円柱状の封止樹脂部23を作製することができる。
この場合、封止樹脂部23が平面から見て円形状からなっているので、半導体装置20Bに熱が加わった際、半導体装置20Bと実装基板45との熱膨張係数の相違による熱応力を周方向均一に分散させることができ、半導体装置20Bの実装信頼性を更に向上することができる。
(変形例3)
図12乃至図14は、本実施の形態の一変形例による半導体装置20Cを示している。すなわち図12は、半導体装置20Cの断面図(図2に対応する図)であり、図13は、半導体装置20Cの平面図(図3に対応する図)であり、図14は、半導体装置20Cの裏面図(図4に対応する図)である。
図12乃至図14に示す半導体装置20C(変形例3)において、図1乃至図7に示す実施の形態と異なり、各リード部16は、平面から見て複数(2つ)の円周CおよびCのうちいずれかの円周上に配置されている。
すなわち図13に示すように、各リード部16の内部端子17は、2つの円周CおよびCのうちいずれか一方の円周上に配置されており、かつ千鳥状に配列されている。円周CおよびCは、互いに同心円の関係にあり、その径は円周Cの方が大きい。
同様に、図14に示す半導体装置20Cの裏面において、各リード部16の外部端子18は、2つの円周CおよびCのうちいずれか一方の円周上に配置されており、かつ千鳥状に配列されている。
なお、内部端子17および外部端子18の面積および形状は、それらが配置されている円周毎に異ならせても良い。
このように各リード部16を複数の円周CおよびC上に配置したことにより、半導体装置20Cに熱ストレスが加わった際、はんだ部41の実装信頼性を向上させることができるとともに、半導体装置20Cの裏面において外部端子18を効率良く配置することができ、半導体素子21の多ピン化に対応することができる。
(変形例4)
図15および図16は、本実施の形態の一変形例による半導体装置20Dを示している。すなわち図15は、半導体装置20Dの平面図(図3に対応する図)であり、図16は、半導体装置20Dの裏面図(図4に対応する図)である。
図15および図16に示す半導体装置20D(変形例4)は、図8および図9に示す変形例1と、図12乃至図14に示す変形例3とを組合せたものである。
すなわち、図15および図16に示す半導体装置20Dにおいて、封止樹脂部23の4つの角部に、それぞれ平面略卵形状の外部端子71(追加の外部端子)が配置されている。また、各リード部16は、平面から見て2つの円周CおよびCのうちいずれかの円周上に配置されている。
(変形例5)
図17および図18は、本実施の形態の一変形例による半導体装置20Eを示している。すなわち図17は、半導体装置20Eの平面図(図3に対応する図)であり、図18は、半導体装置20Eの裏面図(図4に対応する図)である。
図17および図18に示す半導体装置20E(変形例5)は、図10および図11に示す変形例2と、図12乃至図14に示す変形例3とを組合せたものである。
すなわち、図17および図18に示す半導体装置20Eにおいて、封止樹脂部23は、円柱形状を有している。また、各リード部16は、平面から見て2つの円周CおよびCのうちいずれかの円周上に配置されている。
(変形例6)
図19乃至図21は、本実施の形態の一変形例による半導体装置20Fを示している。すなわち図19は、半導体装置20Fの断面図(図2に対応する図)であり、図20は、半導体装置20Fの平面図(図3に対応する図)であり、図21は、半導体装置20Fの裏面図(図4に対応する図)である。
図19乃至図21に示す半導体装置20F(変形例6)において、図1乃至図7に示す実施の形態と異なり、各リード部16は、平面から見て複数(3つ)の円周C、CおよびCのうちいずれかの円周上に配置されている。
すなわち図20に示すように、各リード部16の内部端子17は、3つの円周C、CおよびCのうちいずれかの円周上に配置されており、かつ千鳥状に配列されている。円周C、CおよびCは、互いに同心円の関係にあり、その径は円周C、C、Cという順に大きくなっている。
同様に、図21に示す半導体装置20Fの裏面において、各リード部16の外部端子18は、3つの円周C、CおよびCのうちいずれかの円周上に配置されており、かつ千鳥状に配列されている。
なお、内部端子17および外部端子18を4つ以上の円周上に配置することも考えられる。また、内部端子17および外部端子18の面積および形状は、それらが配置されている円周毎に異ならせても良い。
このように各リード部16を複数の円周C、CおよびC上に配置したことにより、半導体装置20Fに熱ストレスが加わった際の実装信頼性を向上させることができるとともに、半導体装置20Fの裏面において外部端子18を効率良く配置することができ、半導体素子21の多ピン化に対応することができる。
(変形例7)
図22および図23は、本実施の形態の一変形例による半導体装置20Gを示している。すなわち図22は、半導体装置20Gの平面図(図3に対応する図)であり、図23は、半導体装置20Gの裏面図(図4に対応する図)である。
図22および図23に示す半導体装置20G(変形例7)は、図8および図9に示す変形例1と、図19乃至図21に示す変形例6とを組合せたものである。
すなわち、図22および図23に示す半導体装置20Gにおいて、封止樹脂部23の4つの角部に、それぞれ平面略卵形状の外部端子71(追加の外部端子)が配置されている。また、各リード部16は、平面から見て3つの円周C、CおよびCのうちいずれかの円周上に配置されている。
(変形例8)
図24および図25は、本実施の形態の一変形例による半導体装置20Hを示している。すなわち図24は、半導体装置20Hの平面図(図3に対応する図)であり、図25は、半導体装置20Hの裏面図(図4に対応する図)である。
図24および図25に示す半導体装置20H(変形例8)は、図10および図11に示す変形例2と、図19乃至図21に示す変形例6とを組合せたものである。
すなわち、図24および図25に示す半導体装置20Hにおいて、封止樹脂部23は、円柱形状を有している。また、各リード部16は、平面から見て3つの円周C、CおよびCのうちいずれかの円周上に配置されている。
(変形例9)
図26は、本実施の形態の一変形例による半導体装置20Iを示している。すなわち図26は、半導体装置20Iの断面図(図2に対応する図)である。
図26に示す半導体装置20I(変形例9)において、図1乃至図7に示す実施の形態と異なり、封止樹脂部23は、半導体素子21および半導体素子21周囲に設けられた中央領域24と、中央領域24周縁に位置する周縁領域25とを有しており、中央領域24の厚みは、周縁領域25の厚みより厚くなっている。
この場合、封止樹脂部23の中央領域24は、截頭円錐形状からなっており、中央領域24の側面はテーパー形状となっている。また、周縁領域25は、平面矩形形状からなっていてもよく、平面円形状または平面多角形形状からなっていても良い。なお、中央領域24の形状は、截頭円錐形状に限らず、例えば円柱形状、ドーム形状または截頭多角錐形状としても良い。
このような半導体装置20Iを製造する場合、封止樹脂部23を形成する工程(図6(c)参照)において、截頭円錐形状の金型を用いることにより、このような截頭円錐形状の封止樹脂部23を作製することができる。
このほかの構成は、図1乃至図7に示す実施の形態と略同一である。
このように、封止樹脂部23の中央領域24の厚みを周縁領域25より厚くすることにより、熱膨張係数が相対的に低い封止樹脂部23の体積を減らしている。このことにより、半導体装置20全体の熱膨張係数を実装基板45の熱膨張係数に近づけることができるので、半導体装置20に熱が加わった際の熱応力を軽減し、実装信頼性を向上させることができる。
(変形例10)
図27は、本実施の形態の一変形例による半導体装置20Jを示している。図27は、半導体装置20Jの断面図(図2に対応する図)である。
図27に示す半導体装置20J(変形例10)において、図1乃至図7に示す実施の形態と異なり、封止樹脂部23の断面形状は、台形形状を有している。このような半導体装置20Jを製造する場合、封止樹脂部23を形成する工程(図6(c)参照)において、各半導体装置20Jに対応する個々の金型を用いることにより、このような形状の封止樹脂部23を作製することができる(個別モールドタイプ)。
このように、封止樹脂部23の断面形状を台形形状にすることにより、熱膨張係数が相対的に低い封止樹脂部23の体積を減らしている。このことにより、半導体装置20J全体の熱膨張係数を実装基板45(図7参照)の熱膨張係数に近づけることができるので、半導体装置20Jに熱が加わった際の熱応力を軽減し、実装信頼性を向上させることができる。
(変形例11)
図28および図29は、本実施の形態の一変形例による半導体装置20Kを示している。すなわち図28は、半導体装置20Kの平面図(図3に対応する図)であり、図29は、半導体装置20Kの裏面図(図4に対応する図)である。
図28および図29に示す半導体装置20K(変形例11)は、図8および図9に示す変形例1において、外部端子71(追加の外部端子)を、封止樹脂部23の4つの角部側から、各リード部16が配置された円周C上まで径方向内側に延ばしたものである。
このように、外部端子71(追加の外部端子)がリード部16近傍まで延びていることにより、リード部16に対する実装ストレスをさらに緩和することができる。
(変形例12)
図30および図31は、本実施の形態の一変形例による半導体装置20Lを示している。すなわち図30は、半導体装置20Lの平面図(図3に対応する図)であり、図31は、半導体装置20Lの裏面図(図4に対応する図)である。
図30および図31に示す半導体装置20L(変形例12)は、図15および図16に示す変形例4において、外部端子71(追加の外部端子)を、封止樹脂部23の4つの角部側から、各リード部16が配置された円周のうち最も内側の円周C上まで径方向内側に延ばしたものである。
このように、外部端子71(追加の外部端子)がリード部16近傍まで延びていることにより、リード部16に対する実装ストレスをさらに緩和することができる。
(変形例13)
図32および図33は、本実施の形態の一変形例による半導体装置20Mを示している。すなわち図32は、半導体装置20Mの平面図(図3に対応する図)であり、図33は、半導体装置20Mの裏面図(図4に対応する図)である。
図32および図33に示す半導体装置20M(変形例13)は、図22および図23に示す変形例7において、外部端子71(追加の外部端子)を、封止樹脂部23の4つの角部側から、各リード部16が配置された円周のうち最も内側の円周C上まで径方向内側に延ばしたものである。
このように、外部端子71(追加の外部端子)がリード部16近傍まで延びていることにより、リード部16に対する実装ストレスをさらに緩和することができる。
(変形例14)
図34および図35は、本実施の形態の一変形例による半導体装置20Nを示している。すなわち図34は、半導体装置20Nの平面図(図3に対応する図)であり、図35は、半導体装置20Nの断面図(図2に対応する図)である。
図34および図35に示す半導体装置20N(変形例14)において、複数のリード部16のうち少なくとも1つの上面に、外部突出端子65が形成されている。外部突出端子65は、封止樹脂部23(周縁領域25)に形成された開口部23aから露出し形成され、半導体装置20Nの上面からの接続を可能としている。なお外部突出端子65には、はんだやAgペーストなど一般的な接続材を用いることが可能である。
このように、外部突出端子65がリード部16の上面に形成されることにより、図35に示すように、下方の半導体装置20Nの外部突出端子65を、上方の半導体装置20Nの外部端子18に接続することができる。これにより、複数の半導体装置20Nを上下に積層することが可能となる。
上記実施の形態および変形例に開示されている複数の構成要素を必要に応じて適宜組み合わせることも可能である。あるいは、上記実施の形態および変形例に示される全構成要素から幾つかの構成要素を削除してもよい。
例えば、図8乃至図25、図28乃至図33に示す各変形例1〜8、11〜13と図26に示す変形例9とを組合せ、図8乃至図25、図28乃至図33に示す各半導体装置20A〜20H、20K〜20Mにおいて、封止樹脂部23の中央領域24の厚みを周縁領域25より厚くしても良い。あるいは、図8乃至図25、図28乃至図35に示す各変形例1〜8、11〜13と図27に示す変形例10とを組合せ、図8乃至図25、図28乃至図35に示す各変形例において、封止樹脂部23の断面形状を台形形状としても良い。
10 リードフレーム
15 ダイパッド
16 リード部
17 内部端子
18 外部端子
20、20A〜20M 半導体装置
21 半導体素子
22 ボンディングワイヤ(導電部)
23 封止樹脂部
27 めっき層
45 実装基板
55 ダイパッド対応部分
56 リード部対応部分
57 ハーフエッチング部

Claims (11)

  1. 半導体装置において、
    ダイパッドと、ダイパッドの周囲に配置された複数のリード部とを含むリードフレームと、
    リードフレームのダイパッド上に載置された半導体素子と、
    リードフレームのリード部と半導体素子とを電気的に接続する導電部と、
    リードフレーム、半導体素子および導電部を封止する封止樹脂部とを備え、
    各リード部は、封止樹脂部の裏面に露出する外部端子を有し、
    各リード部は、ダイパッドの周囲において平面から見て少なくとも1つの円周上に配置され、
    ダイパッドおよびリード部は、それぞれ封止樹脂部から裏面側に向けて突出しており、 封止樹脂部の角部に、各リード部の外部端子より面積が広く、かつダイパッド側に向けて徐々に先細となる追加の外部端子が配置されていることを特徴とする半導体装置。
  2. 追加の外部端子は、封止樹脂部の角部側から各リード部が配置された円周上まで延びていることを特徴とする請求項1に記載の半導体装置。
  3. 半導体装置において、
    ダイパッドと、ダイパッドの周囲に配置された複数のリード部とを含むリードフレームと、
    リードフレームのダイパッド上に載置された半導体素子と、
    リードフレームのリード部と半導体素子とを電気的に接続する導電部と、
    リードフレーム、半導体素子および導電部を封止する封止樹脂部とを備え、
    各リード部は、封止樹脂部の裏面に露出する外部端子を有し、
    ダイパッドおよびリード部は、それぞれ封止樹脂部から裏面側に向けて突出しており、 前記複数のリード部の外部端子は、ダイパッドの周囲において平面から見て互いに同心円の関係にある複数の円周上に千鳥状に配置されていることを特徴とする半導体装置。
  4. 各リード部は導電部が接続される内部端子を有し、各リード部の内部端子は、平面から見て、対応するリード部の外部端子と重なるように配置されていることを特徴とする請求項3に記載の半導体装置。
  5. 封止樹脂部は、直方体形状を有していることを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置。
  6. 封止樹脂部の断面形状は、台形形状を有していることを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置。
  7. 封止樹脂部は、半導体素子および半導体素子周囲に設けられた中央領域と、中央領域周縁に位置する周縁領域とを有し、中央領域の厚みは、周縁領域の厚みより厚いことを特徴とする請求項1乃至6のいずれか一項に記載の半導体装置。
  8. 封止樹脂部の中央領域は、截頭円錐形状からなることを特徴とする請求項7に記載の半導体装置。
  9. 少なくとも1つのリード部の上面に、他の半導体装置の裏面に接続可能な外部突出端子が形成されていることを特徴とする請求項1乃至のいずれか一項に記載の半導体装置。
  10. 半導体装置の製造方法において、
    金属基板を準備する工程と、
    金属基板の表面側からハーフエッチングを施すことにより、金属基板に、リードフレームのダイパッドに対応するダイパッド対応部分と、ダイパッド対応部分周囲に配置され、平面から見て少なくとも1つの円周上に配置されるリード部に対応するリード部対応部分とを形成する工程と、
    金属基板のうちダイパッド対応部分に、複数の端子部を有する半導体素子を載置する工程と、
    半導体素子の各端子部と金属基板のリード部対応部分とを、導電部により接続する工程と、
    金属基板の表面側、半導体素子、および導電部を封止樹脂部により封止する工程と、
    金属基板の裏面側からエッチングを施すことにより、ダイパッド対応部分およびリード部対応部分からそれぞれダイパッドおよびリード部を形成するとともに、ダイパッドおよびリード部をそれぞれ封止樹脂部から裏面側に向けて突出させる工程とを備え、
    封止樹脂部の角部に、各リード部の外部端子より面積が広く、かつダイパッド側に向けて徐々に先細となる追加の外部端子が配置されていることを特徴とする半導体装置の製造方法。
  11. 半導体装置の製造方法において、
    金属基板を準備する工程と、
    金属基板の表面側からハーフエッチングを施すことにより、金属基板に、リードフレームのダイパッドに対応するダイパッド対応部分と、ダイパッド対応部分周囲に配置され、リード部に対応するリード部対応部分とを形成する工程と、
    金属基板のうちダイパッド対応部分に、複数の端子部を有する半導体素子を載置する工程と、
    半導体素子の各端子部と金属基板のリード部対応部分とを、導電部により接続する工程と、
    金属基板の表面側、半導体素子、および導電部を封止樹脂部により封止する工程と、
    金属基板の裏面側からエッチングを施すことにより、ダイパッド対応部分およびリード部対応部分からそれぞれダイパッドおよびリード部を形成するとともに、ダイパッドおよびリード部をそれぞれ封止樹脂部から裏面側に向けて突出させる工程とを備え、
    前記複数のリード部の外部端子は、ダイパッドの周囲において平面から見て互いに同心円の関係にある複数の円周上に千鳥状に配置されていることを特徴とする半導体装置の製造方法。
JP2011072410A 2010-09-28 2011-03-29 半導体装置および半導体装置の製造方法 Active JP5910909B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011072410A JP5910909B2 (ja) 2011-03-29 2011-03-29 半導体装置および半導体装置の製造方法
US13/230,128 US9263374B2 (en) 2010-09-28 2011-09-12 Semiconductor device and manufacturing method therefor
CN2011102995699A CN102420198A (zh) 2010-09-28 2011-09-28 半导体器件以及半导体器件的制造方法
CN201510617413.9A CN105206586B (zh) 2010-09-28 2011-09-28 半导体器件以及半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011072410A JP5910909B2 (ja) 2011-03-29 2011-03-29 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012209347A JP2012209347A (ja) 2012-10-25
JP5910909B2 true JP5910909B2 (ja) 2016-04-27

Family

ID=47188868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011072410A Active JP5910909B2 (ja) 2010-09-28 2011-03-29 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5910909B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6326647B2 (ja) * 2015-02-20 2018-05-23 大口マテリアル株式会社 半導体素子搭載用リードフレーム及びその製造方法
JP6842649B2 (ja) * 2016-09-02 2021-03-17 大日本印刷株式会社 リードフレームおよび半導体装置
JP7156141B2 (ja) * 2019-04-02 2022-10-19 株式会社デンソー 半導体モジュール

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354675A (ja) * 1998-06-09 1999-12-24 Sony Corp 半導体装置
JP2000208665A (ja) * 1999-01-13 2000-07-28 Pfu Ltd 小型半導体装置および小型半導体装置の実装構造
US6812552B2 (en) * 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP2009016608A (ja) * 2007-07-05 2009-01-22 Mitsui High Tec Inc 半導体装置及びその製造方法
JP2009049173A (ja) * 2007-08-20 2009-03-05 Mitsui High Tec Inc 半導体装置及びその製造方法
JP5278037B2 (ja) * 2009-02-26 2013-09-04 大日本印刷株式会社 樹脂封止型半導体装置

Also Published As

Publication number Publication date
JP2012209347A (ja) 2012-10-25

Similar Documents

Publication Publication Date Title
JP4705784B2 (ja) イメージセンサデバイスの製造方法
JP3155741B2 (ja) Cspのbga構造を備えた半導体パッケージ
US6646339B1 (en) Thin and heat radiant semiconductor package and method for manufacturing
US8736030B2 (en) Quad flat non-leaded package structure with electromagnetic interference shielding function and method for fabricating the same
US9263374B2 (en) Semiconductor device and manufacturing method therefor
US8455304B2 (en) Routable array metal integrated circuit package fabricated using partial etching process
US8304268B2 (en) Fabrication method of semiconductor package structure
JP2001189415A (ja) ワイヤボンディング方法及びこれを用いた半導体パッケージ
JPH1154658A (ja) 半導体装置及びその製造方法並びにフレーム構造体
JP5910909B2 (ja) 半導体装置および半導体装置の製造方法
US6344687B1 (en) Dual-chip packaging
JP5776968B2 (ja) 半導体装置および半導体装置の製造方法
JP5699331B2 (ja) 半導体装置および半導体装置の製造方法
JP2006140208A (ja) 樹脂封止型半導体装置及びダイパッド付きリードフレーム並びにダイパッド付きリードフレームの製造方法
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
CN111199924B (zh) 半导体封装结构及其制作方法
JP5772146B2 (ja) 半導体装置および半導体装置の製造方法
JP6164536B2 (ja) 半導体装置および半導体装置の製造方法
JP5699322B2 (ja) 半導体装置
JP2015092635A (ja) 半導体装置および半導体装置の製造方法
TW202042315A (zh) 封裝結構及其製作方法
JP2018064062A (ja) リードフレームおよび半導体装置
JP4695672B2 (ja) 半導体装置
TWI612587B (zh) 一種無基板半導體封裝製造方法
JP2022173569A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160317

R150 Certificate of patent or registration of utility model

Ref document number: 5910909

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02