JP5910909B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5910909B2 JP5910909B2 JP2011072410A JP2011072410A JP5910909B2 JP 5910909 B2 JP5910909 B2 JP 5910909B2 JP 2011072410 A JP2011072410 A JP 2011072410A JP 2011072410 A JP2011072410 A JP 2011072410A JP 5910909 B2 JP5910909 B2 JP 5910909B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead
- die pad
- sealing resin
- metal substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、半導体装置の製造方法において、金属基板を準備する工程と、金属基板の表面側からハーフエッチングを施すことにより、金属基板に、リードフレームのダイパッドに対応するダイパッド対応部分と、ダイパッド対応部分周囲に配置され、リード部に対応するリード部対応部分とを形成する工程と、金属基板のうちダイパッド対応部分に、複数の端子部を有する半導体素子を載置する工程と、半導体素子の各端子部と金属基板のリード部対応部分とを、導電部により接続する工程と、金属基板の表面側、半導体素子、および導電部を封止樹脂部により封止する工程と、金属基板の裏面側からエッチングを施すことにより、ダイパッド対応部分およびリード部対応部分からそれぞれダイパッドおよびリード部を形成するとともに、ダイパッドおよびリード部をそれぞれ封止樹脂部から裏面側に向けて突出させる工程とを備え、前記複数のリード部の外部端子は、ダイパッドの周囲において平面から見て互いに同心円の関係にある複数の円周上に千鳥状に配置されていることを特徴とする半導体装置の製造方法である。
まず、図1乃至図4により、本発明の一実施の形態による半導体装置の構成について説明する。図1乃至図4は、本発明の一実施の形態による半導体装置を示す図である。
次に、図1乃至図4に示す半導体装置20の製造方法について、図5(a)−(f)および図6(a)−(g)を用いて説明する。なお、以下においては、1枚の金属基板11から複数の半導体装置20を製造する工程について説明するが、これに限らず、1枚の金属基板11から1つの半導体装置20を製造することも可能である。
次にこのような構成からなる本実施の形態の作用について、図7を用いて説明する。図7は、本実施の形態による半導体装置が実装基板上に実装されている状態を示す断面図である。
次に、図8乃至図35により、本発明による半導体装置の各種変形例について説明する。図8乃至図35において、図1乃至図7に示す実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
図8および図9は、本実施の形態の一変形例による半導体装置20Aを示している。すなわち図8は、半導体装置20Aの平面図(図3に対応する図)であり、図9は、半導体装置20Aの裏面図(図4に対応する図)である。
図10および図11は、本実施の形態の一変形例による半導体装置20Bを示している。すなわち図10は、半導体装置20Bの平面図(図3に対応する図)であり、図11は、半導体装置20Bの裏面図(図4に対応する図)である。
図12乃至図14は、本実施の形態の一変形例による半導体装置20Cを示している。すなわち図12は、半導体装置20Cの断面図(図2に対応する図)であり、図13は、半導体装置20Cの平面図(図3に対応する図)であり、図14は、半導体装置20Cの裏面図(図4に対応する図)である。
図15および図16は、本実施の形態の一変形例による半導体装置20Dを示している。すなわち図15は、半導体装置20Dの平面図(図3に対応する図)であり、図16は、半導体装置20Dの裏面図(図4に対応する図)である。
図17および図18は、本実施の形態の一変形例による半導体装置20Eを示している。すなわち図17は、半導体装置20Eの平面図(図3に対応する図)であり、図18は、半導体装置20Eの裏面図(図4に対応する図)である。
図19乃至図21は、本実施の形態の一変形例による半導体装置20Fを示している。すなわち図19は、半導体装置20Fの断面図(図2に対応する図)であり、図20は、半導体装置20Fの平面図(図3に対応する図)であり、図21は、半導体装置20Fの裏面図(図4に対応する図)である。
図22および図23は、本実施の形態の一変形例による半導体装置20Gを示している。すなわち図22は、半導体装置20Gの平面図(図3に対応する図)であり、図23は、半導体装置20Gの裏面図(図4に対応する図)である。
図24および図25は、本実施の形態の一変形例による半導体装置20Hを示している。すなわち図24は、半導体装置20Hの平面図(図3に対応する図)であり、図25は、半導体装置20Hの裏面図(図4に対応する図)である。
図26は、本実施の形態の一変形例による半導体装置20Iを示している。すなわち図26は、半導体装置20Iの断面図(図2に対応する図)である。
図27は、本実施の形態の一変形例による半導体装置20Jを示している。図27は、半導体装置20Jの断面図(図2に対応する図)である。
図28および図29は、本実施の形態の一変形例による半導体装置20Kを示している。すなわち図28は、半導体装置20Kの平面図(図3に対応する図)であり、図29は、半導体装置20Kの裏面図(図4に対応する図)である。
図30および図31は、本実施の形態の一変形例による半導体装置20Lを示している。すなわち図30は、半導体装置20Lの平面図(図3に対応する図)であり、図31は、半導体装置20Lの裏面図(図4に対応する図)である。
図32および図33は、本実施の形態の一変形例による半導体装置20Mを示している。すなわち図32は、半導体装置20Mの平面図(図3に対応する図)であり、図33は、半導体装置20Mの裏面図(図4に対応する図)である。
図34および図35は、本実施の形態の一変形例による半導体装置20Nを示している。すなわち図34は、半導体装置20Nの平面図(図3に対応する図)であり、図35は、半導体装置20Nの断面図(図2に対応する図)である。
15 ダイパッド
16 リード部
17 内部端子
18 外部端子
20、20A〜20M 半導体装置
21 半導体素子
22 ボンディングワイヤ(導電部)
23 封止樹脂部
27 めっき層
45 実装基板
55 ダイパッド対応部分
56 リード部対応部分
57 ハーフエッチング部
Claims (11)
- 半導体装置において、
ダイパッドと、ダイパッドの周囲に配置された複数のリード部とを含むリードフレームと、
リードフレームのダイパッド上に載置された半導体素子と、
リードフレームのリード部と半導体素子とを電気的に接続する導電部と、
リードフレーム、半導体素子および導電部を封止する封止樹脂部とを備え、
各リード部は、封止樹脂部の裏面に露出する外部端子を有し、
各リード部は、ダイパッドの周囲において平面から見て少なくとも1つの円周上に配置され、
ダイパッドおよびリード部は、それぞれ封止樹脂部から裏面側に向けて突出しており、 封止樹脂部の角部に、各リード部の外部端子より面積が広く、かつダイパッド側に向けて徐々に先細となる追加の外部端子が配置されていることを特徴とする半導体装置。 - 追加の外部端子は、封止樹脂部の角部側から各リード部が配置された円周上まで延びていることを特徴とする請求項1に記載の半導体装置。
- 半導体装置において、
ダイパッドと、ダイパッドの周囲に配置された複数のリード部とを含むリードフレームと、
リードフレームのダイパッド上に載置された半導体素子と、
リードフレームのリード部と半導体素子とを電気的に接続する導電部と、
リードフレーム、半導体素子および導電部を封止する封止樹脂部とを備え、
各リード部は、封止樹脂部の裏面に露出する外部端子を有し、
ダイパッドおよびリード部は、それぞれ封止樹脂部から裏面側に向けて突出しており、 前記複数のリード部の外部端子は、ダイパッドの周囲において平面から見て互いに同心円の関係にある複数の円周上に千鳥状に配置されていることを特徴とする半導体装置。 - 各リード部は導電部が接続される内部端子を有し、各リード部の内部端子は、平面から見て、対応するリード部の外部端子と重なるように配置されていることを特徴とする請求項3に記載の半導体装置。
- 封止樹脂部は、直方体形状を有していることを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置。
- 封止樹脂部の断面形状は、台形形状を有していることを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置。
- 封止樹脂部は、半導体素子および半導体素子周囲に設けられた中央領域と、中央領域周縁に位置する周縁領域とを有し、中央領域の厚みは、周縁領域の厚みより厚いことを特徴とする請求項1乃至6のいずれか一項に記載の半導体装置。
- 封止樹脂部の中央領域は、截頭円錐形状からなることを特徴とする請求項7に記載の半導体装置。
- 少なくとも1つのリード部の上面に、他の半導体装置の裏面に接続可能な外部突出端子が形成されていることを特徴とする請求項1乃至8のいずれか一項に記載の半導体装置。
- 半導体装置の製造方法において、
金属基板を準備する工程と、
金属基板の表面側からハーフエッチングを施すことにより、金属基板に、リードフレームのダイパッドに対応するダイパッド対応部分と、ダイパッド対応部分周囲に配置され、平面から見て少なくとも1つの円周上に配置されるリード部に対応するリード部対応部分とを形成する工程と、
金属基板のうちダイパッド対応部分に、複数の端子部を有する半導体素子を載置する工程と、
半導体素子の各端子部と金属基板のリード部対応部分とを、導電部により接続する工程と、
金属基板の表面側、半導体素子、および導電部を封止樹脂部により封止する工程と、
金属基板の裏面側からエッチングを施すことにより、ダイパッド対応部分およびリード部対応部分からそれぞれダイパッドおよびリード部を形成するとともに、ダイパッドおよびリード部をそれぞれ封止樹脂部から裏面側に向けて突出させる工程とを備え、
封止樹脂部の角部に、各リード部の外部端子より面積が広く、かつダイパッド側に向けて徐々に先細となる追加の外部端子が配置されていることを特徴とする半導体装置の製造方法。 - 半導体装置の製造方法において、
金属基板を準備する工程と、
金属基板の表面側からハーフエッチングを施すことにより、金属基板に、リードフレームのダイパッドに対応するダイパッド対応部分と、ダイパッド対応部分周囲に配置され、リード部に対応するリード部対応部分とを形成する工程と、
金属基板のうちダイパッド対応部分に、複数の端子部を有する半導体素子を載置する工程と、
半導体素子の各端子部と金属基板のリード部対応部分とを、導電部により接続する工程と、
金属基板の表面側、半導体素子、および導電部を封止樹脂部により封止する工程と、
金属基板の裏面側からエッチングを施すことにより、ダイパッド対応部分およびリード部対応部分からそれぞれダイパッドおよびリード部を形成するとともに、ダイパッドおよびリード部をそれぞれ封止樹脂部から裏面側に向けて突出させる工程とを備え、
前記複数のリード部の外部端子は、ダイパッドの周囲において平面から見て互いに同心円の関係にある複数の円周上に千鳥状に配置されていることを特徴とする半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011072410A JP5910909B2 (ja) | 2011-03-29 | 2011-03-29 | 半導体装置および半導体装置の製造方法 |
US13/230,128 US9263374B2 (en) | 2010-09-28 | 2011-09-12 | Semiconductor device and manufacturing method therefor |
CN2011102995699A CN102420198A (zh) | 2010-09-28 | 2011-09-28 | 半导体器件以及半导体器件的制造方法 |
CN201510617413.9A CN105206586B (zh) | 2010-09-28 | 2011-09-28 | 半导体器件以及半导体器件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011072410A JP5910909B2 (ja) | 2011-03-29 | 2011-03-29 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012209347A JP2012209347A (ja) | 2012-10-25 |
JP5910909B2 true JP5910909B2 (ja) | 2016-04-27 |
Family
ID=47188868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011072410A Active JP5910909B2 (ja) | 2010-09-28 | 2011-03-29 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5910909B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6326647B2 (ja) * | 2015-02-20 | 2018-05-23 | 大口マテリアル株式会社 | 半導体素子搭載用リードフレーム及びその製造方法 |
JP6842649B2 (ja) * | 2016-09-02 | 2021-03-17 | 大日本印刷株式会社 | リードフレームおよび半導体装置 |
JP7156141B2 (ja) * | 2019-04-02 | 2022-10-19 | 株式会社デンソー | 半導体モジュール |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11354675A (ja) * | 1998-06-09 | 1999-12-24 | Sony Corp | 半導体装置 |
JP2000208665A (ja) * | 1999-01-13 | 2000-07-28 | Pfu Ltd | 小型半導体装置および小型半導体装置の実装構造 |
US6812552B2 (en) * | 2002-04-29 | 2004-11-02 | Advanced Interconnect Technologies Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
JP2009016608A (ja) * | 2007-07-05 | 2009-01-22 | Mitsui High Tec Inc | 半導体装置及びその製造方法 |
JP2009049173A (ja) * | 2007-08-20 | 2009-03-05 | Mitsui High Tec Inc | 半導体装置及びその製造方法 |
JP5278037B2 (ja) * | 2009-02-26 | 2013-09-04 | 大日本印刷株式会社 | 樹脂封止型半導体装置 |
-
2011
- 2011-03-29 JP JP2011072410A patent/JP5910909B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012209347A (ja) | 2012-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4705784B2 (ja) | イメージセンサデバイスの製造方法 | |
JP3155741B2 (ja) | Cspのbga構造を備えた半導体パッケージ | |
US6646339B1 (en) | Thin and heat radiant semiconductor package and method for manufacturing | |
US8736030B2 (en) | Quad flat non-leaded package structure with electromagnetic interference shielding function and method for fabricating the same | |
US9263374B2 (en) | Semiconductor device and manufacturing method therefor | |
US8455304B2 (en) | Routable array metal integrated circuit package fabricated using partial etching process | |
US8304268B2 (en) | Fabrication method of semiconductor package structure | |
JP2001189415A (ja) | ワイヤボンディング方法及びこれを用いた半導体パッケージ | |
JPH1154658A (ja) | 半導体装置及びその製造方法並びにフレーム構造体 | |
JP5910909B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US6344687B1 (en) | Dual-chip packaging | |
JP5776968B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5699331B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006140208A (ja) | 樹脂封止型半導体装置及びダイパッド付きリードフレーム並びにダイパッド付きリードフレームの製造方法 | |
US20150084171A1 (en) | No-lead semiconductor package and method of manufacturing the same | |
CN111199924B (zh) | 半导体封装结构及其制作方法 | |
JP5772146B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6164536B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5699322B2 (ja) | 半導体装置 | |
JP2015092635A (ja) | 半導体装置および半導体装置の製造方法 | |
TW202042315A (zh) | 封裝結構及其製作方法 | |
JP2018064062A (ja) | リードフレームおよび半導体装置 | |
JP4695672B2 (ja) | 半導体装置 | |
TWI612587B (zh) | 一種無基板半導體封裝製造方法 | |
JP2022173569A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150602 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160317 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5910909 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |