JP6164536B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6164536B2
JP6164536B2 JP2015139676A JP2015139676A JP6164536B2 JP 6164536 B2 JP6164536 B2 JP 6164536B2 JP 2015139676 A JP2015139676 A JP 2015139676A JP 2015139676 A JP2015139676 A JP 2015139676A JP 6164536 B2 JP6164536 B2 JP 6164536B2
Authority
JP
Japan
Prior art keywords
relay
die pad
portions
semiconductor element
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015139676A
Other languages
English (en)
Other versions
JP2015181206A (ja
Inventor
田 正 親 増
田 正 親 増
田 幸 治 冨
田 幸 治 冨
木 博 通 鈴
木 博 通 鈴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2015139676A priority Critical patent/JP6164536B2/ja
Publication of JP2015181206A publication Critical patent/JP2015181206A/ja
Application granted granted Critical
Publication of JP6164536B2 publication Critical patent/JP6164536B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に係り、とりわけ半導体装置の小型化を図るとともに半導体素子の多ピン化に対応することが可能な、半導体装置および半導体装置の製造方法に関する。
近年、半導体装置は、高集積化や小型化技術の進歩、電子機器の高性能化と軽薄短小化の傾向から、LSIのASICに代表されるように、ますます高集積化、高機能化が進んできている。このように高集積化、高機能化された半導体装置においては、外部端子(ピン)の総和の増加や更なる多端子(ピン)化が要請されている。
このような半導体装置としては、リードフレームにICチップ、LSIチップなどの半導体チップが搭載され、絶縁性樹脂で封止された構造をもつ半導体パッケージがある。具体的には、QFN(Quad Flat Non-leaded package)やSON(Small Outline Non-leaded Package)などの薄型で実装面積の小さいタイプのものが知られている。また半田ボールをパッケージの外部端子として備えた表面実装型パッケージであるBGA(Ball Grid Array)と呼ばれる樹脂封止型の半導体装置が量産されている。さらに、BGAの半田ボールに代えてマトリックス状の平面電極からなる外部端子が設けられた表面実装型パッケージとして、LGA(Land Grid Array)と呼ばれる半導体装置が存在する。
特開平11−163024号公報
このような従来の半導体装置として、例えば特許文献1に記載されたものが知られている。すなわち、特許文献1には、高信頼性を維持し、高密度化を低コストで行える半導体装置と、これを組立てるリードフレームやダウンサイジング化に好適の半導体装置の製造方法とを提供するものである。この半導体装置は、封止樹脂に形成された開口部を介して、半田ボールが他の基板と接合可能に露出している。
特許文献1記載の半導体装置は、ベースのCu材を全てエッチングにより除去して、半田ボール付けを行ったFan−out構造(端子部を半導体素子の周縁方向外方に配置した構造)からなるBGAであるが、更に小型化および多ピン化を図るため、Fan−in/out構造(端子部を半導体素子の周縁方向内方および外方に配置した構造)のパッケージを作製することは、その構造上困難であると考えられる。
本発明はこのような点を考慮してなされたものであり、半導体装置の小型化を図るとともに半導体素子の多ピン化に対応することが可能な、半導体装置および半導体装置の製造方法を提供することを目的とする。
本発明は、ダイパッドとダイパッド周囲に配置されたリード部とを有するリードフレームと、リードフレームのダイパッド上に載置され、複数の端子部を有する半導体素子と、リードフレームのリード部と半導体素子の各端子部とを電気的に接続する導電部と、リードフレーム、半導体素子、および導電部を封止する封止樹脂部とを備え、リード部は、ダイパッド側から外方に向けて放射状に延びる複数の放射状部分と、放射状部分周囲に位置する中継部分とを含み、半導体素子の各端子部は、導電部により放射状部分または中継部分に接続され、放射状部分または中継部分の裏面に、ハーフエッチング部を形成し、放射状部分、中継部分、またはダイパッドのうちいずれかの裏面に、基板側端子と接続可能な接続端子部が設けられていることを特徴とする半導体装置である。
本発明において、ダイパッドは、半導体素子を支持する複数のダイパッド支持部からなることを特徴とする半導体装置である。
本発明は、各ダイパッド支持部の裏面に、基板側端子と接続可能な接続端子部が設けられていることを特徴とする半導体装置である。
本発明は、各ダイパッド支持部に、ダイパッド支持部から外方に向けて放射状に延びる放射状部分が連結されていることを特徴とする半導体装置である。
本発明は、複数の中継部分のうち少なくとも一つは、リードフレームの全厚に対応する厚みを有する外部中継部分からなることを特徴とする半導体装置である。
本発明は、複数の外部中継部分が設けられ、各外部中継部分は平面円形状をもち、各外部中継部分の中心は、それぞれ平面から見て同心円上に配置されていることを特徴とする半導体装置である。
本発明は、複数の中継部分のうち少なくとも一つは、ハーフエッチングにより形成されるとともにリードフレームの全厚より薄い内部中継部分からなることを特徴とする半導体装置である。
本発明は、複数の内部中継部分が設けられ、各内部中継部分は平面円弧形状をもち、各内部中継部分を構成する円弧は、それぞれ平面から見て同心円上に配置されていることを特徴とする半導体装置である。
本発明は、封止樹脂部は、半導体素子および半導体素子周囲に設けられた中央領域と、中央領域周縁に位置する周縁領域とを有し、中央領域の厚みは、周縁領域の厚みより厚いことを特徴とする半導体装置である。
本発明は、封止樹脂部の周縁領域内部に、周縁領域を補強する複数の補強部材が埋設されていることを特徴とする半導体装置である。
本発明は、封止樹脂部の中央領域は、截頭円錐形状からなることを特徴とする半導体装置である。
本発明は、封止樹脂部に複数の補強部材が埋設され、各補強部材は、封止樹脂部の周縁部においてそれぞれ封止樹脂部の裏面側まで延びていることを特徴とする半導体装置である。
本発明は、封止樹脂部の断面形状は、台形形状を有していることを特徴とする半導体装置である。
本発明は、放射状部分または中継部分の上面に、他の半導体装置の裏面に接続可能な外部突出端子が形成されていることを特徴とする半導体装置である。
本発明は、半導体装置の製造方法において、金属基板を準備する工程と、金属基板の表面側からハーフエッチングを施すことにより、金属基板に、リードフレームのダイパッドに対応するダイパッド対応部分と、ダイパッド対応部分周囲に配置され、リード部に対応するリード部対応部分とを形成する工程と、金属基板のうちダイパッド対応部分に、複数の端子部を有する半導体素子を載置する工程と、半導体素子の各端子部と金属基板のリード部対応部分とを、導電部により接続する工程と、金属基板の表面側、半導体素子、および導電部を封止樹脂部により封止する工程と、金属基板の裏面側からハーフエッチングを施すことにより、ダイパッド対応部分およびリード部対応部分からそれぞれダイパッドおよびリード部を形成する工程であって、リード部は、ダイパッド側から外方に向けて放射状に延びる複数の放射状部分と、放射状部分周囲に位置する中継部分とを含み、かつ放射状部分または中継部分の裏面にハーフエッチング部が形成される、工程と、放射状部分、中継部分、またはダイパッドのうちいずれかの裏面に、基板側端子と接続可能な接続端子部を設ける工程とを備えたことを特徴とする半導体装置の製造方法である。
本発明によれば、リード部は、ダイパッド側から外方に向けて放射状に延びる複数の放射状部分と、放射状部分周囲に位置する中継部分とを含み、半導体素子の各端子部は、導電部により放射状部分または中継部分に接続され、放射状部分または中継部分の裏面に、ハーフエッチング部を形成し、放射状部分、中継部分、またはダイパッドのうちいずれかの裏面に、基板側端子と接続可能な接続端子部を設けている。これにより、基板側端子と接続するための接続端子部を、半導体素子の周縁方向内方および外方に分散して配置することができる(Fan−in/out構造)。また、半導体素子の複数の端子部をまとめて一つの中継部分に接続し、この中継部分を介して、複数の端子部を1つの基板側端子に接続することができる。この結果、半導体装置を小型化するとともに、半導体素子の多ピン化に対応することができる。
本発明の一実施の形態による半導体装置を示す平面図であって、リードフレーム表面側の封止樹脂部を取り除いた状態を示す図。 本発明の一実施の形態による半導体装置を示す部分断面図(図1のA−A線断面図)。 本発明の一実施の形態による半導体装置を示す部分斜視図(図1のB方向から見た図)。 本発明の一実施の形態による半導体装置を示す外観斜視図。 本発明の一実施の形態による半導体装置の製造方法を示す部分断面図(図2に対応する図)。 本発明の一実施の形態による半導体装置の製造方法を示す部分断面図(図2に対応する図)。 本発明の変形例による半導体装置を示す部分断面図(図2に対応する図)。 本発明の変形例による半導体装置を示す部分断面図(図2に対応する図)。 本発明の他の変形例による半導体装置を示す部分断面図(図2に対応する図)。 図9に示す半導体装置を示す外観斜視図(図4に対応する図)。 本発明の他の変形例による半導体装置を示す部分断面図(図2に対応する図)。 図11に示す半導体装置を示す外観斜視図(図4に対応する図)。 本発明の他の変形例による半導体装置を示す部分断面図(図2に対応する図)。 本発明の他の変形例による半導体装置を示す部分断面図(図2に対応する図)。
以下、本発明の実施の形態について、図1乃至図14を参照して説明する。
半導体装置の構成
まず、図1乃至図4により、本発明の一実施の形態による半導体装置について説明する。図1乃至図4は、本発明の一実施の形態による半導体装置を示す図である。
図1乃至図3に示すように、本実施の形態による半導体装置20は、ダイパッド15と、ダイパッド15の周囲に配置された複数のリード部16とを有するリードフレーム10と、リードフレーム10のダイパッド15上に載置され、複数の端子部21aを有する半導体素子21とを備えている。
このうちリードフレーム10のリード部16と、半導体素子21の端子部21aとは、ボンディングワイヤ(導電部)22により電気的に接続されている。また、リードフレーム10、半導体素子21、およびボンディングワイヤ22は、封止樹脂部23によって樹脂封止されている。
なお、図4に示すように、半導体装置20は、平面から見て矩形形状を有しており、全体としてハット形状(帽子形状)を有している。
図1乃至図3において、リードフレーム10は、銅、銅合金、42合金(Ni42%のFe合金)等の金属材料からなっている。リードフレーム10のダイパッド15およびリード部16は、上述した金属材料からなる1枚の金属基板を用いて、例えばエッチング加工により各々形成されたものである。
また、ダイパッド15は、半導体素子21を支持する複数(本実施の形態では4個)のダイパッド支持部15aからなっている。各ダイパッド支持部15aの表面は、半導体素子21の載置面となっており、封止樹脂部23によって完全に覆われている。各ダイパッド支持部15aの裏面は、後述するように、封止樹脂部23から外方に露出するとともに、はんだ部29が設けられている。
一方、図3および図4に示すように、リード部16は、ダイパッド15側から半導体素子21の周縁方向外方に向けて放射状に延びる複数の放射状部分41、42と、放射状部分41、42周囲に位置する中継部分43、44とを含んでいる。
このうち複数の放射状部分41、42は、第1の放射状部分41と、第2の放射状部分42とからなっている。
各第1の放射状部分41は、それぞれダイパッド支持部15aに連結されるとともに、各ダイパッド支持部15aから半導体素子21の外方に向けて直線状に延びている。また、各第1の放射状部分41は、半導体素子21の周縁方向外方において、外部中継部分43(後述)に連結されている。
第2の放射状部分42は、半導体素子21の周縁方向内方に位置する外部中継部分43(後述)に連結されるとともに、この外部中継部分43から半導体素子21の外方に向けて直線状に延びている。半導体素子21の周縁方向外方において、各第2の放射状部分42の先端にボンディングワイヤ22が接続されている。
一方、複数の中継部分43、44は、主に実装基板45の基板側端子51(図2)に接続するための外部中継部分43と、主に端子部21a同士または端子部21aと外部中継部分43との接続を図るための内部中継部分44とを含んでいる。この場合、外部中継部分43と内部中継部分44とは、それぞれ複数設けられている。
図1に示すように、各外部中継部分43は、それぞれ平面円形状をもっている。この場合、各外部中継部分43の中心は、それぞれ平面から見て同心円上に配置されている。外部中継部分43の径は、例えば0.2mm〜0.5mmとすることができる。
すなわち、各外部中継部分43の中心は、5つの円周C〜Cのうちいずれか一つの円周上に配置されている。5つの円周C〜Cは、互いに同心円の関係にあり、その径は、円周Cから円周Cに向かうにつれて徐々に大きくなっている。また、最も中心の円周Cは、半導体素子21の周縁方向内方に位置している。
一方、内部中継部分44は、それぞれ平面円弧形状をもち、各内部中継部分44を構成する円弧は、それぞれ平面から見て同心円上に配置されている。内部中継部分44の幅は、例えば0.5mm〜1.2mmとすることができ、内部中継部分44の長さは、例えば1.0mm〜2.5mmとすることができる。
すなわち、各内部中継部分44は、上述した5つの円周C〜Cのうちいずれか一つ(とりわけ円周CおよびC)の円周上に配置され、各円周C〜Cの一部を構成している。なお、内部中継部分44の形状は、平面円弧形状に限られるものではなく、例えば各外部中継部分43間を縫うように、平面鉤形状または平面クランク形状を有していても良い。
一方、半導体素子21の各端子部21aは、ボンディングワイヤ22により放射状部分41、42または中継部分(外部中継部分43、内部中継部分44)のいずれかに接続されている。
すなわち、図1に示すように、半導体素子21の複数の端子部21aのうち一部の端子部21aは、ボンディングワイヤ22により、外部中継部分43に接続されている。また、他の一部の端子部21aは、ボンディングワイヤ22により、内部中継部分44に接続されている。さらに、他の一部の端子部21aは、ボンディングワイヤ22により、第2の放射状部分42に接続されている。
また、複数の内部中継部分44のうち一部の内部中継部分44は、ボンディングワイヤ22により、半導体素子21の端子部21aおよび外部中継部分43に接続されている。
また、他の一部の内部中継部分44は、ボンディングワイヤ22により、複数の端子部21aに接続されている。
このように、複数の端子部21aをまとめて一つの内部中継部分44に接続し、さらにこの内部中継部分44を一つの外部中継部分43に接続することにより、外部中継部分43の数を全体の減らすことができる。このことにより、半導体装置20内のスペースを効率良く利用することができ、半導体装置を小型化するとともに、半導体素子21の多ピン化に対応することができる。なお、このように一つの内部中継部分44にまとめて接続される端子としては、GND(グランド)端子や電源端子等を挙げることができる。
ところで、図2に示すように、リード部16のうち、所望の放射状部分(第1の放射状部分41、第2の放射状部分42)または所望の中継部分(外部中継部分43、内部中継部分44)の裏面に、リードフレーム10の全厚より薄いハーフエッチング部17が形成されている。
すなわち、本実施の形態において、リード部16のうち、内部中継部分44、第1の放射状部分41、および第2の放射状部分42に、それぞれハーフエッチング部17が形成されており、リードフレーム10の全厚より薄く形成されている。これに対して各外部中継部分43にはハーフエッチングが施されておらず、それぞれリードフレーム10の全厚に対応する厚みを有している。
なお、リードフレーム10の全厚は、半導体装置20の構成にもよるが、0.05mm〜0.5mmとすることが好ましい。また、ハーフエッチング部17の厚みは、0.025mm〜0.25mmとすることが好ましい。
また、図2に示すように、所望の放射状部分(第1の放射状部分41、第2の放射状部分42)、所望の中継部分(外部中継部分43、内部中継部分44)、またはダイパッド15のうちいずれかの裏面に、基板側端子51と接続可能なはんだ部(接続端子部)29が設けられている。
すなわち、本実施の形態において、各外部中継部分43の裏面と、各ダイパッド支持部15aの裏面とに、それぞれはんだ部29が設けられている。このはんだ部29は、それぞれ封止樹脂部23の裏面から外方に突出している。
一方、半導体素子21としては、従来一般に用いられている各種半導体素子を使用することが可能である。この半導体素子21は、例えばダイボンディングペーストからなる固着剤26により、ダイパッド15のダイパッド支持部15aならびに半導体素子21の内方に位置する外部中継部分43、第1の放射状部分41、および第2の放射状部分42に固定されている。
また、各ボンディングワイヤ22は、例えば金等の導電性の良い材料からなっている。
さらに、図2に示すように、リードフレーム10の表面および裏面に、めっき層19が形成されている。このめっき層19としては、例えば銀(Ag)めっきまたはパラジウム(Pd)めっきを挙げることができる。
一方、図2および図4およびに示すように、封止樹脂部23は、半導体素子21および半導体素子21周囲に設けられた中央領域24と、中央領域24周縁に位置する周縁領域25とを有している。
このうち、中央領域24は、周縁領域25から見て表面側に突出しており、中央領域24の厚みは、周縁領域25の厚みより厚くなっている。一方、周縁領域25の表面は、平坦面からなっている。このように封止樹脂部23は、全体としてハット状(帽子状)に形成されている。
また、図4に示すように、封止樹脂部23の中央領域24は、截頭円錐状からなっている。すなわち中央領域24の表面(上面)は平坦面となっており、中央領域24の側面は、周縁方向外側に向けて傾斜したテーパー形状となっている。
このように中央領域24の側面をテーパー形状とすることにより、中央領域24と周縁領域25との間に生じる熱膨張係数が徐々に変化していくため、中央領域24と周縁領域25との間で熱膨張係数が急激に変化することを緩和することができる。なお、封止樹脂部23としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはPPS樹脂等の熱可塑性樹脂を用いることができる。
さらに、図1および図2に示すように、封止樹脂部23の周縁領域25の内部に、周縁領域25を補強する複数の補強部材27が埋設されている。各補強部材27は、リードフレーム10の一部から構成されており、それぞれ中央領域24から外方に向けて放射状に延びている。これにより、封止樹脂部23の角部における強度を向上させることができる。
この場合、図2に示すように、補強部材27の表面は封止樹脂部23(周縁領域25)の薄い層によって覆われている。他方、図4に示すように、各補強部材27は、周縁領域25の側面から外方に露出している。さらに各補強部材27の裏面外縁には切欠28が形成されており、これにより、ダイシング時におけるブレード38(後述)の摩耗を軽減することができる。
半導体装置の製造方法
次に、図1乃至図4に示す半導体装置20の製造方法について、図5(a)−(f)および図6(a)−(g)を用いて説明する。
まず図5(a)に示すように、リードフレーム10を構成する平板状の金属基板11を準備する。金属基板11としては、上述のように銅、銅合金、42合金(Ni42%のFe合金)等からなる基板を使用することができる。なお金属基板11は、その両面に対して脱脂等を行い洗浄処理を施したものを使用することが好ましい。
次に、金属基板11の表裏に感光性レジストを塗布、乾燥し、これをフォトマスクを介して露光した後、現像することにより、各々所望のパターンを有するめっき用レジスト層30、31を形成する(図5(b))。なお感光性レジストとしては、従来公知のものを使用することができる。
次いで、めっき用レジスト層30、31に覆われた金属基板11の表裏に電解めっきを施す(図5(c))。これにより金属基板11のうちめっき用レジスト層30、31に覆われていない領域に金属(例えば銀)を析出させて、金属基板11上にめっき層19を形成する。めっき層19が銀めっきからなる場合、電解めっき用めっき液としては、シアン化銀およびシアン化カリウムを主成分とした銀めっき液を用いることができる。なお、めっき層19の厚みは、例えば0.5μm〜10μmとすることが好ましい。
続いて、めっき用レジスト層30、31を除去する(図5(d))。この場合、例えばレジスト剥離液を用いることにより、めっき用レジスト層30、31を剥離除去することができる。
次に、金属基板11の裏面側に、裏面テープ39を貼着する(図5(e))。
その後、金属基板11の表面側のめっき層19を耐腐蝕膜として、腐蝕液により金属基板11の表面側のみをハーフエッチングする(図5(f))。腐蝕液は、使用する金属基板11の材質に応じて適宜選択することができ、例えば、金属基板11として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、金属基板11の表面からスプレーエッチングにて行うことができる。
このようにして、金属基板11の表面側に、ダイパッド15に対応するダイパッド対応部分55と、ダイパッド対応部分55周囲に配置され、リード部16に対応するリード部対応部分56とが形成される(図5(f))。
次に、金属基板11のダイパッド対応部分55上に、半導体素子21を搭載する。この場合、例えばダイボンディングペーストからなる固着剤26を用いて、半導体素子21をダイパッド対応部分55上に載置して固定する(ダイアタッチ工程)(図6(a))。
次に、半導体素子21の各端子部21aと、リード部対応部分56とを、ボンディングワイヤ22によって互いに電気的に接続する(ワイヤボンディング工程)(図6(b))。この場合、ボンディングワイヤ22は、リード部対応部分56のうち、放射状部分41、42または中継部分(外部中継部分43、内部中継部分44)に対応する箇所にそれぞれ接続される。
次に、図示しない截頭円錐形の金型を用いて、金属基板11に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂部23を形成する(図6(c))。これにより、金属基板11の表面側、半導体素子21、およびボンディングワイヤ22を封止する。このとき、半導体素子21および半導体素子21周囲に中央領域24が形成され、中央領域24周縁に周縁領域25が形成される。
続いて、金属基板11の裏面側から裏面テープ39を除去する(図6(d))。
次いで、金属基板11の裏面側のめっき層19を耐腐蝕膜として、腐蝕液により金属基板11の裏面側のみをハーフエッチングする。腐蝕液としては、金属基板11の表面側をハーフエッチングする際に用いたものと同一のものを用いることができる(図5(f)参照)。
このとき、ダイパッド対応部分55からリードフレーム10のダイパッド15が形成され、リード部対応部分56からリードフレーム10のリード部16が形成される。この際、リード部16を構成する複数の放射状部分41、42と中継部分(外部中継部分43、内部中継部分44)とが形成される。
また同時に、放射状部分41、42および内部中継部分44の裏面に、ハーフエッチング部17が形成される。さらに、ハーフエッチングにより、封止樹脂部23の周縁領域25内部に複数の補強部材27が形成され、各補強部材27の裏面に切欠28が形成される。
次に、半導体装置20の外縁部分をダイシングすることにより、リードフレーム10を各半導体素子21毎に分離する(図6(f))。この際、まずリードフレーム10をダイシングテープ37上に載置して固定し、その後、例えばダイヤモンド砥石からなるブレード38を回転させながら、各半導体素子21間のリードフレーム10および封止樹脂部23を切断する。
その後、外部中継部分43およびダイパッド支持部15aの裏面に、はんだ部29を設ける。このようにして、図1乃至図4に示す半導体装置20を得ることができる(図6(g))。
なお、上記においては1枚の金属基板11から複数の半導体装置20を製造する方法について説明してきたが、これに限らず、1枚の金属基板11から1つの半導体装置20を製造することも可能である。
本実施の形態の作用効果
本実施の形態によれば、リード部16は、ダイパッド15側から外方に向けて放射状に延びる複数の放射状部分41、42と、放射状部分41、42周囲に位置する中継部分(外部中継部分43、内部中継部分44)とを含んでいる。また、半導体素子21の各端子部21aは、ボンディングワイヤ22により第2の放射状部分42、外部中継部分43、および内部中継部分44に接続されている。さらに、放射状部分41、42および内部中継部分44の裏面にハーフエッチング部17を形成し、外部中継部分43およびダイパッド支持部15aの裏面に、基板側端子51と接続可能なはんだ部29を設けている。
このことにより、基板側端子51と接続するためのはんだ部29を、半導体素子21の周縁方向内方および外方に分散して配置することができる(Fan−in/out構造)。
また、本実施の形態によれば、ボンディングワイヤ22により、半導体素子21の複数の端子部21aをまとめて一つの内部中継部分44に接続し、この内部中継部分44を介して複数の端子部21aを基板側端子51に接続することができる。
この結果、半導体装置20を小型化することができるとともに、半導体素子21の多ピン化に対応することができる。
また、本実施の形態によれば、ダイパッド15は、半導体素子21を支持する複数のダイパッド支持部15aからなり、各ダイパッド支持部15aの裏面に、それぞれ基板側端子51と接続可能なはんだ部29が設けられている。このことにより、ダイパッド15の裏面に複数のはんだ部29を配置することができ、ダイパッド15の裏面のスペースを有効に利用することができる。
さらに、本実施の形態によれば、各ダイパッド支持部15aに、ダイパッド支持部15aから外方に向けて放射状に延びる第1の放射状部分41が連結されているので、ダイパッド支持部15aと、半導体素子21の端子部21aとを容易に接続することができる。
ところで、半導体装置20には、実装基板45(図2)にはんだにより実装する際、あるいは実装基板45に実装された後の使用環境により、様々な熱が加わることが考えられる。この場合、半導体装置20全体の熱膨張係数が実装基板45の熱膨張係数と異なると、半導体装置20と実装基板45との熱膨張率の違いによって熱応力が生じる。この結果、とりわけ半導体装置20と実装基板45との間に位置するはんだ部29が破損してしまうおそれがある。
本実施の形態によれば、各外部中継部分43は平面円形状をもち、各外部中継部分43の中心は、それぞれ平面から見て同心円上に配置されているので、半導体装置20と実装基板45との熱膨張の相違により生じる熱応力は、各外部中継部分43に設けられたはんだ部29に対して均等に加わるようになっており、特定のはんだ部29が破損することを防止することができる。
さらに、本実施の形態によれば、各内部中継部分44は平面円弧形状をもち、各内部中継部分44を構成する円弧は、それぞれ平面から見て同心円上に配置されているので、半導体装置20と実装基板45との熱膨張の相違により生じる熱応力が周方向に均等に分散するようになっている。
また一般に、リードフレーム10の熱膨張係数は、実装基板45の熱膨張係数に比較的近い。これに対して封止樹脂部23の熱膨張係数は、リードフレーム10の熱膨張係数より小さい。一例として、(これに限定されるものではないが)、銅からなるリードフレーム10、主としてガラスエポキシ樹脂からなる実装基板45、エポキシ樹脂からなる封止樹脂部23の熱膨張係数は、それぞれ約17×10−6(/K)、約16×10−6(/K)、約10×10−6(/K)である。またSiからなる半導体素子21の熱膨張係数は、約3.5×10−6(/K)である。
したがって、半導体装置20に占める封止樹脂部23の割合が大きければ大きいほど、半導体装置20全体の熱膨張係数が実装基板45の熱膨張係数から乖離する傾向がある。
これに対して本実施の形態においては、封止樹脂部23の中央領域24の厚みを周縁領域25より厚くする(すなわち周縁領域25を薄くする)ことにより、熱膨張係数が相対的に低い封止樹脂部23の体積を減らしている。このことにより、半導体装置20全体の熱膨張係数を実装基板45の熱膨張係数に近づけることができるので、半導体装置20に熱が加わった際の熱応力を軽減し、実装信頼性を向上させることができる。
さらに、本実施の形態によれば、封止樹脂部23の中央領域24は截頭円錐形状からなり、中央領域24の側面をテーパー形状としている。このことにより、中央領域24と周縁領域25との間に生じる熱膨張係数が徐々に変化していくため、中央領域24と周縁領域25との間で熱膨張係数が急激に変化することを緩和することができる。
半導体装置の変形例
なお、図1乃至図6に示す実施の形態においては、本発明の要旨の範囲内で種々の変形が可能である。
すなわち上述した実施の形態においては、リード部16のうち、内部中継部分44、第1の放射状部分41、および第2の放射状部分42には、それぞれハーフエッチング部17が形成されており、リードフレーム10の全厚より薄く形成されている。これに対して各外部中継部分43には、ハーフエッチングが施されておらず、それぞれリードフレーム10の全厚に対応する厚みを有している。
しかしながら、これに限らず、ハーフエッチング部17は、必要に応じて第1の放射状部分41、第2の放射状部分42、外部中継部分43、および内部中継部分44のうちいずれの部分に形成しても良い。
例えば、図7の変形例に示すように、ハーフエッチングにより、少なくとも1つの外部中継部分43をリードフレーム10の全厚より薄く形成するとともに、少なくとも1つの内部中継部分44に対してはハーフエッチングを行わず、リードフレーム10の全厚に対応する厚みを有するようにしても良い。
この場合、はんだ部29は、リードフレーム10の全厚に対応する厚みを有する、内部中継部分44、外部中継部分43、およびダイパッド支持部15aに設けても良い。
また、図1乃至図6に示す実施の形態においては、外部中継部分43の裏面と、ダイパッド支持部15aの裏面とに、それぞれはんだ部29を設けている。
しかしながら、これに限らず、はんだ部29は、必要に応じて第1の放射状部分41、第2の放射状部分42、外部中継部分43、内部中継部分44、およびダイパッド支持部15aのいずれの部分に形成しても良い。
例えば、図8の変形例に示すように、外部中継部分43の裏面にのみはんだ部29を設け、ダイパッド支持部15aの裏面には、はんだ部29を設けなくても良い。
図9および図10は、他の変形例による半導体装置20Aを示している。図9および図10に示す半導体装置20Aは、一括樹脂モールドタイプの半導体パッケージからなっている。この半導体装置20Aにおいて、封止樹脂部23は直方体形状を有している。
このような半導体装置20Aを製造する場合、封止樹脂部23を形成する工程(図6(c)参照)において、截頭円錐形の金型を用いることなく、複数の半導体素子21を一括封止する。この場合、専用の金型を用いる必要がないので、半導体装置20Aの製造が容易となり、半導体装置20Aの製造コストを削減することができる。
図11および図12は、さらに他の変形例による半導体装置20Bを示している。図11および図12に示す半導体装置20Bにおいて、図9に示す半導体装置20Aと異なり、各補強部材27は、封止樹脂部23の周縁部においてそれぞれ封止樹脂部23の裏面側まで延びている。すなわち、各補強部材27は、封止樹脂部23の周縁部においてリードフレーム10の全厚に対応する厚みを有している。他方、各補強部材27のうち、封止樹脂部23の周縁部に対応する領域以外は、ハーフエッチングにより薄肉に形成されている。
図11および図12に示すように、各補強部材27の周縁部の裏面には、めっき層19を介してはんだ部29が設けられている。このように、封止樹脂部23の周縁にはんだ部29を設けたことにより、半導体装置20Bを実装基板45に実装する際、はんだの有無を半導体装置20Bの側面から確認することができる。この他の構成は、図9に示す形態と略同様である。
図13は、さらに他の変形例による半導体装置20Cを示している。図13に示す半導体装置20Cにおいて、図9に示す半導体装置20Aと異なり、封止樹脂部23の断面形状は、台形形状を有している。このような半導体装置20Cを製造する場合、封止樹脂部23を形成する工程(図6(c)参照)において、各半導体装置20Cに対応する個々の金型を用いることにより、このような形状の封止樹脂部23を作製することができる(個別モールドタイプ)。
このように、封止樹脂部23の断面形状を台形形状にすることにより、熱膨張係数が相対的に低い封止樹脂部23の体積を減らしている。このことにより、半導体装置20C全体の熱膨張係数を実装基板45の熱膨張係数に近づけることができるので、半導体装置20Cに熱が加わった際の熱応力を軽減し、実装信頼性を向上させることができる。この他の構成は、図9に示す形態と略同様である。
図14は、さらに他の変形例による半導体装置20Dを示している。すなわち図14は、半導体装置20Dの部分断面図(図2に対応する図)である。
図14に示す半導体装置20D(変形例)において、複数の外部中継部分43のうち少なくとも1つの上面に、外部突出端子65が形成されている。外部突出端子65は、封止樹脂部23(中央領域24)に形成された開口部23aから露出し形成され、半導体装置20Dの上面からの接続を可能としている。なお外部突出端子65には、はんだやAgペーストなど一般的な接続材を用いることが可能である。
このように、外部突出端子65が外部中継部分43の上面に形成されることにより、図14に示すように、下方の半導体装置20Dの外部突出端子65を、上方の半導体装置20Dの外部中継部分43に接続することができる。これにより、複数の半導体装置20Dを上下に積層することが可能となる。なお、外部突出端子65は、外部中継部分43に限らず、第2の放射状部分42または内部中継部分44の上面に設けても良い。
なお、図7乃至図14において、図1乃至図6に示す実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
上記実施の形態および変形例に開示されている複数の構成要素を必要に応じて適宜組合せることも可能である。あるいは、上記実施の形態および変形例に示される全構成要素から幾つかの構成要素を削除してもよい。
10 リードフレーム
11 金属基板
15 ダイパッド
15a ダイパッド支持部
16 リード部
17 ハーフエッチング部
19 めっき層
20、20A−20D 半導体装置
21 半導体素子
21a 端子部
22 ボンディングワイヤ(導電部)
23 封止樹脂部
24 中央領域
25 周縁領域
26 固着剤
27 補強部材
28 切欠
29 はんだ部(接続端子部)
41 第1の放射状部分
42 第2の放射状部分
43 外部中継部分(中継部分)
44 内部中継部分(中継部分)
45 実装基板
51 基板側端子

Claims (8)

  1. ダイパッドとダイパッド周囲に配置されたリード部とを有するリードフレームと、
    リードフレームのダイパッド上に載置され、複数の端子部を有する半導体素子と、
    リードフレームのリード部と半導体素子の各端子部とを電気的に接続する導電部と、
    リードフレーム、半導体素子、および導電部を封止する封止樹脂部とを備え、
    リード部は、ダイパッド側から外方に向けて放射状に延びる複数の放射状部分と、放射状部分周囲に位置する複数の中継部分とを含み、
    半導体素子の各端子部は、導電部により放射状部分または中継部分に接続され、
    放射状部分または中継部分の裏面に、ハーフエッチング部を形成し、
    放射状部分、中継部分、またはダイパッドのうちいずれかの裏面に、基板側端子と接続可能な接続端子部が設けられ、
    複数の中継部分は、リードフレームの全厚より薄い内部中継部分と、基板側端子に接続される外部中継部分とを含み、
    複数の内部中継部分が設けられ、各内部中継部分は平面円弧形状をもち、各内部中継部分を構成する円弧は、それぞれ平面から見て同心円上に配置され、かつ複数の外部中継部分が平面から見て同心円上に配置されることを特徴とする半導体装置。
  2. 内部中継部分と外部中継部分とが、平面から見て同心円上に配置されることを特徴とする請求項1記載の半導体装置。
  3. ダイパッドとダイパッド周囲に配置されたリード部とを有するリードフレームと、
    リードフレームのダイパッド上に載置され、複数の端子部を有する半導体素子と、
    リードフレームのリード部と半導体素子の各端子部とを電気的に接続する導電部と、
    リードフレーム、半導体素子、および導電部を封止する封止樹脂部とを備え、
    リード部は、ダイパッド側から外方に向けて放射状に延びる複数の放射状部分と、放射状部分周囲に位置する複数の中継部分とを含み、
    半導体素子の各端子部は、導電部により放射状部分または中継部分に接続され、
    放射状部分または中継部分の裏面に、ハーフエッチング部を形成し、
    放射状部分、中継部分、またはダイパッドのうちいずれかの裏面に、基板側端子と接続可能な接続端子部が設けられ、
    封止樹脂部は、半導体素子および半導体素子周囲に設けられた中央領域と、中央領域周縁に位置する周縁領域とを有し、中央領域の厚みは、周縁領域の厚みより厚く、
    封止樹脂部の周縁領域内部に、周縁領域を補強する複数の補強部材が埋設され、
    補強部材は、中央領域から外方に向けて放射状に延び、
    複数の中継部分は、基板側端子に接続される外部中継部分を含み、
    各外部中継部分は平面円形状をもち、各外部中継部分の中心は、それぞれ平面から見て同心円上に配置されていることを特徴とする半導体装置。
  4. ダイパッドとダイパッド周囲に配置されたリード部とを有するリードフレームと、
    リードフレームのダイパッド上に載置され、複数の端子部を有する半導体素子と、
    リードフレームのリード部と半導体素子の各端子部とを電気的に接続する導電部と、
    リードフレーム、半導体素子、および導電部を封止する封止樹脂部とを備え、
    リード部は、ダイパッド側から外方に向けて放射状に延びる複数の放射状部分と、放射状部分周囲に位置する複数の中継部分とを含み、
    半導体素子の各端子部は、導電部により放射状部分または中継部分に接続され、
    放射状部分または中継部分の裏面に、ハーフエッチング部を形成し、
    放射状部分、中継部分、またはダイパッドのうちいずれかの裏面に、基板側端子と接続可能な接続端子部が設けられ、
    封止樹脂部は、半導体素子および半導体素子周囲に設けられた中央領域と、中央領域周縁に位置する周縁領域とを有し、中央領域の厚みは、周縁領域の厚みより厚く、
    封止樹脂部の周縁領域内部に、周縁領域を補強する複数の補強部材が埋設され、
    補強部材の表面は、周縁領域の層によって全面的に覆われ、
    複数の中継部分は、基板側端子に接続される外部中継部分を含み、
    各外部中継部分は平面円形状をもち、各外部中継部分の中心は、それぞれ平面から見て同心円上に配置されていることを特徴とする半導体装置。
  5. 半導体装置の製造方法において、
    金属基板を準備する工程と、
    金属基板の表面側からハーフエッチングを施すことにより、金属基板に、リードフレームのダイパッドに対応するダイパッド対応部分と、ダイパッド対応部分周囲に配置され、リード部に対応するリード部対応部分とを形成する工程と、
    金属基板のうちダイパッド対応部分に、複数の端子部を有する半導体素子を載置する工程と、
    半導体素子の各端子部と金属基板のリード部対応部分とを、導電部により接続する工程と、
    金属基板の表面側、半導体素子、および導電部を封止樹脂部により封止する工程と、
    金属基板の裏面側からハーフエッチングを施すことにより、ダイパッド対応部分およびリード部対応部分からそれぞれダイパッドおよびリード部を形成する工程であって、リード部は、ダイパッド側から外方に向けて放射状に延びる複数の放射状部分と、放射状部分周囲に位置する複数の中継部分とを含み、かつ放射状部分または中継部分の裏面にハーフエッチング部が形成される、工程と、
    放射状部分、中継部分、またはダイパッドのうちいずれかの裏面に、基板側端子と接続可能な接続端子部を設ける工程とを備え、
    複数の中継部分は、ハーフエッチングにより形成されるとともにリードフレームの全厚より薄い内部中継部分と、基板側端子に接続される外部中継部分とを含み、
    複数の内部中継部分が設けられ、各内部中継部分は平面円弧形状をもち、各内部中継部分を構成する円弧は、それぞれ平面から見て同心円上に配置され、かつ複数の外部中継部分が平面から見て同心円上に配置されることを特徴とする半導体装置の製造方法。
  6. 内部中継部分と外部中継部分とが、平面から見て同心円上に配置されることを特徴とする請求項記載の半導体装置の製造方法。
  7. 半導体装置の製造方法において、
    金属基板を準備する工程と、
    金属基板の表面側からハーフエッチングを施すことにより、金属基板に、リードフレームのダイパッドに対応するダイパッド対応部分と、ダイパッド対応部分周囲に配置され、リード部に対応するリード部対応部分とを形成する工程と、
    金属基板のうちダイパッド対応部分に、複数の端子部を有する半導体素子を載置する工程と、
    半導体素子の各端子部と金属基板のリード部対応部分とを、導電部により接続する工程と、
    金属基板の表面側、半導体素子、および導電部を封止樹脂部により封止する工程と、
    金属基板の裏面側からハーフエッチングを施すことにより、ダイパッド対応部分およびリード部対応部分からそれぞれダイパッドおよびリード部を形成する工程であって、リード部は、ダイパッド側から外方に向けて放射状に延びる複数の放射状部分と、放射状部分周囲に位置する複数の中継部分とを含み、かつ放射状部分または中継部分の裏面にハーフエッチング部が形成される、工程と、
    放射状部分、中継部分、またはダイパッドのうちいずれかの裏面に、基板側端子と接続可能な接続端子部を設ける工程とを備え、
    封止樹脂部は、半導体素子および半導体素子周囲に設けられた中央領域と、中央領域周縁に位置する周縁領域とを有し、中央領域の厚みは、周縁領域の厚みより厚く、
    封止樹脂部の周縁領域内部に、周縁領域を補強する複数の補強部材が埋設され、補強部材は、中央領域から外方に向けて放射状に延び、
    複数の中継部分は、基板側端子に接続される外部中継部分を含み、
    各外部中継部分は平面円形状をもち、各外部中継部分の中心は、それぞれ平面から見て同心円上に配置されていることを特徴とする半導体装置の製造方法。
  8. 半導体装置の製造方法において、
    金属基板を準備する工程と、
    金属基板の表面側からハーフエッチングを施すことにより、金属基板に、リードフレームのダイパッドに対応するダイパッド対応部分と、ダイパッド対応部分周囲に配置され、リード部に対応するリード部対応部分とを形成する工程と、
    金属基板のうちダイパッド対応部分に、複数の端子部を有する半導体素子を載置する工程と、
    半導体素子の各端子部と金属基板のリード部対応部分とを、導電部により接続する工程と、
    金属基板の表面側、半導体素子、および導電部を封止樹脂部により封止する工程と、
    金属基板の裏面側からハーフエッチングを施すことにより、ダイパッド対応部分およびリード部対応部分からそれぞれダイパッドおよびリード部を形成する工程であって、リード部は、ダイパッド側から外方に向けて放射状に延びる複数の放射状部分と、放射状部分周囲に位置する複数の中継部分とを含み、かつ放射状部分または中継部分の裏面にハーフエッチング部が形成される、工程と、
    放射状部分、中継部分、またはダイパッドのうちいずれかの裏面に、基板側端子と接続可能な接続端子部を設ける工程とを備え、
    封止樹脂部は、半導体素子および半導体素子周囲に設けられた中央領域と、中央領域周縁に位置する周縁領域とを有し、中央領域の厚みは、周縁領域の厚みより厚く、
    封止樹脂部の周縁領域内部に、周縁領域を補強する複数の補強部材が埋設され、
    補強部材の表面は、周縁領域の層によって全面的に覆われ、
    複数の中継部分は、基板側端子に接続される外部中継部分を含み、
    各外部中継部分は平面円形状をもち、各外部中継部分の中心は、それぞれ平面から見て同心円上に配置されていることを特徴とする半導体装置の製造方法。
JP2015139676A 2015-07-13 2015-07-13 半導体装置および半導体装置の製造方法 Expired - Fee Related JP6164536B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015139676A JP6164536B2 (ja) 2015-07-13 2015-07-13 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015139676A JP6164536B2 (ja) 2015-07-13 2015-07-13 半導体装置および半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011072396A Division JP5776968B2 (ja) 2011-03-29 2011-03-29 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015181206A JP2015181206A (ja) 2015-10-15
JP6164536B2 true JP6164536B2 (ja) 2017-07-19

Family

ID=54329300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015139676A Expired - Fee Related JP6164536B2 (ja) 2015-07-13 2015-07-13 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6164536B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03240260A (ja) * 1990-02-19 1991-10-25 Matsushita Electric Ind Co Ltd 集積回路装置の製造方法
JP2001077265A (ja) * 1999-09-01 2001-03-23 Matsushita Electronics Industry Corp 樹脂封止型半導体装置の製造方法
JP3436253B2 (ja) * 2001-03-01 2003-08-11 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
JP4159431B2 (ja) * 2002-11-15 2008-10-01 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4439459B2 (ja) * 2005-10-31 2010-03-24 三洋電機株式会社 半導体装置
JP2007201324A (ja) * 2006-01-30 2007-08-09 Denso Corp 電子装置の実装構造および電子部品の実装方法
JP5034670B2 (ja) * 2007-05-16 2012-09-26 株式会社デンソー モールドパッケージ
JP5178541B2 (ja) * 2009-01-09 2013-04-10 株式会社三井ハイテック 半導体装置

Also Published As

Publication number Publication date
JP2015181206A (ja) 2015-10-15

Similar Documents

Publication Publication Date Title
US11289409B2 (en) Method for fabricating carrier-free semiconductor package
US8455304B2 (en) Routable array metal integrated circuit package fabricated using partial etching process
US8981575B2 (en) Semiconductor package structure
US20060033184A1 (en) Process and lead frame for making leadless semiconductor packages
JP4091050B2 (ja) 半導体装置の製造方法
US20140206146A1 (en) Fabrication method of semiconductor package having electrical connecting structures
US20080308951A1 (en) Semiconductor package and fabrication method thereof
JP5776968B2 (ja) 半導体装置および半導体装置の製造方法
JP2017028200A (ja) 半導体装置及び半導体装置の製造方法
JP2007287762A (ja) 半導体集積回路素子とその製造方法および半導体装置
JP5910909B2 (ja) 半導体装置および半導体装置の製造方法
JP5699331B2 (ja) 半導体装置および半導体装置の製造方法
JP6164536B2 (ja) 半導体装置および半導体装置の製造方法
JP5772146B2 (ja) 半導体装置および半導体装置の製造方法
JP6807050B2 (ja) リードフレームおよび半導体装置
JP7145414B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP7380750B2 (ja) リードフレームおよび半導体装置
KR101356389B1 (ko) 상부면에 도전성 단자가 형성되는 반도체 패키지 및 그 제조방법
KR20090069884A (ko) 반도체 패키지 및 이의 제조 방법
JP6923299B2 (ja) 半導体装置及び半導体装置の製造方法
JP5699322B2 (ja) 半導体装置
JP2015092635A (ja) 半導体装置および半導体装置の製造方法
JP2023174472A (ja) リードフレーム及びその製造方法
JP5807815B2 (ja) 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法
JP2005158771A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150806

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160801

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170413

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170608

R150 Certificate of patent or registration of utility model

Ref document number: 6164536

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees