JP2007287762A - 半導体集積回路素子とその製造方法および半導体装置 - Google Patents

半導体集積回路素子とその製造方法および半導体装置 Download PDF

Info

Publication number
JP2007287762A
JP2007287762A JP2006110348A JP2006110348A JP2007287762A JP 2007287762 A JP2007287762 A JP 2007287762A JP 2006110348 A JP2006110348 A JP 2006110348A JP 2006110348 A JP2006110348 A JP 2006110348A JP 2007287762 A JP2007287762 A JP 2007287762A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
circuit element
semiconductor
post
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006110348A
Other languages
English (en)
Inventor
Hiroharu Omori
弘治 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006110348A priority Critical patent/JP2007287762A/ja
Publication of JP2007287762A publication Critical patent/JP2007287762A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】実装密度を向上できる半導体集積回路素子を提供する。
【解決手段】配線パターンが形成された配線基板２の上面に半導体チップ３を搭載し、配線基板の上面の配線パターンと半導体チップの素子電極とをワイヤ４により電気的に接続し、配線基板の上面に形成された上面端子８ａに一端が電気接続された導電性ポスト７を配置し、半導体チップとワイヤと導電性ポストを樹脂封止部５で封止する。前記ポストの一部を樹脂封止部から露出させて、外部電極７ａを形成している。
【選択図】図１

Description

本発明は、大規模集積回路（略称ＬＳＩ：Large Scale Integration）および集積回路（略称ＩＣ：Integrated Circuit）などの半導体集積回路素子部品を実装した半導体装置の構造と製造方法に関する。特に、積層型エリアアレイ型のパッケージ半導体装置に関するものである。
従来、この種のパッケージ半導体装置は、図４に示した半導体集積回路素子が図５に示すように実装用回路基板９の上に複数個積層して構成されている。
図４に示した半導体集積回路素子１Ａは、配線パターンが形成された配線基板２の上面に半導体チップ３を搭載し、配線基板２の上面の配線パターンの接続端子と半導体チップ３の素子電極とをワイヤー４により電気的に接続し、半導体チップ３とワイヤー４とを樹脂封止部５で封止し、配線基板２の下面に前記上面の配線パターンと電気的に接続した複数の外部接続電極６（以下、ボール電極６と言う）を格子状に配置したものであり、エリアアレイ型のパッケージ半導体集積回路素子のなかでも、ボール電極６を設けたものは、ＢＧＡ（ボール・グリッド・アレイ）型半導体集積回路素子と呼ばれている。８ａは配線基板２の上面周辺部に設けられた上面接続端子である。
より実装効率を高めるために、図５に示すように、実装用回路基板９に実装した第１層目の半導体集積回路素子１Ａの上に、同様の構成の第２層目の半導体集積回路素子１Ｂを積み重ねて、第１層目の半導体集積回路素子１Ａの上面接続端子８ａと、第２層目の半導体集積回路素子１Ｂのボール電極６とを電気的に接続している。
特開２００３−１３３５２１公報
しかし、積層された半導体集積回路素子１Ａと半導体集積回路素子１Ｂとの隙間を形成するためには、ボール電極６をより高く形成すればよいという考え方もできるが、外部接続端子のピッチが精細化のために小さくなってきている状況にあっては、ボール電極６を高くすることは、隣接するボール電極６の間のピッチを大きくすることが必要であり、ボール電極６のショート等が原因で実装効率を低下させる問題がある。または配線基板の配線の自由度を低下させる可能性がある。
本発明は上記問題に鑑み、ボール電極６の高さを変えることなく、簡単な構成で容易に接続して、実装密度を向上できるようにした半導体集積回路素子とその製造方法を提供することを目的とする。
本発明の請求項１記載の半導体集積回路素子は、配線基板の上面に半導体チップを搭載するとともに、前記半導体チップを樹脂封止する樹脂封止部を設け、前記配線基板に形成された配線に一端が電気接続された導電性のポストを前記樹脂封止部にモールドすると共に前記ポストの一部を樹脂封止部から露出させたことを特徴とする。
本発明の請求項２記載の半導体集積回路素子は、請求項１において、前記ポストの先端を前記樹脂封止部の表面に露出させたことを特徴とする。
本発明の請求項３記載の半導体集積回路素子の製造方法は、半導体チップを搭載した配線基板の上面に、前記配線基板に形成された配線に電気接続されるように導電性のポストを取り付け、前記ポストの先端を封止シートを介して密着させてモールド金型に当接、または直接にモールド金型に当接させた状態でモールド樹脂を注入して封止して、前記ポストの先端を樹脂封止部の表面に露出させることを特徴とする。
本発明の請求項４記載の半導体装置は、請求項１に記載の半導体集積回路素子を複数個積層した半導体装置であって、実装用回路基板の上に第１層目の半導体集積回路素子を実装し、第１層目の半導体集積回路素子の上に第２層目の半導体集積回路素子を、第１層目の半導体集積回路素子の樹脂封止部の表面で露出した前記ポストに第２層目の半導体集積回路素子の配線基板の下面に形成された電極部を位置合わせして搭載したことを特徴とする。
この構成によれば、モールド樹脂によって封止されたポストは、その一部がモールド樹脂表面から露出していることによって、このポストの露出した部分が電極となり、積層する半導体集積回路素子と互いの半導体集積回路素子の表面と裏面を干渉することなく積層できるとともに、実装された後でも、表面の電極により電気特性を確認することが可能となる。
以下、本発明の実施の形態を、図面を参照しながら説明する。
図１（ａ）（ｂ）は本発明の一実施形態における半導体集積回路素子を示す。
この半導体集積回路素子１Ａは、ＢＧＡ型の半導体集積回路素子であり、配線パターンが形成されたインターポーザと呼ばれる配線基板２の上面に半導体チップ３を搭載し、配線基板２の上面の配線パターンと半導体チップ３の素子電極とをワイヤー４により電気的に接続し、半導体チップ３とワイヤー４とを樹脂封止部５で封止し、配線基板２の下面に前記上面の配線パターンと電気的に接続した凸状の外部接続電極６（以下、ボール電極６と言う）を複数個、二次元的に格子状に配置している。
この半導体集積回路素子が先に図５を用いて説明した従来のものと相違するのは、矩形の配線基板２の上面の周辺に格子状に配置した上面接続端子８ａに、導電性ポスト７を配置し、前記半導体チップ３とワイヤー４と導電性ポスト７を樹脂封止部５で封止し、半導体集積回路素子１Ａの樹脂封止部５の表面に導電性ポスト７の一部を露出させて、外部電極７ａが形成されている点である。
詳細には、配線基板２は有機材料あるいはセラミック材料を基材として用いてプリント配線基板として構成されており、この上面の配線パターンにスルーホールを介して導通する接続端子が複数個だけ形成されている。この配線基板２の上面の配線パターンに半導体チップ３の少なくとも一つの素子電極がワイヤー４により接続され、配線基板２の下面の各接続端子上にボール電極６が形成されていて、半導体チップ３とボール電極６とが配線パターンを介して導通されている。
上面接続端子８ａは、配線パターンの所定位置にフラックス処理が施されるか、または下層から順にニッケルメッキと金メッキとが形成されるか、または順にニッケルメッキとパラジウムメッキと金メッキとが形成されるか、または錫とビスマスとの合金メッキが形成されることで設けられる。ボール電極６は、錫と鉛との合金、あるいは錫と亜鉛との合金、あるいは錫と銀と銅との合金により形成される。柱状の導電性ポスト７は、鉄とコバルトの合金、あるいは銅系の合金により形成され、上面接続端子８ａに半田などを用いて接続される。
この半導体集積回路素子１Ａは図２に示す工程で製造できる。
先ず、図２（ａ）に示すように、配線基板２Ａの上面に複数の半導体チップ３を素子電極を上向きにして搭載し、各半導体チップ３の素子電極と基板上面の配線パターンとをワイヤー４により接続する。
次に、格子状に形成されている上面接続端子８ａに、図２（ｂ）に示すように半田などを用いて導電性ポスト７を取り付ける。
更に、このように半導体チップ３と導電性ポスト７を搭載した配線基板２Ａを、図２（ｃ）に示すようにモールド上型１０ａとモールド下型１０ｂとで挟持する。なお、モールド上型１０ａと配線基板２Ａとの間には封止シート１１が設けられており、導電ポスト７の先端が封止シート１１に密着してモールド上型１０ａに当接している。
この状態で、基板２Ａと封止シート１１の間に形成されている空間１２に樹脂を注入して、半導体チップ３とワイヤー４と導電性ポスト７を含めた基板上面の全体を樹脂により被覆してモールド上型１０ａに沿った四角錘台形状の樹脂封止部５を形成する。
その後に、図２（ｄ）に示すように樹脂封止部５と半導体チップ３と配線基板２との一体化物を、封止シート１１から剥がして取り出し、配線基板２の下面の接続端子上にボール電極６を形成し、図２（ｅ）に示すように一体物を個別に切り分けることにより、複数個の半導体集積回路素子１Ａ，１Ｂ，・・・が完成する。
なおここでは、半導体チップ３上面の素子電極と基板上面の配線パターンとをワイヤー４により電気的に接続するワイヤーボンディング法を例示したが、半導体チップ３をフェースダウンで搭載し、その下面の素子電極上あるいは基板上面の配線パターン上に予め形成した突起電極を介して電気的接続を行うフリップ素子実装を実施する場合も、同様にして導電ポスト７の先端が樹脂封止部５Ａで露出した半導体集積回路素子１Ａ，１Ｂ，・・・を構成することができる。
以上、本実施形態の樹脂封止型半導体装置の製造方法は、半導体素子が接合された配線基板に対して、封止金型内で封止シートを介在させて樹脂封止する樹脂封止型半導体装置の製造方法であって、封止シートを導電性ポストに密着させて樹脂封止することで導電性ポストの先端を半導体装置の樹脂部に露出させることで、外部電極を形成することが可能となる。
このようにして製造された半導体集積回路素子１Ａ，１Ｂは図３に示す工程で実装して積層型エリアアレイ型のパッケージ半導体装置を製造できる。
先ず、図３（ａ）に示すように、実装用回路基板９の実装用ランド上にメタルマスクなどを用いて半田ペースト１３を印刷転写する。この時の半田ペースト１３の高さはメタルマスクの厚さにより規定され、高さ０．０８ｍｍ〜０．１５ｍｍが好ましい。半田ペースト１３は半田とフラックスとにより構成されるものであるが、実装用途には粒径１５〜６０μｍ程度の半田の使用が好ましい。
次に、図３（ｂ）に示すように、第１層目の半導体集積回路素子１Ａをその電極部としてのボール電極６が実装用回路基板９の実装用ランドに対向するように実装用回路基板９上に位置合わせして搭載する。
次に、この半導体装置１と実装用回路基板９とをリフロー加熱して少なくとも半田ペースト１３を溶融させ、その後の冷却によって溶融物を凝固させることにより、図３（ｃ）に示すような、ボール電極６と実装用回路基板９の実装用ランドとが金属接合した実装体を得る。なお、半田ペースト１３の溶融時にボール電極６の一部も溶融する場合でも良い。
次に、図３（ｄ）に示すように、第１層目の半導体集積回路素子１Ａの導電性ポスト７の先端部の外部電極７ａにフラックス１４を塗布する。
次に、図３（ｅ）に示すように、第１層目の半導体集積回路素子１Ａの上に第２層目の半導体集積回路素子１Ｂを、第２層目の半導体集積回路素子１Ｂのボール電極６が第１層目の半導体集積回路素子１Ａの外部電極７ａに対向するように位置合わせして積層搭載する。
次に、この実装用回路基板９と半導体集積回路素子１Ａ，１Ｂをリフロー加熱してボール電極６を溶融させ、その後の冷却によって溶融物を凝固させることにより、図３（ｆ）に示す積層実装体を得る。
以上の実装工程で、第１層目の半導体集積回路素子１Ａと第２層目の半導体集積回路素子１Ｂとは、樹脂封止部５Ａの表面に先端が露出した導電ポスト７を介して電気的に接続され、積層される半導体集積回路素子１Ａ，１Ｂの樹脂封止部５を薄くする、あるいは積層する半導体集積回路素子１Ａ，１Ｂのボール電極６を高くすることなく積層することが可能となる。
また、樹脂封止時に同時に外部電極７ａを形成するので、裏面電極型の半導体装置において、半導体装置１表面にも外部電極７ａが形成されることにより、実装された後でも、表面の電極により電気特性を確認することができる。
本発明は、半導体集積回路素子の高機能化、ならびにこの半導体集積回路素子を積層して実装した半導体装置の信頼性の向上に寄与できる。
本発明の一実施形態における半導体集積回路素子の断面図と平面図 図１の半導体集積回路素子の製造方法を説明する工程図 図１の半導体集積回路素子の実装方法を説明する工程図 従来の半導体集積回路素子の断面図 従来の半導体集積回路素子を積層した半導体装置の断面図
符号の説明
１Ａ，１Ｂ 半導体集積回路素子
２，２Ａ 配線基板
３ 半導体チップ
４ ワイヤー
５ 樹脂封止部
６ ボール電極
７ 導電性ポスト
７ａ 外部電極
８ａ 上面接続端子
１０ａ モールド上型
１０ｂ モールド下型
１１ 封止シート
１３ 半田ペースト
１４ フラックス

Claims (4)

  1. 配線基板の上面に半導体チップを搭載するとともに、前記半導体チップを樹脂封止する樹脂封止部を設け、前記配線基板に形成された配線に一端が電気接続された導電性のポストを前記樹脂封止部にモールドすると共に前記ポストの一部を樹脂封止部から露出させた
    半導体集積回路素子。
  2. 前記ポストの先端を前記樹脂封止部の表面に露出させた
    請求項１記載の半導体集積回路素子。
  3. 半導体チップを搭載した配線基板の上面に、前記配線基板に形成された配線に電気接続されるように導電性のポストを取り付け、
    前記ポストの先端を封止シートを介して密着させてモールド金型に当接、または直接にモールド金型に当接させた状態でモールド樹脂を注入して封止して、前記ポストの先端を樹脂封止部の表面に露出させる
    半導体集積回路素子の製造方法。
  4. 請求項１に記載の半導体集積回路素子を複数個積層した半導体装置であって、
    実装用回路基板の上に第１層目の半導体集積回路素子を実装し、
    第１層目の半導体集積回路素子の上に第２層目の半導体集積回路素子を、第１層目の半導体集積回路素子の樹脂封止部の表面で露出した前記ポストに第２層目の半導体集積回路素子の配線基板の下面に形成された電極部を位置合わせして搭載した
    半導体装置。
JP2006110348A 2006-04-13 2006-04-13 半導体集積回路素子とその製造方法および半導体装置 Pending JP2007287762A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006110348A JP2007287762A (ja) 2006-04-13 2006-04-13 半導体集積回路素子とその製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006110348A JP2007287762A (ja) 2006-04-13 2006-04-13 半導体集積回路素子とその製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2007287762A true JP2007287762A (ja) 2007-11-01

Family

ID=38759281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006110348A Pending JP2007287762A (ja) 2006-04-13 2006-04-13 半導体集積回路素子とその製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP2007287762A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260132A (ja) * 2008-04-18 2009-11-05 Oki Semiconductor Co Ltd 半導体装置の製造方法
WO2010047014A1 (ja) * 2008-10-21 2010-04-29 パナソニック株式会社 積層型半導体装置及び電子機器
WO2011114766A1 (ja) * 2010-03-16 2011-09-22 日本電気株式会社 機能素子内蔵基板
FR2977076A1 (fr) * 2011-06-21 2012-12-28 St Microelectronics Grenoble 2 Dispositif semi-conducteur a elements de connexion electrique encapsules et son procede de fabrication
US9491846B2 (en) 2011-09-07 2016-11-08 Murata Manufacturing Co., Ltd. Method of manufacturing module
US9538649B2 (en) 2011-09-07 2017-01-03 Murata Manufacturing Co., Ltd. Method of manufacturing module
US9591747B2 (en) 2011-09-09 2017-03-07 Murata Manufacturing Co., Ltd. Module board

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332866A (ja) * 2000-05-24 2001-11-30 Matsushita Electric Ind Co Ltd 回路基板及びその製造方法
JP2002170906A (ja) * 2000-12-04 2002-06-14 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2002343904A (ja) * 2001-05-21 2002-11-29 Matsushita Electric Ind Co Ltd 半導体装置
JP2004327855A (ja) * 2003-04-25 2004-11-18 Nec Electronics Corp 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332866A (ja) * 2000-05-24 2001-11-30 Matsushita Electric Ind Co Ltd 回路基板及びその製造方法
JP2002170906A (ja) * 2000-12-04 2002-06-14 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2002343904A (ja) * 2001-05-21 2002-11-29 Matsushita Electric Ind Co Ltd 半導体装置
JP2004327855A (ja) * 2003-04-25 2004-11-18 Nec Electronics Corp 半導体装置およびその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260132A (ja) * 2008-04-18 2009-11-05 Oki Semiconductor Co Ltd 半導体装置の製造方法
WO2010047014A1 (ja) * 2008-10-21 2010-04-29 パナソニック株式会社 積層型半導体装置及び電子機器
JP2010103129A (ja) * 2008-10-21 2010-05-06 Panasonic Corp 積層型半導体装置及び電子機器
US8269335B2 (en) 2008-10-21 2012-09-18 Panasonic Corporation Multilayer semiconductor device and electronic equipment
WO2011114766A1 (ja) * 2010-03-16 2011-09-22 日本電気株式会社 機能素子内蔵基板
JP5692217B2 (ja) * 2010-03-16 2015-04-01 日本電気株式会社 機能素子内蔵基板
FR2977076A1 (fr) * 2011-06-21 2012-12-28 St Microelectronics Grenoble 2 Dispositif semi-conducteur a elements de connexion electrique encapsules et son procede de fabrication
US9491846B2 (en) 2011-09-07 2016-11-08 Murata Manufacturing Co., Ltd. Method of manufacturing module
US9538649B2 (en) 2011-09-07 2017-01-03 Murata Manufacturing Co., Ltd. Method of manufacturing module
US9591747B2 (en) 2011-09-09 2017-03-07 Murata Manufacturing Co., Ltd. Module board

Similar Documents

Publication Publication Date Title
US6884652B2 (en) Semiconductor package free of substrate and fabrication method thereof
TWI392066B (zh) 封裝結構及其製法
US8487424B2 (en) Routable array metal integrated circuit package fabricated using partial etching process
US7423340B2 (en) Semiconductor package free of substrate and fabrication method thereof
US20170200671A1 (en) Carrier-free semiconductor package and fabrication method
US7939383B2 (en) Method for fabricating semiconductor package free of substrate
TW200824060A (en) Semiconductor package and fabrication method thereof
CN102456648B (zh) 封装基板的制法
JP2009094118A (ja) リードフレーム、それを備える電子部品及びその製造方法
TWI500130B (zh) 封裝基板及其製法暨半導體封裝件及其製法
JP2000150760A (ja) ターミナルランドフレームおよびその製造方法
JP2007287762A (ja) 半導体集積回路素子とその製造方法および半導体装置
JP2005244035A (ja) 半導体装置の実装方法、並びに半導体装置
JP2006339595A (ja) 半導体装置
JP2000077596A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP2016167577A (ja) 樹脂封止型半導体装置およびその製造方法
TWI453872B (zh) 半導體封裝件及其製法
TWI419278B (zh) 封裝基板及其製法
CN111199924B (zh) 半导体封装结构及其制作方法
US20050194665A1 (en) Semiconductor package free of substrate and fabrication method thereof
JP4979661B2 (ja) 半導体装置の製造方法
US20050184368A1 (en) Semiconductor package free of substrate and fabrication method thereof
JP4018853B2 (ja) ターミナルランドフレーム
JP2001127228A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JP4705614B2 (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120403