JP7145414B2 - リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 - Google Patents

リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 Download PDF

Info

Publication number
JP7145414B2
JP7145414B2 JP2018214060A JP2018214060A JP7145414B2 JP 7145414 B2 JP7145414 B2 JP 7145414B2 JP 2018214060 A JP2018214060 A JP 2018214060A JP 2018214060 A JP2018214060 A JP 2018214060A JP 7145414 B2 JP7145414 B2 JP 7145414B2
Authority
JP
Japan
Prior art keywords
resist layer
lead
die pad
substrate
plating portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018214060A
Other languages
English (en)
Other versions
JP2020080396A (ja
Inventor
昌博 永田
一範 大内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2018214060A priority Critical patent/JP7145414B2/ja
Publication of JP2020080396A publication Critical patent/JP2020080396A/ja
Application granted granted Critical
Publication of JP7145414B2 publication Critical patent/JP7145414B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本開示は、リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法に関する。
近年、基板に実装される半導体装置の小型化および薄型化が要求されてきている。このような要求に対応すべく、従来、圧延金属板をエッチング加工したリードフレームを用い、その搭載面に搭載した半導体素子を封止樹脂によって封止するとともに、裏面側にリードフレームの一部分を露出させて構成された、いわゆるＱＦＮ（Quad Flat Non-lead）タイプの半導体装置が種々提案されている。
特開２０１６－２０７８６０号公報
また、従来の半導体装置において、端子部をめっきによって形成するものも知られている（例えば特許文献１参照）。しかしながら、このような半導体装置において、リード部の、半導体装置の外周を向く部分に凹部を形成することが難しく、半導体装置と配線基板との接合状態を目視で確認することが難しいという問題がある。
本実施の形態はこのような点を考慮してなされたものであり、半導体装置と配線基板との接合状態を目視で容易に確認することが可能な、リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法を提供することを目的とする。
本実施の形態によるリードフレームは、基板と、前記基板上に配置されたダイパッドめっき部と、前記基板上であって、前記ダイパッドめっき部から離間して配置されたリードめっき部と、前記基板上に配置されたレジスト層と、を備え、前記リードめっき部のうち、前記ダイパッドめっき部の反対側の裏面にくぼみ部が形成され、前記レジスト層は、前記くぼみ部内に充填されている。
本実施の形態によるリードフレームにおいて、前記基板上に、それぞれ半導体装置に対応する複数のパッケージ領域が形成され、前記ダイパッドめっき部及び前記リードめっき部は、各パッケージ領域にそれぞれ形成され、互いに隣接する前記パッケージ領域同士を跨がるように前記レジスト層が形成され、前記パッケージ領域同士の間において、前記レジスト層は、前記リードめっき部によって覆われていても良い。
本実施の形態によるリードフレームにおいて、前記基板上に、それぞれ半導体装置に対応する複数のパッケージ領域が形成され、前記ダイパッドめっき部及び前記リードめっき部は、各パッケージ領域にそれぞれ形成され、互いに隣接する前記パッケージ領域同士を跨がるように前記レジスト層が形成され、前記パッケージ領域同士の間において、前記レジスト層は、前記リードめっき部によって覆われることなく表面側に露出していても良い。
本実施の形態による半導体装置は、半導体装置において、ダイパッドめっき部と、前記ダイパッドめっき部から離間して配置されたリードめっき部と、前記ダイパッドめっき部上に搭載された半導体素子と、前記半導体素子と前記リードめっき部とを電気的に接続する接続部材と、前記ダイパッドめっき部と、前記リードめっき部と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、前記リードめっき部のうち、前記ダイパッドめっき部の反対側の裏面にくぼみ部が形成され、前記くぼみ部は、前記封止樹脂から外方に露出している。
本実施の形態による半導体装置において、前記リードめっき部のうち、前記ダイパッドめっき部の反対側を向く端面が、前記封止樹脂から外方に露出していても良い。
本実施の形態による半導体装置において、前記リードめっき部のうち、前記ダイパッドめっき部の反対側を向く端面が、前記封止樹脂に覆われていても良い。
本実施の形態によるリードフレームの製造方法は、リードフレームの製造方法において、基板を準備する工程と、前記基板上に、所定のパターン形状を有する第１レジスト層と、所定のパターン形状を有するとともに前記第１レジスト層の厚みよりも薄い第２レジスト層とを、それぞれ形成する工程と、電解めっきにより、前記基板上に、前記第２レジスト層の厚みよりも厚く、かつ前記第１レジスト層の厚みよりも薄く金属を析出させ、ダイパッドめっき部及びリードめっき部を形成する工程と、前記第１レジスト層を除去する工程と、を備え、前記リードめっき部のうち、前記ダイパッドめっき部の反対側の裏面にくぼみ部が形成され、前記第２レジスト層は、前記くぼみ部内に充填されている。
本実施の形態によるリードフレームの製造方法において、前記第１レジスト層は、前記第２レジスト層に重ならないように設けられても良い。
本実施の形態によるリードフレームの製造方法において、前記基板上に前記第２レジスト層を形成した後、前記第１レジスト層が形成され、前記第１レジスト層は、前記基板上とともに、前記第２レジスト層上にも形成されても良い。
本実施の形態による半導体装置の製造方法は、半導体装置の製造方法において、前記リードフレームを準備する工程と、前記リードフレームの前記ダイパッドめっき部上に、半導体素子を搭載する工程と、前記半導体素子と前記リードめっき部とを接続部材により電気的に接続する工程と、前記ダイパッドめっき部と、前記リードめっき部と、前記レジスト層と、前記半導体素子と、前記接続部材とを封止樹脂により封止する工程と、前記基板及び前記レジスト層をそれぞれ除去する工程と、前記封止樹脂を半導体装置毎に分離する工程とを備えている。
本実施の形態によれば、半導体装置と配線基板との接合状態を目視で容易に確認することができる。
図１は、第１の実施の形態によるリードフレームを示す平面図。 図２は、第１の実施の形態によるリードフレームを示す断面図（図１のII－II線断面図）。 図３は、ダイパッドめっき部及びリードめっき部を示す断面図。 図４は、ダイパッドめっき部及びリードめっき部の変形例を示す断面図。 図５は、第１の実施の形態による半導体装置を示す平面図。 図６は、第１の実施の形態による半導体装置を示す断面図（図５のVI－VI線断面図）。 図７は、第１の実施の形態による半導体装置の変形例を示す断面図。 図８（ａ）－（ｅ）は、第１の実施の形態によるリードフレームの製造方法を示す断面図。 図９（ａ）－（ｆ）は、第１の実施の形態による半導体装置の製造方法を示す断面図。 図１０は、第１の実施の形態による半導体装置を配線基板に実装した状態示す断面図。 図１１は、第２の実施の形態によるリードフレームを示す断面図。 図１２は、第２の実施の形態による半導体装置を示す断面図。 図１３（ａ）－（ｅ）は、第２の実施の形態によるリードフレームの製造方法を示す断面図。 図１４（ａ）－（ｆ）は、第２の実施の形態による半導体装置の製造方法を示す断面図。
（第１の実施の形態）
以下、第１の実施の形態について、図１乃至図１０を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。
リードフレームの構成
まず、図１および図２により、本実施の形態による半導体装置を作製するためのリードフレームの概略について説明する。図１は、本実施の形態によるリードフレームを示す平面図であり、図２は、本実施の形態によるリードフレームを示す断面図である。
図１および図２に示すリードフレーム１０は、半導体装置２０（図５および図６）を作製する際に用いられるものである。このようなリードフレーム１０は、多列および多段に（マトリックス状に）配置された、複数のパッケージ領域１０ａとを備えている。
本明細書中、「内」、「内側」とは、各パッケージ領域１０ａにおいてダイパッドめっき部１１の中心方向を向く側をいい、「外」、「外側」とは、各パッケージ領域１０ａにおいてダイパッドめっき部１１の中心から離れる側をいう。また、「表面」とは、半導体素子２１が搭載される側の面をいい、「裏面」とは、「表面」の反対側の面であって外部の配線基板５０（図１０参照）に接続される側の面をいう。
図１乃至図２に示すように、リードフレーム１０は、基板１３と、基板１３上に配置されたダイパッドめっき部１１と、基板１３上であって、ダイパッドめっき部１１から離間して配置されたリードめっき部１２と、基板１３上に配置された第２レジスト層（レジスト層）３２と、を備えている。また、リードめっき部１２のうち、外側（ダイパッドめっき部１１の反対側）の裏面にくぼみ部１６が形成され、第２レジスト層３２は、くぼみ部１６内に充填されている。
パッケージ領域１０ａは、それぞれ半導体装置２０（後述）に対応する領域であり、図１において仮想線の内側に位置する領域である。本実施の形態において、リードフレーム１０は、基板１３上形成された複数のパッケージ領域１０ａを含んでいるが、これに限らず、リードフレーム１０に１つのパッケージ領域１０ａのみが形成されていても良い。
複数のパッケージ領域１０ａは、切断領域Ｄを介して互いに離間して配置されている。この切断領域Ｄは、Ｘ方向およびＹ方向に沿ってそれぞれ延びている。ここで、Ｘ方向、Ｙ方向とは、リードフレーム１０の面内において、ダイパッドめっき部１１の各辺に平行な二方向であり、Ｘ方向とＹ方向とは互いに直交している。また、Ｚ方向は、Ｘ方向及びＹ方向の両方に対して垂直な方向である。
基板１３は、ダイパッドめっき部１１及びリードめっき部１２を支持するものであり、半導体装置２０（後述）の製造後に除去されるものである。基板１３は、銅、銅合金、鉄－ニッケル合金、鉄－ニッケル－クロム合金、鉄－ニッケル－カーボン合金等の導電性基板、または、少なくともダイパッドめっき部１１及びリードめっき部１２が位置する面にＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｕ等、あるいはこれらの合金からなる導電性層を備えた絶縁性基板、絶縁性フィルムのいずれでもよい。基板１３の厚みは、ハンドリング性を考慮した場合、例えば７５μｍ以上２００μｍ以下とすることが好ましい。
ダイパッドめっき部１１は、平面略正方形形状を有しており、その表面には、後述する半導体素子２１が搭載される。ダイパッドめっき部１１の平面形状は、正方形に限らず、長方形等の多角形としても良い。ダイパッドめっき部１１は、各パッケージ領域１０ａに１つずつ配置されるが、これに限らず複数配置されても良い。ダイパッドめっき部１１の厚みは、半導体装置２０の構成にもよるが、１５μｍ以上１１０μｍ以下、好ましくは２５μｍ以上９０μｍ以下とすることができる。このダイパッドめっき部１１は、後述するように電解めっきにより形成されたものであり、リードめっき部１２と同一の層構成を有している。
各リードめっき部１２は、後述するようにボンディングワイヤ２２を介して半導体素子２１に接続されるものである。各リードめっき部１２は、ダイパッドめっき部１１との間に空間を介して配置されている。各リードめっき部１２は、平面略長方形形状を有している。この場合、複数のリードめっき部１２の形状は全て互いに同一であるが、これに限らず、複数のリードめっき部１２の形状が互いに異なっていても良い。リードめっき部１２は、各パッケージ領域１０ａに複数配置される。各リードめっき部１２は、切断領域Ｄを介して、それぞれ隣接するパッケージ領域１０ａのリードめっき部１２と一体化されている。
複数のリードめっき部１２は、ダイパッドめっき部１１の周囲においてＸ方向及びＹ方向に沿って互いに間隔を空けて配置されている。隣接するリードめっき部１２同士は、半導体装置２０（後述）の製造時に基板１３が除去された後、互いに電気的に絶縁される。また、リードめっき部１２は、基板１３が除去された後、ダイパッドめっき部１１とも電気的に絶縁されるようになっている。このリードめっき部１２の裏面には、それぞれ外部の配線基板５０（図１０参照）に電気的に接続される外部端子１７がそれぞれ形成されている。各外部端子１７は、半導体装置２０（後述）の製造後に、それぞれ半導体装置２０から外方に露出するようになっている。また、各リードめっき部１２の表面には内部端子１５が形成されている。内部端子１５は、後述するようにボンディングワイヤ２２を介して半導体素子２１に電気的に接続される領域となっている。
各リードめっき部１２は、断面視でＬ字形状を有しており（図２参照）、各リードめっき部１２のうち外側（ダイパッドめっき部１１の反対側）の裏面には、くぼみ部１６が形成されている。すなわち、各リードめっき部１２は、内側（ダイパッドめっき部１１側）に位置する厚肉部分１２ａと、外側（ダイパッドめっき部１１の反対側）に位置する薄肉部分１２ｂとを有している。このうち薄肉部分１２ｂの裏面には、上述したくぼみ部１６が形成されている。また厚肉部分１２ａの厚みは、ダイパッドめっき部１１の厚みと同一であり、１５μｍ以上１１０μｍ以下、好ましくは２５μｍ以上９０μｍ以下とすることができる。薄肉部分１２ｂの厚みは、厚肉部分１２ａの厚みよりも薄く、５μｍ以上９０μｍ以下、好ましくは１０μｍ以上４０μｍ以下とすることができる。
なお、本実施の形態において、リードめっき部１２は、ダイパッドめっき部１１の４辺全てに沿って配置されているが、これに限られるものではなく、例えばダイパッドめっき部１１の対向する２辺のみに沿って配置されていても良い。
くぼみ部１６内には、その全体にわたって第２レジスト層３２が充填されている。この場合、第２レジスト層３２は、リードめっき部１２の幅方向（リードめっき部１２の長手方向に直交する方向）全域にわたって形成されているが、これに限らず、幅方向の一部に形成されていても良い。各第２レジスト層３２は、切断領域Ｄを介して、それぞれ隣接するパッケージ領域１０ａの第２レジスト層３２と一体化されている。すなわち第２レジスト層３２は、互いに隣接するパッケージ領域１０ａ同士を跨がるように形成されている。また第２レジスト層３２は、パッケージ領域１０ａ同士の間において、リードめっき部１２によって覆われている。
第２レジスト層３２は、半導体装置２０（後述）の製造後に除去される。このため、くぼみ部１６は、半導体装置２０の製造後に、それぞれ半導体装置２０から外方に露出するようになっている。第２レジスト層３２の厚みは、ダイパッドめっき部１１の厚みよりも薄く、１０μｍ以上９０μｍ以下、好ましくは２０μｍ以上５０μｍ以下とすることができる。
第２レジスト層３２は、例えばポリイミド系樹脂、エポキシ系樹脂、ウレタン系樹脂、アクリル系樹脂等からなる。また第２レジスト層３２としては、いわゆるドライフィルムと称されるものを用いても良い。ドライフィルムとは、基板１３などの対象物の上にレジスト膜を形成するために対象物に貼り付けられるフィルムのことである。ドライフィルムは、ＰＥＴなどからなるベースフィルムと、ベースフィルムに積層され、感光性を有する感光層と、を少なくとも含む。感光層は、アクリル系樹脂、エポキシ系樹脂、ポリイミド系樹脂、スチレン系樹脂などの感光性材料を含む。
次に、図３を参照して、ダイパッドめっき部１１およびリードめっき部１２の層構成について説明する。なお、図３において、リードめっき部１２のくぼみ部１６の表示を省略している。
図３に示すように、ダイパッドめっき部１１及びリードめっき部１２は、それぞれ断面視で略長方形形状を有している。ダイパッドめっき部１１及びリードめっき部１２は、それぞれ基部１４ａと、この基部１４ａの表面側（基板１３側の反対側）に位置する表面金属層１４ｂと、基部１４ａの裏面側（基板１３側）に位置する下地金属層１４ｃを有している
このうち基部１４ａは、Ｃｕ、Ｎｉ、Ｐｄ、Ａｇ、ＮｉＣｏ合金等の金属、合金のいずれか１種からなる単層構造、あるいは、２種以上からなる多層構造とすることができる。
表面金属層１４ｂは、Ａｇ、Ａｕ、Ｐｄ等のいずれか１種の貴金属からなる単層構造、あるいは、２種以上の貴金属からなる多層構造とすることができる。リードめっき部１２の表面金属層１４ｂは、内部端子１５を構成するものである。また、ダイパッドめっき部１１の表面金属層１４ｂは、半導体素子２１を搭載するための内部表面をなすものである。
また、下地金属層１４ｃは、Ａｕ、Ｐｄ、Ａｇ等のいずれか１種の貴金属からなる単層構造、あるいは、２種以上の貴金属からなる多層構造とすることができ、多層構造の場合、例えば、基板１３側から、Ａｕ／Ｐｄの順に積層することができる。そして、リードめっき部１２の下地金属層１４ｃは、後述する半導体装置２０の製造において、基板１３を除去した後に、外部端子１７を構成するものである。下地金属層１４ｃは、基板１３が溶解除去可能な金属（例えば、Ｃｕ）からなる場合、あるいは、基板１３が溶解除去可能な金属層（例えば、Ｃｕ層等）を絶縁性基板上に形成したものである場合、後述する半導体装置２０の製造において、基板１３の除去を確実なものとする作用をなす。なお、下地金属層１４ｃは必ずしも設けられていなくても良い。
ダイパッドめっき部１１およびリードめっき部１２を構成する各層は、例えば、表面金属層１４ｂの厚みを０．００１μｍ以上１０μｍ以下、好ましくは０．００３μｍ以上５μｍ以下の範囲で設定することができ、下地金属層１４ｃの厚みを０．００１μｍ以上１μｍ以下、好ましくは０．０１μｍ以上０．５μｍ以下の範囲で設定することができる。また、基部１４ａの厚みはダイパッドめっき部１１およびリードめっき部１２を所望の厚みとするように適宜設定することができる。
図４は、ダイパッドめっき部１１及びリードめっき部１２の変形例を示している。図４に示す変形例において、ダイパッドめっき部１１及びリードめっき部１２は、それぞれ内側に湾曲した側面１４ｅを有している。この湾曲した側面１４ｅは、基部１４ａに形成されている。図４に示すダイパッドめっき部１１及びリードめっき部１２を作製する場合、図３に示す断面長方形形状のめっき層を形成した後、基部１４ａを腐食液により選択的にエッチングすることにより、基部１４ａに湾曲した側面１４ｅを形成することができる。このように、ダイパッドめっき部１１及びリードめっき部１２が湾曲した側面１４ｅを有することにより、ダイパッドめっき部１１及びリードめっき部１２が、後述する封止樹脂２３から脱落することを防止することができる。
半導体装置の構成
次に、図５および図６により、本実施の形態による半導体装置について説明する。図５および図６は、本実施の形態による半導体装置を示す図である。
図５および図６に示すように、半導体装置（半導体パッケージ）２０は、ダイパッドめっき部１１と、ダイパッドめっき部１１から離間して配置された複数のリードめっき部１２と、ダイパッドめっき部１１上に搭載された半導体素子２１と、リードめっき部１２と半導体素子２１とを電気的に接続する複数のボンディングワイヤ（接続部材）２２とを備えている。また、ダイパッドめっき部１１、リードめっき部１２、半導体素子２１およびボンディングワイヤ２２は、封止樹脂２３によって樹脂封止されている。
ダイパッドめっき部１１及びリードめっき部１２は、上述したリードフレーム１０から作製されたものである。このうちダイパッドめっき部１１の裏面は、封止樹脂２３の裏面から外方に露出している。
各リードめっき部１２は、内側（ダイパッドめっき部１１側）に位置する厚肉部分１２ａと、外側（ダイパッドめっき部１１の反対側）に位置する薄肉部分１２ｂとを有している。このうち厚肉部分１２ａは、その裏面（外部端子１７）が封止樹脂２３から外方に露出している。またリードめっき部１２のうち外側を向く端面１２ｃが、封止樹脂２３から外方に露出している。また、各リードめっき部１２のうち、ダイパッドめっき部１１の外側（ダイパッドめっき部１１の反対側）の裏面には、くぼみ部１６が形成されている。このくぼみ部１６には封止樹脂２３が充填されておらず、くぼみ部１６は封止樹脂２３から外方に向けて露出している。くぼみ部１６は、上述した第２レジスト層３２に対応する部分に形成されており、第２レジスト層３２は半導体装置２０から除去されている。
このほか、ダイパッドめっき部１１及びリードめっき部１２の構成は、半導体装置２０に含まれない領域を除き、上述した図１および図２に示すものと同様であるため、ここでは詳細な説明を省略する。
半導体素子２１としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子２１は、各々ボンディングワイヤ２２が取り付けられる複数の電極２１ａを有している。また、半導体素子２１は、例えばダイボンディングペースト等の接着剤により、ダイパッドめっき部１１の表面に固定されている。
各ボンディングワイヤ２２は、例えば金、銅等の導電性の良い材料からなっている。各ボンディングワイヤ２２は、それぞれその一端が半導体素子２１の電極２１ａに接続されるとともに、その他端が各リードめっき部１２の内部端子１５にそれぞれ接続されている。
封止樹脂２３としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはＰＰＳ樹脂等の熱可塑性樹脂を用いることができる。封止樹脂２３全体の厚みは、３００μｍ以上１２００μｍ以下程度とすることができる。また、封止樹脂２３は、平面視で正方形又は長方形状であり、その一辺（半導体装置２０の一辺）は、例えば６ｍｍ以上１６ｍｍ以下することができる。なお、図５において、封止樹脂２３のうち、ダイパッドめっき部１１及びリードめっき部１２よりも表面側に位置する部分の表示を省略している。
図７に示すように、ボンディングワイヤ２２に代えて、半導体素子２１とリードめっき部１２とを複数のバンプ（ピラー）２６によって電気的に接続（フリップチップ接続）しても良い。各バンプ（接続部材）２６は、例えば銅等の導電性の良い金属材料からなる。各バンプ２６は、それぞれその上端が半導体素子２１の電極２１ａに接続されるとともに、その下端がダイパッドめっき部１１及びリードめっき部１２にそれぞれ接続されている。
リードフレームの製造方法
次に、図１および図２に示すリードフレーム１０の製造方法について、図８（ａ）－（ｅ）を用いて説明する。なお、図８（ａ）－（ｅ）は、リードフレーム１０の製造方法を示す断面図（図２に対応する図）である。
まず図８（ａ）に示すように、平板状の基板１３を準備する。この基板１３としては、上述したように、銅、銅合金、鉄－ニッケル合金、鉄－ニッケル－クロム合金、鉄－ニッケル－カーボン合金等の導電性基板、または、少なくともダイパッドめっき部１１及びリードめっき部１２が位置する面にＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｕ等、あるいはこれらの合金からなる導電性層を備えた絶縁性基板、絶縁性フィルムを使用することができる。なお、後述するように、ダイパッドめっき部１１及びリードめっき部１２を基板１３から容易に剥離できるように、予め基板１３の一面に凹凸をつける表面処理を行い、かつ、剥離性をもたせる剥離処理を行っておく等の処置をとっても良い。表面処理としては、サンドブラストによるブラスト処理、剥離処理としては、基板１３の表面に酸化膜を形成する方法等が挙げられる。
次に、基板１３の表面に、所定のパターン形状を有する第１レジスト層３１を形成する（図８（ｂ））。この第１レジスト層３１のパターン形状は、ダイパッドめっき部１１及びリードめっき部１２を形成しない領域の形状に対応している。この間、まず基板１３の表面全体に感光性レジストを塗布し、これを乾燥する。その後、基板１３に対してフォトマスクを介して露光し、現像することにより、所定のパターン形状を有する第１レジスト層３１が形成される。第１レジスト層３１の厚みは、２０μｍ以上１２０μｍ以下、好ましくは４０μｍ以上１００μｍ以下とすることができる。
第１レジスト層３１は、例えばポリイミド系樹脂、エポキシ系樹脂、ウレタン系樹脂、アクリル系樹脂等からなる。
続いて、基板１３の表面に、所定のパターン形状を有する第２レジスト層３２を形成する（図８（ｃ））。この第２レジスト層３２のパターン形状は、少なくともリードめっき部１２のくぼみ部１６に対応する部分を含む形状を有している。この場合、第２レジスト層３２は、第１レジスト層３１に重ならないように設けられる。この間、まず基板１３の表面全体に感光性レジストを塗布し、これを乾燥する。その後、基板１３に対してフォトマスクを介して露光し、現像することにより、所定のパターン形状を有する第２レジスト層３２が形成される。第２レジスト層３２の厚みは、第１レジスト層３１の厚みよりも薄く、１０μｍ以上９０μｍ以下、好ましくは２５μｍ以上５０μｍ以下とすることができる。
第２レジスト層３２は、例えばポリイミド系樹脂、エポキシ系樹脂、ウレタン系樹脂、アクリル系樹脂等からなる。なお第２レジスト層３２は、第１レジスト層３１と同一の材料からなっていても良く、異なる材料からなっていても良い。
また、本実施の形態において、第１レジスト層３１を形成した後、第２レジスト層３２を形成しているが、これに限らず、第２レジスト層３２を形成した後、第１レジスト層３１を形成しても良い。
次に、基板１３の裏面側を図示しないカバーで覆い、基板１３の表面側に電解めっきを施す。これにより基板１３上に金属を析出させて、ダイパッドめっき部１１及びリードめっき部１２を形成する（図８（ｄ））。このようにして電解めっきによりダイパッドめっき部１１及びリードめっき部１２を形成する際、めっき金属は、第２レジスト層３２の厚みよりも厚く、かつ第１レジスト層３１の厚みよりも薄く析出させる。これにより、基板１３上に析出した金属は、第１レジスト層３１を除く領域に堆積するとともに、第２レジスト層３２を覆うように析出する。この場合、リードめっき部１２の外側の裏面には、第２レジスト層３２によってくぼみ部１６が形成され、第２レジスト層３２はくぼみ部１６内に充填される。
なお、ダイパッドめっき部１１及びリードめっき部１２が、それぞれ下地金属層１４ｃと、基部１４ａと、表面金属層１４ｂとを含む場合（図３）、下地金属層１４ｃ、基部１４ａ及び表面金属層１４ｂをこの順番に順次析出させる。
その後、第１レジスト層３１を例えばアルカリ、酸、溶剤等の溶液により溶解して除去することにより、図１および図２に示すリードフレーム１０が得られる。（図８（ｅ））。このとき、第２レジスト層３２はリードめっき部１２により覆われているので、除去されることはない。
半導体装置の製造方法
次に、図５および図６に示す半導体装置２０の製造方法について、図９（ａ）－（ｆ）を用いて説明する。
まず、例えば図８（ａ）－（ｅ）に示す方法により、リードフレーム１０を作製する。
次に、リードフレーム１０のダイパッドめっき部１１上に、半導体素子２１を搭載する。この場合、例えばダイボンディングペースト等の接着剤を用いて、半導体素子２１をダイパッドめっき部１１上に載置して固定する（ダイアタッチ工程）（図９（ａ））。
次に、半導体素子２１の各電極２１ａと、各リードめっき部１２の内部端子１５とを、それぞれボンディングワイヤ（接続部材）２２によって互いに電気的に接続する（ワイヤボンディング工程）（図９（ｂ））。
次に、リードフレーム１０に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂２３を形成する（樹脂封止工程）（図９（ｃ））。この際、各封止樹脂２３に対応するキャビティを有する、図示しない金型にリードフレーム１０を配置し、各キャビティ内に封止樹脂２３を流し込む。これにより、封止樹脂２３を用いてダイパッドめっき部１１、リードめっき部１２、半導体素子２１およびボンディングワイヤ２２を封止する。このとき、リードめっき部１２のくぼみ部１６には、第２レジスト層３２が充填されているので、くぼみ部１６に封止樹脂２３が侵入することはない。
続いて、裏面側に設けられた基板１３を例えばエッチング等により溶解除去する（基板除去工程）（図９（ｄ））。このエッチング液としては、例えばアルカリ性のエッチング溶液を用いることができる。これにより、ダイパッドめっき部１１の裏面、リードめっき部１２の裏面及び第２レジスト層３２の裏面がそれぞれ封止樹脂２３から露出する。
次に、封止樹脂２３から裏面側に露出する第２レジスト層３２を例えばエッチング等により溶解除去する（第２レジスト層除去工程）（図９（ｅ））。このエッチング液としては、例えばアルカリ性のエッチング溶液を用いることができる。これにより、リードめっき部１２のくぼみ部１６に充填されていた第２レジスト層３２が除去され、くぼみ部１６が封止樹脂２３から露出する。
なお、エッチング液として基板１３と第２レジスト層３２とを両方とも除去可能な溶液を用いることにより、上記２つの工程（図９（ｄ）（ｅ））を同一工程で実施することが好ましい。
次いで、リードフレーム１０及び封止樹脂２３を切断することにより、リードフレーム１０をパッケージ領域１０ａ毎に分離する（切断工程）（図９（ｆ））。この際、各半導体素子２１間の切断領域Ｄ（図１参照）に位置する封止樹脂２３及びリードめっき部１２をダイシングすることにより、リードフレーム１０を各半導体装置２０毎に分離する。この場合、例えばダイヤモンド砥石からなるブレード（図示せず）を回転させながら、各半導体装置２０間の封止樹脂２３及びリードめっき部１２を切断しても良い。このようにして、リードフレーム１０が半導体装置２０毎に分離され、図５および図６に示す半導体装置２０が得られる。
以上説明したように、本実施の形態によれば、リードフレーム１０のリードめっき部１２のうち外側の裏面にくぼみ部１６が形成され、くぼみ部１６内に第２レジスト層３２が充填されている。この第２レジスト層３２は、半導体装置２０を作製する際除去され、半導体装置２０においては、リードめっき部１２の外側の裏面に、外方に露出するくぼみ部１６が形成される。このため、半導体装置２０を配線基板５０に実装した際（図１０参照）、くぼみ部１６にはんだ５１が充填されることにより、はんだ５１がフィレット形状となり、半導体装置２０と配線基板５０の接合状態を容易に観察することができる。
また本実施の形態によれば、リードめっき部１２の外側を向く端面１２ｃが、封止樹脂２３から外方に露出している。これにより、半導体装置２０を配線基板５０に実装した際（図１０参照）、リードめっき部１２の端面１２ｃまではんだ５１によって接続することができ、半導体装置２０と配線基板５０との接続信頼性を高めることができる。
また本実施の形態によれば、リードめっき部１２がくぼみ部１６を有し、ブレードによって切断される金属部分（薄肉部分１２ｂ）が薄肉化されている（図９（ｆ）参照）。これにより、ダイシング時にブレードに加わる負荷を抑制し、ブレードの経時劣化を低減することができる。さらに、リードめっき部１２が電解めっきにより形成されるので、例えば銅等の圧延金属材料よりも硬度の高い材料を用いることができる。これにより、ダイシング時にリードめっき部１２から発生する金属バリの量を抑制することができる。
（第２の実施の形態）
次に、図１１乃至図１４を参照して第２の実施の形態について説明する。図１１乃至図１４は第２の実施の形態を示す図である。図１１乃至図１４に示す第２の実施の形態は、リードめっき部１２の構成が異なるものであり、他の構成は上述した第１の実施の形態と略同一である。図１１乃至図１４において、図１乃至図１０に示す第１の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
リードフレームの構成
図１１に示すリードフレーム１０において、第２レジスト層３２は、互いに隣接するパッケージ領域１０ａ同士を跨がるように形成されている。第２レジスト層３２は、パッケージ領域１０ａ同士の間において、リードめっき部１２によって覆われることなく表面側に露出している。すなわち、互いに隣接する（図１１の左右の）パッケージ領域１０ａのリードめっき部１２同士は、表面側開口部１２ｄを介して互いに離間している。この表面側開口部１２ｄにおいて、第２レジスト層３２は表面側に露出している。
また、リードめっき部１２の外側を向く端面１２ｃが、表面側開口部１２ｄに向けて露出している。図１１において、リードめっき部１２の端面１２ｃは、パッケージ領域１０ａの周縁よりも内側（ダイパッドめっき部１１側）に位置しており、第２レジスト層３２は、パッケージ領域１０ａ同士の間の一部で表面側に露出している。しかしながら、これに限らず、リードめっき部１２の端面１２ｃは、パッケージ領域１０ａの周縁に位置していても良い。この場合、第２レジスト層３２は、パッケージ領域１０ａ同士の間の全域で表面側に露出する。
半導体装置の構成
図１２は、図１１に示すリードフレーム１０を用いて作製された半導体装置２０を示している。図１２において、リードめっき部１２の外側を向く端面１２ｃが、封止樹脂２３によって覆われている。また、リードめっき部１２のくぼみ部１６の外側には、樹脂凹部２３ａが形成されている。この樹脂凹部２３ａは、リードめっき部１２のくぼみ部１６から連続して形成されている。
リードフレームの製造方法
次に、図１３（ａ）－（ｅ）を参照して、図１１に示すリードフレーム１０の製造方法について説明する。
まず図１３（ａ）に示すように、平板状の基板１３を準備する。次に、基板１３の表面上に、所定のパターン形状を有する第２レジスト層３２を形成する（図１３（ｂ））。この第２レジスト層３２のパターン形状は、少なくともリードめっき部１２のくぼみ部１６及び封止樹脂２３の樹脂凹部２３ａ（図１２参照）を形成する部分を含む形状を有している。このほか、第２レジスト層３２は、第１の実施の形態の場合と略同様にして形成することができる（図８（ｃ）参照）。
続いて、基板１３の表面上に、所定のパターン形状を有する第１レジスト層３１を形成する（図１３（ｃ））。この第１レジスト層３１のパターン形状は、ダイパッドめっき部１１及びリードめっき部１２を形成しない領域の形状に対応している。この場合、第１レジスト層３１は、基板１３の表面上とともに、第２レジスト層３２上にも形成される。すなわち第１レジスト層３１は、表面側開口部１２ｄ（図１１参照）に対応する領域にも形成される。このほか、第１レジスト層３１は、第１の実施の形態の場合と略同様にして形成することができる（図８（ｂ）参照）。
次に、基板１３の裏面側を図示しないカバーで覆い、基板１３の表面側に電解めっきを施す。これにより基板１３上に金属を析出させて、ダイパッドめっき部１１及びリードめっき部１２を形成する（図１３（ｄ））。このようにして電解めっきによりダイパッドめっき部１１及びリードめっき部１２を形成する際、めっき金属は、第２レジスト層３２の厚みよりも厚く、かつ第１レジスト層３１の厚みよりも薄く析出させる。これにより、基板１３上に析出した金属は、第１レジスト層３１を除く領域に堆積するとともに、第２レジスト層３２を覆うように析出する。このとき、第１レジスト層３１が、第２レジスト層３２の一部（表面側開口部１２ｄに対応する領域）を覆っているので、この部分にはめっき金属が析出されない。このほか、ダイパッドめっき部１１及びリードめっき部１２は、第１の実施の形態の場合と略同様にして形成することができる（図８（ｄ）参照）。
その後、第１レジスト層３１を例えばアルカリ、酸、溶剤等の溶液により溶解して除去することにより、図１１に示すリードフレーム１０が得られる。（図１３（ｅ））。この場合、第１レジスト層３１を溶解する溶液は、第２レジスト層３２には反応しないものを用いることが好ましい。これにより第２レジスト層３２を除去することなく、基板１３上に残存させることができる。
半導体装置の製造方法
次に、図１４（ａ）－（ｆ）を参照して、図１２に示す半導体装置２０の製造方法について説明する。
まず、第１の実施の形態の場合と同様に（図９（ａ）－（ｂ））、リードフレーム１０のダイパッドめっき部１１上に、半導体素子２１を搭載し（図１４（ａ））、半導体素子２１の各電極２１ａと、各リードめっき部１２の内部端子１５とを、それぞれボンディングワイヤ（接続部材）２２によって互いに電気的に接続する（図１４（ｂ））。
次に、第１の実施の形態の場合と同様に（図９（ｃ））、封止樹脂２３を用いてダイパッドめっき部１１、リードめっき部１２、半導体素子２１およびボンディングワイヤ２２を封止する（図１４（ｃ））。このとき、リードめっき部１２のくぼみ部１６には、第２レジスト層３２が充填されているので、くぼみ部１６に封止樹脂２３が侵入することがない。また、封止樹脂２３は、互いに隣接するパッケージ領域１０ａのリードめっき部１２間に形成された表面側開口部１２ｄにも充填される。
続いて、第１の実施の形態の場合と同様に（図９（ｄ）（ｅ））、裏面側に設けられた基板１３を例えばエッチング等により溶解除去するとともに（図１４（ｄ））、封止樹脂２３から裏面側に露出する第２レジスト層３２を溶解除去する（図１４（ｅ））。
次いで、第１の実施の形態の場合と同様に（図９（ｆ））、封止樹脂２３を切断することにより、リードフレーム１０をパッケージ領域１０ａ毎に分離する（図１４（ｆ））。このようにして、リードフレーム１０が半導体装置２０毎に分離され、図１２に示す半導体装置２０が得られる。
本実施の形態によれば、リードめっき部１２の外側を向く端面１２ｃが、封止樹脂２３によって覆われている。このため、リードフレーム１０をパッケージ領域１０ａ毎に分離する際（図１４（ｆ））、ブレードによって切断される部分が、金属を含まず、封止樹脂２３の部分のみとなる。これにより、ダイシング時にブレードに加わる負荷をより抑制し、ブレードの経時劣化を低減することができる。
上記各実施の形態及び変形例に開示されている複数の構成要素を必要に応じて適宜組合せることも可能である。あるいは、上記各実施の形態及び変形例に示される全構成要素から幾つかの構成要素を削除してもよい。
１０ リードフレーム
１０ａ パッケージ領域
１１ ダイパッドめっき部
１２ リードめっき部
１２ａ 厚肉部分
１２ｂ 薄肉部分
１５ 内部端子
１６ くぼみ部
１７ 外部端子
２０ 半導体装置
２１ 半導体素子
２２ ボンディングワイヤ
２３ 封止樹脂
３１ 第１レジスト層
３２ 第２レジスト層

Claims (10)

  1. 基板と、
    前記基板上に配置されたダイパッドめっき部と、
    前記基板上であって、前記ダイパッドめっき部から離間して配置されたリードめっき部と、
    前記基板上に配置されたレジスト層と、を備え、
    前記リードめっき部のうち、前記ダイパッドめっき部の反対側の裏面にくぼみ部が形成され、
    前記レジスト層は、前記くぼみ部内に充填されている、リードフレーム。
  2. 前記基板上に、それぞれ半導体装置に対応する複数のパッケージ領域が形成され、
    前記ダイパッドめっき部及び前記リードめっき部は、各パッケージ領域にそれぞれ形成され、
    互いに隣接する前記パッケージ領域同士を跨がるように前記レジスト層が形成され、前記パッケージ領域同士の間において、前記レジスト層は、前記リードめっき部によって覆われている、請求項１記載のリードフレーム。
  3. 前記基板上に、それぞれ半導体装置に対応する複数のパッケージ領域が形成され、
    前記ダイパッドめっき部及び前記リードめっき部は、各パッケージ領域にそれぞれ形成され、
    互いに隣接する前記パッケージ領域同士を跨がるように前記レジスト層が形成され、前記パッケージ領域同士の間において、前記レジスト層は、前記リードめっき部によって覆われることなく表面側に露出している、請求項１記載のリードフレーム。
  4. 半導体装置において、
    ダイパッドめっき部と、
    前記ダイパッドめっき部から離間して配置されたリードめっき部と、
    前記ダイパッドめっき部上に搭載された半導体素子と、
    前記半導体素子と前記リードめっき部とを電気的に接続する接続部材と、
    前記ダイパッドめっき部と、前記リードめっき部と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、
    前記リードめっき部のうち、前記ダイパッドめっき部の反対側の裏面にくぼみ部が形成され、
    前記くぼみ部は、前記封止樹脂から外方に露出している、半導体装置。
  5. 前記リードめっき部のうち、前記ダイパッドめっき部の反対側を向く端面が、前記封止樹脂から外方に露出している、請求項４記載の半導体装置。
  6. 前記リードめっき部のうち、前記ダイパッドめっき部の反対側を向く端面が、前記封止樹脂に覆われている、請求項４記載の半導体装置。
  7. リードフレームの製造方法において、
    基板を準備する工程と、
    前記基板上に、所定のパターン形状を有する第１レジスト層と、所定のパターン形状を有するとともに前記第１レジスト層の厚みよりも薄い第２レジスト層とを、それぞれ形成する工程と、
    電解めっきにより、前記基板上に、前記第２レジスト層の厚みよりも厚く、かつ前記第１レジスト層の厚みよりも薄く金属を析出させ、ダイパッドめっき部及びリードめっき部を形成する工程と、
    前記第１レジスト層を除去する工程と、を備え、
    前記リードめっき部のうち、前記ダイパッドめっき部の反対側の裏面にくぼみ部が形成され、
    前記第２レジスト層は、前記くぼみ部内に充填されている、リードフレームの製造方法。
  8. 前記第１レジスト層は、前記第２レジスト層に重ならないように設けられる、請求項７記載のリードフレームの製造方法。
  9. 前記基板上に前記第２レジスト層を形成した後、前記第１レジスト層が形成され、前記第１レジスト層は、前記基板上とともに、前記第２レジスト層上にも形成される、請求項７記載のリードフレームの製造方法。
  10. 半導体装置の製造方法において、
    請求項１乃至３のいずれか一項記載のリードフレームを準備する工程と、
    前記リードフレームの前記ダイパッドめっき部上に、半導体素子を搭載する工程と、
    前記半導体素子と前記リードめっき部とを接続部材により電気的に接続する工程と、
    前記ダイパッドめっき部と、前記リードめっき部と、前記レジスト層と、前記半導体素子と、前記接続部材とを封止樹脂により封止する工程と、
    前記基板及び前記レジスト層をそれぞれ除去する工程と、
    前記封止樹脂を半導体装置毎に分離する工程とを備えた、半導体装置の製造方法。
JP2018214060A 2018-11-14 2018-11-14 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 Active JP7145414B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018214060A JP7145414B2 (ja) 2018-11-14 2018-11-14 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018214060A JP7145414B2 (ja) 2018-11-14 2018-11-14 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2020080396A JP2020080396A (ja) 2020-05-28
JP7145414B2 true JP7145414B2 (ja) 2022-10-03

Family

ID=70802511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018214060A Active JP7145414B2 (ja) 2018-11-14 2018-11-14 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP7145414B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151323A (ja) 2010-01-25 2011-08-04 Dainippon Printing Co Ltd 樹脂付リードフレームおよびその製造方法、ならびにｌｅｄ素子パッケージおよびその製造方法
WO2015145651A1 (ja) 2014-03-27 2015-10-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2018117043A (ja) 2017-01-18 2018-07-26 大日本印刷株式会社 リードフレーム基板およびその製造方法、ならびに半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151323A (ja) 2010-01-25 2011-08-04 Dainippon Printing Co Ltd 樹脂付リードフレームおよびその製造方法、ならびにｌｅｄ素子パッケージおよびその製造方法
WO2015145651A1 (ja) 2014-03-27 2015-10-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2018117043A (ja) 2017-01-18 2018-07-26 大日本印刷株式会社 リードフレーム基板およびその製造方法、ならびに半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2020080396A (ja) 2020-05-28

Similar Documents

Publication Publication Date Title
US9842792B2 (en) Method of producing a semiconductor package
JP4032063B2 (ja) 半導体装置の製造方法
US6359221B1 (en) Resin sealed semiconductor device, circuit member for use therein
US8003444B2 (en) Semiconductor device and manufacturing method thereof
JP4400898B2 (ja) チップサイズパッケージ及びその製造方法
KR102054385B1 (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
KR102227588B1 (ko) 반도체 장치 및 그 제조 방법
JPH11312749A (ja) 半導体装置及びその製造方法及びリードフレームの製造方法
TW200818458A (en) Stackable packages for three-dimensional packaging of semiconductor dice
JP2005057067A (ja) 半導体装置およびその製造方法
JPH09162348A (ja) 半導体装置及びその製造方法及びリードフレーム及びその製造方法
JP6505540B2 (ja) 半導体装置及び半導体装置の製造方法
JP2007048978A (ja) 半導体装置及びその製造方法
JP2000150702A (ja) 半導体装置の製造方法
TW201705426A (zh) 樹脂密封型半導體裝置及其製造方法
JP7145414B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
US20200321228A1 (en) Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus
JP6676854B2 (ja) リードフレーム、並びにリードフレーム及び半導体装置の製造方法
JP2956659B2 (ja) 半導体装置およびそのリードフレーム
KR101134706B1 (ko) 리드 프레임 및 이의 제조 방법
JP5500130B2 (ja) 樹脂封止型半導体装置および半導体装置用回路部材
TWI590407B (zh) 半導體封裝結構及其製作方法
JP5609911B2 (ja) 樹脂封止型半導体装置および半導体装置用回路部材
JP5482743B2 (ja) 樹脂封止型半導体装置および半導体装置用回路部材
JP2012164936A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220819

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220901

R150 Certificate of patent or registration of utility model

Ref document number: 7145414

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150