JPH03240260A - 集積回路装置の製造方法 - Google Patents
集積回路装置の製造方法Info
- Publication number
- JPH03240260A JPH03240260A JP2037630A JP3763090A JPH03240260A JP H03240260 A JPH03240260 A JP H03240260A JP 2037630 A JP2037630 A JP 2037630A JP 3763090 A JP3763090 A JP 3763090A JP H03240260 A JPH03240260 A JP H03240260A
- Authority
- JP
- Japan
- Prior art keywords
- flat plate
- lead frame
- integrated circuit
- electrodes
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000011347 resin Substances 0.000 claims abstract description 17
- 229920005989 resin Polymers 0.000 claims abstract description 17
- 238000007789 sealing Methods 0.000 claims abstract description 12
- 238000000465 moulding Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 4
- 239000002184 metal Substances 0.000 abstract description 10
- 229910052751 metal Inorganic materials 0.000 abstract description 10
- 239000000853 adhesive Substances 0.000 abstract description 5
- 238000004080 punching Methods 0.000 abstract description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 abstract 4
- 229910052742 iron Inorganic materials 0.000 abstract 2
- 238000005530 etching Methods 0.000 abstract 1
- 230000000717 retained effect Effects 0.000 abstract 1
- 230000001070 adhesive effect Effects 0.000 description 4
- CWYNVVGOOAEACU-UHFFFAOYSA-N Fe2+ Chemical compound [Fe+2] CWYNVVGOOAEACU-UHFFFAOYSA-N 0.000 description 2
- 239000002985 plastic film Substances 0.000 description 2
- 229920006255 plastic film Polymers 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Credit Cards Or The Like (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、データを処理または記憶する集積口従来の技
術 近年、マイクロコンピュータ、メモリ等の素子を内蔵し
た集積回路装置をプラスチックカードや金属平板等に組
み込んだ情報媒体が注目を集めてきている。このような
情報媒体は従来の磁率ストライブカードと比較して記憶
容量が大きく、機密保持の点で優れているため、金融関
係、クレジット関係、医療関係など多くの分野で実用化
の検討が進められている。
術 近年、マイクロコンピュータ、メモリ等の素子を内蔵し
た集積回路装置をプラスチックカードや金属平板等に組
み込んだ情報媒体が注目を集めてきている。このような
情報媒体は従来の磁率ストライブカードと比較して記憶
容量が大きく、機密保持の点で優れているため、金融関
係、クレジット関係、医療関係など多くの分野で実用化
の検討が進められている。
従来、これらの情報媒体に使用される集積回路装置は第
４図に平面図を示すリードフレームを用い、第５図（ａ
）から（ｆ）にＯ−Ｐ断面図を示すような方法で作製さ
れていた。すなわち、単位パターンを構成する複数の電
極１０ｘがそれぞれ支持部１０ｙを介して外枠１０２と
つながっているリードフレーム１０を用い、このリード
フレーム１０の一方の面１０ａにプラスチック膜１１を
付着し、次に他方の面１０ｂに接着剤１２を塗布して集
積回路素子１３を搭載した後入出力端子と電極１０ｘと
を金属細線１４で接続し、次にこの面１０ｂを各単位パ
ターン毎に封止樹脂１５でモールドし、次に支持部１０
３１を切断してこの封止体を分離し、その後プラスチッ
ク膜１１をはがして集積回路装置１６を得ていた。（特
開昭６２１９４９６号公報） 発明が解決しようとする課題 一般に、リードフレームを用いることによって、配線基
板を用いた場合よりも安価で寸法精度の良い集積回路装
置を得ることができる。しかしながら上記の製造方法で
は、リードフレーム１０の単位パターンの形状に幾何学
的な制約があり、例えば同心円状の複数の電極を持つパ
ターンのように、閉ループをなす電極の内側にさらに別
の電極を設けたような集積回路装置を作製することはで
きない、なぜならば、このような場合リードフレームに
は外枠と電極とをつなぐ支持部の他に、内側の電極と外
側の電極との間をつなぐ支持部が必要となり、この電極
間の支持部は樹脂モールドによって封止樹脂中にほぼ埋
没するため、モールド後に切断することができなくなる
からである。
４図に平面図を示すリードフレームを用い、第５図（ａ
）から（ｆ）にＯ−Ｐ断面図を示すような方法で作製さ
れていた。すなわち、単位パターンを構成する複数の電
極１０ｘがそれぞれ支持部１０ｙを介して外枠１０２と
つながっているリードフレーム１０を用い、このリード
フレーム１０の一方の面１０ａにプラスチック膜１１を
付着し、次に他方の面１０ｂに接着剤１２を塗布して集
積回路素子１３を搭載した後入出力端子と電極１０ｘと
を金属細線１４で接続し、次にこの面１０ｂを各単位パ
ターン毎に封止樹脂１５でモールドし、次に支持部１０
３１を切断してこの封止体を分離し、その後プラスチッ
ク膜１１をはがして集積回路装置１６を得ていた。（特
開昭６２１９４９６号公報） 発明が解決しようとする課題 一般に、リードフレームを用いることによって、配線基
板を用いた場合よりも安価で寸法精度の良い集積回路装
置を得ることができる。しかしながら上記の製造方法で
は、リードフレーム１０の単位パターンの形状に幾何学
的な制約があり、例えば同心円状の複数の電極を持つパ
ターンのように、閉ループをなす電極の内側にさらに別
の電極を設けたような集積回路装置を作製することはで
きない、なぜならば、このような場合リードフレームに
は外枠と電極とをつなぐ支持部の他に、内側の電極と外
側の電極との間をつなぐ支持部が必要となり、この電極
間の支持部は樹脂モールドによって封止樹脂中にほぼ埋
没するため、モールド後に切断することができなくなる
からである。
同心円状の電極パターンを有する集積回路装置は、リー
グ・ライタに挿入する際に挿入方向に注意を払う必要が
ないため便利であり、情報媒体としての応用範囲は広い
と考えられる。したがって、このような集積回路装置を
いかにしてリードフレームを用いて作製するかが従来技
術の課題となっている。
グ・ライタに挿入する際に挿入方向に注意を払う必要が
ないため便利であり、情報媒体としての応用範囲は広い
と考えられる。したがって、このような集積回路装置を
いかにしてリードフレームを用いて作製するかが従来技
術の課題となっている。
本発明は、このような課題を解決するもので、安価で寸
法精度の良いリードフレームを用い、かつ同心円状電極
パターンを作製することも可能な、集積回路装置の製造
方法を得ることを目的としている。
法精度の良いリードフレームを用い、かつ同心円状電極
パターンを作製することも可能な、集積回路装置の製造
方法を得ることを目的としている。
課題を解決するための手段
この目的を達成するために本発明は、複数の電極からな
る単位パターン、前記単位パターンを取り囲むように配
置された外枠、前記電極間または前記外枠と電極とをつ
なぐ支持部からなるリードツレ−ムラ用い、前記リード
フレームの一方の面に平板を付着した後前記支持部を前
記平板とともに打ち抜き、次に前記リードフレームの他
方の面に集積回路素子を搭載してその入出力端子と前記
電極とを接続し、次に前記リードフレームの他方の面に
おいて少なくとも前記集積回路素子と前記電気的接続手
段とを封止樹脂でモールドし、その後前記平板を剥がす
集積回路装置の製造方法とするものである。
る単位パターン、前記単位パターンを取り囲むように配
置された外枠、前記電極間または前記外枠と電極とをつ
なぐ支持部からなるリードツレ−ムラ用い、前記リード
フレームの一方の面に平板を付着した後前記支持部を前
記平板とともに打ち抜き、次に前記リードフレームの他
方の面に集積回路素子を搭載してその入出力端子と前記
電極とを接続し、次に前記リードフレームの他方の面に
おいて少なくとも前記集積回路素子と前記電気的接続手
段とを封止樹脂でモールドし、その後前記平板を剥がす
集積回路装置の製造方法とするものである。
作用
この製造方法とすることによって、各電極はリードフレ
ームに付着した平板によって保持されるため、樹脂モー
ルドの前に支持部を打ち抜くことができ、このため同心
円状電極のような特殊なパターンの電極に対してもリー
ドフレームを使用して作製することが可能となる。
ームに付着した平板によって保持されるため、樹脂モー
ルドの前に支持部を打ち抜くことができ、このため同心
円状電極のような特殊なパターンの電極に対してもリー
ドフレームを使用して作製することが可能となる。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明の実施例に用いられるリードフレーム１
を示した平面図、第２図はこのリードフレーム１の一方
の面ｌａ上に平板２を付着して支持部を打ち抜いた状態
と示した平面図、第３図（ａ）から（ｅ）は第２図の状
態から後の集積回路装置製造方法を平板２を下にして示
したＡ−Ｂ断面図である。第１図、第２図および第３図
において、１はリードフレーム、１ｘは電極、ｌｙは支
持部、１２は外枠、１ａはリードフレーム１の一方の面
、１ｂはリードフレーム１の他方の面、２は平板、２ｙ
は打ち抜き穴、３は接着剤、４は集積回路素子、５は金
属細線、６は封止樹脂、７ａは上金型、７ｂは下金型、
７Ｘは下金型の突起部、８は集積回路装置である。
を示した平面図、第２図はこのリードフレーム１の一方
の面ｌａ上に平板２を付着して支持部を打ち抜いた状態
と示した平面図、第３図（ａ）から（ｅ）は第２図の状
態から後の集積回路装置製造方法を平板２を下にして示
したＡ−Ｂ断面図である。第１図、第２図および第３図
において、１はリードフレーム、１ｘは電極、ｌｙは支
持部、１２は外枠、１ａはリードフレーム１の一方の面
、１ｂはリードフレーム１の他方の面、２は平板、２ｙ
は打ち抜き穴、３は接着剤、４は集積回路素子、５は金
属細線、６は封止樹脂、７ａは上金型、７ｂは下金型、
７Ｘは下金型の突起部、８は集積回路装置である。
まず、厚さ０．２５閣の鉄系金属平板にエツチング処理
または打ち抜きを施し、第１図に示す平面図のように、
同心円状に配置された単位パターンを構成する５つの電
極ｌｘ、外枠１ｚ、電極１ｘの支持部ｔｙよりなるリー
ドフレーム１を作製した。
または打ち抜きを施し、第１図に示す平面図のように、
同心円状に配置された単位パターンを構成する５つの電
極ｌｘ、外枠１ｚ、電極１ｘの支持部ｔｙよりなるリー
ドフレーム１を作製した。
これらの電極ＩＸの寸法は、中心部の円形電極の直径が
８ｍｓ＋、その他の同心円状電極の幅は１．５ｍ。
８ｍｓ＋、その他の同心円状電極の幅は１．５ｍ。
各１を極間の幅は０．５ｍｍとし、支持部１ｙの幅は０
．５−とした。
．５−とした。
次に、このリードフレーム１の一方の面１ａに厚さ０．
１５ａａｓの鉄系金属平板２を付着し、その後支持部１
ｙを、平板２の方向から平板２とともに打ち抜いて除去
し、第２図に示す平面図の状態とした。
１５ａａｓの鉄系金属平板２を付着し、その後支持部１
ｙを、平板２の方向から平板２とともに打ち抜いて除去
し、第２図に示す平面図の状態とした。
その後、第３図に平板を下にした断面図を示すように、
リードフレームｌの他方の面ｌｂ上の所定の位置に塗布
要約３０μｍの絶縁性接着剤３を塗布し、この接着剤３
を介して厚さ０．２６９１１．サイズ５ｍ＋ａＸ４．５
ｍｍの集積回路素子４をダイスボンドして搭載し、線径
２５μｍの金属細線５により集積回路素子４の入出力端
子と所定の電極１ｘとをワイヤーボンドして接続した。
リードフレームｌの他方の面ｌｂ上の所定の位置に塗布
要約３０μｍの絶縁性接着剤３を塗布し、この接着剤３
を介して厚さ０．２６９１１．サイズ５ｍ＋ａＸ４．５
ｍｍの集積回路素子４をダイスボンドして搭載し、線径
２５μｍの金属細線５により集積回路素子４の入出力端
子と所定の電極１ｘとをワイヤーボンドして接続した。
次に同図（Ｃ）に示すように、平１２をトランスファ成
形金型の下金型７ｂに当接し、エポキシ封止樹脂６を注
入して集積回路素子４．金属細線５等をモールドした。
形金型の下金型７ｂに当接し、エポキシ封止樹脂６を注
入して集積回路素子４．金属細線５等をモールドした。
なおこの際下金型７ｂには、打ち抜き穴２ｙに相当する
箇所に、高さ０．１５ｍの突起７ｘが設けてあり、この
部分に充填される封止樹脂６がリードフレーム１の一方
の面１ａと同一面をなすようにした。この下金型７ｂの
突起７ｘの寸法は、打ち抜き穴に対して０．１ｍのクリ
アランス分小さく設定した。従って、このためにこの隙
間に封止樹脂が入り込んで縦ばりを生じた。しかしなが
らこの縦ばりは、後に平板を剥す際に平板側に付着して
除去された。
箇所に、高さ０．１５ｍの突起７ｘが設けてあり、この
部分に充填される封止樹脂６がリードフレーム１の一方
の面１ａと同一面をなすようにした。この下金型７ｂの
突起７ｘの寸法は、打ち抜き穴に対して０．１ｍのクリ
アランス分小さく設定した。従って、このためにこの隙
間に封止樹脂が入り込んで縦ばりを生じた。しかしなが
らこの縦ばりは、後に平板を剥す際に平板側に付着して
除去された。
こうして作製された封止体から平板２をはがし、集積回
路装置８を得た。
路装置８を得た。
完成した集積回路装置８は、半径１２．５ｍ、厚さ１．
５ａａ＋＋のコイン形状となった。
５ａａ＋＋のコイン形状となった。
なお、本実施例においては電極パターンを同心円形状と
したが、それ以外にもたとえばｌ５Ｏ（国際標準化機構
）に規定されたＩＣカード用の電極パターンを持つ集積
回路装置をこの製造方法で作製してもよい。
したが、それ以外にもたとえばｌ５Ｏ（国際標準化機構
）に規定されたＩＣカード用の電極パターンを持つ集積
回路装置をこの製造方法で作製してもよい。
発明の効果
以上のように本発明は、リードフレームの一方の面に平
板を付着して各電極を保持し、これらの電極から支持部
を切断した後、樹脂でモールドし、最後に前記平板をは
がす製造方法であるため、安価で寸法精度のよいリード
フレームを用いて、同心円形状の電極パターンを持つ集
積回路装置を作製することができる。さらにこの方法を
用いることによって、外部接続用端子面となるリードフ
レームの一方の面に平板が付着された状態で樹脂モール
ドが行なわれるため、リードフレームのねじれや変位が
矯正され、それと同時にこの面に封止樹脂の薄ばりが発
生するのを抑えることもできる。
板を付着して各電極を保持し、これらの電極から支持部
を切断した後、樹脂でモールドし、最後に前記平板をは
がす製造方法であるため、安価で寸法精度のよいリード
フレームを用いて、同心円形状の電極パターンを持つ集
積回路装置を作製することができる。さらにこの方法を
用いることによって、外部接続用端子面となるリードフ
レームの一方の面に平板が付着された状態で樹脂モール
ドが行なわれるため、リードフレームのねじれや変位が
矯正され、それと同時にこの面に封止樹脂の薄ばりが発
生するのを抑えることもできる。
また、モールド金型の下金型には、打ち抜き穴が当接す
る箇所に平板の厚さ分の突起が設けであるため、この部
分に充填される封止樹脂はリードフレームの一方の面と
同一面をなすように成形される。従って、充放した集積
回路装置は表面が平坦で、外観およびリーダ・ライタと
の通信の信頼性の高いものとなる。
る箇所に平板の厚さ分の突起が設けであるため、この部
分に充填される封止樹脂はリードフレームの一方の面と
同一面をなすように成形される。従って、充放した集積
回路装置は表面が平坦で、外観およびリーダ・ライタと
の通信の信頼性の高いものとなる。
第１図は本発明の実施例に用いられるリードフレームｌ
を示した平面図、第２図はこのリードフレームｌの一方
の面ｌａ上に平板を付着して支持部を打ち抜いた状態を
示した平面図、第３図ｆａ）から（ｅ）は第２図の状態
から後の集積回路装置製造方法を平板を下にして示した
第２図のＡ−Ｂ断面図、の製造方法を示した断面図であ
る。 ｌ・・・・・・リードフレーム、１ｘ・・・・・・を極
、ｔｙ・・・・・・支持部、１ｚ・・・・・・外枠、１
ａ・・・・・・リードフレームの一方の面、１ｂ・・・
・・・リードフレームの他方の面、２・・・・・・平板
、２ｙ・・・・・・打ち抜き穴、３・・・・・・接着剤
、４・・・・・・集積回路素子、５・・・・・・金属細
線、６・・・・・・封止樹脂、７ａ・・・・・・上金型
、７ｂ・・・・・・下金型、７ｘ・・・・・・下金型の
突起、８・・・・・・集積回路装置。
を示した平面図、第２図はこのリードフレームｌの一方
の面ｌａ上に平板を付着して支持部を打ち抜いた状態を
示した平面図、第３図ｆａ）から（ｅ）は第２図の状態
から後の集積回路装置製造方法を平板を下にして示した
第２図のＡ−Ｂ断面図、の製造方法を示した断面図であ
る。 ｌ・・・・・・リードフレーム、１ｘ・・・・・・を極
、ｔｙ・・・・・・支持部、１ｚ・・・・・・外枠、１
ａ・・・・・・リードフレームの一方の面、１ｂ・・・
・・・リードフレームの他方の面、２・・・・・・平板
、２ｙ・・・・・・打ち抜き穴、３・・・・・・接着剤
、４・・・・・・集積回路素子、５・・・・・・金属細
線、６・・・・・・封止樹脂、７ａ・・・・・・上金型
、７ｂ・・・・・・下金型、７ｘ・・・・・・下金型の
突起、８・・・・・・集積回路装置。
Claims (2)
- （１）複数の電極からなる単位パターン、前記単位パタ
ーンを取り囲むように配置された外枠、前記電極間また
は前記外枠と電極とをつなぐ支持部からなるリードフレ
ームを用い、前記リードフレームの一方の面に平板を付
着した後前記支持部を前記平板とともに打ち抜き、次に
前記リードフレームの他方の面に集積回路素子を搭載し
てその入出力端子と前記電極とを接続し、次に前記リー
ドフレームの他方の面において少なくとも前記集積回路
素子と前記電気的接続手段とを封止樹脂でモールドし、
その後前記平板を剥がす集積回路装置の製造方法。 - （２）特許請求の範囲第１項記載の集積回路装置の製造
方法であって、樹脂モールド工程において、平板はモー
ルド金型の下金型と接しており、かつ前記下金型は、前
記平板の打ち抜き穴に当たる箇所が前記平板の厚み分だ
け突起状としている集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2037630A JPH03240260A (ja) | 1990-02-19 | 1990-02-19 | 集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2037630A JPH03240260A (ja) | 1990-02-19 | 1990-02-19 | 集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03240260A true JPH03240260A (ja) | 1991-10-25 |
Family
ID=12502961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2037630A Pending JPH03240260A (ja) | 1990-02-19 | 1990-02-19 | 集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03240260A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0982741A (ja) * | 1995-09-19 | 1997-03-28 | Seiko Epson Corp | チップキャリアの構造およびその製造方法 |
| KR970053748A (ko) * | 1995-12-30 | 1997-07-31 | 황인길 | 반도체 패키지의 리드프레임 |
| WO1998035382A1 (en) * | 1997-02-10 | 1998-08-13 | Matsushita Electronics Corporation | Resin sealed semiconductor device and method for manufacturing the same |
| US6126885A (en) * | 1997-06-27 | 2000-10-03 | Matsushita Electronics Corporation | Method for manufacturing resin-molded semiconductor device |
| EP1122778A2 (en) | 2000-01-31 | 2001-08-08 | Sanyo Electric Co., Ltd. | Circuit device and manufacturing method of circuit device |
| DE10124970A1 (de) * | 2001-05-21 | 2002-11-28 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte und Verfahren zu seiner Herstellung |
| JP2003174136A (ja) * | 2001-12-07 | 2003-06-20 | Aoi Electronics Co Ltd | 樹脂モールド半導体装置 |
| EP1143509A3 (en) * | 2000-03-08 | 2004-04-07 | Sanyo Electric Co., Ltd. | Method of manufacturing the circuit device and circuit device |
| US6856017B2 (en) | 1995-11-08 | 2005-02-15 | Fujitsu Limited | Device having resin package and method of producing the same |
| CN102244020A (zh) * | 2011-06-20 | 2011-11-16 | 江苏长电科技股份有限公司 | 复合材料引线框封装方法及其封装模具结构 |
| JP2015181206A (ja) * | 2015-07-13 | 2015-10-15 | 大日本印刷株式会社 | 半導体装置および半導体装置の製造方法 |
-
1990
- 1990-02-19 JP JP2037630A patent/JPH03240260A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0982741A (ja) * | 1995-09-19 | 1997-03-28 | Seiko Epson Corp | チップキャリアの構造およびその製造方法 |
| US7144754B2 (en) | 1995-11-08 | 2006-12-05 | Fujitsu Limited | Device having resin package and method of producing the same |
| US6856017B2 (en) | 1995-11-08 | 2005-02-15 | Fujitsu Limited | Device having resin package and method of producing the same |
| KR970053748A (ko) * | 1995-12-30 | 1997-07-31 | 황인길 | 반도체 패키지의 리드프레임 |
| US6291274B1 (en) | 1997-02-10 | 2001-09-18 | Matsushita Electric Industrial Co., Ltd. | Resin molded semiconductor device and method for manufacturing the same |
| WO1998035382A1 (en) * | 1997-02-10 | 1998-08-13 | Matsushita Electronics Corporation | Resin sealed semiconductor device and method for manufacturing the same |
| US6258314B1 (en) | 1997-06-27 | 2001-07-10 | Matsushita Electronics Corporation | Method for manufacturing resin-molded semiconductor device |
| US6126885A (en) * | 1997-06-27 | 2000-10-03 | Matsushita Electronics Corporation | Method for manufacturing resin-molded semiconductor device |
| EP1122778A3 (en) * | 2000-01-31 | 2004-04-07 | Sanyo Electric Co., Ltd. | Circuit device and manufacturing method of circuit device |
| EP1122778A2 (en) | 2000-01-31 | 2001-08-08 | Sanyo Electric Co., Ltd. | Circuit device and manufacturing method of circuit device |
| EP1143509A3 (en) * | 2000-03-08 | 2004-04-07 | Sanyo Electric Co., Ltd. | Method of manufacturing the circuit device and circuit device |
| DE10124970A1 (de) * | 2001-05-21 | 2002-11-28 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte und Verfahren zu seiner Herstellung |
| US6774479B2 (en) | 2001-05-21 | 2004-08-10 | Infineon Technologies Ag | Electronic device having a semiconductor chip on a semiconductor chip connection plate and a method for producing the electronic device |
| DE10124970B4 (de) * | 2001-05-21 | 2007-02-22 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung |
| JP2003174136A (ja) * | 2001-12-07 | 2003-06-20 | Aoi Electronics Co Ltd | 樹脂モールド半導体装置 |
| CN102244020A (zh) * | 2011-06-20 | 2011-11-16 | 江苏长电科技股份有限公司 | 复合材料引线框封装方法及其封装模具结构 |
| JP2015181206A (ja) * | 2015-07-13 | 2015-10-15 | 大日本印刷株式会社 | 半導体装置および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5598032A (en) | Hybrid chip card capable of both contact and contact-free operation and having antenna contacts situated in a cavity for an electronic module | |
| JP2702012B2 (ja) | Ｉｃチップ用支持体 | |
| US5671525A (en) | Method of manufacturing a hybrid chip card | |
| JP5718720B2 (ja) | Ｒｆｉｄタグ、非接触給電アンテナ部品、それらの製造方法、及び金型 | |
| CN100501767C (zh) | 存储卡 | |
| KR100358578B1 (ko) | 칩 카드 모듈, 그 모듈을 포함하는 조합 칩 카드 및 그 제조 방법 | |
| US6568600B1 (en) | Chip card equipped with a loop antenna, and associated micromodule | |
| JP2962580B2 (ja) | チップカードモジュールおよびそれと接続されたコイルを有する回路装置 | |
| JPH08207476A (ja) | 非接触電子モジュール | |
| JPH03240260A (ja) | 集積回路装置の製造方法 | |
| JPH07239922A (ja) | Ｉｃカード用ｉｃモジュール | |
| JPH11296639A (ja) | Ｉｃカード及びその製造方法 | |
| JPH021400A (ja) | 電子素子とそのコンタクトを基板上に設置する方法 | |
| US4941257A (en) | Method for fixing an electronic component and its contacts to a support | |
| JPH01208847A (ja) | 集積回路装置 | |
| JPH11216974A (ja) | 複合型ｉｃカード及びその製造方法 | |
| JPH01210394A (ja) | 集積回路装置 | |
| KR100530760B1 (ko) | 비접촉형 집적회로카드 및 그 제조방법 | |
| JPH11213119A (ja) | 複合型ｉｃカード | |
| JPS60142489A (ja) | Ｉｃカ−ド | |
| JPH01209194A (ja) | 集積回路装置 | |
| JPH01210393A (ja) | 集積回路装置 | |
| JPH01286342A (ja) | 面実装超薄形半導体装置 | |
| CA1067194A (en) | Circuit device package assembly | |
| CA1067195A (en) | Modular circuit packaging arrangement and method |