JPH01210394A - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JPH01210394A
JPH01210394A JP63038082A JP3808288A JPH01210394A JP H01210394 A JPH01210394 A JP H01210394A JP 63038082 A JP63038082 A JP 63038082A JP 3808288 A JP3808288 A JP 3808288A JP H01210394 A JPH01210394 A JP H01210394A
Authority
JP
Japan
Prior art keywords
integrated circuit
lead frame
circuit device
card
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63038082A
Other languages
English (en)
Inventor
Tatsuo Kikuchi
菊池 立郎
Yoshihisa Takase
高瀬 喜久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63038082A priority Critical patent/JPH01210394A/ja
Publication of JPH01210394A publication Critical patent/JPH01210394A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ICカード等に用いられる集積回路装置に関
するものである。
従来の技術 2ベーノ 近年は、マイクロコンピュータ、メモリ等の集積回路素
子をプラスチック製カードに搭載まだは内蔵したいわゆ
るICカードが実用に供されつつある。
このICカードは、すでに多量に使用されている磁気ス
トライプカードに比して、記録容量が大きく防犯性に優
れていることから、従来の磁気ストライプ力・−ドの用
途ばかりでなく身分証明書等多様な用途に使用すること
が考えられている。
ところで、ICカードは、塩化ビニル樹脂等のプラスチ
ックカードに、リーダー・ライダー等の外部装置との接
続用端子を有する集積回路装置が搭載された構成であり
、この集積回路装置は、極めて薄型に構成することが必
要とされる。このため、従来の集積回路装置は、第6図
に示すように、フィルム状の絶縁基板31に外部接続用
端子パターン32、回路パターン33およびスルーホー
ル34等の配線導体を形成した薄型配線基板に、集積回
路素子35をダイスボンディングし、集積回路素子35
の入出力電極と回路パターン33とを3ベーノ ワイヤーボンディング方式等によシ金属線36で接続す
る。また樹脂封止時の樹脂流れ止め用の封止枠37を配
線基板に接着して設け、エポキシ樹脂等の封止樹脂38
により封止して得られる。
(特開昭55−56647号公報、特開昭58−925
97号公報) 発明が解決しようとする課題 ICカードに搭載される集積回路装置においては、高信
頼性、薄型化と同時に、高寸法精度さらに低コストであ
ることが求められている。しかしながら、前述したよう
な集積回路装置においては、用いられる配線基板が、絶
縁基板31の両面に配線導体を形成しスルーホール34
によって接続したスルーホール付両面配線基板であるの
で次のような問題を有している。(1)配線基板が高価
である。
(2)スルーホール形成はめっきにより行なうのでスル
ーホール形成時のめっき厚のバラツキが配線基板の総厚
のバラツキとなり、良好な厚さ寸法精度が得にくい。(
3)集積回路素子35の樹脂封止時に、樹脂がスルーホ
ール34より流出するので、流出防止のためスルーホー
ル34を封口する手段が必要である。
一方、金属薄板を所望形状に加工したリードフレームを
用い、リードフレームの片方の一面を外部接続用端子と
し、他面に集積回路素子を搭載し、集積回路素子の入出
力電極とリードフレームの他方の面を金属線で電気的に
接続し、リードフレームの集積回路素子側面を封止樹脂
で被覆した集積回路装置は、前述のような高精度な精密
配線基板を必要としないので、高寸法精度でかつ高能率
に製造できしかも安価な集積回路装置であるという長所
がある。しかしながら、上記の集積回路装置において、
リードフレームの外周の切断端面が封止樹脂の端面に対
して突出すると、この集積回路装置を塩化ビニル樹脂等
のプラスチックカードに搭載してICカードとして使用
する際、搭載時のプラスチックカードの加工が複雑とな
るという問題があり、また、使用時および携帯時にカー
ドが折り曲げられた場合、集積回路装置の突出したリー
ドフームの外周の切断端面によりプラスチック5ページ カードが破壊されICカードとして実用に耐え得ないと
いう問題がある。
本発明は、上記問題点に鑑みてなされたもので、高寸法
精度、高能率かつ安価に製造でき、かつプラスチックカ
ードに搭載してICカードとする場合、ICカード化が
容易でICカードとしての信頼性が高い薄型の集積回路
装置を提供するものである。
課題を解決するだめの手段 上記課題を解決するために本発明の集積回路装置は、リ
ードフレームの一面の少なくとも一部が外部接続用端子
であり、このリードフレームの他面に集積回路素子が搭
載され、リードフレームの集積回路素子側を封止樹脂で
被覆し、さらにリードフレームの外周端が封止樹脂の外
周端面に対して後退した構造としている。
作用 本発明は、上記した構成によって、プラスチックカード
に搭載してICカードとする場合、プラスチックカード
の複雑な加工を必要とせずICC60ページ ードの製造が容易であるとともに、リードフレームの外
周断の突出によるプラスチックカードの破壊が防止でき
ICカードとしての使用時および携帯時の高信頼性が確
保できる。また、従来用いられていた高価な配線基板を
必要とせず、極めて安価で一般的なリードフレームが使
用できるので、高寸法精度でかつ高能率に製造でき、I
Cカードに適した安価な集積回路装置が得られることと
なる。
実施例 以下、本発明の一実施例の集積回路装置について、図面
を参照しながら説明する。
第1図は本発明の第1の実施例における集積回路装置の
平面図であり、第2図は本発明の第1の実施例における
集積回路装置の縦断面図であり、第1図x−x’線での
縦断面図である。第1図および第2図において、11は
リードフレーム、112Lはリードフレームの外周の切
断端面、110は外部接続用端子面、12は集積回路素
子、13は接着剤、14は金属線、15は封止樹脂、1
51Lは7ベージ 封止樹脂15の外周端面である。
本実施例の集積回路装置の構成について、その製造方法
とともに以下に詳細に説明する。
才ず、板厚0.15簡の帯状の銅合金薄板を打抜加工し
て所望形状のリードフレーム11を得た。
次に、このリードフレーム11の片面にニッケルメッキ
および金メツキ、反対面に銀メツキを施したのち、リー
ドフレーム11の銀メツキ側に塗布厚約30μmの絶縁
性接着剤13を介して厚さ0−25麗、チップサイズ6
rI1mX77+1mの集積回路素子12をダイスボン
ディングして搭載した。続いて、金属線14により集積
回路素子12の入出力電極12aとリードフレーム11
の銀メツキ部分とをワイヤーボンディング法で電気的に
接続した。
金属線14として線径25μmの金細線を用いた。
続イて、トランスファ成形金型の下金型にリードフレー
ム11のニッケルメッキおよび金メツキ面(外部接続用
端子となる一面11c)を当接し、エポキシ樹脂等の樹
脂を注入成形して、集積回路素子12.金属線14、お
よび外部接続用端子となる一面110を除いたリードフ
レーム11部をモールド保護するための封止樹脂15を
設けた。
この時、第1図および第2図に示すように、封止樹脂1
5の成形形状は、リードフレーム11の支持延長部分1
1bに相当する部分の封止樹脂15を外周端面15aに
対して四部形状にした。続いて、リードフレーム11の
支持延長部分11bを所定寸法で切断し、これを上記封
止樹脂16の凹部形状側に折シ曲げ第1図および第2図
に示す本実施例の集積回路装置の完成状態を得だ。完成
した本実施例の集積回路装置において、リードフレーム
11の切断端面11aは、封止樹脂の外周端面152L
に対して後退した位置になるよう切断、封止樹脂15の
凹部形状側への折シ曲げを行なった。完成した本実施例
の集積回路装置の総厚は0.60 rrrmで外周寸法
はヨコ12mm、タテ10mm、四角のRは1.5m+
++であった。
次に、本実施例の集積回路装置を用いたICカードにつ
Aて、その構成と製造方法について説明する。
9 ページ 第3図は本発明の第1の実施例の集積回路装置を搭載し
てICカードとするだめのプラスチックカードの斜視図
であり、第4図は本発明の第1の実施例の集積回路装置
をプラスチックカードに搭載したICカードの部分縦断
面図である。
本実施例の集積回路装置を用いたICカードの製造方法
は、まず第3図に示すように、約0.76岨厚のプラス
チックカード16の一部を切削加工して凹部16aを形
成する。この凹部の寸法は、第1図、第2図の集積回路
装置の外周寸法よりわずかに大きい寸法とし、深さは集
積回路装置の厚さより20μm程度大きく0.62mm
とした。次に、このプラスチックカード16の凹部16
+aに本実施例の集積回路装置を接着剤17を介して埋
設搭載して第4図にその断面構造を示したICカードを
得た。第3図および第4図に示すように、本実施例の集
積回路装置を用いた’ICカードでは、プラスチックカ
ードに設けた四部162Lが単純形状であシ、その加工
が容易であるという効果があるばかりでなく、リードフ
レーム11の切断端面が10ベージ 封止樹脂15の外周端面に対して後退して−るのでリー
ドフレーム15の外周の切断端面がプラスチックカード
16に直接当接することがなく、使用時や携帯時にこの
ICカードを折り曲げてもプラスチックカードが破壊さ
れることがなかった。
寸だ、リードフレーム11の切断端面は、前述したよう
にリードフレーム11の支持延長部分を折り曲げて集積
回路装置の外部接続用端子面より後退した位置に配置さ
れ、従ってプラスチックカード16の凹部16a内に埋
設されカード表面よシ後退した位置に配置されているの
で、このICカードの使用時や携帯時に、リードフレー
ム11の切断端面に直接外的力が加わることがなく、集
積回路装置からのリードフレーム11の浮きやはがれが
発生せず集積回路装置が破壊されることはなかった。
次に、本発明の第2の実施例の集積回路装置について説
明する。
第5図は本発明の第2の実施例における集積回路装置の
縦断面図である。第5図において、2111 ペーノ はリードフレーム、21&はリードフレームの切断端面
、21Cは外部接続用端子面、22は集積回路素子、2
3は接着剤、24は金属線、25は封止樹脂、25aは
封止樹脂の外周端面である。
本実施例の集積回路装置の構成について、その製造方法
とともに以下に詳細に説明する。
才ず、板厚0.15簡の帯状の銅合金薄板を打抜加工し
て所望パターンに加工し、加圧塑性変形加工によるフォ
ーミング加工を行なってリードフレーム21を得た。次
に、このリードフレーム21の片面にニッケルメッキお
よび金メツキ、反対面に銀メツキを施したのち、リード
フレーム21の銀メツキ側に塗布厚約30μmの絶縁性
接着剤23を介して厚さ0.25m、チップサイズ6 
an X 7111mの集積回路素子22をダイスボン
ディングして搭載接続した。続いて、金属線24により
集積回路素子22の入出力電極2’2aとリードフレー
ム21の銀メツキ部分とをワイヤーボンディング法で電
気的に接続した。金属線24として線径25μmの金細
線を用いた。続いて、トランスファ成形金型の下金型に
リードフレーム21のニッケルメッキおよび金メツキ面
(外部接続用端子となる一主面)を当接し、エポキシ樹
脂等の樹脂を注入成形して、集積回路素子22、金属線
24、および外部接続用端子となる一面を除いたリード
フレーム21部をモールド保護するための封止樹脂25
を設けた。この時、第5図に示すように封止樹脂25の
成形形状は、リードフレーム21の支持延長部分21b
に相当する部分の封止樹脂25を外周端面251Lに対
して凹部形状にし、リードフレーム21の支持延長部分
21bは、外部接続用端子面21Cより後退した位置で
封止樹脂25より露出するよう配置した。続いて、リー
ドフレーム21の支持延長部分21bを、封止樹脂25
の外周端面252Lに対して後退した位置で切断して切
断端面21&とし第5図に示す本実施例の集積回路装置
の完成状態を得た。完成した本実施例の集積回路装置の
総厚は0.60酎で外周付法はヨコ12mm、タテ10
岨、四角のRは1.5++++nであった。
13ベ−ノ 本実施例の集積回路装置を用いたICカードの製造は第
1の実施例と同様の方法により行なった。
本実施例の集積回路装置を用いたICカードは、第1の
実施例と同様、ICカード化が容易であるばかりで々く
、リードフレームの切断端面が封止樹脂の外周端面に対
して後退しているのでリードフレームの切断端面がプラ
スチックカードに直接当接することがなく、使用時や携
帯時にこのICCカードラす曲げてもプラスチックカー
ドが破壊されることがなかった。また、リードフレーム
21の外周の切断端面ば、集積回路装置の外部接続用端
子面より後退した位置、従ってプラスチックカードの凹
部内に埋設されカード表面より後退した位置に配置され
ているので、リードフレーム21の切断端面に直接外的
力が加わることがなく、集積回路装置からのリードフレ
ーム21の浮きやはがれは発生せず集積回路装置が破壊
されることはなかった。
以上のように、本実施例の集積回路装置は、あらかじめ
フォーミング加工したリードフレーム146−ノ 21を用い、封止樹脂25の外周端面より後退した位置
で切断することによシ、容易にリードフレーム21の切
断端面を封止樹脂25の外周端面より後退した位置に配
置し、外部接続用端子面より後退した位置に配置するこ
とができる。
なお、第1の実施例および第2の実施例において、リー
ドフレームの材料として銅合金薄板を使用したが、鉄、
ニッケル合金等の一般的なリードフレーム材料が使用で
きる。寸だ、集積回路素子の実装方法として、接着剤に
よるダイスポンデイグ、ワイヤーボンデング法による電
気的接続を示したが、これらに限定されるものでなく、
フリップチップ接続法等のフェースダウン接続法により
行なってもよい。
発明の効果 以上のように本発明は、リードフレームの一面の少なく
とも一部が外部接続用端子であり、他方の面に集積回路
素子が搭載され、リードフレームの集積回路素子側を封
止樹脂で被覆し、リードフレームの外周の切断端面が封
止樹脂の外周端面に15べ−7 対して後退し、リードフレームの切断端面が外部接続用
端子の面に対して後退している集積回路装置であり、こ
れによシ、高価な精密配線基板を必要とせず、高寸法精
度でかつ高能率に製造でき、ICカードに適した極めて
安価な集積回路装置となるとともに、プラスチックカー
ドに搭載してICカードとする場合、プラスチックカー
ドの複雑な加工を必要とせずICカードの製造が容易で
あり、本発明の集積回路装置を用いたICカードは、リ
ードフレームの切断端面の実高によるプラスチックカー
ドの破壊がなく、寸だ、リードフレームの浮きやはがれ
による集積回路装置の破壊が防止でき、ICカードとし
ての使用時および携帯時の高信頼性が得られ、工業的価
値は犬である。
【図面の簡単な説明】
第1図は本発明の第1の実施例における集積回路装置の
平面図、第2図は本発明の第1の実施例における集積回
路装置の縦断面図、第3図は本発明の第1の実施例の集
積回路装置を搭載してICカードとするだめのプラスチ
ックカードの斜視図、第4図は本発明の第1の実施例の
集積回路装置をプラスチックカードに搭載したICカー
ドの部分縦断面図、第5図は本発明の第2の実施例にお
ける集積回路装置の縦断面図、第6図は従来の集積回路
装置の縦断面図である。 11 、21  中リードフレーム、11 a 、21
a・・ 切断端面、11C,210・・・外部接続用端
子面、12 、22・・・・集積回路素子、15.25
・・・・・・封止樹脂、15a 、25a・・・・外周
端面、16・・・プラスチックカード。 代理人の氏名 弁理士 中 尾 敏 男 はが1名27
−’ノートフレーム 2Iσ−切断扇面 23−  炎看躬 2d−金属鑞 2S−村止析脂 25a−−一外用jlIi7面 第5図 第6図

Claims (2)

    【特許請求の範囲】
  1. (1) リードフレームの一面の少なくとも一部を外部
    接続用端子とし、前記リードフレームの他面に集積回路
    素子を搭載し、前記リードフレームの前記集積回路素子
    側面を封止樹脂で被覆するとともに、前記リードフレー
    ムの外周端は前記封止樹脂の外周端面に対して後退させ
    た集積回路装置。
  2. (2) 封止樹脂は、リードフレームの外周において外
    部接続用端子の面と略同一面までこのリードフレームを
    被覆している特許請求の範囲第1項記載の集積回路装置
JP63038082A 1988-02-19 1988-02-19 集積回路装置 Pending JPH01210394A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63038082A JPH01210394A (ja) 1988-02-19 1988-02-19 集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63038082A JPH01210394A (ja) 1988-02-19 1988-02-19 集積回路装置

Publications (1)

Publication Number Publication Date
JPH01210394A true JPH01210394A (ja) 1989-08-23

Family

ID=12515557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63038082A Pending JPH01210394A (ja) 1988-02-19 1988-02-19 集積回路装置

Country Status (1)

Country Link
JP (1) JPH01210394A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333212B1 (en) 1995-08-25 2001-12-25 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP2007141238A (ja) * 2005-11-14 2007-06-07 Tyco Electronics France Sas スマートカード本体、スマートカード及びその製造方法
JP2007141237A (ja) * 2005-11-15 2007-06-07 Infineon Technologies Ag チップカードのコンタクト層の製造方法
JP2013025542A (ja) * 2011-07-20 2013-02-04 Toshiba Corp 半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333212B1 (en) 1995-08-25 2001-12-25 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP2007141238A (ja) * 2005-11-14 2007-06-07 Tyco Electronics France Sas スマートカード本体、スマートカード及びその製造方法
JP2007141237A (ja) * 2005-11-15 2007-06-07 Infineon Technologies Ag チップカードのコンタクト層の製造方法
US7694888B2 (en) 2005-11-15 2010-04-13 Infineon Technologies Ag Method for producing a chip card contact zone
JP2013025542A (ja) * 2011-07-20 2013-02-04 Toshiba Corp 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
US7176062B1 (en) Lead-frame method and assembly for interconnecting circuits within a circuit module
JP2560974B2 (ja) 半導体装置
JPH0394431A (ja) 半導体装置およびその製造方法
US6617200B2 (en) System and method for fabricating a semiconductor device
JPS6347265B2 (ja)
USRE36356E (en) Electronic component support for memory card and product obtained thereby
JPH01210394A (ja) 集積回路装置
JPH0216233B2 (ja)
JP3417095B2 (ja) 半導体装置
JPH06203225A (ja) メモリ装置
JP2003282609A (ja) 指紋認識用半導体装置及びその製造方法
JP3153197B2 (ja) 半導体装置
JPH01208847A (ja) 集積回路装置
JPS61139894A (ja) Idカ−ドおよびその製造方法
JPH0262297A (ja) 集積回路装置およびそれを用いたicカード
JPH01210393A (ja) 集積回路装置
JPH01209194A (ja) 集積回路装置
JPH01106455A (ja) 半導体集積回路装置
JP2813588B2 (ja) 半導体装置およびその製造方法
JPH01286342A (ja) 面実装超薄形半導体装置
JPS60142489A (ja) Icカ−ド
JPH0276798A (ja) 集積回路装置の製造方法
KR100604330B1 (ko) 아이 씨 카드용 집적회로 조립체
JPH0753989Y2 (ja) Icカード用モジュール
JPH11185001A (ja) Icカード用のicモジュール