JP2003174136A - 樹脂モールド半導体装置 - Google Patents

樹脂モールド半導体装置

Info

Publication number
JP2003174136A
JP2003174136A JP2001373964A JP2001373964A JP2003174136A JP 2003174136 A JP2003174136 A JP 2003174136A JP 2001373964 A JP2001373964 A JP 2001373964A JP 2001373964 A JP2001373964 A JP 2001373964A JP 2003174136 A JP2003174136 A JP 2003174136A
Authority
JP
Japan
Prior art keywords
resin
external connection
lead frame
semiconductor device
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001373964A
Other languages
English (en)
Inventor
Daisuke Takao
大輔 高尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aoi Electronics Co Ltd
Original Assignee
Aoi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aoi Electronics Co Ltd filed Critical Aoi Electronics Co Ltd
Priority to JP2001373964A priority Critical patent/JP2003174136A/ja
Publication of JP2003174136A publication Critical patent/JP2003174136A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Injection Moulding Of Plastics Or The Like (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 リードフレームの外部接続リードがモールド
部から引き抜かれにくい樹脂モールド半導体装置を提供
する。 【解決手段】 ダイステージ10aと外部接続リード1
0bとを備えたリードフレーム10のダイステージに半
導体素子を搭載し、外部接続リードがモールド樹脂3の
下面に沿って露出するように樹脂モールドして成る樹脂
モールド半導体装置の外部接続リード10bが、樹脂3
の下面に沿って内側が幅広になっている。これによって
外部接続リードに樹脂の底面と平行な力がかかっても、
外部接続リードが樹脂モールド部から引き抜かれにくく
なる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、リードフレームに
搭載された半導体素子を樹脂モールドしてなる樹脂モー
ルド半導体装置に関する。
【0002】
【従来の技術】樹脂モールド半導体装置の樹脂モールド
方法として、トランスファモールド法が広く知られてい
る。該モールド法は予めリードフレームに半導体素子を
組み込んでおき、これを金型に入れて、粉末状またはタ
ブレット状のエポキシ樹脂などの樹脂を温度と圧力をか
けて溶融させ、粘度の低い状態にして前記金型内に注入
し、硬化させてモールドするものである。
【0003】図3には、半導体素子2がリードフレーム
1のダイステージ1aにダイボンディングされ、樹脂3
でフラット型に樹脂モールドされた半導体装置4の断面
を示している。図3に示すように、半導体装置4は、ダ
イステージ1aにダイボンディングされ、外部接続リー
ド1bと半導体素子2がワイヤ5でワイヤボンディング
されるとともに、外部接続リード1bが樹脂3の下面に
沿って露出するようにモールドされている。また、図3
では前記ダイステージ1aは、外部接続リード1bと同
様に前記樹脂3の下面に沿って露出する例を示している
が、ダイステージの下面を電気的に絶縁できるようにモ
ールドすることもある。このような半導体装置4は、プ
リント配線板などにフェイスダウンボンディングされて
利用される。なお、図3は、後述するように、本発明の
半導体装置の説明にも援用する。
【0004】図2において、図2(A)は従来用いられ
ていたリードフレームの平面図、図2(B)は従来の半
導体装置の底面図である。図2(A)に示すように、従
来のリードフレーム1は、半導体素子2(図3)がダイ
ボンディングされるダイステージ1a、前記半導体素子
2とワイヤボンディングされる外部接続リード1b、吊
りリード1cから構成され、点線で示す樹脂モールド領
域6内が樹脂モールドされた後、製品として必要のない
外側部分がダイシングされる。
【0005】ここで、図2(A)に示すようなフラット
型リードフレームの作製工程について以下説明する。 (1)ベースとなる金属板にレジストを塗布する。 (2)連接された同一パターンの複数のリードフレーム
がデザインされたマスクによりレジストを感光、エッチ
ングする。 (3)エッチングした場所にメッキ膜を積み上げ、リー
ドフレームを形成する。 (4)所定の厚さまでメッキ厚膜が得られた後、不要と
なったレジストを除く。 (5)前記メッキ膜厚上に必要があれば金メッキのボン
ダビリティを向上させるメッキをさらに実施する。 前記工程がリードフレームの作製工程である。 (6)前記工程で得られたリードフレームの各ダイステ
ージに半導体素子をダイボンディングし、外部接続リー
ドと半導体素子とのワイヤボンディングを行い、モール
ド成型を実施した後、前記ベースとなった金属板を剥
す。 (7)連接したリードフレームのダイシングを行い、各
半導体装置に分離する。 なお、前記(1)の工程でベースとなる金属板にメッキ
をしてリードフレームを作製して前記工程(6)で金属
板を剥すので、従来のように吊りリードを必要とせず、
省略することが多い。また、半導体装置の底面と垂直方
向への抜け落ち防止のため、前記(3)の工程におい
て、外部接続リードに最上部から所定厚さオーバーハン
グ(かえり)を設けられている。
【0006】
【発明が解決しようとする課題】ところで、前記のよう
な工程(1)〜(7)で作製された外部接続リードを有
するリードフレームを使用した半導体装置の底面を見る
と、図2(B)に示すように、外部接続リード1bが樹
脂3の底面から露出している。前記(6)の工程や
(7)の工程において、また、プリント基板へのはんだ
付け時において、矢印で示す底面と平行な力が外部接続
リード1bにそれぞれかかると、該外部接続リード1b
が樹脂3から剥離したり、引き抜かれ易いことを知見し
た。本発明は、前記問題点に鑑みなされたもので、前記
外部接続リード1bが樹脂3からの剥離しにくく引き抜
かれにくいリードフレームおよび該リードフレームを使
用した樹脂モールド半導体装置および前記リードフレー
ムの作製方法を提案するものである。
【0007】
【課題を解決するための手段】本発明の半導体装置は、
ダイステージと外部接続リードとを備えたリードフレー
ムの前記ダイステージに半導体素子を搭載し、前記外部
接続リードがモールド樹脂の下面に沿って露出するよう
に樹脂モールドしてなる樹脂モールド半導体装置の前記
外部接続リードを前記モールド樹脂の下面に沿った内側
を幅広に形成する。また、本発明のリードフレームは、
ダイステージと外部接続リードとを備えたリードフレー
ムの前記ダイステージに半導体素子を搭載し、前記外部
接続リードがモールド樹脂の下面に沿って露出するよう
に樹脂モールドしてなる樹脂モールド半導体装置のリー
ドフレームであって、前記外部接続リードを前記ダイス
テージに向けて幅広に形成する。
【0008】
【発明の実施の形態】まず、本発明のリードフレームを
利用した半導体装置を図3の断面図を参照しながら説明
する。図3に示すように、半導体装置4は、ダイステー
ジ10aにダイボンディングされ、外部接続リード10
bと半導体素子2がワイヤ5でワイヤボンディングされ
るとともに、ダイステージ10aと外部接続リード10
bが樹脂3の下面に沿って露出するように樹脂モールド
されている。なお、吊りリード10cの有無については
後述する。
【0009】以下、本発明の半導体装置に利用する前記
問題点を解決したリードフレームの形状について説明す
る。図1(A)に示すように、本発明のリードフレーム
10は、半導体素子がダイボンディングされるダイステ
ージ10a、半導体素子とワイヤボンディングされる外
部接続リード10b、必要に応じて吊りリード10cか
ら構成され、前記外部接続リード10bがダイステージ
10a側に向けて幅広に形成されている。図3に示す、
ダイステージ10aと外部接続リード10bとを備えた
リードフレーム10の前記ダイステージ10aに半導体
素子2を搭載し、前記外部接続リード10bが樹脂3の
下面に沿って露出するように樹脂モールドして成る樹脂
モールド半導体装置4に適用すると、図1(B)の底面
図に示すように、前記外部接続リード10bが前記樹脂
3の下面に露出するとともに内側(ダイステージ10a
側)に向けて幅広になっている。図示の形状は、直線状
に幅広に、つまり台形状になっているが、半円形状、半
楕円形状などの形状でも実施することができた。
【0010】前記構成のリードフレーム及び半導体装置
は以下の工程を経て作製される。 (1)ベースとなる金属板にレジストを塗布する。 (2)前記段落0009に記載の形状の外部接続リード
を備え、連接された同一パターンの複数のリードフレー
ムがデザインされたマスクによりレジストを感光、エッ
チングする。 (3)エッチングした場所にメッキ膜を積み上げ、リー
ドフレームを形成する。 (4)所定の厚さまでメッキ厚膜が得られた後、不要と
なったレジストを除く。 (5)前記メッキ膜厚上に必要があれば金メッキのボン
ダビリティを向上させるメッキをさらに実施する。 前記工程が本発明のリードフレームの作製工程である。 (6)前記工程で得られたリードフレームの各ダイステ
ージに半導体素子をダイボンディングし、半導体素子と
外部接続リードとのワイヤボンディングを行い、モール
ド成型を実施した後、前記ベースとなった金属板を剥
す。 (7)連接したリードフレームのダイシングを行い、各
半導体装置に分離する。
【0011】ここで、前記吊りリード10cの有無につ
いて述べると、前記(1)の工程でベースとなる金属板
にメッキをしてリードフレームを作製して前記工程
(6)で金属板を剥すので、吊りリードを必要とせず、
省略することが多いが、金属板を剥した後に、連接した
リードフレームの各リードフレームのダイステージの底
面や外部接続リードに電解メッキを施す際は吊りリード
が電流通路となり、吊りリードを残すのが有効である。
【0012】
【発明の効果】本発明のリードフレームを用いた樹脂モ
ールド半導体装置は、外部接続リードが前記形状を有す
ることにより、樹脂底面と平行な力が外部接続リードに
かかっても樹脂から剥離しにくい樹脂モールド半導体装
置が得られる。
【図面の簡単な説明】
【図1】本発明リードフレームの平面図及び本発明リー
ドフレームを用いた樹脂モールド半導体装置の底面図で
ある。
【図2】従来のリードフレームの平面図及び本発明リー
ドフレームを用いた樹脂モールド半導体装置の底面図で
ある。
【図3】本発明及び従来の樹脂モールド半導体装置の説
明に供する半導体装置の断面図である。
【符号の説明】
3・・樹脂 10リードフレーム 10a・・ダイステ
ージ 10b・・外部接続リード 10c・・吊りリー

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】ダイステージと外部接続リードとを備えた
    リードフレームの前記ダイステージに半導体素子を搭載
    し、前記外部接続リードがモールド樹脂の下面に沿って
    露出するように樹脂モールドしてなる樹脂モールド半導
    体装置であって、 前記外部接続リードが前記モールド樹脂の下面に沿って
    内側が幅広になっていることを特徴とする樹脂モールド
    半導体装置。
  2. 【請求項2】前記外部接続リードの形状が台形状、半円
    形状又は半楕円形状であることを特徴とする請求項1の
    樹脂モールド半導体装置。
  3. 【請求項3】ダイステージと外部接続リードとを備えた
    リードフレームの前記ダイステージに半導体素子を搭載
    し、前記外部接続リードがモールド樹脂の下面に沿って
    露出するように樹脂モールドしてなる樹脂モールド半導
    体装置のリードフレームであって、 前記外部接続リードを前記ダイステージに向けて幅広に
    なっていることを特徴とするリードフレーム。
  4. 【請求項4】前記外部接続リードの形状が台形状、半円
    形状又は半楕円形状であることを特徴とする請求項3の
    樹脂モールド半導体装置。
  5. 【請求項5】ダイステージと外部接続リードとを備えた
    リードフレームの前記ダイステージに半導体素子を搭載
    し、前記外部接続リードがモールド樹脂の下面に沿って
    露出するように樹脂モールドしてなる樹脂モールド半導
    体装置の前記外部接続リードがダイステージに向けて幅
    広になっているリードフレームの作製方法において、ベ
    ースとなる金属板にレジストを塗布する工程、連接され
    た同一パターンの複数のリードフレームがデザインされ
    たマスクによりレジストを感光、エッチングする工程、
    エッチングした場所にメッキ膜を積み上げ、リードフレ
    ームを形成する工程、所定の厚さまでメッキ厚膜が得ら
    れた後、不要となったレジストを除く工程、を有するこ
    とを特徴とするリードフレームの作製方法。
  6. 【請求項6】ダイステージと外部接続リードとを備えた
    リードフレームの前記ダイステージに半導体素子を搭載
    し、前記外部接続リードがモールド樹脂の下面に沿って
    露出するように樹脂モールドしてなる樹脂モールド半導
    体装置の前記外部接続リードがダイステージに向けて幅
    広になっている樹脂モールド半導体装置の作製方法にお
    いて、ベースとなる金属板にレジストを塗布する工程、
    連接した同一パターンの複数のリードフレームがデザイ
    ンされたマスクによりレジストを感光、エッチングする
    工程、エッチングした場所にメッキ膜を積み上げ、リー
    ドフレームを形成する工程、所定の厚さまでメッキ厚膜
    が得られた後、不要となったレジストを除く工程、前記
    工程で得られたリードフレームの各ダイステージに半導
    体素子をダイボンディングし、ワイヤボンディングを行
    い、モールド成型を実施した後、前記ベースとなった金
    属板を剥す工程、連接したリードフレームのダイシング
    を行い、各半導体装置に分離する工程を有することを特
    徴とする樹脂モールド半導体装置の作製方法。
JP2001373964A 2001-12-07 2001-12-07 樹脂モールド半導体装置 Pending JP2003174136A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001373964A JP2003174136A (ja) 2001-12-07 2001-12-07 樹脂モールド半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001373964A JP2003174136A (ja) 2001-12-07 2001-12-07 樹脂モールド半導体装置

Publications (1)

Publication Number Publication Date
JP2003174136A true JP2003174136A (ja) 2003-06-20

Family

ID=19182598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001373964A Pending JP2003174136A (ja) 2001-12-07 2001-12-07 樹脂モールド半導体装置

Country Status (1)

Country Link
JP (1) JP2003174136A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010061826A1 (ja) * 2008-11-25 2010-06-03 株式会社三井ハイテック リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法
JP2012235172A (ja) * 2012-09-04 2012-11-29 Sumitomo Metal Mining Co Ltd 半導体装置用基板及び半導体装置
JP2013118215A (ja) * 2011-12-01 2013-06-13 Renesas Electronics Corp 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6333853A (ja) * 1986-07-28 1988-02-13 Dainippon Printing Co Ltd 集積回路パツケ−ジ
JPH01210393A (ja) * 1988-02-19 1989-08-23 Matsushita Electric Ind Co Ltd 集積回路装置
JPH03163857A (ja) * 1989-11-22 1991-07-15 Kyushu Hitachi Maxell Ltd 電鋳製のic用リードフレーム
JPH03240260A (ja) * 1990-02-19 1991-10-25 Matsushita Electric Ind Co Ltd 集積回路装置の製造方法
JP2001015668A (ja) * 1999-07-02 2001-01-19 Mitsubishi Electric Corp 樹脂封止型半導体パッケージ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6333853A (ja) * 1986-07-28 1988-02-13 Dainippon Printing Co Ltd 集積回路パツケ−ジ
JPH01210393A (ja) * 1988-02-19 1989-08-23 Matsushita Electric Ind Co Ltd 集積回路装置
JPH03163857A (ja) * 1989-11-22 1991-07-15 Kyushu Hitachi Maxell Ltd 電鋳製のic用リードフレーム
JPH03240260A (ja) * 1990-02-19 1991-10-25 Matsushita Electric Ind Co Ltd 集積回路装置の製造方法
JP2001015668A (ja) * 1999-07-02 2001-01-19 Mitsubishi Electric Corp 樹脂封止型半導体パッケージ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010061826A1 (ja) * 2008-11-25 2010-06-03 株式会社三井ハイテック リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法
JP2010129591A (ja) * 2008-11-25 2010-06-10 Mitsui High Tec Inc リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法
CN102224587A (zh) * 2008-11-25 2011-10-19 株式会社三井高科技 引线框、使用该引线框的半导体装置、该半导体装置的中间产品以及它们的制造方法
US8680657B2 (en) 2008-11-25 2014-03-25 Mitsui High-Tec, Inc. Lead frame, semiconductor apparatus using this lead frame, intermediate product thereof and manufacturing method thereof
JP2013118215A (ja) * 2011-12-01 2013-06-13 Renesas Electronics Corp 半導体装置
JP2012235172A (ja) * 2012-09-04 2012-11-29 Sumitomo Metal Mining Co Ltd 半導体装置用基板及び半導体装置

Similar Documents

Publication Publication Date Title
US6611047B2 (en) Semiconductor package with singulation crease
US6911353B2 (en) Semiconductor device and method of manufacturing same
US6841414B1 (en) Saw and etch singulation method for a chip package
US8341828B2 (en) Thin foil semiconductor package
TWI478249B (zh) 具有自晶粒踏板分隔的導線之積體電路封裝系統
US8772089B2 (en) Chip package structure and manufacturing method thereof
JP2002057241A (ja) 移植性導電パターンを含む半導体パッケージ及びその製造方法
US6864423B2 (en) Bump chip lead frame and package
JPH0722474A (ja) 半導体パッケージおよびその製造方法
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
US10861828B2 (en) Molded semiconductor package having a package-in-package structure and methods of manufacturing thereof
JP4373122B2 (ja) 樹脂封止型半導体装置とその製造方法
JP2004014823A (ja) 半導体装置及びその製造方法
CN100365792C (zh) 电子器件及其制造方法
US20040262752A1 (en) Semiconductor device
CN211125635U (zh) 半导体设备和电子设备
JP3137323B2 (ja) 半導体装置及びその製造方法
US8859333B2 (en) Integrated circuit package and a method for dissipating heat in an integrated circuit package
JP2004247613A (ja) 半導体装置およびその製造方法
JP2003174136A (ja) 樹脂モールド半導体装置
JP2006237187A (ja) 樹脂封止型半導体パッケージの製造方法
JPH0936155A (ja) 半導体装置の製造方法
US10079162B1 (en) Method for making lead frames for integrated circuit packages
JP2002151531A (ja) 半導体装置の製造方法
JP2003188332A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040603

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041125