JP2002151531A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002151531A JP2002151531A JP2000347825A JP2000347825A JP2002151531A JP 2002151531 A JP2002151531 A JP 2002151531A JP 2000347825 A JP2000347825 A JP 2000347825A JP 2000347825 A JP2000347825 A JP 2000347825A JP 2002151531 A JP2002151531 A JP 2002151531A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- ceramic substrate
- mold
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Moulds For Moulding Plastics Or The Like (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 素子搭載面のみを樹脂封止した半導体装置に
おいて、作業性良く樹脂封止することができ、樹脂に気
泡やクラックが発生することがない半導体装置の製造方
法を提供する。 【解決手段】 多数のセラミック基体を形成したシート
状のセラミック基板１０にぞれぞれ半導体チップ６を搭
載、ボンディングワイヤ７を接続し、このセラミック基
板１０をモールド金型１２の上型１３に真空吸着する。
モールド金型１２の下型１４のキャビティー１５に液状
樹脂１８を供給した状態で、下型１４を上昇させ上下金
型１３、１４をクランプ、加圧した状態で液状樹脂１８
を熱硬化させる。
おいて、作業性良く樹脂封止することができ、樹脂に気
泡やクラックが発生することがない半導体装置の製造方
法を提供する。 【解決手段】 多数のセラミック基体を形成したシート
状のセラミック基板１０にぞれぞれ半導体チップ６を搭
載、ボンディングワイヤ７を接続し、このセラミック基
板１０をモールド金型１２の上型１３に真空吸着する。
モールド金型１２の下型１４のキャビティー１５に液状
樹脂１８を供給した状態で、下型１４を上昇させ上下金
型１３、１４をクランプ、加圧した状態で液状樹脂１８
を熱硬化させる。
Description
【０００１】
【発明の属する技術分野】本発明は、セラミック基体の
上面に半導体チップを搭載し、セラミック基体の素子搭
載面のみを樹脂封止した半導体装置の製造方法に関す
る。
上面に半導体チップを搭載し、セラミック基体の素子搭
載面のみを樹脂封止した半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】従来から半導体装置のパッケージング方
法として、リードフレームを用いた樹脂封止型の半導体
装置が用いられている。
法として、リードフレームを用いた樹脂封止型の半導体
装置が用いられている。
【０００３】図５は従来のリードフレームを用いた半導
体装置の断面図であり、ダイパット２１上に半導体チッ
プ６を搭載し、半導体チップ６とリード端子２２の内方
部とをボンディングワイヤ７で接続している。半導体チ
ップ６、ボンディングワイヤ７及びリード端子２２の内
方部とを樹脂８で封止し、リード端子２２の他端部は樹
脂８から突出して外部端子２３を形成している。
体装置の断面図であり、ダイパット２１上に半導体チッ
プ６を搭載し、半導体チップ６とリード端子２２の内方
部とをボンディングワイヤ７で接続している。半導体チ
ップ６、ボンディングワイヤ７及びリード端子２２の内
方部とを樹脂８で封止し、リード端子２２の他端部は樹
脂８から突出して外部端子２３を形成している。
【０００４】近年、各種電子機器に組み込まれる電子回
路基板の小型化、高密度実装化が進むにつれ、これに用
いる半導体装置においても小型化、薄型化への要求が高
まってきている。特にダイオード、トランジスタに代表
されるディスクリート半導体においては、パッケージサ
イズが１ｍｍ角以下というものも実用化されている。こ
のような要求に応えるため、ＩＣなどの半導体装置にお
いては、従来のリードフレームを使用しないアンダーフ
ィルモールドやＢＧＡなどＣＳＰタイプの半導体装置が
開発、実用化されているが、ディスクリート半導体にお
いては依然、リードフレームを用いた樹脂封止型のパッ
ケージが主流となっていた。
路基板の小型化、高密度実装化が進むにつれ、これに用
いる半導体装置においても小型化、薄型化への要求が高
まってきている。特にダイオード、トランジスタに代表
されるディスクリート半導体においては、パッケージサ
イズが１ｍｍ角以下というものも実用化されている。こ
のような要求に応えるため、ＩＣなどの半導体装置にお
いては、従来のリードフレームを使用しないアンダーフ
ィルモールドやＢＧＡなどＣＳＰタイプの半導体装置が
開発、実用化されているが、ディスクリート半導体にお
いては依然、リードフレームを用いた樹脂封止型のパッ
ケージが主流となっていた。
【０００５】最近、ディスクリート半導体においても、
特開２０００−４９１７８号公報に開示されているよう
に、パッケージサイズを小型化できる新規な半導体装置
が提案されている。
特開２０００−４９１７８号公報に開示されているよう
に、パッケージサイズを小型化できる新規な半導体装置
が提案されている。
【０００６】図６は上記半導体装置の断面図である。セ
ラミック基体１の上面に、メタライズ層からなるチップ
搭載領域２及びボンディング領域３を形成し、セラミッ
ク基体１の下面には、メタライズ層からなる表面実装用
の外部電極４を形成している。セラミック基体１上下面
のメタライズ層２、３、４はセラミック基体１を貫通す
るバイアホール５を介して導通している。メタライズ層
２、３、４はグリーンシート（未焼成のセラミック基
板）にタングステンやモリブデンなどの金属をスクリー
ン印刷し、グリーンシートを焼成した後、タングステン
上にニッケル下地めっきを介して金めっきして形成して
いる。
ラミック基体１の上面に、メタライズ層からなるチップ
搭載領域２及びボンディング領域３を形成し、セラミッ
ク基体１の下面には、メタライズ層からなる表面実装用
の外部電極４を形成している。セラミック基体１上下面
のメタライズ層２、３、４はセラミック基体１を貫通す
るバイアホール５を介して導通している。メタライズ層
２、３、４はグリーンシート（未焼成のセラミック基
板）にタングステンやモリブデンなどの金属をスクリー
ン印刷し、グリーンシートを焼成した後、タングステン
上にニッケル下地めっきを介して金めっきして形成して
いる。
【０００７】チップ搭載領域２にダイオードなどの半導
体チップ６を搭載し、ボンディング領域３とボンディン
グワイヤ７により接続している。セラミック基体１のチ
ップ搭載面には樹脂８を形成し、半導体チップ６を樹脂
封止している。
体チップ６を搭載し、ボンディング領域３とボンディン
グワイヤ７により接続している。セラミック基体１のチ
ップ搭載面には樹脂８を形成し、半導体チップ６を樹脂
封止している。
【０００８】図７は上記半導体装置を製造する際の樹脂
封止工程の説明図である。半導体チップを搭載したセラ
ミック基板１０を外枠３２で囲み、この上にディスペン
サー３１により液状樹脂１８をポッティングし、液状樹
脂１８上面をスキージ３３で平坦化した後、液状樹脂１
８を熱硬化して半導体チップを樹脂封止している。
封止工程の説明図である。半導体チップを搭載したセラ
ミック基板１０を外枠３２で囲み、この上にディスペン
サー３１により液状樹脂１８をポッティングし、液状樹
脂１８上面をスキージ３３で平坦化した後、液状樹脂１
８を熱硬化して半導体チップを樹脂封止している。
【０００９】
【発明が解決しようとする課題】しかしながら従来の半
導体装置の製造方法では、液状樹脂をポッティングして
供給しているため、樹脂への加圧圧力がなく、樹脂内に
気泡が発生しやすい。また、樹脂上面を平坦化、表面研
磨する工程が必要であるため、作業性が困難であり生産
性が低下するという不都合がある。さらに、外枠から取
り外す際に樹脂にクラックが発生するといった不都合も
あった。
導体装置の製造方法では、液状樹脂をポッティングして
供給しているため、樹脂への加圧圧力がなく、樹脂内に
気泡が発生しやすい。また、樹脂上面を平坦化、表面研
磨する工程が必要であるため、作業性が困難であり生産
性が低下するという不都合がある。さらに、外枠から取
り外す際に樹脂にクラックが発生するといった不都合も
あった。
【００１０】本発明は上記問題点を解決するものであ
り、セラミック基体の素子搭載面のみを樹脂封止した半
導体装置において、作業性良く樹脂封止することがで
き、樹脂に気泡やクラックが発生することがない半導体
装置の製造方法を提供することを目的とする。
り、セラミック基体の素子搭載面のみを樹脂封止した半
導体装置において、作業性良く樹脂封止することがで
き、樹脂に気泡やクラックが発生することがない半導体
装置の製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に本発明による半導体装置の製造方法は、セラミック基
体の上面に半導体チップを搭載し、前記セラミック基体
の素子搭載面のみを樹脂封止した半導体装置の製造方法
であって、多数のセラミック基体を形成したシート状の
セラミック基板にそれぞれ半導体チップを搭載する工程
と、前記セラミック基板をモールド金型の第１の金型に
セットする工程と、前記第１の金型と対向する第２の金
型に形成したキャビティー内に液状樹脂を供給する工程
と、前記モールド金型をクランプし、前記液状樹脂を熱
硬化させて前記セラミック基板の素子搭載面のみを樹脂
で封止する工程と、前記樹脂及びセラミック基板を切断
し、個々の半導体装置に分離する工程を含むものであ
る。
に本発明による半導体装置の製造方法は、セラミック基
体の上面に半導体チップを搭載し、前記セラミック基体
の素子搭載面のみを樹脂封止した半導体装置の製造方法
であって、多数のセラミック基体を形成したシート状の
セラミック基板にそれぞれ半導体チップを搭載する工程
と、前記セラミック基板をモールド金型の第１の金型に
セットする工程と、前記第１の金型と対向する第２の金
型に形成したキャビティー内に液状樹脂を供給する工程
と、前記モールド金型をクランプし、前記液状樹脂を熱
硬化させて前記セラミック基板の素子搭載面のみを樹脂
で封止する工程と、前記樹脂及びセラミック基板を切断
し、個々の半導体装置に分離する工程を含むものであ
る。
【００１２】前記第２の金型に形成したキャビティーに
保護シートを介して前記液状樹脂を供給することが好ま
しい。
保護シートを介して前記液状樹脂を供給することが好ま
しい。
【００１３】前記モールド金型をクランプした際に、前
記第１、第２の金型間に挟まれる前記セラミック基板の
上下面にあらかじめメタライズ層を形成しておくことが
好ましい。
記第１、第２の金型間に挟まれる前記セラミック基板の
上下面にあらかじめメタライズ層を形成しておくことが
好ましい。
【００１４】この本発明によれば、作業性の悪い液状樹
脂を容易に扱うことができる。具体的には、スプリング
などで金型加圧するため、液状樹脂の内部に気泡が発生
することがない。また、モールド金型内で液状樹脂を熱
硬化させるため、平坦化や表面研磨などの工程が不要で
ある。
脂を容易に扱うことができる。具体的には、スプリング
などで金型加圧するため、液状樹脂の内部に気泡が発生
することがない。また、モールド金型内で液状樹脂を熱
硬化させるため、平坦化や表面研磨などの工程が不要で
ある。
【００１５】さらに、キャビティーに保護シートを張設
することにより、樹脂封止後にモールド金型から取り外
す際に容易に離型することができ、樹脂にクラックが発
生することがない。また、金型クリーニングも不要とな
り、金型摩耗も防止できる。
することにより、樹脂封止後にモールド金型から取り外
す際に容易に離型することができ、樹脂にクラックが発
生することがない。また、金型クリーニングも不要とな
り、金型摩耗も防止できる。
【００１６】モールド金型間に挟まれるセラミック基板
の上下面に保護用のメタライズ層を形成することによ
り、セラミック基板にクラックが発生することを防ぐこ
とができる。
の上下面に保護用のメタライズ層を形成することによ
り、セラミック基板にクラックが発生することを防ぐこ
とができる。
【００１７】
【発明の実施の形態】以下、本発明の一実施形態につい
て図面を参照しながら説明する。半導体装置は図６で上
記説明したものと同様のためここでは説明を省略する。
て図面を参照しながら説明する。半導体装置は図６で上
記説明したものと同様のためここでは説明を省略する。
【００１８】図１〜図４は本実施形態による半導体装置
の製造工程の説明図である。図１に示すように、多数の
セラミック基体を形成したシート状のセラミック基板１
０にそれぞれ半導体チップ６を搭載、ボンディングワイ
ヤ７を接続し、このセラミック基板１０をモールド金型
１２の上型１３に真空吸着する。モールド金型１２の下
型１４には、キャビティー１５が形成され、このキャビ
ティー１５を含む下型１４のパーティング面に厚さ０．
１ｍｍ程度の保護シート１７を張設した上、液状樹脂１
８を供給している。保護シート１７は金型と剥離しやす
く、耐熱性の良好なものであればよく、例えばフッ素系
シートフィルム、ＦＥＰシートフィルム、ＰＥＴシート
フィルムなどを用いている。
の製造工程の説明図である。図１に示すように、多数の
セラミック基体を形成したシート状のセラミック基板１
０にそれぞれ半導体チップ６を搭載、ボンディングワイ
ヤ７を接続し、このセラミック基板１０をモールド金型
１２の上型１３に真空吸着する。モールド金型１２の下
型１４には、キャビティー１５が形成され、このキャビ
ティー１５を含む下型１４のパーティング面に厚さ０．
１ｍｍ程度の保護シート１７を張設した上、液状樹脂１
８を供給している。保護シート１７は金型と剥離しやす
く、耐熱性の良好なものであればよく、例えばフッ素系
シートフィルム、ＦＥＰシートフィルム、ＰＥＴシート
フィルムなどを用いている。
【００１９】次いで、図２に示すように下型１４を上昇
させ上下金型１３、１４をクランプ、加圧した状態で液
状樹脂１８を熱硬化させる。スプリング１６はクランプ
時にかかる加圧力を調整している。また、図３の拡大図
に示すように、上下金型１３、１４間に挟まれるセラミ
ック基板１０の上下面にあらかじめ１０〜５０μｍ程度
のタングステンなどのメタライズ層１１を形成しておく
ことにより、モールド金型１２をクランプした際にセラ
ミック基板１０にクラックが発生することを防いでい
る。
させ上下金型１３、１４をクランプ、加圧した状態で液
状樹脂１８を熱硬化させる。スプリング１６はクランプ
時にかかる加圧力を調整している。また、図３の拡大図
に示すように、上下金型１３、１４間に挟まれるセラミ
ック基板１０の上下面にあらかじめ１０〜５０μｍ程度
のタングステンなどのメタライズ層１１を形成しておく
ことにより、モールド金型１２をクランプした際にセラ
ミック基板１０にクラックが発生することを防いでい
る。
【００２０】次いで、図４に示すように、半導体チップ
搭載面のみを液状樹脂１８を熱硬化して樹脂封止したセ
ラミック基板１０をＵＶＣフィルムなどの粘着シート２
０上に固定し、回転ブレード１９で硬化した樹脂８及び
セラミック基板１０を切断して、個々の半導体装置に分
割する。
搭載面のみを液状樹脂１８を熱硬化して樹脂封止したセ
ラミック基板１０をＵＶＣフィルムなどの粘着シート２
０上に固定し、回転ブレード１９で硬化した樹脂８及び
セラミック基板１０を切断して、個々の半導体装置に分
割する。
【００２１】本実施形態の製造方法による半導体装置
は、縦１．０ｍｍ、横０．６〜０．８ｍｍ、高さ０．５
〜０．６ｍｍの小型化を実現している。
は、縦１．０ｍｍ、横０．６〜０．８ｍｍ、高さ０．５
〜０．６ｍｍの小型化を実現している。
【００２２】本発明の技術思想を逸脱しない範囲で、ダ
イオード、トランジスタ、ＩＣなどの半導体装置、また
コンデンサやヒューズなどの電子部品にも適用すること
が可能である。
イオード、トランジスタ、ＩＣなどの半導体装置、また
コンデンサやヒューズなどの電子部品にも適用すること
が可能である。
【００２３】
【発明の効果】本発明によれば、セラミック基体のチッ
プ搭載面を樹脂封止する際、樹脂内に気泡や未充填が発
生することがない。また、樹脂上面の平坦度を容易に得
ることができる。このため、半導体装置の製造歩留まり
を向上させることができる。
プ搭載面を樹脂封止する際、樹脂内に気泡や未充填が発
生することがない。また、樹脂上面の平坦度を容易に得
ることができる。このため、半導体装置の製造歩留まり
を向上させることができる。
【図１】本発明の一実施形態による半導体装置の製造方
法を説明する図
法を説明する図
【図２】本発明の一実施形態による半導体装置の製造方
法を説明する図
法を説明する図
【図３】本発明の一実施形態による半導体装置の製造方
法を説明する図
法を説明する図
【図４】本発明の一実施形態による半導体装置の製造方
法を説明する図
法を説明する図
【図５】従来の半導体装置の断面図
【図６】本発明により製造する半導体装置の断面図
【図７】従来の方法により半導体装置を製造する際の説
明図
明図
１ セラミック基体 ２ チップ搭載領域 ３ ボンディング領域 ４ 外部電極 ５ バイアホール ６ 半導体チップ ７ ボンディングワイヤ ８ 樹脂 １０ セラミック基板 １１ メタライズ層 １２ モールド金型 １３ 上型 １４ 下型 １５ キャビティー １６ スプリング １７ 保護シート １８ 液状樹脂 １９ 回転ブレード ２０ 粘着シート ２１ ダイパット ２２ リード端子 ２３ 外部端子 ３１ ディスペンサー ３２ 外枠 ３３ スキージ
Claims (3)
- 【請求項１】 セラミック基体の上面に半導体チップを
搭載し、前記セラミック基体のチップ搭載面のみを樹脂
封止した半導体装置の製造方法であって、 多数のセラミック基体を形成したシート状のセラミック
基板にそれぞれ半導体チップを搭載する工程と、 前記セラミック基板をモールド金型の第１の金型にセッ
トする工程と、 前記第１の金型と対向する第２の金型に形成したキャビ
ティー内に液状樹脂を供給する工程と、 前記モールド金型をクランプし、前記液状樹脂を熱硬化
させて前記セラミック基板の素子搭載面のみを樹脂で封
止する工程と、 前記樹脂及びセラミック基板を切断し、個々の半導体装
置に分離する工程を含むことを特徴とする半導体装置の
製造方法。 - 【請求項２】 前記第２の金型に形成したキャビティー
に保護シートを介して前記液状樹脂を供給する請求項１
記載の半導体装置の製造方法。 - 【請求項３】 前記モールド金型をクランプした際に、
前記第１、第２の金型間に挟まれる前記セラミック基板
の上下面にあらかじめメタライズ層を形成しておくこと
を特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000347825A JP2002151531A (ja) | 2000-11-15 | 2000-11-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000347825A JP2002151531A (ja) | 2000-11-15 | 2000-11-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002151531A true JP2002151531A (ja) | 2002-05-24 |
Family
ID=18821502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000347825A Pending JP2002151531A (ja) | 2000-11-15 | 2000-11-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002151531A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004109912A1 (ja) * | 2003-06-03 | 2004-12-16 | Toyo Communication Equipment Co., Ltd. | Ｓａｗデバイスの製造方法 |
| US8129849B1 (en) * | 2006-05-24 | 2012-03-06 | Amkor Technology, Inc. | Method of making semiconductor package with adhering portion |
| US8143727B2 (en) | 2001-03-09 | 2012-03-27 | Amkor Technology, Inc. | Adhesive on wire stacked semiconductor package |
| CN103247739A (zh) * | 2012-02-02 | 2013-08-14 | 东和株式会社 | 半导体芯片的压缩树脂密封成型方法和装置及树脂毛刺防止用胶带 |
| WO2023105840A1 (ja) * | 2021-12-06 | 2023-06-15 | アピックヤマダ株式会社 | 樹脂封止装置及び封止金型 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000299335A (ja) * | 1998-07-10 | 2000-10-24 | Apic Yamada Corp | 半導体装置の製造方法および樹脂封止装置 |
| JP2001148392A (ja) * | 1999-05-27 | 2001-05-29 | Matsushita Electronics Industry Corp | 電子装置とその製造方法およびその製造装置 |
-
2000
- 2000-11-15 JP JP2000347825A patent/JP2002151531A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000299335A (ja) * | 1998-07-10 | 2000-10-24 | Apic Yamada Corp | 半導体装置の製造方法および樹脂封止装置 |
| JP2001148392A (ja) * | 1999-05-27 | 2001-05-29 | Matsushita Electronics Industry Corp | 電子装置とその製造方法およびその製造装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8143727B2 (en) | 2001-03-09 | 2012-03-27 | Amkor Technology, Inc. | Adhesive on wire stacked semiconductor package |
| WO2004109912A1 (ja) * | 2003-06-03 | 2004-12-16 | Toyo Communication Equipment Co., Ltd. | Ｓａｗデバイスの製造方法 |
| US7183125B2 (en) | 2003-06-03 | 2007-02-27 | Toyo Communication Equipment Co., Ltd. | Method for manufacturing surface acoustic wave device |
| US8129849B1 (en) * | 2006-05-24 | 2012-03-06 | Amkor Technology, Inc. | Method of making semiconductor package with adhering portion |
| CN103247739A (zh) * | 2012-02-02 | 2013-08-14 | 东和株式会社 | 半导体芯片的压缩树脂密封成型方法和装置及树脂毛刺防止用胶带 |
| CN103247739B (zh) * | 2012-02-02 | 2015-12-09 | 东和株式会社 | 半导体芯片的压缩树脂密封成型方法和装置 |
| WO2023105840A1 (ja) * | 2021-12-06 | 2023-06-15 | アピックヤマダ株式会社 | 樹脂封止装置及び封止金型 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6429508B1 (en) | Semiconductor package having implantable conductive lands and method for manufacturing the same | |
| US7799611B2 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
| US6410363B1 (en) | Semiconductor device and method of manufacturing same | |
| US7520052B2 (en) | Method of manufacturing a semiconductor device | |
| EP0977251B1 (en) | Resin sealed semiconductor device and method for manufacturing the same | |
| US6770959B2 (en) | Semiconductor package without substrate and method of manufacturing same | |
| JP4115228B2 (ja) | 回路装置の製造方法 | |
| JP2006516812A (ja) | 部分的にパターン形成されたリードフレームならびに半導体パッケージングにおけるその製造および使用方法 | |
| JP4595265B2 (ja) | 半導体装置の製造方法 | |
| WO2003098687A1 (fr) | Dispositif a semiconducteur et procede de fabrication | |
| US6716675B2 (en) | Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame | |
| US7282395B2 (en) | Method of making exposed pad ball grid array package | |
| JPH08279591A (ja) | 半導体装置とその製造方法 | |
| KR20020070107A (ko) | 표면에 장착 가능한 칩형 반도체 장치 및 그 제조 방법 | |
| JP3660854B2 (ja) | 半導体装置の製造方法 | |
| JP2003170465A (ja) | 半導体パッケージの製造方法およびそのための封止金型 | |
| JP4803855B2 (ja) | 半導体装置の製造方法 | |
| JP2002151531A (ja) | 半導体装置の製造方法 | |
| JP2002270627A (ja) | 半導体装置の製造方法 | |
| JP2000150705A (ja) | 半導体装置およびその製造方法 | |
| JP2003046053A (ja) | 半導体装置およびその製造方法 | |
| JP3398580B2 (ja) | 半導体装置の製造方法及び基板フレーム | |
| JP5121807B2 (ja) | 半導体装置の製造方法 | |
| WO2018165234A1 (en) | Method for making lead frames for integrated circuit packages | |
| JP2001077279A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040722 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060620 |