KR20020070107A - 표면에 장착 가능한 칩형 반도체 장치 및 그 제조 방법 - Google Patents

표면에 장착 가능한 칩형 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20020070107A
KR20020070107A KR1020020009831A KR20020009831A KR20020070107A KR 20020070107 A KR20020070107 A KR 20020070107A KR 1020020009831 A KR1020020009831 A KR 1020020009831A KR 20020009831 A KR20020009831 A KR 20020009831A KR 20020070107 A KR20020070107 A KR 20020070107A
Authority
KR
South Korea
Prior art keywords
conductive
semiconductor pellet
semiconductor device
post
semiconductor
Prior art date
Application number
KR1020020009831A
Other languages
English (en)
Inventor
이케가미고로우
Original Assignee
닛뽄덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛뽄덴끼 가부시끼가이샤 filed Critical 닛뽄덴끼 가부시끼가이샤
Publication of KR20020070107A publication Critical patent/KR20020070107A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

표면에 장착 가능한 칩형(chip type) 반도체 장치는 절연성 기판상에 형성되며 서로 전기적으로 결합된 제1 및 제2의 도전성 랜드(land) 영역과, 상기 제1의 도전성 랜드 영역상에 형성된 도전성 포스트(post)와, 양측면상에 전극을 구비하고 상기 제2의 도전성 랜드 영역상에 장착된 반도체 펠릿(pellet)을 포함한다. 도전성 포스트와 반도체 펠릿을 포함하는 절연성 기판의 메인 영역은 캡슐 수지에 의해 둘러싸인다. 상기 반도체 펠릿과 전기적으로 결합된 외부 전극 및 도전성 포스트의 상부는 캡슐 수지로부터 노출된다. 외부 전극 및 도전성 포스트의 표면은 서로 거의 동일한 평면을 갖는다.

Description

표면에 장착 가능한 칩형 반도체 장치 및 그 제조 방법{SURFACE MOUNTABLE CHIP TYPE SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD}
본 발명은 칩형의 반도체 장치에 관한 것으로서, 특히 습도에 대한 내저항성이 높고 장치의 형상이 박막이며 소형으로 된 표면에 장착 가능한 칩형의 반도체 장치에 관한 것이다.
소형이며 휴대 가능한 전자 회로 장치, 예컨대, 비디오 카메라, PC, 휴대 전화 등은 컴팩트하며 경량일 것이 요구된다. 따라서, 상기와 같은 전자 회로 장치에서 사용되는 전자 부품 또는 구성 요소 또한 컴패트하며 경량일 것이 요구된다. 상기와 같은 필요 조건을 충족시키는 전자 부품으로서 일본국 특허공개공보 제6-125021(이하, "제1의 종래 기술"이라고 한다)에 개시된 칩형의 반도체 장치가 공지되어 있다. 도 17은 상기 공보에 개시된 도면에서 도면 부호 6으로 표시된 칩형의 반도체 장치의 단면 구성을 도시하고 있다.
도 17에 있어서, 도면 부호 1은 전자 부품의 주요 부분을 구성하는 반도체 펠릿(pellet)을 나타낸다. 반도체 펠릿(1)은 그 양쪽 표면상에 형성된 전극(도면에는 도시되지 않음)을 구비한다. 도면 부호 2는 반도체 펠릿(1)이 상부에 장착되는 아일랜드부(island portion)를 나타낸다. 도면 부호 3a 및 3b는 리드부(lead portion)를 나타낸다. 리드부(3a)의 한쪽 단(end)은 아일랜드부(2)에 전기적으로 접속된다. 다른 리드부(3b)는 상기 리드부(3b)의 한쪽 단이 아일랜드부(2)의 근방에 위치하도록 배치된다. 리드부(3a, 3b) 양쪽 모두의 외부 단은 외측으로 연장된다. 도면 부호 4는 반도체 펠릿(1) 및 리드부(3b)상에서 전극(도시되지 않음)을 전기적으로 결합하는 배선을 나타낸다. 도면 부호 5는 반도체 펠릿(1) 등을 포함하는반도체 장치(6)의 메인부를 둘러싸는 캡슐 수지부를 나타낸다.
반도체 장치(6)에 있어서, 각각의 리드부(3a, 3b)는 캡슐 수지부(5)내에서 굽어져 개략 그 중심부에서 크랭크(crank) 형상이 된다. 또한, 리드부(3a, 3b) 각각의 중심부로부터 외부 단부까지의 부분은 캡슐 수지부(5)로부터 노출되고 캡슐 수지부(5)의 바닥 표면(5a)을 따라 외측으로 인출된다. 리드부(3a, 3b) 각각의 외부 단부는 캡슐 수지부(5)의 대응하는 측벽의 근방에서 절단된다. 도 17에 도시된 반도체 장치에 있어서, 캡슐 수지부(5)로부터 노출된 리드부(3a, 3b)의 중심부로부터 외부 단부까지의 부분은 개략 동일 평면이 되도록 설정된다. 따라서, 도 17에 도시된 반도체 장치는 배선 기판 등의 상부에 안정적으로 장착되는 표면이 된다.
도 17에 도시된 반도체 장치는 아일랜드부(2)와 리드부(3a, 3b)를 구성 요소로서 포함하는 리드 프레임(도시되지 않음)을 사용하여 제조된다. 컴팩트하고 박형인 반도체 장치를 얻기 위해서 박형의 재료로 이루어지고 정밀하게 원하는 대로 작업화 할 수 있는 리드 프레임을 사용하는 것이 필요하다. 또한, 배선(4)의 루프(loop) 높이를 줄일 필요성이 있다. 그러나, 정밀하게 제조된 리드 프레임은 쉽게 변형되고 상기과 같은 리드 프레임을 조작하는 것은 용이하지 않다. 또한, 배선(4)의 루프의 높이가 계속 낮아지면 배선(4)은 반도체 펠릿(1)의 코너부에 근접하거나 접하게 되어 배선(4)과 반도체 장치의 다른 부분 사이의 전기적인 분리를 악화시키거나 단락을 유발할 가능성이 있다.
상기 공보에는 도 17의 반도체 장치에 사용된 배선(4)을 사용하는 대신에 반도체 펠릿(1)이 리드부(3a, 3b) 사이에 직접 삽입되는 구성으로 된 도 18에 도시된다른 칩형의 반도체 장치가 또한 개시되어 있다. 그러나, 반도체 펠릿(1)과 리드부(3a, 3b) 양쪽 모두는 소형이므로 제조 공정이 복잡해지고 어렵게 된다. 또한, 반도체 펠릿(1)을 리드부(3a)의 아일랜드부(2)상에 장착하여 상기 반도체 펠릿(1)을 상기 리드부(3a, 3b)와 전기적으로 결합시킨 이후, 수지로 몰딩된 리드 프레임의 필요치 않는 부분이 잘려나가 분리된 반도체 장치가 얻어진다. 상기 경우에, 리드부(3a, 3b)가 캡슐 수지부(5)의 근방에서 절단되면 캡슐 수지부(5)에서 크랙이 발생되고 캡슐 수지부(5)와 리드부(3a, 3b)는 그 사이의 계면에서 층이 분리(delamination)되어 반도체 장치의 수분에 대한 내저항성이 떨어질 가능성이 상존한다. 따라서, 캡슐 수지부(5)의 측벽부의 근방에서 리드부(3a, 3b)를 절단하는 것은 불가능하고 반도체 장치의 외부 크기를 축소하는 것이 불가능하다.
일본국 특허공개공보 제7-169766호(이하, "제2의 종래 기술"이라고 한다)에는 도 18에 도시된 반도체 장치보다 더 박형으로 제조된 반도체 장치가 개시되어 있다. 제2의 종래 기술의 반도체 장치에 있어서, 반도체 펠릿은 반도체 펠릿의 전극부가 노출되도록 전극을 제외하고 수지에 의해 완전히 둘러싸인다. 그 후, 돌출된 전극이 반도체 펠릿의 노출된 전극부상에 형성된다. 그러나, 상기와 같은 구조의 반도체 장치에 있어서, 반도체 펠릿이 수지에 의해 몰딩되는 경우에 반도체 펠릿의 전극부가 금속 몰딩 다이(die)의 내벽의 돌출부와 접하게 되도록 반도체 펠릿을 금속 몰딩 다이내에 정밀하게 위치시킨다는 것이 용이하지가 않다. 또한, 전극의 부분 각각의 표면상에 수지의 박형 핀(fin) 또는 플래시(flash)를 형성하지 않고 반도체 펠릿을 수지로 몰딩한다는 것 역시 용이하지 않다.
일본국 특허공개공보 제10-313082호(이하 제3의 종래 기술이라고 한다)에는 평탄한 리드 프레임이 사용되고 반도체 펠릿이 리드 프레임의 하나의 표면상에 장착되는 반도체 장치가 개시되어 있다. 상기 기술 역시 리드 프레임의 다른 표면이 노출되도록 반도체 펠릿을 갖는 리드 프레임이 수지로 몰딩된다.
그러나, 리드 프레임의 표면 중의 한 면의 전체 부분은 몰드 수지로부터 노출되고 몰드 수지에 의한 리드 프레임의 아일랜드부와 리드부의 점착력은 떨어진다. 따라서, 예컨대, 반도체 장치가 솔더링(soldering) 등에 의해 배선 기판 등의 상부에 장착되고 아일랜드부가 급속히 상승하는 경우에 리드 프레임과 몰드 수지 사이에서 열팽창 계수의 차이에 기인한 층의 분리가 발생할 가능성이 존재한다. 따라서, 반도체 장치의 수분에 대한 높은 내저항성이 유지되지 않는다.
따라서, 본 발명의 목적은 박형이고 장치의 크기가 매우 작은 칩형 반도체 장치를 제공함에 있다.
본 발명의 다른 목적은 박형이고 장치의 크기가 매우 작고 수분에 대한 내저항성이 높은 칩형 반도체 장치를 제공함에 있다.
본 발명의 또 다른 목적은 박형이고 장치의 크기가 매우 작고 용이하게 제조될 수 있는 칩형 반도체 장치를 제공함에 있다.
본 발명의 또 다른 목적은 박형이고 장치의 크기가 매우 작고 신뢰성이 높은 칩형 반도체 장치를 제공함에 있다.
본 발명의 또 다른 목적은 박형이고 장치의 크기가 매우 작고 배선 기판등에안정적으로 장착 가능한 칩형 반도체 장치를 제공함에 있다.
본 발명의 또 다른 목적은 표면에 장착 가능한 종래의 칩형 반도체 장치의 단점을 극복함에 있다.
본 발명에 따른 칩형(chip type)의 반도체 장치에 있어서, 절연성 기판과, 상기 절연성 기판상에 형성되고 서로 전기적으로 결합되는 제1 및 제2의 도전성 랜드(land) 영역과, 상기 제1의 도전성 랜드 영역상에 형성된 도전성 포스트(post)와, 양 측면상에 전극을 구비하고 상기 제2의 도전성 랜드 영역상에 장착되는 반도체 펠릿(pellet)과, 상기 도전성 포스트 및 상기 반도체 펠릿을 포함하는 상기 절연성 기판의 메인 영역을 둘러싸는 캡슐 수지부를 포함하고, 상기 반도체 펠릿의 한 측면상의 상기 전극은 상기 제2의 도전성 랜드 영역상에 결합되고 상기 반도체 펠릿의 다른 측면상의 상기 전극은 상기 반도체 펠릿과 전기적으로 결합된 외부 전극을 구비하고, 상기 도전성 포스트 및 상기 외부 전극의 상부는 상기 캡슐 수지부로부터 노출되는 상기 반도체 펠릿과 전기적으로 결합된 것을 특징으로 하는 칩형 반도체 장치가 제공된다.
상기 경우에, 상기 반도체 펠릿과 전기적으로 결합된 상기 도전성 포스트 및 상기 외부 전극은 상기 도전성 포스트 및 상기 외부 전극의 상부 표면이 서로 거의 동일 평면이 되도록 배치되면 양호하다.
또한, 상기 도전성 포스트는 칼럼 형상의 도전성 블록 부재이면 양호하다.
또한, 상기 칼럼 형상의 도전성 블록 부재는 도전성 점착제를 통해 상기 제1의 도전성 랜드 영역에 결합되면 양호하다.
또한, 상기 칼럼 형상의 도전성 블록 부재는 초음파 본딩을 이용하여 상기 제1의 도전성 랜드 영역에 결합되면 양호하다.
또한, 상기 도전성 포스트는 도금에 의해 형성되는 도전성 부재를 포함하면 양호하다.
또한, 상기 도전성 포스트는 도전성 점착제를 사용하여 형성되는 도전성 부재를 포함하면 양호하다.
또한, 상기 제1 및 제2의 도전성 랜드 영역은 레지스트 막에 의해 상기 제1 및 상기 제2의 도전성 랜드 영역으로 분할되는 공통의 도전성 랜드부에 의해 형성되면 양호하다.
또한, 상기 반도체 펠릿과 전기적으로 결합된 상기 외부 전극은 상기 반도체 펠릿의 상기 전극상에 결합된 평탄한 보드 형상의 도전성 부재이면 양호하다.
상기 반도체 펠릿과 전기적으로 결합된 상기 외부 전극은 상기 반도체 펠릿의 상기 전극상에 겹합된 반구형 도전성 부재이면 양호하다.
또한, 상기 제2의 도전성 랜드 영역은 상기 반도체 펠릿이 장착되는 오목부를 구비하면 양호하다.
본 발명의 다른 특징에 따른 칩형 반도체 장치 제조 방법에 있어서, 절연성 기판을 준비하는 단계와, 상기 절연성 기판상에 서로 전기적으로 결합되는 제1 및 제2의 도전성 랜드 영역을 형성하는 단계와, 상기 제1의 도전성 랜드 영역상에 도전성 포스트를 형성하는 단계와, 양 측면상에 전극을 구비하는 반도체 필렛을 상기 제2의 도전성 랜드 영역상에 장착하는 단계와, 상기 도전성 포스트 및 상기 반도체펠릿을 포함하는 상기 절연성 기판의 메인 영역을 캡슐 수지부로 둘러싸는 단계를 포함하고, 상기 반도체 펠릿의 한 측면상의 상기 전극은 상기 제2의 도전성 랜드 영역상에 결합되고 상기 반도체 펠릿의 다른 측면상의 상기 전극은 상기 반도체 펠릿과 전기적으로 결합된 외부 전극을 구비하고, 상기 도전성 포스트 및 상기 외부 전극의 상부는 상기 캡슐 수지부로부터 노출된 상기 반도체 펠릿과 전기적으로 결합되는 것을 특징으로 하는 칩형 반도체 장치 제조 방법이 제공된다.
상기에 있어서, 상기 반도체 펠릿과 전기적으로 결합된 상기 도전성 포스트 및 상기 외부 전극은 상기 도전성 포스트 및 상기 외부 전극의 상부 표면이 서로 거의 동일 평면이 되도록 배치되면 양호하다.
또한, 상기 도전성 포스트는 칼럼 형상의 도전성 블록 부재이고, 상기 제1의 도전성 랜드 영역상에 도전성 포스트를 형성할 때 상기 칼럼 형상의 도전성 블록 부재는 도전성 점착제를 통해 상기 제1의 도전성 랜드 영역에 결합되면 양호하다.
또한, 상기 도전성 포스트는 칼럼 형상의 도전성 블록 부재이고, 상기 제1의 도전성 랜드 영역상에 도전성 포스트를 형성할 때 상기 칼럼 형상의 도전성 블록 부재는 초음파 본딩을 이용하여 상기 제1의 도전성 랜드 영역에 결합되면 양호하다.
또한, 상기 도전성 포스트는 도금에 의해 형성되면 양호하다.
또한, 상기 도전성 포스트는 도전성 점착제를 사용하여 형성되면 양호하다.
또한, 상기 제1 및 제2의 도전성 랜드 영역은 레지스트 막에 의해 상기 제1 및 제2이 도전성 랜드 영역으로 분할되는 공통의 도전성 랜드부에 의해 형성되면양호하다.
상기 반도체 펠릿과 전기적으로 겹합된 상기 외부 전극은 상기 반도체 펠릿의 상기 전극상에 결합된 평탄한 보드 형상의 도전성 부재이면 양호하다.
상기 제2의 도전성 랜드 영역은 오목부를 구비하고, 양측면상에 전극을 구비하는 반도체 펠릿을 상기 제2의 도전성 랜드 영역상에 장착할 때 상기 반도체 펠릿은 상기 오목부상에 장착되면 양호하다.
도 1은 본 발명의 하나의 실시예에 따른 반도체 장치의 개략 측단면도.
도 2는 도 1의 반도체 장치의 단면도의 부분 평면도.
도 3은 도 1에 도시된 반도체 장치 제조 방법에 사용되는 절연성 기판 보드의 평면도.
도 4는 도전성 포스트를 상부에 형성한 후의 도전성 기판 보드의 평면도.
도 5는 반도체 펠릿을 상부에 장착한 후의 절연성 기판 보드의 평면도.
도 6은 도 5의 절연성 기판 보드를 둘러싸는데 사용되는 몰드 설비의 주요부에 대한 개략 측단면도.
도 7은 수지 몰드 작업중에 있는 도 6의 몰딩 설비를 도시하는 측단면도.
도 8은 본 발명의 다른 실시예에 따른 반도체 장치를 제조하는데 사용되는 절연성 기판 보드를 개략적으로 도시하는 측단면도.
도 9는 도 8에 도시된 절연성 기판 보드상에 포토 레지스트 막을 형성하는 동작을 도시하는 측단면도.
도 10은 도 9에 도시된 포토 레지스트 막에 형성된 개구의 도금에 의해 도전성 포스트(post)를 형성하는 공정을 도시하는 측단면도.
도 11은 도전성 포스트가 상부에 형성되는 절연성 기판 보드상에 반도체 펠릿을 장착하는 공정을 도시하는 측단면도.
도 12는 도전성 포스트 및 그 상부에 장착되는 반도체 펠릿을 구비하고 수지에 의해 둘러싸이는 절연성 기판을 포함하는 반도체 장치용의 작업 부품을 도시하는 측단면도.
도 13은 본 발명의 또 다른 실시예에 따른 반도체 장치를 제조하는데 사용되는 절연성 기판 보드를 개략적으로 도시하는 측단면도.
도 14는 도전성 포스트가 상부에 형성된 도 13에 도시된 절연성 보드상에 반도체 펠릿을 장착하는 공정을 도시하는 측단면도.
도 15는 도전성 포스트 및 그 상부에 장착되는 반도체 펠릿을 구비하고 수지에 의해 둘러싸이는 도 13에 도시된 절연성 반도체 보드를 포함하는 반도체 장치용의 작업 부품을 도시하는 측단면도.
도 16은 본 발명의 또 다른 실시예에 따른 반도체 장치용 작업 부품을 도시하는 측단면도.
도 17은 리드 프레임을 사용하는 종래의 반도체 장치의 하나의 예를 도시하는 측단면도.
도 18은 도 17의 반도체 장치의 변형인 종래의 반도체 장치의 다른 예를 도시하는 측단면도.
본 발명에 따른 칩형의 반도체 장치는 절연성 기판상에 형성되며 서로 전기적으로 결합된 제1 및 제2의 도전성 랜드(land) 영역을 적어도 포함한다. 도전성 포스트(post)는 상기 제1의 도전성 랜드 영역상에 형성되고 양측면상에 전극을 구비하는 반도체 펠릿(pellet)이 상기 제2의 도전성 랜드 영역상에 장착된다. 도전성 포스트와 반도체 펠릿을 포함하는 절연성 기판상의 메인 영역은 캡슐 수지부에 의해 코팅 또는 둘러싸인다. 상기 경우에, 상기 반도체 펠릿과 전기적으로 결합된 외부 전극 또는 전극들 및 도전성 포스트의 적어도 상부는 캡슐 수지부의 외부 표면에서 캡슐 수지부로부터 노출된다.
반도체 펠릿과 결합된 외부 전극 또는 전극들 및 도전성 포스트의 상부 표면이 서로 거의 동일한 평면이 되도록 배치되면 양호하다. 따라서, 반도체 장치는 배선 기판 등의 상부에서 안정적으로 장착되는 표면이 된다.
전술한 반도체 장치의 도전성 포스트로서 칼럼 형상의 도전성 블록을 사용하는 것이 가능하다. 상기 경우에, 도전성 포스트 및 제1의 도전성 랜드 영역은솔더(solder), 은 페이스트(silver paste) 등과 같은 도전성 점착제를 사용하여 결합된다. 또한, 도전성 포스트와 제1의 도전성 랜드 영역 모두가 그 사이의 계면에서 서로를 향해 압착되는 조건하에서 도전성 포스트에 초음파 진동을 가하여 도전성 포스트와 제1의 도전성 랜드 영역을 직접 결합시킬 수 있다. 상기 경우에, 제1의 도전성 랜드 영역 및 공지의 초음파 본딩 기술에 따른 도전성 포스트의 재료, 표면 조건 등을 적절히 선택할 필요성이 있다.
도전성 포스트는 도금(plating)을 함으로써 형성된 돌출부로서 형성된다. 또한, 도전성 포스트는 은 페이스트 등과 같은 도전성 점착제를 적층함으로써 형성될 수 있다.
본 발명에 따른 반도체 장치의 제1 및 제2의 도전성 랜드 영역은 전기적으로 분리 또는 결합되어 형성될 수 있다. 또한, 제1 및 제2의 도전성 랜드 영역은 공통의 도전성 랜드를 포토 레지스트 막 등을 사용하여 분할함으로써 형성될 수 있다.
도전성 부재는 절연성 기판의 측면의 반대 측면상에서 반도체 펠릿의 전극 표면상에 결합되고 상기 도전성 부재는 캡슐 수지부로부터 노출되어 외부 전극으로서 사용된다. 도전성 부재는 평탄한 보드 형상의 도전성 부재로 구성된다. 도전성 부재 또는 평탄한 보드 형상의 도전성 부재의 영역은 반도체 펠릿의 전극 표면의 영역보다 작다. 그러나, 전극 표면의 영역보다 큰 영역을 갖는 도전성 부재를 사용하는 것 또한 가능하다. 상기 경우에, 전극의 전기 저항을 줄이는 것이 가능하고 반도체 펠릿에 의해 발생한 열을 효과적으로 분산시키는 것이 가능하다. 또한, 전술한 평탄한 보드 형상의 도전성 부재를 사용하는 대신에 도전성 부재를 구형 또는반구형 부재로 할 수 있다. 상기 구형 또는 반구형 부재는 예컨대 반도체 펠릿의 전극 표면상에 또는 반도체 펠릿의 전극 표면상에 형성된 평탄한 보드 형상의 부재상에 저융점 금속 또는 합금을 용융함으로써 형성될 수 있다.
또한, 반도체 펠릿이 상부에 장착될 절연성 기판상에 제2의 도전성 랜드 영역의 오목부를 형성하고 상기 오목부내에 반도체 펠릿을 배치하는 것도 가능하다. 상기 구조를 사용하여 절연성 기판의 표면으로부터 반도체 펠릿의 돌출 높이를 줄여 그에 비례하여 도전성 포스트의 높이를 줄이는 것이 가능하다.
이하, 도면을 참조하여, 본 발명의 실시예가 상세히 기술될 것이다. 도 1은 본 발명의 실시예에 따른 반도체 장치(14)를 개략적으로 도시하는 측단면도이다. 도 2는 도 1의 반도체 장치를 도시하는 단면의 부분 평면도이다. 도 1 및 도 2에 도시된 반도체 장치는 예컨대 직사각형 형상을 갖고 열 저항성 재료, 예컨대 세라믹, 수지 등으로 이루어진 절연성 기판(7)을 포함한다. 도면 부호 8은 절연성 기판(7)상에 형성된 도전성 랜드부를 나타낸다. 도면에는 도시되지 않았지만, 도전성 랜드부(8)의 주변부가 에칭 등에 의해 절연성 기판(7)의 엣지부를 따라 제거되면 양호하다.
포토 레지스트 막(9)은 절연성 기판(7)상의 도전성 랜드부(8)상에 형성되고 포토 레지스트 막(9)은 2개의 도전성 랜드 영역(8a, 8b)을 제외하고 도전성 랜드부(8)를 코팅한다. 즉, 포토 레지스트 막(9)은 예컨대 2개의 윈도우(9a, 9b)를 포함하고 윈도우(9a, 9b)를 각각 경유하여 도전성 랜드부(8)의 도전성 랜드 영역(8a, 8b)을 노출시킨다.
도전성 포스트(10)는 제1의 도전성 랜드 영역(8a)상에 위치하여 제1의 도전성 랜드 영역(8a)상에 전기적으로 결합된다. 도 1 및 도 2에 도시된 실시예에서, 도전성 포스트(10)는 도전성 재료로 이루어진 칼럼 형상의 블록 부재를 포함한다. 도면 번호 11은 전극(11a, 11c)을 그 양 표면상에 포함하는 반도체 펠릿을 나타낸다. 평탄 전극(11a)의 하나는 제2의 도전성 랜드부(8b)에 전기적으로 결합된다. 다른 전극(11c)상에서 돌출된 전극(11b)이 형성된다. 상기 실시예에서, 돌출 전극(11b)의 상부 표면은 개략 거의 평탄하고 돌출 전극(11b)의 단면 영역은 상부 표면으로부터 바닥부를 향해 약간 크게 된다. 반도체 펠릿(11)은 다이오드 등과 같은 2개의 단자형 반도체 장치일 수 있고, 트랜지스터 등의 2개 이상의 단자를 갖는 반도체 장치일 수 있다.
도면 번호 12는 도전성 포스트(10)의 외부 단부 또는 상부 및 반도체 펠릿(11)상의 돌출 전극(11b)의 상부가 노출되도록 절연성 기판(7)상에 메인부를 둘러싸거나 코팅하는 캡슐 수지부를 나타낸다. 도전성 포스트(10)의 외부 단부 및 캡슐 수지부(12)로부터 노출된 돌출 전극(11b)의 상부는 외부 회로와 반도체 장치(14)를 결합하는 외부 전극(13a, 13b)을 구성한다. 외부 전극(13a, 13b)의 상부 표면의 높이가 거의 동일하면 즉 외부 전극(13a, 13b)의 상부 표면이 서로 동일 평면이면 양호하다. 상기 경우에, 반도체 장치(14)는 배선 기판 등의 상부에 용이하며 안정적으로 장착될 수 있다.
도 3 내지 도 7에 있어서, 전술한 반도체 장치를 제조하는 방법에 대한 설명이 이루어질 것이다. 먼저, 도 3에 도시된 바와 같이, 보드 형상의 부재 또는 시트형상의 부재이고 양호하게는 폭이 크고 사이즈가 긴 절연성 기판 보드(7a)가 준비된다. 절연성 기판 보드(7a)의 주 표면의 적어도 하나의 상부에는 도전성 막(8e)이 형성된다. 절연성 기판 보드(7a)는 도 3의 점선에 의해 도시된 다수의 소자 영역으로 분할된다. 각각의 소자 영역은 소정의 크기와 형상을 갖는다. 도전성 막(8e)은 협부(narrow portion ; 8c)를 제외한 소자 영역 사이의 경계선을 따라 에칭되어 도전성 랜드부(8)가 형성된다. 도전성 랜드부(8)는 상기 협부(8c)에 의해 전기적으로 함께 결합된다. 협부(8c)는 예컨대 도전성 랜드부(8)를 전기 도금하기 위해 서로 전기적으로 결합하기 위해 사용된다.
절연성 보드(7a)는 포토 레지스트 막(9)으로 피복된다. 포토 레지스트 막(9)은 도전성 랜드부(8)의 각각의 상부에 2개의 개구(9a, 9b)를 구비한다. 도전성 랜드부(8)의 일부분은 개구(9a, 9b)를 통해 노출되고 그에 따라 도전성 랜드 영역(8a, 8b)이 각각 형성된다.
다음에, 도 4에 있어서, 도전성 포스트(10)는 절연성 기판 보드(7a)의 제1의 도전성 랜드 영역(8a)의 상부에 결합된다. 도면에서 도시되지 않았지만 도전성 포스트(10)는 예컨대 다이싱 톱 또는 회전칼을 사용하여 점착 시트상에 채워진 금속의 평탄한 플레이트를 절단함으로써 제조된다. 도전성 포스트(10) 각각은 예컨대 흡입 콜릿(collet) 또는 전송 콜릿을 사용하여 제1의 도전성 랜드 영역(8a)의 상부까지 공급된다. 도전성 포스트(10) 및 제1의 도전성 랜드 영역(8a)은 솔더, 은 페이스트 등과 같은 도전성 점착제(도시되지 않음)를 사용하여 전기적으로 결합된다.
도 5에 도시된 바와 같이, 반도체 펠릿(11)은 그 후 제2의 도전성 랜드영역(8b)상에 장착된다. 도전성 포스트(10)와 유사하게, 반도체 펠릿(11)은 도전성 점착제를 사용하여 제2의 도전성 랜드 영역(8b)의 상부에 전기적으로 결합된다. 전술한 바와 같이, 돌출 전극(11b)은 반도체 펠릿(11)상에 형성되고 도전성 포스트(10)의 상단부와 돌출 전극(11b)의 상단부는 높이가 예컨대 동일한 평면으로서 서로 거의 같다.
도 6에 도시된 바와 같이, 작업 부품 예컨대 도전성 포스트(10) 및 반도체 펠릿(11)이 상기와 같이 상부에 장착되는 절연성 기판 보드(7a)는 몰딩 설비(15)에 제공된다. 몰딩 설비(15)는 하부 금속 몰딩 다이(16) 및 상부 금속 몰딩 다이(17)를 포함한다. 하부 금속 몰딩 다이(16)는 상부 표면부에 형성되고 절연성 보드(7a)를 포함하거나 차지하는 구멍(16a)을 포함한다. 하부 금속 몰딩 다이(16)에서, 포트(pot) 또는 포트들, 러너(runner)또는 러너들, 게이트 또는 게이트들 등이 유동성 수지를 구멍(16a)에 공급하기 위해 형성된다. 그러나, 설명의 단순화를 위해 여기서는 그 설명은 생략한다. 구멍(16a)의 깊이는 도전성 포스트(10)의 상부단 및 반도체 펠릿(11)의 돌출 전극(11b)이 하부 금속 몰딩 다이(16)의 상부 표면 또는 구멍(16a)의 개구 표면으로부터 돌출하도록 결정된다. 상부 금속 몰딩 다이(17)는 평탄한 하부 표면을 갖는다. 상부 금속 몰딩 다이(17)의 하부 표면을 따라 완충 시트(18)가 배치된다. 완충 시트(18)는 예컨대 탄성 또는 탄성 수지 재료에 의해 제조된다.
도 7에 도시된 바와 같이, 상부 금속 몰딩 다이(17) 및 하부 금속 몰딩 다이(16)가 체결(clamping)되는 경우에 완충 시트(18)는 죄어지게 되고 상부 금속몰딩 다이(17)와 하부 금속 몰딩 다이(16)사이에서 유지된다. 상기 경우에, 도전성 포스트(10), 및 구멍(16a)으로부터 돌출하는 돌출 전극(11b)의 상단부는 완충 시트(18)속으로 돌입되고 절연성 기판 보드(7a)는 하부 금속 몰딩 다이(16)의 상부로 압착된다. 상기 조건에서, 유동성 수지가 구멍(16a)속으로 공급되고 그에 따라 절연성 기판 보드(7a)상의 부분들이 코팅되고 도전성 포스트(10)와 돌출 전극(11b) 부분을 제외하고는 수지로 채워진다. 절연성 기판 보드(7a)상의 수지 코팅 이후에 수지는 반경화되고 상부 금속 몰딩 다이(17)와 하부 금속 몰딩 다이(16)가 분리되고 수지에 의해 몰딩된 작업 부품이 몰딩 설비로부터 인출된다. 수지에 의해 몰딩된 작업 부품은 도 3에 도시된 점선을 따라 절단되어 도 1의 반도체 장치가 얻어진다.
전술한 반도체 장치에서, 돌출 전극(11b)의 높이 및 도전성 포스트(10)의 높이가 거의 동일하게 되도록 반도체 펠릿(11)상의 돌출 전극(11b) 및 도전성 포스트(10)는 캡슐 수지부(12)로부터 노출된다. 따라서, 전술한 반도체 장치의 캡슐 수지부(12)의 두께는 본딩 와이어를 사용하는 종래의 반도체 장치의 캡슐 수지부의 두께보다 두꺼울 수 있다. 따라서, 절연성 기판(7)을 박막 기판으로 대체함으로써 전기적인 분리 또는 단락과 같은 문제점을 갖지 않는 매우 얇은 반도체 장치를 실현하는 것이 가능하다. 또한, 전술한 반도체 장치는 도전성 포스트(10) 및 반도체 펠릿(11)을 절연성 기판(7)상에 장착하고 수지에 의한 둘러 싸기를 실행함으로써 제조되므로 반도체 장치는 단순한 공정에 의해 제조된다. 또한, 외부 회로와 반도체 장치를 결합하는 외부 전극(13a, 13b)은 상기 외부 전극(13a, 13b)이 캡슐수지부(12)로부터 노출되도록 도전성 포스트(10)상에 압착되는 완충 시트(18) 및 반도체 펠릿(11)의 돌출 전극(11b)을 사용하여 용이하게 형성된다. 따라서, 캡슐 수지부(12)를 형성한 이후 캡슐 수지부(12)가 파괴 및 층의 분리 등의 손상을 입지 않도록 과도한 외력은 소형인 캡슐 수지부(12)에는 인가되지 않는다. 그 결과, 반도체 장치의 사이즈가 작아지고 반도체 장치의 두께가 얇아지더라도 수분에 대한 내저항성이 높게 된다. 또한, 절연성 기판 보드(7a)는 표준형 사이즈 및 형상일 수 있으므로 몰딩 설비(15)에 용이하게 공급되어 몰딩 설비(15)의 하부 금속 몰딩 다이(16)의 구멍(16a)내에 용이하게 위치될 수 있다. 또한, 수지 몰딩은 외부 전극(13a, 13b)의 표면상에 수지의 박형 핀(fin) 또는 플래시(flash)를 형성하지 않고 실행된다. 절연성 기판(7)은 외측의 수분으로부터 반도체 펠릿(11)을 보호하고 절연성 기판(7)과 도전성 랜드부(8) 사이의 점착은 강해지고 단단해진다. 따라서, 캡슐화용 수지의 두께가 얇게 되더라도 전술한 반도체 장치의 수분에 대한 내저항성은 떨어지지 않는다. 또한, 본 발명에 따른 반도체 장치는 리드 프레임을 사용하지 않으므로 반도체 장치가 솔더링에 의해 외부 인쇄 회로 보드 등에 장착되는 경우에 반도체 장치의 외부 전극 등의 온도가 급속히 상승하더라도 캡슐 수지와 다른 부분 사이의 계면에서의 층 분리는 거의 발생하지 않는다. 따라서, 수분에 대한 내저항성이 높게 된다.
전술한 실시예에서, 도전성 포스트(10)는 금속의 평탄한 플레이트를 다이싱함으로써 형성되는 도전성 블록 부재를 포함한다. 또한, 도전성 포스트(10)는 솔더링 또는 은 페이스트를 사용하여 도전성 랜드 영역상에 전기적으로 결합된다. 그러나, 도전성 점착제를 사용함이 없이 도전성 랜드 영역상으로 도전성 포스트(10)를 직접 결합하는 것도 가능하다. 즉, 도전성 포스트(10)를 도전성 랜드 영역상에 압착하고 초음파 진동을 인가함으로써 도전성 랜드 영역상으로 도전성 포스트(10)를 결합하는 것도 가능하다.
또한, 도금에 의해 도전성 포스트를 형성하는 것도 가능하다. 도 8 내지 도 12에 있어서, 도금에 의해 도전성 포스트를 형성하는 방법에 관한 설명이 이루어질 것이다. 도 8에 있어서, 도면 부호 19는 절연성 기판 보드를 나타내고 도전성 막(20)은 절연성 기판 보드(19)의 적어도 한 표면상에 형성된다. 절연성 기판(19)상의 도전성 막(20)상에, 감광성 수지막 또는 포토 레지스트막(21)이 형성되고 포토 레지스트 막(21)의 일부를 제거함으로써 개구(21a)가 포토 레지스트 막(21)내에 형성된다. 개구(21a)를 경유하여 도전성 막(20)의 일부는 도 9에 도시된 바와 같이 노출된다.
다음에, 도 10에 도시된 바와 같이, 금속 또는 금속 합금의 도금된 층부(22)가 도금에 의해 절연성 기판(19)상의 개구(21a)에 형성된다. 도금된 층부(22)를 형성한 후에, 포토 레지스트 막(21)이 제거되고 도전성 막(20)이 다시 노출된다. 그에 따라, 도 11에 도시된 바와 같이, 도금된 층부(22)는 도전성 막(20)상에 형성되는 도전성 포스트가 된다.
그 후, 반도체 펠릿(23)이 도전성 포스트(22)의 측면상의 소정의 위치에서 도전성 막(20)상에 장착된다. 반도체 펠릿(23)은 그 상부 표면상에 형성된 돌출 전극(23a)을 구비한다. 도금된 층부(22)의 높이, 즉 도전성 포스트(22)의 높이는 돌출 전극(23a)을 구비하는 반도체 펠릿(23)의 높이와 거의 동일하게 결정된다. 예컨대, 반도체 펠릿(23)이 두께가 150㎛인 반도체 기판부와 두께가 75㎛이며 그 상부에 형성된 돌출 전극을 갖는 반도체 기판을 포함하는 경우에 도전성 포스트(22)의 높이는 반도체 펠릿(23)의 결합부의 두께를 고려하면 개략 230㎛로 설정될 것이다.
그 후, 도 1의 반도체 장치와 유사하게, 절연성 기판(19)은 도전성 포스트(22) 및 돌출 전극(23a)의 상단부를 제외하고 수지로 코팅되어 캡슐 수지부(24)를 형성한다. 도 12에 도시된 바와 같이, 캡슐 수지부(24)로부터 노출된 도전성 포스트(22) 및 돌출 전극(23a)의 상단부는 외부 전극(25a, 25b)을 각각 구성한다. 캡슐 수지부(24)에 의해 몰딩된 작업 부품은 절단 분리되어 칩형 반도체 장치(26)를 얻게된다.
전술한 반도체 장치는 도 1의 반도체 장치의 장점과 동일한 장점을 갖는다. 또한, 전술한 장치에서, 많은 반도체 장치가 절연성 기판 보드(19)상에 형성되는 경우에, 많은 도전성 포스트(22)는 도금에 의해 모두 함께 형성될 수 있다. 그에 따라 포토 레지스트 막(21)의 도포, 노광, 및 제거 등이 추가로 요구되지만 도전성 포스트(10)가 제1의 도전성 랜드 영역(8a)상에 결합하는 도 1의 반도체 장치의 제조에 비해서 반도체 장치의 제조 공정을 단순하게 할 수 있다.
다른 실시예에서와 같이, 도전성 점착제를 사용함으로써 도전성 포스트를 제조하는 것이 가능하다. 도 13 내지 도 15에 있어서, 도전성 점착제를 사용하여 도전성 포스트를 형성하는 방법에 관한 설명이 이루어질 것이다. 도 13에 있어서, 도면 부호 28은 절연성 기판 또는 절연성 기판 보드를 나타내고 도전성 막(27)은 절연성 기판(28)의 적어도 하나의 표면상에 형성된다. 절연성 기판(28)상의 도전성 막(27)의 부분상에는 도전성 포스트가 되는 도전성 점착층부(29)가 형성된다. 도전성 점착층부(29)는 솔더 등과 같은 융점이 낮은 합금을 사용하거나 또는 도전성 재료의 미세 입자가 수지계와 점착하도록 분산되는 수지계의 도전성 점착제를 사용하여 형성될 수 있다. 도전성 점착제가 솔더인 경우에 도면에 도시되지 않았지만 도전성 막(27)상에 솔더 레지스트막을 형성하고 솔더 레지스트막의 필요한 부분에 개구를 형성함으르써 도전성 점착층부(29)를 형성하는 것이 가능하다. 그 후, 솔더 페이스트를 솔더 레지스트막을 통해 도포함으로써 도전성 점착층부(29)가 솔더 레지스트막의 개구에 형성된다. 도전성 점착제가 수지계의 점착제인 경우에 도전성 점착층부(29)는 스크린 프린트법으로 소정의 두께를 갖는 소정의 패턴으로 형성된다. 두께가 넓을 것이 요구되는 경우에 도전성 점착제는 재차 도포 또는 프린트될 수 있고 그에 따라 소요의 두께가 얻어진다. 도전성 점착층부(29)를 형성한 이후에 도전성 점착층부(29)가 솔더로 이루어진 경우에 솔더 레지스트막은 제거되고 도전성 막(27)이 노출된다.
도 14에 도시된 바와 같이, 상기 이후에 반도체 펠릿(30)이 도전성 포스트(29)에 인접한 소정의 위치에서 도전성 막(27)상에 장착된다. 반도체 펠릿(30)은 그 상부 표면상에 형성된 돌출 전극(30a)을 구비한다. 반도체 펠릿(30) 각각의 후측 전극(도면에는 도시되지 않음)은 도전성 막(27)에 전기적으로 인접하고 그에 따라 도전성 막(27)을 통해 도전성 점착층부(29)와 전기적으로 결합된다. 도전성 점착층부(29), 즉 도전성 포스트의 높이는 돌출 전극(30a)의 높이와 개략동일하다.
그 후, 도 1의 반도체 장치와 유사하게 절연성 기판(28)이 돌출 전극(30a) 및 도전성 포스트(29)의 상부 단부를 제외하고 수지로 코팅되어 도 15에 도시된 바와 같이 캡슐 수지부(31)를 형성한다. 캡슐 수지부(31)로부터 노출된 돌출 전극(30a) 및 도전성 포스트(29)의 상부 단부는 외부 전극(32a, 32b)을 각각 구성한다. 캡슐 수지부(31)에 의해 몰딩된 작업 부품은 여러 조각으로 절단되어 반도체 장치(33)가 얻어진다.
전술한 장치에 따르면, 캡슐화용 수지의 두께가 얇게 되더라도 전술한 반도체 장치의 수분에 대한 내저항성은 떨어지지 않는다. 또한, 본 발명에 따른 반도체 장치는 리드 프레임을 사용하지 않으므로 반도체 장치가 솔더링에 의해 외부 인쇄 회로 보드 등에 장착되는 경우에 반도체 장치의 외부 전극 등의 온도가 급속히 상승하더라도 캡슐 수지와 다른 부분 사이의 계면에서의 층 분리는 거의 발생하지 않는다. 따라서, 수분에 대한 내저항성이 높게 된다.
전술한 반도체 장치에 있어서, 많은 반도체 장치가 절연성 기판 보드(28)상에 형성되는 경우에 많은 수의 도전성 포스트(29)는 도전성 점착제를 사용함으로써 동시에 모두 함께 형성되고 그에 따라 장치의 생산성이 개선된다. 또한, 도전성 점착층부(29)가 수지 타입의 점착제를 사용함으로써 형성되는 경우에 어떠한 소요의 높이를 갖는 도전성 포스트를 얻을 수 있다. 따라서, 높이가 다양한 반도체 펠릿에 대응하는 도전성 포스트를 용이하게 제조하는 것이 가능하다. 또한, 각각의 도전성점착층부(29)가 솔더 등과 같은 융점이 낮은 합금을 사용하여 형성되는 경우에 도전성 포스트의 높이는 도전성 포스트 면적과 관련이 있다. 상기 경우에, 높은 높이가 필요할 경우에 도 16에 도시된 구조체가 사용될 수 있다. 즉, 도 16에 도시된 바와 같이 반도체 펠릿(30)은 반도체 펠릿(30)이 장착될 영역내에 형성된 오목부(28a)에 장착된다. 상기와 같은 구조로 인해 도전성 포스트(29)의 높이가 비교적 낮은 경우에도 반도체 펠릿부와 도전성 포스트(29)의 높이를 조절하는 것이 가능하다.
본 발명은 전술한 실시예에 한정되지 않는다. 예컨대, 반도체 펠릿과 외부 회로를 결합하는 반도체 펠릿에 부착된 전극은 평탄한 상부 표면을 갖는 돌출 전극에 한정되지 않고 곡면의 상부 표면 또는 반구형 형상을 갖는 전극일 수 있다. 예컨대, 상부에 형성된 평탄한 전극을 갖는 반도체 펠릿을 용융된 솔더에 담궈서 반구형 형상 등을 갖는 상기와 같은 돌출 전극을 얻는 것이 가능하다. 반도체 펠릿의 돌출 전극의 다른 실시예로서 도 1의 반도체 장치의 도전성 포스트와 유사한 칩 형상의 도전성 부재를 반도체 펠릿상에 형성된 평탄한 전극에 결합시키는 것도 가능하다.
전술한 바와 같이, 본 발명에 따르면 표면에 장착 가능하고 박형이면서 장치 크기가 매우 작은 칩형 반도체 장치를 실시하는 것이 가능하다. 본 발명에 따른 칩형 반도체 장치는 또한 수분에 대한 내저항성이 높고 제조 하기가 용이하다.
전술한 설명에서, 본 발명은 특정 실시예와 관련하여 기술되었다. 그러나, 본 분야의 당업자라면 다양한 변경 및 수정이 이하의 청구항에 설명된 바와 같은본 발명의 범위를 벗어나지 않고 이루어질 수 있다는 것을 이해할 수 있을 것이다. 따라서, 명세서 및 도면은 한정적인 것이 아니고 단지 예시적으로서 상기와 같은 모든 변형들은 본 발명의 범위내에 포함될 것이다. 따라서, 본 발명은 첨부된 청구항의 범위내에 해당되는 모든 변형 및 수정을 포함한다.

Claims (20)

  1. 칩형(chip type)의 반도체 장치에 있어서,
    절연성 기판과,
    상기 절연성 기판상에 형성되고 서로 전기적으로 결합되는 제1 및 제2의 도전성 랜드(land) 영역과,
    상기 제1의 도전성 랜드 영역상에 형성된 도전성 포스트(post)와,
    양 측면상에 전극을 구비하고 상기 제2의 도전성 랜드 영역상에 장착되는 반도체 펠릿(pellet)과,
    상기 도전성 포스트 및 상기 반도체 펠릿을 포함하는 상기 절연성 기판의 메인 영역을 둘러싸는 캡슐 수지부를 포함하고,
    상기 반도체 펠릿의 한 측면상의 상기 전극은 상기 제2의 도전성 랜드 영역상에 결합되고 상기 반도체 펠릿의 다른 측면상의 상기 전극은 상기 반도체 펠릿과 전기적으로 결합된 외부 전극을 구비하고,
    상기 도전성 포스트 및 상기 외부 전극의 상부는 상기 캡슐 수지부로부터 노출되는 상기 반도체 펠릿과 전기적으로 결합된 것을 특징으로 하는 칩형 반도체 장치.
  2. 제 1항에 있어서,
    상기 반도체 펠릿과 전기적으로 결합된 상기 도전성 포스트 및 상기 외부 전극은 상기 도전성 포스트 및 상기 외부 전극의 상부 표면이 서로 거의 동일 평면이 되도록 배치되는 것을 특징으로 하는 칩형 반도체 장치.
  3. 제 1항에 있어서,
    상기 도전성 포스트는 칼럼 형상의 도전성 블록 부재인 것을 특징으로 하는 칩형 반도체 장치.
  4. 제 3항에 있어서,
    상기 칼럼 형상의 도전성 블록 부재는 도전성 점착제를 통해 상기 제1의 도전성 랜드 영역에 결합되는 것을 특징으로 하는 칩형 반도체 장치.
  5. 제 3항에 있어서,
    상기 칼럼 형상의 도전성 블록 부재는 초음파 본딩을 이용하여 상기 제1의 도전성 랜드 영역에 결합되는 것을 특징으로 하는 칩형 반도체 장치.
  6. 제 1항에 있어서,
    상기 도전성 포스트는 도금에 의해 형성되는 도전성 부재를 포함하는 것을 특징으로 하는 칩형 반도체 장치.
  7. 제 1항에 있어서,
    상기 도전성 포스트는 도전성 점착제를 사용하여 형성되는 도전성 부재를 포함하는 것을 특징으로 하는 칩형 반도체 장치.
  8. 제 1항에 있어서,
    상기 제1 및 제2의 도전성 랜드 영역은 레지스트 막에 의해 상기 제1 및 상기 제2의 도전성 랜드 영역으로 분할되는 공통의 도전성 랜드부에 의해 형성되는 것을 특징으로 하는 칩형 반도체 장치.
  9. 제 1항에 있어서,
    상기 반도체 펠릿과 전기적으로 결합된 상기 외부 전극은 상기 반도체 펠릿의 상기 전극상에 결합된 평탄한 보드 형상의 도전성 부재인 것을 특징으로 하는 칩형 반도체 장치.
  10. 제 1항에 있어서,
    상기 반도체 펠릿과 전기적으로 결합된 상기 외부 전극은 상기 반도체 펠릿의 상기 전극상에 겹합된 반구형 도전성 부재인 것을 특징으로 하는 칩형 반도체 장치.
  11. 제 1항에 있어서,
    상기 제2의 도전성 랜드 영역은 상기 반도체 펠릿이 장착되는 오목부를 구비하는 것을 특징으로 하는 칩형 반도체 장치.
  12. 칩형 반도체 장치 제조 방법에 있어서,
    절연성 기판을 준비하는 단계와,
    상기 절연성 기판상에 서로 전기적으로 결합되는 제1 및 제2의 도전성 랜드 영역을 형성하는 단계와,
    상기 제1의 도전성 랜드 영역상에 도전성 포스트를 형성하는 단계와,
    양 측면상에 전극을 구비하는 반도체 필렛을 상기 제2의 도전성 랜드 영역상에 장착하는 단계와,
    상기 도전성 포스트 및 상기 반도체 펠릿을 포함하는 상기 절연성 기판의 메인 영역을 캡슐 수지부로 둘러싸는 단계를 포함하고,
    상기 반도체 펠릿의 한 측면상의 상기 전극은 상기 제2의 도전성 랜드 영역상에 결합되고 상기 반도체 펠릿의 다른 측면상의 상기 전극은 상기 반도체 펠릿과 전기적으로 결합된 외부 전극을 구비하고,
    상기 도전성 포스트 및 상기 외부 전극의 상부는 상기 캡슐 수지부로부터 노출된 상기 반도체 펠릿과 전기적으로 결합되는 것을 특징으로 하는 칩형 반도체 장치 제조 방법.
  13. 제 12항에 있어서,
    상기 반도체 펠릿과 전기적으로 결합된 상기 도전성 포스트 및 상기 외부 전극은 상기 도전성 포스트 및 상기 외부 전극의 상부 표면이 서로 거의 동일 평면이 되도록 배치되는 것을 특징으로 하는 칩형 반도체 장치 제조 방법.
  14. 제 12항에 있어서,
    상기 도전성 포스트는 칼럼 형상의 도전성 블록 부재이고, 상기 제1의 도전성 랜드 영역상에 도전성 포스트를 형성할 때 상기 칼럼 형상의 도전성 블록 부재는 도전성 점착제를 통해 상기 제1의 도전성 랜드 영역에 결합되는 것을 특징으로 하는 칩형 반도체 장치 제조 방법.
  15. 제 12항에 있어서,
    상기 도전성 포스트는 칼럼 형상의 도전성 블록 부재이고, 상기 제1의 도전성 랜드 영역상에 도전성 포스트를 형성할 때 상기 칼럼 형상의 도전성 블록 부재는 초음파 본딩을 이용하여 상기 제1의 도전성 랜드 영역에 결합되는 것을 특징으로 하는 칩형 반도체 장치 제조 방법.
  16. 제 12항에 있어서,
    상기 도전성 포스트는 도금에 의해 형성되는 것을 특징으로 하는 칩형 반도체 장치 제조 방법.
  17. 제 12항에 있어서,
    상기 도전성 포스트는 도전성 점착제를 사용하여 형성되는 것을 특징으로 하는 칩형 반도체 장치 제조 방법.
  18. 제 12항에 있어서,
    상기 제1 및 제2의 도전성 랜드 영역은 레지스트 막에 의해 상기 제1 및 제2이 도전성 랜드 영역으로 분할되는 공통의 도전성 랜드부에 의해 형성되는 것을 특징으로 하는 칩형 반도체 장치 제조 방법.
  19. 제 12항에 있어서,
    상기 반도체 펠릿과 전기적으로 겹합된 상기 외부 전극은 상기 반도체 펠릿의 상기 전극상에 결합된 평탄한 보드 형상의 도전성 부재인 것을 특징으로 하는 칩형 반도체 장치 제조 방법.
  20. 제 12항에 있어서,
    상기 제2의 도전성 랜드 영역은 오목부를 구비하고, 양측면상에 전극을 구비하는 반도체 펠릿을 상기 제2의 도전성 랜드 영역상에 장착할 때 상기 반도체 펠릿은 상기 오목부상에 장착되는 것을 특징으로 하는 칩형 반도체 장치 제조 방법.
KR1020020009831A 2001-02-27 2002-02-25 표면에 장착 가능한 칩형 반도체 장치 및 그 제조 방법 KR20020070107A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00051403 2001-02-27
JP2001051403A JP2002252318A (ja) 2001-02-27 2001-02-27 チップ型半導体装置

Publications (1)

Publication Number Publication Date
KR20020070107A true KR20020070107A (ko) 2002-09-05

Family

ID=18912191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020009831A KR20020070107A (ko) 2001-02-27 2002-02-25 표면에 장착 가능한 칩형 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US6608372B2 (ko)
JP (1) JP2002252318A (ko)
KR (1) KR20020070107A (ko)
CN (1) CN1231971C (ko)
TW (1) TW523892B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885108B2 (en) * 2003-03-18 2005-04-26 Micron Technology, Inc. Protective layers formed on semiconductor device components so as to reduce or eliminate the occurrence of delamination thereof and cracking therein
US7294533B2 (en) * 2003-06-30 2007-11-13 Intel Corporation Mold compound cap in a flip chip multi-matrix array package and process of making same
JP2005347356A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置の製造方法
DE102005053842B4 (de) * 2005-11-09 2008-02-07 Infineon Technologies Ag Halbleiterbauelement mit Verbindungselementen und Verfahren zur Herstellung desselben
JP2008235837A (ja) * 2007-03-23 2008-10-02 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JPWO2010147201A1 (ja) * 2009-06-19 2012-12-06 株式会社安川電機 電力変換装置
US9324677B2 (en) * 2011-04-04 2016-04-26 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8790850B2 (en) * 2012-03-01 2014-07-29 Institute Of Nuclear Energy Research Current collection apparatus and method of processing for a solid oxide fuel cell thereof
US11189537B2 (en) * 2012-03-21 2021-11-30 Infineon Technologies Ag Circuit package, an electronic circuit package, and methods for encapsulating an electronic circuit
US9627338B2 (en) * 2013-03-06 2017-04-18 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming ultra high density embedded semiconductor die package
KR102207273B1 (ko) * 2014-01-29 2021-01-25 삼성전기주식회사 패키지 기판
CN108934132B (zh) * 2017-05-25 2021-08-06 法雷奥汽车内部控制（深圳）有限公司 印刷电路板组件及其封装方法和机动车辆
US10796976B2 (en) * 2018-10-31 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2747634B2 (ja) 1992-10-09 1998-05-06 ローム株式会社 面実装型ダイオード
JPH07169766A (ja) 1993-12-15 1995-07-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3877401B2 (ja) 1997-03-10 2007-02-07 三洋電機株式会社 半導体装置の製造方法
JP2915888B1 (ja) * 1998-01-28 1999-07-05 日本特殊陶業株式会社 配線基板及びその製造方法
US6140155A (en) * 1998-12-24 2000-10-31 Casio Computer Co., Ltd. Method of manufacturing semiconductor device using dry photoresist film
JP3895884B2 (ja) 1999-03-25 2007-03-22 三洋電機株式会社 半導体装置
JP3772066B2 (ja) * 2000-03-09 2006-05-10 沖電気工業株式会社 半導体装置
JP3745213B2 (ja) * 2000-09-27 2006-02-15 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2002252318A (ja) 2002-09-06
US6608372B2 (en) 2003-08-19
CN1372320A (zh) 2002-10-02
TW523892B (en) 2003-03-11
CN1231971C (zh) 2005-12-14
US20020117762A1 (en) 2002-08-29

Similar Documents

Publication Publication Date Title
JP3650001B2 (ja) 半導体装置およびその製造方法
KR100407595B1 (ko) 반도체 장치 및 그 제조 방법
US6548328B1 (en) Circuit device and manufacturing method of circuit device
US7091606B2 (en) Circuit device and manufacturing method of circuit device and semiconductor module
JP4766050B2 (ja) 電子回路装置の製造方法
JP2003017518A (ja) 混成集積回路装置の製造方法
JPH09252065A (ja) 半導体装置及びその製造方法及び基板フレーム
JP2004071898A (ja) 回路装置およびその製造方法
US6794762B2 (en) Electronic component and fabrication method thereof
KR20020070107A (ko) 표면에 장착 가능한 칩형 반도체 장치 및 그 제조 방법
JP2004071899A (ja) 回路装置およびその製造方法
JP2003017517A (ja) 混成集積回路装置およびその製造方法
JP2004207275A (ja) 回路装置およびその製造方法
JPH11307673A (ja) 半導体装置とその製造方法
JP2002076182A (ja) 回路装置の製造方法
JPH11186439A (ja) 半導体パッケージ用基板及びその製造方法
JP2001274282A (ja) 半導体装置
JP3668090B2 (ja) 実装基板およびそれを用いた回路モジュール
JP3963914B2 (ja) 半導体装置
JP2005303107A (ja) リードフレームおよび半導体装置並びにそれらの製造方法
JP2002237559A (ja) 半導体装置の製造方法およびそれを用いた混成集積回路装置の製造方法
JP4036603B2 (ja) 半導体装置およびその製造方法
JP2002237545A (ja) 回路装置の製造方法
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置
JP4393503B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application