TW523892B - Surface mountable chip type semiconductor device and manufacturing method - Google Patents

Surface mountable chip type semiconductor device and manufacturing method Download PDF

Info

Publication number
TW523892B
TW523892B TW091103373A TW91103373A TW523892B TW 523892 B TW523892 B TW 523892B TW 091103373 A TW091103373 A TW 091103373A TW 91103373 A TW91103373 A TW 91103373A TW 523892 B TW523892 B TW 523892B
Authority
TW
Taiwan
Prior art keywords
conductive
semiconductor device
wafer
type semiconductor
semiconductor chip
Prior art date
Application number
TW091103373A
Other languages
English (en)
Inventor
Gorou Ikegami
Original Assignee
Nec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corp filed Critical Nec Corp
Application granted granted Critical
Publication of TW523892B publication Critical patent/TW523892B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/564Details not otherwise provided for, e.g. protection against moisture
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

523892
【發明背景】 1 ·發明之領域 晶片型半導體裝置,尤有關 且極小之裝置形狀的表面安 一種具 裝用晶 本發明係關於一種 有極佳的防水性之極薄 片型半導體裝置。 2.相關技術之描述 刑从Ϊ例而吕’如攝影機、㈣人電腦、攜帶式電話等等I =帶士電子設備係必須小巧且輕量。戶斤以,用於= :之中的電子零件或元件亦須小巧且輕量。就龙 足力述需求的電子元件而言,已知有曰本公開專利公報= H 5:21號(習知技術1)所揭露的晶片型半導體裝置。 5顯示此晶片型半導體裝置的橫剖面結構, 此=構所。代表’且日本公開專利公報第6- 1 2502 1號已揭露 子元:1 的71 if考數字1代表半導體片狀元件,其構成電 側半導體片狀元件1則具有形成在其兩 安hi ί 。參考數字2代表供半導體片狀元件1 腳;3二:焊墊部。參考數字3a及3b皆代表引腳部。引 置係電連至焊墊部2。…引腳部3b則配 的電二:圖” Ϊ,4代表用以使半導體片狀元件1之上 等之主封住半導體裝置6之具有半導體片狀元二等 之主要。卩份的封裝樹脂部。
第5頁 523892 五、發明說明(2) 在半導體裝置6中,在封壯 -ab „ ^ # λ r r^3a 部3a及3b的Φ a忐式廿/成曲柄狀。又,從各引腳 5之外且、、八荖封駐^ /、外端部的部份係露出於封裝樹脂部 部 1及^二Λ樹脂部5的下表面5a而向外突出。各引腳 壁處被切斷。接於:對之封裝樹脂部5的各側 部3a㈣之半導體裝置甲,係將各引腳 的部份机定=ft H _部5之外的中央處至其外端部 ::广…質為共平面。所以,々口㈣所示之半 將可穩固地表面安裝在配線基板等等之上。 ^ (未^利也具有焊塾部2與引腳部33腿的引線框 巧日^ ^ )衣造如圖17所示之半導體裝置。為了獲得小 之引Ϊ框:2 Ϊ裝置,故必須使用由極薄的材料所構成 =框f必須精細地將其加工成預期之圖案。又,亦必 易於變形且難以持取此引線框。又,後的=將 ^ ^ ^ ^ 一 Θ己綠4的繞線高 :狀二 能由於配線4過於靠近或甚至接觸半導體 部份之間的電性絕緣,或於其間產生短路v體衣置的其匕 )中上公開專利公報第6- 1 2602 1號(習知技術1 ;Τ 又揭路如圖18所示之另一晶片型半導妒奘 :8之半導體裝置中,係不使用圖17之半導體裝置中的配: 4,而是使半導體片狀元件!直接地插人至引腳部^及孔之 ==而’由於半導體片狀元件U引腳部3q3b兩者皆 马極小之尺寸,故製造過程將極為複雜且困難。又,將半 第6頁 523892 五、發明說明(3) 導體片狀元件1安裝至引 部3a及3b而電性耦合至本。a之烊墊部2之上且藉由引腳 脂模製的引線框之不體片狀元件1之後’即將已樹 裝置。於此情況下,:々部份切斷而獲得個別的半導體 引腳部3a及3b時,封努^在近接於封裝樹脂部5之處切斷 引腳部3a及3b與封裝部5内將可能產生破裂,且在 因此,將劣化半導體^曰f之間的界面處將發生剝離, 裝樹脂部5之側壁處切斯置卩丨的防水性◊所以,無法在靠近封 小半導體裝置的外形尺寸。腳部3a及外’故無法大幅地縮 露可:t t 3 2公報第7-1 69766號(習知技術2 )則揭 知技術2的半導體裝置 +二體/置為薄的/導體…在習 由樹脂而樹脂模製半導體::了電極/之外,完全地藉 的電極部露出於外片狀元件,俾使半導體片狀元件 狀元件之露出的電極部J :凸?的電,係形成在半導體片 模具之内以ΐΪΪ半:體片狀元件時,係難以將金屬 狀元件的電極部二以精確地定位’故半導體片 觸。 肐與金屬模具之内壁的突出部份接 狀物的,产^下以在各電極部之表面不形成樹脂溢料或薄轉 狀物的=下,樹脂模製半導體片狀元件。 露且二早f開專利公報第1〇~31 3082號(習知技術3)則揭 之引線框且將半導體片狀元件安裝在引線框之 導體裝置。又,對具有半導體片狀元件在其 ' 、’’匡加以樹脂模製,而使引線框的另一表面露出於
第7頁 523892
五、 外 之 脂 將 的 導 裝 裝 尺 尺 尺 尺 裝 晶 發明說明(4) 然而,一旦引線框之一表面係完全地露出於模製樹脂 外時,將劣化引腳部與引線框之焊墊部之間藉由^ ^ ^ 而形成的黏著程度。所以’舉例而言,一旦藉由悍料而 半導體裝置安裝在配線基板等等之上且引腳部與^塾部 溫度快速地升高時,將由於其間之熱膨脹係數的差異^ 致引線框與模製樹脂之間的界面產生剝離。因此半^ ^ 置將難以具有極佳的防水性。 κ 發明的綜合說明】 種極薄並具有極小的 所以,本發明之一目的係提供一 置尺寸之晶片型半導體裝置。 本發明之另一目的係提供一種極薄並具有極小的裝置 寸且具有極佳之防水性的晶片型半導體裝置。 本發明之又一目的係提供一種極薄並具有極小 寸且極易製造的晶片型半導體裝置。 、 本發明之又一 ,一 目的係提供一徑椏溽蓝具有極 寸且具有極佳之可靠度的晶片型半導體裝置。 寸目的係提供一種極薄並具有極小的裝i 置。^ 口地女裝在配線基板等等之上的晶片型半導f 片型一目的係提供一種消除習知表面安裝用 依摅Ϊ體凌置的缺點之晶片型半導體裝置。 本發明之一實施樣態,係提供一種晶片型半導 五、發明說明(5) ,包含:一絕緣基板;第一及第二導電之烊塾區域, ::,形成在該第一導電之焊墊區域導體片導= 之上,而該半導μ α亥第—¥電之焊墊區域 牛導體片狀兀件之一側的該電極係耦人$兮筮 =電之焊墊區域之上,且該半導體片狀元 ,電極係具有供電性麵合至其±的—外部電極 = =旨部’纟包封該絕緣基板之具有該導電柱部導: 片狀元件的一主要區域’其中該導電柱部與用:電 至忒半導體片狀元件的該外部電極者二 封裝樹脂部之外。 石]頂鳊係路出於該 於此情況下,較佳地,係配置該導 ”至該半導體片狀元件的該外部電極兩者:俾 柱。p與该外部電#兩者的上表面々皮此實質為共平自。” 又,較佳地,導電柱部係-柱狀導電塊構件。 又,較佳地,柱狀導電塊構件係經由導 合至第一導電之焊墊區域。 *接W而耦 較佳地,柱狀導電塊構件係利用 第一導電之焊墊區域。 反接口而搞合至 又,較佳地,導電柱部俾呈女 件。 枉Η糸具有電鍍所形成之導電之構 又,較佳地,導電柱部係星右 之導電之構件。 一 導電黏接劑所形成 較佳地,該第一及第二導電 冤之烊墊區域係由共同導電 523892 五、發明說明(6) 之焊墊部所形成 該第一及第二導 又’較佳地 電極係接合至該 導電構件。 又’較佳地 電極係接合至該 導電構件。 車父佳地,言亥 元件安裝於其中 依據本發明 體裝置的製造方 成第一及第二導 及第二導電之焊 柱部於該第一導 的一半導體片狀 半導體片狀元件 墊區域之上,且 有供電性耦合至 封該絕緣基板之 主要區域,其中 狀元件的該外部 外。 較佳地,係、 ,該共同導電之焊墊部則被光 電之焊墊區域。 ’與該半導體片狀元件電性搞 半導體片狀元件的該電極之上 ’與該半導體片狀元件電性搞 半導體片狀元件的該電極之上 阻膜區隔成 合的該外部 的一平板形 合的該外部 的一半球形 第二導 的一凹 之另一 法,包 電之焊 塾區域 電之焊 元件於 之一側 該半導 其上的 具有該 該導電 電極兩 電之焊墊 狀部。 實施樣態 含以下步 墊區域於 則彼此互 塾區域之 該第二導 的該電極 體片狀元 一外部電 導電柱部 柱部與用 者的頂端 區域具有供該半導體片狀 ,係提 驟:製 該絕緣 相電性 上,安 電之焊 係耦合 件之另 極;及 與該半 以電性 係露出 供 備 種 絕 晶片型半導 緣基板;形 基板之 耦合; 裝兩側 塾區域 至該第 一侧的 以一封 導體片 耦合至 於該封 上 該第 形成一導電 皆具有電極 之上,而該 二導電之焊 該電極係具 裝樹脂部包 狀元件的— 該半導體片 裝樹脂部之 配置該導電柱部與用以電性輕 人 至該半導
第10頁 523892 五、發明說明(7) 體片狀元件的該外部雷 ' 電極兩者的上表面彼th =兩者,俾使該導電杈部鱼 又,較佳ΐ ίϊί:ί共平面。 部 形成該導電柱部於該第一導電==大:電塊構件,且於 中’該柱狀導電塊構件係電=之上的該步驟 導電之焊墊區域。 導電^接別而耦合至該第一 又’較佳地,該導雷〗 :成該導電柱部於該第—導電之; = 且* 塊構件係利用超音波接合:= — 較佳地,藉由電鍍而形成該導電柱部。 車乂佳地’矛|J用導電黏接劑而形成該導電柱 :’較佳地,該第—及第二導 : 同導電之焊塾部所形成,該共同導電之焊塾部共 膜區隔成S亥第一及第二導電之焊墊區域。 、 光阻 係垃Ϊ佳地:與該半導體片狀元件電性耦合的該外部電i ::合至該半導體片狀元件的該電極之上的_平板形 又,較佳地,該第二導電之焊墊區域具有一凹狀 且於安裝兩側皆具有電極的該半導體片狀元件於該第〜’ ,之焊墊區域之上的該步驟中,係將該半導體片狀元;3 裝在該凹狀部之上。 十女 較佳實施例之詳細說明 第11頁 523892 體裝置包含至少第一及第二 板之上且彼此互相電: 導電之焊墊區域之上 件係安裝在第二導電之^ 導電柱部及半導體片狀元件 包覆或包封。於此情況下, 導體片狀元件呈電性輕合之 部的外表面起露出於封i樹 部的上表 電極係配 固地表面 裝置的導 ,導電柱 等等導電 一導電之 下,藉由 導電之焊 知之超音 導電柱部 五、發明說明(8) 依據本發明之晶 導電之焊墊區域,其 輕合。導電柱部則形 側皆具有電極的半導 區域之上。絕緣基板 的主要區域係被封裝 至少導電柱部的上表 外部電極或電極係從 脂部之外。 較佳地,導電柱 性耦合之外部電極或 半導體裝置係能夠穩 就上述之半導體 導電塊。於此情況下 可藉由如烊料、銀膏 亦可在導電柱部與第 處係互相施壓的情況 而使導電柱部與第一 況下,係必須依據熟 一導電之焊墊區域及 等。 片型半導 形成在絕 成在第一 體片狀元 上之包含 樹脂部所 面及與半 封裝樹脂 面及與半導 置成實質為 安裝在配線 電柱部而言 部及第一導 黏接劑而互 k塾區域兩 施以超音波 塾區域直接 波接合技術 兩者的材料 體片狀元 共平面 〇 基板等等 ’係可使 電之焊墊 相接合。 者在其間 振動至導 地接合。 而適當地 、表面狀 件呈電 因此, 之上。 用柱狀 區域係 此外, 的界面 電柱部 於此情 選擇第 態等 ‘電柱部係可由電鍍而形成之凸部所形成。又,導 柱部亦可由堆疊之m膏等以電黏接劑所形成。 依據本發明之半導體裝置中的第—及第i電之焊
523892 五、發明說明(9) 區域係可各別形成後,再電性耦合在一 光阻膜等等將共同導電之焊墊 。又,亦可利用 導電之焊墊區域。 而形成第一及第二 導電之構件係耦接至半導體 _ 緣基板侧的另一側上的電極表面之上件之位在相反於絕 出於封裝樹脂部之外而當作外部電極之^導電之構件係露 由平板形的導電之構件所構成。 Z。導電之構件係 電之構件的面制小於半導體片狀或平板形的導 積。然而,亦可使用其面積大於 電極表面的面 構件。於此情況下,可降低電朽:J表面之面積的導電之 對半導體片狀元件加以::電;的!性阻w可有效地 的導電之構件時,導雷播 右不使用上述之平板形 :。舉例而言,該球形或半球形::::或半球形的構 片狀元件之電極表面上融化低融可藉由在半導體 或藉由在形成於半導體片狀—”、、的金屬或合金而形成, 電之構件之上融化低融點的:屬;!=面士的平板形導 又,凹狀部係形成於 t而形成。 緣基板上的第二導電之焊代女凌半導體片狀元件之絕 片狀元件配置在凹狀部之内=内,之後’即將半導體 體片狀元件凸出於絕緣美 J用此結構,即可降低半導 幅地降低導電柱部之高二。表面的凸部高度,因此將大 以下’參見各圖式、 圖1係概要地顯示依據本發明、、、田j兒—明本發明之各實施例。 之側橫剖面視圖。9炎:之一貫施例的半導體裝置1 4 為顯示圖1之半導體裝置的橫剖面之 第13頁 五 、發明說明(⑻ 局。卩的平面視圖。 士 置係包含長方形的 5 ’如圖1及圖2所示之半導體裝 材料所構成。樹脂等等耐熱 之焊墊部。雖然未- y 、、色緣基板7之上的導電 端緣而藉由蝕;等以m = ’係沿著絕緣基板7的 除。 寺4將導電之焊墊部8的周緣部加以去 光阻膜9係形成在絕缘美 上,且光阻膜9除了土 ^彖基板 的導電之焊墊部8之 外,係包Lr導V 覆住兩導電之焊墊區域8a及8b之 且有:iif導電之焊墊部8。即,舉例而言,光阻膜9係 8a及8b Ξ八二及9b ’而導電之焊墊部8的導電之焊墊區域 8a及化則分別經由窗孔9a及9b而露出於外。 坺 導^部10係暨立在第一導電之焊塾 電=合至第:導電之焊塾區临之上。如圖】及圖2 = ί: ϊ::來i r ϊ部10係包含由導電之材料所構成的柱 …多考數子11代表其兩面分別具有電極lla及電 極1 lc的半導體片狀元件。一平坦之電極丨係電性耦合至 第二導電之焊墊部8b。而在其它之電極Uc之上,則形成 有凸出的電極1 1 b。在此實施例中,凸出的電極丨丨b之上表 面係實質平坦,而凸出的電極丨lb的橫剖面面積係從其上 表面至其下表面地呈現略為變大的型態。半導體片狀元件 1 1係如二極體等等兩端子型的半導體裝置,或如電晶體等 等兩端子以上的半導體裝置。 、 參考數字1 2代表包覆或包封絕緣基板7之主要部封裝 樹脂部’俾使導電柱部1 〇的頂端或外端部及半導體片狀元
523892 五、發明說明(11) 件11之上的凸出電極lib的頂端皆露出於外。露出於封裝 樹脂部12之外的導電柱部1〇的外端部及凸出電極nt)的頂 端係構成用以使半導體裝置1 4與外部電路耦接的外部電極 13a及13b。較佳地,外部電極13&及1 3b兩者之上表面的高 度係實質相同,即外部電極13a及13b兩者之上表面係呈i 平面狀態。於此情況下,半導體裝置14可輕易且穩固地^ 面安裝至配線基板等等之上。 參見圖3至圖7,俾說明上述之半導體裝置的製造方 法。首先,如圖3所示,製備絕緣基板7&,其係薄板狀的 構件或薄片狀的構件’且較佳地具有極大的寬度及極長的 尺寸。在絕緣基板7a的至少一主要表面上,則形成有導電 膜8 e °絕緣基板7 a則如圖3之點線所示般地分隔成複數之 裝置區域。各裝置區域係具有預定之尺寸或形狀。沿著☆ 了狹窄部8c之外的各裝置區域之間的邊線,而將導電膜^ 蝕刻開來,因此形成各導電之焊墊部8。各導電之焊塾 '立 則藉由狹窄部8c而互相電性耦合。舉例而言,狹窄 用於使待電鍍之各導電之焊墊部8互相電性輕合。口 ° " 以光阻膜9覆蓋絕緣基板7 a。光阻膜9係具有位在酋 電之焊塾部8的兩開口部9a及9b。各導雷之、纟曰散a + 守电又/干墊部8的届邦 則經由開口部9 a及9 b而露出於外,因此即公g |山 及第二導電之焊墊區域8a及8b。 力 其次,如圖4所示之,將導電柱部1〇耦合至絕 7a的第一導電之焊墊區域8a之上。雖然未圖示,伸兴土反 言,係可利用旋轉之刀片或切鋸切斷黏著在賑册L牛例而 修f上的金屬
第15頁 523892
平板而製得導電柱部1 0。舉例而言,係可利用吸取筒夹或 傳送筒夾而將各導電柱部][0供應至第一導電之焊墊區域8a 之上。利用如焊料、銀膏等等導電黏接劑(未圖示)而使 導電柱部1 0與第一導電之焊墊區域心呈電性耦合。 如圖5所示,接著將半導體片狀元件n安裝至第二導 電之焊墊區域8b之上。類似於導電柱部丨〇地利用導電黏接 劑而使半導體片狀元件11電性耦合至第二導電之焊墊區域 8 b之上。如上所述,係將凸出的電極丨丨b形成於半導體片 狀元件11之上,且使導電柱部1 〇的頂端與凸出的電極1工b 的頂端具有實質相同的高度,即兩頂端彼此呈共平面。 ^如圖6所示,將具有導電柱部10及半導體片狀元件n 安裝在其上的工件即絕緣基板7a供應至樹脂模製設備丨5。 樹脂模製設備15係具有下金屬模具16及上金屬模具17。下 金屬模具1 6則具有形成在其上表面之内的模穴部丨6a,而 模穴部1 6a係可容納或載持絕緣基板7a。在下金屬模呈丄6 之中,又形成有用以將流動之樹脂供應至模穴部16a的灌 注孔、流道、澆口等等。然而,為簡化起見,在此將其省 略。將模穴部1 6a的深度設定成可使導電柱部丨〇及半導俨 片散元件11之凸出的電極llb的上端皆凸出於模穴部16/的 開口表面或下金屬模具16之上表面之外。上金屬模具17則 具有平坦之下表面。並沿著上金屬模具17的下表面而配置 缓衝片18。舉例而言,緩衝片18係由彈力或彈性的 料所構成。 如圖7所示,當上金屬模具17與下金屬模具16夾合 523892 五、發明說明(13) 時,係擠壓緩衝片18並使其固定在上金屬模具17與下金屬 模具1 6之間。於此情況下,突出於模穴部丨6&之外的導電 柱部1 0及凸出的電極11 b之頂端部皆陷入緩衝片j 8之内, 而絕緣基板7a則被緊壓在下金屬模具16之上。於此狀兄 下’將流動之樹脂供應至模&部16a^,因此絕緣基板 7a之上,除了導電柱部1〇及凸出的電極Ub的局之外, 局ΓίΐΓϊ所包覆並填滿。★完成樹脂包覆在絕 全ί r二fi g、I月日呈現半硬化之後’上金屬模具17與下 金!椟具16即为離’而樹脂模製的工件則由模製設備 取出。沿者圖3所示之點線將樹脂模製的工 獲得如圖1所示之半導體裝置。 午刀崎後即 在上述之半導體裝置之中’半導體片狀 =極m與導電柱部10皆露出於封襄樹脂w 上的 凸出電極lib的咼度與導電柱部1〇 因此,上述之半導體裝置的封梦又係貝貝相同。 採用巧合線之半導體裂置的封裝;月;:以;比習知 以’藉由極薄基板構成絕緣基板7的二度更,。所 及短路等劣化的缺點之極薄半貝見無電性絕緣 係將導電柱部10及半導體片狀元件Γ;安梦^,由於實質上 上並藉由樹脂加以封裝而製造上 裝在絕緣基板7之 由極簡化的過程而輕易地製造半 :體裝i,故可藉 在導電柱部10與半導體片狀元件u ^,。又,係利用壓 的緩衝片18而使搞接半導體裝置 =電極lib之上 極13a及13b輕易地形成為封二電:之用的外 可表树脂部1 2之外。 --- 所
第17頁 523892 五、發明說明(14) 以,在形成封裝樹脂部12之後,極大之外部作用力不會作 用f才f小^寸之封褒樹脂部1 2之上,俾能使封裝樹脂部1 2 不會xc受破裂、剝離等等損傷。因此,即使 尺寸及厚度皆極小,但仍可具有極佳的防水性。又^緣勺 化的尺寸及形狀,故可輕易地供應至樹脂 屬模具16的模穴部16a之内。又,係可在外部電金 =的板Hi ΐ ί無樹脂之11狀物或溢料的模製樹脂。絕 、,表基板將保§蔓半導體片狀元件11使其免於受外界水分的 =’ ^使絕緣基板7與導電之嬋塾部8之間的黏著堅固而 緊孩°所以’即使封t樹脂的厚度極薄, 裝置的防水性並不會劣化…由於依據本發 裝ί ? ί 1吏用引線框’故即使當藉由焊料而將半導體麥置 安裝在外部之印刷電路板等等之上後 電極等等的溫度快速地升高時,封裝樹脂與 的界:將幾乎不產生剝離。所以,可保持極 :3 在上述之實施例中,導電柱部10係包含=上1。 而形成之導電塊構件。又,導 盃屬平板 而電性麵合至導電之焊墊區域之上利:蟬料或銀膏 Γ^ίΓΐΓ”柱部10麵合至導電 上。即猎由將導電柱部10壓在導雷 〒!1·功之 音波振動’亦可將導電柱部1心:導ii;:i 又’亦可藉由電鍍而形成導電柱部。參見圖8至圖 第18頁 523892 五、發明說明(15) 中 夫、精由電鍛而形成導電柱部的形成方法。圖8 基板絕緣基;,…膜20!形成在絕緣 少 / 表面之上。在絕緣基板1 9的導電膜2〇之 立 係开^成光敏樹脂膜或光阻膜2 1,並去除光阻膜21的届 邛,俾在光阻膜21之内形成開口部21a。如圖9所示, 膜20的局部係經由開口部21a而露出於外。 電铲ΐ:二=〇所示’藉由電鍍而將金屬或金屬合金的 電鍍層部22形成在絕緣基板19之上的開口部21a内。之 後,去除光阻膜21並使導電膜20再次露出之外,即 =部22。因此,如圖u所示,電鑛層部22即成為暨立在 導電膜20之上的導電柱部。 在 接著,將半導體片狀元件23安裂在導 部22侧的預定之位置上。半導體片狀元件2電:== =亡表面之上的凸出電極23a。電鍍層部: 的南度則設定成與具有凸出的電極23 工 23的高度實質相同。舉例而言,當導體一片狀兀件 厚度為150 的半導體基板部並具许狀疋件23具有 在半導體基板部之上的凸出電極時,又马75 V111之形成 元件23之耦合部或其局部的厚度之/在考慮半導體片狀 22的高度設定實質為230 。 月/兄下’係將導電柱部 以下,類似於圖1之半導體裝置, 導電柱部22及凸出的電極23a兩^的圖12所示,除了 脂包覆絕緣基板1 9的其它部份,俾开^、端部之外,係以樹 電柱部22及凸出的電極23a兩者之成封裝樹脂部24。導 路出於封裂樹脂部24之 523892 五 發明說明(16) ^ 夕卜的上端部係分別構成外部電極化及㈣。 24所模製而成的工件切齡 了表树脂部 置26。 珉。刀斷,而獲得個別的晶片型半導體裝 俨點=之半導體裝置係具有與圖1之半導體裝置相同的 :: ,在上述之半導體裝置中,將大量之半導體梦罢 =在f緣基板19之上時,大量之導電柱部22係可藉H =起形成。所以’ 導電柱則嶋合至第」但相較於圖k 裝置的製造方法而言上的半導體 程。 ,、係可間化丰導體裝置的製造過 雷知:如另—實施例所示’#可利用導電黏接劑而制、生、营 ίί=ί見圖13至圖15,俾說明利用導電黏:二开: i 成r中,參考數字28代表以 向V電膜27則形成在絕緣基板28 :在絕緣基板28之導電肪的局部之上,二:J上。 :板:二導電黏著層部29。W用如焊料等等低融點導 之二!用其中具有極小微粒之導電材料分佈在樹r “ ;2"t ;之間的樹脂系統之導電黏接劑而形成導電= 膜I7之上形成防焊料膜並在防焊料膜=ί:置: 料勝碣口部,俾能形成導電黏著層部29。接著,陪—上 層部而施加焊糊,即可在防焊料膜的開口部 。而在導電黏接劑為樹脂系統的黏接劑的者 523892 五'發明說明(17) 係利用網板印刷法而將導電黏著層部29形 度之預定圖案。而當所需之厚度較大時,係J再有預:厚 印刷導電黏接劑,藉以獲得預期之厚度。:或再 29係由焊料所構成時,則在形成導電黏 ::層:: 去除防焊料膜而露出導電膜27。 丨U之後,即 如圖14所示,接著將半導體片狀元件3〇 :乃柱部29之導電膜27之上的預定位置上。於 件30係具有形成在其上表面之上的凸 _ 70 ?片=,的背面電極(未圖示)貝"性:。各半導 二係經由導電膜27而與導電黏著層Κι 性麵a 。導電黏者層部29的高 質與凸出電極3Ga的高度相同。巧電柱部的南度係實 、曽以下,類似於圖i之半導體裝置,如圖15 部29及凸出的電極3〇a兩者的上端部之外= 其它部份,俾形成封裝樹_。導 31戶部電極仏及咖。將封裝樹脂部 置^。、1而成的工件切斷,而獲得個別的晶片型半導體裝 優點1之之半導體裝置相同的 形成在絕緣基板28之上時:導之半導體裝置 同時-起形成,因此可提高半導體裝置的產 ,虽利用樹脂型黏接劑形成導電黏著層部29時,係 J^892 五、發明說明(18) 可獲得任思南度的導電柱部。所以,將可因應具有不同高 ^ 半導體片狀元件而輕易地製造適當的導電柱部。又, 當利用烊料等等低融點的合金形成各導電黏著層部2 9時, 導電柱部的高度係與導電柱部的面積有關。於此情況下, 田右人獲知#乂大之導電柱部的高度時,即使用圖1 6所示之結 構。即’如圖16所示,係將半導體片狀元件3〇安裝在凹狀 部2之内,而凹狀部28a則形成於供半導體片狀元件30安 裝t區域之中。藉由此結構,即使當導電柱部29的高度極 小日=仍可調整導電柱部29及半導體片狀元件部的高度。 主、酋5 :並不限定僅為上述之實施例。舉例而言,裝設 至t ^ 狀元件之用以耦接半導體片狀元件與外部電路 = 定僅為上述之具有平坦之上表面的凸出電 ^ 具有半球形或孤形之上表面的電極。舉例而 ..,U ^ ^ . 有十t之電極的+導體片狀元件浸入 融化之烊枓之中,即可獲得具有半球形等等之凸 極。而就半導體片狀元件之凸出電極的另一例示而古,則 於圖1之半導體裝置的導電柱部之。晶片、 電構件接合至形成於半導體片狀元件之上 電 極而付。 丰導ΐΐΐ述且ΐ明,可實現表面安裝用之晶片型 發明之晶片型半導體裝置更呈#彳 、尺寸依據本 造。 更-有極佳的防水性,並易於製 以上所述者,僅為了用於方便說明本發明之較佳實施 523892
第23頁
圖式簡單說明 圖1係概要地g 置之侧橫剖面視圖項示依據本發明之一實施例的半導 圖2係1員示圖。、…、 回之半導體裝置的局部橫剖面之平 圖 體裝 面視 面視圖 圖4係_ 之半導體裝置的絕緣基板之平 視圖。 一上已形成有導電柱部之絕緣基板的平面圖5係|員示其上… 的平面視圖。 女破有半導體片狀元件之絕緣基板 圖6係概要地顯 之主要部份的側橋判、用以包封圖5之絕緣基板的模製設備 圖7係顯示於始見圖。 橫剖面視圖。;、丨知模製操作期間的圖6之模製設備的側 係概要地顯示依據本發 明之另一實施例的用以製 造半導體奘里 终/十、奴%心; 圖9係顧置一之從絕丄緣基板的侧橫剖面肌圃° 橫剖面視圖膜形成在圖8之絕緣基板的操作之侧 膜之f圖/口〇 ^顯示藉由電鑛而將導電柱部形成於圖9之光阻 膜之開口部之中的侧横剖面視圖。 柱邙示將半導體片狀元件安裝在其上形成有導電 柱邛的、、,邑、,彖基板之上的過程之侧橫剖面視圖。 „示用於半導體裝置之工件的側橫剖面視圖, 其包含具有導電柱部的絕緣基板及包含安裝在其上的半導 視圖
第24頁 523892 圖式簡單說明 體片狀元件,且其被樹脂所包封。 圖1 3係概要地顯示用以製造依據本發明之另一實施例 的半導體裝置之絕緣基板的側橫剖面視圖。 圖1 4係顯示用以將半導體片狀元件安裝至圖1 3之其上 形成有導電柱部的絕緣基板之上的側橫剖面視圖。 圖1 5係顯示用於半導體裝置之工件的側橫剖面視圖, 其包含圖1 3之具有導電柱部的絕緣基板及包含安裝在其上 的半導體片狀元件,且其被樹脂所包封。
圖1 6係顯示依據本發明之另一實施例的用於半導體裝 置之工件的側橫剖面視圖。 圖1 7係顯示習知使用引線框之半導體裝置的側橫剖面 視圖。 圖1 8係顯示習知半導體裝置之另一例示的側橫剖面視 圖,其為圖1 7之半導體裝置的變化例。 【符號說明】 1、11、2 3、3 0〜半導體片狀元件 1 0〜導電柱部
11a 、 lib 、 11c 、 13a 、 13b 、 23a 、 25a 、 25b 、 30a 、 32a 、 3 2 b〜電極 12、24、31、5〜封裝樹脂部 14、26、33、6〜半導體裝置 1 5〜樹脂模製設備 1 6〜下金屬模具
第25頁 523892 圖式簡單說明 1 6 a〜模穴部 17〜上金屬模具 1 8〜緩衝片 19、28、7、7a〜絕緣基板 2、8〜焊墊部 20 、 27 、 8e〜導電膜 2 1、9〜光阻膜 21a 、 9a 、 9b〜開 口部 22〜電鍍層部(或導電柱部)
2 8 a〜凹狀部 2 9〜導電黏著層部(或導電柱部) 33〜晶片型半導體裝置 3a、3b〜引腳部 4〜配線 5a〜下表面 8a、8b〜焊塾區域 8c〜狹窄部

Claims (1)

  1. 523892 六 、申請專利範圍 L 一種晶片型半導體裝置,包含: 一絕緣基板; 且彼焊墊區域’形成在該絕緣基板之上 狀形:在該第一導電之蟬塾區域之上; 牛導體片狀兀件,其兩侧皆具有雷炻,尨〜貼+二 弟二導電之焊墊區域之上,而該半 生、女虞在該 該電極係耦合至該第二導電之焊墊區=狀兀件之一侧的 片狀元件之另一側的該電極 ^,上,且該半導體 外部電極;及 ’、八有(、電性耦合至其上的— 一封裝樹脂部,置台料+ ^ 與該半導體片狀元件的基板之具有該導電柱部 =:性耦合至該半導體片狀元件二,ί:該導電柱部與用 係露出於該封裳樹脂部之外。件的该外部電極兩者的頂端 2.如申請專利範圍第1項之曰y ^電柱部與用以電性二片上半導體裝置,其中係配 ::電極兩者,俾使該導 ::導體片狀元件的該外 彼此實質為共平面。 /、该外部電極兩者的上表面 '· 3 ·如申凊專利範圍第丨項之曰 型半導體裝置,其中 電柱部係-柱狀導電塊構//型半導體裝置,其中該導 4·如申請專利範圍第3項之晶片 該柱 $ 27頁 523892 六、申請專利範圍 狀導電塊構件係經由導電黏接劑而耦合至該第一導電之焊 墊區域。 5. 如申請專利範圍第3項之晶片型半導體裝置,其中該柱 狀導電塊構件係利用超音波接合而耦合至該第一導電之焊 墊區域。 6. 如申請專利範圍第1項之晶片型半導體裝置,其中該導 電柱部具有藉由電鍍所形成的一導電之構件。
    7. 如申請專利範圍第1項之晶片型半導體裝置,其中該導 電柱部具有利用導電黏接劑所形成的一導電之構件。 8. 如申請專利範圍第1項之晶片型半導體裝置,其中該第 一及第二導電之焊墊區域係由一共同導電之焊墊部所形 成,該共同導電之焊墊部則被一光阻膜區隔成該第一及第 二導電之焊墊區域。
    9. 如申請專利範圍第1項之晶片型半導體裝置,其中與該 半導體片狀元件電性耦合的該外部電極係接合至該半導體 片狀元件的該電極之上的一平板形導電構件。 1 0.如申請專利範圍第1項之晶片型半導體裝置,其中與該 半導體片狀元件電性耦合的該外部電極係接合至該半導體
    第28頁 ^3892 、、申請專利範圍 片狀元件的該電極之上的一半球形導電構件。 1 丄導如電申二專執利「範圍第1項之晶片型半導體裝置,其中該第 -四狀部墊區域具有供該半導體片&元件安裝於其中的 2·種晶片型半導體裝置的製造方法,包含 製備一絕緣基板; 匕3以下步驟· 該第—及第:導電之焊塾區域於該絕緣基板之上, =導電之焊墊區域則彼此互相電性搞合; 丄 冷電柱部於該第一導電之焊墊區域之上; 電之焊‘巴:白具有電極的一半導體片狀元件於該第二導 之i.並將該半導體片狀元件之-側的該電 件之另一側^導電之知墊區域之上,且該半導體片狀元 伯丨的該電極係具有供電性耦合至其上的一外部電 ”二體樹:部包封該絕緣基板之具有該導電柱部與 t二要:二::該導電柱部與用以 露出於該封牛的卜部電極兩者的頂端係 13.如申^專利範圍第12項之晶片型半導體裝置的製造方 法株的嗦該導電柱部與用以電性耦合至該半導體片狀 70件、'-卜。卩電極兩者,俾使該導電柱部與該外部電極兩
    第29頁 523892 六、申請專利範圍 者的上表面彼此實質為共平面。 :,如复申二專圍第,12Λ之晶片型半導體裝置的製造方 電挺部“:導電塊構件,且於形成該導 1 a邊弟一導電之*干墊區域 狀導雷撿搂从4 ^ ^ 找之上的该步驟中,將該柱 區j電塊構件經由導電黏接劑而耗合至該第一導電之焊塾 法如1申中\專暮利怎範圍第12項之晶片型半導體裝置的製造方 電柱電柱部係一柱狀導電塊構件,且於形成該導 狀idi—導電之焊塾區域之上的該步驟中,將該柱 區域。A 利用超音波接合而耦合至該第一導電之焊墊 、、$· 專+利範圍第12項之晶片型半導體裝置的製造方 法’八中係藉由電鍍而形成該導電柱部。 U·如專利範圍第12項之晶片型半導體裝置的製造方 法,/、中利用導電黏接劑而形成該導電柱部。 :,如/二專第利範圍第12項之晶片型半導體裝置的製造方 焊藝部所形成,該共同導電之焊塾部=光 該第一及第二導電之焊墊區域。 先阻膜£隔成
    第30頁 523892 六、申請專利範圍 19. 如申請專利範圍第12項之晶片型半導體裝置的製造方 法,其中與該半導體片狀元件電性耦合的該外部電極係接 合至該半導體片狀元件的該電極之上的一平板形導電構 件。
    20. 如申請專利範圍第12項之晶片型半導體裝置的製造方 法,其中該第二導電之焊墊區域具有一凹狀部,且於安裝 兩側皆具有電極的該半導體片狀元件於該第二導電之焊墊 區域之上的該步驟中’將該半導體片狀元件安裝在該凹狀 部之上。
    第31頁
TW091103373A 2001-02-27 2002-02-25 Surface mountable chip type semiconductor device and manufacturing method TW523892B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001051403A JP2002252318A (ja) 2001-02-27 2001-02-27 チップ型半導体装置

Publications (1)

Publication Number Publication Date
TW523892B true TW523892B (en) 2003-03-11

Family

ID=18912191

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091103373A TW523892B (en) 2001-02-27 2002-02-25 Surface mountable chip type semiconductor device and manufacturing method

Country Status (5)

Country Link
US (1) US6608372B2 (zh)
JP (1) JP2002252318A (zh)
KR (1) KR20020070107A (zh)
CN (1) CN1231971C (zh)
TW (1) TW523892B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885108B2 (en) * 2003-03-18 2005-04-26 Micron Technology, Inc. Protective layers formed on semiconductor device components so as to reduce or eliminate the occurrence of delamination thereof and cracking therein
US7294533B2 (en) * 2003-06-30 2007-11-13 Intel Corporation Mold compound cap in a flip chip multi-matrix array package and process of making same
JP2005347356A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置の製造方法
DE102005053842B4 (de) * 2005-11-09 2008-02-07 Infineon Technologies Ag Halbleiterbauelement mit Verbindungselementen und Verfahren zur Herstellung desselben
JP2008235837A (ja) * 2007-03-23 2008-10-02 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JPWO2010147201A1 (ja) * 2009-06-19 2012-12-06 株式会社安川電機 電力変換装置
WO2012137714A1 (ja) 2011-04-04 2012-10-11 ローム株式会社 半導体装置および半導体装置の製造方法
US8790850B2 (en) * 2012-03-01 2014-07-29 Institute Of Nuclear Energy Research Current collection apparatus and method of processing for a solid oxide fuel cell thereof
US11189537B2 (en) * 2012-03-21 2021-11-30 Infineon Technologies Ag Circuit package, an electronic circuit package, and methods for encapsulating an electronic circuit
US9627338B2 (en) * 2013-03-06 2017-04-18 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming ultra high density embedded semiconductor die package
KR102207273B1 (ko) * 2014-01-29 2021-01-25 삼성전기주식회사 패키지 기판
CN108934132B (zh) * 2017-05-25 2021-08-06 法雷奥汽车内部控制(深圳)有限公司 印刷电路板组件及其封装方法和机动车辆
US10796976B2 (en) * 2018-10-31 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
JP7548086B2 (ja) 2021-03-19 2024-09-10 三菱電機株式会社 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2747634B2 (ja) 1992-10-09 1998-05-06 ローム株式会社 面実装型ダイオード
JPH07169766A (ja) 1993-12-15 1995-07-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3877401B2 (ja) 1997-03-10 2007-02-07 三洋電機株式会社 半導体装置の製造方法
JP2915888B1 (ja) * 1998-01-28 1999-07-05 日本特殊陶業株式会社 配線基板及びその製造方法
US6140155A (en) * 1998-12-24 2000-10-31 Casio Computer Co., Ltd. Method of manufacturing semiconductor device using dry photoresist film
JP3895884B2 (ja) 1999-03-25 2007-03-22 三洋電機株式会社 半導体装置
JP3772066B2 (ja) * 2000-03-09 2006-05-10 沖電気工業株式会社 半導体装置
JP3745213B2 (ja) * 2000-09-27 2006-02-15 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20020070107A (ko) 2002-09-05
CN1372320A (zh) 2002-10-02
US6608372B2 (en) 2003-08-19
CN1231971C (zh) 2005-12-14
JP2002252318A (ja) 2002-09-06
US20020117762A1 (en) 2002-08-29

Similar Documents

Publication Publication Date Title
US7906855B1 (en) Stacked semiconductor package and method of making same
TWI469309B (zh) 積體電路封裝系統
TW447110B (en) Semiconductor device and manufacturing method thereof
TWI608588B (zh) 具有線接合至囊封表面的疊層封裝總成
TW523892B (en) Surface mountable chip type semiconductor device and manufacturing method
TWI376024B (en) Semiconductor device and method for manufacturing the same
JP4729244B2 (ja) 半導体デバイス用非モールドパッケージ
TWI495055B (zh) 半導體晶片封裝體及其製造方法
TWI254425B (en) Chip package structure, chip packaging process, chip carrier and manufacturing process thereof
CN103295986B (zh) 形成用于堆叠封装件的连接件的机构
CN107978566A (zh) 堆叠封装结构的制造方法
JP3506211B2 (ja) 絶縁性配線基板及び樹脂封止型半導体装置
TW201248812A (en) Flip-chip, face-up and face-down centerbond memory wirebond assemblies
JP2003249607A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TW200947668A (en) Stacked type chip package structure
TW200406810A (en) Semiconductor device and manufacturing method of manufacturing the same
TWI311806B (en) Cob type ic package for improving bonding of bumps embedded in substrate and method for fabricating the same
JP2003318360A (ja) 半導体装置およびその製造方法
CN207517664U (zh) 封装结构及半导体元件
JP2000243880A (ja) 半導体装置とその製造方法
TW201212132A (en) A method of semiconductor package with die exposure
JPS6084845A (ja) 封止半導体装置
TWI283048B (en) New package system for discrete devices
TWI389296B (zh) 可堆疊式封裝結構及其製造方法及半導體封裝結構
TWI277184B (en) Flip-chip leadframe type package and fabrication method thereof

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees