JPWO2010147201A1 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
JPWO2010147201A1
JPWO2010147201A1 JP2011519849A JP2011519849A JPWO2010147201A1 JP WO2010147201 A1 JPWO2010147201 A1 JP WO2010147201A1 JP 2011519849 A JP2011519849 A JP 2011519849A JP 2011519849 A JP2011519849 A JP 2011519849A JP WO2010147201 A1 JPWO2010147201 A1 JP WO2010147201A1
Authority
JP
Japan
Prior art keywords
electrode
semiconductor element
power conversion
end surface
electrode conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011519849A
Other languages
English (en)
Inventor
川波　靖彦
靖彦 川波
雅人 樋口
雅人 樋口
祐 磯部
祐 磯部
幸久 中林
幸久 中林
康児 東川
康児 東川
勝志 寺園
勝志 寺園
佐々木　亮
亮 佐々木
貴征 森原
貴征 森原
青木　隆
青木　　隆
徹也 伊藤
徹也 伊藤
小熊　清典
清典 小熊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaskawa Electric Corp
Original Assignee
Yaskawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaskawa Electric Corp filed Critical Yaskawa Electric Corp
Publication of JPWO2010147201A1 publication Critical patent/JPWO2010147201A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

この電力変換装置は、電極を有する電力変換用半導体素子（２、３）と、電力変換用半導体素子の電極に電気的に接続され、側面と略平坦な上端面（４ｃ、５ｃ、６ｃ、７ｃ）を有する上端部（４ｂ、５ｂ、６ｂ、７ｂ）とを含む電極用導体（４、５、６、７）と、電力変換用半導体素子と電極用導体の側面とを覆う樹脂からなる封止材（１０）とを備え、封止材は、封止材の上面において、電極用導体の略平坦な上端面を露出させるとともに、露出された電極用導体の略平坦な上端面を有する上端部には、側方に突出する突出部（４ｄ、５ｄ、６ｄ、７ｄ）が設けられている。

Description

本発明は、電力変換装置に関し、特に、電力変換用半導体素子を備える電力変換装置に関する。
従来、電力変換用半導体素子を備える電力変換装置が知られている（たとえば、特許文献１参照）。
また、上記特許文献１には、ＩＧＢＴ（電力変換用半導体素子）と、ＩＧＢＴに電気的に接続されるリードフレームと、ＩＧＢＴとリードフレームとを内部に含むように設けられるモールド樹脂とを備える半導体装置（電力変換装置）が開示されている。この半導体装置では、外部との電気的な接続が可能なように、リードフレームがモールド樹脂の側面から突出してはみ出すように形成されている。
特開２００８−１０３６２３号公報
しかしながら、上記特許文献１に記載の半導体装置では、半導体装置と外部の配線と接続するために、第１のリードフレームと第２のリードフレームとがモールド樹脂の側面からはみ出しているので、その分半導体装置が大きくなり、その結果、小型化を図ることが困難であるという問題点がある。
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、小型化を図ることが可能な電力変換装置を提供することである。
 課題を解決するための手段および発明の効果
上記目的を達成するために、この発明の第１の局面における電力変換装置は、電極を有する電力変換用半導体素子と、電力変換用半導体素子の電極に電気的に接続され、側面と略平坦な上端面を有する上端部とを含む電極用導体と、電力変換用半導体素子と電極用導体の側面とを覆う樹脂からなる封止材とを備える。封止材は、封止材の上面において、電極用導体の略平坦な上端面を露出させるとともに、露出された電極用導体の略平坦な上端面を有する上端部には、側方に突出する突出部が設けられている。なお、本発明の電極用導体の上端面とは、半導体素子に接続された下面に対して相対的に上側にある端面を意味する。
この発明の第１の局面による電力変換装置では、上記のように、封止材の上面において、電極用導体の略平坦な上端面を露出させるとともに、露出された電極用導体の略平坦な上端面を有する上端部に側方に突出する突出部を設ける。これにより、電力変換用半導体素子から発生する熱を電極用導体を介して上方へ放熱することができる。また、側方に突出する突出部によって電極用導体の上端面（すなわち、放熱面）の面積を大きくすることができる。これにより、電力変換用半導体素子から発生する熱を上方へ放熱する際の放熱量を増加させることができる。また、封止材の上面において露出した電極用導体の上端面側から外部との電気的接続を行うことができるので、電力変換装置と外部の配線とを接続するために電極を封止材の側面からはみ出させる場合と異なり、電力変換装置が大きくなるのを抑制することができる。その結果、電力変換装置の小型化を図ることができる。
本発明の第１実施形態によるパワーモジュールの平面図である。 図１の１０００−１０００線に沿った断面図である。 図１の１１００−１１００線に沿った断面図である。 図１に示した第１実施形態によるパワーモジュールのゲート端子の形状を説明するための図である。 図１に示した第１実施形態によるパワーモジュールのソース端子の形状を説明するための図である。 図１に示した第１実施形態によるパワーモジュールのドレイン端子の形状を説明するための図である。 図１に示した第１実施形態によるパワーモジュールのアノード端子の形状を説明するための図である。 本発明の第１実施形態によるパワーモジュールの表面側から見た斜視図である。 本発明の第１実施形態によるパワーモジュールの裏面側から見た斜視図である。 本発明の第１実施形態によるパワーモジュールの回路図である。 本発明の第２実施形態によるパワーモジュールの断面図である。 本発明の第３実施形態によるパワーモジュールの断面図である。 本発明の第４実施形態によるパワーモジュールの表面側から見た斜視図である。 本発明の第５実施形態によるパワーモジュールの平面図である。 図１４の１２１０−１２１０線に沿った断面図である。 図１４の１２２０−１２２０線に沿った断面図である。 本発明の第５実施形態によるパワーモジュールの表面側から見た斜視図である。 本発明の第５実施形態によるパワーモジュールの裏面側から見た斜視図である。 本発明の第６実施形態によるパワーモジュールの平面図である。 図１９の１２３０−１２３０線に沿った断面図である。 図１９の１２４０−１２４０線に沿った断面図である。 本発明の第６実施形態によるパワーモジュールの表面側から見た斜視図である。 本発明の第６実施形態によるパワーモジュールの裏面側から見た斜視図である。 本発明の第７実施形態によるパワーモジュールの断面図である。 本発明の第７実施形態によるパワーモジュールの表面側から見た斜視図である。 本発明の第７実施形態によるパワーモジュールの裏面側から見た斜視図である。 本発明の第８実施形態によるパワーモジュールの断面図である。 本発明の第８実施形態によるパワーモジュールの表面側から見た斜視図である。 本発明の第８実施形態によるパワーモジュールの裏面側から見た斜視図である。 本発明の第９実施形態によるパワーモジュールの断面図である。 本発明の第９実施形態によるパワーモジュールの斜視図である。 本発明の第１０実施形態によるパワーモジュールの平面図である。 図３２の１２５０−１２５０線に沿った断面図である。 図３２の１２６０−１２６０線に沿った断面図である。 本発明の第１１実施形態によるパワーモジュールの平面図である。 図３５の１２７０−１２７０線に沿った断面図である。 図３５の１２８０−１２８０線に沿った断面図である。 本発明の第１１実施形態によるパワーモジュールの表面側から見た斜視図である。 本発明の第１１実施形態によるパワーモジュールの裏面側から見た斜視図である。
以下、本発明の実施形態を図面に基づいて説明する。
（第１実施形態）
まず、図１〜図１０を参照して、本発明の第１実施形態によるパワーモジュール１００の構成について説明する。なお、第１実施形態では、本発明の電力変換装置をパワーモジュール１００に適用する場合について説明する。なお、パワーモジュール１００は、本発明の「電力変換装置本体部」の一例である。
図１〜図３に示すように、本発明の第１実施形態によるパワーモジュール１００には、ドレイン電極放熱板１と、半導体素子２と、半導体素子３と、ゲート端子４と、ソース端子５と、ドレイン端子６と、アノード端子７とが設けられている。なお、ドレイン電極放熱板１、ゲート端子４、ソース端子５、ドレイン端子６およびアノード端子７は、銅（Ｃｕ）、銅モリブデン（ＣｕＭｏ）などの金属からなる。また、ドレイン電極放熱板１は、絶縁物を含まない１枚の金属板のみからなる。ここで、第１実施形態では、半導体素子２は、炭化ケイ素（ＳｉＣ）を主成分とするＳｉＣ基板上に形成され、高周波スイッチング可能なＦＥＴ（電界効果トランジスタ）からなる。また、半導体素子２は、図２に示すように、半導体素子２の主表面に設けられる制御電極２ａおよびソース電極２ｂと、裏面に設けられるドレイン電極２ｃとを有する。なお、半導体素子２は、本発明の「電力変換用半導体素子」および「電圧駆動型トランジスタ素子」の一例である。また、制御電極２ａは、本発明の「表面電極」の一例である。また、ソース電極２ｂは、本発明の「第１電極」および「表面電極」の一例である。また、ドレイン電極２ｃは、本発明の「第２電極」および「裏面電極」の一例である。また、ドレイン電極放熱板１は、本発明の「放熱部材」の一例である。
また、半導体素子３は、アノード電極３ａとカソード電極３ｂとを有するファーストリカバリーダイオード（ＦＲＤ）からなる。なお、半導体素子３のカソード電極３ｂは、半導体素子２のドレイン電極２ｃと電気的に接続されており、半導体素子３は、還流ダイオード（図１０参照）としての機能を有する。なお、アノード電極３ａは、本発明の「第１ダイオード電極」の一例である。また、カソード電極３ｂは、本発明の「第２ダイオード電極」の一例である。また、半導体素子３は、本発明の「電力変換用半導体素子」および「還流ダイオード素子」の一例である。また、アノード電極３ａおよびカソード電極３ｂは、それぞれ、本発明の「第１ダイオード電極」および「第２ダイオード電極」の一例である。
図２に示すように、半導体素子２と、半導体素子３とは、それぞれ、接合材８を介してドレイン電極放熱板１の表面上に接合されている。なお、半導体素子２のドレイン電極２ｃがドレイン電極放熱板１に電気的に接続されるとともに、半導体素子３のカソード電極３ｂがドレイン電極放熱板１に電気的に接続されている。また、この種の半導体素子を用いた場合には、接合箇所の温度が約２００℃近くまで上昇する。このため、接合材８は、耐熱性の高いＡｕ−２０Ｓｎ、Ｚｎ−３０Ｓｎ、Ｐｂ−５Ｓｎなどの半田から形成されている。また、接合箇所の温度が約４００℃近くまで上昇する場合には、接合材８は、さらに耐熱性の高い有機層被覆ナノＡｇ粒子などから形成される。
ゲート端子４は、接合材８を介して半導体素子２の表面上（制御電極２ａ上）に接合されている。また、図４に示すように、第１実施形態では、ゲート端子４は、柱形状を有する柱形状部４ａと上端部４ｂとを有している。ゲート端子４の柱形状部４ａは、半導体素子２の表面上からパワーモジュール１００の上方（矢印Ｚ１方向）に向かって延びるとともに、パワーモジュール１００の外側（矢印Ｘ１方向）に向かって延びるように形成されている。また、ゲート端子４の上端部４ｂは、略平坦な上端面４ｃを有する。また、上端部４ｂには、側方（矢印Ｚ１方向と直交する方向）に突出する突出部４ｄが設けられている。突出部４ｄは、ゲート端子４の柱形状部４ａの外周面から周状に突出するように形成されている。これにより、ゲート端子４の上端面４ｃは、略平坦で、かつ、平面的に見て、柱形状部４ａ（ゲート端子４）の外周面よりも大きな略矩形形状（図１参照）を有する。そして、ゲート端子４は、半導体素子２が発生する熱を突出部４ｄが設けられた上端部４ｂの上端面４ｃから放熱する機能を有する。なお、ゲート端子４は、本発明の「電極用導体」、「第１電極用導体」、「第１トランジスタ電極用導体」および「制御電極用導体」の一例である。
ソース端子５は、接合材８を介して半導体素子２の表面上（ソース電極２ｂ上）に接合されている。また、図５に示すように、第１実施形態では、ソース端子５は、柱形状を有する柱形状部５ａと上端部５ｂとを有している。ソース端子５の柱形状部５ａは、半導体素子２の表面上からパワーモジュール１００の上方（矢印Ｚ１方向）に向かって延びるように形成されている。また、ソース端子５の上端部５ｂは略平坦な上端面５ｃを有するとともに、この上端部５ｂには、側方に突出する突出部５ｄが設けられている。突出部５ｄは、ソース端子５の柱形状部５ａの外周面から周状に突出するように形成されている。これにより、ソース端子５の上端面５ｃは、略平坦で、かつ、平面的に見て、柱形状部５ａ（ソース端子５）の外周面よりも一回り大きな略矩形形状（図１参照）を有する。そして、ソース端子５は、半導体素子２が発生する熱を突出部５ｄが設けられた上端部５ｂの上端面５ｃから放熱する機能を有する。なお、ソース端子５は、本発明の「電極用導体」、「第１電極用導体」、「第１トランジスタ電極用導体」および「ソース電極用導体」の一例である。
また、ソース端子５の柱形状部５ａの根本部には、凹部５ｅが設けられている。つまり、ソース端子５は、凹部５ｅが形成された根本部から突出部５ｄが設けられた上端部５ｂに向かって断面積が大きくなるように形成されている。これにより、半導体素子２のソース電極２ｂから伝播する熱を上端部５ｂに向かって拡散し易くすることが可能である。また、ソース端子５をソース電極２ｂに接合する際に、接合材８の表面張力を利用して余剰の接合材８を凹部５ｅの形成された領域に配置させることができるので、余剰の接合材８がソース電極２ｂからはみ出して短絡などが発生するのを抑制することが可能である。
ドレイン端子６は、接合材８を介して、ドレイン電極放熱板１の表面上に接合されている。また、ドレイン端子６は、図１に示すように、ドレイン電極放熱板１の表面上の外周部において、半導体素子２と半導体素子３とを取り囲むように、６つ形成されている。具体的には、ドレイン端子６は、ドレイン電極放熱板１の４隅にそれぞれ１つずつ設けられるとともに、ドレイン電極放熱板１の長辺上の中央部近傍に１つずつ設けられている。これにより、第１実施形態では、ドレイン端子６は、半導体素子２および半導体素子３から離間した位置に配置されるとともに、パワーモジュール１００の端部近傍（図１参照）に配置されている。
図６に示すように、ドレイン端子６は、柱形状を有する柱形状部６ａと上端部６ｂとを有している。ドレイン端子６の柱形状部６ａは、ドレイン電極放熱板１の表面上からパワーモジュール１００の上方（矢印Ｚ１方向）に向かって延びるように形成されている。また、ドレイン端子６の上端部６ｂは略平坦な上端面６ｃを有するとともに、この上端部６ｂには、側方に突出する突出部６ｄが設けられている。突出部６ｄは、ドレイン端子６の柱形状部６ａの外周面から側方に向かって、周状に突出するように形成されている。これにより、ドレイン端子６の上端面６ｃは、略平坦で、かつ、平面的に見て、柱形状部６ａ（ドレイン端子６）の外周面よりも一回り大きな略矩形形状（図１参照）を有する。また、ドレイン端子６は、半導体素子２が発生する熱を突出部６ｄが設けられた上端部６ｂの上端面６ｃから放熱する機能を有する。また、６つのドレイン端子６の上端面６ｃのドレイン電極放熱板１の表面からの高さは、それぞれ、略同じである。なお、ドレイン端子６は、本発明の「電極用導体」、「第２電極用導体」、「第２トランジスタ電極用導体」および「ドレイン電極用導体」の一例である。
また、ドレイン端子６は、半導体素子３のカソード電極３ｂに電気的に接続されており、半導体素子３のカソード電極端子としても機能する。すなわち、ドレイン端子６は、本発明の「第２ダイオード電極用導体」の一例でもある。
アノード端子７は、接合材８を介して半導体素子３の表面上（アノード電極３ａ上）に配置されるとともに、固定されている。また、図７に示すように、第１実施形態では、アノード端子７は、柱形状を有する柱形状部７ａと上端部７ｂとを有している。アノード端子７の柱形状部７ａは、半導体素子３の表面上からパワーモジュール１００の上方（矢印Ｚ１方向）に向かって延びるように形成されている。また、アノード端子７の上端部７ｂは略平坦な上端面７ｃを有するとともに、この上端部７ｂには、側方に突出する突出部７ｄが設けられている。突出部７ｄは、柱形状部７ａの外周面から周状に突出するように形成されている。これにより、アノード端子７の上端面７ｃは、略平坦で、かつ、平面的に見て、柱形状部７ａ（アノード端子７）の外周面よりも一回り大きな略矩形形状（図１参照）を有する。また、アノード端子７は、半導体素子３が発生する熱を突出部７ｄが設けられた上端部７ｂの上端面７ｃから放熱する機能を有する。なお、アノード端子７は、本発明の「電極用導体」、「第１電極用導体」および「第１ダイオード電極用導体」の一例である。
また、アノード端子７の柱形状部７ａの根本部には、ソース端子５と同様に、凹部７ｅが設けられている。これにより、半導体素子３のアノード電極３ａから伝播する熱を上端部７ｂに向かって拡散し易くすることが可能である。また、アノード端子７をアノード電極３ａに接合する際に、接合材８の表面張力を利用して余剰の接合材８を凹部７ｅの形成された領域に配置させることができるので、余剰の接合材８がアノード電極３ａからはみ出して短絡などが発生するのを抑制することが可能である。
ここで、図２に示すように、第１実施形態では、ゲート端子４の突出部４ｄが設けられた上端部４ｂの上端面４ｃ、ソース端子５の突出部５ｄが設けられた上端部５ｂの上端面５ｃ、ドレイン端子６の突出部６ｄが設けられた上端部６ｂの上端面６ｃ、およびアノード端子７の突出部７ｄが設けられた上端部７ｂの上端面７ｃは、略同じ高さを有するように形成されている。なお、各端子の上端部（上端部４ｂ、上端部５ｂ、上端部６ｂ、および、上端部７ｂ）は、柱形状部（柱形状部４ａ、柱形状部５ａ、柱形状部６ａ、および、柱形状部７ａ）と一体的に形成されていてもよいし、柱形状部とは別体で形成され柱形状部（柱形状部４ａ、柱形状部５ａ、柱形状部６ａ、および、柱形状部７ａ）の上面に接合されていてもよい。
なお、一般的なパワーモジュールでは、半導体素子と電極との間の接合は、ワイヤボンディングなどの配線により行われている。しかしながら、ワイヤボンディングなどの配線では、配線インダクタンスが比較的大きくなるため、パワーモジュールを高周波でスイッチングさせるのが困難である。一方、第１実施形態のゲート端子４、ソース端子５およびドレイン端子６（アノード端子７）は、それぞれ、接合材８を介して半導体素子２（半導体素子３）に直接接合されることにより、ワイヤボンディングを用いる場合に比べて、配線インダクタンスが小さくなるので、パワーモジュール１００を高周波でスイッチングさせることが可能となる。
また、第１実施形態では、図１〜図３に示すように、半導体素子２、半導体素子３、ゲート端子４、ソース端子５、ドレイン端子６、アノード端子７およびドレイン電極放熱板１の側面を取り囲むように覆うように、シリコンゲルなどからなる絶縁性の樹脂材１０が設けられている。これにより、樹脂材１０は、パワーモジュール１００の外形面を形成する。この樹脂材１０は、半導体素子２、半導体素子３、ゲート端子４、ソース端子５、ドレイン端子６およびアノード端子７間の絶縁を行う絶縁体としての機能と、半導体素子２および半導体素子３への水分などの侵入を防止する封止材としての機能とを有する。なお、樹脂材１０は、本発明の「封止材」の一例である。
また、第１実施形態では、図８に示すように、樹脂材１０は、ゲート端子４の上端面４ｃ、ソース端子５の上端面５ｃ、ドレイン端子６の上端面６ｃおよびアノード端子７の上端面７ｃが、上面から露出するように設けられている。なお、樹脂材１０の上面は、ゲート端子４の上端面４ｃ、ソース端子５の上端面５ｃ、ドレイン端子６の上端面６ｃおよびアノード端子７の上端面７ｃと略同じ高さを有する。そして、樹脂材１０から露出したゲート端子４の上端面４ｃ、ソース端子５の上端面５ｃ、ドレイン端子６の上端面６ｃおよびアノード端子７の上端面７ｃにおいて、それぞれ外部との電気的接続が行われるように構成されている。また、図９に示すように、ドレイン電極放熱板１は、樹脂材１０の裏面から露出している。
このような構成により、第１実施形態によるパワーモジュール１００では、半導体素子２および半導体素子３の上面（主表面）側に配置されたゲート端子４の上端面４ｃ、ソース端子５の上端面５ｃ、ドレイン端子６の上端面６ｃおよびアノード端子７の上端面７ｃと、半導体素子２および半導体素子３の下面（裏面）側に配置されたドレイン電極放熱板１との両方から、半導体素子２および半導体素子３で発生した熱を放熱可能なように構成されている。
第１実施形態では、上記のように、樹脂材１０の上面において、ゲート端子４（ソース端子５、ドレイン端子６、アノード端子７）の略平坦な上端面４ｃ（上端面５ｃ、上端面６ｃ、上端面７ｃ）を露出させる。そして、露出されたゲート端子４（ソース端子５、ドレイン端子６、アノード端子７）の略平坦な上端面４ｃ（上端面５ｃ、上端面６ｃ、上端面７ｃ）を有する上端部４ｂ（上端部５ｂ、上端部６ｂ、上端部７ｂ）に側方に突出する突出部４ｄ（突出部５ｄ、突出部６ｄ、突出部７ｄ）を設ける。これにより、半導体素子２および半導体素子３から発生する熱をゲート端子４（ソース端子５、ドレイン端子６、アノード端子７）を介して上方へ放熱することができる。また、側方に突出する突出部４ｄ（突出部５ｄ、突出部６ｄ、突出部７ｄ）によってゲート端子４（ソース端子５、ドレイン端子６、アノード端子７）の上端面４ｃ（上端面５ｃ、上端面６ｃ、上端面７ｃ、すなわち、放熱面）の面積を大きくすることができるので、半導体素子２および半導体素子３から発生する熱を上方へ放熱する際の放熱量を増加させることができる。また、樹脂材１０の上面において露出したゲート端子４（ソース端子５、ドレイン端子６、アノード端子７）の上端面４ｃ（上端面５ｃ、上端面６ｃ、上端面７ｃ）側から外部との電気的接続を行うことができるので、パワーモジュール１００と外部の配線とを接続するために電極を樹脂材１０の側面からはみ出させる場合と異なり、パワーモジュール１００が大きくなるのを抑制することができる。その結果、パワーモジュール１００の小型化を図ることができる。
また、第１実施形態では、上記のように、上方に延びる柱形状を有するゲート端子４（ソース端子５、ドレイン端子６、アノード端子７）の上端部４ｂ（上端部５ｂ、上端部６ｂ、上端部７ｂ）の突出部４ｄ（突出部５ｄ、突出部６ｄ、突出部７ｄ）を、柱形状のゲート端子４（ソース端子５、ドレイン端子６、アノード端子７）の外周面から周状に突出するように設ける。これにより、容易に、ゲート端子４（ソース端子５、ドレイン端子６、アノード端子７）の上端面４ｃ（上端面５ｃ、上端面６ｃ、上端面７ｃ）（すなわち、放熱面）の面積を大きくすることができる。
また、第１実施形態では、上記のように、突出部４ｄ（突出部５ｄ、突出部６ｄ、突出部７ｄ）が設けられたゲート端子４（ソース端子５、ドレイン端子６、アノード端子７）の略平坦な上端面４ｃ（上端面５ｃ、上端面６ｃ、上端面７ｃ）を、互いに略同じ高さを有するように構成する。これにより、ゲート端子４（ソース端子５、ドレイン端子６、アノード端子７）の上面において外部との電気的接続を行う際に、配線基板や電極などを容易に配置することができるので、外部との電気的接続を容易に行うことができる。
また、第１実施形態では、上記のように、突出部４ｄ（突出部５ｄ、突出部６ｄ、突出部７ｄ）が設けられたゲート端子４（ソース端子５、ドレイン端子６、アノード端子７）の略平坦な上端面４ｃ（上端面５ｃ、上端面６ｃ、上端面７ｃ）を、樹脂材１０の上面と略同じ高さを有するように構成する。これにより、上端面４ｃ、上端面５ｃ、上端面６ｃおよび上端面７ｃと、樹脂材１０の上面とが面一になるので、上端面４ｃ、上端面５ｃ、上端面６ｃおよび上端面７ｃと、樹脂材１０との上に配線基板などを容易に配置することができる。
また、第１実施形態では、上記のように、樹脂材１０の上面に露出されたゲート端子４の上端面４ｃ、ソース端子５の上端面５ｃ、ドレイン端子６の上端面６ｃおよびアノード端子７の上端面７ｃの各々において、外部との電気的接続が行われるように構成する。これにより、樹脂材１０の上面に露出されたゲート端子４の上端面４ｃ、ソース端子５の上端面５ｃ、ドレイン端子６の上端面６ｃおよびアノード端子７の上端面７ｃの各々において、放熱と、外部との電気的接続との両方を同時に行うことができる。
また、第１実施形態では、上記のように、ゲート端子４（ソース端子５）は、半導体素子２の主表面において制御電極２ａ（ソース電極２ｂ）に接合材８を介して接続された状態で上方に延びるとともに、樹脂材１０の上面から露出される略平坦な上端面４ｃ（上端面５ｃ）と突出部４ｄ（突出部５ｄ）とを有する。また、ドレイン端子６は、半導体素子２の裏面のドレイン電極２ｃに電気的に接続された状態で半導体素子２から離間した位置から上方に延びるとともに、樹脂材１０の上面から露出される略平坦な上端面６ｃと突出部６ｄとを有する。また、アノード端子７は、半導体素子３の主表面においてアノード電極３ａに接合材８を介して接続された状態で上方に延びるとともに、樹脂材１０の上面から露出される略平坦な上端面７ｃと突出部７ｄとを有する。また、ドレイン端子６は、半導体素子３の裏面のカソード電極３ｂに電気的に接続された状態で半導体素子３から離間した位置から上方に延びるとともに、樹脂材１０の上面から露出される略平坦な上端面６ｃと突出部６ｄとを有する。これにより、ゲート端子４の上端面４ｃ、ソース端子５の上端面５ｃ、ドレイン端子６の上端面６ｃおよびアノード端子７の上端面７ｃが、パワーモジュール１００の上方側に配置されるので、外部との電気的接続を容易に行うことができる。また、放熱面として機能するゲート端子４の上端面４ｃ、ソース端子５の上端面５ｃ、ドレイン端子６の上端面６ｃおよびアノード端子７の上端面７ｃの面積をそれぞれ突出部４ｄ（突出部５ｄ、突出部６ｄ、突出部７ｄ）により大きくすることができるので、半導体素子２および半導体素子３から発生する熱を上方へ放熱する際の放熱量をさらに増加させることができる。
また、第１実施形態では、上記のように、樹脂材１０の上面において、ゲート端子４の略平坦な上端面４ｃ、ソース端子５の略平坦な上端面５ｃおよびドレイン端子６の略平坦な上端面６ｃを露出させるように形成する。これにより、半導体素子２のゲート端子４の略平坦な上端面４ｃおよびソース端子５の略平坦な上端面５ｃと、ドレイン端子６の略平坦な上端面６ｃとが共に、パワーモジュール１００の上方側に配置され、かつ、突出部４ｄ（突出部５ｄ、突出部６ｄ）により大型となるので、外部との電気的接続を容易に行うことができる。
また、第１実施形態では、上記のように、ドレイン端子６を、半導体素子２の裏面のドレイン電極２ｃに電気的に接続された状態で、半導体素子２から離間した位置から上方に延びるように構成する。そして、ドレイン端子６に略平坦な上端面６ｃと突出部６ｄとを設ける。これにより、ドレイン端子６と半導体素子２とが離間しているので、ドレイン端子６の側面と半導体素子２とが短絡するのを抑制することができる。
また、第１実施形態では、上記のように、ドレイン端子６を、パワーモジュール１００の端部近傍に配置することによって、ゲート端子４およびソース端子５をパワーモジュール１００の中央部に配置することができる。これにより、ドレイン端子６とゲート端子４およびソース端子５との間の距離を大きくすることができるので、ドレイン端子６とゲート端子４およびソース端子５とが短絡するのを抑制することができる。
また、第１実施形態では、上記のように、樹脂材１０を、半導体素子３と、アノード端子７の側面とを覆うとともに、樹脂材１０の上面において、アノード端子７の略平坦な上端面７ｃを露出させるように形成する。これにより、アノード端子７が、樹脂材１０に覆われている場合と異なり、半導体素子３から発熱された熱をアノード端子７の略平坦な上端面７ｃから上方へ放熱することができる。また、側方に突出する突出部７ｄによってアノード端子７の上端面７ｃ（放熱面）の面積を大きくすることができる。この結果、第１実施形態では、半導体素子３から発生する熱を上方へ放熱する際の放熱量を大きくすることができる。
また、第１実施形態では、樹脂材１０を、パワーモジュール１００の外形面を構成するように設けることによって、半導体素子２、半導体素子３、ゲート端子４、ソース端子５と、ドレイン端子６と、アノード端子７とが樹脂材１０の内部に含まれるので、外部からの衝撃に起因して半導体素子２および３が破損するのを抑制することができる。また、ゲート端子４、ソース端子５、ドレイン端子６およびアノード端子７が短絡するのを抑制することができる。
また、第１実施形態では、上記のように、半導体素子２および半導体素子３の上面（主表面）側に配置されたゲート端子４の上端面４ｃ、ソース端子５の上端面５ｃ、ドレイン端子６の上端面６ｃおよびアノード端子７の上端面７ｃと、半導体素子２および半導体素子３の下面（裏面）側に配置されたドレイン電極放熱板１との両方から、半導体素子２および半導体素子３で発生した熱を放熱可能なように構成する。これにより、樹脂材１０の上面から露出したゲート端子４の上端面４ｃ、ソース端子５の上端面５ｃ、ドレイン端子６の上端面６ｃおよびアノード端子７の上端面７ｃから上方に放熱することができる。さらに、半導体素子２および半導体素子３の裏面側に配置されたドレイン電極放熱板１から下方に放熱することができるので、放熱量をより大きくすることができる。
また、第１実施形態では、上記のように、ドレイン電極放熱板１を、半導体素子２および半導体素子３の裏面にそれぞれ接合材８を介して接合することによって、ドレイン電極放熱板１を半導体素子２および半導体素子３の裏面に、それぞれ容易に接合することができる。
また、第１実施形態では、上記のように、ドレイン電極放熱板１を、絶縁物を含まない金属板により構成することによって、ドレイン電極放熱板１が絶縁物を含んでいる場合と異なり、ドレイン電極放熱板１からの放熱量を大きくすることができる。
また、第１実施形態では、上記のように、樹脂材１０を、ドレイン電極放熱板１を取り囲むとともにドレイン電極放熱板１の表面を露出させるように配置することによって、ドレイン電極放熱板１の表面が樹脂材１０に覆われている場合と異なり、ドレイン電極放熱板１からの放熱量を大きくすることができる。
また、第１実施形態では、上記のように、半導体素子２（半導体素子３）を、ＳｉＣからなる半導体により形成することによって、半導体素子２（半導体素子３）をＳｉからなる半導体により形成する場合と異なり、半導体素子２（半導体素子３）を高温かつ高速に動作させることができる。
（第２実施形態）
次に、図１１を参照して、第２実施形態について説明する。この第２実施形態では、上記第１実施形態のパワーモジュール１００（パワーモジュール本体部１００ａおよび１００ｂ）が配線基板２１に取り付けられている。なお、パワーモジュール本体部１００ａおよび１００ｂは、本発明の「電力変換装置本体部」の一例である。
図１１に示すように、第２実施形態によるパワーモジュール１０１では、ガラスエポキシ、セラミクス、ポリイミドなどからなる配線基板２１には、パワーモジュール本体部１００ａおよび１００ｂが取り付けられている。また、配線基板２１の下面には、Ｐ側ゲートドライバＩＣ２２と、Ｎ側ゲートドライバＩＣ２３とが実装されている。なお、パワーモジュール１０１は、３相インバータ回路を構成している。そして、パワーモジュール本体部１００ａは、３相インバータ回路の上側アームとして機能するとともに、パワーモジュール本体部１００ｂは、３相インバータ回路の下側アームとして機能する。
パワーモジュール本体部１００ａは、バンプ電極４１を介して、配線基板２１に取り付けられている。すなわち、第２実施形態では、樹脂材１０の表面から露出するゲート端子４（ソース端子５、ドレイン端子６、アノード端子７）の略平坦な上端面４ｃ（上端面５ｃ、上端面６ｃ、上端面７ｃ）（図１参照）が、それぞれバンプ電極４１を介して配線基板２１のＰ側ゲート金属端子２４（Ｐ側ソース金属端子２５、Ｐ側ドレイン金属端子２６、Ｐ側アノード金属端子２７）に電気的に接続されている。また、パワーモジュール本体部１００ｂは、バンプ電極４１を介して、配線基板２１に取り付けられている。すなわち、第２実施形態では、樹脂材１０の表面から露出するゲート端子４（ソース端子５、ドレイン端子６、アノード端子７）の略平坦な上端面４ｃ（上端面５ｃ、上端面６ｃ、上端面７ｃ）（図１参照）が、バンプ電極４１を介して配線基板２１のＮ側ゲート金属端子２８（Ｎ側ソース金属端子２９、Ｎ側ドレイン金属端子３０、Ｎ側アノード金属端子３１）に電気的に接続されている。
また、配線基板２１の一方端側には、Ｐ側金属端子３２およびＮ側金属端子３３が設けられている。Ｐ側金属端子３２は、配線基板２１の内部に設けられる導電性金属板からなるバスバー状の配線３４を介して、パワーモジュール本体部１００ａのＰ側ドレイン金属端子２６に接続されている。また、パワーモジュール本体部１００ａのＰ側ソース金属端子２５とＰ側アノード金属端子２７とは、配線基板２１の内部に設けられるバスバー状の配線３４を介して、パワーモジュール本体部１００ｂのＮ側ドレイン金属端子３０に接続されている。また、パワーモジュール本体部１００ｂのＮ側ソース金属端子２９およびＮ側アノード金属端子３１は、配線基板２１の内部に設けられる配線３４を介して、配線基板２１の一方端側に設けられるＮ側金属端子３３に接続されている。
また、Ｐ側ゲートドライバＩＣ２２は、パワーモジュール本体部１００ａの近傍に配置されている。また、Ｐ側ゲートドライバＩＣ２２は、配線基板２１の一方端側に設けられるＰ側制御信号端子３５に接続されている。
また、Ｎ側ゲートドライバＩＣ２３は、パワーモジュール本体部１００ｂの近傍に配置されている。また、Ｎ側ゲートドライバＩＣ２３は、配線基板２１の一方端側に設けられるＮ側制御信号端子３６に接続されている。
なお、Ｐ側ゲートドライバＩＣ２２およびＮ側ゲートドライバＩＣ２３を、それぞれ、パワーモジュール本体部１００ａおよびパワーモジュール本体部１００ｂの近傍に配置することにより、配線インダクタンスを小さくすることができるので、パワーモジュール本体部１００ａおよびパワーモジュール本体部１００ｂを高周波でスイッチングさせることが可能となる。
配線基板２１と、パワーモジュール本体部１００ａおよびパワーモジュール本体部１００ｂとは、僅かに間隔を隔てて配置されており、配線基板２１と、パワーモジュール本体部１００ａおよびパワーモジュール本体部１００ｂとの間の間隔（空間）には、絶縁性の樹脂材３７が設けられている。これにより、配線基板２１と、パワーモジュール本体部１００ａおよびパワーモジュール本体部１００ｂとが固定されるとともに、配線基板２１と、パワーモジュール本体部１００ａおよびパワーモジュール本体部１００ｂとを接続しているバンプ電極４１が腐食するのを抑制することが可能となる。また、樹脂材３７の材質は、半導体素子２および半導体素子３の発熱温度等に応じて適切なものが選択される。なお、樹脂材３７は、本発明の「封止材」の一例である。
第２実施形態では、上記のように、樹脂材１０の上面から露出されたゲート端子４（ソース端子５、ドレイン端子６、アノード端子７）の略平坦な上端面４ｃ（上端面５ｃ、上端面６ｃ、上端面７ｃ）を配線基板２１に電気的に接続することによって、容易に、配線基板２１を介してゲート端子４（ソース端子５、ドレイン端子６、アノード端子７）に電力を供給することができる。
また、第２実施形態では、上記のように、樹脂材１０の上面から露出されたゲート端子４（ソース端子５、ドレイン端子６、アノード端子７）の略平坦な上端面４ｃ（上端面５ｃ、上端面５ｃ、上端面７ｃ）を、配線基板２１とバンプ電極４１により電気的に接続する。これにより、ゲート端子４（ソース端子５、ドレイン端子６、アノード端子７）の略平坦な上端面４ｃ（上端面５ｃ、上端面５ｃ、上端面７ｃ）と配線基板２１との間の間隔を小さくすることができるので、ゲート端子４（ソース端子５、ドレイン端子６、アノード端子７）や配線基板２１が腐食するのを抑制することができる。
（第３実施形態）
次に、図１２を参照して、第３実施形態について説明する。この第３実施形態では、上記パワーモジュール本体部１００ａおよび１００ｂが配線基板２１の表面上に隣接するように配置されていた上記第２実施形態と異なり、パワーモジュール本体部１００ａおよび１００ｂが配線基板２１の両面に配置されている。
図１２に示すように、第３実施形態によるパワーモジュール１０２では、パワーモジュール本体部１００ｂとパワーモジュール本体部１００ａとが、配線基板２１の上面と下面とにそれぞれ配置されている。これにより、パワーモジュール本体部１００ａとパワーモジュール本体部１００ｂとが隣接するように配置される上記第２実施形態と比べて、パワーモジュール本体部１００ａとパワーモジュール本体部１００ｂとのを接続する配線の長さが小さくなるので、配線インダクタンスを小さくすることができる。その結果、パワーモジュール本体部１００ａおよびパワーモジュール本体部１００ｂを高周波でスイッチングさせることが可能となる。
また、パワーモジュール本体部１００ａおよび１００ｂと、配線基板２１との間を封止するように、絶縁性の樹脂材３７ａが設けられている。なお、樹脂材３７ａは、配線基板２１の表面からパワーモジュール本体部１００ａおよび１００ｂの側面の中央部までを覆うように設けられている。また、パワーモジュール本体部１００ａおよび１００ｂと配線基板２１（Ｐ側ゲート金属端子２４、Ｐ側ソース金属端子２５、Ｐ側ドレイン金属端子２６、Ｐ側アノード金属端子２７、Ｎ側ゲート金属端子２８、Ｎ側ソース金属端子２９、Ｎ側ドレイン金属端子３０およびＮ側アノード金属端子３１）とをバンプ電極４１で接続することにより、パワーモジュール本体部１００ａおよび１００ｂと配線基板２１との間の間隔が小さくなる。これにより、端子などが腐食するのが抑制されるので、樹脂材３７ａを設けなくてもよい場合もある。なお、樹脂材３７ａは、本発明の「封止材」の一例である。
なお、第３実施形態の効果は、上記第２実施形態と同様である。
（第４実施形態）
次に、図１３を参照して、第４実施形態について説明する。この第４実施形態では、上記半導体素子２および半導体素子３が１つずつ設けられる上記第１実施形態と異なり、半導体素子２および半導体素子３を一対（２つ）ずつ設ける。
図１３に示すように、第４実施形態によるパワーモジュール１０３では、半導体素子２（図１参照）および半導体素子３（図１参照）が、それぞれ一対（２つ）ずつ並ぶように設けられている。すなわち、パワーモジュール１０３の上面には、２つの半導体素子２のそれぞれのゲート端子４の上端面５４ａおよび上端面５４ｂと、それぞれのソース端子５の上端面５５ａおよび上端面５５ｂとが、樹脂材１０ａから露出している。また、パワーモジュール１０２の上面には、２つの半導体素子３のそれぞれのアノード端子７の上端面５７ａおよび上端面５７ｂが、樹脂材１０ａから露出している。なお、ドレイン端子６は、上記第１実施形態と同様に、パワーモジュール１０２の端部近傍に６つ設けられており、６つのドレイン端子６の上端面６ｃが、それぞれ樹脂材１０ａから露出している。なお、樹脂材１０ａは、本発明の「封止材」の一例である。なお、パワーモジュール１０３は、本発明の「電力変換装置本体部」の一例である。
（第５実施形態）
次に、図１４〜図１８を参照して、第５実施形態について説明する。この第５実施形態では、上記半導体素子２および半導体素子３が設けられる上記第１実施形態と異なり、半導体素子２のみ、設けられている。
図１４〜図１６に示すように、第５実施形態によるパワーモジュール１０４では、半導体素子３は設けられずに、半導体素子２が設けられている。なお、ゲート端子４（図４参照）、ソース端子５（図５参照）、および、ドレイン端子６（図６参照）の形状は、上記第１実施形態と同様である。すなわち、ゲート端子４の上端部４ｂ、ソース端子５の上端部５ｂ、および、ドレイン端子６の上端部６ｂには、それぞれ、側方に突出する突出部４ｄ、突出部５ｄおよび突出部６ｄが設けられている。また、図１７に示すように、パワーモジュール１０４の上面には、ゲート端子４の上端面４ｃ、ソース端子５の上端面５ｃ、および、ドレイン端子６の上端面６ｃが樹脂材１０ｂから露出している。また、図１８に示すように、パワーモジュール１０４の下面には、ドレイン電極放熱板１が樹脂材１０ｂから露出している。なお、樹脂材１０ｂは、本発明の「封止材」の一例である。また、パワーモジュール１０４は、本発明の「電力変換装置本体部」の一例である。
（第６実施形態）
次に、図１９〜図２３を参照して、第６実施形態について説明する。この第６実施形態では、上記半導体素子２および半導体素子３が設けられる上記第１実施形態と異なり、半導体素子３のみ、設けられている
図１９〜図２３に示すように、第６実施形態によるパワーモジュール１０５では、半導体素子２は設けられずに、半導体素子３が設けられている。なお、アノード端子７（図７参照）およびドレイン端子６（図６参照）の形状は、上記第１実施形態と同様である。すなわち、アノード端子７の上端部７ｂおよびドレイン端子６の上端部６ｂには、それぞれ、側方に突出する突出部７ｄおよび突出部６ｄが設けられている。また、図２２に示すように、パワーモジュール１０５の上面には、アノード端子７の上端面７ｃおよびドレイン端子６の上端面６ｃが樹脂材１０ｃから露出している。また、図２３に示すように、パワーモジュール１０５の下面には、ドレイン電極放熱板１が樹脂材１０ｃから露出している。なお、樹脂材１０ｃは、本発明の「封止材」の一例である。また、パワーモジュール１０５は、本発明の「電力変換装置本体部」の一例である。
（第７実施形態）
次に、図２４〜図２６を参照して、第７実施形態について説明する。この第７実施形態では、上記１つの半導体素子２および１つの半導体素子３が設けられる上記第１実施形態と異なり、Ｐ側３相のパワーモジュールを構成する３つの半導体素子２が設けられている。
図２４に示すように、第７実施形態によるパワーモジュール１０６では、３つの半導体素子２が設けられている。これにより、パワーモジュール１０６は、Ｐ側３相のパワーモジュールを構成している。なお、３つの半導体素子２の下面は、接合材８を介して、１つのＰ電位金属放熱板１０６ａに接続されている。また、図２５に示すように、パワーモジュール１０６の上面には、３つの半導体素子２のそれぞれのゲート端子４の上端面４ｃ、ソース端子５の上端面５ｃ、および、ドレイン端子を兼用するＰ電位金属端子６６の上端面６６ｃが樹脂材１０ｄから露出している。図２４に示すように、Ｐ電位金属端子６６は、柱形状部６６ａと上端部６６ｂとを有するとともに、上端部６６ｂには、側方に突出する突出部６６ｄが設けられている。なお、ゲート端子４（図４参照）およびソース端子５（図５参照）の形状は、上記第１実施形態と同様である。また、ゲート端子４およびソース端子５を取り囲むようにＰ電位金属端子６６が配置されている。また、図２６示すように、パワーモジュール１０６の下面には、Ｐ電位金属放熱板１０６ａが樹脂材１０ｄから露出している。なお、Ｐ電位金属放熱板１０６ａおよび樹脂材１０ｄは、それぞれ、本発明の「放熱部材」および「封止材」の一例である。また、Ｐ電位金属端子６６は、本発明の「電極用導体」、「第２電極用導体」、「第２トランジスタ電極用導体」および「ドレイン電極用導体」の一例である。また、パワーモジュール１０６は、本発明の「電力変換装置本体部」の一例である。
（第８実施形態）
次に、図２７〜図２９を参照して、第８実施形態について説明する。この第８実施形態では、Ｎ側３相のパワーモジュールを構成する３つの半導体素子２が設けられている。
図２７に示すように、第８実施形態によるパワーモジュール１０７では、３つの半導体素子２が設けられている。これにより、パワーモジュール１０７は、Ｎ側３相のパワーモジュールを構成している。なお、３つの半導体素子２の下面は、接合材８を介して、１つのＮ電位金属放熱板１０７ａに接続されている。また、図２８に示すように、パワーモジュール１０７の上面には、３つの半導体素子２のそれぞれのゲート端子４の上端面４ｃ、ドレイン端子６の上端面６ｃ、および、ソース端子を兼用するＮ電位金属端子７６の上端面７６ｃが樹脂材１０ｅから露出している。図２７に示すように、Ｎ電位金属端子７６は、柱形状部７６ａと上端部７６ｂとを有するとともに、上端部７６ｂには、側方に突出する突出部７６ｄが設けられている。なお、ゲート端子４（図４参照）の形状は、上記第１実施形態と同様である。また、図２９に示すように、パワーモジュール１０７の下面には、Ｎ電位金属放熱板１０７ａが樹脂材１０ｅから露出している。なお、Ｎ電位金属放熱板１０７ａおよび樹脂材１０ｅは、それぞれ、本発明の「放熱部材」および「封止材」の一例である。また、Ｎ電位金属端子７６は、本発明の「電極用導体」、「第２電極用導体」の一例である。また、パワーモジュール１０７は、本発明の「電力変換装置本体部」の一例である。
（第９実施形態）
次に、図３０および図３１を参照して、第９実施形態について説明する。この第９実施形態では、上記第７実施形態によるＰ側３相のパワーモジュール１０６と、上記第８実施形態によるＮ側３相のパワーモジュール１０７とが設けられている。
図３０および図３１に示すように、第９実施形態によるパワーモジュール１０８では、配線基板２１の下面にＰ側３相のパワーモジュール１０６が設けられるとともに、配線基板２１の上面にＮ側３相のパワーモジュール１０７が設けられている。また、パワーモジュール１０６のソース端子５は、配線基板２１の内部に設けられる配線３４を介して、パワーモジュール１０７のドレイン端子６に接続されている。なお、配線基板２１の下面には、Ｐ側金属端子３２およびＰ側制御信号端子３５が設けられるとともに、上面には、Ｎ側金属端子３３およびＮ側制御信号端子３６が設けられている。
（第１０実施形態）
次に、図３２〜図３４を参照して、第１０実施形態について説明する。この第１０実施形態では、上記１枚の金属板のみからなるドレイン電極放熱板１の表面上に半導体素子２および半導体素子３が設けられる第１実施形態と異なり、絶縁回路基板１０９ａの表面上に半導体素子２および半導体素子３が接合されている。
図３２〜図３４に示すように、第１０実施形態によるパワーモジュール１０９では、絶縁回路基板１０９ａの表面上に、接合材８を介して半導体素子２および半導体素子３が接合されている。なお、絶縁回路基板１０９ａは、セラミクスなどの絶縁体の両面に金属板が貼り付けられた構造を有する。そして、半導体素子２および半導体素子３から発生した熱は、ゲート端子４、ソース端子５、ドレイン端子６およびアノード端子７から上方に放熱されるとともに、絶縁回路基板１０９ａの下方からも放熱されるように構成されている。なお、絶縁回路基板１０９ａは、本発明の「放熱部材」の一例である。また、パワーモジュール１０９は、本発明の「電力変換装置本体部」の一例である。また、第１０実施形態のその他の構成は、上記第１実施形態と同様である。
（第１１実施形態）
次に、図３５〜図３９を参照して、第１１実施形態について説明する。この第１１実施形態では、上記樹脂材１０により外形面が形成されている第１実施形態と異なり、外形面が、ケース状の下側ヒートスプレッダ１０９ｂおよびケース状の上側ヒートスプレッダ１０９ｃにより形成されている。なお、ケース状の下側ヒートスプレッダ１０９ｂおよびケース状の上側ヒートスプレッダ１０９ｃは、導電性および熱伝導性を有する金属からなる。
図３５および図３６に示すように、第１１実施形態によるパワーモジュール１１０では、絶縁回路基板１０９ａの表面上に、接合材８を介して半導体素子２、半導体素子３、およびドレイン端子６が接合されている。また、半導体素子２の表面上には、ゲート端子４およびソース端子５が接合材８を介して接合されている。また、半導体素子３の表面上には、接合材８を介してアノード端子７が接合されている。なお、パワーモジュール１１０は、本発明の「電力変換装置本体部」の一例である。
また、絶縁回路基板１０９ａの下面には、放熱機能を有する下側ヒートスプレッダ１０９ｂが配置されている。下側ヒートスプレッダ１０９ｂは、底面と側面とを有する箱形状（ケース状）に形成されている。また、下側ヒートスプレッダ１０９ｂ上には、接合材８を介して上側ヒートスプレッダ１０９ｃが配置されている。上側ヒートスプレッダ１０９ｃは、上面と側面とを有する箱形状（ケース状）に形成されている。また、上側ヒートスプレッダ１０９ｃの上面には、図３７に示すように、開口部１０９ｄが設けられている。そして、下側ヒートスプレッダ１０９ｂと上側ヒートスプレッダ１０９ｃとの内部に、半導体素子２および半導体素子３が収納されるように構成されている。これにより、半導体素子２および半導体素子３から発生される熱は、下側ヒートスプレッダ１０９ｂの下面および側面と、上側ヒートスプレッダ１０９ｃの上面および側面とから放熱されるように構成されている。なお、下側ヒートスプレッダ１０９ｂおよび上側ヒートスプレッダ１０９ｃは、本発明の「ケース部」の一例である。
また、図３８および図３９に示すように、下側ヒートスプレッダ１０９ｂと上側ヒートスプレッダ１０９ｃとの側面には、樹脂注入孔１０９ｅが設けられている。そして、樹脂注入孔１０９ｅから樹脂を注入することにより、下側ヒートスプレッダ１０９ｂおよび上側ヒートスプレッダ１０９ｃと、半導体素子２および半導体素子３との間の空間が、樹脂材１０ｆによって充填される。なお、ゲート端子４の上端面４ｃ、ソース端子５の上端面５ｃ、ドレイン端子６の上端面６ｃおよびアノード端子７の上端面７ｃは、樹脂材１０ｆの上面（上側ヒートスプレッダ１０９ｃの開口部１０９ｄ）から露出するように構成されている。
第１１実施形態では、上記のように、半導体素子２、半導体素子３、ゲート端子４、ソース端子５、ドレイン端子６、および、アノード端子７の側面を覆うとともに、ゲート端子４の上端面４ｃ、ソース端子５の上端面５ｃ、ドレイン端子６の上端面６ｃおよびアノード端子７の上端面７ｃを露出させるように、下側ヒートスプレッダ１０９ｂおよび上側ヒートスプレッダ１０９ｃ内に樹脂材１０ｆを充填する。これにより、半導体素子２、半導体素子３、ゲート端子４、ソース端子５、ドレイン端子６、および、アノード端子７が樹脂材１０ｆに覆われるとともに、樹脂材１０ｆがさらに下側ヒートスプレッダ１０９ｂおよび上側ヒートスプレッダ１０９ｃに覆われるので、外部からの衝撃に起因して半導体素子２および半導体素子３が破損するのをより抑制することができる。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記第１〜第１１実施形態では、ゲート端子、ソース端子、ドレイン端子およびアノード端子（カソード端子）の略平坦な上端面が樹脂材から露出する例を示したが、本発明はこれに限られない。本発明では、ゲート端子、ソース端子、ドレイン端子およびアノード端子（カソード端子）のうちの少なくとも１つの略平坦な上端面が樹脂材から露出していればよい。
また、上記第１〜第１１実施形態では、ゲート端子、ソース端子、ドレイン端子およびアノード端子（カソード端子）の略平坦な上端面が互いに同じ高さを有する例を示したが、本発明はこれに限られない。たとえば、ゲート端子、ソース端子、ドレイン端子およびアノード端子（カソード端子）の略平坦な上端面の高さが互いに異なっていてもよい。
また、上記第１〜第１１実施形態では、ゲート端子、ソース端子、ドレイン端子およびアノード端子（カソード端子）が柱形状部を有する例を示したが、本発明はこれに限られない。本発明では、ゲート端子、ソース端子、ドレイン端子およびアノード端子（カソード端子）が柱形状以外の柱状部を有していてもよい。
また、上記第１〜第１１実施形態では、ゲート端子、ソース端子、ドレイン端子およびアノード端子（カソード端子）の略平坦な上端面が樹脂材の上面と略同じ高さを有する例を示したが、本発明はこれに限られない。たとえば、ゲート端子、ソース端子、ドレイン端子およびアノード端子（カソード端子）の略平坦な上端面が樹脂材の上面から突出していてもよい。
また、上記第１〜第１１実施形態では、ドレイン端子が、ゲート端子、ソース端子およびアノード端子から離間している例を示したが、本発明はこれに限られない。本発明では、ゲート端子、ソース端子、ドレイン端子およびアノード端子が近接していてもよい。
また、上記第１〜第１１実施形態では、ドレイン端子、ゲート端子、ソース端子およびアノード端子のそれぞれの上端部の突出部を、柱形状部の外周面から周状に突出するように設けた例を示したが、本発明はこれに限られない。たとえば、突出部を、柱形状部の一方の側面のみに設けてもよい。また、突出部を柱形状部の外周面の全周にわたって設ける必要はない。したがって、突出部を柱形状部の外周面の一部に周状に設けてもよい。
また、上記第１〜第１１実施形態では、ドレイン端子、ゲート端子、ソース端子およびアノード端子のそれぞれの上端部に突出部を設けた例を示したが、本発明はこれに限られない。本発明では、ドレイン端子、ゲート端子、ソース端子およびアノード端子のいずれかの上端部のみに突出部を設けてもよい。
また、上記第１〜第１１実施形態では、半導体素子として、炭化ケイ素（ＳｉＣ）を主成分とするＳｉＣ基板上に形成され、高周波スイッチング可能なＦＥＴを用いる例を示したが、本発明はこれに限られない。たとえば、半導体素子として、窒化ガリウム（ＧａＮ）を主成分とするＧａＮ基板上に形成され、高周波スイッチング可能なＦＥＴを用いてもよい。また、半導体素子として、シリコン（Ｓｉ）を主成分とするＳｉ基板上に形成されるＭＯＳＦＥＴ（金属酸化膜型電界効果トランジスタ）を用いてもよい。また、半導体素子として、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）を用いてもよい。
また、上記第１〜第１１実施形態では、還流ダイオード素子として、ファーストリカバリーダイオード（ＦＲＤ）を用いる例を示したが、本発明はこれに限られない。たとえば、還流ダイオード素子として、ショットキーバリアダイオード（ＳＢＤ）を用いてもよい。本発明では、還流ダイオード素子として機能するダイオード素子であれば、ファーストリカバリーダイオード（ＦＲＤ）およびショットキーバリアダイオード（ＳＢＤ）以外の他のダイオード素子を用いてもよい。
また、上記第１〜第１１実施形態では、接合材が、Ａｕ−２０Ｓｎ、Ｚｎ−３０Ｓｎ、Ｐｂ−５Ｓｎ、有機層被覆ナノＡｇ粒子などからなる例を示したが、本発明はこれに限られない。たとえば、接合材として、半田箔やクリーム半田を用いてもよい。

Claims (20)

  1. 電極を有する電力変換用半導体素子と、
    前記電力変換用半導体素子の電極に電気的に接続され、側面と略平坦な上端面を有する上端部とを含む電極用導体と、
    前記電力変換用半導体素子と前記電極用導体の側面とを覆う樹脂からなる封止材とを備え、
    前記封止材は、前記封止材の上面において、前記電極用導体の略平坦な上端面を露出させるとともに、露出された前記電極用導体の略平坦な上端面を有する上端部には、側方に突出する突出部が設けられている、電力変換装置。
  2. 前記電極用導体は、上方に延びる柱形状を有し、
    前記電極用導体の上端部の前記突出部は、柱形状の前記電極用導体の外周面から周状に突出するように設けられている、請求項１に記載の電力変換装置。
  3. 前記電極用導体は、複数設けられており、
    前記突出部が設けられた複数の前記電極用導体の略平坦な上端面は、互いに略同じ高さを有する、請求項１または２に記載の電力変換装置。
  4. 前記突出部が設けられた前記電極用導体の略平坦な上端面は、前記封止材の上面と略同じ高さを有する、請求項１に記載の電力変換装置。
  5. 前記封止材の上面に露出された前記電極用導体の上端面において、外部との電気的接続が行われるように構成されている、請求項１〜４のいずれか１項に記載の電力変換装置。
  6. 前記電力変換用半導体素子の電極は、前記電力変換用半導体素子の主表面に設けられた表面電極と、前記電力変換用半導体素子の裏面に設けられた裏面電極とを含み、
    前記電極用導体は、
    前記電力変換用半導体素子の主表面において前記表面電極に接合材を介して接続された状態で上方に延びるとともに、前記封止材から露出される略平坦な上端面と前記突出部とを有する第１電極用導体と、
    前記電力変換用半導体素子の裏面の前記裏面電極に電気的に接続された状態で前記電力変換用半導体素子から離間した位置から上方に延びるとともに、前記封止材から露出される略平坦な上端面と前記突出部とを有する第２電極用導体とを含む、請求項１〜５のいずれか１項に記載の電力変換装置。
  7. 前記電力変換用半導体素子は、制御電極と第１電極と第２電極とを有する電圧駆動型トランジスタ素子を含み、
    前記第１電極用導体は、前記電圧駆動型トランジスタ素子の主表面において、前記制御電極および前記第１電極の少なくともいずれかからなる前記表面電極に前記接合材を介して接続された状態で、上方に延びるとともに、前記略平坦な上端面と前記突出部とを有する第１トランジスタ電極用導体を含み、
    前記第２電極用導体は、前記電力変換用半導体素子の裏面の前記第２電極からなる前記裏面電極に電気的に接続された状態で、前記電圧駆動型トランジスタ素子から離間した位置から上方に延びるとともに、前記略平坦な上端面と前記突出部とを有する第２トランジスタ電極用導体を含み、
    前記封止材は、前記電圧駆動型トランジスタ素子と、前記第１トランジスタ電極用導体および前記第２トランジスタ電極用導体の側面とを覆うとともに、前記封止材の上面において、前記第１トランジスタ電極用導体および前記第２トランジスタ電極用導体の略平坦な上端面を露出させるように形成されている、請求項６に記載の電力変換装置。
  8. 前記第１電極はソース電極であり、前記第２電極はドレイン電極であり、
    前記第１トランジスタ電極用導体は、前記電圧駆動型トランジスタ素子の主表面において前記制御電極および前記ソース電極にそれぞれ接続され、上方に延びるとともに、前記略平坦な上端面と前記突出部とを有する制御電極用導体およびソース電極用導体を含み、
    前記第２トランジスタ電極用導体は、前記電力変換用半導体素子の裏面の前記ドレイン電極に電気的に接続された状態で、前記電圧駆動型トランジスタ素子から離間した位置から上方に延びるとともに、前記略平坦な上端面と前記突出部とを有するドレイン電極用導体を含む、請求項７に記載の電力変換装置。
  9. 前記封止材は、前記ソース電極用導体の側面を取り囲むように覆うとともに、前記ドレイン電極用導体の側面の少なくとも一部を覆うように形成されており、
    前記制御電極用導体、前記ソース電極用導体および前記ドレイン電極用導体の前記略平坦な上端面は、前記封止材から露出されるように形成されている、請求項８に記載の電力変換装置。
  10. 前記電圧駆動型トランジスタ素子と前記電極用導体と前記樹脂からなる封止材とを含む電力変換装置本体部をさらに備え、
    前記ドレイン電極用導体は、前記電力変換装置本体部の端部近傍に配置されている、請求項８または９に記載の電力変換装置。
  11. 前記電力変換用半導体素子は、第１ダイオード電極および第２ダイオード電極とを有する還流ダイオード素子をさらに含み、
    前記第１電極用導体は、前記還流ダイオード素子の主表面において前記第１ダイオード電極からなる前記表面電極に前記接合材を介して接続された状態で、上方に延びるとともに、前記略平坦な上端面を有する第１ダイオード電極用導体を含み、
    前記第２電極用導体は、前記還流ダイオード素子の裏面の前記第２ダイオード電極からなる前記裏面電極に電気的に接続された状態で、前記還流ダイオード素子から離間した位置から上方に延びるとともに、前記略平坦な上端面を有する第２ダイオード電極用導体を含み、
    前記封止材は、前記還流ダイオード素子と、前記第１ダイオード電極用導体および前記第２ダイオード電極用導体の側面とを覆うとともに、前記封止材の上面において、前記第１ダイオード電極用導体および前記第２ダイオード電極用導体の略平坦な上端面を露出させるように形成されている、請求項６〜１０のいずれか１項に記載の電力変換装置。
  12. 前記電力変換用半導体素子と前記電極用導体と前記樹脂からなる封止材とを含む電力変換装置本体部をさらに備え、
    前記封止材は、電力変換装置本体部の外形面を構成するように設けられている、請求項１〜１１のいずれか１項に記載の電力変換装置。
  13. 前記電力変換用半導体素子および前記電極用導体を取り囲むように設けられたケース部をさらに備え、
    前記封止材は、前記電力変換用半導体素子と前記電極用導体の側面とを覆うとともに、前記電極用導体の上端面を露出させるように、前記ケース部内に充填されている、請求項１〜１２のいずれか１項に記載の電力変換装置。
  14. 前記電力変換用半導体素子の裏面側に配置された放熱部材をさらに備え、
    前記電力変換用半導体素子の主表面側に配置された電極用導体の略平坦な上端面と、前記電力変換用半導体素子の裏面側に配置された放熱部材との両方から前記電力変換用半導体素子で発生した熱を放熱可能なように構成されている、請求項１〜１３のいずれか１項に記載の電力変換装置。
  15. 前記放熱部材は、前記電力変換用半導体素子の裏面に接合材を介して接合されている、請求項１４に記載の電力変換装置。
  16. 前記放熱部材は、絶縁物を含まない金属板により構成されている、請求項１４または１５に記載の電力変換装置。
  17. 前記封止材は、前記放熱部材を取り囲むとともに前記放熱部材の表面を露出させるように配置されている、請求項１４〜１６のいずれか１項に記載の電力変換装置。
  18. 前記電力変換用半導体素子は、ＳｉＣまたはＧａＮからなる半導体により形成されている、請求項１〜１７のいずれか１項に記載の電力変換装置。
  19. 前記封止材の上面から露出された前記電極用導体の上端面は、配線基板に電気的に接続されている、請求項１〜１８のいずれか１項に記載の電力変換装置。
  20. 前記封止材の上面から露出された前記電極用導体の上端面は、配線基板とバンプ電極により電気的に接続されている、請求項１９に記載の電力変換装置。
JP2011519849A 2009-06-19 2010-06-18 電力変換装置 Pending JPWO2010147201A1 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009146953 2009-06-19
JP2009146952 2009-06-19
JP2009146952 2009-06-19
JP2009146953 2009-06-19
PCT/JP2010/060335 WO2010147201A1 (ja) 2009-06-19 2010-06-18 電力変換装置

Publications (1)

Publication Number Publication Date
JPWO2010147201A1 true JPWO2010147201A1 (ja) 2012-12-06

Family

ID=43356516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011519849A Pending JPWO2010147201A1 (ja) 2009-06-19 2010-06-18 電力変換装置

Country Status (4)

Country Link
US (1) US20130207121A1 (ja)
JP (1) JPWO2010147201A1 (ja)
CN (1) CN102460694A (ja)
WO (1) WO2010147201A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130013189A (ko) * 2011-07-27 2013-02-06 삼성전자주식회사 파워 반도체 소자
JP2013157346A (ja) * 2012-01-26 2013-08-15 Jtekt Corp 半導体装置
US11189537B2 (en) * 2012-03-21 2021-11-30 Infineon Technologies Ag Circuit package, an electronic circuit package, and methods for encapsulating an electronic circuit
JP2014120638A (ja) * 2012-12-18 2014-06-30 Rohm Co Ltd パワーモジュール半導体装置およびその製造方法
JP2014157927A (ja) * 2013-02-15 2014-08-28 Denso Corp 半導体装置及びその製造方法
JP2015162609A (ja) * 2014-02-27 2015-09-07 株式会社東芝 半導体装置
JP6274986B2 (ja) * 2014-06-26 2018-02-07 三菱電機株式会社 パワー半導体モジュールおよびその製造方法
KR101755769B1 (ko) * 2014-10-29 2017-07-07 현대자동차주식회사 양면 냉각 파워 모듈 및 이의 제조 방법
JP6344215B2 (ja) * 2014-11-21 2018-06-20 株式会社デンソー 半導体装置及びパワーモジュール
EP3032581B1 (de) * 2014-12-11 2019-10-09 Dr. Johannes Heidenhain GmbH Schaltzellenanordnung für Wechselrichter
JP6874467B2 (ja) * 2017-03-29 2021-05-19 株式会社デンソー 半導体装置とその製造方法
US11482479B2 (en) * 2017-04-24 2022-10-25 Rohm Co., Ltd. Semiconductor device
JP6904122B2 (ja) * 2017-07-12 2021-07-14 株式会社デンソー 半導体装置の製造方法
JP6999462B2 (ja) * 2018-03-26 2022-01-18 日立Astemo株式会社 パワー半導体装置
WO2021191946A1 (ja) * 2020-03-23 2021-09-30 太陽誘電株式会社 パワーモジュール

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223321A (ja) * 1999-11-29 2001-08-17 Matsushita Electric Ind Co Ltd 半導体パッケージ及び半導体パッケージの製造方法
JP2003133514A (ja) * 2001-10-23 2003-05-09 Matsushita Electric Ind Co Ltd パワーモジュール
JP2006120970A (ja) * 2004-10-25 2006-05-11 Toyota Motor Corp 半導体モジュールとその製造方法
JP2007059951A (ja) * 2006-12-04 2007-03-08 Ibiden Co Ltd 半導体チップ実装用回路基板
JP2008533694A (ja) * 2004-11-23 2008-08-21 シリコニックス インコーポレーテッド カップ形状のリードフレームとメサおよび谷を有するリードフレームとの間に置かれたダイを含む半導体パッケージ
JP2009043820A (ja) * 2007-08-07 2009-02-26 Rohm Co Ltd 高効率モジュール

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132424A (ja) * 1992-10-16 1994-05-13 Fuji Electric Co Ltd スイッチング半導体装置
JP4408475B2 (ja) * 1999-02-23 2010-02-03 三洋電機株式会社 ボンディングワイヤを採用しない半導体装置
JP2002252318A (ja) * 2001-02-27 2002-09-06 Nec Kansai Ltd チップ型半導体装置
JP3759131B2 (ja) * 2003-07-31 2006-03-22 Ｎｅｃエレクトロニクス株式会社 リードレスパッケージ型半導体装置とその製造方法
JP4680816B2 (ja) * 2006-03-31 2011-05-11 三菱電機株式会社 半導体装置
JP4826426B2 (ja) * 2006-10-20 2011-11-30 株式会社デンソー 半導体装置
JP5012772B2 (ja) * 2008-11-28 2012-08-29 三菱電機株式会社 半導体装置の製造方法および半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223321A (ja) * 1999-11-29 2001-08-17 Matsushita Electric Ind Co Ltd 半導体パッケージ及び半導体パッケージの製造方法
JP2003133514A (ja) * 2001-10-23 2003-05-09 Matsushita Electric Ind Co Ltd パワーモジュール
JP2006120970A (ja) * 2004-10-25 2006-05-11 Toyota Motor Corp 半導体モジュールとその製造方法
JP2008533694A (ja) * 2004-11-23 2008-08-21 シリコニックス インコーポレーテッド カップ形状のリードフレームとメサおよび谷を有するリードフレームとの間に置かれたダイを含む半導体パッケージ
JP2007059951A (ja) * 2006-12-04 2007-03-08 Ibiden Co Ltd 半導体チップ実装用回路基板
JP2009043820A (ja) * 2007-08-07 2009-02-26 Rohm Co Ltd 高効率モジュール

Also Published As

Publication number Publication date
WO2010147201A1 (ja) 2010-12-23
CN102460694A (zh) 2012-05-16
US20130207121A1 (en) 2013-08-15

Similar Documents

Publication Publication Date Title
JPWO2010147201A1 (ja) 電力変換装置
JP5678884B2 (ja) 電力変換装置
US9762140B2 (en) Semiconductor device
WO2010147202A1 (ja) 電力変換装置
EP3107120B1 (en) Power semiconductor module
US20090057929A1 (en) Semiconductor device
US8373197B2 (en) Circuit device
US11362008B2 (en) Power semiconductor module embedded in a mold compounded with an opening
JP2002141463A (ja) 半導体モジュール
JP2021141222A (ja) 半導体モジュール
US20210327781A1 (en) Semiconductor module circuit structure
WO2016203743A1 (ja) 半導体装置
JP2017174951A (ja) 半導体装置
KR101897639B1 (ko) 파워 모듈
US20210358835A1 (en) Semiconductor device
JP2021180260A (ja) 半導体装置
US9362221B2 (en) Surface mountable power components
WO2024043008A1 (ja) 半導体装置
US11887902B2 (en) Semiconductor device
JP7154202B2 (ja) 非絶縁型パワーモジュール
US20200266130A1 (en) Semiconductor device
WO2023095681A1 (ja) 半導体装置
US20210118837A1 (en) Semiconductor device
JP2021174885A (ja) 半導体モジュール及び半導体モジュールの製造方法
JP2003347507A (ja) 半導体パワーデバイス

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20131112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140325