JP2001223321A - 半導体パッケージ及び半導体パッケージの製造方法 - Google Patents

半導体パッケージ及び半導体パッケージの製造方法

Info

Publication number
JP2001223321A
JP2001223321A JP2000357484A JP2000357484A JP2001223321A JP 2001223321 A JP2001223321 A JP 2001223321A JP 2000357484 A JP2000357484 A JP 2000357484A JP 2000357484 A JP2000357484 A JP 2000357484A JP 2001223321 A JP2001223321 A JP 2001223321A
Authority
JP
Japan
Prior art keywords
semiconductor
electrode
columnar
semiconductor package
package according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000357484A
Other languages
English (en)
Other versions
JP3971568B2 (ja
Inventor
Kazuhiro Nobori
一博 登
Yoshinori Sakai
良典 酒井
Kazuo Arisue
一夫 有末
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000357484A priority Critical patent/JP3971568B2/ja
Publication of JP2001223321A publication Critical patent/JP2001223321A/ja
Application granted granted Critical
Publication of JP3971568B2 publication Critical patent/JP3971568B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体を一つ又は複数個用いて構成され、簡
単な構造で放熱効果に優れ、品質の安定した半導体パッ
ケージ及び半導体パッケージの製造方法を提供する。 【解決手段】 両面に電極を有する半導体１の片方の電
極と放熱板１０，１４，４０を直に接合し半導体の熱を
早く吸収拡散させて放熱効果を向上させると共に、接続
もワイヤボンディングのワイヤより太く電流容量の大き
いものを用いることにより、回路基板への接続端子とし
ても利用する。また、セラミックを放熱板として用い、
異なる機能の半導体を同時に実装する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子機器に用いる
半導体のパッケージ及び半導体パッケージの製造方法に
関する。
【０００２】
【従来の技術】近年、電子機器の回路形成において半導
体は不可欠な部品であり実装形態も種々検討、使用され
ている。従来の技術として図１２に示すようなパッケー
ジ形態で取り扱いと実装をしやすくしたものが用いられ
ている。
【０００３】以下図面を参照しながら、上述した従来の
方法の一例について説明する。
【０００４】図１２は従来の半導体パッケージの形態の
断面を示すものである。
【０００５】半導体１は片面に上側第１電極（上ａ電
極）２と上側第２電極（上ｂ電極）３を、他の面の全体
に下電極５を有している。回路基板７は両面に所定の回
路パターンを有しており、両面の間はスルーホール導体
（図示せず）により接合され、両面で一つの回路を形成
している。さらに、回路基板７には他の電気回路と接続
するための接続体として回路パターンに金、銀、銅、若
しくは、半田を主材料とするボール８を接合して他の電
気回路と接続しやすくしているものもある。
【０００６】これら半導体１と回路基板７を接合して半
導体パッケージとするが、まず、下電極５は、半田６に
よって回路基板７の回路パターンに接合される。下電極
５と回路パターンの接合は半田６以外に導電ペースト、
若しくは金を用いることもある。
【０００７】一方、上側第１電極（上ａ電極）２と上側
第２電極（上ｂ電極）３は一般的には金線又はアルミニ
ウム線４を用いてワイヤボンディング法で回路パターン
にそれぞれ接続される。
【０００８】次に、半導体１を主とする回路構成部を保
護するために、絶縁樹脂９を用いて接合している金線又
はアルミニウム線４を変形させないように、回路基板７
の半導体１の実装面側を覆い、保護と取り扱い性を向上
させて半導体パッケージが形成される。
【０００９】絶縁樹脂９の供給は、金型を用いて成形す
る方法、溶けた樹脂を流し込む方法、又は、粉末若しく
は粒状の樹脂を半導体１の上面に置いたのち加熱溶融さ
せて全体を覆う方法等が有る。
【００１０】
【発明が解決しようとする課題】しかしながら、上記の
ような構成では、半導体の発熱量が大きくなると、回路
基板では放熱効果が小さく、また熱伝導性の良いセラミ
ックで形成された回路基板を用いて放熱板等に放熱する
としても、回路パターン形成が重視され、放熱の配慮が
少なくなり放熱ロスが生じやすい。また、金線又はアル
ミニウム線を放熱に利用しようとしても金線又はアルミ
ニウム線はワイヤボンディングするためには線径の太さ
に限界があり、それぞれの線径の許容電流容量内で使用
しなければならない。電源回路のように大電流に対応す
る場合は、一カ所の電極に複数本の接合が必要となる。
さらに、電流値が大きくなるに従い、安全性、信頼性確
保のために電極間距離の確保が必要であるが、金線又は
アルミニウム線を用いる場合は、ワイヤボンディング時
の線形状のばらつき、その後の加工工程中における変形
等により電極間距離の確保が難しいと言う問題点があ
る。
【００１１】従って、本発明の目的は、上記問題を解決
することにあって、半導体を一つ又は複数個用いて構成
され、簡単な構造で放熱効果に優れ、品質の安定したも
のとすることができる半導体パッケージ及び半導体パッ
ケージの製造方法を提供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本発明は以下のように構成する。
【００１３】本発明の第１態様によれば、上下両面に電
極をそれぞれ有する第１半導体と、上記第１半導体の下
面電極を接合材を用いて接合した放熱板と、上記第１半
導体の上面電極と上記放熱板のそれぞれに接合された柱
状又は球状電極とを備えるようにしたことを特徴とする
半導体パッケージを提供する。
【００１４】本発明の第２態様によれば、上記柱状又は
球状電極の先端の一部を露出するように封止樹脂で上記
第１半導体及び上記放熱板の上記第１半導体を接合した
面が覆われている第１の態様に記載の半導体パッケージ
を提供する。
【００１５】本発明の第３態様によれば、上記第１半導
体とは同一種類であり、上下両面に電極をそれぞれ有す
る第２半導体をさらに備えて、上記放熱板は、セラミッ
クに、金、銀、銅、ニッケル、タングステンの単独又は
組み合わせの材質で同一極の電気回路が配置され、上記
同一極の電気回路に、上記第１及び第２半導体の上記下
面電極が接合材を用いて接合されているようにした第１
又は２の態様に記載の半導体パッケージを提供する。
【００１６】本発明の第４態様によれば、上記第１半導
体とは異なる種類であり、上下両面に電極をそれぞれ有
する第３半導体をさらに備えて、上記放熱板は、セラミ
ックに、金、銀、銅、ニッケル、タングステンの単独又
は組み合わせの材質で互いに独立した複数極の電気回路
を配置し、上記放熱板の上記複数極の電気回路のそれぞ
れに上記異種の上記第１及び第３半導体の上記下面電極
が接合材を用いて接合されているようにした第１又は２
の態様に記載の半導体パッケージを提供する。
【００１７】本発明の第５態様によれば、上記放熱板は
セラミックの積層構造とし、その表面に金、銀、銅、ニ
ッケル、タングステンの単独又は組み合わせの材質で、
上記半導体と上記柱状又は球状電極用の回路が配置さ
れ、上記セラミックの層間に上記放熱板の表面の電極と
同じ材質で上記表面の回路とつながる導体層が配置され
て、上記半導体の放熱を上記セラミックと上記導体層の
両方で行うようにした第１〜４のいずれかの態様に記載
の半導体パッケージを提供する。
【００１８】本発明の第６態様によれば、上記放熱板の
材質は、銅、銅合金、アルミニウム、アルミニウム合金
のいずれかの単独材料より構成するか、又は、それらの
金属のいずれかの表面処理を施した第１又は２の態様に
記載の半導体パッケージを提供する。
【００１９】本発明の第７態様によれば、封止樹脂で上
記柱状又は球状電極を覆った後、上記封止樹脂の一部、
及び、上記柱状又は球状電極の一部を同時に除去して、
上記柱状又は球状電極を露出させて電気的接続部を構成
するようにした第１，３〜６のいずれかの態様に記載の
半導体パッケージを提供する。
【００２０】本発明の第８態様によれば、上記柱状又は
球状電極の先端を平滑押しして高さが揃えられている第
１〜７のいずれかの態様に記載の半導体パッケージを提
供する。
【００２１】本発明の第９態様によれば、上記柱状又は
球状電極は、その内部と外部とで硬さが異なる材料より
構成されている第１〜８のいずれかの態様に記載の半導
体パッケージを提供する。
【００２２】本発明の第１０態様によれば、上記柱状又
は球状電極は、その内部と外部とで溶融温度が異なる材
料より構成されている第１〜８のいずれかの態様に記載
の半導体パッケージを提供する。
【００２３】本発明の第１１態様によれば、上記第１半
導体とは異なる種類であり、下面電極の電流電圧特性が
上記第１半導体と同じであり、上下両面に電極をそれぞ
れ有する第４半導体をさらに備えて、上記第１及び第４
半導体の上記下面電極が接合材を用いて上記放熱板に接
合されているようにした第１〜３のいずれかの態様に記
載の半導体パッケージを提供する。
【００２４】本発明の第１２態様によれば、上記放熱板
は、上記半導体を接合する面の反対面の表面が凹凸にな
っている第１〜１１のいずれかの態様に記載の半導体パ
ッケージを提供する。
【００２５】本発明の第１３態様によれば、上記半導体
の上面電極と、上記柱状又は球状電極との間に、複数の
バンプを配置するようにした第１〜１２のいずれかの態
様に記載の半導体パッケージを提供する。
【００２６】本発明の第１４態様によれば、上下両面に
電極をそれぞれ有する半導体の下面電極を接合材を用い
て放熱板に接合し、上記半導体の上面電極と上記放熱板
のそれぞれに柱状又は球状電極を接合するようにしたこ
とを特徴とする半導体パッケージの製造方法を提供す
る。
【００２７】本発明の第１５態様によれば、上記半導体
の上記上面電極と上記放熱板のそれぞれに柱状又は球状
電極を接合したのち、上記柱状又は球状電極の先端の一
部を露出するように封止樹脂で上記半導体及び上記放熱
板の上記半導体を接合した面を覆うようにした第１４の
態様に記載の半導体パッケージの製造方法を提供する。
【００２８】本発明の第１６態様によれば、上記第１半
導体を上記放熱板に接合するとき、上記第１半導体とは
同一種類であり、上下両面に電極をそれぞれ有する第２
半導体の下面電極を接合材を用いて上記放熱板に接合
し、セラミックに、金、銀、銅、ニッケル、タングステ
ンの単独又は組み合わせの材質で同一極の電気回路を有
する上記放熱板の上記同一極の電気回路に、上記第１及
び第２半導体を接合するようにした第１４又は１５の態
様に記載の半導体パッケージの製造方法を提供する。
【００２９】本発明の第１７態様によれば、上記第１半
導体を上記放熱板に接合するとき、上記第１半導体とは
異なる種類であり、上下両面に電極をそれぞれ有する第
３半導体の下面電極を接合材を用いて上記放熱板に接合
し、セラミックに、金、銀、銅、ニッケル、タングステ
ンの単独又は組み合わせの材質で互いに独立した複数極
の電気回路を形成し、上記放熱板の上記複数極の電気回
路のそれぞれに上記第１及び第３半導体をそれぞれ接合
するようにした第１４又は１５の態様に記載の半導体パ
ッケージの製造方法を提供する。
【００３０】本発明の第１８態様によれば、上記半導体
と上記放熱板とを接合する前に、積層構造のセラミック
の上記放熱板の表面に、金、銀、銅、ニッケル、タング
ステンの単独又は組み合わせの材質で、上記半導体と上
記柱状又は球状電極用の回路を形成し、上記セラミック
の層間に、上記放熱板の表面の電極と同じ材質で上記表
面の回路とつながる導体層を形成して、上記半導体の放
熱を上記セラミックと上記導体層の両方で行うようにし
た第１４〜１７のいずれかの態様に記載の半導体パッケ
ージの製造方法を提供する。
【００３１】本発明の第１９態様によれば、上記半導体
と上記放熱板とを接合する前に、銅、銅合金、アルミニ
ウム、アルミニウム合金のいずれかの単独材料より上記
放熱板を構成するか、又は、それらの金属のいずれかの
金属に表面処理を施した材料より上記放熱板を構成する
ようにした第１４又は１６の態様に記載の半導体パッケ
ージの製造方法を提供する。
【００３２】本発明の第２０態様によれば、上記半導体
の上記上面電極と上記放熱板のそれぞれに上記柱状又は
球状電極を接合したのち、封止樹脂で上記柱状又は球状
電極を覆い、その後、上記封止樹脂の一部、及び、上記
柱状又は球状電極の一部を同時に除去して、上記柱状又
は球状電極を露出させて電気的接続部を形成するように
した第１４〜１９のいずれかの態様に記載の半導体パッ
ケージの製造方法を提供する。
【００３３】本発明の第２１態様によれば、上記半導体
の上記上面電極と上記放熱板のそれぞれに上記柱状又は
球状電極を接合したのち、上記柱状又は球状電極の先端
を平滑押しして、高さを揃えるようにした第１４〜２０
のいずれかの態様に記載の半導体パッケージの製造方法
を提供する。
【００３４】本発明の第２２態様によれば、上記半導体
の上記上面電極と上記放熱板のそれぞれに、上記柱状又
は球状電極を接合するとき、内部と外部とで硬さが異な
る材料より構成されている上記柱状又は球状電極を使用
するようにした第１４〜２１のいずれかの態様に記載の
半導体パッケージの製造方法を提供する。
【００３５】本発明の第２３態様によれば、上記半導体
の上記上面電極と上記放熱板のそれぞれに、上記柱状又
は球状電極を接合するとき、内部と外部とで溶融温度が
異なる材料より構成されている上記柱状又は球状電極を
使用するようにした第１４〜２１のいずれかの態様に記
載の半導体パッケージの製造方法を提供する。
【００３６】本発明の第２４態様によれば、上記半導体
と上記放熱板とを接合するとき、上記放熱板上に、上下
両面に電極をそれぞれ有しかつ上記半導体とは異なる種
類でかつ下面電極の電流電圧特性が同じ別の半導体の下
面電極を接合材を用いて接合するようにした第１４〜１
６のいずれかの態様に記載の半導体パッケージの製造方
法を提供する。
【００３７】本発明の第２５態様によれば、上記放熱板
は、上記半導体を接合する面の反対面の表面に凹凸を設
けるようにした第１４〜２４のいずれかの態様に記載の
半導体パッケージの製造方法を提供する。
【００３８】本発明の第２６態様によれば、上記半導体
の上面電極に複数のバンプを形成した後、上記柱状又は
球状電極を、上記複数のバンプを介して、上記半導体の
上面電極に接合するようにした第１４〜２５のいずれか
の態様に記載の半導体パッケージの製造方法を提供す
る。
【００３９】
【発明の実施の形態】以下に、本発明にかかる実施の形
態にかかる半導体パッケージ及び該半導体パッケージの
製造方法を図面に基づいて詳細に説明する。
【００４０】（第１実施形態）図１は、本発明の第１実
施形態における半導体パッケージの平面図、図２はその
半導体パッケージの断面図を示すものである。
【００４１】本発明の第１実施形態における半導体パッ
ケージは、上下両面に電極をそれぞれ有する半導体１の
下面電極を接合材例えば半田を用いて放熱板１０に接合
し、半導体１の上面電極２，３と放熱板１０に柱状又は
球状電極１１を接合するようにしたものである。
【００４２】金属放熱板１０は、銅、銅合金、アルミニ
ウム、アルミニウム合金のいずれかの材質より構成され
る。金属放熱板１０と、上下両面に電極をそれぞれ有す
る半導体１の下電極とを半田で接合する。半田により形
成される層厚は、できるだけ薄くすることにより、熱伝
導性を向上させるようにする。上記接合材の他の例とし
ては、導電ペースト又は金などがある。上記接合材を半
田にする場合には、熱伝導性が良く、半導体との接合性
（くっつきやすさ）も良く、かつ、耐熱性も良い。特
に、ＡＣサーボーモータなどの産業用モータのドライバ
に本実施形態を適用する場合には、モータがロックして
発熱したときには１２０度程度の高温に接合材がさらさ
れることになり、このような場合には半田が好ましい。
また、上記接合材を金にする場合には、熱伝導性を高
く、電気抵抗性を低くすることができる。
【００４３】半導体１の上側第１電極（上ａ電極）２及
び上側第２電極（上ｂ電極）３と金属放熱板１０に、そ
れぞれ、金、銀、銅、アルミニウムのいずれかの材質を
主成分とする金属で構成される柱状又は球状電極１１
を、超音波振動、半田、導電ペーストのいずれかを用い
て接合する。導電ペーストは、金若しくは銀等の金属粉
末と一般的には熱硬化性及び絶縁性を有するエポキシ樹
脂又はシリコーン樹脂とが混合され、導電性と接着性を
有するものである。
【００４４】柱状又は球状電極１１の半導体１、金属放
熱板１０と接合されない方の先端部は、半導体パッケー
ジとして完成後、回路基板との接合に用いる。その為
に、個々の柱状又は球状電極１１の高さには、段差がな
いように、すなわち、ほぼ同一高さとすることが必要で
ある。
【００４５】なお、異種の半導体１であっても、下電極
にかかる電流電圧特性が同じであれば金属放熱板１０上
に混載実装が可能である。
【００４６】このような構成によれば、半導体１の下面
電極を半田を用いて放熱板１０に接合し、半導体１の上
面電極２，３と放熱板１０に柱状又は球状電極１１を接
合するようにしたので、金属放熱板１０を用いることに
より、半導体１は直に半田のみを介して金属放熱板１０
に接合されることになり、半導体１の熱は極めて早く金
属放熱板１０に伝わり、さらに放熱板１０の全体に広が
り、放熱板１０の表面より放熱され、半導体１の温度上
昇を防止することができる。また、金属放熱板１０に接
続端子を接合して金属放熱板１０を下電極の導電体とし
ても利用できるという作用を有する。
【００４７】（第２実施形態）図３は、本発明の第２実
施形態における半導体パッケージにおいて絶縁性の封止
樹脂１２を用いるときの断面図である。
【００４８】本発明の第２実施形態における半導体パッ
ケージは、上記第１実施形態の半導体パッケージに対し
て、柱状又は球状電極１１の一部を露出するように封止
樹脂１２で覆うようにしたものである。
【００４９】すなわち、上記第１実施形態の柱状又は球
状電極１１の接合後、柱状又は球状電極１１の回路基板
との接合側の端部が、例えば、５０〜２００μｍ程度突
出することにより、突出部１３を形成するように、金型
若しくは治具を用いて封止樹脂１２で上記半導体１を覆
う。
【００５０】金型を用いる場合は、金型のキャビティ内
に予め第１実施形態の半導体パッケージを配置したの
ち、一般にインジェクション成型法で溶融した封止樹脂
１２を上記キャビティ内に注入したのち、冷却固化させ
る。また、治具を用いる場合は、上記金属放熱板１０の
周囲を封止樹脂１２と接合しない材料で囲い、溶融した
封止樹脂１２をその中に流し込んだのち冷却固化させる
か、又は、粉末若しくは粒状の封止樹脂１２を規定量そ
の中に入れた後、加熱、溶融したのち冷却固化させる。
【００５１】このような構成によれば、上下両面に電極
を有する半導体１の下面電極を半田を用いて放熱板１０
に接合し、半導体１の上面電極２，３と放熱板１０に柱
状又は球状電極１１を接合した後、柱状又は球状電極１
１の一部である突出部１３を露出するように封止樹脂１
２で覆うようにしたので、半導体１、柱状又は球状電極
１１の先端部１３を残して封止樹脂１２で覆うことによ
り、各部品の変形、傷、吸湿、ほこり等に対する保護
と、完成後の半導体パッケージとして取り扱うときの取
り扱いが容易とすることができる。
【００５２】（第３実施形態）図４、図５は、本発明の
第３実施形態における半導体パッケージにおいて絶縁性
のセラミック放熱板１４を用いる平面図と断面図であ
る。
【００５３】図４、図５において、セラミック放熱板１
４の上面には、半導体１（１Ａ，１Ｂ）の下電極を接合
する電極回路１５（１５Ａ，１５Ｂ）を、金、銀、銅、
ニッケル、若しくはタングステン等を用いて形成する。
【００５４】半導体１を１つ実装するとき、又は、同一
種類の半導体１を複数実装するとき、又は、下電極側の
電流電圧特性が同じであるが異種の半導体１Ａ，１Ｂを
複数実装するとき、図１３に示すように、セラミック放
熱板１４の表面全体に前述の材料で同一極の電極回路１
５（１５Ａ又は１５Ｂ）を構成する。
【００５５】一方、下電極の電流電圧特性の異なる異種
の半導体１Ａ，１Ｂを複数実装するときには、図４に示
すごとく、それぞれの半導体１Ａ，１Ｂに対して、下電
極用の柱状又は球状電極１１を実装するための互いに独
立した複数極（異なる極）の電極回路１５Ａ，１５Ｂを
それぞれ形成する。
【００５６】何れの半導体１，１Ａ，１Ｂも形成された
回路１５，１５Ａ，１５Ｂ上に半田付けにより実装す
る。次に、半導体１，１Ａ，１Ｂ及び電極回路１５，１
５Ａ，１５Ｂ上に柱状又は球状電極１１を超音波振動、
半田、導電ペーストのいずれかを用いて接合する。
【００５７】電極回路１５を導電ペーストで形成するに
は、セラミック放熱板１４との強固な接合をさせること
により熱伝導性の向上が計れるため、６００〜１６００
℃で焼成する方法で導電ペースト内の樹脂分を焼き切
り、金属間結合をさせるのがよい。
【００５８】一般に、同一放熱板１４上に異種の半導体
１Ａ，１Ｂを実装するとき下電極の電流電圧特性が異な
る場合には、金属放熱板にはそのような実装を行うこと
が出来ない。ところが、上記した第３実施形態のような
構成によれば、放熱板１４には、セラミックに金、銀、
銅、ニッケル、若しくはタングステンの単独又は組み合
わせの材質で、全面又はその一部に同一極の電気回路１
５を形成するか、又は、複数極の電気回路１５Ａ，１５
Ｂを形成し、放熱板１４と半導体１，１Ａ，１Ｂの接
合、放熱板１４と柱状又は球状電極１１の接合を行うよ
うにしている。従って、セラミックの絶縁性、熱伝導
性、放熱性を利用して、放熱板１４の上に互いに独立し
た複数極を形成することにより、互いに独立したものと
なり、同一面実装が可能となる。また、放熱板１４その
ものが絶縁体であるため、上記第２実施形態を適用して
封止樹脂１２で覆うようにすれば、回路基板と接続する
柱状又は球状電極１１の先端部１３を除いて活電部が露
出せず、安全で、信頼性も向上するという作用を有す
る。また、同一極の電気回路１５を形成する場合には、
細い配線を無くすことができて許容電流を大きくするこ
とができるとともに、熱伝導の良い金属配線面積が拡大
することになり、放熱性を向上させることができる。
【００５９】（第４実施形態）図６を用いて、本発明の
第４実施形態における半導体パッケージを説明をする。
図６はセラミック放熱板１４を多層形成したものの断面
図である。
【００６０】第４実施形態における半導体パッケージ
は、セラミックを積層構造として放熱板４０を形成し、
放熱板４０の表面に金、銀、銅、ニッケル、タングステ
ンの単独又は組み合わせの材質で半導体１と柱状又は球
状電極用の電極を形成し、放熱板４０のセラミック層間
に表面の電極と同じ材質で表面の電極とつながる導体層
を形成して、半導体１の放熱をセラミックと導体層の両
方で行うようにするものである。
【００６１】放熱板４０のセラミックの多層化の方法は
通常用いられる方法と変わらないものである。例えば、
放熱板４０が上側セラミック板１４ａと下側セラミック
板１４ｂとより構成する場合、上側セラミック板１４ａ
に穴１６をあけ、上側セラミック板１４ａの表面に電極
回路１５Ｃを形成すると共に、穴１６の中にも電極回路
１５Ｃの形成材料と同じ材料を充填して導体層１５Ｄを
形成する。一方、下側セラミック板１４ｂの表面にも必
要な面積の電極回路を内部導体１７として形成したの
ち、上側セラミック板１４ａの上記導体層１５Ｄと下側
セラミック板１４ｂの内部導体１７とを電気的に接合さ
せつつ、図６のように、上側セラミック板１４ａと下側
セラミック板１４ｂとを一体化する。一体化の方法は、
電極回路１５Ｃ，１５Ｄ及び内部導体１７を形成するた
めの導電ぺーストの乾燥、焼成に伴い生じる接着力や他
の接着剤を用いて、セラミック板１４ａとセラミック板
１４ｂを接合する。他の方法として、セラミックのグリ
ーンシートを用いる方法で、前述の上側及び下側セラミ
ック板１４ａ，１４ｂをグリーンシートにそれぞれ置き
換え、同様の作業の後、６００〜１６００℃でセラミッ
クのグリーンシートと導電ペーストを同時に焼成して一
体化する。このように形成されたセラミック放熱板４０
に半導体１と柱状又は球状電極１１を図６のように実装
して完成する。
【００６２】この場合の半導体１の発熱は、まず、直接
接合されている電極回路１５Ｃに伝わり、穴１６内部の
導体層１５Ｄを介して内部導体１７に伝わり、さらにセ
ラミック板１４ｂに伝わり、下側セラミック板１４ｂの
下側の表面より放熱される。なお、図は２枚のセラミッ
ク板１４ａ，１４ｂで放熱板４０を構成したものである
が、同様の方法を繰り返すことで幾層もセラミック板を
積み重ねることも可能である。
【００６３】また、熱伝導はかならず、穴１６内部の導
体層１５Ｄを通じてのみ行われるのではなく、接合され
ている全ての部分を通じて行われることは言うまでもな
いことである。
【００６４】このように構成すれば、放熱板４０をセラ
ミックの積層構造とし、表面に金、銀、銅、ニッケル、
タングステンの単独、又は組み合わせの材質で半導体１
と柱状又は球状電極１１用の電極形成をし、セラミック
層間に上記表面の電極と同じ材質で表面の電極とつなが
る導体層１５Ｃ，１５Ｄ，１７を形成して、放熱をセラ
ミックの放熱板４０と導体層１５Ｃ，１５Ｄ，１７の両
方で行うようにしている。すなわち、放熱板４０のセラ
ミックの放熱性をさらに向上させるために、金属の熱伝
導性を利用して、半導体１で発生した熱を出来るだけ早
く放熱板４０の全体に伝達させるために、半導体１と接
続される放熱板４０の表面の電気回路１５Ｃとつながる
ように、放熱板４０のセラミックの内部にも熱伝導用の
金属層として導体層１５Ｄと内部導体１７とを設け、電
気回路１５Ｃから導体層１５Ｄと内部導体１７を介して
下側のセラミック板１４ｂに熱を伝達させることができ
て、熱拡散性を向上させることかでき、放熱性をさらに
良くすることができる。
【００６５】（第５実施形態）本発明の第５実施形態に
おける半導体パッケージは、上記放熱板の材質を、銅、
銅合金、アルミニウム、アルミニウム合金のいずれかの
単独材料より構成するか、又は、それらの金属のいずれ
かの表面処理を施したものである。銅、銅合金、アルミ
ニウム、若しくはアルミニウム合金は、加工性が良く切
削、鋳造等種々の加工法を用いることが出来るため、形
状の自由度が大きく、表面処理と組み合わせて使用範囲
の拡大が計れる。
【００６６】このように、上記放熱板の材質を銅、銅合
金、アルミニウム、アルミニウム合金のいずれかの単独
材料より構成するか、又は、それらの金属の表面処理を
施すことにより、半導体１が１つ、又は下面電極の電流
電圧特性が同じ半導体１を複数個実装する場合は、放熱
板そのものが導電体であってもよい。上記材料は、金属
の中でも熱伝導性、導電性が良く、熱の拡散が早く、半
田付けが容易であるため、より一層、半導体１の放熱効
果を達成することができる。
【００６７】（第６実施形態）図７（Ａ），（Ｂ）を用
いて、本発明の第６実施形態における半導体パッケージ
を説明をする。
【００６８】本発明の第６実施形態における半導体パッ
ケージは、図７（Ａ）に示すように、封止樹脂１２で柱
状又は球状電極１１を覆った後、図７（Ｂ）に示すよう
に、封止樹脂１２の一部、及び、柱状又は球状電極１１
の一部を同時に除去し、柱状又は球状電極１１の電極部
を露出させて接続部を形成するすなわち、図７（Ａ）に
おいては、金属放熱板１０又はセラミック放熱板１４の
電極回路上に実装された半導体１と柱状又は球状電極１
１は、金型又は治具を用いて上記第２実施形態に記載し
たように封止樹脂１２で覆う。封止樹脂１２は、少なく
とも柱状又は球状電極１１の先端部を覆う量とし、出来
れば図７（Ａ）のように、先端部に余裕を持った量とす
るのが望ましい。次に、図７（Ｂ）においては、図７
（Ａ）において形成された柱状又は球状電極１１の一部
と封止樹脂１２の上部の一部１８を除去して、平滑面１
９と柱状又は球状電極１１の端面露出の形成を行う。
【００６９】除去部１８の除去動作は、回転又は往復運
動する刃物による切削除去や、研磨ペーパを回転させて
除去する研削除去により行うことができる。
【００７０】これらの除去動作は、金属放熱板１０又は
セラミック放熱板１４の下面、すなわち下基準で加工す
れば、全体高さが同じものが出来、封止樹脂１２の量の
多少を厳密に考慮する必要はない。
【００７１】このように構成すれば、封止樹脂１２で柱
状又は球状電極１１を覆った後、封止樹脂１２の一部、
及び、柱状又は球状電極１１の一部を同時に除去し、電
極部を露出させて接続部を形成するようにしたので、電
極高さを精度良く揃えることができる。すなわち、柱状
又は球状電極１１を半導体１及び金属放熱板１０又はセ
ラミック放熱板１４の電極回路上に実装することにより
複数の電極１１間で高さを揃えることは極めて難しい
が、封止樹脂１２の一部と共にすべての電極１１の一部
を除去することにより、すべての電極１１の高さを揃え
ることができ、実装に必要な精度を十分満足させること
ができる。
【００７２】（第７実施形態）図８（Ａ），（Ｂ）を用
いて、本発明の第７実施形態における半導体パッケージ
を説明をする。本発明の第７実施形態における半導体パ
ッケージは、柱状又は球状電極１１を半導体１及び金属
放熱板１０に接合し、又は、封止樹脂１２で封止した
後、平滑押しを行うようにするものである。
【００７３】半導体１、金属放熱板１０又はセラミック
放熱板１４にそれぞれ接合された柱状又は球状電極１１
は、互いに接合される部品個々の加工誤差、接合時の加
工誤差により、必ずしも高さが一定とはなりにくい。一
方、回路基板への実装にはできるだけ柱状又は球状電極
１１の高さが揃っていることが望ましい。その為に、柱
状又は球状電極１１の先端部を、平滑な面を有する平滑
板２０で押圧し、柱状又は球状電極１１を変形させて高
さを揃えるようにする。図８（Ａ）は封止樹脂１２の無
い状態での押圧する図であるが、封止樹脂１２が無いた
め、押圧の圧力は半導体１との接合部にそのまま伝わ
る。従って、半導体１の破壊を考慮して、押圧力を決定
しなければならない。
【００７４】図８（Ｂ）は、上記第２実施形態にかかる
方法などを使用して、柱状又は球状電極１１の先端部を
露出するように封止樹脂１２で覆い、平滑板２０で押圧
して露出した部分において柱状又は球状電極１１の変形
を起こさせて高さを揃えるようにする。この場合、柱状
又は球状電極１１の変形可能部分は少ないため大きな押
圧力を必要とするが、封止樹脂１２で支えられることか
ら、押圧力は分散され、半導体１に直に伝わることはな
く、図８（Ａ）に比べて半導体１の損傷は緩和される。
従って、押圧力の設定値の許容幅も、図８（Ａ）に比べ
て大きくすることができ作業性もよくなる。
【００７５】このように構成すれば、柱状又は球状電極
１１を半導体１及び金属放熱板１０又はセラミック放熱
板１４に接合し、又は、封止樹脂１２で封止した後、平
滑押しを行うようにしたので、上記第６実施形態と同等
の効果を得るものであり、さらに、平滑な面を有する治
具、又は、平滑な面を有する金型を用いて加圧すること
により、柱状又は球状電極１１を変形させて、容易に電
極１１の高さを揃えることが出来る。
【００７６】（第８実施形態）図９（Ａ），（Ｂ），
（Ｃ）を用いて、本発明の第８実施形態における半導体
パッケージを説明する。図９（Ａ），（Ｂ），（Ｃ）
は、本発明の第８実施形態の柱状又は球状電極１１の一
例としての柱状電極１１の断面図である。
【００７７】第８実施形態は、柱状電極１１を、異材質
による内外２重構造としたものであり、内部を形成する
材料と外部を構成する材料との硬さが異なるものであ
る。
【００７８】まず、第８実施形態の第１実施例としての
柱状電極１１は、図９（Ａ）に示すように、内部が硬く
外部は軟らかいか、図１６〜図１８に示すように内部よ
り外部は溶融温度が低い材質の２重構造であることとし
たものである。すなわち、図９（Ａ）は内部材２１と外
部材２２で形成された柱状電極１１の断面を示す。内部
材２１は銅又は銅合金で、線材若しくは棒材を定寸に切
断し、バレル加工等で表面を滑らかに仕上げる。次に、
内部材２１の表面にメッキ法により、銅より軟らかい材
料として、半田、錫、錫とビスマスの合金、又は、錫と
鉛の合金の何れかの材料をメッキして外部材２２を形成
する。外部材２２のメッキ厚みは、例えば２０〜１００
μｍ程度とし、基板との接合時に図９（Ｂ）の矢示方向
に加圧されると図９（Ｂ）及び図１４のように外部材２
２の上下の軟らかいメッキ部が変形するが、内部材２１
の硬い部分の変形は無く、柱状電極１１の全体が大きく
変形することなく柱状電極１１の形状を保持することが
できる。なお、図１４において、４２は基材、４１は銅
電極であり、基材４２と銅電極４１とにより上記回路基
板５を構成しており、外部材２２と銅電極４１との接触
部分及び外部材２２とアルミニウム電極２又は３との接
触部分において金属拡散が起こっている。このように構
成すれば、高さを精度よく決めることができるととも
に、高い剛性を確保することができる。ここで、外部材
２２のメッキ厚みを２０μｍ以上とするのは、メッキ部
の変形が起こる最小値（実験より求められた最小値）で
あり、かつ、高さバラツキを吸収のために最低限必要な
値であるためである。また、外部材２２のメッキ厚みを
１００μｍ以下とするのは、その値が一般的にメッキ厚
みの最大と考えられるためである。
【００７９】図１６〜図１８は、内部材２１Ａと外部材
２２Ｂで形成された柱状電極１１の断面を示す。内部材
２１Ａは銅（例えば融点１０８４．５℃）又はアルミニ
ウム（例えば融点６６０．４℃）又は金（例えば融点１
０６４．４３℃）で、線材若しくは棒材を定寸に切断
し、バレル加工等で表面を滑らかに仕上げる。次に、内
部材２１Ａの表面にメッキ法により、内部材２１Ａより
溶融温度の低い材料として、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ
−Ｃｕ系、Ｓｎ−Ａｕ系、Ｓｎ−Ｂｉ系、又は、Ｓｎ−
Ｐｂ系などの半田（例えば融点１８０〜３００℃）によ
り外部材２２Ｂを形成する。このように外部材２２Ｂが
半田であることにより、接合強度をより向上させること
ができる。この例でも、図９（Ａ）と同様に、基板との
接合時に図９（Ｂ）の矢示方向のように加圧されると、
図９（Ｂ）及び図１４と同様に、外部材２２Ｂの上下の
メッキ部が変形するが、内部材２１Ａの変形は無く、柱
状電極１１の全体が大きく変形することなく柱状電極１
１の形状を保持することができる。なお、図１８の点線
は基板側の電極を示す。
【００８０】一方、第８実施形態の第２実施例として、
内部材２１と外部材２２の材料を入れ替えて、内部材２
１を、銅より軟らかい材料として、錫、錫とビスマスの
合金、又は、錫と鉛の合金の何れかの材料の線材若しく
は棒材を定寸に切断し、バレル加工等で表面を滑らかに
仕上げる。次に、内部材２１の表面に、外部材２２とし
て、メッキ法により、内部材２１の材料より硬い材料で
ある銅又は銅合金で３〜５０μｍ程度のメッキ層を形成
する。このようにすれば、図９（Ｃ）の矢示方向に加圧
されたときには、外部材２２が破れることなく、図９
（Ｃ）及び図１５のように変形する。なお、図１５にお
いて、４２は基材、４１は銅電極であり、基材４２と銅
電極４１とにより上記回路基板５を構成しており、外部
材２２と銅電極４１との接触部分及び外部材２２とアル
ミニウム電極２又は３との接触部分において金属拡散が
起こっている。このように構成すれば、回路基板の高さ
のバラツキを吸収することができ、かつ、接合時に複数
電極を一括して押圧しても、上記変形により各電極に均
一に圧力がかかることになる。ここで、外部材２２のメ
ッキ厚みを、先の例とは異なり、３μｍ以上とするの
は、内部材２１が変形するため、外部材２２は変形の必
要がないためであり、良好な金属拡散を得るためには３
μｍ以上でかつ破れないことが必要である。また、５０
μｍ以下とするのは、その値が適当な値であり、外部材
２２のメッキ厚みを１００μｍにしたので、その半分く
らいが適当であると考えられるためである。
【００８１】このように、柱状電極１１を上記第１実施
例又は第２実施例のように構成すれば、接合等の作業中
は変形し難く、高さ調整を必要とするときには変形しや
すい構造となり、第７実施形態を適用して平滑板２０に
よる高さ調整を行うとき、過度の押圧を必要とせず半導
体１に対する損傷を無くすことが出来る。さらに、平滑
板２０による作業を無くして、回路基板に実装時の小さ
い押圧でも変形が可能とすることもでき、回路基板側の
誤差を吸収した高さ調整が可能となる。
【００８２】なお、上記第１実施例又は第２実施例の柱
状電極１１でのいずれの変形も高さ調整は５〜３０μｍ
程度である。
【００８３】上記したように、上記第８実施形態の第１
実施例によれば、柱状又は球状電極１１の内部が硬く外
部は軟らかいか、内部より外部の材料の溶融温度が低い
材質の２重構造であるようにしている。よって、柱状又
は球状電極１１の内部の材質を銅又は銅合金とし、柱状
又は球状電極１１の外部の材質を錫、錫とビスマスの合
金、錫と鉛の合金のいずれかの軟らかい材料で構成され
た柱状又は球状電極１１は、回路基板との接合時に軟ら
かい外部材２２が変形するが、内部材２１の硬い銅又は
銅合金に支えられて、柱状又は球状電極１１の全体の形
状に大きな変形がなく、柱状又は球状電極１１の先端部
での平滑性を確保できる。
【００８４】平滑性の確保は、平滑押しによる高さ調整
で行うことにより、半導体パッケージとして回路基板に
実装するときに基板側の電極の高さバラツキにも対応で
きる、言い換えれば、電極が高さ方向に変形することに
より、回路基板上の電極の高さバラツキを吸収すること
ができる。
【００８５】また、上記第８実施形態の第２実施例によ
れば、柱状又は球状電極１１の内部が軟らかく、外部が
硬いか、内部より外部の材料の溶融温度が高い材質の２
重構造であるようにしている。よって、柱状又は球状電
極１１の内部の材質と外部の材質とを逆にしても、第１
実施例と同等の効果を得ることが出来る。
【００８６】（第９実施形態）図１０を用いて、本発明
の第９実施形態における半導体パッケージを説明をす
る。本発明の第９実施形態は、放熱板の半導体を接合す
る面の反対面の表面に凹凸を設け、表面積を大きくして
放熱効果を向上させるようにしたものである。
【００８７】金属放熱板１０及びセラミック放熱板１
４，４０のいずれの放熱板においても、半導体１，１
Ａ，１Ｂに柱状又は球状電極１１を実装する面（図１０
では上面）とは反対側の面（図１０では下面）の表面に
凹凸２３を形成する。表面に凹凸２３を形成することに
より、表面積の増加を図ることが出来、空気との接触面
積が大きくなり、放熱効果の向上につながる。すなわ
ち、瞬間的に発生する半導体１，１Ａ，１Ｂの熱を、ま
ず、凹凸２３の無い体積密度の大きいところ（言い換え
れば、放熱板の半導体実装面）で吸収し、次いで、熱伝
導により凹凸２３に伝達されて、凹凸２３の表面より放
熱される。図１０中、凹凸２３の断面形状は略三角形と
なっているが、特に三角形にこだわることはなく、波
形、矩形でも他の形状でも良い。
【００８８】このように構成すれば、放熱板１０，１
４，４０は半導体１，１Ａ，１Ｂを接合する面の反対面
の表面に凹凸２３を設けるため、放熱板１０，１４，４
０の表面積が大きくなり、放熱効果を向上させることが
できて、空気との接触面積が大きくなり、放熱板１０，
１４，４０の熱が空気中に放熱される量を増加させるこ
とができ、放熱効果を促進させることができる。
【００８９】（第１０実施形態）図１１（Ａ），（Ｂ）
を用いて、本発明の第１０実施形態における半導体パッ
ケージを説明をする。
【００９０】本発明の第１０実施形態は、半導体１，１
Ａ，１Ｂ（代表例として半導体１で以下に説明及び図示
する。）の上側第１電極（上ａ電極）、上側第２電極
（上ｂ電極）３のそれぞれの電極に複数のバンプ２４を
形成後、その複数のバンプ２４上に柱状又は球状電極１
１を接合するようにしたものである。
【００９１】半導体１の上側第１電極（上ａ電極）２、
上側第２電極（上ｂ電極）３には、複数の金のバンプ２
４を、通常の超音波振動を用いたバンプ形成方法で形成
する。バンプ２４の形成位置は、上側第１電極（上ａ電
極）２及び上側第２電極（上ｂ電極）３のそれぞれ内
で、且つ、柱状又は球状電極１１の底面積より大きくな
らない範囲において、出来るだけ分散させて形成するの
が望ましい。バンプ２４が偏って形成されると、柱状又
は球状電極１１の実装時に柱状又は球状電極１１が傾い
たり、柱状又は球状電極１１の接続面積の減少を生じや
すくなり、接続不良の原因となる。バンプ２４として
は、金に限定されるものではなく、銅又はアルミニウム
より形成するようにしてもよい。バンプ２４を金により
形成する場合には高さの安定性が確保しやすく、バンプ
２４を銅により形成する場合には電気抵抗性を低くする
ことができ安価なものとすることができる。バンプ２４
をアルミニウムにより形成する場合には加工性を良くす
ることができる。
【００９２】バンプ２４の断面形状は特に限定されるも
のではなく、また、バンプ２４の高さのばらつきも、柱
状又は球状電極１１の実装時に押しつぶされるために、
通常のバンプ２４の形成時に生じる１０μｍ程度のばら
つきは許容される。しかしながら、柱状又は球状電極１
１の実装時の高さ調整の効果を大きくするためには、出
来るだけ高さは大きいほうが望ましく、５０μｍ以上あ
れば特に問題はない。
【００９３】このように構成すれば、半導体１の上側第
１電極（上ａ電極）２及び上側第２電極（上ｂ電極）３
のそれぞれの電極に複数のバンプ２４を形成後、バンプ
２４の上に柱状又は球状電極１１を接合するようにした
ので、半導体１の上側第１電極（上ａ電極）２及び上側
第２電極（上ｂ電極）３に柱状又は球状電極１１のよう
な大きな電極を直接接合するより、小さな金バンプ２４
を超音波振動で形成する方が半導体１に対して損傷を少
なくすることができる。また、そのバンプ２４上に柱状
又は球状電極１１を超音波振動で実装することにより、
バンプ２４の変形による半導体１への荷重の緩和と高さ
調整が出来る。また、金バンプ２４は半田付け性も良好
なために、柱状又は球状電極１１と半田による接合も可
能となる。
【００９４】以上のように、上記種々の実施形態によれ
ば、上下両面に電極をそれぞれ有する半導体１，１Ａ，
１Ｂの下面電極を半田を用いて放熱板１０，１４，４０
に接合するとともに、上記半導体の上面電極と上記放熱
板のそれぞれに柱状又は球状電極１１を接合するように
したので、信頼性の高い半導体パッケージが容易に、安
定して作ることが出来る。すなわち、両面に電極を有す
る半導体１，１Ａ，１Ｂの片方の電極と放熱板１０，１
４，４０を直に接合して半導体１，１Ａ，１Ｂの熱を早
く吸収拡散させて放熱効果を向上させると共に、接続も
ワイヤボンディングのワイヤより太く電流容量の大きい
柱状又は球状電極１１を用いることにより、この柱状又
は球状電極１１を回路基板への接続端子としても利用す
る。
【００９５】また、絶縁性のセラミックを放熱板１４，
４０として用いる場合には、異なる機能の半導体１Ａ，
１Ｂを同時に実装することもできる。
【００９６】なお、本発明は上記実施形態に限定される
ものではなく、その他種々の態様で実施できる。
【００９７】例えば、上記種々の実施形態では、金属又
はセラミック放熱板１０，１４，４０上に、半導体１を
１個実装することについて、主として、記載したが、同
種類の半導体１を複数個実装したり、又は、異種類の半
導体１Ａ，１Ｂを複数個実装するようにすれば、半導体
１個実装する場合よりも、より高性能に、広範囲の回路
を小さく形成することが可能となる。複数個の半導体を
実装すれば、半導体素子すなわちＩＣ間の配線が短くな
り、インピーダンスが低くなって、電気的な高周波伝達
ロスが減り、効率を向上させることができる。また、決
まった複数のＩＣを組み合わせて使用する電子回路モジ
ュールを１つのパッケージに入れると、デッドスペース
の比率が下がり、小さくなる。すなわち、例えば、トラ
ンジスタ用とダイオード用の２種類の半導体を使用する
とき、電子回路的には１対で使用することになり、もし
別々のパッケージなら、リード（脚）は５本となるのに
対して、１パッケージなら、リード（脚）は３本と少な
くすることができ、広範囲の回路を小さく形成すること
が可能となる。
【００９８】上記実施形態の半導体のパッケージを実際
の製品に適用した場合の例としては、ロボット又は部品
実装装置などに使用可能なＡＣサーボモータなどの産業
用モータのモータドライバーなどのパワーモジュールと
して使用する場合が挙げられる。具体的には、モータ出
力が１００〜２００Ｗ、通常時の発熱量が１０Ｗ〜２０
Ｗ、負荷及び異常時の発熱量が２０Ｗ〜１００Ｗ又は２
０Ｗ〜２００Ｗであり、通常時は半導体素子のスイッチ
ング変換機能を行わせ、負荷時は加減速運動を行わせ、
異常時にはモータ回転軸のロック動作が生じる。このと
きの各電極の外径及び高さは、基板側及び半導体素子側
の電極の直径１ｍｍ（従来のワイヤの直径は０．３５ｍ
ｍ、）で、基板側の電極の高さは１ｍｍ、半導体素子側
の電極の高さは０．５ｍｍである。各電極の形状は円柱
である。このときの半導体素子の負荷電圧は２００Ｖ、
電流は１〜５Ａである。絶縁性を考慮して、異電位の電
極は０．４ｍｍ以上あけて、絶縁樹脂で樹脂コートする
のが好ましい。
【００９９】なお、上記様々な実施形態のうちの任意の
実施形態を適宜組み合わせることにより、それぞれの有
する効果を奏するようにすることができる。
【０１００】
【発明の効果】以上のように本発明は、上下両面に電極
をそれぞれ有する半導体の下面電極を半田を用いて放熱
板に接合するとともに、上記半導体の上面電極と上記放
熱板のそれぞれに柱状又は球状電極を接合するようにし
たので、半導体を一つ又は複数個用いて構成される半導
体パッケージを、簡単な構造で放熱効果に優れ、品質の
安定したものとすることが出来る。
【０１０１】すなわち、半導体の下電極と放熱板を接合
しているため、半導体の発熱を放熱板に直接伝えること
ができる。また、半導体の上側第１電極（上ａ電極）及
び上側第２電極（上ｂ電極）には、それぞれ、ワイヤボ
ンディングに使用する金線又はアルミニウム線より太
く、かつ、接合後に変形し難い柱状又は球状電極を用い
て接合し、この柱状又は球状電極の他端を回路基板への
接続部とすることができる。よって、これらにより、大
きな電流値への対応と、放熱性の向上と電極間距離の確
保も容易な半導体パッケージを提供することができる。
この結果、動作電流電圧、発熱量が大きい半導体の実装
を小型、安価、信頼性高く、安定生産することができ
る。
【０１０２】また、上記柱状又は球状電極の先端の一部
を露出するように封止樹脂で上記半導体及び上記放熱板
の上記半導体を接合した面を覆うようにすれば、各部品
の変形、傷、吸湿、ほこり等に対する保護と、完成後の
半導体パッケージとして取り扱うときの取り扱いが容易
とすることができる。
【０１０３】また、上記放熱板は、セラミックに、金、
銀、銅、ニッケル、タングステンの単独又は組み合わせ
の材質で互いに独立した複数極の電気回路を配置し、上
記放熱板の上記複数極の電気回路のそれぞれに異種の上
記半導体をそれぞれ接合するようにすれば、セラミック
の絶縁性、熱伝導性、放熱性を利用して、放熱板１４の
上に互いに独立した複数極を形成することにより、互い
に独立したものとなり、同一面実装が可能となる。
【０１０４】また、放熱板をセラミックの積層構造と
し、表面に金、銀、銅、ニッケル、タングステンの単
独、又は組み合わせの材質で半導体と柱状又は球状電極
用の電極を配置し、セラミック層間に表面の電極と同じ
材質で表面の電極とつながる導体層を配置して、放熱を
セラミックの放熱板と導体層の両方で行うようにすれ
ば、半導体で発生した熱を、電気回路から導体層と内部
導体を介して、下側のセラミック板に熱を金属の熱伝導
性を利用して伝達させることができて、熱拡散性を向上
させることかでき、放熱性をさらに良くすることができ
る。
【０１０５】また、半導体が１つ、又は下面電極の電流
電圧特性が同じ半導体を複数個実装する場合は、放熱板
そのものが導電体であってもよく、上記放熱板の材質を
銅、銅合金、アルミニウム、アルミニウム合金のいずれ
かの単独材料より構成するか、又は、それらの金属の表
面処理を施すようにすれば、放熱板の材質が、金属の中
でも熱伝導性、導電性が良く、熱の拡散が早く、半田付
けが容易であるため、より一層、半導体の放熱効果を達
成することができる。
【０１０６】また、封止樹脂で柱状又は球状電極を覆っ
た後、封止樹脂の一部、及び、柱状又は球状電極の一部
を同時に除去し、電極部を露出させて接続部を形成する
ようにすれば、柱状又は球状電極高さを精度良く揃える
ことができる。
【０１０７】また、柱状又は球状電極を半導体及び金属
放熱板に接合し、又は、封止樹脂で封止した後、平滑押
しを行うようにすれば、平滑な面を有する治具、又は、
平滑な面を有する金型を用いて加圧することにより、柱
状又は球状電極を変形させて、容易に電極の高さを揃え
ることが出来る。
【０１０８】また、柱状又は球状電極を、その内部が硬
く外部は軟らかいか、内部より外部の材料の溶融温度が
低い材質の２重構造であるようにすれば、柱状又は球状
電極は、回路基板との接合時に軟らかい外部が変形する
が、内部の硬い材料に支えられて、柱状又は球状電極の
全体の形状に大きな変形がなく、柱状又は球状電極の先
端部での平滑性を確保することができる。
【０１０９】また、放熱板は半導体を接合する面の反対
面の表面に凹凸を配置するようにすれば、放熱板の表面
積が大きくなり、放熱効果を向上させることができて、
空気との接触面積が大きくなり、放熱板の熱が空気中に
放熱される量を増加させることができ、放熱効果を促進
させることができる。
【０１１０】また、半導体の上側第１電極（上ａ電極）
及び上側第２電極（上ｂ電極）のそれぞれの電極に複数
のバンプを配置し、バンプの上に柱状又は球状電極を接
合するようにすれば、半導体の上側第１電極（上ａ電
極）及び上側第２電極（上ｂ電極）に柱状又は球状電極
のような大きな電極を直接接合するより、小さな金バン
プを超音波振動で形成する方が半導体に対して損傷を少
なくすることができる。また、そのバンプ上に柱状又は
球状電極を超音波振動で実装することにより、バンプの
変形による半導体への荷重の緩和と高さ調整が出来る。
また、金バンプは半田付け性も良好なために、柱状又は
球状電極と半田による接合も可能となる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態における半導体パッケ
ージの平面図である。
【図２】 本発明の第１実施形態における半導体パッケ
ージの図１のＡ−Ａ’線の断面図である。
【図３】 本発明の第２実施形態における半導体パッケ
ージの断面図である。
【図４】 本発明の第３実施形態における半導体パッケ
ージの平面図である。
【図５】 本発明の第３実施形態における半導体パッケ
ージの図４のＢ−Ｂ’線の断面図である。
【図６】 図４のＢ−Ｂ’線で切断したと仮定したとき
の、本発明の第４実施形態における半導体パッケージの
断面図である。
【図７】 （Ａ），（Ｂ）はそれぞれ本発明の第６実施
形態における半導体パッケージの断面図である。
【図８】 （Ａ），（Ｂ）はそれぞれ本発明の第７実施
形態における半導体パッケージの断面図である。
【図９】 （Ａ），（Ｂ），（Ｃ）はそれぞれ本発明の
第８実施形態における半導体パッケージの断面図であ
る。
【図１０】 本発明の第９実施形態における半導体パッ
ケージの断面図である。
【図１１】 （Ａ），（Ｂ）はそれぞれ本発明の第１０
実施形態における半導体パッケージの平面図及び断面図
である。
【図１２】 従来の半導体パッケージの断面図である。
【図１３】 セラミック放熱板の表面全体に同一極の電
極回路を構成する場合の本発明の第３実施形態における
半導体パッケージの平面図である。
【図１４】 本発明の第８実施形態における半導体パッ
ケージを使用して回路基板と半導体素子とを接合する状
態の断面図である。
【図１５】 本発明の第８実施形態における半導体パッ
ケージを使用して回路基板と半導体素子とを接合する状
態の断面図である。
【図１６】 は本発明の第８実施形態の別の例における
半導体パッケージの断面図である。
【図１７】 は本発明の第８実施形態の別の例における
半導体パッケージの断面図である。
【図１８】 は本発明の第８実施形態の別の例における
半導体パッケージの断面図である。
【符号の説明】
１，１Ａ，１Ｂ…半導体、２…上側第１電極（上ａ電
極）、３…上側第２電極（上ｂ電極）、４…金、アルミ
ニウム線、５…下電極、６…半田、７…回路基板、８…
ボール、９…絶縁樹脂、１０…金属放熱板、１１…柱状
又は球状電極、１２…封止樹脂、１３…突出部、１４…
セラミック放熱板、１４ａ…上側セラミック板、１４ｂ
…下側セラミック板、１５，１５Ａ，１５Ｂ，１５Ｃ…
電気回路、１５Ｄ…導体層、１６…穴、１７…内部導
体、１８…削除部、１９…平滑面、２０…平滑板、２
１，２１Ａ…内部材、２２，２２Ｂ…外部材、２３…凹
凸、２４…バンプ、４０…放熱板。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 有末 一夫 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F036 AA01 BA23 BB01 BB08 BC05 BD01 BE01

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】 上下両面に電極をそれぞれ有する第１半
    導体（１，１Ａ，１Ｂ）と、 上記第１半導体の下面電極を接合材を用いて接合した放
    熱板（１０，１４，４０）と、 上記第１半導体の上面電極と上記放熱板のそれぞれに接
    合された柱状又は球状電極（１１）とを備えるようにし
    たことを特徴とする半導体パッケージ。
  2. 【請求項２】 上記柱状又は球状電極の先端の一部（１
    ３）を露出するように封止樹脂（１２）で上記第１半導
    体及び上記放熱板の上記第１半導体を接合した面が覆わ
    れている請求項１に記載の半導体パッケージ。
  3. 【請求項３】 上記第１半導体とは同一種類であり、上
    下両面に電極をそれぞれ有する第２半導体（１）をさら
    に備えて、 上記放熱板は、セラミックに、金、銀、銅、ニッケル、
    タングステンの単独又は組み合わせの材質で同一極の電
    気回路（１５）が配置され、上記同一極の電気回路に、
    上記第１及び第２半導体（１）の上記下面電極が接合材
    を用いて接合されているようにした請求項１又は２に記
    載の半導体パッケージ。
  4. 【請求項４】 上記第１半導体とは異なる種類であり、
    上下両面に電極をそれぞれ有する第３半導体（１Ａ，１
    Ｂ）をさらに備えて、 上記放熱板は、セラミックに、金、銀、銅、ニッケル、
    タングステンの単独又は組み合わせの材質で互いに独立
    した複数極の電気回路（１５Ａ，１５Ｂ）を配置し、上
    記放熱板の上記複数極の電気回路のそれぞれに上記異種
    の上記第１及び第３半導体（１Ａ，１Ｂ）の上記下面電
    極が接合材を用いて接合されているようにした請求項１
    又は２に記載の半導体パッケージ。
  5. 【請求項５】 上記放熱板（４０）はセラミックの積層
    構造（１４ａ，１４ｂ）とし、その表面に金、銀、銅、
    ニッケル、タングステンの単独又は組み合わせの材質
    で、上記半導体と上記柱状又は球状電極用の回路が配置
    され、上記セラミックの層間に上記放熱板の表面の電極
    と同じ材質で上記表面の回路（１５Ｃ）とつながる導体
    層（１５Ｄ，１７）が配置されて、上記半導体の放熱を
    上記セラミックと上記導体層の両方で行うようにした請
    求項１〜４のいずれかに記載の半導体パッケージ。
  6. 【請求項６】 上記放熱板の材質は、銅、銅合金、アル
    ミニウム、アルミニウム合金のいずれかの単独材料より
    構成するか、又は、それらの金属のいずれかの表面処理
    を施した請求項１又は２に記載の半導体パッケージ。
  7. 【請求項７】 封止樹脂で上記柱状又は球状電極を覆っ
    た後、上記封止樹脂の一部、及び、上記柱状又は球状電
    極の一部を同時に除去して、上記柱状又は球状電極を露
    出させて電気的接続部を構成するようにした請求項１，
    ３〜６のいずれかに記載の半導体パッケージ。
  8. 【請求項８】 上記柱状又は球状電極の先端を平滑押し
    して高さが揃えられている請求項１〜７のいずれかに記
    載の半導体パッケージ。
  9. 【請求項９】 上記柱状又は球状電極は、その内部（２
    １）と外部（２２）とで硬さが異なる材料より構成され
    ている請求項１〜８のいずれかに記載の半導体パッケー
    ジ。
  10. 【請求項１０】 上記柱状又は球状電極は、その内部
    （２１）と外部（２２）とで溶融温度が異なる材料より
    構成されている請求項１〜８のいずれかに記載の半導体
    パッケージ。
  11. 【請求項１１】 上記第１半導体とは異なる種類であ
    り、下面電極の電流電圧特性が上記第１半導体と同じで
    あり、上下両面に電極をそれぞれ有する第４半導体（１
    Ａ，１Ｂ）をさらに備えて、上記第１及び第４半導体の
    上記下面電極が接合材を用いて上記放熱板に接合されて
    いるようにした請求項１〜３のいずれかに記載の半導体
    パッケージ。
  12. 【請求項１２】 上記放熱板は、上記半導体を接合する
    面の反対面の表面が凹凸（２３）になっている請求項１
    〜１１のいずれかに記載の半導体パッケージ。
  13. 【請求項１３】 上記半導体の上面電極と、上記柱状又
    は球状電極との間に、複数のバンプ（２４）を配置する
    ようにした請求項１〜１２のいずれかに記載の半導体パ
    ッケージ。
  14. 【請求項１４】 上下両面に電極をそれぞれ有する半導
    体（１，１Ａ，１Ｂ）の下面電極を接合材を用いて放熱
    板（１０，１４，４０）に接合し、上記半導体の上面電
    極と上記放熱板のそれぞれに柱状又は球状電極（１１）
    を接合するようにしたことを特徴とする半導体パッケー
    ジの製造方法。
  15. 【請求項１５】 上記半導体の上記上面電極と上記放熱
    板のそれぞれに柱状又は球状電極（１１）を接合したの
    ち、上記柱状又は球状電極の先端の一部（１３）を露出
    するように封止樹脂（１２）で上記半導体及び上記放熱
    板の上記半導体を接合した面を覆うようにした請求項１
    ４に記載の半導体パッケージの製造方法。
  16. 【請求項１６】 上記第１半導体を上記放熱板に接合す
    るとき、上記第１半導体とは同一種類であり、上下両面
    に電極をそれぞれ有する第２半導体（１）の下面電極を
    接合材を用いて上記放熱板に接合し、セラミックに、
    金、銀、銅、ニッケル、タングステンの単独又は組み合
    わせの材質で同一極の電気回路（１５）を有する上記放
    熱板の上記同一極の電気回路に、上記第１及び第２半導
    体（１）を接合するようにした請求項１４又は１５に記
    載の半導体パッケージの製造方法。
  17. 【請求項１７】 上記第１半導体を上記放熱板に接合す
    るとき、上記第１半導体とは異なる種類であり、上下両
    面に電極をそれぞれ有する第３半導体（１Ａ，１Ｂ）の
    下面電極を接合材を用いて上記放熱板に接合し、セラミ
    ックに、金、銀、銅、ニッケル、タングステンの単独又
    は組み合わせの材質で互いに独立した複数極の電気回路
    （１５Ａ，１５Ｂ）を有する上記放熱板の上記複数極の
    電気回路のそれぞれに上記第１及び第３半導体（１Ａ，
    １Ｂ）をそれぞれ接合するようにした請求項１４又は１
    ５に記載の半導体パッケージの製造方法。
  18. 【請求項１８】 上記半導体と上記放熱板とを接合する
    前に、積層構造（１４ａ，１４ｂ）のセラミックの上記
    放熱板（４０）の表面に、金、銀、銅、ニッケル、タン
    グステンの単独又は組み合わせの材質で、上記半導体と
    上記柱状又は球状電極用の回路を形成し、上記セラミッ
    クの層間に、上記放熱板の表面の電極と同じ材質で上記
    表面の回路（１５Ｃ）とつながる導体層（１５Ｄ，１
    ７）を形成して、上記半導体の放熱を上記セラミックと
    上記導体層の両方で行うようにした請求項１４〜１７の
    いずれかに記載の半導体パッケージの製造方法。
  19. 【請求項１９】 上記半導体と上記放熱板とを接合する
    前に、銅、銅合金、アルミニウム、アルミニウム合金の
    いずれかの単独材料より上記放熱板を構成するか、又
    は、それらの金属のいずれかの金属に表面処理を施した
    材料より上記放熱板を構成するようにした請求項１４又
    は１６に記載の半導体パッケージの製造方法。
  20. 【請求項２０】 上記半導体の上記上面電極と上記放熱
    板のそれぞれに上記柱状又は球状電極（１１）を接合し
    たのち、封止樹脂（１２）で上記柱状又は球状電極を覆
    い、その後、上記封止樹脂の一部、及び、上記柱状又は
    球状電極の一部を同時に除去して、上記柱状又は球状電
    極を露出させて電気的接続部を形成するようにした請求
    項１４〜１９のいずれかに記載の半導体パッケージの製
    造方法。
  21. 【請求項２１】 上記半導体の上記上面電極と上記放熱
    板のそれぞれに上記柱状又は球状電極（１１）を接合し
    たのち、上記柱状又は球状電極の先端を平滑押しして、
    高さを揃えるようにした請求項１４〜２０のいずれかに
    記載の半導体パッケージの製造方法。
  22. 【請求項２２】 上記半導体の上記上面電極と上記放熱
    板のそれぞれに、上記柱状又は球状電極（１１）を接合
    するとき、内部（２１）と外部（２２）とで硬さが異な
    る材料より構成されている上記柱状又は球状電極を使用
    するようにした請求項１４〜２１のいずれかに記載の半
    導体パッケージの製造方法。
  23. 【請求項２３】 上記半導体の上記上面電極と上記放熱
    板のそれぞれに、上記柱状又は球状電極（１１）を接合
    するとき、内部（２１）と外部（２２）とで溶融温度が
    異なる材料より構成されている上記柱状又は球状電極を
    使用するようにした請求項１４〜２１のいずれかに記載
    の半導体パッケージの製造方法。
  24. 【請求項２４】 上記半導体と上記放熱板とを接合する
    とき、上記放熱板上に、上下両面に電極をそれぞれ有し
    かつ上記半導体とは異なる種類でかつ下面電極の電流電
    圧特性が同じ別の半導体（１Ａ，１Ｂ）の下面電極を接
    合材を用いて接合するようにした請求項１４〜１６のい
    ずれかに記載の半導体パッケージの製造方法。
  25. 【請求項２５】 上記放熱板は、上記半導体を接合する
    面の反対面の表面に凹凸（２３）を設けるようにした請
    求項１４〜２４のいずれかに記載の半導体パッケージの
    製造方法。
  26. 【請求項２６】 上記半導体の上面電極に複数のバンプ
    を形成した後、上記柱状又は球状電極を、上記複数のバ
    ンプ（２４）を介して、上記半導体の上面電極に接合す
    るようにした請求項１４〜２５のいずれかに記載の半導
    体パッケージの製造方法。
JP2000357484A 1999-11-29 2000-11-24 半導体パッケージ及び半導体パッケージの製造方法 Expired - Fee Related JP3971568B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000357484A JP3971568B2 (ja) 1999-11-29 2000-11-24 半導体パッケージ及び半導体パッケージの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-337785 1999-11-29
JP33778599 1999-11-29
JP2000357484A JP3971568B2 (ja) 1999-11-29 2000-11-24 半導体パッケージ及び半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2001223321A true JP2001223321A (ja) 2001-08-17
JP3971568B2 JP3971568B2 (ja) 2007-09-05

Family

ID=26575917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000357484A Expired - Fee Related JP3971568B2 (ja) 1999-11-29 2000-11-24 半導体パッケージ及び半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP3971568B2 (ja)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133514A (ja) * 2001-10-23 2003-05-09 Matsushita Electric Ind Co Ltd パワーモジュール
JP2007103714A (ja) * 2005-10-05 2007-04-19 Sony Corp 半導体装置及びその製造方法
JP2008199022A (ja) * 2007-02-12 2008-08-28 Infineon Technologies Ag パワー半導体モジュールおよびその製造方法
JP2008547206A (ja) * 2005-06-14 2008-12-25 キュービック・ウエハ・インコーポレーテッド チップの架橋接続
JP2009059923A (ja) * 2007-08-31 2009-03-19 Mitsubishi Electric Corp 半導体装置
WO2009122835A1 (ja) * 2008-03-31 2009-10-08 株式会社村田製作所 電子部品モジュール及び該電子部品モジュールの製造方法
EP2216814A2 (en) 2009-02-05 2010-08-11 Mitsubishi Electric Corporation Power semiconductor device and manufacturing method therefor
WO2010109985A1 (ja) * 2009-03-25 2010-09-30 株式会社村田製作所 電子部品の製造方法
US8021922B2 (en) 2005-06-14 2011-09-20 Cufer Asset Ltd. L.L.C. Remote chip attachment
US8053903B2 (en) 2005-06-14 2011-11-08 Cufer Asset Ltd. L.L.C. Chip capacitive coupling
US8197627B2 (en) 2005-06-14 2012-06-12 Cufer Asset Ltd. L.L.C. Pin-type chip tooling
US8283778B2 (en) 2005-06-14 2012-10-09 Cufer Asset Ltd. L.L.C. Thermally balanced via
DE102008029829B4 (de) * 2008-06-25 2012-10-11 Danfoss Silicon Power Gmbh Vertikal nach oben kontaktierender Halbleiter und Verfahren zu dessen Herstellung
JPWO2010147201A1 (ja) * 2009-06-19 2012-12-06 株式会社安川電機 電力変換装置
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
DE102010043839B4 (de) * 2010-01-20 2015-06-18 Mitsubishi Electric Corp. Halbleitervorrichtung mit einem Isoliersubstrat
US9343360B2 (en) 2012-12-05 2016-05-17 Murata Manufacturing Co., Ltd. Bump-equipped electronic component and method for manufacturing bump-equipped electronic component
KR20170134552A (ko) 2015-06-03 2017-12-06 가부시키가이샤 무라타 세이사쿠쇼 부품 실장 기판
JPWO2017010216A1 (ja) * 2015-07-15 2018-04-12 株式会社村田製作所 電子部品
WO2018198990A1 (ja) * 2017-04-24 2018-11-01 ローム株式会社 電子部品および半導体装置
WO2022131072A1 (ja) * 2020-12-14 2022-06-23 株式会社村田製作所 電子部品パッケージ

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133514A (ja) * 2001-10-23 2003-05-09 Matsushita Electric Ind Co Ltd パワーモジュール
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US9324629B2 (en) 2005-06-14 2016-04-26 Cufer Asset Ltd. L.L.C. Tooling for coupling multiple electronic chips
JP2008547206A (ja) * 2005-06-14 2008-12-25 キュービック・ウエハ・インコーポレーテッド チップの架橋接続
US8846445B2 (en) 2005-06-14 2014-09-30 Cufer Asset Ltd. L.L.C. Inverse chip connector
US9754907B2 (en) 2005-06-14 2017-09-05 Cufer Asset Ltd. L.L.C. Tooling for coupling multiple electronic chips
US10340239B2 (en) 2005-06-14 2019-07-02 Cufer Asset Ltd. L.L.C Tooling for coupling multiple electronic chips
US9147635B2 (en) 2005-06-14 2015-09-29 Cufer Asset Ltd. L.L.C. Contact-based encapsulation
US8283778B2 (en) 2005-06-14 2012-10-09 Cufer Asset Ltd. L.L.C. Thermally balanced via
US8021922B2 (en) 2005-06-14 2011-09-20 Cufer Asset Ltd. L.L.C. Remote chip attachment
US8053903B2 (en) 2005-06-14 2011-11-08 Cufer Asset Ltd. L.L.C. Chip capacitive coupling
US8197627B2 (en) 2005-06-14 2012-06-12 Cufer Asset Ltd. L.L.C. Pin-type chip tooling
US8197626B2 (en) 2005-06-14 2012-06-12 Cufer Asset Ltd. L.L.C. Rigid-backed, membrane-based chip tooling
JP2007103714A (ja) * 2005-10-05 2007-04-19 Sony Corp 半導体装置及びその製造方法
JP2008199022A (ja) * 2007-02-12 2008-08-28 Infineon Technologies Ag パワー半導体モジュールおよびその製造方法
JP2009059923A (ja) * 2007-08-31 2009-03-19 Mitsubishi Electric Corp 半導体装置
WO2009122835A1 (ja) * 2008-03-31 2009-10-08 株式会社村田製作所 電子部品モジュール及び該電子部品モジュールの製造方法
JP5195903B2 (ja) * 2008-03-31 2013-05-15 株式会社村田製作所 電子部品モジュール及び該電子部品モジュールの製造方法
JPWO2009122835A1 (ja) * 2008-03-31 2011-07-28 株式会社村田製作所 電子部品モジュール及び該電子部品モジュールの製造方法
US8315060B2 (en) 2008-03-31 2012-11-20 Murata Manufacturing Co., Ltd. Electronic component module and method of manufacturing the electronic component module
DE102008029829B4 (de) * 2008-06-25 2012-10-11 Danfoss Silicon Power Gmbh Vertikal nach oben kontaktierender Halbleiter und Verfahren zu dessen Herstellung
EP2216814A2 (en) 2009-02-05 2010-08-11 Mitsubishi Electric Corporation Power semiconductor device and manufacturing method therefor
EP2816599A2 (en) 2009-02-05 2014-12-24 Mitsubishi Electric Corporation Power semiconductor device and manufacturing method therefor
WO2010109985A1 (ja) * 2009-03-25 2010-09-30 株式会社村田製作所 電子部品の製造方法
JPWO2010147201A1 (ja) * 2009-06-19 2012-12-06 株式会社安川電機 電力変換装置
DE102010043839B4 (de) * 2010-01-20 2015-06-18 Mitsubishi Electric Corp. Halbleitervorrichtung mit einem Isoliersubstrat
US9343360B2 (en) 2012-12-05 2016-05-17 Murata Manufacturing Co., Ltd. Bump-equipped electronic component and method for manufacturing bump-equipped electronic component
KR20170134552A (ko) 2015-06-03 2017-12-06 가부시키가이샤 무라타 세이사쿠쇼 부품 실장 기판
US10111331B2 (en) 2015-06-03 2018-10-23 Murata Manufacturing Co., Ltd. Component mounting substrate
JPWO2017010216A1 (ja) * 2015-07-15 2018-04-12 株式会社村田製作所 電子部品
JP7509849B2 (ja) 2017-04-24 2024-07-02 ローム株式会社 半導体装置
JPWO2018198990A1 (ja) * 2017-04-24 2020-02-27 ローム株式会社 電子部品および半導体装置
US11239189B2 (en) 2017-04-24 2022-02-01 Rohm Co., Ltd. Electronic component and semiconductor device
JP7160797B2 (ja) 2017-04-24 2022-10-25 ローム株式会社 電子部品および半導体装置
JP2022179747A (ja) * 2017-04-24 2022-12-02 ローム株式会社 半導体装置
WO2018198990A1 (ja) * 2017-04-24 2018-11-01 ローム株式会社 電子部品および半導体装置
US12051662B2 (en) 2017-04-24 2024-07-30 Rohm Co., Ltd. Electronic component and semiconductor device
WO2022131072A1 (ja) * 2020-12-14 2022-06-23 株式会社村田製作所 電子部品パッケージ

Also Published As

Publication number Publication date
JP3971568B2 (ja) 2007-09-05

Similar Documents

Publication Publication Date Title
JP3971568B2 (ja) 半導体パッケージ及び半導体パッケージの製造方法
TW502406B (en) Ultra-thin package having stacked die
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
WO2020050325A1 (ja) パワー半導体装置およびその製造方法、ならびに電力変換装置
JP2002237562A (ja) 半導体装置とその製造方法
JPS5928989B2 (ja) 回路パツケ−ジ及びその製造方法
US6864574B1 (en) Semiconductor package
WO2019064775A1 (ja) 半導体装置およびその製造方法
KR20200068285A (ko) 양면 냉각 파워 모듈 및 이의 제조방법
JP2013077745A (ja) 半導体装置およびその製造方法
WO2015170738A1 (ja) ワイヤボンディング構造の製造方法、ワイヤボンディング構造、電子装置
JP2001274177A (ja) 半導体装置及びその製造方法
JP2002026067A (ja) 半導体装置及びその実装方法
JP3841007B2 (ja) 半導体装置
JP2000150560A (ja) バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JP2002329804A (ja) 半導体装置
KR20000033885A (ko) 금속 터미널을 구비하는 전력 반도체 모쥴, 전력 반도체 모쥴의금속 터미널 제조방법 및 전력 반도체 모쥴의 제조방법
CN216145615U (zh) 半导体电路
JP6387048B2 (ja) 半導体装置の製造方法
JP7490974B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP7322467B2 (ja) 半導体装置
JP2004296837A (ja) 半導体装置
CN111739872A (zh) 一种智能功率模块及其制造方法
JP2014060344A (ja) 半導体モジュールの製造方法、半導体モジュール
JPH0817975A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060522

A131 Notification of reasons for refusal

Effective date: 20061031

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A521 Written amendment

Effective date: 20070403

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070608

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20110615

LAPS Cancellation because of no payment of annual fees