JP2002237562A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JP2002237562A
JP2002237562A JP2001033707A JP2001033707A JP2002237562A JP 2002237562 A JP2002237562 A JP 2002237562A JP 2001033707 A JP2001033707 A JP 2001033707A JP 2001033707 A JP2001033707 A JP 2001033707A JP 2002237562 A JP2002237562 A JP 2002237562A
Authority
JP
Japan
Prior art keywords
lead frame
metal block
semiconductor device
resin
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001033707A
Other languages
English (en)
Other versions
JP4286465B2 (ja
JP2002237562A5 (ja
Inventor
Toshiaki Shinohara
利彰 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001033707A priority Critical patent/JP4286465B2/ja
Priority to US09/895,319 priority patent/US6979909B2/en
Priority to KR1020010058940A priority patent/KR20020066362A/ko
Priority to DE2001149093 priority patent/DE10149093B4/de
Publication of JP2002237562A publication Critical patent/JP2002237562A/ja
Priority to KR1020040059215A priority patent/KR20040080394A/ko
Priority to US11/239,095 priority patent/US7045907B2/en
Publication of JP2002237562A5 publication Critical patent/JP2002237562A5/ja
Application granted granted Critical
Publication of JP4286465B2 publication Critical patent/JP4286465B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】 放熱特性を改善しつつ、絶縁耐圧を維持する
半導体装置およびその製造方法を提供する。 【解決手段】 リードフレーム２ａは、ダイパッド部３
とインナーリード部４とを有している。パワー素子１
は、リードフレーム２ａのダイパッド部３に搭載され、
半田９でダイパッド部３と接合されている。また、パワ
ー素子１の電極（図示せず）は、リードフレーム２ｂの
インナーリード部４とアルミワイヤ８によって接続され
ている。金属ブロック５はその表面に凸部を有してお
り、その凸部がパワー素子１と対向するようにリードフ
レーム２ａに接合されている。樹脂パッケージ６は、リ
ードフレーム２ａと反対側の面で金属ブロック５に絶縁
層７を形成しつつ、パワー素子１，リードフレーム２
ａ，２ｂ及び金属ブロック５を封止している。そして、
外部放熱器１１は、金属ブロック５と反対側の面で絶縁
層７に取り付けられている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置の構
造、特に電力制御用に使用される電力用半導体装置の構
造とその製造方法に関する。
【０００２】
【従来の技術】図８は、第１の従来技術における電力用
半導体装置の構造を模式的に示す断面図である。図８の
ように、第１の従来技術における電力用半導体装置は、
パワー素子１，金属薄板より成形されているリードフレ
ーム２，放熱用ヒートシンクとして機能する金属ブロッ
ク５及び樹脂パッケージ６を備えている。
【０００３】リードフレーム２は、ダイパッド部３とイ
ンナーリード部４とを有しており、パワー素子１はダイ
パッド部３に半田９で接合されている。また、パワー素
子１に形成されている電極（図示せず）は、リードフレ
ーム２のインナーリード部４にアルミワイヤ８によって
接続されている。金属ブロック５は、その略中央部に凸
部を有しており、その凸部がリードフレーム２のパワー
素子１とは反対側の面と所定距離を成して、パワー素子
１と対向するように配置されている。そして、樹脂パッ
ケージ６は、金属ブロック５のリードフレーム２とは反
対側の面を露出させつつ、パワー素子１，リードフレー
ム２及び金属ブロック５を封止している。そして、金属
ブロック５の露出部分に外部放熱器１１が取り付けられ
ている。ここで、金属ブロック５の凸部とリードフレー
ム２との間に形成されている樹脂パッケージ６を樹脂絶
縁層２７と呼ぶ。
【０００４】なお、リードフレーム３上には、パワー素
子１以外にも、パワー素子１の制御回路を形成するため
の素子が形成される場合もある。
【０００５】図９は第２の従来技術における電力用半導
体装置の構造を模式的に示す断面図であり、図１０は、
図９中の部分Ｂを拡大して示す断面図である。かかる構
造は、例えば特開平１０−９３０１５号公報に開示され
ている。図９，図１０に示されるように、第２の従来技
術における電力用半導体装置は、パワー素子１，ダイオ
ード１２，熱拡散板１５，リードフレーム２，絶縁層３
７，ヒートシンク２５及び樹脂パッケージ６を備えてい
る。
【０００６】パワー素子１は、銅で構成されている熱拡
散板１５に半田９で接合されている。熱拡散板１５のパ
ワー素子１と反対側の面は、銅製リードフレーム２のダ
イパッド部３に半田９で接合されている。そして、リー
ドフレーム２の熱拡散板１５と反対側の面は、絶縁層３
７によって銅製のヒートシンク２５に固着されている。
製造工程では、予めリードフレーム２をヒートシンク２
５に固着し、パワー素子１を接合した熱拡散板１５を、
そのリードフレーム２のダイパッド部３に接合してい
る。ダイオード１２は、パワー素子１ほど発熱しないた
め、熱拡散板１５を介さずに直接リードフレーム２に半
田９で接合されている。また、パワー素子１に形成され
ている電極（図示せず）は、アルミワイヤ８によってリ
ードフレーム２のインナーリード部４に接続されてい
る。そして、樹脂パッケージ６は、ヒートシンク２５の
リードフレーム２とは反対側の面を露出させつつ、パワ
ー素子１，ダイオード１２，リードフレーム２及び熱拡
散板１５を封止している。
【０００７】
【発明が解決しようとする課題】第１の従来技術におけ
る電力半導体装置では、パワー素子１で発生した熱は、
リードフレーム２，樹脂絶縁層２７，金属ブロック５を
通って、外部放熱器１１から外部に放出される。金属ブ
ロック５及び外部放熱器１１は、アルミニウムあるいは
銅材から成り、その熱伝導率はそれぞれ約２３０Ｗ／ｍ
Ｋ、約３９０Ｗ／ｍＫである。リードフレーム２も銅材
などの金属から形成されるため、金属ブロック５及び外
部放熱器１１と同様の熱伝導率を有している。そして、
樹脂絶縁層２７を形成する樹脂の熱伝導率は１〜３Ｗ／
ｍＫである。このように、樹脂絶縁層２７は、その熱伝
導率がその他の材料の約１／１００であって、熱伝導の
主たる阻害要因となっている。
【０００８】半導体装置の放熱特性は、熱が通過する材
料の厚さや熱伝導性、および熱が材料を通過する面積な
どで決定される。第１の従来技術における電力半導体装
置において、樹脂絶縁層２７の厚みを薄くして、熱が通
過する熱伝導の悪い部分を抑えることで放熱特性を改善
することができる。しかし、樹脂絶縁層２７には数千Ｖ
の絶縁耐圧が必要であるため、その厚みは０．５ｍｍ前
後が限界であり、放熱特性の改善にも限界を生じてい
る。
【０００９】また、樹脂絶縁層２７を形成する樹脂の充
填材として高熱伝導率を持つセラミック粉末、例えば窒
化アルミニウム，窒化ケイ素などの粉末を使用し、充填
率を高くすることによって、樹脂絶縁層２７の熱伝導率
を約５Ｗ／ｍＫまでに向上させることができる。しか
し、樹脂絶縁層２７は樹脂パッケージ６の一部であるた
め、樹脂絶縁層２７以外の部分、つまり高熱伝導率を必
要としない部分にまで、セラミック粉末を充填した樹脂
を使用することになるため、価格の高い樹脂を無駄に使
用することになる。その結果、半導体装置の材料コスト
が増加する。
【００１０】パワー素子１で発生した熱は、まずリード
フレーム２を通過して、樹脂絶縁層２７を通過する。一
般的にリードフレーム２は、加工の問題などで、金属ブ
ロック５などのようにその厚みを厚くすることができな
いため、金属ブロック５などと比べて熱拡散効果が小さ
い。そのため、樹脂絶縁層２７を熱が通過する面積を十
分に広げることが困難であり、このことが放熱特性の改
善を制限する原因の一つにもなっていた。
【００１１】第２の従来技術における電力用半導体装置
では、パワー素子１と絶縁層３７との間に、リードフレ
ーム２と熱拡散板１５とが介在しているため、パワー素
子１で発生した熱を熱拡散板１５でその厚さ方向と垂直
な水平方向に拡散し、絶縁層３７を熱が通過する面積を
広げている。しかし、熱拡散板１５はパワー素子１とリ
ードフレーム２との間に位置しており、放熱特性の改善
のために水平方向の寸法を大きくすると、パワー素子１
とリードフレーム２とを接続するアルミワイヤ８の配線
が困難になるという問題があった。また、熱拡散板１５
を厚くすると、アルミワイヤ８の配線長が長くなり電力
損失が増加するという問題もあった。
【００１２】また、熱伝導率を向上するために、絶縁層
３７のみに、セラミック材を充填した樹脂を使用するこ
とがある。つまり、樹脂パッケージ６と絶縁層７とで使
用される樹脂が異なる場合がある。このとき、リードフ
レーム２とヒートシンク２５とが接合された後、つまり
絶縁層３７が硬化した後に、樹脂パッケージが形成され
ると、樹脂パッケージ６と絶縁層３７との界面で剥離が
起こりやすく、リードフレーム２とヒートシンク２５と
の間の絶縁耐圧が低下するという問題があった。
【００１３】そこで、本発明は上述のような問題を解決
するためになされたものであり、放熱特性と絶縁耐圧と
のいずれも良好な半導体装置およびその製造方法を提供
することを目的とする。
【００１４】
【課題を解決するための手段】この発明のうち請求項１
に記載の半導体装置は、半導体素子と、前記半導体素子
を搭載する第１の面と、前記第１の面とは反対側の第２
の面とを有するリードフレームと、前記リードフレーム
の前記第２の面に設けられた金属ブロックと、前記リー
ドフレームとは反対側で前記金属ブロックに設けられた
絶縁層と、前記リードフレームの前記第２の面と前記金
属ブロックとの間に介在し、前記絶縁層よりも熱伝導が
良好な接合材とを備えるものである。
【００１５】また、この発明のうち請求項２に記載の半
導体装置は、請求項１に記載の半導体装置であって、前
記金属ブロックは前記半導体素子と対向して配置される
ものである。
【００１６】また、この発明のうち請求項３に記載の半
導体装置は、請求項１及び請求項２のいずれか一つに記
載の半導体装置であって、前記金属ブロックは、前記接
合材よりも広い面を前記接合材と反対側に有するもので
ある。
【００１７】また、この発明のうち請求項４に記載の半
導体装置は、請求項１乃至請求項３のいずれか一つに記
載の半導体装置であって、前記半導体素子は、複数備え
られ、前記金属ブロックは、前記半導体素子間の絶縁単
位ごとに分離し、かつ少なくとも一つの前記半導体素子
に対応して設けられるものである。
【００１８】また、この発明のうち請求項５に記載の半
導体装置は、請求項１乃至請求項４のいずれか一つに記
載の半導体装置であって、前記絶縁層を露出させつつ、
前記半導体素子，前記リードフレーム及び前記金属ブロ
ックを封止する樹脂パッケージをさらに備え、前記絶縁
層は、前記樹脂パッケージよりも熱伝導が良好なもので
ある。
【００１９】また、この発明のうち請求項６に記載の半
導体装置は、請求項５に記載の半導体装置であって、前
記絶縁層は、前記樹脂パッケージと同系の基剤と、セラ
ミック粉末とを含むものである。
【００２０】また、この発明のうち請求項７に記載の半
導体装置は、請求項１乃至請求項６のいずれか一つに記
載の半導体装置であって、前記金属ブロックは、前記絶
縁層とは反対側に第１の面及び第２の面を有し、前記第
１の面は、前記第２の面よりも前記リードフレーム側に
位置しており、前記接合材は、前記リードフレームの前
記第２の面と前記金属ブロックの前記第１の面との間に
介在するものである。
【００２１】また、この発明のうち請求項８に記載の半
導体装置は、請求項１乃至請求項６のいずれか一つに記
載の半導体装置であって、前記リードフレームは第３の
面を有し、前記第３の面は、前記第２の面よりも前記半
導体素子側に位置し、前記金属ブロックとの間に絶縁空
間を形成するものである。
【００２２】また、この発明のうち請求項９に記載の半
導体装置の製造方法は、（ａ）半導体素子を準備する工
程と、（ｂ）第１の樹脂を半硬化で準備する工程と、
（ｃ）前記工程（ａ），（ｂ）の後に、前記半導体素子
及び前記第１の樹脂を第２の樹脂で覆う工程と、（ｄ）
前記工程（ｃ）の後に、前記第１の樹脂と前記第２の樹
脂とを同時に硬化させる工程とを備えるものである。
【００２３】また、この発明のうち請求項１０に記載の
半導体装置の製造方法は、請求項９に記載の半導体装置
の製造方法であって、（ｅ）前記工程（ｃ）の前に、第
１の面と前記第１の面とは反対側に第２の面とを有する
リードフレーム及び金属ブロックを準備する工程と、
（ｆ）前記工程（ｃ）の前であって、前記工程（ａ），
（ｂ），（ｅ）の後に、前記リードフレームの前記第１
の面に前記半導体素子を搭載する工程と（ｇ）前記工程
（ｃ）の前であって、前記工程（ａ），（ｂ），（ｅ）
の後に、前記リードフレームの前記第２の面に接合材を
介在して金属ブロックを設ける工程と（ｈ）前記工程
（ｃ）の前であって、前記工程（ａ），（ｂ），（ｅ）
の後に、前記リードフレームとは反対側で前記金属ブロ
ックに前記第１の樹脂を設ける工程とをさらに備え、前
記接合材は、前記絶縁層よりも熱伝導が良好であり、前
記工程（ｃ）における前記第２の樹脂は、前記第１の樹
脂を露出させつつ、前記リードフレーム及び前記金属ブ
ロックをも覆うものである。
【００２４】また、この発明のうち請求項１１に記載の
半導体装置の製造方法は、請求項１０に記載の半導体装
置の製造方法であって、前記第１の樹脂は、前記第２の
樹脂と同系の基剤と、セラミック粉末とを含むものであ
る。
【００２５】
【発明の実施の形態】実施の形態１．図１は、本実施の
形態１に係る半導体装置の構造を模式的に示す断面図で
ある。図１のように、本実施の形態１に係る半導体装置
は、パワー素子１，リードフレーム２ａ，２ｂ，金属ブ
ロック５及び樹脂モールド６を備えている。
【００２６】リードフレーム２ａ，２ｂは、熱伝導性の
良好な金属、例えば銅合金の薄板から成形されている。
リードフレーム２ａはダイパッド部３とインナーリード
部４とを有しており、リードフレーム２ｂはインナーリ
ード部４を有している。パワー素子１は両面に電極（図
示せず）を有しており、その一方の面の電極がリードフ
レーム２ａと接するように、リードフレーム２ａのダイ
パッド部３に搭載され、半田９でダイパッド部３と接合
されている。パワー素子１の他方の面の電極は、リード
フレーム２ｂのインナーリード部４とアルミワイヤ８に
よって接続されている。リードフレーム２ａ，２ｂは分
離されており、パワー素子１の両面に形成されている電
極間は絶縁されている。
【００２７】金属ブロック５は、例えばアルミニウムや
銅などの材料から形成されており、パワー素子１とは反
対側の面でリードフレーム２ａと接合材１０で接合され
ている。具体的には、金属ブロック５の一方の主面に
は、接合面５０と非接合面５１とを有しており、接合面
５０及び非接合面５１がリードフレーム２ａと対向する
ように配置されている。接合面５０は、非接合面５１よ
りもパワー素子１側に位置しており、パワー素子１と対
向するようにリードフレーム２ａに接合材１０で接合さ
れている。言い換えれば、金属ブロック５はその表面に
凸部を有しており、その凸部がパワー素子１と対向する
ようにリードフレーム２ａに接合されている。そして、
金属ブロック５のリードフレーム２ａと反対側の面は、
リードフレーム２ａとのパワー素子１の接合面よりも広
くなっている。また、非接合面５１は、リードフレーム
２ｂとの間で絶縁空間６０を形成している。
【００２８】樹脂パッケージ６は、例えばエポキシ系樹
脂が使用されており、リードフレーム２ａ，２ｂと反対
側の面で金属ブロック５に絶縁層７を形成しつつ、パワ
ー素子１，リードフレーム２ａ，２ｂ及び金属ブロック
５を封止している。そして、外部放熱器１１が、金属ブ
ロック５とは反対側の面で絶縁層７に取り付けられてい
る。
【００２９】上述の構造を備える本実施の形態１に係る
半導体装置において、パワー素子１で発生した熱は、半
田９，リードフレーム２ａ，接合材１０，金属ブロック
５，絶縁層７を通って、外部放熱器１１から外部に放出
される。接合材１０は、リードフレーム２ａと金属ブロ
ック５との電気的絶縁性を確保する必要がないため、絶
縁耐圧を考慮することなく、その材料を選択することが
できる。具体的には、外部放熱器１１に別の半導体装置
が取り付けられた場合、半導体装置間の絶縁は、絶縁層
７によって維持されるため、接合材１０は絶縁耐圧を考
慮する必要はない。そのため、接合材１０は、絶縁層７
よりも熱伝導の良好な材料、例えば半田などを使用する
ことができる。その結果、パワー素子１で発生した熱
は、リードフレーム２ａから金属ブロック５へと良好に
伝導される。
【００３０】また、接合材１０として樹脂接着剤を使用
した場合であっても、接合材１０の厚みを、上述の第１
の従来技術における樹脂絶縁層２７よりも薄くできる。
具体的には、接合材１０の厚みを１０〜４０μｍに設定
することができ、従来の樹脂絶縁層２７の厚みの約１／
１０倍に低減することができる。また、例えば金属粉を
充填材として混入した接着剤、つまり高熱伝導率の接着
材を使用することができる。これらの結果、樹脂接着剤
で構成された接合材１０は、従来の樹脂絶縁層２７より
も、その熱伝導率を５〜１０倍（５〜２０Ｗ／ｍＫ）に
向上することができる。つまり、接合材１０として樹脂
接着材を使用した場合であっても、パワー素子１で発生
した熱を良好に金属ブロック５まで伝導することができ
る。
【００３１】次に、熱伝導の主たる阻害要因となる絶縁
層７を通過する熱について詳細に説明する。図２は、パ
ワー素子１で発生した熱が伝導する様子を示した図であ
って、図２（ａ）は、上述の第１の従来技術における電
力用半導体装置の熱伝導の様子を示しており、図２
（ｂ）は、本実施の形態１に係る半導体装置の熱伝導の
様子を示している。図２（ａ）の熱拡散方向３０で示す
ように、第１の従来技術では、パワー素子１で発生した
熱はリードフレーム２で若干水平方向に拡散されるが、
リードフレーム２の厚みが薄いため、十分な拡散が行わ
れない。そのため、第１の従来技術において熱伝導の主
たる阻害要因であった樹脂絶縁層２７を熱が通過する面
積３２は、ほぼパワー素子１の面積と同じである。一
方、図２（ｂ）の熱の拡散方向３１で示すように、本実
施の形態１では、パワー素子１で発生した熱はリードフ
レーム２ａで若干水平方向に拡散され、さらに十分厚み
を持つ金属ブロック５で拡散される。そのため、絶縁層
７を熱が通過する面積３３は、パワー素子１の面積より
も十分大きい。つまり、本実施の形態１における熱の主
たる阻害要因は、第１の従来技術におけるそれよりも小
さい。
【００３２】このように、本実施の形態１に係る半導体
装置によれば、放熱特性が改善される。
【００３３】また、金属ブロック５は、リードフレーム
２ｂとの間に絶縁空間６０を形成しているため、パワー
素子１のそれぞれの面の電極同士を絶縁しつつ金属ブロ
ック５の寸法を半導体装置の外形近くまで広げることが
可能となり、その結果、放熱特性を向上することができ
る。
【００３４】また、第２の従来技術では、金属ブロック
５の寸法がアルミワイヤ８配線に影響を与えていたが、
金属ブロック５はパワー素子１とは反対側でリードフレ
ーム２ａに接合されているため、アルミワイヤ８配線へ
の影響を与えることなく、その寸法を決定することでき
る。
【００３５】また、本実施の形態１では、従来に無い新
しい半導体装置の構造を提案しているが、リードフレー
ム２ａと金属ブロック５との接合を樹脂パッケージ６の
形成工程の直前に行うことにより、アルミワイヤ８配線
までは従来と同じ工程及び装置で製造が可能であるた
め、新規の設備投資などを抑えることができる。
【００３６】実施の形態２．図３は本実施の形態２に係
る半導体装置の回路図である。図３のように、本実施の
形態２に係る半導体装置は、例えば三相インバータ回路
で構成されている。具体的には、パワー素子１はＩＧＢ
Ｔ１ａと、ＩＧＢＴ１ａに逆並列接続されたダイオード
１ｂとを備え、そのパワー素子１同士が直列接続されて
いる。これをアームと呼ぶ。そして、本実施の形態２に
係る半導体装置は、並列接続された３つのアームを備え
ている。
【００３７】出力端子Ｕ，Ｖ，Ｗは例えば交流モータな
どに接続され、入力端子Ｐ，Ｎは例えば直流電源が直接
接続されたり、また商用電源から直流電圧を作る順変換
回路の出力が接続されたりする。そして、制御端子ＧＵ
Ｐ，ＧＵＮ，ＧＶＰ，ＧＶＮ，ＧＷＰ，ＧＷＮを制御す
ることによって各ＩＧＢＴをオン／オフし、交流モータ
の回転動作を制御する。
【００３８】図４は、本実施の形態２に係る半導体装置
の構造を模式的に示す平面図であって、図３の回路図で
示された半導体装置の平面図である。そして、図５は、
図４中の矢視Ａ−Ａにおける断面図であって、樹脂パッ
ケージを形成した後の断面図である。
【００３９】図４及び図５より、本実施の形態２に係る
半導体装置は、パワー素子１，リードフレーム２，金属
ブロック５，絶縁層１７及び樹脂パッケージ６を備えて
いる。図４では、構造を容易に把握できるように樹脂パ
ッケージ６を省略し、これが形成される領域１６を示し
ている。
【００４０】本実施の形態２に係る半導体装置は、上述
の実施の形態１に係る半導体装置においてパワー素子１
を複数備えたものであって、絶縁層１７が樹脂パッケー
ジ６と異なる樹脂から構成されているものである。リー
ドフレーム２及び金属ブロック５は、パワー素子１間で
絶縁されている単位（絶縁単位）ごとに設けられてお
り、各リードフレーム２のダイパッド部３にパワー素子
１が搭載されている。そして、パワー素子１に形成され
ている電極（図示せず）は、リードフレーム２のインナ
ーリード部４とアルミワイヤ８によって接続されてい
る。各リードフレーム２はタイバー８０で接続されてい
るが、このタイバー８０は樹脂パッケージ６の形成後に
切断され、各リードフレーム２は分離される。
【００４１】金属ブロック５は各リードフレームごとに
設けられ、その表面に有する凸部がパワー素子１と対向
するようにリードフレーム２に接合されている。
【００４２】絶縁層１７は、リードフレーム２と反対側
の面で金属ブロック５に形成されており、各金属ブロッ
ク５にまたがって形成されている。言い換えれば、一枚
の絶縁層１７の上に、各金属ブロック５が搭載されてい
る。絶縁層１７は、高熱伝導材料、例えばセラミック粉
末を充填材として混入した樹脂で形成されている。セラ
ミック粉末には、例えばシリカ，特に結晶性シリカ，ア
ルミナ，窒化アルミニウム，窒化ケイ素，窒化ボロンな
どがある。そして、樹脂パッケージ６は、絶縁層１７を
露出させつつ、パワー素子１，リードフレーム２及び金
属ブロック５を封止している。絶縁層１７の金属ブロッ
ク５と反対側、つまり露出している部分には、外部放熱
器が取り付けられることがあるが、図５では記載を省略
している。ここで図４において、Ｐ側のパワー素子１に
対応する金属ブロック５は、Ｎ側の金属ブロック５のよ
うに各パワー素子１ごとに分離されても良い。つまり、
金属ブロック５はパワー素子１間の絶縁単位ごとに設け
られ、その絶縁単位の中では少なくとも一つのパワー素
子１に対応した金属ブロック５が複数設けられても良
い。
【００４３】次に、樹脂パッケージ６の形成方法につい
て説明する。図６は、本実施の形態２に係る半導体装置
における樹脂パッケージ６の形成方法を示す図であっ
て、例えばトランスファーモールドによって樹脂パッケ
ージ６は形成される。トランスファーモールド装置１０
０は、プランジャ２０と金型２１，２２とを備えてい
る。金型２１と金型２２とで形成されるキャビティ２３
内には、パワー素子１及び金属ブロック５が接合された
リードフレーム２が準備されている。そして、キャビテ
ィ底面２４と金属ブロック５との間に絶縁層１７を配置
する。例えば樹脂パッケージ６にエポキシ系樹脂が使用
されている場合、同じエポキシ系の樹脂基剤（基剤と
は、主剤と硬化剤とを含めたものである）に充填剤とし
てセラミック粉末を混入し、混練工程後の半硬化状、い
わゆる「Ｂステージ」段階の樹脂が、絶縁層１７として
ここでは準備されている。そして、タブレット状で準備
された封止樹脂２６をプランジャ２０によって加圧する
ことによって、溶融した封止樹脂２６がキャビティ２０
内に充填される。その後、半硬化状の絶縁層１７と封止
樹脂２６とを同時に硬化・成形することによって、樹脂
パッケージ６が形成される。
【００４４】このように、本実施の形態２に係る半導体
装置によれば、金属ブロック５は、分離されたリードフ
レーム２ごとに設けられるため、パワー素子１間の絶縁
を維持することができる。
【００４５】また、絶縁層１７は、樹脂パッケージ６の
一部ではなく別途に設けらているため、放熱特性に影響
を与える絶縁層１７だけに、高熱伝導の樹脂を使用する
ことができる。その結果、材料コストを低減することが
できる。
【００４６】また、絶縁層１７と樹脂パッケージ６とを
同時に硬化・成形するため、異なる樹脂の界面に生じる
剥離を減少することができる。その結果、絶縁耐圧が向
上する。
【００４７】また、上述の実施の形態１に係る半導体装
置では、樹脂パッケージ６に流動性が乏しい材料を使用
した場合、絶縁層７の厚みが薄いため、絶縁層７にボイ
ドが発生しやすい。本実施の形態２では、絶縁層１７を
金属ブロック５の表面に配置したあとに樹脂パッケージ
６を形成するため、絶縁層１７でのボイドの発生を低減
することができる。その結果絶縁耐圧が向上する。ま
た、絶縁層１７の厚みが安定するため放熱特性のばらつ
きを抑えることができる。
【００４８】なお、絶縁層１７を金属ブロック５の表面
に形成し硬化させた後に、樹脂パッケージ６を形成した
半導体装置、あるいは金属ブロック５の表面を露出させ
つつ、樹脂パッケ−ジを形成し、その後に絶縁層１７を
形成した半導体装置であっても、絶縁耐圧は低下する
が、それ以外の上述の効果は得ることができる。
【００４９】実施の形態３．図７は、本実施の形態３に
係る半導体装置の構造を模式的に示す断面図である。本
実施の形態３に係る半導体装置は、上述の実施の形態１
に係る半導体装置において、基本的にはリードフレーム
２ａ，２ｂ及び金属ブロック５の形状を変形したもので
ある。
【００５０】パワー素子１は複数の電極（図示せず）を
有しており、リードフレーム２ａ，２ｂはその電極間を
絶縁するために分離されている。そして、パワー素子１
は、リードフレーム２ａのダイパッド部３に搭載されて
おり、パワー素子１のある電極は、リードフレーム２ａ
のインナーリード部４にアルミワイヤ８で接続されてい
る。また、パワー素子１の別の電極は、パワー素子１が
搭載されていないリードフレーム２ｂのインナーリード
部４にアルミワイヤ８で接続されている。結果、パワー
素子１のこれらの電極間は絶縁されている。
【００５１】また、リードフレーム２ａのダイパッド部
３において、パワー素子１とは反対側の面には、金属ブ
ロック５との接合面５２を有している。そして、リード
フレーム２ｂのインナーリード部４において、アルミワ
イヤ８と接続されている面と反対側の面には、接合面５
２よりもパワー素子１側に位置し、金属ブロック５との
間で絶縁層６１を形成している非接合面５３を有してい
る。言い換えれば、リードフレーム２ａは、そのダイパ
ッド部３が金属ブロック５側に沈められた形状をしてお
り、その沈められた部分と金属ブロック５とが接合材９
で接合されている。その他の構造については、上述の実
施の形態１に係る半導体装置と同様であるため、ここで
は説明を省略する。
【００５２】このように、本実施の形態３に係る半導体
装置によれば、リードフレーム２ａ，２ｂは、そのダイ
パッド部３以外では、金属ブロック５との間に絶縁空間
６１を形成しているため、金属ブロック５の寸法を半導
体装置の外形近くまで広げることが可能となり、その結
果、放熱特性を向上することができる。
【００５３】また、上述の実施の形態１，２の半導体装
置では、金属ブロック５に凸部を有しているため、リー
ドフレーム２，２ａ，２ｂとの接合の際に、金属ブロッ
ク５の表裏，前後を確認する工程が必要であった。本実
施の形態３では、リードフレーム２ａ，２ｂの形状を工
夫し絶縁空間６１を維持しているため、直方体の金属ブ
ロック５を使用することができる。そのため、リードフ
レーム２との接合時に、金属ブロック５の接合方向を揃
える工程が不要になる。その結果、半導体装置の生産性
を向上することができる。
【００５４】
【発明の効果】この発明のうち請求項１乃至請求項２に
係る半導体装置によれば、発熱源である半導体素子から
近い位置にある接合材において熱伝導を良好にするた
め、金属ブロックでの放熱が良好となる。
【００５５】また、絶縁層が金属ブロックに設けられて
いるので、これに絶縁耐圧を担わせることができる。そ
のため、接合材は絶縁耐圧を考慮することなく熱伝導の
観点からその材料を選択することができる。
【００５６】また、この発明のうち請求項３に係る半導
体装置によれば、金属ブロックが接合材よりも広い面を
有してるため、半導体素子からの熱を拡散することがで
きる。そのため、熱伝導の主たる阻害要因である絶縁層
に、より広い面積の熱を通過させることができる。その
結果、放熱特性が改善される。
【００５７】また、この発明のうち請求項４に係る半導
体装置によれば、金属ブロックが半導体素子の絶縁単位
ごとに分離されているため、半導体素子間の絶縁を維持
しつつ複数の半導体素子を一つの半導体装置に備えるこ
とができる。
【００５８】また、この発明のうち請求項５乃至請求項
６に係る半導体装置によれば、樹脂パッケージよりも熱
伝導が良好な絶縁層を備えているため、樹脂パッケージ
と同一の材料で絶縁層を形成した半導体装置よりも、放
熱特性を向上することができる。
【００５９】また、この発明のうち請求項７乃至請求項
８に係る半導体装置によれば、金属ブロックは、リード
フレームとの間に絶縁空間を形成しているため、金属ブ
ロックの寸法を半導体装置の外形近くまで広げることが
可能となる。その結果、放熱特性を向上することができ
る。
【００６０】また、この発明のうち請求項９に係る半導
体装置の製造方法によれば、絶縁層と樹脂パッケージと
を同時に硬化するため、異なる樹脂の界面に生じる剥離
を減少することができる。その結果、絶縁耐圧が向上す
る。
【００６１】また、この発明のうち請求項１０乃至請求
項１１に係る半導体装置の製造方法によれば、絶縁層と
樹脂パッケージとが分離されているため、放熱特性に影
響を与える絶縁層だけに、高熱伝導の樹脂を使用するこ
とができる。その結果、材料コストを低減することがで
きる。
【図面の簡単な説明】
【図１】 本実施の形態１に係る半導体装置の構造を模
式的に示す断面図である。
【図２】 パワー素子１で発生した熱が伝導する様子を
示した図である。
【図３】 本実施の形態２に係る半導体装置の回路図で
ある。
【図４】 本実施の形態２に係る半導体装置の構造を模
式的に示す平面図である。
【図５】 本実施の形態２に係る半導体装置の構造を模
式的に示す断面図である。
【図６】 本実施の形態２における樹脂パッケージ６の
形成方法を示す図である。
【図７】 本実施の形態３に係る半導体装置の構造を模
式的に示す断面図である。
【図８】 第１の従来技術における電力用半導体装置の
構造を模式的に示す断面図である。
【図９】 第２の従来技術における電力用半導体装置の
構造を模式的に示す断面図である。
【図１０】 第２の従来技術における電力用半導体装置
の構造の一部を拡大して示す断面図である。
【符号の説明】
１ パワー素子、２，２ａ，２ｂ リードフレーム、５
金属ブロック、６樹脂パッケージ、７，１７ 絶縁
層、１０ 接合材、５０，５２ 接合面、５１，５３
非接合面、６０，６１ 絶縁空間。

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子と、 前記半導体素子を搭載する第１の面と、前記第１の面と
    は反対側の第２の面とを有するリードフレームと、 前記リードフレームの前記第２の面に設けられた金属ブ
    ロックと、 前記リードフレームとは反対側で前記金属ブロックに設
    けられた絶縁層と、 前記リードフレームの前記第２の面と前記金属ブロック
    との間に介在し、前記絶縁層よりも熱伝導が良好な接合
    材とを備える半導体装置。
  2. 【請求項２】 前記金属ブロックは前記半導体素子と対
    向して配置される、請求項１に記載の半導体装置。
  3. 【請求項３】 前記金属ブロックは、前記接合材よりも
    広い面を前記接合材と反対側に有する、請求項１及び請
    求項２のいずれか一つに記載の半導体装置。
  4. 【請求項４】 前記半導体素子は、複数備えられ、 前記金属ブロックは、前記半導体素子間の絶縁単位ごと
    に分離し、かつ少なくとも一つの前記半導体素子に対応
    して設けられる、請求項１乃至請求項３のいずれか一つ
    に記載の半導体装置。
  5. 【請求項５】 前記絶縁層を露出させつつ、前記半導体
    素子，前記リードフレーム及び前記金属ブロックを封止
    する樹脂パッケージをさらに備え、 前記絶縁層は、前記樹脂パッケージよりも熱伝導が良好
    な、請求項１乃至請求項４のいずれか一つに記載の半導
    体装置。
  6. 【請求項６】 前記絶縁層は、前記樹脂パッケージと同
    系の基剤と、セラミック粉末とを含む、請求項５に記載
    の半導体装置。
  7. 【請求項７】 前記金属ブロックは、前記絶縁層とは反
    対側に第１の面及び第２の面を有し、 前記第１の面は、前記第２の面よりも前記リードフレー
    ム側に位置しており、 前記接合材は、前記リードフレームの前記第２の面と前
    記金属ブロックの前記第１の面との間に介在する、請求
    項１乃至請求項６のいずれか一つに記載の半導体装置。
  8. 【請求項８】 前記リードフレームは第３の面を有し、 前記第３の面は、前記第２の面よりも前記半導体素子側
    に位置し、前記金属ブロックとの間に絶縁空間を形成す
    る、請求項１乃至請求項６のいずれか一つに記載の半導
    体装置。
  9. 【請求項９】（ａ）半導体素子を準備する工程と、 （ｂ）第１の樹脂を半硬化で準備する工程と、 （ｃ）前記工程（ａ），（ｂ）の後に、前記半導体素子
    及び前記第１の樹脂を第２の樹脂で覆う工程と、 （ｄ）前記工程（ｃ）の後に、前記第１の樹脂と前記第
    ２の樹脂とを同時に硬化させる工程とを備える半導体装
    置の製造方法。
  10. 【請求項１０】 （ｅ）前記工程（ｃ）の前に、第１の
    面と前記第１の面とは反対側に第２の面とを有するリー
    ドフレーム及び金属ブロックを準備する工程と、 （ｆ）前記工程（ｃ）の前であって、前記工程（ａ），
    （ｂ），（ｅ）の後に、前記リードフレームの前記第１
    の面に前記半導体素子を搭載する工程と、 （ｇ）前記工程（ｃ）の前であって、前記工程（ａ），
    （ｂ），（ｅ）の後に、前記リードフレームの前記第２
    の面に接合材を介在して金属ブロックを設ける工程と、 （ｈ）前記工程（ｃ）の前であって、前記工程（ａ），
    （ｂ），（ｅ）の後に、前記リードフレームとは反対側
    で前記金属ブロックに前記第１の樹脂を設ける工程とを
    さらに備え、 前記接合材は、前記絶縁層よりも熱伝導が良好であり、 前記工程（ｃ）における前記第２の樹脂は、前記第１の
    樹脂を露出させつつ、前記リードフレーム及び前記金属
    ブロックをも覆う、請求項９に記載の半導体装置の製造
    方法。
  11. 【請求項１１】 前記第１の樹脂は、前記第２の樹脂と
    同系の基剤と、セラミック粉末とを含む、請求項１０に
    記載の半導体装置の製造方法。
JP2001033707A 2001-02-09 2001-02-09 半導体装置とその製造方法 Expired - Lifetime JP4286465B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001033707A JP4286465B2 (ja) 2001-02-09 2001-02-09 半導体装置とその製造方法
US09/895,319 US6979909B2 (en) 2001-02-09 2001-07-02 Semiconductor device and method of manufacturing same
KR1020010058940A KR20020066362A (ko) 2001-02-09 2001-09-24 반도체 장치 및 그 제조방법
DE2001149093 DE10149093B4 (de) 2001-02-09 2001-10-05 Halbleiterbauelement mit Harzgehäuse
KR1020040059215A KR20040080394A (ko) 2001-02-09 2004-07-28 반도체장치 및 그 제조방법
US11/239,095 US7045907B2 (en) 2001-02-09 2005-09-30 Semiconductor device and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001033707A JP4286465B2 (ja) 2001-02-09 2001-02-09 半導体装置とその製造方法

Publications (3)

Publication Number Publication Date
JP2002237562A true JP2002237562A (ja) 2002-08-23
JP2002237562A5 JP2002237562A5 (ja) 2006-12-21
JP4286465B2 JP4286465B2 (ja) 2009-07-01

Family

ID=18897415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001033707A Expired - Lifetime JP4286465B2 (ja) 2001-02-09 2001-02-09 半導体装置とその製造方法

Country Status (4)

Country Link
US (2) US6979909B2 (ja)
JP (1) JP4286465B2 (ja)
KR (2) KR20020066362A (ja)
DE (1) DE10149093B4 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165498A (ja) * 2004-11-10 2006-06-22 Fuji Electric Holdings Co Ltd 半導体装置および、半導体装置の製造方法
JP2007299874A (ja) * 2006-04-28 2007-11-15 Matsushita Electric Ind Co Ltd 熱伝導性基板及び電気伝導性基板
JP2009302526A (ja) * 2008-05-16 2009-12-24 Denso Corp 電子回路装置及びその製造方法
JP2010010559A (ja) * 2008-06-30 2010-01-14 Shin Kobe Electric Mach Co Ltd 配線板
JP2012146803A (ja) * 2011-01-12 2012-08-02 Renesas Electronics Corp 半導体装置およびその製造方法
JP2015006118A (ja) * 2013-06-24 2015-01-08 株式会社デンソー 車両用回転電機
JP2015006116A (ja) * 2013-06-24 2015-01-08 株式会社デンソー 車両用回転電機
JP2015201625A (ja) * 2014-03-31 2015-11-12 株式会社東芝 半導体モジュール及び半導体モジュールの製造方法
WO2017154072A1 (ja) * 2016-03-07 2017-09-14 三菱電機株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723454B1 (ko) * 2004-08-21 2007-05-30 페어차일드코리아반도체 주식회사 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
DE10142971A1 (de) * 2001-09-01 2003-03-27 Eupec Gmbh & Co Kg Leistungshalbleitermodul
JP2003100986A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 半導体装置
US6677669B2 (en) * 2002-01-18 2004-01-13 International Rectifier Corporation Semiconductor package including two semiconductor die disposed within a common clip
JP3828036B2 (ja) * 2002-03-28 2006-09-27 三菱電機株式会社 樹脂モールド型デバイスの製造方法及び製造装置
US8169062B2 (en) * 2002-07-02 2012-05-01 Alpha And Omega Semiconductor Incorporated Integrated circuit package for semiconductior devices with improved electric resistance and inductance
US7042730B2 (en) * 2002-07-31 2006-05-09 International Rectifier Corporation Non-isolated heatsink(s) for power modules
KR100902766B1 (ko) * 2002-09-27 2009-06-15 페어차일드코리아반도체 주식회사 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지
TW582078B (en) * 2002-11-29 2004-04-01 Chipmos Technologies Bermuda Packaging process for improving effective die-bonding area
US7061025B2 (en) * 2003-03-10 2006-06-13 Mccolloch Lawrence R Optoelectronic device packaging assemblies and methods of making the same
US6919625B2 (en) * 2003-07-10 2005-07-19 General Semiconductor, Inc. Surface mount multichip devices
JP2005109100A (ja) * 2003-09-30 2005-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7239016B2 (en) * 2003-10-09 2007-07-03 Denso Corporation Semiconductor device having heat radiation plate and bonding member
JP2005136264A (ja) * 2003-10-31 2005-05-26 Mitsubishi Electric Corp 電力用半導体装置及び電力用半導体モジュール
US7250672B2 (en) * 2003-11-13 2007-07-31 International Rectifier Corporation Dual semiconductor die package with reverse lead form
US7149088B2 (en) * 2004-06-18 2006-12-12 International Rectifier Corporation Half-bridge power module with insert molded heatsinks
US7151309B2 (en) * 2004-08-27 2006-12-19 Texas Instruments Incorporated Apparatus for improved power distribution in wirebond semiconductor packages
US7812441B2 (en) * 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
US7394158B2 (en) * 2004-10-21 2008-07-01 Siliconix Technology C.V. Solderable top metal for SiC device
US9419092B2 (en) 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
JP4644008B2 (ja) * 2005-03-09 2011-03-02 三菱電機株式会社 半導体モジュール
JP4659534B2 (ja) * 2005-07-04 2011-03-30 三菱電機株式会社 半導体装置
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
US7310191B2 (en) 2006-03-09 2007-12-18 Matsushita Electric Industrial Co., Ltd. Zoom lens system, imaging device and camera
DE102006012781B4 (de) * 2006-03-17 2016-06-16 Infineon Technologies Ag Multichip-Modul mit verbessertem Systemträger und Verfahren zu seiner Herstellung
US20070257343A1 (en) * 2006-05-05 2007-11-08 Hauenstein Henning M Die-on-leadframe (dol) with high voltage isolation
JP2007312560A (ja) * 2006-05-22 2007-11-29 Toyota Motor Corp インシュレータおよび回転電機
US9627552B2 (en) 2006-07-31 2017-04-18 Vishay-Siliconix Molybdenum barrier metal for SiC Schottky diode and process of manufacture
US7928590B2 (en) * 2006-08-15 2011-04-19 Qimonda Ag Integrated circuit package with a heat dissipation device
US20080122896A1 (en) * 2006-11-03 2008-05-29 Stephenson Iii Stanley W Inkjet printhead with backside power return conductor
KR101489325B1 (ko) * 2007-03-12 2015-02-06 페어차일드코리아반도체 주식회사 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
US8077475B2 (en) 2007-09-27 2011-12-13 Infineon Technologies Ag Electronic device
JP5067267B2 (ja) * 2008-06-05 2012-11-07 三菱電機株式会社 樹脂封止型半導体装置とその製造方法
US8664038B2 (en) * 2008-12-04 2014-03-04 Stats Chippac Ltd. Integrated circuit packaging system with stacked paddle and method of manufacture thereof
JP2010182911A (ja) * 2009-02-06 2010-08-19 Renesas Electronics Corp 半導体装置の製造方法及びワイヤボンダ
DE102009045063C5 (de) 2009-09-28 2017-06-01 Infineon Technologies Ag Leistungshalbleitermodul mit angespritztem Kühlkörper, Leistungshalbleitermodulsystem und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102009046172A1 (de) * 2009-10-29 2011-05-05 Robert Bosch Gmbh Kühlkörper mit verbesserter Kühleffizienz, mit Kühlkörper ausgestattete Schaltung und Herstellungsverfahren hierfür
JP4947135B2 (ja) * 2009-12-04 2012-06-06 株式会社デンソー 半導体パッケージおよびその製造方法
DE102010001565A1 (de) * 2010-02-04 2011-08-04 Robert Bosch GmbH, 70469 Leistungsmodul mit einer Schaltungsanordnung, elektrische/elektronische Schaltungsanordnung, Verfahren zur Herstellung eines Leistungsmoduls
JP4717148B1 (ja) * 2010-05-28 2011-07-06 株式会社スズデン 照明器具および照明器具の製造方法
JP5257817B2 (ja) 2010-06-15 2013-08-07 三菱電機株式会社 半導体装置
CN102340233B (zh) * 2010-07-15 2014-05-07 台达电子工业股份有限公司 功率模块
US9443795B2 (en) 2010-12-13 2016-09-13 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package having bootstrap diodes on a common integrated circuit (IC)
US9355995B2 (en) 2010-12-13 2016-05-31 Infineon Technologies Americas Corp. Semiconductor packages utilizing leadframe panels with grooves in connecting bars
US9449957B2 (en) 2010-12-13 2016-09-20 Infineon Technologies Americas Corp. Control and driver circuits on a power quad flat no-lead (PQFN) leadframe
US9620954B2 (en) 2010-12-13 2017-04-11 Infineon Technologies Americas Corp. Semiconductor package having an over-temperature protection circuit utilizing multiple temperature threshold values
US9324646B2 (en) 2010-12-13 2016-04-26 Infineon Technologies America Corp. Open source power quad flat no-lead (PQFN) package
US9659845B2 (en) 2010-12-13 2017-05-23 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package in a single shunt inverter circuit
US9362215B2 (en) * 2010-12-13 2016-06-07 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) semiconductor package with leadframe islands for multi-phase power inverter
US8587101B2 (en) 2010-12-13 2013-11-19 International Rectifier Corporation Multi-chip module (MCM) power quad flat no-lead (PQFN) semiconductor package utilizing a leadframe for electrical interconnections
US9524928B2 (en) 2010-12-13 2016-12-20 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package having control and driver circuits
US9711437B2 (en) 2010-12-13 2017-07-18 Infineon Technologies Americas Corp. Semiconductor package having multi-phase power inverter with internal temperature sensor
CN103250243B (zh) * 2010-12-16 2016-04-27 三菱电机株式会社 半导体装置
JP5936310B2 (ja) 2011-03-17 2016-06-22 三菱電機株式会社 パワー半導体モジュール及びその取り付け構造
JP5602095B2 (ja) * 2011-06-09 2014-10-08 三菱電機株式会社 半導体装置
JP2013070026A (ja) 2011-09-08 2013-04-18 Rohm Co Ltd 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置
JP5940799B2 (ja) * 2011-11-22 2016-06-29 新光電気工業株式会社 電子部品搭載用パッケージ及び電子部品パッケージ並びにそれらの製造方法
DE102011088218B4 (de) * 2011-12-12 2015-10-15 Robert Bosch Gmbh Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement und Verfahren zur Herstellung
US8581416B2 (en) * 2011-12-15 2013-11-12 Semiconductor Components Industries, Llc Method of forming a semiconductor device and leadframe therefor
US8866274B2 (en) 2012-03-27 2014-10-21 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
US8916968B2 (en) 2012-03-27 2014-12-23 Infineon Technologies Ag Multichip power semiconductor device
US8847385B2 (en) * 2012-03-27 2014-09-30 Infineon Technologies Ag Chip arrangement, a method for forming a chip arrangement, a chip package, a method for forming a chip package
CN104303297B (zh) 2012-05-16 2017-05-17 松下知识产权经营株式会社 电力用半导体模块
JP2014056982A (ja) * 2012-09-13 2014-03-27 Mitsubishi Electric Corp パワー半導体装置およびその製造方法
JP2014207430A (ja) 2013-03-21 2014-10-30 ローム株式会社 半導体装置
US9324645B2 (en) 2013-05-23 2016-04-26 Avogy, Inc. Method and system for co-packaging vertical gallium nitride power devices
US9324809B2 (en) * 2013-11-18 2016-04-26 Avogy, Inc. Method and system for interleaved boost converter with co-packaged gallium nitride power devices
KR102153041B1 (ko) * 2013-12-04 2020-09-07 삼성전자주식회사 반도체소자 패키지 및 그 제조방법
DE102014203225A1 (de) * 2014-02-24 2015-01-29 Siemens Aktiengesellschaft Anordnung und Verfahren zur Abfuhr der Wärmeverluste von elektrischen Bauelementen hoher Pulsleistung
US20150279793A1 (en) * 2014-03-27 2015-10-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
CN107004673B (zh) * 2014-11-27 2020-01-03 三菱电机株式会社 半导体驱动装置
JP6345583B2 (ja) * 2014-12-03 2018-06-20 ルネサスエレクトロニクス株式会社 半導体装置
DE102014118080B4 (de) 2014-12-08 2020-10-15 Infineon Technologies Ag Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
KR101744536B1 (ko) * 2015-02-09 2017-06-08 엘지전자 주식회사 방열유닛 및 이를 포함하는 공기조화기의 실외기
JP6281506B2 (ja) * 2015-02-24 2018-02-21 トヨタ自動車株式会社 半導体モジュール
JP6522402B2 (ja) * 2015-04-16 2019-05-29 ローム株式会社 半導体装置
DE102015110655A1 (de) * 2015-07-02 2017-01-05 Infineon Technologies Austria Ag Elektronische Vorrichtung und Verfahren zum Herstellen derselben
WO2017132462A1 (en) * 2016-01-28 2017-08-03 Kyocera International, Inc. Semiconductor packaging structure and package having stress release structure
JP6673012B2 (ja) * 2016-05-26 2020-03-25 三菱電機株式会社 半導体装置およびその製造方法
JP2019054069A (ja) * 2017-09-14 2019-04-04 株式会社東芝 半導体装置
JP6843731B2 (ja) * 2017-11-22 2021-03-17 三菱電機株式会社 半導体装置
DE102019206523A1 (de) * 2019-05-07 2020-11-12 Zf Friedrichshafen Ag Leistungsmodul mit gehäusten Leistungshalbleitern zur steuerbaren elektrischen Leistungsversorgung eines Verbrauchers

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0671061B2 (ja) 1989-05-22 1994-09-07 株式会社東芝 樹脂封止型半導体装置
US5317194A (en) 1989-10-17 1994-05-31 Kabushiki Kaisha Toshiba Resin-sealed semiconductor device having intermediate silicon thermal dissipation means and embedded heat sink
US5293301A (en) * 1990-11-30 1994-03-08 Shinko Electric Industries Co., Ltd. Semiconductor device and lead frame used therein
US5598034A (en) 1992-07-22 1997-01-28 Vlsi Packaging Corporation Plastic packaging of microelectronic circuit devices
JPH06209054A (ja) 1993-01-08 1994-07-26 Mitsubishi Electric Corp 半導体装置
JP2564771B2 (ja) 1994-09-05 1996-12-18 株式会社後藤製作所 放熱板付き半導体装置及びその製造方法
JP3429921B2 (ja) 1995-10-26 2003-07-28 三菱電機株式会社 半導体装置
JP3516789B2 (ja) * 1995-11-15 2004-04-05 三菱電機株式会社 半導体パワーモジュール
JP3345241B2 (ja) 1995-11-30 2002-11-18 三菱電機株式会社 半導体装置
JPH09186269A (ja) 1996-01-05 1997-07-15 Hitachi Ltd 半導体装置
JPH09260550A (ja) 1996-03-22 1997-10-03 Mitsubishi Electric Corp 半導体装置
JP3201277B2 (ja) 1996-09-11 2001-08-20 株式会社日立製作所 半導体装置
JPH10135380A (ja) 1996-10-31 1998-05-22 Hitachi Ltd 半導体装置
US6001672A (en) * 1997-02-25 1999-12-14 Micron Technology, Inc. Method for transfer molding encapsulation of a semiconductor die with attached heat sink
JPH1117071A (ja) 1997-06-23 1999-01-22 Hitachi Ltd 半導体装置
JPH11243166A (ja) 1998-02-24 1999-09-07 Fuji Electric Co Ltd 樹脂封止型半導体装置
JP3677403B2 (ja) * 1998-12-07 2005-08-03 パイオニア株式会社 発熱素子の放熱構造

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165498A (ja) * 2004-11-10 2006-06-22 Fuji Electric Holdings Co Ltd 半導体装置および、半導体装置の製造方法
JP2007299874A (ja) * 2006-04-28 2007-11-15 Matsushita Electric Ind Co Ltd 熱伝導性基板及び電気伝導性基板
JP2009302526A (ja) * 2008-05-16 2009-12-24 Denso Corp 電子回路装置及びその製造方法
JP2010010559A (ja) * 2008-06-30 2010-01-14 Shin Kobe Electric Mach Co Ltd 配線板
JP2012146803A (ja) * 2011-01-12 2012-08-02 Renesas Electronics Corp 半導体装置およびその製造方法
JP2015006118A (ja) * 2013-06-24 2015-01-08 株式会社デンソー 車両用回転電機
JP2015006116A (ja) * 2013-06-24 2015-01-08 株式会社デンソー 車両用回転電機
JP2015201625A (ja) * 2014-03-31 2015-11-12 株式会社東芝 半導体モジュール及び半導体モジュールの製造方法
WO2017154072A1 (ja) * 2016-03-07 2017-09-14 三菱電機株式会社 半導体装置および半導体装置の製造方法
JPWO2017154072A1 (ja) * 2016-03-07 2018-05-10 三菱電機株式会社 半導体装置および半導体装置の製造方法
US11152275B2 (en) 2016-03-07 2021-10-19 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US20060022331A1 (en) 2006-02-02
KR20020066362A (ko) 2002-08-16
DE10149093B4 (de) 2009-05-07
US6979909B2 (en) 2005-12-27
JP4286465B2 (ja) 2009-07-01
KR20040080394A (ko) 2004-09-18
US7045907B2 (en) 2006-05-16
DE10149093A1 (de) 2002-08-29
US20020109211A1 (en) 2002-08-15

Similar Documents

Publication Publication Date Title
JP2002237562A (ja) 半導体装置とその製造方法
JP4438489B2 (ja) 半導体装置
JP6115738B2 (ja) 半導体装置およびその製造方法
JP2002246515A (ja) 半導体装置
JP3390661B2 (ja) パワーモジュール
JP5895220B2 (ja) 半導体装置の製造方法
US11862542B2 (en) Dual side cooling power module and manufacturing method of the same
JP2001223321A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP2007305772A (ja) 半導体装置および半導体装置の製造方法
CN111095537B (zh) 半导体装置及具备该半导体装置的功率转换装置
JP4784150B2 (ja) 半導体装置および、半導体装置の製造方法
US9978662B2 (en) Semiconductor device and manufacturing method for same
JP6472568B2 (ja) 半導体装置の製造方法
JP7188049B2 (ja) 半導体装置
JP2005116963A (ja) 半導体装置
JP2014107519A (ja) 半導体装置およびその製造方法
JP7479771B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
WO2022162871A1 (ja) 両面冷却パワーモジュール
JP2006066559A (ja) 半導体モジュールおよびその製造方法
JP7142714B2 (ja) 電力用半導体装置の製造方法
JP2626619B2 (ja) 樹脂封止型半導体装置及びその製造方法
WO2017086248A1 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP2005217248A (ja) 半導体装置
JP2014033125A (ja) 半導体装置及び半導体装置の製造方法
JP2008004971A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061101

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090324

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090325

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4286465

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140403

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term