CN104303297B - 电力用半导体模块 - Google Patents

电力用半导体模块 Download PDF

Info

Publication number
CN104303297B
CN104303297B CN201380025535.8A CN201380025535A CN104303297B CN 104303297 B CN104303297 B CN 104303297B CN 201380025535 A CN201380025535 A CN 201380025535A CN 104303297 B CN104303297 B CN 104303297B
Authority
CN
China
Prior art keywords
framework
conductor island
transistor
metallic conductor
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380025535.8A
Other languages
English (en)
Other versions
CN104303297A (zh
Inventor
山下贤哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN104303297A publication Critical patent/CN104303297A/zh
Application granted granted Critical
Publication of CN104303297B publication Critical patent/CN104303297B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Dispersion Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明的目的在于提供一种能减小模块尺寸并降低布线电感的电力用半导体模块。电力用半导体模块包括：配置有多个晶体管芯片和二极管芯片的第1框架和第二框架；与第1框架相邻的第1中间框架；与第2框架相邻的第2中间框架；与第1中间框架进行电连接并配置于第1框架的上方的第3框架；与第2中间框架进行电连接并配置于第2框架的上方的第4框架；设置于第1框架的延长部上的电源端子部；设置于第4框架的延长部上的接地端子部；以及设置于第2框架和第3框架进行电连接的延长部上的输出端子部，对电源端子部、接地端子部及输出端子部进行配置，使得第3框架和第4框架互相平行地进行配置，且第3框架和第4框架所产生的感应电压彼此反向。

Description

电力用半导体模块
技术领域
本发明涉及一种电力用半导体模块的结构。
背景技术
转换电力的电力用半导体模块从节省能源的观点出发要求高效化。
为此，作为半导体元件，正从绝缘栅型双极型晶体管(IGBT)向使用宽带隙类电力用半导体元件(SiC、GaN)的晶体管发展。特别是使用碳化硅(SiC)的绝缘栅型晶体管，能实现高耐压及低导通电阻，因此，单极型器件能高速动作，正期待其被实用化。
对于工作过程中模块的发热，来自半导体元件的发热占其中的绝大部分。在电流流过器件时发热而产生的导通损耗、以及在器件从导通状态向截止状态过渡或从截止状态向导通状态过渡时的开关动作时所产生的开关损耗占据了半导体元件发热的绝大部分比例。
若使用如上所述由宽带隙类材料所构成的电力用半导体元件，则能大幅降低开关损耗，因此，在相同的损耗下能够进行高频动作。其结果是，能减小电抗器或电容的尺寸，能将电力转换装置构成得较小。因此，由于能大幅减小逆变器本身的容积，从而能使装置本身的结构小型集成化，因而，对其有所期待。
这里，为了实现设备的高速动作，降低从滤波电容器的电源侧通过模块各相而到达接地侧的电感将成为重要因素。若该电感值随着电源电压的升高、电流的增大、以及器件的高速化而增大，则会对器件造成不利影响。具体而言，导通时的贯通电流及截止时突然上升的电压会成为问题，最糟的情况下，会导致元件的损坏。
特别是在随着大电流化而安装多个芯片的结构中，由于封装尺寸的增大，大电流化与电感值呈相反的关系。
在专利文献1中，公开了在搭载有多个电力用半导体芯片时用于使模块实现低电感的现有技术。
图10示出了专利文献1所记载的现有的电力用半导体模块的俯视图。
在该电力用半导体模块中，为了实现大电流化而在臂内并排排列配置芯片，将母线配置于中央，采用使高侧元件组73与低侧元件组74夹住母线的结构。
将母线的正极侧内部电极71与母线的负极侧内部电极72相对配置，并采用使电流相互反向流动的结构，从而能力图实现降低电感的效果。
这样，在现有的电力用半导体模块中，通过将电流反向流动的母线靠近配置来抵消磁场，利用上述原理(互感效应)，能力图实现低电感化。
现有技术文献
专利文献
专利文献1：日本专利特开2004-22960号公报
发明内容
发明所要解决的技术问题
然而，在上述现有的电力用半导体模块的结构中，模块尺寸较大，无法实现电感分量的充分降低。
即，由于母线的正极侧内部电极71及母线的负极侧内部电极72中有大电流流过，因此，为了降低电感，必须以较大的宽度来构成这些电极。其结果是，模块尺寸会与该母线区域相应地增大，从而会增大整个电流路径。而且，由于电感分量会随着整个电流路径的增大而增大，因此，无法获得足够的降低电感分量的效果。
本发明考虑了上述现有的问题，其目的在于提供一种能减小模块尺寸并降低布线电感的电力用半导体模块。
解决技术问题所采用的技术方案
为了解决上述问题，本发明的第一方面是一种电力用半导体模块，其特征在于，包括：
第1框架，该第1框架配置有多个第1晶体管和第1二极管；
第2框架，该第2框架配置有多个第2晶体管和第2二极管；
第1中间框架，该第1中间框架与所述第1框架相邻；
第2中间框架，该第2中间框架与所述第2框架相邻；
第3框架，该第3框架与所述第1中间框架进行电连接，配置于所述第1框架的上方；
第4框架，该第4框架与所述第2中间框架进行电连接，配置于所述第2框架的上方；
电源端子，该电源端子设置于所述第1框架的延长部上；
接地端子，该接地端子设置于所述第4框架的延长部上；以及
输出端子，该输出端子设置于所述第2框架和所述第3框架进行电连接的延长部上，
所述第1晶体管的漏极与所述第1框架相连接，
所述第1晶体管的源极和所述第1二极管的阳极通过金属的第1连接线而与所述第1中间框架相连接，
所述第2晶体管的漏极与所述第2框架相连接，
所述第2晶体管的源极和所述第2二极管的阳极通过金属的第2连接线而与所述第2中间框架相连接，
所述第1晶体管和所述第2晶体管的附近配置有栅极端子和源极端子，
所有的所述框架都隔着由树脂类材料构成的绝缘体而配置于散热板上，所有的所述框架的至少一部分都被模塑树脂所覆盖，
对所述电源端子、所述接地端子及所述输出端子进行配置，使得所述第3框架和所述第4框架互相平行地进行配置，且所述第3框架和所述第4框架所产生的感应电压的方向彼此相反。
另外，本发明的第二方面是本发明的第一方面的电力用半导体模块，其特征在于，
所述第1中间框架与所述第3框架的脚部相连接，
所述第2中间框架与所述第4框架的脚部相连接，
所述第3框架的脚部配置于多个所述第1连接线之间，
所述第4框架的脚部配置于多个所述第2连接线之间。
另外，本发明的第三方面是本发明的第一方面的电力用半导体模块，其特征在于，
所述第3框架以覆盖所述第1晶体管和所述第1二极管的上方的方式进行配置，
所述第4框架以覆盖所述第2晶体管和所述第2二极管的上方的方式进行配置。
另外，本发明的第四方面是本发明的第一方面的电力用半导体模块，其特征在于，
所述第1晶体管的栅极配置于与所述第1中间框架相反的一侧，
所述第2晶体管的栅极配置于与所述第2中间框架相反的一侧。
另外，本发明的第五方面是一种电力用半导体模块，其特征在于，
第1金属导电体岛，该第1金属导电体岛配置有多个第1晶体管和第1二极管；
第2金属导电体岛，该第2金属导电体岛配置有多个第2晶体管和第2二极管；
第1中间金属导电体岛，该第1中间金属导电体岛与所述第1金属导电体岛相邻；
第2中间金属导电体岛，该第2中间金属导电体岛与所述第2金属导电体岛相邻；
第5框架，该第5框架与所述第1中间金属导电体岛进行电连接，配置于所述第1金属导电体岛的上方；
第6框架，该第6框架与所述第2中间金属导电体岛进行电连接，配置于所述第2金属导电体岛的上方；
电源端子，该电源端子设置于所述第1金属导电体岛的延长部上；
接地端子，该接地端子设置于所述第6框架的延长部上；以及
输出端子，该输出端子与所述第2金属导电体岛及所述第5框架进行电连接，并与所述第2金属导电体岛相连接，
所述第1晶体管的漏极与所述第1金属导电体岛相连接，
所述第1晶体管的源极和所述第1二极管的阳极通过金属的第1连接线而与所述第1中间金属导电体岛相连接，
所述第2晶体管的漏极与所述第2金属导电体岛相连接，
所述第2晶体管的源极和所述第2二极管的阳极通过金属的第2连接线而与所述第2中间金属导电体岛相连接，
所述第1晶体管和所述第2晶体管的附近配置有栅极端子和源极端子，
所有的所述金属导电体岛都隔着由陶瓷材料构成的绝缘体而配置于散热板上，所有的所述金属导电体岛的至少一部分都被凝胶状的树脂所覆盖，
对所述电源端子、所述接地端子及所述输出端子进行配置，使得所述第5框架和所述第6框架互相平行地进行配置，且所述第5框架和所述第6框架所产生的感应电压的方向彼此相反。
另外，本发明的第六方面是本发明的第五方面的电力用半导体模块，其特征在于，
所述第1中间金属导电体岛与所述第5框架的脚部相连接，
所述第2中间金属导电体岛与所述第6框架的脚部相连接，
所述第5框架的脚部配置于多个所述第1连接线之间，
所述第6框架的脚部配置于多个所述第2连接线之间。
另外，本发明的第七方面是本发明的第五方面的电力用半导体模块，其特征在于，
所述第5框架以覆盖所述第1晶体管和所述第1二极管的上方的方式进行配置，
所述第6框架以覆盖所述第2晶体管和所述第2二极管的上方的方式进行配置。
另外，本发明的第八方面是本发明的第一方面或本发明的第五方面的电力用半导体模块，其特征在于，
所述第1连接线和所述第2连接线由带状线构成。
另外，本发明的第九方面是本发明的第一方面或本发明的第五方面的电力用半导体模块，其特征在于，
所述第1连接线和所述第2连接线由夹子构成。
另外，本发明的第十方面是本发明的第五方面的电力用半导体模块，其特征在于，
所述第1晶体管的栅极配置于与所述第1中间金属导电体岛相反的一侧，
所述第2晶体管的栅极配置于与所述第2中间金属导电体岛相反的一侧。
发明效果
利用本发明，能提供一种能减小模块尺寸并降低布线电感的电力用半导体模块。
附图说明
图1(a)是本发明实施方式1中的电力用半导体模块的俯视图，图1(b)是本发明实施方式1中的电力用半导体模块在图1(a)的A-A’处的剖视图，图1(c)是本发明实施方式1中的电力用半导体模块的变形例的剖视图。
图2(a)～(f)是表示本发明实施方式1的电力用半导体模块的组装流程的俯视图。
图3(a)是本发明实施方式2中的电力用半导体模块的俯视图，图3(b)是本发明实施方式2中的电力用半导体模块在图3(a)的B-B’处的剖视图，图3(c)是本发明实施方式2中的电力用半导体模块的变形例的剖视图。
图4(a)～(f)是表示本发明实施方式2的电力用半导体模块的组装流程的俯视图。
图5(a)是本发明实施方式3中的电力用半导体模块的俯视图，图5(b)是本发明实施方式3中的电力用半导体模块在图5(a)的A-A’处的剖视图。
图6(a)～(e)是表示本发明实施方式3的电力用半导体模块的组装流程的俯视图。
图7是本发明实施方式3中的电力用半导体模块的等效电路图。
图8(a)是本发明实施方式4中的电力用半导体模块的俯视图，图8(b)是本发明实施方式4中的电力用半导体模块在图8(a)的B-B’处的剖视图。
图9(a)～(e)是表示本发明实施方式4的电力用半导体模块的组装流程的俯视图。
图10是现有的电力用半导体模块的俯视图。
具体实施方式
(实施方式1)
作为本发明实施方式1的树脂密封型的电力用半导体模块的俯视图即图1(a)中示出模块结构101。
另外，在图1(a)中的A-A’处进行剖切而得的本实施方式1的电力用半导体模块的剖面结构102如图1(b)所示。
另外，图2(a)～图2(f)示出了本实施方式1的电力用半导体模块的组装流程图。图2(a)～图2(f)分别示出了本实施方式1的电力用半导体模块在组装时的俯视图。
在对本实施方式1的电力用半导体模块的结构进行说明之前，首先，利用图2(a)～图2(f)来对本实施方式1的电力用半导体模块的组装工序进行说明。
图2(a)是作为基底的引线框的第1框架1、第2框架2、第1中间框架5、第2中间框架6、以及高侧栅极端子7、低侧源极端子20、高侧源极端子8、以及低侧栅极端子21的俯视图。这些引线实际上集中固定于框体，且在最终模塑完成后被从框体切断，此处省略对该部分的详细说明。
在图2(b)中，将作为半导体元件的晶体管芯片11及二极管芯片12以芯片焊接的方式安装于图2(a)中所说明的引线框上。作为晶体管芯片11，安装IGBT、SiC-MOSFET这样的晶体管。此时，安装于第1框架1及第2框架2的晶体管芯片11的漏极或集电极与第1框架1和第2框架2相连接，安装于第1框架1和第2框架2的二极管芯片12的阴极也与第1框架1和第2框架2相连接。
在本实施方式1的电力用半导体模块中，示出了一条臂上交替配置有三个IGBT或SiC-MOSFET这样的晶体管芯片11、以及三个二极管芯片12的示例。
之后，安装于第1框架1的晶体管芯片11的源极或发射极与第1中间框架5进行连线，安装于第2框架2的晶体管芯片11的源极或发射极与第2中间框架6进行连线。
此外，安装于第1框架1的晶体管芯片11的栅极焊盘13与引线框的高侧栅极端子7进行连线，晶体管芯片11的源极焊盘与引线框的高侧源极端子8进行连线。同样，安装于第2框架2的晶体管芯片11的栅极焊盘13与引线框的低侧栅极端子21进行连线，晶体管芯片11的源极焊盘与引线框的低侧源极端子20进行连线。
接着，在图2(c)中，准备起到母线功能的正电极侧的第3框架3、以及负电极侧的第4框架4。
然后，在图2(d)中，将第4框架4配置于第2框架2的上方，第4框架4的脚部与第2中间框架6进行金属接合。
接着，在图2(e)中，将第3框架3配置于第1框架1的上方，在接合点50将第3框架3与第2框架2进行金属接合。另外，第3框架3的脚部与第1中间框架5进行金属接合。
之后，在图2(f)中，利用绝缘树脂18来进行模塑，以用绝缘树脂的外框19所规定的形状来对整体进行密封，从而对模块进行固定。
经过这样的组装流程，来完成本实施方式1的电力用半导体模块。
接着，利用图1(a)和图1(b)，来对经过图2(a)～图2(f)所示的组装流程而制成的本实施方式1的电力用半导体模块的结构进行说明。
在第1框架1上及第2框架2上，利用接合材料以粘接的方式来安装多个半导体芯片。这些半导体芯片由晶体管芯片11和二极管芯片12构成。
第1框架1和第2框架2隔着绝缘体16而配置于散热板17上。散热板17最好由热传导率较大的Cu、Al这样的材料构成。绝缘体16最好由热传导性较好且电绝缘性较好的材料构成。
利用绝缘树脂18来对全体布线进行模塑，利用绝缘树脂的外框19来对模块的形状进行定义。
此外，使用SiC-MOSFET来作为晶体管芯片11的本实施方式1的电力用半导体模块的结构是本发明的电力用半导体模块的一个示例。另外，安装于第1框架1上的晶体管芯片11和二极管芯片12分别是本发明的第1晶体管和第1二极管的一个示例。另外，安装于第2框架2上的晶体管芯片11和二极管芯片12分别是本发明的第2晶体管和第2二极管的一个示例。
在第1框架1与第2框架2之间，配置有宽度比这些框架要窄的第1中间框架5和第2中间框架6，第1中间框架5在接近第1框架1的一侧基本平行，第2中间框架6在接近第2框架2的一侧基本平行。
第1中间框架5和第2中间框架6以电力用半导体模块的中心线、即图1(a)的俯视图中将模块结构101上下二等分的线为基准，配置于夹着该中心线而相对的位置。
用金属的连接线9从第1框架1上的晶体管芯片11的源极或发射极连接至第1中间框架5，用金属的连接线10从第1框架1上的二极管芯片12的阳极连接至第1中间框架5。第1中间框架5上未设置金属连接线9、10的部位与配置于第1框架1上方的第3框架3的脚部相连接。
用金属的连接线9从第2框架2上的晶体管芯片11的源极或发射极连接至第2中间框架6，用金属的连接线10从第2框架2上的二极管芯片12的阳极连接至第2中间框架6。第2中间框架6上未设置金属连接线9、10的部位与配置于第2框架2上方的第4框架4的脚部相连接。
此外，将第1框架1上的晶体管芯片11及二极管芯片12与第1中间框架5相连接的金属的连接线9和10相当于本发明的金属的第1连接线的一个示例。另外，将第2框架2上的晶体管芯片11及二极管芯片12与第2中间框架6相连接的金属的连接线9和10相当于本发明的金属的第2连接线的一个示例。
第3框架3优选为采用至少覆盖第1框架1的半导体芯片搭载区域、即安装有三个晶体管芯片11及三个二极管芯片12的区域的上方的结构。另外，同样，第4框架4优选为采用至少覆盖第2框架2的半导体芯片搭载区域的结构。
用于从第1框架1上的晶体管芯片11的源极或发射极连接至第1中间框架5的金属的连接线9通常由多根Al线构成，能够应对大电流。
最近，通过用Al带、Cu带来构成，能提高接合可靠性，并实现进一步的大电流化、高散热性。另外，用Al夹子、Cu夹子、由其他材料所构成的夹子来代替金属的连接线9也能实现相同的功能。
用于从二极管芯片12的阳极连接至第1中间框架5的金属的连接线10也与上述相同。
另外，用于对第2框架2上的晶体管芯片11及二极管芯片12与第2中间框架6进行连线的金属的连接线9和10也与上述相同。
第1框架1的延长部上的电源端子部22具有作为电极的功能，起到作为P(电源)端子的功能。
第4框架4的延长部上的接地端子部23具有作为电极的功能，起到作为N(接地)端子的功能。
第3框架3与第2框架2在配置于P端子及N端子的相反侧的金属接合点50处进行连线，第3框架3的延长部上的输出端子部24具有作为电极的功能，起到作为O(输出)端子的功能。
如图1(a)所示，第3框架3与第4框架4互相平行地进行配置，且将O端子配置于P端子和N端子的相反侧，从而能使作为正极侧母线的第3框架3与作为负极侧母线的第4框架4各自的电流反向流动，从而利用互感效应来降低电感。换言之，对电源端子部22(P端子)、接地端子部23(N端子)及输出端子部24(O端子)进行配置，使得第3框架3和第4框架4所产生的感应电压彼此反向。
利用上述结构，通过将第1中间框架5、第2中间框架6、第3中间框架3及第4中间框架4进行组合使用，能将半导体芯片上的空间用作为宽度较宽的能实现低电感化的布线(母线)，因此，能实现电力用半导体模块的小型化，能使搭载有半导体芯片的第1框架1与第2框架2接近配置，因而，能达到进一步降低电感的目的。
关于栅极布线，最好将离开栅极驱动器的距离设置成最短。因此，最好预先在各个晶体管的附近形成作为栅极布线用引线的高侧栅极端子7和低侧栅极端子21、以及作为源极布线用引线的高侧源极端子8和低侧源极端子20。
优选采用各个晶体管芯片11中配置有栅极驱动器的结构，但特别是在不需要高速动作的用途中，也可以采用将多个晶体管芯片的栅极、源极集中于一根引线的结构。
在作为栅极布线用引线的高侧栅极端子7和低侧栅极端子21上，从晶体管芯片11的栅极焊盘13形成金属的栅极布线14。另外，在作为源极布线用引线的高侧源极端子8和低侧源极端子20上，形成金属的源极布线15。
利用该结构，利用金属布线从晶体管芯片11电连接至栅极布线用引线及源极布线用引线。
但是，如图1(a)所示，第1框架1上的晶体管芯片11的栅极具有配置于电力用半导体模块中央的第1中间框架5的相反侧的结构，第2框架2上的晶体管芯片11的栅极具有配置于电力用半导体模块中央的第2中间框架6的相反侧的结构，从而布线也变短，是有利的。
为了在这些框架间进行绝缘，如图1(b)所示，优选采用以下结构：在配置于下表面侧的散热板17上配置绝缘体16，在其上配置各框架，利用绝缘树脂18来进行模塑，使得用绝缘树脂的外框19来规定这些框架。
半导体芯片的数量和配置的任意组合取决于电力用半导体模块的额定电流，并不局限于此处所示的示例，对其并无特别规定。
半导体芯片数量的最小结构单位为一个晶体管芯片，或者晶体管芯片及二极管芯片组成一个结构，但由于即使是这样的结构也需要为了实现器件的高速动作而降低电感，因此，利用本实施方式1的电力用半导体模块的结构所获得的效果是巨大的。
尤其是无需使晶体管芯片的数量和二极管芯片的数量相同，即使它们的数量不同，也能发挥本实施方式1的效果。
(实施方式2)
在实施方式1中，用树脂密封型模块来对本发明进行了说明，但本发明的技术思想并不局限于此，应用于形成在金属绝缘基板上的模块也能获得同样的效果。其它方式也能获得同样的效果。
作为本发明的实施方式2，金属绝缘基板型的电力用半导体模块的俯视图即图3(a)示出模块结构103。
另外，在图3(a)中的B-B’处进行剖切而得的本实施方式2的电力用半导体模块的剖面结构104如图3(b)所示。
另外，图4(a)～图4(f)示出了本实施方式2的电力用半导体模块的组装流程图。图4(a)～图4(f)分别示出了本实施方式2的电力用半导体模块在组装时的俯视图。
在对本实施方式2的电力用半导体模块的结构进行说明之前，首先，利用图4(a)～图4(f)来对本实施方式2的电力用半导体模块的组装工序进行说明。
图4(a)是基底的陶瓷基板上的布线图案图。
基板上形成有作为铜箔图案的第1金属导电体岛31、第2金属导电体岛33、第1中间金属导电体岛35、第2中间金属导电体岛36、接地端子形成用岛44、高侧栅极端子37、低侧源极端子25、高侧源极端子38、低侧栅极端子26。该陶瓷基板安装于壳体49。
作为绝缘体46而示出于图3(b)的陶瓷基板构成为经由粘接层63而安装于散热板47上，但省略关于该部分的详细说明。
在图4(b)中，在作为引线框的第1金属导电体岛31和第2金属导电体岛33上，以芯片焊接的方式安装有作为半导体元件的晶体管芯片41和二极管芯片42。作为晶体管芯片41，安装IGBT、SiC-MOSFET这样的晶体管。此时，安装于第1金属导电体岛31及第2金属导电体岛33的晶体管芯片41的漏极或集电极与第1金属导电体岛31和第2金属导电体岛33相连接，安装于第1金属导电体岛31和第2金属导电体岛33的二极管芯片42的阴极也与第1金属导电体岛31和第2金属导电体岛33相连接。
在本实施方式2的电力用半导体模块中，示出了一条臂上交替配置有三个IGBT或SiC-MOSFET这样的晶体管芯片41、以及三个二极管芯片42的示例。
之后，安装于第1金属导电体岛31的晶体管芯片41的源极或发射极与第1中间金属导电体岛35进行连线，安装于第2金属导电体岛33的晶体管芯片41的源极或发射极与第2中间金属导电体岛36进行连线。
此外，安装于第1金属导电体岛31的晶体管芯片41的栅极焊盘与引线框的高侧栅极端子37进行连线，晶体管芯片41的源极焊盘与引线框的高侧源极端子38进行连线。同样，安装于第2金属导电体岛33的晶体管芯片41的栅极焊盘与引线框的低侧栅极端子26进行连线，晶体管芯片41的源极焊盘与引线框的低侧源极端子25进行连线。
接着，在图4(c)中，准备起到作为母线的功能的正电极侧的第5框架32、以及负电极侧的第6框架34。
然后，在图4(d)中，将第6框架34配置于第2金属导电体岛33的上方，第6框架34的脚部与第2中间金属导电体岛36进行金属接合。
接着，在图4(e)中，将第5框架32配置于第1金属导电体岛31的上方，在接合点51将第5框架32与第2金属导电体岛33进行金属接合。另外，第5框架32的脚部与第1中间金属导电体岛35进行金属接合。
之后，在图4(f)中，形成电源端子27、接地端子28及输出端子29。最后，通过向壳体49注入硅凝胶48来使绝缘强度变得稳定。
经过这样的组装流程，来完成本实施方式2的电力用半导体模块。
接着，利用图3(a)和图3(b)，来对经过图4(a)～图4(f)所示的组装流程而制成的本实施方式2的电力用半导体模块的结构进行说明。
绝缘体46由陶瓷基板构成。例如，氮化铝(AlN)基板、氮化硅(SiN)基板最适合，除此以外，也可以使用氧化铝(Al2O3)基板,并在其表面形成使大电流流过的较厚的金属布线。
如图3(a)所示，在互相基本平行地进行配置的第1金属导电体岛31与第2金属导电体岛33之间，配置有宽度比这些岛要窄的第1中间金属导电体岛35和第2中间金属导电体岛36，使得第1中间金属导电体岛35在接近第1金属导电体岛31的一侧基本平行，第2中间金属导电体岛36在接近第2金属导电体岛33的一侧基本平行。
第1中间金属导电体岛35和第2中间金属导电体岛36以电力用半导体模块的中心线、即图3(a)的俯视图中将壳体49的外形上下二等分的线为基准，配置于夹着该中心线而相对的位置。
在第1金属导电体岛31上及第2金属导电体岛33上，利用接合材料以粘接的方式来安装多个半导体芯片。这些半导体芯片由晶体管芯片41和二极管芯片42构成。
第1金属导电体岛31和第2金属导电体岛33隔着绝缘体46而配置于散热板47上。第1金属导电体岛31、第2金属导电体岛33通过粘接层62固定于绝缘体46。散热板47最好由热传导率较大的Cu、Al这样的材料构成。绝缘体46通过粘接层63固定于散热板47。绝缘体46最好由热传导性较好且电绝缘性较好的材料构成。
此外，使用SiC-MOSFET来作为晶体管芯片41的本实施方式2的电力用半导体模块的结构相当于本发明的电力用半导体模块的一个示例。另外，安装于第1金属导电体岛31上的晶体管芯片41和二极管芯片42分别相当于本发明的第1晶体管和第1二极管的一个示例。另外，安装于第2金属导电体岛33上的晶体管芯片41和二极管芯片42分别相当于本发明的第2晶体管和第2二极管的一个示例。
本实施方式2的电力用半导体模块整体的外形由壳体49来决定，被高耐热硅凝胶48等所填满，以确保耐受电压等。
用金属的连接线39从第1金属导电体岛31上的晶体管芯片41的源极或发射极连接至第1中间金属导电体岛35，用金属的连接线40从第1金属导电体岛31上的二极管芯片42的阳极连接至第1中间金属导电体岛35。第1中间金属导电体岛35上未设置金属的连接线39、40的部位与配置于第1金属导电体岛31上方的第5框架32的脚部相连接。
用金属的连接线39从第2金属导电体岛33上的晶体管芯片41的源极或发射极连接至第2中间金属导电体岛36，用金属的连接线40从第2金属导电体岛33上的二极管芯片42的阳极连接至第2中间金属导电体岛36。第2中间金属导电体岛36上未设置金属的连接线39、40的部位与配置于第2金属导电体岛33上方的第6框架34的脚部相连接。
此外，将第1金属导电体岛31上的晶体管芯片41及二极管芯片42与第1中间金属导电体岛35相连接的金属的连接线39和40相当于本发明的金属的第1连接线的一个示例。另外，将第2金属导电体岛33上的晶体管芯片41及二极管芯片42与第2中间金属导电体岛36相连接的金属的连接线39和40相当于本发明的金属的第2连接线的一个示例。
第5框架32优选为采用至少覆盖第1金属导电体岛31的半导体芯片搭载区域、即安装有三个晶体管芯片41及三个二极管芯片42的区域的上方的结构。另外，同样，第6框架34优选为采用至少覆盖第2金属导电体岛33的半导体芯片搭载区域的结构。
用于从第1金属导电体岛31上的晶体管芯片41的源极或发射极连接至第1中间金属导电体岛35的金属的连接线39通常由多根Al线构成，能够应对大电流。
最近，通过用Al带、Cu带来构成，能提高接合可靠性，并实现进一步的大电流化、高散热性。另外，用Al夹子、Cu夹子、由其他材料所构成的夹子来代替金属的连接线39也能实现相同的功能。
用于从二极管芯片42的阳极连接至第1中间金属导电体岛35的金属的连接线40也与上述相同。
第1金属导电体岛31的延长部分具有作为电极的功能，起到作为P(电源)端子27的功能。
第6框架34的延长部分具有作为电极的功能，与N(接地)端子28相连接。这里，预先设置接地端子(N)形成用岛44，这里优选为通过使第6框架与接合点43相接合来形成端子。
第5框架32与第2金属导电体岛33在配置于P端子27及N端子28的相反侧的金属接合点51进行连线，第2金属导电体岛33的延长部分具有作为电极的功能，起到作为O(输出)端子29的功能。
这样，利用第1中间金属导电体岛35和第2中间金属导电体岛36，能将半导体芯片上的空间构成为母线，因此，能将母线至少扩展出半导体芯片所占据的区域的程度，能利用宽度较宽的布线来实现低电感化。
另外，还能大幅减小电力用半导体模块的尺寸。因此，布线长度也会变短，能进一步实现低电感化，因此，效果较好。
关于栅极布线，最好将离开栅极驱动器的距离构成为最短。因此，最好预先在各个晶体管的附近形成作为栅极布线用引线的高侧栅极端子37和低侧栅极端子26、以及作为源极布线用引线的高侧源极端子38和低侧源极端子25。
优选采用各个晶体管芯片41中配置有栅极驱动器的结构，但尤其是在在不需要高速动作的用途中，也可以采用将多个晶体管芯片的栅极、源极集中于一根引线的结构。
利用该结构，利用金属布线从晶体管芯片41电连接至栅极布线用引线及源极布线用引线。
但是，如图3(a)所示，第1金属导电体岛31上的晶体管芯片41的栅极具有配置于电力用半导体模块中央的第1中间金属导电体岛35的相反侧的结构，第2金属导电体岛33上的晶体管芯片41的栅极具有配置于电力用半导体模块中央的第2中间金属导电体岛36的相反侧的结构，从而布线也会变短，因此是有利的。
为了在这些框架间进行绝缘，优选采用以下结构：在配置于下表面侧的散热板47上配置绝缘体46，在其上配置各框架，并利用硅凝胶48来进行密封。
半导体芯片的数量和配置的任意组合取决于电力用半导体模块的额定电流，并不局限于此处所示的示例，对其并无特别规定。
半导体芯片数量的最小结构单位为一个晶体管芯片，或者晶体管芯片及二极管芯片组成一个结构，但由于即使是这样的结构也需要为了达到器件的高速动作而降低电感，因此，利用本实施方式2的电力用半导体模块的结构所获得的效果是巨大的。
此外，在本实施方式2的结构中，也与实施方式1相同，无需使晶体管芯片的数量和二极管芯片的数量相同。
如以上所说明的那样，根据各实施方式的电力用半导体模块的结构，通过将较宽的引线框配置于半导体元件上的空间来构成正极母线和负极母线，因此，能降低布线电感，能使模块尺寸实现小型化。其结果是，能构成对抗噪音的能力较强的电力用半导体模块。另外，由于不直接与半导体元件进行母线连接，因此，能大大提高接合可靠性。
此外，在图10所示的现有结构中还存在以下问题：即，由于将母线与半导体芯片直接接合，因此，若所构成的半导体芯片间存在温度分布，则接合界面上会作用有较大的压力，从而会使器件的可靠性变差。更详细而言，由于在温度较高的部分膨胀较大而在低温部分膨胀较小，因此可以明确会产生以下的问题：即，在长期使用后，母线与半导体芯片间的接合部上会形成裂纹，半导体芯片与芯片垫间的接合材料上会形成裂纹。根据各种实验的结果也可以明确，用一根母线来连结多个半导体芯片在确保可靠性方面并不是理想的结构。
根据各实施方式中所说明的本发明的结构，由于能实现以框架与框架间的金属接合代替半导体芯片与框架间接合来进行连线，因此，能通过施加更大的热量和振动压力来实现牢固的接合。关于半导体芯片与中间框架的接合，即使因对每个半导体芯片进行布线而在半导体芯片间产生温度分布，也能分别确保各个半导体芯片与框架间接合的可靠性，从而能提高整体的可靠性。可以明确，通过采用这样的结构，能解决上述所说明的现有的问题。
如以上所说明的那样，根据本发明的电力用半导体模块的结构，即使无法实现较为困难的半导体芯片与母线的强接合，也能利用将中间框架与较宽的母线框架相组合的结构，来将正极侧母线和负极侧母线都配置于半导体芯片上的空间，从而能实现较宽的结构，因此，与现有技术相比，能大幅降低布线电感。由此，能提供整个模块对抗噪音的能力较强的、高可靠性的电力用半导体模块。另外，由于无需同时确保母线区域，因此，能使模块尺寸实现小型化。
此外，在上述实施方式中，对第1中间框架5和第2中间框架6配置于第1框架1与第2框架2之间的情况进行了说明(参照图1(b))，但并不局限于此，如图1(c)所示，也可以将第1中间框架5和第2中间框架6配置于第1框架1和第2框架2的外侧。这里，图1(c)是表示作为本发明的实施方式1中的图1(a)、(b)所示的电力用半导体模块的变形例的电力用半导体模块的剖面结构102’的剖视图。
另外，在上述实施方式中，对第1中间金属导电体岛35和第2中间金属导电体岛36配置于第1金属导电体岛31与第2金属导电体岛33之间的情况进行了说明(参照图3(b))，但并不局限于此，如图3(c)所示，也可以将第1中间金属导电体岛35和第2中间金属导电体岛36配置于第1金属导电体岛31和第2金属导电体岛33的外侧。这里，图3(c)是表示作为本发明的实施方式2中的图3(a)、(b)所示的电力用半导体模块的变形例的电力用半导体模块的剖面结构104’的剖视图。
(实施方式3)
作为本发明实施方式3的树脂密封型的电力用半导体模块的俯视图即图5(a)示出模块结构1101。
另外，在图5(a)中的A-A’处进行剖切而得的本实施方式3的电力用半导体模块的剖面结构1102如图5(b)所示。
另外，图6(a)～图6(e)示出了本实施方式3的电力用半导体模块的组装流程图。图6(a)～图6(e)分别示出了本实施方式3的电力用半导体模块在组装时的俯视图。
在对本实施方式3的电力用半导体模块的结构进行说明之前，首先，利用图6(a)～图6(e)来对本实施方式3的电力用半导体模块的组装工序进行说明。
图6(a)是作为基底的引线框的、第1框架301、第2框架302、第1中间框架305、第2中间框架306、高侧栅极端子307、低侧源极端子320、高侧源极端子308、以及低侧栅极端子321的俯视图。这些引线实际上集中地固定于框体，在最终完成模塑后被从框体切断，此处省略对该部分的详细说明。
在图6(b)中，将作为半导体元件的晶体管芯片311及二极管芯片312以芯片焊接的方式安装于图6(a)中所说明的引线框上。作为晶体管芯片311，安装IGBT、SiC-MOSFET这样的晶体管。此时，安装于第1框架301及第2框架302的晶体管芯片311的漏极或集电极与第1框架301和第2框架302相连接，安装于第1框架301和第2框架302的二极管芯片312的阴极也与第1框架301和第2框架302相连接。
在本实施方式3的电力用半导体模块中，示出了一条臂上交替配置有三个IGBT或SiC-MOSFET这样的晶体管芯片311、以及三个二极管芯片312的示例。
之后，安装于第1框架301的晶体管芯片311的源极或发射极与第1中间框架305进行连线，安装于第2框架302的晶体管芯片311的源极或发射极与第2中间框架306进行连线。
此外，安装于第1框架301的晶体管芯片311的栅极焊盘313与引线框的高侧栅极端子307进行连线，晶体管芯片311的源极焊盘与引线框的高侧源极端子308进行连线。同样，安装于第2框架302的晶体管芯片311的栅极焊盘313与引线框的低侧栅极端子321进行连线，晶体管芯片311的源极焊盘与引线框的低侧源极端子320进行连线。
接着，在图6(c)中，准备起到作为母线的功能的正电极侧的第3框架303、以及负电极侧的第4框架304。实际上，是对第3框架303和第4框架304的形状进行加工，将绝缘体1200配置并粘接于这些引线框间。这样，形成由第3框架303和第4框架304隔着绝缘体1200平行配置而成复合体。
然后，在图6(d)中，将图6(c)中所形成的第3框架303和第4框架304的复合体配置于第1框架301和第2框架302的上方，第3框架303的脚部与第1中间框架305进行金属接合，第4框架304的脚部与第2中间框架306进行金属接合。另外，此时，第3框架303的脚部在接合点350与第2框架302进行金属接合。
之后，在图6(e)中，利用绝缘树脂318来进行模塑，以用绝缘树脂的外框319所规定的形状来对整体进行密封，从而对模块进行固定。
经过这样的组装流程，来完成本实施方式3的电力用半导体模块。
接着，利用图5(a)和图5(b)，来对经过图6(a)～图6(e)所示的组装流程而制成的本实施方式3的电力用半导体模块的结构进行说明。
在第1框架301上及第2框架302上，利用接合材料以粘接的方式来安装多个半导体芯片。这些半导体芯片由晶体管芯片311和二极管芯片312构成。
第1框架301和第2框架302隔着绝缘体316而配置于散热板317上。散热板317最好由热传导率较大的Cu、Al这样的材料构成。绝缘体316最好由热传导性较好且电绝缘性较好的材料构成。
利用绝缘树脂318来对布线整体进行模塑，利用绝缘树脂的外框319来对模块的形状进行定义。
此外，使用SiC-MOSFET来作为晶体管芯片311的本实施方式3的电力用半导体模块的结构相当于本发明的电力用半导体模块的一个示例。另外，安装于第1框架301上的晶体管芯片311和二极管芯片312分别相当于本发明的第1晶体管和第1二极管的一个示例。另外，安装于第2框架302上的晶体管芯片311和二极管芯片312分别相当于本发明的第2晶体管和第2二极管的一个示例。另外，绝缘体316相当于第1绝缘体的一个示例。
在第1框架301和第2框架302的外侧，配置有宽度比这些框架要窄的第1中间框架305和第2中间框架306，使得第1中间框架305在接近第1框架301的一侧基本平行，第2中间框架306在接近第2框架302的一侧基本平行。
用金属的连接线309从第1框架301上的晶体管芯片311的源极或发射极连接至第1中间框架305，用金属的连接线310从第1框架301上的二极管芯片312的阳极连接至第1中间框架305。第1中间框架305上未设置金属的连接线309、310的部位与配置于第1框架301上方的第3框架303的脚部相连接。
用金属的连接线309从第2框架302上的晶体管芯片311的源极或发射极连接至第2中间框架306，用金属的连接线310从第2框架302上的二极管芯片312的阳极连接至第2中间框架306。第2中间框架306上未设置金属的连接线309、310的部位与配置于第2框架302上方的第4框架304的脚部相连接。
此外，将第1框架301上的晶体管芯片311及二极管芯片312与第1中间框架305相连接的金属的连接线309和310相当于本发明的金属的第1连接线的一个示例。另外，将第2框架302上的晶体管芯片311及二极管芯片312与第2中间框架306相连接的金属的连接线309和310相当于本发明的金属的第2连接线的一个示例。
此外，第3框架303沿上下方向与第4框架304重合配置，作为通过将绝缘体1200夹在它们之间来确保绝缘耐压后的最接近的结构，优选采用覆盖配置于第1框架301和第2框架302上的晶体管芯片311和二极管芯片312的结构。
此外，绝缘体1200相当于第2绝缘体的一个示例。
这里，由于设置绝缘体1200的目的在于确保第3框架303与第4框架304之间的距离，因此，若存在其它确保这些框架间距离的方法，则无需设置绝缘体1200，也可以利用其它方法来确保这些框架间的距离。
第3框架303和第4框架304间的绝缘体1200优选为由绝缘树脂或陶瓷构成。
另外，绝缘体1200的厚度根据耐压及电气特性的权衡关系来适当设定。框架间距离越近，电感越小，但耐压越低。框架间距离离得越远，越能提高耐压，但磁场的抵消效果降低，电感增大。
在绝缘体1200由陶瓷构成的情况下，将最大电场强度设为1MV/cm左右以下较为恰当。为了确保1kV的耐压需要10μm的厚度。实际上即使施加更大的电场也不会立即发生损坏，但若想要在300℃以上的高温环境下确保20年以上的寿命，则优选设定为1MV/cm左右以下。
绝缘体1200的实际厚度依赖于耐压，但作为最薄的设定优选设定为(耐压/(1MV/cm))。通过像这样进行设定，能最大限度地发挥电感降低效果。电力用半导体模块实际所需的耐压最低要在1kV以上的耐压，因此，绝缘体1200的厚度最薄的结构为厚度在10μm以上。
另外，作为绝缘体1200的厚度的上限，优选设定为1mm左右以下。通过像这样进行设定，能发挥电感降低效果。
图7示出了本实施方式3中的电力用半导体模块的等效电路图。
图7所示的L1、L2、L3、L5、L6和L7表示晶体管芯片311与第1中间框架305及第2中间框架306之间的电感。L4和L8分别是第3框架303和第4框架304所具有的布线电感。这些电感能通过使用较宽的母线来降低，但如图5(a)所示，将P(电源)端子和N(接地)端子配置于电力用半导体模块的侧面中的同一侧面一侧，将O(输出)端子配置于相对的相反侧的侧面一侧，以形成流过第3框架303的电流的流向与流过第4框架304的电流的流向相反的结构，从而能利用磁场抵消效果所引起的电感降低效果来实现电感的进一步降低，事实上，能降低至可以无视L4和L8的程度。
其结果是，作为实际的电感，只有连接源极与中间引线的布线的电感(L1、L2、L3、L5、L6及L7)成为实质的电感值，每一块芯片的电流量比整体的电流量要小，因此，电力用半导体模块整体的电气特性能实现良好的动作。
这样，能降低至事实上可以无视L4和L8的程度，从而能抑制流过大电流时晶体管的开关截止时产生浪涌电压，并能抑制开关通/断时的栅极振荡等栅极驱动上的问题。这是本实施方式3的电力用半导体模块的特征。
另外，由于第1框架301、第2框架302、第3框架303和第4框架304的位置关系存在更为优选的结构，因此，下面对该结构进行说明。
以往，位于第1框架301和第2框架302上的第3框架303和第4框架304的上下位置关系不会对上述所说明的电感L4和L8的降低效果产生影响。因此，若能充分确保第1框架301及第2框架302与第3框架303及第4框架304间的距离，则第3框架303和第4框架304的上下配置结构可以采用任何结构。然而，若缩短第3框架303和第4框架304的脚部，则第3框架303和第4框架304的上下配置结构中存在会产生不良影响的结构。
若能缩短第3框架303和第4框架304的脚部，则能进一步实现电感的降低，并且这些框架还能作为散热板而发挥功能，因此是更为有利的结构。
为了高效发挥该效果，即，在缩短第3框架303和第4框架304的脚部的情况下，优选采用将第3框架303配置于第4框架304的上侧的结构。由于第4框架304接地，因此，通过固定电位能获得对抗噪音能力较强的结构。
然而，假设在采用将第3框架303配置于第4框架下侧并将第3框架303直接配置于第1框架301和第2框架302正上方的结构的情况下，若缩短第3框架303和第4框架304的脚部，则会变成导致不良影响的结构。
具体而言，会导致第2框架302上的低侧的晶体管芯片311的栅极输入信号产生噪音。产生这一噪音的原因在于，第3框架303和栅极布线314进行电容耦合，第3框架303的电压在0V～电源电压之间变动。更具体而言，在低侧的晶体管芯片311截止的瞬间，第3框架303的电压上升至电源电压。产生这一情况的原因在于，此时，无论低侧的晶体管芯片311是否处于截止状态，栅极布线都会被上拉至正电压。特别是多数情况下驱动低侧的晶体管芯片311的驱动器的电源共通地进行驱动，其结果是，驱动器输入信号线距离变长，因此，对噪音的耐受性比高侧要弱。因此，为了提高低侧的元件的噪音耐受性，并且从噪音耐受性的观点来看，使搭载于第2框架302的晶体管芯片311正上方的母线为接地的第4框架304都是优选的。
用于从第1框架301上的晶体管芯片311的源极或发射极连接至第1中间框架305的金属的连接线309通常由多根Al线构成，能够应对大电流。
最近，通过用Al带、Cu带来构成，能提高接合可靠性，并实现进一步的大电流化、高散热性。另外，用Al夹子、Cu夹子、由其他材料所构成的夹子来代替金属的连接线309也能实现相同的功能。
用于从二极管芯片312的阳极连接至第1中间框架305的金属的连接线310也与上述相同。
另外，用于对第2框架302上的晶体管芯片311及二极管芯片312与第2中间框架306进行连线的金属的连接线309和10也与上述相同。
第1框架301的延长部上的电源端子部322具有作为电极的功能，起到作为P(电源)端子的功能。
第4框架304的延长部上的接地端子部323具有作为电极的功能，起到作为N(接地)端子的功能。
第3框架303与第2框架302在配置于P端子及N端子的相反侧的金属接合点350进行连线，第2框架302的延长部上的输出端子部324具有作为电极的功能，起到作为O(输出)端子的功能。
利用上述结构，能通过将第1中间框架305、第2中间框架306、第3框架303及第4框架304进行组合使用，来有效地灵活运用半导体芯片上的空间来作为较宽的布线(母线)配置，因此，能进一步实现电力用半导体模块的小型化，从而形成对于低电感化更为有利的结构。由于能使搭载有半导体芯片的第1框架301和第2框架302接近，因此，布线长度较短并能进一步实现低电感化。
关于栅极布线314，用金属线连接在高侧栅极端子307和低侧栅极端子321与分别与之相对应的晶体管芯片311的栅极焊盘313之间。
关于源极布线315，用金属线连接在高侧源极端子308和低侧源极端子320与分别与之相对应的晶体管芯片311的源极之间。
为了确保这些框架间进行绝缘，如图5(b)所示，优选采用以下结构：在配置于下表面侧的散热板317上配置绝缘体316，在其上配置各框架，利用绝缘树脂318来进行模塑，使得用绝缘树脂的外框319来对外形进行规定。
半导体芯片的数量和配置的任意组合取决于电力用半导体模块的额定电流，并不局限于此处所示的示例，对其并无特别规定。
半导体芯片数量的最小结构单位为一个晶体管芯片，或者由晶体管芯片及二极管芯片组成一个结构，但由于即使是这样的结构也需要为了达到器件的高速动作而降低电感，因此，利用本实施方式3的电力用半导体模块的结构所获得的效果是巨大的。
特别无需使晶体管芯片的数量和二极管芯片的数量相同，即使它们的数量不同，也能发挥本实施方式3的效果。
根据本实施方式3的电力用半导体模块的结构，利用半导体元件上的空间来将较宽的引线框即第3框架303和第4框架304进行重叠配置，用第3框架303来构成正极侧母线，用第4框架304来构成负极侧母线，从而能降低布线电感，能使模块尺寸实现小型化。特别是能通过将绝缘体1200夹在正极侧母线与负极侧母线之间，从而在确保绝缘耐压的基础上实现最接近的结构，此外，第3框架303和第4框架304形成各自的电流反向流动的结构，从而利用互感效果能够大幅降低源极侧的电感值，即使流过大电流也能稳定地进行驱动。换言之，对各部分进行配置，使得由第3框架303和第4框架304所产生的感应电压彼此反向。
其结果是，能构成对抗噪音的能力较强的电力用半导体模块。另外，由于不直接与半导体元件进行母线连接，因此，能获得大大提高了接合可靠性的结构。
(实施方式4)
在实施方式3中，用树脂密封型模块来对本发明进行了说明，但本发明的技术思想并不局限于此，应用于形成在金属绝缘基板上的模块也能获得同样的效果。其它方式也能获得同样的效果。
作为本发明的实施方式4，金属绝缘基板型的电力用半导体模块的俯视图即图8(a)中示出模块结构1103。
另外，在图8(a)中的B-B’处进行剖切而得的本实施方式4的电力用半导体模块的剖面结构1104如图8(b)所示。
另外，图9(a)～图9(e)示出了本实施方式4的电力用半导体模块的组装流程图。图9(a)～图9(e)分别示出了本实施方式4的电力用半导体模块在组装时的俯视图。
在对本实施方式4的电力用半导体模块的结构进行说明之前，首先，利用图9(a)～图9(e)来对本实施方式4的电力用半导体模块的组装工序进行说明。
图9(a)是基底的陶瓷基板上的布线图案图。
基板上形成有作为铜箔图案的第1金属导电体岛331、第2金属导电体岛333、第1中间金属导电体岛335、第2中间金属导电体岛336、接地端子形成用岛344、高侧栅极端子337、低侧源极端子325、高侧源极端子338、低侧栅极端子326。
第1金属导电体岛331和第2金属导电体岛333的图案上安装有半导体芯片。另外，高侧栅极端子337和高侧源极端子338分别是用于向栅极焊盘、源极焊盘传送电信号的引线。同样，低侧栅极端子326和低侧源极端子325也分别是形成用于向栅极焊盘、源极焊盘传送电信号的引线的图案。
这些形成有布线图案的陶瓷基板安装于壳体349。作为绝缘体346而示出于图8(b)的陶瓷基板构成为隔着粘接层363而安装于散热板347上，但省略关于该部分的详细说明。
在图9(b)中，在作为引线框的第1金属导电体岛331和第2金属导电体岛333上，以芯片焊接的方式安装有作为半导体元件的晶体管芯片341和二极管芯片342。作为晶体管芯片341，安装IGBT、SiC-MOSFET这样的晶体管。此时，安装于第1金属导电体岛331及第2金属导电体岛333的晶体管芯片341的漏极或集电极与第1金属导电体岛331和第2金属导电体岛333相连接，安装于第1金属导电体岛331和第2金属导电体岛333的二极管芯片342的阴极也与第1金属导电体岛331和第2金属导电体岛333相连接。
在本实施方式4的电力用半导体模块中，示出了一条臂上交替配置有三个IGBT或SiC-MOSFET这样的晶体管芯片341、以及三个二极管芯片342的示例。
之后，安装于第1金属导电体岛331的晶体管芯片341的源极或发射极与第1中间金属导电体岛335进行连线，安装于第2金属导电体岛333的晶体管芯片341的源极或发射极与第2中间金属导电体岛336进行连线。
此外，安装于第1金属导电体岛331的晶体管芯片341的栅极焊盘与引线框的高侧栅极端子337进行连线，晶体管芯片341的源极焊盘与引线框的高侧源极端子338进行连线。同样，安装于第2金属导电体岛333的晶体管芯片341的栅极焊盘与引线框的低侧栅极端子326进行连线，晶体管芯片341的源极焊盘与引线框的低侧源极端子325进行连线。
接着，在图9(c)中，准备起到作为母线的功能的正电极侧的第5框架332、以及负电极侧的第6框架334。实际上，是对第5框架332和第6框架334的形状进行加工，将绝缘体1201配置并粘接于这些引线框间。这样，形成由第5框架332和第6框架334隔着绝缘体1201平行配置而成复合体。
然后，在图9(d)中，将图9(c)中所形成的第5框架332和第6框架334的复合体配置于第1金属导电体岛331和第2金属导电体岛333的上方，第5框架332的脚部与第1中间金属导电体岛335进行金属接合，第6框架334的脚部与第2中间金属导电体岛336进行金属接合。另外，此时，第5框架332的脚部通过接合点351而与第2金属导电体岛333进行金属接合。
之后，在图9(e)中，形成电源端子327、接地端子328及输出端子329。最后，通过向壳体349注入硅凝胶348来使绝缘强度变得稳定。
经过这样的组装流程，来完成本实施方式4的电力用半导体模块。
接着，利用图8(a)和图8(b)，来对经过图9(a)～图9(e)所示的组装流程而制成的本实施方式4的电力用半导体模块的结构进行说明。
绝缘体346由陶瓷基板构成。例如，氮化铝(AlN)基板、氮化硅(SiN)基板最适合，除此以外，也可以使用氧化铝(Al2O3)基板,在其表面形成流过大电流的较厚的金属布线。
如图8(a)所示，在互相基本平行地进行配置的第1金属导电体岛331和第2金属导电体岛333的外侧，配置有宽度比这些岛要窄的第1中间金属导电体岛335和第2中间金属导电体岛336，使得第1中间金属导电体岛335在接近第1金属导电体岛331的一侧基本平行，第2中间金属导电体岛336在接近第2金属导电体岛333的一侧基本平行。
在第1金属导电体岛331上及第2金属导电体岛333上，利用接合材料以粘接的方式来安装多个半导体芯片。这些半导体芯片由晶体管芯片341和二极管芯片342构成。
第1金属导电体岛331和第2金属导电体岛333隔着绝缘体346而配置于散热板347上。第1金属导电体岛331和第2金属导电体岛333通过粘接层362固定于绝缘体346。散热板347最好由热传导率较大的Cu、Al这样的材料构成。绝缘体346通过粘接层363固定于散热板347。绝缘体346最好由热传导性较好且电绝缘性较好的材料构成。
此外，使用SiC-MOSFET来作为晶体管芯片341的本实施方式4的电力用半导体模块的结构相当于本发明的电力用半导体模块的一个示例。另外，安装于第1金属导电体岛331上的晶体管芯片341和二极管芯片342分别相当于本发明的第1晶体管和第1二极管的一个示例。另外，安装于第2金属导电体岛333上的晶体管芯片341和二极管芯片342分别相当于本发明的第2晶体管和第2二极管的一个示例。另外，绝缘体346相当于第1绝缘体的一个示例。
本实施方式4的电力用半导体模块整体的外形由壳体349来决定，被高耐热硅凝胶348等所填满，以确保耐受电压等。
用金属的连接线339从第1金属导电体岛331上的晶体管芯片341的源极或发射极连接至第1中间金属导电体岛335，用金属的连接线340从第1金属导电体岛331上的二极管芯片342的阳极连接至第1中间金属导电体岛335。第1中间金属导电体岛335上未设置金属的连接线339、340的部位与配置于第1金属导电体岛331上方的第5框架332的脚部相连接。
用金属的连接线339从第2金属导电体岛333上的晶体管芯片341的源极或发射极连接至第2中间金属导电体岛336，用金属的连接线340从第2金属导电体岛333上的二极管芯片342的阳极连接至第2中间金属导电体岛336。第2中间金属导电体岛336上未设置金属的连接线339、340的部位与配置于第2金属导电体岛333上方的第6框架334的脚部相连接。
此外，将第1金属导电体岛331上的晶体管芯片341及二极管芯片342与第1中间金属导电体岛335相连接的金属的连接线339和340相当于本发明的金属的第1连接线的一个示例。另外，将第2金属导电体岛333上的晶体管芯片341及二极管芯片342与第2中间金属导电体岛336相连接的金属的连接线339和340相当于本发明的金属的第2连接线的一个示例。
此外，第5框架332以将绝缘体1201夹在自身与第6框架334之间的方式进行配置，优选采用覆盖配置于第1金属导电体岛331和第2金属导电体岛333上的晶体管芯片341和二极管芯片342的结构。
此外，绝缘体1201相当于第2绝缘体的一个示例。
第5框架332和第6框架334间的绝缘体1201优选为由绝缘树脂或陶瓷构成。
另外，绝缘体1201的厚度根据耐压与电气特性的权衡关系来适当设定，这一点与实施方式3中所说明的相同，因此，省略详细说明。为发挥电感降低效果而将绝缘体1201的厚度设为10μm以上、1mm以下，这一点也与实施方式3中所说明的相同。
用于从第1金属导电体岛331上的晶体管芯片341的源极或发射极连接至第1中间金属导电体岛335的金属的连接线339通常由多根Al线构成，能够应对大电流。
最近，通过用Al带、Cu带来构成，能提高接合可靠性，并实现进一步的大电流化、高散热性。另外，用Al夹子、Cu夹子、由其他材料所构成的夹子来代替金属的连接线339也能实现相同的功能。
用于从二极管芯片342的阳极连接至第1中间金属导电体岛335的金属的连接线340也与上述相同。
另外，用于对第2金属导电体岛333上的晶体管芯片341及二极管芯片342与第2中间金属导电体岛336进行连线的金属的连接线339、340也与上述相同。
第1金属导电体岛331的延长部分具有作为电极的功能，起到作为P(电源)端子327的功能。
第6框架334的延长部分具有作为电极的功能，与N端子(接地端子)328相连接。这里，预先设置接地端子(N)形成用岛344，这里优选为通过使第6框架与接合点343相接合来形成端子。
第5框架332与第2金属导电体岛333在配置于P端子(电源端子)327及N端子(接地端子)328的相反侧的金属接合点351进行连线，第2金属导电体岛333的延长部分具有作为电极的功能，起到作为O端子(输出端子)329的功能。
利用上述结构，通过将第1中间金属导电体岛335、第2中间金属导电体岛336、第5框架332及第6框架334进行组合使用，能将半导体芯片上的空间用作为宽度较宽的能实现低电感化的布线(母线)，因此，能实现电力用半导体模块的小型化，能使搭载有半导体芯片的第1金属导电体岛331与第2金属导电体岛333接近配置，因而，能达到进一步降低电感的目的。
另外，还能大幅降低电力用半导体模块的尺寸。因此，布线长度也会变短，能进一步实现低电感化，因此，效果较好。
关于栅极布线，用金属线连接在高侧栅极端子337及低侧栅极端子326与分别与之相对应的晶体管芯片341的栅极焊盘之间。
关于源极布线，用金属线连接在高侧源极端子338及低侧源极端子325与分别与之相对应的晶体管芯片341的源极之间。
在配置于下表面侧的散热板347上配置有绝缘体346并在其上配置有各框架的结构中，将硅凝胶348等注入被外框所规定的壳体349来确保绝缘，从而完成本实施方式4的电力用半导体模块。
半导体芯片的数量和配置的任意组合取决于电力用半导体模块的额定电流，并不局限于此处所示的示例，对其并无特别规定。
半导体芯片数量的最小结构单位为一个晶体管芯片，或者由晶体管芯片及二极管芯片组成一个结构，但由于即使是这样的结构也需要为了达到器件的高速动作而降低电感，因此，利用本实施方式4的电力用半导体模块的结构所获得的效果是巨大的。
此外，在本实施方式4的结构中，也与实施方式3相同，无需使晶体管芯片的数量和二极管芯片的数量相同。
此外，在图10所示的现有结构中还存在以下问题：即，由于将母线与半导体芯片直接接合，因此，若所构成的半导体芯片间存在温度分布，则接合界面上会作用有较大的压力，从而会使器件的可靠性变差。更详细而言，由于在温度较高的部分膨胀较大而在低温部分膨胀较小，因此可以明确会产生以下的问题：即，在长期使用后，母线与半导体芯片间的接合部上会形成裂纹，半导体芯片与芯片垫间的接合材料上会形成裂纹。根据各种实验的结果也可以明确，用一根母线来连结多个半导体芯片在可靠性确保上并不是理想的结构。
根据各实施方式中所说明的本发明的结构，由于能实现以框架与框架间的金属接合代替半导体芯片与框架间接合来进行连线，因此，能通过施加更大的热量和振动压力来实现牢固的接合。关于半导体芯片与中间框架的接合，若即使因对每个半导体芯片进行布线而在半导体芯片间产生温度分布，也能分别确保各个半导体芯片与框架间接合的可靠性，从而能提高整体的可靠性。可以明确，通过采用这样的结构，能解决上述所说明的现有的问题。
如以上所说明的那样，根据本发明的电力用半导体模块的结构，即使无法实现较为困难的半导体芯片与母线的强接合，也能利用中间框架将较宽的正极侧母线和负极侧母线在半导体芯片上的空间内进行重合，由此获得最接近的结构，从而与现有技术相比，能够大幅降低布线电感。由此，能提供整个模块对抗噪音的能力较强的、高可靠性的电力用半导体模块。
如上所述，根据本发明的电力用半导体模块，其特征在于，包括：
第1框架，该第1框架配置有多个第1晶体管和第2二极管；
第2框架，该第2框架配置有多个第2晶体管和第2二极管，且与所述第1框架相邻；
第1中间框架，该第1中间框架配置于所述第1框架和所述第2框架的外侧，且与所述第1框架相邻；
第2中间框架，该第2中间框架配置于所述第1框架和所述第2框架的外侧，且与所述第2框架相邻；
第3框架，该第3框架与所述第1中间框架进行电连接，且配置于所述第1框架的上方；
第4框架，该第4框架与所述第2中间框架进行电连接，且配置于所述第2框架的上方；
电源端子，该电源端子设置于所述第1框架的延长部上；
接地端子，该接地端子设置于所述第4框架的延长部上；以及
输出端子，该输出端子设置于所述第2框架和所述第3框架进行电连接的延长部上，
所述第1晶体管的漏极与所述第1框架相连接，
所述第1晶体管的源极和所述第1二极管的阳极通过金属的第1连接线而与所述第1中间框架相连接，
所述第2晶体管的漏极与所述第2框架相连接，
所述第2晶体管的源极和所述第2二极管的阳极通过金属的第2连接线而与所述第2中间框架相连接，
所述第1中间框架和所述第2中间框架的附近配置有栅极端子和源极端子，
所有的所述框架都隔着由树脂类材料构成的第1绝缘体而配置于散热板上，所有的所述框架的至少一部分都被模塑树脂所覆盖，
在所述第3框架与所述第4框架之间夹有第2绝缘体，所述第3框架和所述第4框架具有沿上下方向互相重合的部分，
分别流过所述第3框架和所述第4框架的电流彼此反向。
另外，根据本发明的电力用半导体模块，
所述第1中间框架与所述第3框架的脚部相连接，
所述第2中间框架与所述第4框架的脚部相连接，
所述第3框架的脚部配置于多个所述第1连接线之间，
所述第4框架的脚部配置于多个所述第2连接线之间。
另外，根据本发明的电力用半导体模块，
所述第4框架配置于所述第1框架和所述第2框架的上方，
所述第3框架配置于所述第4框架的上方。
另外，根据本发明的电力用半导体模块，
所述电源端子和所述接地端子配置于所述电力用半导体模块的侧面中的同一侧面一侧，
所述输出端子配置于所述电力用半导体模块的所述侧面中的与所述电源端子及所述接地端子相反侧的侧面一侧。
另外，根据本发明的电力用半导体模块，其特征在于，包括：
第1金属导电体岛，该第1金属导电体岛配置有多个第1晶体管和第1二极管；
第2金属导电体岛，该第2金属导电体岛配置有多个第2晶体管和第2二极管，且与所述第1金属导电体岛相邻；
第1中间金属导电体岛，该第1中间金属导电体岛配置于所述第1金属导电体岛和所述第2金属导电体岛的外侧，且与所述第1金属导电体岛相邻；
第2中间金属导电体岛，该第2中间金属导电体岛配置于所述第1金属导电体岛和所述第2金属导电体岛的外侧，且与所述第2金属导电体岛相邻；
第5框架，该第5框架与所述第1中间金属导电体岛进行电连接，且配置于所述第1金属导电体岛的上方；
第6框架，该第6框架与所述第2中间金属导电体岛进行电连接，且配置于所述第2金属导电体岛的上方；
电源端子，该电源端子设置于所述第1金属导电体岛的延长部上；
接地端子，该接地端子设置于所述第6框架的延长部上；以及
输出端子，该输出端子与所述第2金属导电体岛及所述第5框架进行电连接，并与所述第2金属导电体岛相连接，
所述第1晶体管的漏极与所述第1金属导电体岛相连接，
所述第1晶体管的源极和所述第1二极管的阳极通过金属的第1连接线而与所述第1中间金属导电体岛相连接，
所述第2晶体管的漏极与所述第2金属导电体岛相连接，
所述第2晶体管的源极和所述第2二极管的阳极通过金属的第2连接线而与所述第2中间金属导电体岛相连接，
所述第1中间金属导电体岛和所述第2中间金属导电体岛的附近配置有栅极端子和源极端子，
所有的所述金属导电体岛都隔着由陶瓷材料构成的第1绝缘体而配置于散热板上，所有的所述金属导电体岛的至少一部分都被凝胶状的树脂所覆盖，
在所述第5框架与所述第6框架之间夹有第2绝缘体，所述第5框架和所述第6框架具有沿上下方向互相重合的部分，
分别流过所述第5框架和所述第6框架的电流彼此反向。
另外，根据本发明的电力用半导体模块，
所述第1中间金属导电体岛与所述第5框架的脚部相连接，
所述第2中间金属导电体岛与所述第6框架的脚部相连接，
所述第5框架的脚部配置于多个所述第1连接线之间，
所述第6框架的脚部配置于多个所述第2连接线之间。
另外，根据本发明的电力用半导体模块，
所述第5框架配置于所述第6框架的上方。
另外，根据本发明的电力用半导体模块，
所述第1连接线和所述第2连接线由带状线构成。
另外，根据本发明的电力用半导体模块，
所述第1连接线和所述第2连接线由夹子构成。
另外，利用上述结构，能提供一种能减小模块尺寸并降低布线电感、且对抗噪音的能力较强的电力用半导体模块。
工业上的实用性
本发明所涉及的电力用半导体模块具有能减小模块尺寸并降低布线电感的效果，作为要求电源电压的高电压化、大电流化及器件的高速化等的情况下所使用的电力用半导体模块等是有用的。
标号说明
1 第1框架
2 第2框架
3 第3框架
4 第4框架
5 第1中间框架
6 第2中间框架
7 高侧栅极端子
8 高侧源极端子
9、10 金属的连接线
11 晶体管芯片
12 二极管芯片
13 栅极焊盘
14 栅极布线
15 源极布线
16 绝缘体
17 散热板
18 绝缘树脂
19 绝缘树脂的外框
20 低侧源极端子
21 低侧栅极端子
22 电源端子部(P)
23 接地端子部(N)
24 输出端子部(O)
25 低侧源极端子
26 低侧栅极端子
27 电源端子(P)
28 接地端子(N)
29 输出端子(O)
31 第1金属导电体岛
32 第5框架
33 第2金属导电体岛
34 第6框架
35 第1中间金属导电体岛
36 第2中间金属导电体岛
37 高侧栅极端子
38 高侧源极端子
39、40 金属的连接线
41 晶体管芯片
42 二极管芯片
43 接合点
44 接地端子(N)形成用岛
46 绝缘体
47 散热板
48 硅凝胶
49 壳体
50、51 接合点
62、63 粘接层
71 母线的正极侧内部电极
72 母线的负极侧内部电极
73 高侧元件组
74 低侧元件组
101 模块结构
102 模块剖面结构
103 模块结构
104 模块剖面结构
301 第1框架
302 第2框架
303 第3框架
304 第4框架
305 第1中间框架
306 第2中间框架
307 高侧栅极端子
308 高侧源极端子
309、310 金属的连接线
311 晶体管芯片
312 二极管芯片
313 栅极焊盘
314 栅极布线
315 源极布线
316 绝缘体
317 散热板
318 绝缘树脂
319 绝缘树脂的外框
320 低侧源极端子
321 低侧栅极端子
322 电源端子部(P)
323 接地端子部(N)
324 输出端子部(O)
325 低侧源极端子
326 低侧栅极端子
327 电源端子(P)
328 接地端子(N)
329 输出端子(O)
331 第1金属导电体岛
332 第5框架
333 第2金属导电体岛
334 第6框架
335 第1中间金属导电体岛
336 第2中间金属导电体岛
337 高侧栅极端子
338 高侧源极端子
339、340 金属的连接线
341 晶体管芯片
342 二极管芯片
343 接合点
344 接地端子(N)形成用岛
346 绝缘体
347 散热板
348 硅凝胶
349 壳体
350、351 接合点
362、363 粘接层
1101 模块结构
1102 模块剖面结构
1103 模块结构
1104 模块剖面结构
1200、1201 绝缘体

Claims (10)

1.一种电力用半导体模块，其特征在于，包括：
第1框架，该第1框架配置有多个第1晶体管和第1二极管；
第2框架，该第2框架配置有多个第2晶体管和第2二极管；
第1中间框架，该第1中间框架与所述第1框架相邻；
第2中间框架，该第2中间框架与所述第2框架相邻；
第3框架，该第3框架与所述第1中间框架进行电连接，且配置于所述第1框架的上方；
第4框架，该第4框架与所述第2中间框架进行电连接，且配置于所述第2框架的上方；
电源端子，该电源端子设置于所述第1框架的延长部上；
接地端子，该接地端子设置于所述第4框架的延长部上；以及
输出端子，该输出端子设置于所述第2框架和所述第3框架进行电连接的延长部上，
所述第1晶体管的漏极与所述第1框架相连接，
所述第1晶体管的源极和所述第1二极管的阳极通过金属的第1连接线而与所述第1中间框架相连接，
所述第2晶体管的漏极与所述第2框架相连接，
所述第2晶体管的源极和所述第2二极管的阳极通过金属的第2连接线而与所述第2中间框架相连接，
所述第1晶体管和所述第2晶体管的附近配置有栅极端子和源极端子，
所有的所述框架都隔着由树脂类材料构成的绝缘体而配置于散热板上，所有的所述框架的至少一部分都被模塑树脂所覆盖，
对所述电源端子、所述接地端子及所述输出端子进行配置，使得所述第3框架和所述第4框架互相平行地进行配置，且所述第3框架和所述第4框架所产生的感应电压彼此反向。
2.如权利要求1所述的电力用半导体模块，其特征在于，
所述第1中间框架与所述第3框架的脚部相连接，
所述第2中间框架与所述第4框架的脚部相连接，
所述第3框架的脚部配置于多个所述第1连接线之间，
所述第4框架的脚部配置于多个所述第2连接线之间。
3.如权利要求1所述的电力用半导体模块，其特征在于，
所述第3框架以覆盖所述第1晶体管和所述第1二极管的上方的方式进行配置，
所述第4框架以覆盖所述第2晶体管和所述第2二极管的上方的方式进行配置。
4.如权利要求1所述的电力用半导体模块，其特征在于，
所述第1晶体管的栅极配置于与所述第1中间框架相反的一侧，
所述第2晶体管的栅极配置于与所述第2中间框架相反的一侧。
5.一种电力用半导体模块，其特征在于，包括：
第1金属导电体岛，该第1金属导电体岛配置有多个第1晶体管和第1二极管；
第2金属导电体岛，该第2金属导电体岛配置有多个第2晶体管和第2二极管；
第1中间金属导电体岛，该第1中间金属导电体岛与所述第1金属导电体岛相邻；
第2中间金属导电体岛，该第2中间金属导电体岛与所述第2金属导电体岛相邻；
第5框架，该第5框架与所述第1中间金属导电体岛进行电连接，且配置于所述第1金属导电体岛的上方；
第6框架，该第6框架与所述第2中间金属导电体岛进行电连接，且配置于所述第2金属导电体岛的上方；
电源端子，该电源端子设置于所述第1金属导电体岛的延长部上；
接地端子，该接地端子设置于所述第6框架的延长部上；以及
输出端子，该输出端子与所述第2金属导电体岛及所述第5框架进行电连接，并与所述第2金属导电体岛相连接，
所述第1晶体管的漏极与所述第1金属导电体岛相连接，
所述第1晶体管的源极和所述第1二极管的阳极通过金属的第1连接线而与所述第1中间金属导电体岛相连接，
所述第2晶体管的漏极与所述第2金属导电体岛相连接，
所述第2晶体管的源极和所述第2二极管的阳极通过金属的第2连接线而与所述第2中间金属导电体岛相连接，
所述第1晶体管和所述第2晶体管的附近配置有栅极端子和源极端子，
所有的所述金属导电体岛都隔着由陶瓷材料构成的绝缘体而配置于散热板上，所有的所述金属导电体岛的至少一部分都被凝胶状的树脂所覆盖，
对所述电源端子、所述接地端子及所述输出端子进行配置，使得所述第5框架和所述第6框架互相平行地进行配置，且所述第5框架和所述第6框架所产生的感应电压彼此反向。
6.如权利要求5所述的电力用半导体模块，其特征在于，
所述第1中间金属导电体岛与所述第5框架的脚部相连接，
所述第2中间金属导电体岛与所述第6框架的脚部相连接，
所述第5框架的脚部配置于多个所述第1连接线之间，
所述第6框架的脚部配置于多个所述第2连接线之间。
7.如权利要求5所述的电力用半导体模块，其特征在于，
所述第5框架以覆盖所述第1晶体管和所述第1二极管的上方的方式进行配置，
所述第6框架以覆盖所述第2晶体管和所述第2二极管的上方的方式进行配置。
8.如权利要求1或5所述的电力用半导体模块，其特征在于，
所述第1连接线和所述第2连接线由带状线构成。
9.如权利要求1或5所述的电力用半导体模块，其特征在于，
所述第1连接线和所述第2连接线由夹子构成。
10.如权利要求5所述的电力用半导体模块，其特征在于，
所述第1晶体管的栅极配置于与所述第1中间金属导电体岛相反的一侧，
所述第2晶体管的栅极配置于与所述第2中间金属导电体岛相反的一侧。
CN201380025535.8A 2012-05-16 2013-05-07 电力用半导体模块 Expired - Fee Related CN104303297B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012-112453 2012-05-16
JP2012112453 2012-05-16
JP2012-130680 2012-06-08
JP2012130680 2012-06-08
PCT/JP2013/002941 WO2013171996A1 (ja) 2012-05-16 2013-05-07 電力用半導体モジュール

Publications (2)

Publication Number Publication Date
CN104303297A CN104303297A (zh) 2015-01-21
CN104303297B true CN104303297B (zh) 2017-05-17

Family

ID=49583425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380025535.8A Expired - Fee Related CN104303297B (zh) 2012-05-16 2013-05-07 电力用半导体模块

Country Status (5)

Country Link
US (1) US9520344B2 (zh)
EP (1) EP2851950B1 (zh)
JP (1) JP5919511B2 (zh)
CN (1) CN104303297B (zh)
WO (1) WO2013171996A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150002219U (ko) * 2013-12-03 2015-06-11 엘에스산전 주식회사 버스바 절연 결합 장치 어셈블리
KR102153041B1 (ko) * 2013-12-04 2020-09-07 삼성전자주식회사 반도체소자 패키지 및 그 제조방법
JP6196195B2 (ja) * 2014-08-19 2017-09-13 株式会社東芝 半導体モジュール
US9171788B1 (en) * 2014-09-30 2015-10-27 Alpha And Omega Semiconductor Incorporated Semiconductor package with small gate clip and assembly method
JP6320331B2 (ja) * 2015-03-16 2018-05-09 三菱電機株式会社 電力用半導体装置
JP6300751B2 (ja) * 2015-03-25 2018-03-28 三菱電機株式会社 半導体装置
JP6062565B1 (ja) * 2015-05-29 2017-01-18 新電元工業株式会社 半導体装置およびその製造方法
JP6557540B2 (ja) * 2015-07-31 2019-08-07 日立オートモティブシステムズ株式会社 パワーモジュール
DE102015223599A1 (de) * 2015-11-27 2017-06-01 Robert Bosch Gmbh Leistungsmodul für einen Elektromotor
JP6584333B2 (ja) * 2016-01-28 2019-10-02 三菱電機株式会社 パワーモジュール
WO2017154199A1 (ja) * 2016-03-11 2017-09-14 新電元工業株式会社 半導体装置及びリードフレーム
CN108780792B (zh) * 2016-03-30 2021-07-09 三菱电机株式会社 功率模块及其制造方法以及功率电子器件及其制造方法
US10593633B2 (en) * 2016-09-13 2020-03-17 Mitsubishi Electric Corporation Semiconductor module
WO2018142863A1 (ja) 2017-02-06 2018-08-09 富士電機株式会社 半導体モジュール、電気自動車、及びパワーコントロールユニット
JP6786416B2 (ja) * 2017-02-20 2020-11-18 株式会社東芝 半導体装置
JP2019092009A (ja) * 2017-11-13 2019-06-13 住友電気工業株式会社 半導体増幅素子及び半導体増幅装置
JP6852011B2 (ja) * 2018-03-21 2021-03-31 株式会社東芝 半導体装置
FR3082369B1 (fr) * 2018-06-08 2021-02-19 Valeo Equip Electr Moteur Circuit electrique, bras de commutation et convertisseur de tension
JP7359581B2 (ja) 2019-07-10 2023-10-11 株式会社デンソー 半導体装置
JP7131708B2 (ja) * 2019-08-13 2022-09-06 富士電機株式会社 半導体装置
JP6875588B1 (ja) * 2020-09-18 2021-05-26 住友電気工業株式会社 半導体装置
JP6939932B1 (ja) * 2020-03-12 2021-09-22 住友電気工業株式会社 半導体装置
US20230326864A1 (en) * 2020-03-12 2023-10-12 Sumitomo Electric Industries, Ltd. Semiconductor device
DE102020208755A1 (de) 2020-07-14 2022-01-20 Zf Friedrichshafen Ag Halbbrückenmodul für einen Inverter eines elektrischen Antriebs eines Elektrofahrzeugs oder eines Hybridfahrzeugs und Inverter für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs
EP4064346A1 (en) 2021-03-25 2022-09-28 Hitachi Energy Switzerland AG Power module comprising switch elements and diodes

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2732767B2 (ja) * 1992-12-22 1998-03-30 株式会社東芝 樹脂封止型半導体装置
WO2007142038A1 (ja) * 2006-06-09 2007-12-13 Honda Motor Co., Ltd. 半導体装置
CN101325197A (zh) * 2007-06-11 2008-12-17 万国半导体股份有限公司 具有共同封装的肖特基二极管的高压高功率升压变换器
CN101385142A (zh) * 2006-02-17 2009-03-11 丰田自动车株式会社 半导体模组和具有半导体模组的混合动力车辆驱动装置
JP4346504B2 (ja) * 2004-06-03 2009-10-21 株式会社東芝 パワー半導体モジュールを備えた電力変換装置
WO2012039114A1 (ja) * 2010-09-24 2012-03-29 オンセミコンダクター・トレーディング・リミテッド 回路装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3312034B2 (ja) 1991-05-24 2002-08-05 株式会社東芝 音量調整装置
JP4286465B2 (ja) * 2001-02-09 2009-07-01 三菱電機株式会社 半導体装置とその製造方法
JP3629222B2 (ja) 2001-06-14 2005-03-16 株式会社日立製作所 半導体装置
JP4220731B2 (ja) * 2002-06-19 2009-02-04 三菱電機株式会社 電力用半導体装置
JP4046623B2 (ja) * 2003-02-19 2008-02-13 三菱電機株式会社 パワー半導体モジュールおよびその固定方法
JP4829690B2 (ja) * 2006-06-09 2011-12-07 本田技研工業株式会社 半導体装置
JP5947537B2 (ja) * 2011-04-19 2016-07-06 トヨタ自動車株式会社 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2732767B2 (ja) * 1992-12-22 1998-03-30 株式会社東芝 樹脂封止型半導体装置
JP4346504B2 (ja) * 2004-06-03 2009-10-21 株式会社東芝 パワー半導体モジュールを備えた電力変換装置
CN101385142A (zh) * 2006-02-17 2009-03-11 丰田自动车株式会社 半导体模组和具有半导体模组的混合动力车辆驱动装置
WO2007142038A1 (ja) * 2006-06-09 2007-12-13 Honda Motor Co., Ltd. 半導体装置
CN101325197A (zh) * 2007-06-11 2008-12-17 万国半导体股份有限公司 具有共同封装的肖特基二极管的高压高功率升压变换器
WO2012039114A1 (ja) * 2010-09-24 2012-03-29 オンセミコンダクター・トレーディング・リミテッド 回路装置

Also Published As

Publication number Publication date
JP5919511B2 (ja) 2016-05-18
US20150115423A1 (en) 2015-04-30
EP2851950A1 (en) 2015-03-25
JPWO2013171996A1 (ja) 2016-01-12
US9520344B2 (en) 2016-12-13
EP2851950A4 (en) 2015-07-15
EP2851950B1 (en) 2019-02-06
CN104303297A (zh) 2015-01-21
WO2013171996A1 (ja) 2013-11-21

Similar Documents

Publication Publication Date Title
CN104303297B (zh) 电力用半导体模块
KR100430772B1 (ko) 반도체장치
CN105765715B (zh) 功率模块以及功率模块的制造方法
CN102881682B (zh) 半导体功率模块
CN104205330B (zh) 电力用半导体模块以及电力变换装置
CN105981274B (zh) 电力用半导体模块
CN102906874B (zh) 功率半导体模块
CN101582415B (zh) 半导体器件
CN100511673C (zh) 半导体元件驱动用集成电路及电能变换装置
JP2020519024A (ja) Ｄｃ端子の同軸配列を有するハーフブリッジモジュール
CN100461401C (zh) 半导体器件
CN104637891B (zh) 包括两个半导体模块和横向延伸连接器的半导体封装
CN104517939B (zh) 垂直分流电阻
JP3941728B2 (ja) 電力用半導体装置
CN106030796A (zh) 功率用半导体模块
CN103779340A (zh) 半导体器件和制造半导体器件的方法
US20220344310A1 (en) Semiconductor module
US20230056722A1 (en) Power module with improved electrical and thermal characteristics
JP2010283053A (ja) 半導体装置及びその製造方法
CN110120377A (zh) 半导体装置
US20220216157A1 (en) Semiconductor module
CN107210290A (zh) 半桥式功率半导体模块及其制造方法
CN108346651A (zh) 包括晶体管芯片、二极管芯片和驱动器芯片的半导体模块
WO2020229114A1 (en) Semiconductor module
US20230402354A1 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170517

CF01 Termination of patent right due to non-payment of annual fee