JP6557540B2 - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
JP6557540B2
JP6557540B2 JP2015151455A JP2015151455A JP6557540B2 JP 6557540 B2 JP6557540 B2 JP 6557540B2 JP 2015151455 A JP2015151455 A JP 2015151455A JP 2015151455 A JP2015151455 A JP 2015151455A JP 6557540 B2 JP6557540 B2 JP 6557540B2
Authority
JP
Japan
Prior art keywords
conductor
power module
voltage
intermediate conductor
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015151455A
Other languages
English (en)
Other versions
JP2017034050A (ja
Inventor
房郎 北條
房郎 北條
円丈 露野
円丈 露野
利昭 石井
利昭 石井
順平 楠川
順平 楠川
晃 松下
晃 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Priority to JP2015151455A priority Critical patent/JP6557540B2/ja
Priority to CN201680044174.5A priority patent/CN107851638B/zh
Priority to PCT/JP2016/070362 priority patent/WO2017022414A1/ja
Priority to EP16832693.2A priority patent/EP3331009B1/en
Priority to US15/747,365 priority patent/US10186473B2/en
Publication of JP2017034050A publication Critical patent/JP2017034050A/ja
Application granted granted Critical
Publication of JP6557540B2 publication Critical patent/JP6557540B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4023—Connecting the strap to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40237—Connecting the strap to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明はパワー半導体素子をモジュール化したパワーモジュールに関し、特に車両搭載用のパワーモジュールに関する。
パワー半導体素子のスイッチングによる電力変換装置は、変換効率が高いため、民生用、車載用、鉄道用、変電設備等に幅広く利用されている。このパワー半導体素子は通電により発熱するため、高い放熱性が求められる。通常、放熱には、フィンを有する金属製の放熱構造を用い、電位の安定化や、感電防止を目的としてグラウンド（ＧＮＤ）に接地する。このため、パワー半導体素子と放熱構造との間に配置される絶縁材は、優れた熱伝導性が必要とされる。しかしながら、変換する電圧が高い場合、絶縁性を向上するため絶縁材を厚く構成する必要が生じ、放熱性が悪化してしまう。
放熱性を向上する手法としては、例えば特許文献１に示されるような、絶縁層と絶縁層の間に高熱伝導性材料である導体を挟む手法が知られている。
特開２０１２−２４４７５０号公報
特許文献１に記載されたパワーモジュールは、第１の絶縁材と第２の絶縁材の間に金属製のプレートを設ける事で、放熱性を向上させることはできるが、第１の絶縁材と第２の絶縁材とを合わせた絶縁材の総厚を低減できるものではない。
本発明の課題は、高い絶縁性を満足しつつ、放熱性にすぐれたパワーモジュールを提供する点である。
本発明に係るパワーモジュールは、スイッチング素子が接続される導体板と、前記導体板と対向して配置される放熱板と、前記導体板と前記放熱板との間に配置される絶縁部材と、前記導体板及び前記放熱板とは電気的に絶縁された状態で前記絶縁部材中に配置される導電性の中間導体と、を備え、前記中間導体は、前記中間導体に対して前記導体板側に配置される前記絶縁部材と前記中間導体に対して前記放熱板側に配置される前記絶縁部材との間で連通する連通領域を有することを特徴とする。
本発明によれば、絶縁層の総厚を低減でき、パワーモジュールを高放熱化できるため、電力変換装置を小型化することができる。
実施例１のパワーモジュールの回路図 実施例１のパワーモジュールの平面図 図２のパワーモジュールをＡ−Ｂ断面で切断した断面図 絶縁層と電極間に空気層がある場合の電圧分担のモデル パッシェンの法則による部分放電発生電圧と気圧ｐ・電極間距離ｄの関係 最小部分放電電圧と絶縁層厚さの関係 標高による気圧の変化を考慮した最小部分放電電圧と絶縁層厚さの関係 温度による粒子密度の変化を考慮した最小部分放電電圧と絶縁層厚さの関係 最小部分放電電圧と絶縁層厚さの関係 パワーモジュールの交流電圧が加わる絶縁層部分からなる実験系の模式図 電圧分担率と周波数の関係 貫通領域を有する中間導体を有する絶縁層の作製方法 連通孔径に対する熱抵抗低減効果と部分放電開始電圧の関係 実施例２のパワーモジュールの平面図 図１４のパワーモジュールをＣ−Ｄ断面で切断した断面図 実施例３のパワーモジュールの斜視図 図１６（ａ）のパワーモジュールをＥ−Ｆ断面で切断した断面図 図１６（ａ）のＧ−Ｈ断面で切断したときの断面の模式図 実施例３のパワーモジュールにおける中間導体の配置を示す展開図 パワーモジュール及びその周辺の回路図 低インダクタンス化の説明図を示す回路図 低インダクタンス化の説明図を示すパワーモジュールの展開図 実施例４のパワーモジュールの断面図 電力変換装置の回路図 電力変換装置の外観を示す斜視図 ハイブリッド自動車の制御ブロック図
以下、図面を参照して、本発明に係るパワーモジュールの実施の形態について説明する。なお、各図において同一要素については同一の符号を記し、重複する説明は省略する。
まず、図１から図３を用いて、第１の実施形態に係るパワーモジュールの構成について説明する。
図１は、本実施例のパワーモジュール３００の回路構成図である。パワーモジュール３００は、上アーム回路を構成するＩＧＢＴ３２８及びダイオード１５６と、下アーム回路を構成するＩＧＢＴ３３０及びダイオード１６６と、から構成される。ここでＩＧＢＴとは、絶縁ゲート型バイポーラトランジスタの略称である。バッテリーの正極側に接続し、パワー半導体素子のスイッチングで交流波形を作成する回路が上アーム回路であり、バッテリーの負極側又はＧＮＤ側に接続し、交流波形を作成する回路が下アーム回路である。中性点接地をする場合は、下アーム回路は、ＧＮＤでなくコンデンサの負極側に接続する。
パワーモジュール３００は、導体板３１５、３１８、３２０及び３１９を備える。導体板３１５は、上アーム側のＩＧＢＴ３２８のコレクタ側に接続される。導体板３１８は、上アーム側のＩＧＢＴ３２８のエミッタ側に接続される。導体板３２０は、下アーム側のＩＧＢＴ３３０のコレクタ側に接続される。導体板導体板３１９は、下アーム側のＩＧＢＴ３３０のエミッタ側に接続される。
パワーモジュール３００は、端子３１５Ｂ、３１９Ｂ、３２０Ｂ、３２５Ｕ及び３２５Ｌを備える。端子３１５Ｂは、導体板３１５に接続される。端子３１５Ｂは、直流バッテリー又は平滑コンデンサの正極側に接続される。端子３１９Ｂは、導体板３１９に接続される。端子３１９Ｂは、直流バッテリー若しくは平滑コンデンサの負極側又はグラウンド（ＧＮＤ）に接続される。端子３２０Ｂは、導体板３２０に接続される。端子３２０Ｂは、モータに接続される。端子３２５Ｕは、上アーム側のＩＧＢＴ３２８の制御端子である。端子３２５Ｌは、下アーム側のＩＧＢＴ３２５の制御端子である。
端子３１５Ｂに接続される導体板３１５は、直流電流を伝達する。端子３１９Ｂに接続される導体板３１９は、直流電流を伝達する。端子３２０Ｂに接続される導体板３２０は、交流電流を伝達する。
図２は、本実施例のパワーモジュール３００の構造を示す平面図である。ＩＢＧＴ３２８及びＩＧＢＴ３３０は、各々のエミッタ面が同じ方向を向くように配置されている。
図３は、図２のパワーモジュール３００を、Ａ−Ｂ断面で切断したときの断面図である。パワーモジュール３００は、放熱のためのフィンが形成された放熱面３０７を有する。放熱面３０７は、導体板３２０及び導体板３１５を挟んで、ＩＧＢＴ３２８、３３０、ダイオード１５６、１６６とは反対側に配置される。放熱面３０７は、導電性の部材より形成され、電圧の安定化のためＧＮＤに接地される。
また、パワーモジュール３００は、中間導体９１０及び中間導体９１１を有する。中間導体９１０は、導体板３２０と放熱面３０７との間に配置される。中間導体９１１は、導体板３１５と放熱面３０７との間に配置される。中間導体９１０と導体板３２０の間、中間導体９１０と放熱面３０７の間、中間導体９１１と導体板３１５の間、及び中間導体９１１と放熱面３０７の間には、絶縁層９００が形成される。本実施形態における特徴部分の一つとしては、図３の部分拡大図に示されるように、中間導体９１０及び９１１のいずれか一方または両方について、連通領域１１０１が形成されている点である。連通領域の構成等については、後述する。
本実施例のパワーモジュールにおいては、導体板３２０と中間導体９１０の配列方向に沿って投影した場合、中間導体９１０は、導体板３２０の射影部が当該中間導体９１０の射影部を包含するように、形成される。また、導体板３１５と中間導体９１１の配列方向に沿って投影した場合、中間導体９１１は、導体板３１９の射影部が当該中間導体９１１の射影部を包含するように、形成される。
本実施例のパワーモジュールのように、上アーム回路と下アーム回路の２つのアーム回路を一体にモジュール化した構造を２ｉｎ１構造という。２ｉｎ１構造は、１つのアーム回路ごとにモジュール化する１ｉｎ１構造に比べ、出力端子の数を低減することができる。本実施例では、２ｉｎ１構造の例を示したが、３ｉｎ１構造、４ｉｎ１構造又は６ｉｎ１構造等にすることにより、さらに端子数を低減することができる。２ｉｎ１構造のパワーモジュールでは、上アーム回路と下アーム回路を並べ、絶縁層を介して金属平板と対向して配置することにより、磁界相殺効果で回路のインダクタンスを低減することができる。
本実施例のパワーモジュールは、中間導体９１０を設けることにより、導体板３２０と放熱面３０７の間の電圧を、導体板３２０と中間導体９１０の間と中間導体９１０と放熱面３０７の間とに分担させる。これにより、本実施例のパワーモジュールは、絶縁性を満足しつつ、絶縁層厚を低減させることができる。その原理について、以下、図４から図１３を用いて説明をする。
図４は、絶縁層と電極間に空気層がある場合の電圧分担のモデルを示す図である。電極間には、空気層８５０と、絶縁層８５１とが形成されている。電極間の全体に印加する交流電圧をＶとし、そのうち空気層に加わる電圧をＶ１とすると、電圧Ｖは、次式で表される。ただし、Ｃｅは空気層の容量を、Ｃｆは絶縁層の容量を、ε０は真空の誘電率を、εは絶縁層の比誘電率を、Ｓは電極面積を、ｄｅは空気層の厚さを、ｄｆは絶縁層の厚さを、それぞれ表す。
（数１） Ｖ＝Ｖ１・（Ｃｅ＋Ｃｆ）／Ｃｆ＝Ｖ１・（ｄｆ／（ε・ｄｅ）＋１）
（数２） Ｃｅ＝ε０・Ｓ／ｄｅ
（数３） Ｃｆ＝ε０・ε・Ｓ／ｄｆ
電極と絶縁層の間や、絶縁層内部において、ボイドや剥離による空気層が発生すると、電極に高電圧が印加されたときに部分放電が発生する。絶縁層は、常時部分放電する環境に晒されると、放電による火花で侵食され、耐久時間が著しく低下する。特に、樹脂製の絶縁体では、セラミックスに比べ耐熱性が低く、その影響が顕著となる。絶縁性を向上させるには、部分放電しない条件で使用をすることが有効である。
また、放電現象は、直流電圧と交流電圧とで異なる。直流電圧下で、電極間に絶縁層がある場合、部分放電が発生する条件でも、１回放電した後は、絶縁層が帯電して空間の電界が低くなるため、放電は停止する。したがって、電圧を１回だけ放電するだけであるので、放電による絶縁層の劣化への影響は少ない。一方、交流電圧下では、絶縁層に加わる電圧は時間の経過で反転するため、放電が繰り返される。そのため、放電による絶縁層の劣化への影響が大きい。さらに、パワー半導体素子のスイッチングで交流波形を作る場合、サージ電圧が交流波形に重畳されるため、定格電圧よりも高い電圧が絶縁層に加わる。
そのため、交流電圧が加わる絶縁層は、特に、部分放電が発生する環境に晒さないようにすることが重要である。部分放電を抑えるためには、電極間に空気層が存在しないよう絶縁体で完全に満たされるように製造し、かつ温度変化が加わる使用環境であってもその状態を維持できるようにするか、または、剥離等によって空気層が発生しても部分放電しないような絶縁層の厚さを設けるか、いずれかの手法が考えられる。本実施形態のパワーモジュールは、後者のアプローチを採るものである。
図５を用いて、部分放電が発生する電圧について説明する。電極間に空隙がある場合、部分放電が開始する電圧は、気圧と電極間の空隙長の関数で示される事が、パッシェンによって示され、その後多くの研究者によって理論的、実験的に確認されている。図５は、気圧ｐにおいて、電極間距離ｄの電極に電圧を印加した際に、部分放電が発生する電圧を、気圧ｐと電極間距離ｄの積との関係で示したグラフである。図５は、２０℃において測定したものである。部分放電発生電圧は、図５に示されるように、気圧と電極間距離の積ｐ・ｄがある値のときに最小値を持つ。つまり、部分放電発生電圧の最小値であるその電圧を超える電圧が電極間の空隙に印加されたとき、ｐ・ｄ積の値によっては部分放電が発生することになる。
パッシェンの法則による圧力は気体の粒子密度に換算できるため、気体の状態方程式を用いて、任意の温度、圧力での部分放電開始電圧を求めることができる。このようにして求めた部分放電開始電圧を式（１）中のＶ１に代入すると、気圧ｐと空気層の厚さｄｅとの関係で、放電が発生する電極間電圧Ｖの最小値を算出することができる。そのようにして算出した最小部分放電電圧の値を絶縁層の厚さｄｆに対してプロットしたグラフを図６から図８に示す。
図６は、２５℃、１ａｔｍでの最小部分放電電圧と絶縁層厚さｄｆの関係を示す。絶縁層厚さｄｆが厚くなると、電圧Ｖに対して絶縁層８５１が分担する電圧が高くなるため、空気層８５０が分担する電圧Ｖ１が小さくなる。よって、絶縁層厚さｄｆが大きくなるほど、最小部分放電開始電圧が高くなる。
ここで注目すべき点は、絶縁層厚さｄｆに対する最小部分放電電圧の関係が、比例ではない点である。すなわち、絶縁層厚さｄｆが小さい領域におけるグラフの傾きが、絶縁層厚さｄｆが大きい領域におけるグラフの傾きに比べて大きい。この特徴を利用することで、後述するように、絶縁性を確保しつつ、絶縁層厚の低減を実現することができる。また、図６からは、同じ最小部分放電電圧においては、絶縁層８５１の誘電率が低いほど、その厚さｄｆを小さくすることができることがわかる。
図７は、２５℃、絶縁層の比誘電率６での最小部分放電電圧と絶縁層厚さｄｆの関係を示す。図７からは、同じ最小部分放電電圧にするには、標高が高いほど、すなわち気圧が低いほど、絶縁層厚さを厚くする必要がある事がわかる。特に４０００ｍを越えたあたりからこの影響が顕著となった。
図８は、１ａｔｍ、絶縁層の比誘電率６での最小部分放電電圧と絶縁層厚さｄｆの関係を示す。図８より、同じ最小部分放電電圧にするには、温度が高いほど、絶縁層厚さｄｆを厚くする必要がある事がわかる。特に５０℃を越えたあたりからこの影響が顕著となった。
図９は、２５℃、１ａｔｍ、比誘電率６での最小部分放電電圧と絶縁層厚さｄｆの関係を示す。図９を用いて、部分放電を抑制しつつ、絶縁層８５１の総厚ｄｆを低減する原理について説明する。
例えば、電極間に最大１．６ｋＶｐの電圧が加わる場合を考える。図９より、絶縁層厚さｄｆが３３０μｍのときの最小部分放電電圧が１．６ｋＶｐであるため、剥離等により空隙が生じても、絶縁層が３３０μｍより厚く形成されていれば、部分放電は発生しない。
一方、電極間に加わる電圧が０．８ｋＶｐであるときは、絶縁層は８０μｍより厚ければ、部分放電は発生しない。これは、前述のように、最小部分放電電圧と絶縁層厚さｄｆの関係は、比例関係ではなく、絶縁層厚ｄｆが小さい領域での傾きが大きく、絶縁層厚さｄｆが大きくなるにつれて傾きが小さくなっていることによる。
そこで、１．６ｋＶｐの電圧であっても、その電圧を０．８ｋＶｐと０．８ｋＶｐに２分割することで、それぞれ８０μｍより厚い絶縁層を設ければ放電を抑制することができる。これにより、１層だけだと３３０μｍ必要な絶縁層の総厚を、１６０μｍに低減することができる。ここでは、２層の例を示したが、３層以上にする事でより薄肉化できる事は明らかである。絶縁層を薄肉化できれば、その分だけ熱抵抗が低減するため放熱性が向上する。さらに絶縁層が薄肉化する分、材料コストが低減できる効果がある。そこで続いて、パワーモジュールの絶縁層に加わる電圧を分割するための構造についてのモデルを、図１０から図１３を用いて説明をする。
図１０は、中間導体を有する絶縁層部分に交流電圧を加える実験系の模式図である。上述したように、図３のパワーモジュールにおいて、導体板３１９には直流電流が流れるが、導体板３２０には交流電流が流れる。図１０は、交流電圧が加わるパワーモジュールの絶縁層における電圧分担モデルを表している。図１０の電極８００は図３の導体板３２０に、図１０の中間導体８０１は図３の中間導体９１０に、図１０の電極８０２は図３の放熱面３０７に、図１０の絶縁層８１０及び８１１は図３の絶縁層９００に、それぞれ対応する。
発信器１００１には、電極８００及び８０１が接続される。中間導体８０１は、電極８００と電極８０１の間に配置される。絶縁層８１０は、電極８００と中間導体８０１の間に配置される。絶縁層８１１は、電極８０２と中間導体８０１の間に配置される。電極８０２は、ＧＮＤに接地される。中間導体８０１と電極８０２の間の電圧をＶ２とし、電極８００と電極８０２の間の電圧をＶ３とすると、交流電圧を印加した場合の容量回路の電圧分担は以下の式で算出することができる。
（数４） Ｖ２＝Ｖ３・Ｃａ／（Ｃａ＋Ｃｂ）
（数５） Ｃａ＝ε０・εａ・Ｓａ／ｄａ
（数６） Ｃｂ＝ε０・εｂ・Ｓｂ／ｄｂ
ただし、Ｃａは電極８００と中間導体８０１の間の容量を、Ｃｂは中間導体８０１と電極８０２の間の容量を、ε０は真空の誘電率を、εａは絶縁層８１０の比誘電率を、εｂは絶縁層８１１の比誘電率を、Ｓａは電極８００と中間導体８０１の配置方向における投影面が重なり合う面積を、Ｓｂは中間導体８０１と電極８０２の配置方向における投影面が重なり合う面積を、ｄａは絶縁層８１０の厚さを、ｄｂは絶縁層８１１の厚さを、それぞれ表す。
ここで、電圧分担モデルの構造と絶縁層の材質を調整し、εａ＝εｂ、ｄａ＝ｄｂ、Ｓａ＝Ｓｂとすることで、Ｃａ＝Ｃｂとなる。このとき、式（４）より、Ｖ２をＶ３で除した電圧分担率は、５０％となる。本モデルでは、Ｃａ＝Ｃｂとなるようにした。
（数７） Ｖ２／Ｖ３＝５０％
図１１は、図１０の発信器１００１の周波数を変化させたときの電圧分担率Ｖ２／Ｖ３を示すグラフである。電圧分担率は、中間導体８０１及び電極８０２間の電圧Ｖ１と、電極８００及び電極８０２間の電圧Ｖ２とを、カーブトレーサ１０００により測定することで、求めた。
図１１より、電極８００及び電極８０２間に加わる電圧の周波数が高くなるにつれ、電圧分担率が５０％に近づく傾向が見られる。電圧分担率は、周波数が１００Ｈｚを超えると、ほぼ５０％となる。このような傾向は、正弦波及び矩形波でも同様であった。
本モデルの結果からは、１００Ｈｚ以上の交流電圧が加わる電極間の絶縁層中に、中間導体を設けることで、容量に応じて絶縁層に加わる電圧を分担することができることが分かる。
なお、ここではモデル評価のため、中間導体８０１から電流を出力したが、実際のパワーモジュールにおいては、中間導体から電流を取り出す必要がない。そのため、中間導体を絶縁層内に埋設することができる。中間導体を絶縁層に埋設すると、中間導体の端面が電極と近接するのを防止でき、端面からの放電を防止することができる。
中間導体を絶縁層に埋設する場合、中間導体の上下層に同じ材質の絶縁層を用い、中間導体の外形寸法を対向するいずれかの電極にサイズを合わせると、他方の電極とはサイズが異なっても、中間導体の両側の容量を同等することができる。この場合、完全に同等に合わせる事は実質困難なので、位置合わせや寸法交差を考慮して、中間導体の方が、面積が小さい側の電極より若干大きい事が望ましい。これは、中間導体の方が小さいと、電圧が分担されない部分が生じ、剥離により部分放電する場合があるためである。本実施形態のパワーモジュールでは、導体板３２０及び３１５の面積よりわずかに面積が大きい中間導体９１０及び９１１を有する。
なお、直流側の中間導体９１０は、後述する理由で、導体板３１５のサイズに制約されず、導体板より大きくしても、小さくしても良い。また、省略する事もできる。
図１２は、中間導体を有する絶縁層の作製する手順を示す図である。ただし、図１２で示すのは一例であり、作製の手順は以下の方法でなくてもよい。（１）絶縁シートを用意する。（２）中間導体形成部に孔径（メッシュを構成する孔の対角線の長さ）１０μｍのメッシュ状の連通孔のパターンを有する導体パターンを形成したマスキングを通してアルミ蒸着で厚さ０．１μｍのアルミ皮膜導体パターンを絶縁シートに形成する。蒸着で形成したアルミ皮膜が内部になるように、パターン形成していない絶縁シートをプレスする。ここでは、アルミ皮膜の例を示したが、導電性材料であれば特に限定されない。また、蒸着の例を示したが、マスキングして形成できる形成方法であれば良く、転写、蒸着、印刷、メッキ等の等の方法でもよい。（３）金型で打ち抜く位置を設定する。（４）金型で中間導体を内部に有する絶縁シートを打ち抜く。このように作製する事で、薄い中間導体を形成する事ができる。薄い中間導体層を有する絶縁シートとする事で、絶縁シートを圧着する時に中間導体の段差による圧着圧力の不均一が生じるのを低減し、均一な圧着面を形成できる効果がある。
以上のように、本実施形態に係るパワーモジュールは、中間導体がメッシュ状の連通孔のパターンを有する点に特徴を有する。この特徴部分について、以下に詳細に説明をする。
パワーモジュールは、樹脂製の絶縁部材と、導体板及び放熱板とが圧着されることにより、形成される。樹脂性の絶縁部材と導体板及び放熱板との接着は導体板及び放熱板表面の凹凸に絶縁部材に使用する絶縁部材が圧着時の熱と圧力により流動し、硬化することにより形成される。この際、絶縁部材の形成に使用する樹脂の量が多い方が導体板及び放熱板表面の凸凹への追従性が良く、接着性が良い。例えば、絶縁部材に樹脂シートを使用する場合、樹脂シートの膜厚が厚いほど接着性は良好となる。このことは、樹脂にフィラーを含有させた樹脂シートを用いてモジュールを形成する場合に顕著となる。すなわち、フィラーを含有する分樹脂シートに含まれる樹脂量が少なくなること及び、フィラーが含まれることによる粘度増加により圧着時の流動性が低くなる。よって、より膜厚の厚いシートを使用することにより流動する樹脂量を多くすることが有効である。
しかしながら、絶縁部材内に中間導体を備え、絶縁層にかかる電圧を分担させる場合、連通領域を有さない中間導体（例えば金属箔等）を使用した場合、絶縁部材に使用する樹脂材料または樹脂／フィラー複合材料が中間導体により流動を妨げられてしまう。例えば、絶部材内の中心に中間導体層を一層設けた場合、絶縁部材における樹脂または樹脂／フィラーの流動性は１／２の膜厚を有する絶縁部材の樹脂または樹脂／フィラーの流動性と同程度に低下してしまう。そのため、絶縁部材と導体板及び放熱板との接着性が低下し、熱抵抗が大きくなる。
これに対し、本実施形態のように、連通領域を有する中間導体を使用した場合、樹脂または樹脂／フィラーは連通領域を介して流動することが可能となり、連通領域がない中間導体に比べ絶縁部材と導体板及び放熱板との接着性が向上し、熱抵抗が小さくなる。
また、フィラー含有樹脂シートと連通領域のない中間導体を用いた場合、樹脂及びフィラーが中間導体を連通することができない。このため、フィラーは中間導体である金属表面に接触し、樹脂により金属表面に接着する。樹脂シートの熱伝導率を高くするためにはフィラーが樹脂シート内で連続構造を形成していることが有効であり、このフィラーの連側構造が中間導体により妨げられてしまうと樹脂シートの熱伝導率が低くなる原因ともなる。
これに対し、本実施形態では、中間導体が連通領域を有するため、フィラーの連続構造が遮断されることなく形成される。これにより、連通領域がない中間導体を用いた場合に比べて、樹脂シートの熱伝導率を小さくすることができる。
また、樹脂に規則構造を有する液晶性樹脂等を用いた場合、一般に規則構造はフィラー表面で形成され易く、フィラー間に形成されている、もしくは、形成されるよう設計されており、金属箔表面では規則構造を形成しにくい場合や、規則構造が形成されても規則構造の方向が異なる場合がる。このような場合、金属箔表面において樹脂の規則構造が乱れ、フィラー間の樹脂よりも金属箔表面の樹脂の熱伝導率が低下してしまう。
これに対し、本実施形態では連通領域を有する中間導体を用いているため、フィラー及び樹脂が連通領域を介して連続構造を有するため金属箔表面での規則構造乱れを抑制でき、樹脂の熱伝導の低下を少なくすることができる。マトリックスである樹脂の僅かな熱伝導率の差はコンポジットであるフィラー含有樹脂シートの熱伝導率に大きく影響を与える。また、フィラーが高充填されている複合材の場合、マトリックスである樹脂の熱伝導率の変化は複合材の熱伝導率に大きく影響する。よって、規則構造を有する樹脂とフィラーから成る樹脂シートを用いた場合、連通孔有する中間導体を用いることは中間導体による樹脂シートの熱伝導率の低下を少なくすることに有効である。
連通領域を形成するために形成される中間導体の連通孔の形状は特に問わない。例として、図１２の（ａ）や（ｂ）を示しているが、中間導体の平面図から見た連通孔の形状が円形、四角形、楕円形、長方形、メッシュ状、等でも構わない。また、形状の異なる連通孔が含まれていてもかまわない。これらの連通孔を複数有し、中間導体内に均一に配置されていることが望ましい。また、熱伝導の低下が大きい箇所に集中的に連通孔を配置してもかまわない。
また、粒子、鱗片状、薄片、平板等の形状を有する導体を多数連結させることにより、導体の連続構造を有する層を形成し、この導体の連続構造を有する層に連通孔を設けることで中間導体とすることもできる。中間導体に形成された連通孔は孔路内を樹脂とフィラーが流動できる連結孔であればよく、中間導体内部で孔路が直進していてもよく、屈曲していてもよい。
連通孔の大きさは連通孔の孔径が３００μｍ以下なものが好ましい。ここで、孔径とは連通孔を形成する孔形状で、最も離れた箇所の長さをさす。連通孔の大きさは３００μｍ以上であると樹脂及びフィラーの流動性が向上し、熱抵抗を低下させることができるが、中間導体による電圧分担の効果が小さくあるいは、なくなってしまうため、部分放電がおこりやすくなる。よって、連通孔の孔径は３００μｍ以下であることが望ましいが、より望ましくは、１００μｍ以下である方が中間導体による電圧分担の効果がなくならず、好ましい。
中間導体が有する連通孔内を樹脂あるいは樹脂とフィラーが流動することにより、連通孔を有しない中間導体に比べ熱抵抗を低減できる。よって、連通孔の孔径は少なくとも、樹脂が流動できる孔径であればよく、望ましくは、樹脂及びフィラーが流動できる孔径を有していることが好ましい。連通孔の孔径が０．１μｍ以下であると樹脂の流動性が低下するため熱抵抗が大きくなる。また、連通孔の孔径がフィラー粒子径以下であると樹脂及びフィラーの流動性が低下するため熱抵抗が大きくなる。また、ここで、フィラーの粒子径とは樹脂シートには一定の粒度分布をもつ単数または複数のフィラー群が含まれるが一定の粒度分布をもつフィラー群のうち最も粒子径の小さいフィラー群の粒度分布（個数分布）における平均粒子径をさす。
中間導体を形成する材料は電気伝導体であれば良く、例えば銅やアルミニウム等を用いることができる。連結孔を有する中間導体の形成方法としては樹脂とフィラーから成る絶縁シート上に連通孔を有する金属の薄膜を転写、蒸着、印刷、メッキ等の方法により形成した後、絶縁シートを圧着させる方法、あるいは、フレーク状、鱗片状、薄片、平板等の形状を有する導体片、導体粉や導体粒子を樹脂シート上に連通孔が形成される様に噴霧、散布等することにより連通孔を有する導体層を形成した後、絶縁シートを圧着させる方法等がある。
図１３は、連通孔を有する中間導体を用いた場合における熱抵抗低下の効果と絶縁性能について説明するための実験結果を示すグラフである。連通孔を有する中間導体を用いた場合における熱抵抗低下の効果を確認するため、以下に示す試料を作成した。厚さ２ｍｍの１５０ｍｍ角のＡｌ板の上に１５０ｍｍ角のフィラーを含有する樹脂絶縁シートを置き、樹脂絶縁シートの上に孔径（メッシュを構成する孔の対角線の長さ）２μｍ〜５００μｍで連結孔間の間隔が５０μｍのメッシュ状の連通孔のパターンを有する導体パターンを形成したマスキングを通してアルミ蒸着で厚さ０．１μｍのアルミ皮膜導体パターンを絶縁シートに形成した。蒸着で形成したアルミ皮膜が内部になるように、パターン形成していない１５０ｍｍ角のフィラーを含有する樹脂絶縁シート、さらに、厚さ２ｍｍ，１００ｍｍ角のＡｌ板をのせた後、加熱、圧着して試料を形成し、熱抵抗及び部分放電開始電圧を測定した。
図１３の横軸は連通孔の孔径であり、縦軸は連通孔がない中間導体を用いた場合における試料の熱抵抗を１とした規格化熱抵抗及び規格化部分放電開始電圧である。図１３に示すように、連通孔がない中間導体に比べ、中間導体に連通孔を形成することにより熱抵抗を低下させることができる。熱抵抗は連通孔の孔径を大きくすることにより、２μｍ以下の孔径においても徐々に低下する。これに対し、部分放電開始電圧は連通孔の大きさを大きくすると、１００μｍ以上で大きな低下がみられはじめる。このことから、連通孔の孔径を制御すれば部分放電開始電圧を下げずに、熱抵抗を低減できることが解る。
同様に、樹脂絶縁シートの上に孔径（メッシュを構成する孔の直径）１０μｍの中間導体の平面図から見た連通孔の形状が円形の連通孔のパターンが連結孔間の間隔が３０μｍを有する導体パターンを形成したマスキングを通してアルミ蒸着で厚さ０．１μｍのアルミ皮膜導体パターンを絶縁シートに形成した。蒸着で形成したアルミ皮膜が内部になるように、パターン形成していない１５０ｍｍ角のフィラーを含有する樹脂絶縁シート、さらに、厚さ２ｍｍ，１００ｍｍ角のＡｌ板をのせた後、圧着して試料を形成し、熱抵抗及び部分放電開始電圧を測定した。この場合における規格化熱抵抗は０．８３であり、規格化部分放電開始電圧は１．０であった。このように、円形の連通孔を有する中間導体を用いても同様の効果を得ることができる。
図１４及び図１５を用いて、第２の実施形態に係るパワーモジュールについて説明する。実施例２のパワーモジュールは、実施例１のパワーモジュールの変形例を示す。図１４は平面図であり、図１５は、図１４のＣ−Ｄ断面で切断した断面図である。
本実施形態では、パワー半導体素子のエミッタ側の電極をワイヤで接続している。そして、下アーム側ＩＧＢＴ３３０のコレクタ側に接続される導体板３２０と、上アーム側ＩＧＢＴ３２８のエミッタ面とは、中間電極３９０を介して接続される。中間電極３９０は、導体板３２０及び３１５と同様に、絶縁層９００を介して放熱面３０７と対向するように、配置される。中間電極３９０と放熱面３０７の間には、中間導体９１２が配置される。中間導体９１２は、中間導体９１０及び９１１と同様に、絶縁層９００中に埋設される。
中間電極３９０は、導体板３２０と同様に、交流電圧が加わるため、中間導体９１２により電圧分担することができる。
図１６ないし図２０を用いて、第３の実施形態に係るパワーモジュールについて説明する。
図１６（ａ）は、本実施形態のパワーモジュールの斜視図であり、図１６（ｂ）は、図１６（ａ）におけるＥ−Ｆ断面で切断したときの断面図である。本実施形態のパワーモジュール３００は、ＣＡＮ型冷却器である冷却体３０４にパワー半導体素子を収納した両面冷却構造である。冷却体３０４は、放熱フィン３０５が形成される第一放熱面３０７Ａ及び第二放熱面３０７Ｂ、放熱面と枠体を接続する薄肉部３０４Ａ、フランジ部３０４Ｂを有する。有底筒型形状に形成される冷却体３０４の挿入口３０６からパワー半導体素子や導体板からなる回路体を挿入し、封止材３５１で封止してパワーモジュール３００を形成する。本実施形態のパワーモジュールは、パワー半導体素子が第一放熱面３０７Ａ及び第二放熱面３０７Ｂの両面から冷却されるため、放熱性に優れる。
図１７は、図１６（ａ）のＧ−Ｈ断面で切断したときの断面の模式図である。本実施形態のパワーモジュール３００は、パワー半導体素子の一方側に配置される絶縁層において中間導体９１０及び９１１を有する。そして、パワーモジュール３００は、パワー半導体素子の前記一方側とは反対側の他方側に配置される絶縁層において中間導体９１３及び９１４を有する。中間導体９１０は、交流電圧が加わる導体板３２０と放熱面３０７Ａの間に配置される。中間導体９１１は、直流電圧が加わる導体板３１５と放熱面３０７Ａの間に配置される。中間導体９１３は、交流電圧が加わる導体板３１８と放熱面３０７Ｂの間に配置される。中間導体９１４は、直流電圧が加わる導体板３１９と放熱面３０７Ｂの間に配置される。
そして、各中間導体は、容量回路Ｃ１ないしＣ８を形成する。容量Ｃ１は、導体板３１５と中間導体９１１の間の容量である。容量Ｃ２は、中間導体９１１と放熱面３０７Ａの間の容量である。容量Ｃ３は、導体板３１８と中間導体９１３の間の容量である。容量Ｃ４は、中間導体９１３と放熱面３０７Ｂの間の容量である。容量Ｃ５は、導体板３２０と中間導体９１０の間の容量である。容量Ｃ６は、中間導体９１０と放熱面３０７Ａの間の容量である。容量Ｃ７は、導体板３１９と中間導体９１４の間の容量である。容量Ｃ８は、中間導体９１４と放熱面３０７Ｂの間の容量である。ただし、直流電圧が加わる導体板３１５と放熱面３０７Ａの間の容量Ｃ１、Ｃ２及び導体板３１９と放熱面３０７Ｂの間のＣ８、Ｃ９は、直流電圧が変化したときのみ容量回路が形成される。
図１８は、本実施形態のパワーモジュールにおける中間導体の配置を説明するための展開図である。説明のため、一部の構成のみを図中に示している。
図１９は、容量Ｃ１ないしＣ８をパワーモジュールの回路図に示した図である。容量Ｃ１、Ｃ２、Ｃ８及びＣ７は直流電圧が加わる部分である。よって、当該部分の中間導体９１１及び９１４は、省略する事ができる。容量Ｃ３、Ｃ４、Ｃ５及びＣ６は交流電圧が加わる部分である。よって、当該部分の中間導体９１０及び９１３は、絶縁層に加わる電圧を分担することができる。
本実施形態のパワーモジュールは、冷却性に優れた両面冷却構造のパワーモジュールにおいて、絶縁層に中間導体構造を設けることで、絶縁層が薄肉化でき、より放熱性に優れた高耐圧のパワーモジュールを得る事ができる。
図２０（ａ）及び図２０（ｂ）を用いて、本実施形態のパワーモジュールにおけるインダクタンス低減について説明する。図２０（ａ）は、本実施形態のパワーモジュール３００の回路図である。図２０（ｂ）は、パワーモジュール３００の展開図である。
下アーム側のダイオード１６６が順方向バイアス状態で導通している状態とする。この状態で、上アーム側のＩＧＢＴ３２８がＯＮ状態になると、下アーム側のダイオード１６６が逆方向バイアスとなりキャリア移動に起因するリカバリ電流が上下アームを貫通する。このとき、各導体板３１５、３３１８、３２０及び３１９には、図２０（ｂ）に示されるリカバリ電流３６０が流れる。リカバリ電流３６０は、直流負極端子３１９Ｂと対向して配置された直流正極端子３１５Ｂを流れる。続いて、各導体板３１５、３１８、３２０、３１９により形成されるループ形状の経路を流れる。そして、直流負極端子３１９Ｂを流れる。
ループ形状経路を電流が流れることによって、冷却器３０４の第１放熱面３０７Ａ及び第２放熱面３０７Ｂに渦電流３６１が流れる。この渦電流３６１の電流経路に等価回路３６２が発生する磁界相殺効果によって、ループ形状経路における配線インダクタンス３６３が低減する。なお、リカバリ電流３６０の電流経路がループ形状に近いほど、インダクタンス低減作用が増大する。このように上アーム回路と下アーム回路を１セットでモジュール化した２ｉｎ１構造とする事で磁界相殺効果によってインダクタンスを低減することができる。これは、４ｉｎ１、６ｉｎ１と増やしても同じ効果を持たせることができる。
図２１を用いて、第４の実施形態に係るパワーモジュールについて説明する。
図２１は、本実施形態のパワーモジュールの断面図である。実施例３のパワーモジュールについての図１７に相当する。実施例３からの変更点は、中間導体の数を増やした点である。
中間導体９１０ａおよび９１０ｂは、交流電圧が加わる導体板３２０と放熱面３０７Ａの間に配置される。中間導体９１１ａ及び９１１ｂは、直流電圧が加わる導体板３１５と放熱面３０７Ａの間に配置される。中間導体９１３ａ及び９１３ｂは、交流電圧が加わる導体板３１８と放熱面３０７Ｂの間に配置される。中間導体９１４ａ及び９１４ｂは、直流電圧が加わる導体板３１９と放熱面３０７Ｂの間に配置される。
そして、各中間導体は、容量回路Ｃ１ないしＣ１２を形成する。容量Ｃ１は、導体板３１５と中間導体９１１ａの間の容量である。容量Ｃ２は、中間導体９１１ａと中間導体９１１ｂの間の容量である。容量Ｃ３は、中間導体９１１ｂと放熱面３０７Ａの間の容量である。容量Ｃ４は、導体板３１８と中間導体９１３ａの間の容量である。容量Ｃ５は、中間導体９１３ａと中間導体９１３ｂの間の容量である。容量Ｃ６は、中間導体９１３ｂと放熱面３０７Ｂの間の容量である。容量Ｃ７は、導体板３２０と中間導体９１０ａの間の容量である。容量Ｃ８は、中間導体９１０ａと中間導体９１０ｂの間の容量である。容量Ｃ９は、中間導体９１０ｂと放熱面３０７Ａの間の容量である。容量Ｃ１０は、導体板３１９と中間導体９１４ａの間の容量である。容量Ｃ１１は、中間導体９１４ａと中間導体９１４ｂの間の容量である。容量Ｃ１２は、中間導体９１４ｂと放熱面３０７Ｂの間の容量である。ただし、直流電圧が加わる導体板３１５と放熱面３０７Ａの間の容量Ｃ１、Ｃ２、Ｃ３及び導体板３１９と放熱面３０７Ｂの間のＣ１０、Ｃ１１、Ｃ１２は、直流電圧が変化したときのみ容量回路が形成される。
本実施例のパワーモジュールでは、絶縁層に加わる電圧を３つに分担することができるため、より絶縁層の総厚を薄くすることができる。
図２２ないし図２４を用いて、本発明のパワーモジュールを組み込んだ電力変換装置及び車両システムの構成例を説明する。図２２は、電力変換装置の回路図を示す。
電力変換装置２００は、インバータ回路部１４０、１４２と、補機用のインバータ回路部４３と、コンデンサモジュール５００と、を備えている。インバータ回路部１４０及び１４２は、パワーモジュール３００を複数備えており、それらを接続することにより３相ブリッジ回路を構成している。電流容量が大きい場合には、更にパワーモジュール３００を並列接続し、これら並列接続を３相インバータ回路の各相に対応して行うことにより、電流容量の増大に対応できる。また、パワーモジュール３００に内蔵しているパワー半導体素子を並列接続することでも電流容量の増大に対応できる。
インバータ回路部１４０とインバータ回路部１４２とは、基本的な回路構成は同じであり、制御方法や動作も基本的には同じである。ここでは代表してインバータ回路部１４０を例に説明する。インバータ回路部１４０は、３相ブリッジ回路を基本構成として備えている。具体的には、Ｕ相（符号Ｕ１で示す）やＶ相（符号Ｖ１で示す）やＷ相（符号Ｗ１で示す）として動作するそれぞれのアーム回路が、直流電力を送電する正極側および負極側の導体にそれぞれ並列に接続されている。なお、インバータ回路部１４２のＵ相、Ｖ相およびＷ相として動作するそれぞれのアーム回路を、インバータ回路部１４０の場合と同様に、符号Ｕ２、Ｖ２およびＷ２で示す。
各相のアーム回路は、上アーム回路と下アーム回路とが直列に接続した上下アーム直列回路で構成されている。各相の上アーム回路は正極側の導体にそれぞれ接続され、各相の下アーム回路は負極側の導体にそれぞれ接続されている。上アーム回路と下アーム回路の接続部には、それぞれ交流電力が発生する。各上下アーム直列回路の上アーム回路と下アーム回路の接続部は、各パワーモジュール３００の交流端子３２０Ｂに接続されている。各パワーモジュール３００の交流端子３２０Ｂはそれぞれ電力変換装置２００の交流出力端子に接続され、発生した交流電力はモータジェネレータ１９２あるいは１９４の固定子巻線に供給される。各相の各パワーモジュール３００は基本的に同じ構造であり、動作も基本的に同じであるので、代表してパワーモジュール３００のＵ相（Ｕ１）について説明する。
上アーム回路は、スイッチング用のパワー半導体素子として上アーム用ＩＧＢＴ３２８と上アーム用ダイオード１５６とを備えている。また、下アーム回路は、スイッチング用のパワー半導体素子として下アーム用ＩＧＢＴ３３０と下アーム用ダイオード１６６とを備えている。各上下アーム直列回路の直流正極端子３１５Ｂおよび直流負極端子３１９Ｂは、コンデンサモジュール５００のコンデンサ接続用直流端子にそれぞれ接続される。交流端子３２０Ｂから出力される交流電力は、モータジェネレータ１９２、１９４に供給される。
ＩＧＢＴ３２８、３３０は、ドライバ回路１７４を構成する２つのドライバ回路の一方あるいは他方から出力された駆動信号を受けてスイッチング動作し、バッテリー１３６から供給された直流電力を三相交流電力に変換する。変換された電力は、モータジェネレータ１９２の固定子巻線に供給される。なお、Ｖ相およびＷ相については、Ｕ相と略同じ回路構成となるので、符号３２８、３３０、１５６、１６６の表示を省略している。インバータ回路部１４２のパワーモジュール３００は、インバータ回路部１４０の場合と同様の構成であり、また、補機用のインバータ回路部４３はインバータ回路部１４２と同様の構成を有しており、ここでは説明を省略する。
スイッチング用のパワー半導体素子について、上アーム用ＩＧＢＴ３２８および下アーム用ＩＧＢＴ３３０を用いて説明する。上アーム用ＩＧＢＴ３２８や下アーム用ＩＧＢＴ３３０は、コレクタ電極、エミッタ電極（信号用エミッタ電極端子）、ゲート電極（ゲート電極端子）を備えている。上アーム用ＩＧＢＴ３２８や下アーム用ＩＧＢＴ３３０のコレクタ電極とエミッタ電極との間には、上アーム用ダイオード１５６や下アーム用ダイオード１６６が図示のように電気的に接続されている。
上アーム用ダイオード１５６や下アーム用ダイオード１６６は、カソード電極およびアノード電極の２つの電極を備えている。上アーム用ＩＧＢＴ３２８や下アーム用ＩＧＢＴ３３０のエミッタ電極からコレクタ電極に向かう方向が順方向となるように、ダイオード１５６、１６６のカソード電極がＩＧＢＴ３２８、３３０のコレクタ電極に、アノード電極がＩＧＢＴ３２８、３３０のエミッタ電極にそれぞれ電気的に接続されている。なお、パワー半導体素子としてはＭＯＳＦＥＴ（金属酸化物半導体型電界効果トランジスタ）を用いても良く、この場合は上アーム用ダイオード１５６、下アーム用ダイオード１６６は不要となる。
上下アーム直列回路に設けられた温度センサ（不図示）からは、上下アーム直列回路の温度情報がマイコンに入力される。また、マイコンには上下アーム直列回路の直流正極側の電圧情報が入力される。マイコンは、それらの情報に基づいて過温度検知および過電圧検知を行い、過温度或いは過電圧が検知された場合には全ての上アーム用ＩＧＢＴ３２８、下アーム用ＩＧＢＴ３３０のスイッチング動作を停止させ、上下アーム直列回路を過温度或いは過電圧から保護する。
図２３は電力変換装置２００の外観を示す斜視図である。本実施の形態に係る電力変化装置２００の外観は、上面あるいは底面が略長方形の筐体１２と、筐体１２の短辺側の外周の一つに設けられた上部ケース１０と、筐体１２の下部開口を塞ぐための下部ケース１６とを固定して形成されたものである。筐体１２の底面図あるいは上面図の形状を略長方形としたことで、車両への取付けが容易となり、また生産しやすい。
図２４は、電力変換装置を搭載したハイブリッド自動車の制御ブロック図を示す。ハイブリッド自動車（ＨＥＶ）１１０は２つの車両駆動用システムを備えている。１つはエンジン１２０を動力源としたエンジン駆動システムで、もう１つはモータジェネレータ１９２、１９４を動力源とする回転電機駆動システムである。本発明の電力変換装置２００は、バッテリー１３６、モータジェネレータ１９２、１９４、補機用モータ１９５間で、直流、交流の電力変換を行い車両の走行状態に応じて、モータへの駆動電力の供給や、モータからの電力回生を最適に制御し燃費の向上に貢献している。
１０ 上部ケース
１２ 筺体
１６ 下部ケース
１８ 交流ターミナル
２２ 駆動回路基板
４３ インバータ回路
１１０ ハイブリッド自動車
１１２ 前輪
１１４ 前輪車軸
１１６ デファレンシャルギア
１１８ 変速機
１２０ エンジン
１２２ 動力配分機構
１３６ バッテリ
１３８ 直流コネクタ
１４０ インバータ回路
１４２ インバータ回路
１５６ ダイオード
１６６ ダイオード
１７２ 制御回路
１７４ ドライバ回路
１８０ 電流センサ
１９２ モータジェネレータ
１９４ モータジェネレータ
１９５ モータ
２００ 電力変換装置
２３０ 入力積層配線板
３００ パワーモジュール
３０４ 冷却体
３０４Ａ 冷却体の薄肉部
３０４Ｂ フランジ
３０５ 放熱フィン
３０６ 挿入口
３０７ 放熱面
３０７Ａ 第一放熱面
３０７Ｂ 第二放熱面
３１５ 直流正極導体板
３１５Ｂ 直流正極端子
３１９ 直流負極導体板
３１９Ｂ 直流負極端子
３１８ 導体板
３２０Ｂ 交流端子
３２８ ＩＧＢＴ
３３０ ＩＧＢＴ
３３３ 絶縁シート
３４８ 第一封止材
３５０ 冷却体の厚肉部
３５１ 第二封止材
３７０ 接続部
５００ コンデンサモジュール
８００ 電極
８０１ 中間導体
８０２ 電極
８０３ 電極
８０４ 電極
８１０ 絶縁層
８１１ 絶縁層
８５０ 空気層
８５１ 絶縁層
９００ 絶縁層
９１０ 交流側中間導体
９１１ 直流側中間導体
９１２ 交流側中間導体
９１３ 交流側中間導体
９１４ 直流側中間導体
１０００ カーブトレーサ
１００１ 発信器
１００２ 直流電源
１１００ 導体
１１０１ 連通領域（連通孔）

Claims (7)

  1. スイッチング素子が接続される導体板と、
    前記導体板と対向して配置される放熱板と、
    前記導体板と前記放熱板との間に配置される絶縁部材と、
    前記導体板及び前記放熱板とは電気的に絶縁された状態で前記絶縁部材中に配置される導電性の中間導体と、を備え、
    前記中間導体は、前記中間導体に対して前記導体板側に配置される前記絶縁部材と前記中間導体に対して前記放熱板側に配置される前記絶縁部材との間で連通する連通領域を有し、
    前記連通領域は、１００μｍ以下の径に形成されるパワーモジュール。
  2. 請求項１に記載のパワーモジュールであって、
    前記絶縁部材は、規則構造を有する樹脂により形成されるパワーモジュール。
  3. 請求項１又は２のいずれかに記載のパワーモジュールであって、
    前記絶縁部材は、フィラーを含有する樹脂により形成されるパワーモジュール。
  4. 請求項３に記載のパワーモジュールであって、
    前記連通領域は、前記フィラーの粒径よりも大きく形成されるパワーモジュール。
  5. 請求項１乃至４のいずれかに記載のパワーモジュールであって、
    前記中間導体は、複数の前記連通領域が形成される格子状の導体であるパワーモジュール。
  6. 請求項１乃至５のいずれかに記載のパワーモジュールであって、
    前記導体板は、交流電流を伝達するパワーモジュール。
  7. 請求項１乃至６のいずれかに記載のパワーモジュールであって、
    前記中間導体は、前記導体板と前記放熱板との配列方向に垂直な方向における当該中間導体の幅が同方向における前記導体板の幅よりも大きくなるように、形成されるパワーモジュール。
JP2015151455A 2015-07-31 2015-07-31 パワーモジュール Active JP6557540B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015151455A JP6557540B2 (ja) 2015-07-31 2015-07-31 パワーモジュール
CN201680044174.5A CN107851638B (zh) 2015-07-31 2016-07-11 功率模块
PCT/JP2016/070362 WO2017022414A1 (ja) 2015-07-31 2016-07-11 パワーモジュール
EP16832693.2A EP3331009B1 (en) 2015-07-31 2016-07-11 Power module
US15/747,365 US10186473B2 (en) 2015-07-31 2016-07-11 Power module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015151455A JP6557540B2 (ja) 2015-07-31 2015-07-31 パワーモジュール

Publications (2)

Publication Number Publication Date
JP2017034050A JP2017034050A (ja) 2017-02-09
JP6557540B2 true JP6557540B2 (ja) 2019-08-07

Family

ID=57943841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015151455A Active JP6557540B2 (ja) 2015-07-31 2015-07-31 パワーモジュール

Country Status (5)

Country Link
US (1) US10186473B2 (ja)
EP (1) EP3331009B1 (ja)
JP (1) JP6557540B2 (ja)
CN (1) CN107851638B (ja)
WO (1) WO2017022414A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6557540B2 (ja) * 2015-07-31 2019-08-07 日立オートモティブシステムズ株式会社 パワーモジュール
CN112335088A (zh) * 2018-06-19 2021-02-05 日本汽车能源株式会社 锂离子二次电池及其制造方法
JP6813728B2 (ja) * 2018-06-25 2021-01-13 無錫利普思半導体有限公司 パワー半導体モジュール用パッケージの製造方法およびパワー半導体モジュール用パッケージ
JP7105214B2 (ja) * 2019-07-24 2022-07-22 株式会社日立製作所 パワー半導体装置
DE102020133622A1 (de) * 2020-12-15 2022-06-15 Danfoss Power Electronics A/S Kühlkörperanordnung für einen Stromrichter
WO2023112224A1 (ja) * 2021-12-15 2023-06-22 日立Astemo株式会社 半導体装置および絶縁部材

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7220365B2 (en) * 2001-08-13 2007-05-22 New Qu Energy Ltd. Devices using a medium having a high heat transfer rate
JP4046120B2 (ja) * 2005-01-27 2008-02-13 三菱電機株式会社 絶縁シートの製造方法およびパワーモジュールの製造方法
US20090229864A1 (en) * 2005-09-15 2009-09-17 Mitsubishi Materials Corporation Insulating circuit board and insulating circuit board having cooling sink
JP2007081200A (ja) * 2005-09-15 2007-03-29 Mitsubishi Materials Corp 冷却シンク部付き絶縁回路基板
JP2009158919A (ja) * 2007-12-04 2009-07-16 Nissan Motor Co Ltd 半導体装置及びその製造方法
JP5825843B2 (ja) 2011-05-19 2015-12-02 株式会社日立製作所 半導体ユニット及び電力変換装置
CN104303297B (zh) * 2012-05-16 2017-05-17 松下知识产权经营株式会社 电力用半导体模块
JP6097557B2 (ja) * 2012-12-26 2017-03-15 日立オートモティブシステムズ株式会社 電力変換装置
JP2015005570A (ja) * 2013-06-19 2015-01-08 関西電力株式会社 半導体装置
JP6438225B2 (ja) * 2014-07-24 2018-12-12 株式会社ジェイデバイス 半導体パッケージ
JP6200871B2 (ja) * 2014-09-09 2017-09-20 日立オートモティブシステムズ株式会社 パワーモジュール及び電力変換装置
JP6557540B2 (ja) * 2015-07-31 2019-08-07 日立オートモティブシステムズ株式会社 パワーモジュール

Also Published As

Publication number Publication date
WO2017022414A1 (ja) 2017-02-09
US10186473B2 (en) 2019-01-22
EP3331009A4 (en) 2019-04-03
EP3331009B1 (en) 2021-09-29
EP3331009A1 (en) 2018-06-06
CN107851638A (zh) 2018-03-27
JP2017034050A (ja) 2017-02-09
CN107851638B (zh) 2020-07-31
US20180218963A1 (en) 2018-08-02

Similar Documents

Publication Publication Date Title
JP6200871B2 (ja) パワーモジュール及び電力変換装置
JP6557540B2 (ja) パワーモジュール
CN101960706B (zh) 半导体装置及使用半导体装置的电力变换装置
US9301434B2 (en) Power conversion apparatus
US9326425B2 (en) Power module
JP5244876B2 (ja) 電力変換装置および電動車両
US8659920B2 (en) Switching device provided with a flowing restriction element
US8705257B2 (en) Switching module including a snubber circuit connected in parallel to a series-connected unit of flowing restriction elements
JP5591211B2 (ja) 電力変換装置
CN106953504B (zh) 电子的线路单元
US8604608B2 (en) Semiconductor module
JP2006196678A (ja) コンデンサ装置
CN212113470U (zh) 一种采用外置母排的金属外壳薄膜电容器
CN210092811U (zh) 叠层母排和电气产品
CN221127134U (zh) 半桥功率单元、全桥功率单元、电子设备及车辆
CN110071098A (zh) 一种功率模组电容布局的方法
EP4345897A1 (en) Switching module and inverter
CN106416037A (zh) 用于接触电部件的装置和方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170119

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190712

R150 Certificate of patent or registration of utility model

Ref document number: 6557540

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250