JP6813728B2 - パワー半導体モジュール用パッケージの製造方法およびパワー半導体モジュール用パッケージ - Google Patents
パワー半導体モジュール用パッケージの製造方法およびパワー半導体モジュール用パッケージ Download PDFInfo
- Publication number
- JP6813728B2 JP6813728B2 JP2018119867A JP2018119867A JP6813728B2 JP 6813728 B2 JP6813728 B2 JP 6813728B2 JP 2018119867 A JP2018119867 A JP 2018119867A JP 2018119867 A JP2018119867 A JP 2018119867A JP 6813728 B2 JP6813728 B2 JP 6813728B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- power semiconductor
- package
- curable material
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 74
- 238000004519 manufacturing process Methods 0.000 title claims description 40
- 229910052751 metal Inorganic materials 0.000 claims description 124
- 239000002184 metal Substances 0.000 claims description 124
- 239000011347 resin Substances 0.000 claims description 79
- 229920005989 resin Polymers 0.000 claims description 79
- 239000000463 material Substances 0.000 claims description 74
- 238000000034 method Methods 0.000 claims description 29
- 230000009477 glass transition Effects 0.000 claims description 8
- 239000003822 epoxy resin Substances 0.000 claims description 5
- 229920000647 polyepoxide Polymers 0.000 claims description 5
- 238000000227 grinding Methods 0.000 claims description 4
- 239000005011 phenolic resin Substances 0.000 claims description 3
- 229920000106 Liquid crystal polymer Polymers 0.000 claims description 2
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 claims description 2
- 239000004962 Polyamide-imide Substances 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 239000007788 liquid Substances 0.000 claims description 2
- 229920002312 polyamide-imide Polymers 0.000 claims description 2
- 229920001721 polyimide Polymers 0.000 claims description 2
- 239000009719 polyimide resin Substances 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000000758 substrate Substances 0.000 description 9
- 238000003486 chemical etching Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 239000010949 copper Substances 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000004080 punching Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000000110 cooling liquid Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
- H01L21/4882—Assembly of heatsink parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本発明は、パワーエレクトロニクス技術分野に関し、特にパワー半導体モジュール用パッケージの製造方法およびパワー半導体モジュール用パッケージに関する。
従来より電源およびパワーエレクトロニクスの技術分野では、Ｓｉ，ＳｉＣ，ＧａＮ等を用いたパワー半導体（たとえば、ＩＧＢＴ、ＭＯＳＦＥＴ等）が広く使用されており、大電流を扱う場合では、モジュールタイプのものがよく使用されている。
図４は、従来技術において広く使用されているモジュールタイプパワー半導体の構造の一例を示す図である。図に示すように、パワー半導体モジュール（以下、「パワーモジュール」とも称する）は、ケース１、ピンフィン構造を有するベースプレート２、半導体チップ３、ボンディングワイヤ４、ＤＢＣ（Ｄｉｒｅｃｔ Ｂｏｎｄｉｎｇ Ｃｏｐｐｅｒ）基板５、充填用シリコン材料６および半田７などから構成されている。
ここで、ＤＢＣ基板５は、たとえば、図５に示されるように、Ａｌ２Ｏ３などのような絶縁材料からなるセラミック層８の両面にＣｕのような金属層を直接接合させて作られる。下部銅層９は、パワーモジュールのベースプレート２と接続する面であり、上部銅層１０は、たとえばケミカルエッチング等により回路化され、必要に応じて隙間１１が形成されている。半導体チップ３で発生した熱は、主にＤＢＣ基板５を経由してベースプレート２からモジュールの外部に放出される。
なお、パワーモジュールにおいて、図４に示すようなピンフィン構造のベースプレート２は、自動車産業においてよく使用されるが、図６や図７に示されるような構造を有するベースプレートも多用されている。図６に示されるような構造は、一般産業において多用されるもので、底面がフラットな形状を有し、図７に示されるような構造は、電気自動車のモーター駆動用パワーモジュールのような高発熱性なものに使用され、底面がフラットであるが、内部には水または冷却用液体が流れる通路が設けられている。このように、ベースプレート２は、半導体チップ３の発熱量に応じて使い分けされている。
しかしながら、上記のようなパワーモジュールの構造では、ＤＢＣ基板とベースプレートとの間における金属のそれよりも熱伝導率が遥かに低い半田層で比較的高い熱抵抗が生じ、モジュールの放熱効果が低下される。また、ＤＢＣ基板の熱膨張係数とベースプレートの熱膨張係数との差異によっても、ＤＢＣ基板やベースプレートが変形されたり、接合される部品に熱疲労が生じてパワーモジュールの寿命が縮められたり、水冷構造を有する場合は、漏水の問題も生じたりする。
ＤＢＣ基板における上記問題点に対し、下記特許文献１に記載されている発明では、ＤＢＣ基板に替えて、熱伝導性絶縁樹脂層を採用しており、半田による熱抵抗の悪化を低減できるとともに、熱伝導性絶縁樹脂の材料組成をベースプレートの熱膨張係数に合わせるように最適化すれば接合部品が変形される問題などを解決できる。
ところが、特許文献１に記載された発明では、依然として、熱伝導性絶縁樹脂層上にパターニングされた上部金属層を介して半導体チップを搭載する必要があり、パワーモジュールの製造時において次のような問題点が生じる。
まず、上部金属層を化学的エッチング工程によりパターニングする場合、主に二つの検討事項が生じる。
一つ目の検討事項は、金属層が厚いほど配線抵抗が少なく、電流定格の大きい（たとえば、数十Ａ〜数千Ａ）モジュールでは、その厚さが重要であるが、電流定格によっては、０．３〜３ｍｍとなることがある。一方、電圧定格の高いパワーモジュールでは、その定格電圧に応じて、配線間の絶縁距離を取る必要がある。たとえば６００ＶのＩＧＢＴを３００Ｖで動作させる場合、配線間の絶縁距離として１ｍｍ〜２ｍｍの沿面距離を確保する必要があるが、片面から化学エッチングを行う場合、図８に示すように金属層１０の上部の開口部の幅と熱伝導性絶縁樹脂層１２の表面の幅とは当然異なる。たとえば、厚さ１ｍｍの上部金属層１０を使用する場合、１ｍｍの絶縁距離（隙間）を確保するためには、上部の開口部が１．８ｍｍとなることもあり、上部金属層１０の厚さとモジュールの定格電圧によっては、上部開口部の幅が５．４ｍｍに達することもある。これではパワーモジュール自身が大きくなり、半導体応用装置の小型化を目指したパワーモジュールの開発が出来ず、モジュール化の意味が無くなる。
一つ目の検討事項は、金属層が厚いほど配線抵抗が少なく、電流定格の大きい（たとえば、数十Ａ〜数千Ａ）モジュールでは、その厚さが重要であるが、電流定格によっては、０．３〜３ｍｍとなることがある。一方、電圧定格の高いパワーモジュールでは、その定格電圧に応じて、配線間の絶縁距離を取る必要がある。たとえば６００ＶのＩＧＢＴを３００Ｖで動作させる場合、配線間の絶縁距離として１ｍｍ〜２ｍｍの沿面距離を確保する必要があるが、片面から化学エッチングを行う場合、図８に示すように金属層１０の上部の開口部の幅と熱伝導性絶縁樹脂層１２の表面の幅とは当然異なる。たとえば、厚さ１ｍｍの上部金属層１０を使用する場合、１ｍｍの絶縁距離（隙間）を確保するためには、上部の開口部が１．８ｍｍとなることもあり、上部金属層１０の厚さとモジュールの定格電圧によっては、上部開口部の幅が５．４ｍｍに達することもある。これではパワーモジュール自身が大きくなり、半導体応用装置の小型化を目指したパワーモジュールの開発が出来ず、モジュール化の意味が無くなる。
二つ目の検討事項は、エッチングプロセスにおいて、エッチングしない領域をエッチング防止膜１３で保護する必要があり、ピンフィン付きのベースプレートの場合、そのピンフィンがあるために、既存のエッチング装置によりピンフィンの構造までエッチング防止膜１３を形成することが極めて困難となる。
次に、上記らの問題点に対し、上部金属層の厚さが厚い場合には、接着してからエッチングするのではなく、予めエッチング、打ち抜きまたは他の方法で形成された上部金属層を利用して、上部金属層と熱伝導性絶縁樹脂とベースプレートとを接着する方法が考えられる。特に打ち抜かれた上部金属層を利用する場合は、上部開口部の幅を、必要な沿面距離を確保した上で、片面エッチングにより小さく保つことができる。
しかしながら、図９に示すように、プレスして接着する際、上部金属層１０の回路の隙間には金属層がないため、押さえることができず、熱伝導性絶縁樹脂層１２の中に気泡１４が残り、熱伝導性絶縁樹脂の絶縁耐圧が減少し、パワーモジュールの信頼性が低下されてしまう。
本願発明は、上記のような事情に鑑みて成されたものであり、熱伝導性絶縁樹脂中の気泡をなくして絶縁耐圧の信頼性を向上させることができるパワー半導体モジュール用パッケージの製造方法およびパワー半導体モジュール用パッケージを提供することを目的とする。
（１）電気回路パターンと、前記電気回路パターンを囲むダミーパターンとが形成され、パターン間に隙間が備えられている金属層を提供するステップと、
熱伝導性絶縁樹脂で構成される樹脂層を介して、前記金属層と前記樹脂層とを、前記熱伝導性絶縁樹脂のガラス転移点よりも低い温度の下において金属ベースプレート上に仮止めするステップと、
前記パターン間の隙間に硬化性材料を注入して硬化させるステップと、
所定の温度まで温度を上昇させるとともに前記金属層の上方側から所定の圧力を加圧して、前記金属層および前記硬化された硬化性材料を介して前記加圧された圧力を前記樹脂層の全面に伝達させることにより、前記金属層と前記樹脂層、および前記樹脂層と前記金属ベースプレートとを固着させるステップと、
を含むパワー半導体モジュール用パッケージの製造方法。
熱伝導性絶縁樹脂で構成される樹脂層を介して、前記金属層と前記樹脂層とを、前記熱伝導性絶縁樹脂のガラス転移点よりも低い温度の下において金属ベースプレート上に仮止めするステップと、
前記パターン間の隙間に硬化性材料を注入して硬化させるステップと、
所定の温度まで温度を上昇させるとともに前記金属層の上方側から所定の圧力を加圧して、前記金属層および前記硬化された硬化性材料を介して前記加圧された圧力を前記樹脂層の全面に伝達させることにより、前記金属層と前記樹脂層、および前記樹脂層と前記金属ベースプレートとを固着させるステップと、
を含むパワー半導体モジュール用パッケージの製造方法。
（２）前記隙間は前記硬化性材料が注入される前の前記樹脂層を露出させる側の幅が前記硬化性材料が注入される側の幅より大きい切欠きの形状を有することを特徴とする、上記（１）に記載のパワー半導体モジュール用パッケージの製造方法。
（３）前記隙間の比較的大きい幅を有する部分の高さが比較的小さい幅を有する部分の高さより高いことを特徴とする、上記（２）に記載のパワー半導体モジュール用パッケージの製造方法。
（４）前記隙間に前記硬化性材料を、該硬化性材料が前記金属層上に流れ込まないように、前記金属層の高さよりわずかに高い高さまで注入し、
前記硬化性材料を硬化させた後、前記金属層より高い部分の硬化性材料を研削して除去するステップをさらに含む、
ことを特徴とする、上記（１）〜（３）のいずれか一つに記載のパワー半導体モジュール用パッケージの製造方法。
前記硬化性材料を硬化させた後、前記金属層より高い部分の硬化性材料を研削して除去するステップをさらに含む、
ことを特徴とする、上記（１）〜（３）のいずれか一つに記載のパワー半導体モジュール用パッケージの製造方法。
（５）前記硬化性材料はエポキシ樹脂、フェノール樹脂またはシリコン樹脂のいずれか一つまたはこれらの組合せであり、前記熱伝導性絶縁樹脂はエポキシ樹脂、ポリイミド樹脂、ポリアミドイミド樹脂または液晶ポリマーのいずれか一つまたはこれらの組合せであることを特徴とする、上記（１）〜（４）のいずれか一つに記載のパワー半導体モジュール用パッケージの製造方法。
（６）前記硬化性材料の硬化は、温度が１００度〜２００度、硬化時間が０．５ｈ〜２ｈの条件において行われ、
前記金属層と前記樹脂層、および前記樹脂層と前記金属ベースプレートとを固着させるステップにおいて、前記所定の温度は１５０度〜２００度、前記所定の圧力は２ＭＰａ〜１０ＭＰａ、固着させるための固着時間は１ｈ〜３ｈである、
ことを特徴とする上記（１）〜（５）のいずれか一つに記載のパワー半導体モジュール用パッケージの製造方法。
前記金属層と前記樹脂層、および前記樹脂層と前記金属ベースプレートとを固着させるステップにおいて、前記所定の温度は１５０度〜２００度、前記所定の圧力は２ＭＰａ〜１０ＭＰａ、固着させるための固着時間は１ｈ〜３ｈである、
ことを特徴とする上記（１）〜（５）のいずれか一つに記載のパワー半導体モジュール用パッケージの製造方法。
（７）前記金属ベースプレートはピンフィンの構造を有するまたは液体が流れる通路が設けられている、ことを特徴とする上記（１）〜（６）のいずれか一つに記載のパワー半導体モジュール用パッケージの製造方法。
（８）前記金属ベースプレートの前記熱伝導性絶縁樹脂層と接する面には前記隙間の位置に対向して前記隙間の前記硬化性材料が注入される前の前記樹脂層を露出させる側の幅と同等またはわずかに広めの溝が形成されており、該溝には硬化性材料が注入され硬化されている、ことを特徴とする上記（１）〜（７）のいずれか一つに記載のパワー半導体モジュール用パッケージの製造方法。
（９）電気回路パターンと、前記電気回路パターンを囲むダミーパターンとを有し、パターン間の隙間は硬化性材料により充填された金属層と、
上表面が前記金属層の底面に固着された熱伝導性絶縁樹脂層と、
前記熱伝導性絶縁樹脂層の下表面に固着された金属ベースプレートと、
を含み、
前記隙間は前記金属層の底面における幅がその上表面における幅より大きい切欠きの形状を有するパワー半導体モジュール用パッケージ。
上表面が前記金属層の底面に固着された熱伝導性絶縁樹脂層と、
前記熱伝導性絶縁樹脂層の下表面に固着された金属ベースプレートと、
を含み、
前記隙間は前記金属層の底面における幅がその上表面における幅より大きい切欠きの形状を有するパワー半導体モジュール用パッケージ。
（１０）前記金属ベースプレートの前記熱伝導性絶縁樹脂と接する面には前記隙間の位置に対向して前記隙間の前記金属層の底面における幅と同等またはわずかに広めの溝を有し、該溝には硬化性材料により充填されている、ことを特徴とする請求項９に記載のパワー半導体モジュール用パッケージ。
本発明に係るパワー半導体モジュール用パッケージの製造方法およびパワー半導体モジュール用パッケージによれば、金属層のパターン間の隙間の直下の熱伝導性絶縁樹脂中の気泡は製造工程時に排除され、ピンフィン付きのベースプレートを用いても金属層のパターン間の隙間を小さくすることができ、金属層の厚さが厚くても、隙間の狭い電気回路を形成でき、熱抵抗が小さく、変形が少なく、信頼性の高いパワーモジュールを実現できる。
以下、添付した図面を参照しながら、本発明のパワー半導体モジュール用パッケージの製造方法およびパワー半導体モジュール用パッケージの実施形態を詳細に説明する。
〔実施形態１〕
図１は、実施形態１に係るパワー半導体モジュール用パッケージの製造工程を説明するための図である。
図１は、実施形態１に係るパワー半導体モジュール用パッケージの製造工程を説明するための図である。
＜パッケージの構造＞
パワー半導体モジュール用パッケージ１００は、金属層１０１と、熱伝導性絶縁樹脂層１０２と、金属ベースプレート１０３と、硬化性材料１０４と、を含む。
パワー半導体モジュール用パッケージ１００は、金属層１０１と、熱伝導性絶縁樹脂層１０２と、金属ベースプレート１０３と、硬化性材料１０４と、を含む。
金属層１０１は、電気回路パターン１０１ａおよびダミーパターン１０１ｂを有する。電気回路パターン１０１ａは、パワー半導体モジュールの機能に応じて必要な電気回路に形成されたパターンであって、その上に半田付されるパワー半導体チップと電気的に接続される。なお、電気回路パターン１０１ａ上に直接またはボンディングワイヤを介してパワー半導体モジュールの外部からアクセスされる電極を構成する。一方、ダミーパターン１０１ｂは、電気回路パターン１０１ａを囲んで形成されたパターンであって、パワー半導体モジュールの機能には寄与しないが、硬化性材料１０４の注入のために使用される。パワー半導体モジュールの動作時、ダミーパターン１０１ｂには電圧が印加されないため、金属ベースプレート１０３からの絶縁距離を考慮する必要はない。図に示されるように、パターン間は隙間を有し、隙間に硬化性材料１０４を注入して硬化させることにより互いに絶縁されている。金属層１０１は、たとえば厚さが０．３ｍｍ〜３ｍｍの銅層であり、パターン間の隙間（すなわち、絶縁距離）は１ｍｍ〜２ｍｍである。
熱伝導性絶縁樹脂層１０２は、上表面が金属層１０１および硬化性材料１０４の底面に固着されており、たとえば、窒化ホウ素（ＢＮ）フィラーを含む熱伝導性絶縁樹脂材料で構成される薄膜を硬化させて形成される。なお、本発明はこれに限らず、熱伝導性絶縁樹脂層１０２は、たとえば、窒化アルミニウム、窒化珪素、窒化ケイ素などのフィラーの材料により構成されてもよい。熱伝導絶縁樹脂層は、温度が１５０度〜２００度、圧力が２ＭＰａ〜１０ＭＰａの条件において、１ｈ〜３ｈの時間で硬化される。
金属ベースプレート１０３は、モジュールが動作しているときに主に放熱に使用されるヒートシンクであり、上表面は熱伝導性絶縁樹脂層１０２と固着されており、底面は風冷しやすいピンフィン構造を有している。なお、本発明はこれに限らず、底面が平らな構造を有してもよく、水冷するための構造を有してもよい。金属ベースプレートは、たとえば、ピンフィン部分を除き厚さが２ｍｍ〜４ｍｍの銅ペースプレートである。
硬化性材料１０４は、たとえばエポキシ樹脂やフェノール樹脂の材料であり、温度が１００度〜２００度、硬化時間が０．５ｈ〜２ｈの条件において硬化される。
＜パッケージの製造方法＞
図１の（ａ）〜（ｃ）を参照しながら、実施形態１に係るパワー半導体モジュール用パッケージの製造工程を説明する。
図１の（ａ）〜（ｃ）を参照しながら、実施形態１に係るパワー半導体モジュール用パッケージの製造工程を説明する。
まず、ケミカルエッチング工程やプレス打ち抜き工程などにより電気回路パターンとダミーパターンとが形成された金属層を提供する。続いて、熱伝導性絶縁樹脂層を介して、金属層と熱伝導性樹脂層とを共に金属ベースプレート上に接着させ、熱伝導性絶縁樹脂のガラス転移点よりも低い温度の下において仮止めする。続いて、パターン間の隙間に硬化性材料を注入して硬化させる。硬化性材料を注入する際は、硬化性材料が金属層上に流れ込まないように、金属層の高さよりわずかに高い高さまで注入するほうが好ましい。こうすることで、隙間内部が完全に硬化性材料により充填される。なお、硬化性材料の硬化は、温度が１００度〜２００度、硬化時間が０．５ｈ〜２ｈの条件において行われる。また、熱伝導性絶縁樹脂を硬化させないように、硬化性材料のガラス転移点は熱伝導性絶縁樹脂のガラス転移点より低いものを選ぶ必要がある。図１の（ａ）には、このように硬化性材料が脱気・硬化された後のパワー半導体モジュール用パッケージの様子が示されている。
続いて、金属層より高い部分の硬化性材料を研削して除去する。図１の（ｂ）には、研削された後のパワー半導体モジュール用パッケージの様子が示されている。
続いて、図１の（ｃ）に示すように、温度を１５０度〜２００度まで上昇させるとともに、金属層の上方側から２ＭＰａ〜１０ＭＰａの圧力を１ｈ〜３ｈの時間を加圧して金属層と樹脂層、および樹脂層と金属ベースプレートとを固着させる。
以上のようなパワー半導体モジュール用パッケージの製造工程によれば、加圧過程においては、金属層および硬化された硬化性材料を介して金属層側に加圧された圧力が熱伝導性樹脂層の全面に伝達されるため、熱伝導性絶縁樹脂中の気泡がなくされ、パワーモジュールの絶縁耐圧の信頼性が向上される。
〔実施形態２〕
図２は、実施形態２に係るパワー半導体モジュール用パッケージの製造工程を説明するための図である。
図２は、実施形態２に係るパワー半導体モジュール用パッケージの製造工程を説明するための図である。
＜パッケージの構造＞
パワー半導体モジュール用パッケージ２００は、金属層２０１と、熱伝導性絶縁樹脂層２０２と、金属ベースプレート２０３と、硬化性材料２０４と、を含み、金属層２０１は、電気回路パターン２０１ａおよびダミーパターン２０１ｂを有する。実施形態２に係るパワー半導体モジュール用パッケージと、実施形態１に係るパワー半導体モジュール用パッケージとは、金属層２０１における隙間の形状が異なり、その他の構成部分は同様である。以下、金属層２０１における隙間の形状の異なる点についてのみ説明する。
パワー半導体モジュール用パッケージ２００は、金属層２０１と、熱伝導性絶縁樹脂層２０２と、金属ベースプレート２０３と、硬化性材料２０４と、を含み、金属層２０１は、電気回路パターン２０１ａおよびダミーパターン２０１ｂを有する。実施形態２に係るパワー半導体モジュール用パッケージと、実施形態１に係るパワー半導体モジュール用パッケージとは、金属層２０１における隙間の形状が異なり、その他の構成部分は同様である。以下、金属層２０１における隙間の形状の異なる点についてのみ説明する。
実施形態２において、隙間は切欠きの形状を有し、具体的には、正方形の形状を有し、熱伝導性絶縁樹脂層２０２側の隙間の幅が金属層２０１の上面側の隙間の幅よりも大きい。また、隙間の比較的大きい幅を有する部分の高さが比較的小さい幅を有する部分の高さより高く設けられている。なお、実施形態２はこれに限らず、切欠きの形状は、金属層２０１に加えられる機械的力を硬化した材料に伝えることができるのであれば、他の形状であってもよい。
＜パッケージの製造方法＞
図２の（ａ）〜（ｃ）を参照しながら、実施形態２に係るパワー半導体モジュール用パッケージの製造工程を説明する。
図２の（ａ）〜（ｃ）を参照しながら、実施形態２に係るパワー半導体モジュール用パッケージの製造工程を説明する。
まず、ケミカルエッチング工程やプレス打ち抜き工程などにより電気回路パターンとダミーパターンとが形成された金属層を提供する。続いて、熱伝導性絶縁樹脂層を介して、金属層と熱伝導性樹脂層とを共に金属ベースプレート上に接着させ、熱伝導性絶縁樹脂のガラス転移点よりも低い温度の下において仮止めする。図２の（ａ）には、仮止めた後のパワー半導体モジュール用パッケージの様子が示されている。
続いて、パターン間の隙間に硬化性材料を注入して硬化させる。この際、実施形態１の場合では、金属層の高さよりわずかに高い高さまで硬化性材料を注入したが、実施形態２では切欠きの高さより高い高さまで硬化性材料を注入すればよい。。なお、硬化性材料の硬化は、温度が１００度〜２００度、硬化時間が０．５ｈ〜２ｈの条件において行われる。また、熱伝導性絶縁樹脂を硬化させないように、硬化性材料のガラス転移点は熱伝導性絶縁樹脂のガラス転移点より低いものを選ぶ必要がある。図２の（ｂ）には、このように硬化性材料が脱気・硬化された後のパワー半導体モジュール用パッケージの様子が示されている。
続いて、図２の（ｃ）に示すように、温度を１５０度〜２００度まで上昇させるとともに、金属層の上方側から２ＭＰａ〜１０ＭＰａの圧力を１ｈ〜３ｈの時間を加圧して金属層と樹脂層、および樹脂層と金属ベースプレートとを固着させる。
以上のような実施形態２のパワー半導体モジュール用パッケージの製造工程によれば、加圧過程においては、金属層および金属層の切欠きを介して金属層側に加圧された圧力が硬化された硬化性材料に伝達され、さらに熱伝導性樹脂層の全面に伝達されるため、熱伝導性絶縁樹脂中の気泡がなくされ、パワーモジュールの絶縁耐圧の信頼性が向上される。
また、実施形態２のパワー半導体モジュール用パッケージの製造工程は実施形態１のパワー半導体モジュール用パッケージの製造工程に比べて、金属層より高い部分の硬化性材料を研削して除去するステップがないため、製造工程がよりシンプルである。
〔実施形態３〕
図３は、実施形態３に係るパワー半導体モジュール用パッケージの製造工程を説明するための図である。
図３は、実施形態３に係るパワー半導体モジュール用パッケージの製造工程を説明するための図である。
＜パッケージの構造＞
実施形態３に係るパワー半導体モジュール用パッケージは、実施形態１および実施形態２係るパワー半導体モジュール用パッケージに比べて、金属ベースプレート３０３の構造が異なり、金属層３０１のパターン間の隙間に硬化性材料を注入して硬化させる必要性がなくてもよい点で異なる。なお、実施形態３はこれに限らず、実施形態１および実施形態２係るパワー半導体モジュール用パッケージと同様に金属層３０１のパターン間の隙間に硬化性材料注入して硬化させてもよいことは言うまでもない。以下では、金属層３０１のパターン間の隙間に硬化性材料が注入されて硬化されていないケースについてのみ説明する。
実施形態３に係るパワー半導体モジュール用パッケージは、実施形態１および実施形態２係るパワー半導体モジュール用パッケージに比べて、金属ベースプレート３０３の構造が異なり、金属層３０１のパターン間の隙間に硬化性材料を注入して硬化させる必要性がなくてもよい点で異なる。なお、実施形態３はこれに限らず、実施形態１および実施形態２係るパワー半導体モジュール用パッケージと同様に金属層３０１のパターン間の隙間に硬化性材料注入して硬化させてもよいことは言うまでもない。以下では、金属層３０１のパターン間の隙間に硬化性材料が注入されて硬化されていないケースについてのみ説明する。
金属ベースプレート３０３の熱伝導性絶縁樹脂層と接する面には、金属層３０１のパターン間の隙間の位置に対向して該隙間の熱伝導性絶縁樹脂層側の幅と同等またはわずかに広めの溝が形成されており、該溝には硬化性材料３０４が注入され硬化されている。なお、硬化性材料３０４およびその注入・硬化の条件は実施形態１における硬化性材料１０４と同様の材料、条件であってよい。
＜パッケージの製造方法＞
図３の（ａ）〜（ｃ）を参照しながら、実施形態３に係るパワー半導体モジュール用パッケージの製造工程を説明する。
図３の（ａ）〜（ｃ）を参照しながら、実施形態３に係るパワー半導体モジュール用パッケージの製造工程を説明する。
まず、ケミカルエッチング工程やプレス打ち抜き工程などにより電気回路パターンとダミーパターンとが形成された金属層を提供する。続いて、ケミカルエッチング工程やプレス打ち抜き工程などにより金属層３０１のパターン間の隙間の位置に対向して該隙間の熱伝導性絶縁樹脂層側の幅と同等またはわずかに広めの溝が形成された金属ベースプレートを提供する。図３の（ａ）には、溝が形成された後の金属ベースプレートの様子が示されている。
続いて、金属ベースプレートの溝に硬化性材料を注入して硬化させる。硬化性材料の注入および硬化の条件は、実施形態１における金属層のパターン間の隙間に硬化性材料を注入し硬化させる場合と同じであってよい。すなわち、硬化性材料が金属ベースプレート上に流れ込まないように、金属ベースプレートの高さよりわずかに高い高さまで注入するほうが好ましい。続いて、金属ベースプレートより高い部分の硬化性材料を研削して除去する。図３の（ｂ）には、研削された後の金属ベースプレートの様子が示されている。
続いて、図３の（ｃ）に示すように、温度を１５０度〜２００度まで上昇させるとともに、金属層の上方側から２ＭＰａ〜１０ＭＰａの圧力を１ｈ〜３ｈの時間を加圧して金属層と樹脂層、および樹脂層と金属ベースプレートとを固着させる。この際、実施形態１および実施形態２の場合と異なって、金属層３０１のパターン間の隙間に硬化性材料が充填されていないため、熱伝導性絶縁樹脂層には気泡が残存される場合があるが、気泡の直下の金属ベースプレートの溝に充填された硬化性材料によってパワーモジュールの絶縁耐圧の信頼性が向上される。
以上、本発明の好適な実施形態を説明したが、これらは本発明の説明のための例示であり、本発明の範囲をこれらの実施形態にのみ限定する趣旨ではない。本発明は、その要旨を逸脱しない範囲で、上記実施形態とは異なる種々の態様で実施することができる。
１ ケース、
２ ベースプレート、
３ 半導体チップ、
４ ボンディングワイヤ、
５ ＤＢＣ基板、
６ シリコン材料、
７ 半田、
８ セラミック層、
９ 下部金属層、
１０ 上部金属層、
１１ 隙間、
１２ 熱伝導性絶縁樹脂層、
１３ エッチング防止膜、
１４ 気泡、
１００、２００、３００ パワー半導体モジュール用パッケージ、
１０１、２０１、３０１ 金属層、
１０２、２０２、３０２ 熱伝導性樹脂層、
１０３、２０３、３０３ 金属ベースプレート、
１０４、２０４、３０４ 硬化性材料。
２ ベースプレート、
３ 半導体チップ、
４ ボンディングワイヤ、
５ ＤＢＣ基板、
６ シリコン材料、
７ 半田、
８ セラミック層、
９ 下部金属層、
１０ 上部金属層、
１１ 隙間、
１２ 熱伝導性絶縁樹脂層、
１３ エッチング防止膜、
１４ 気泡、
１００、２００、３００ パワー半導体モジュール用パッケージ、
１０１、２０１、３０１ 金属層、
１０２、２０２、３０２ 熱伝導性樹脂層、
１０３、２０３、３０３ 金属ベースプレート、
１０４、２０４、３０４ 硬化性材料。
Claims (10)
- 電気回路パターンと、前記電気回路パターンを囲むダミーパターンとが形成され、パターン間に隙間が備えられている金属層を提供するステップと、
熱伝導性絶縁樹脂で構成される樹脂層を介して、前記金属層と前記樹脂層とを、前記熱伝導性絶縁樹脂のガラス転移点よりも低い温度の下において金属ベースプレート上に仮止めするステップと、
前記パターン間の隙間に硬化性材料を注入して硬化させるステップと、
所定の温度まで温度を上昇させるとともに前記金属層の上方側から所定の圧力を加圧して、前記金属層および前記硬化された硬化性材料を介して前記加圧された圧力を前記樹脂層の全面に伝達させることにより、前記金属層と前記樹脂層、および前記樹脂層と前記金属ベースプレートとを固着させるステップと、
を含むパワー半導体モジュール用パッケージの製造方法。 - 前記隙間は前記硬化性材料が注入される前の前記樹脂層を露出させる側の幅が前記硬化性材料が注入される側の幅より大きい切欠きの形状を有することを特徴とする、請求項１に記載のパワー半導体モジュール用パッケージの製造方法。
- 前記隙間の比較的大きい幅を有する部分の高さが比較的小さい幅を有する部分の高さより高いことを特徴とする、請求項２に記載のパワー半導体モジュール用パッケージの製造方法。
- 前記隙間に前記硬化性材料を、該硬化性材料が前記金属層上に流れ込まないように、前記金属層の高さよりわずかに高い高さまで注入し、
前記硬化性材料を硬化させた後、前記金属層より高い部分の硬化性材料を研削して除去するステップをさらに含む、
ことを特徴とする、請求項１〜３のいずれか一項に記載のパワー半導体モジュール用パッケージの製造方法。 - 前記硬化性材料はエポキシ樹脂、フェノール樹脂またはシリコン樹脂のいずれか一つまたはこれらの組合せであり、前記熱伝導性絶縁樹脂はエポキシ樹脂、ポリイミド樹脂、ポリアミドイミド樹脂または液晶ポリマーのいずれか一つまたはこれらの組合せであることを特徴とする、請求項１〜４のいずれか一項に記載のパワー半導体モジュール用パッケージの製造方法。
- 前記硬化性材料の硬化は、温度が１００度〜２００度、硬化時間が０．５ｈ〜２ｈの条件において行われ、
前記金属層と前記樹脂層、および前記樹脂層と前記金属ベースプレートとを固着させるステップにおいて、前記所定の温度は１５０度〜２００度、前記所定の圧力は２ＭＰａ〜１０ＭＰａ、固着させるための固着時間は１ｈ〜３ｈである、
ことを特徴とする請求項１〜５のいずれか一項に記載のパワー半導体モジュール用パッケージの製造方法。 - 前記金属ベースプレートはピンフィンの構造を有するまたは液体が流れる通路が設けられている、ことを特徴とする請求項１〜６のいずれか一項に記載のパワー半導体モジュール用パッケージの製造方法。
- 前記金属ベースプレートの前記樹脂層と接する面には前記隙間の位置に対向して前記隙間の前記硬化性材料が注入される前の前記樹脂層を露出させる側の幅と同等またはわずかに広めの溝が形成されており、該溝には硬化性材料が注入され硬化されている、ことを特徴とする請求項１〜７のいずれか一項に記載のパワー半導体モジュール用パッケージの製造方法。
- 電気回路パターンと、前記電気回路パターンを囲むダミーパターンとを有し、パターン間の隙間は硬化性材料により充填された金属層と、
上表面が前記金属層の底面に固着された熱伝導性絶縁樹脂層と、
前記熱伝導性絶縁樹脂層の下表面に固着された金属ベースプレートと、
を含み、
前記隙間は前記金属層の底面における幅がその上表面における幅より大きい切欠きの形状を有するパワー半導体モジュール用パッケージ。 - 前記金属ベースプレートの前記熱伝導性絶縁樹脂層と接する面には前記隙間の位置に対向して前記隙間の前記金属層の底面における幅と同等またはわずかに広めの溝を有し、該溝には硬化性材料により充填されている、ことを特徴とする請求項９に記載のパワー半導体モジュール用パッケージ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018119867A JP6813728B2 (ja) | 2018-06-25 | 2018-06-25 | パワー半導体モジュール用パッケージの製造方法およびパワー半導体モジュール用パッケージ |
| CN201910553364.5A CN110634751B (zh) | 2018-06-25 | 2019-06-25 | 一种功率半导体模块的封装方法及封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018119867A JP6813728B2 (ja) | 2018-06-25 | 2018-06-25 | パワー半導体モジュール用パッケージの製造方法およびパワー半導体モジュール用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020004765A JP2020004765A (ja) | 2020-01-09 |
| JP6813728B2 true JP6813728B2 (ja) | 2021-01-13 |
Family
ID=68968146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018119867A Active JP6813728B2 (ja) | 2018-06-25 | 2018-06-25 | パワー半導体モジュール用パッケージの製造方法およびパワー半導体モジュール用パッケージ |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6813728B2 (ja) |
| CN (1) | CN110634751B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7471458B2 (ja) * | 2020-12-16 | 2024-04-19 | 三菱電機株式会社 | 半導体装置、電力変換装置、および移動体 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001203313A (ja) * | 1999-11-09 | 2001-07-27 | Matsushita Electric Ind Co Ltd | 熱伝導基板およびその製造方法 |
| US6570099B1 (en) * | 1999-11-09 | 2003-05-27 | Matsushita Electric Industrial Co., Ltd. | Thermal conductive substrate and the method for manufacturing the same |
| JP4498542B2 (ja) * | 2000-05-25 | 2010-07-07 | パナソニック株式会社 | パワーモジュール |
| JP4383257B2 (ja) * | 2004-05-31 | 2009-12-16 | 三洋電機株式会社 | 回路装置およびその製造方法 |
| JP2008218617A (ja) * | 2007-03-02 | 2008-09-18 | Matsushita Electric Ind Co Ltd | 放熱基板及びこれを用いた回路モジュール |
| JP2012114311A (ja) * | 2010-11-26 | 2012-06-14 | Toshiba Corp | Ｌｅｄモジュール |
| JP5379816B2 (ja) * | 2011-02-23 | 2013-12-25 | 三菱電機株式会社 | 電力用半導体装置 |
| JP6301602B2 (ja) * | 2013-07-22 | 2018-03-28 | ローム株式会社 | パワーモジュールおよびその製造方法 |
| JP6557540B2 (ja) * | 2015-07-31 | 2019-08-07 | 日立オートモティブシステムズ株式会社 | パワーモジュール |
| CN108493166B (zh) * | 2018-04-23 | 2019-11-26 | 南通市索新功率电子有限公司 | 一种功率半导体模块封装结构及封装方法 |
-
2018
- 2018-06-25 JP JP2018119867A patent/JP6813728B2/ja active Active
-
2019
- 2019-06-25 CN CN201910553364.5A patent/CN110634751B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110634751B (zh) | 2024-01-26 |
| JP2020004765A (ja) | 2020-01-09 |
| CN110634751A (zh) | 2019-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6356550B2 (ja) | 半導体装置およびその製造方法 | |
| US6922339B2 (en) | Heat dissipating structure of printed circuit board and fabricating method thereof | |
| JP2006134990A (ja) | 半導体装置 | |
| KR20020008004A (ko) | 열확산기를 부착한 반도체 장치 및 그 제조 방법 | |
| CN108140621B (zh) | 半导体装置和其制造方法 | |
| CN111987053A (zh) | 封装结构 | |
| US10622281B2 (en) | Power module and method for manufacturing power module | |
| JP2010192591A (ja) | 電力用半導体装置とその製造方法 | |
| CN111615746A (zh) | 电力电子模块及制造电力电子模块的方法 | |
| JP6360035B2 (ja) | 半導体装置 | |
| US20220051960A1 (en) | Power Semiconductor Module Arrangement and Method for Producing the Same | |
| JP6813728B2 (ja) | パワー半導体モジュール用パッケージの製造方法およびパワー半導体モジュール用パッケージ | |
| JP7180570B2 (ja) | 半導体モジュール | |
| JP2012138475A (ja) | 半導体モジュールおよび半導体モジュールの製造方法 | |
| JP5195282B2 (ja) | 半導体装置およびその製造方法 | |
| JP2018133598A (ja) | 半導体装置およびその製造方法 | |
| JP7090716B2 (ja) | 半導体装置 | |
| JP2004281804A (ja) | 回路基板 | |
| US20160021780A1 (en) | Carrier, Semiconductor Module and Fabrication Method Thereof | |
| JP4992302B2 (ja) | パワー半導体モジュール | |
| JP2002033343A (ja) | 電子部品の製造方法 | |
| WO2021181649A1 (ja) | 半導体モジュールおよびその製造方法 | |
| US20230343611A1 (en) | Semiconductor device manufacturing method and molding press machine | |
| US20240120253A1 (en) | Integrated substrates and related methods | |
| US20230282566A1 (en) | Semiconductor package having negative patterned substrate and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200923 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200924 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201013 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20201014 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201014 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20201014 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6813728 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |