JP4383257B2 - 回路装置およびその製造方法 - Google Patents

回路装置およびその製造方法 Download PDF

Info

Publication number
JP4383257B2
JP4383257B2 JP2004162654A JP2004162654A JP4383257B2 JP 4383257 B2 JP4383257 B2 JP 4383257B2 JP 2004162654 A JP2004162654 A JP 2004162654A JP 2004162654 A JP2004162654 A JP 2004162654A JP 4383257 B2 JP4383257 B2 JP 4383257B2
Authority
JP
Japan
Prior art keywords
insulating layer
conductive pattern
filler
circuit device
particle size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004162654A
Other languages
English (en)
Other versions
JP2005347355A (ja
Inventor
優助 五十嵐
貞道 高草木
秀樹 水原
良輔 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004162654A priority Critical patent/JP4383257B2/ja
Priority to TW94113212A priority patent/TWI301680B/zh
Priority to KR20050043633A priority patent/KR100661946B1/ko
Priority to US11/139,263 priority patent/US7221049B2/en
Priority to CNB2005100747148A priority patent/CN100388469C/zh
Publication of JP2005347355A publication Critical patent/JP2005347355A/ja
Application granted granted Critical
Publication of JP4383257B2 publication Critical patent/JP4383257B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0266—Size distribution
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Description

本発明は回路装置およびその製造方法に関し、特に、回路基板の表面に多層の配線層を形成する回路装置およびその製造方法に関するものである。
図１４を参照して、従来の混成集積回路装置の構成を説明する（例えば、特許文献１を参照）。図１４（Ａ）は混成集積回路装置１００の斜視図であり、図１４（Ｂ）は図１４（Ａ）のＸ−Ｘ’線に於ける断面図である。
従来の混成集積回路装置１００は次のような構成を有する。矩形の基板１０６と、基板１０６の表面に設けられた絶縁層１０７と、この絶縁層１０７上に形成された導電パターン１０８と、導電パターン１０８上に固着された回路素子１０４と、回路素子１０４と導電パターン１０８とを電気的に接続する金属線１０５と、導電パターン１０８と電気的に接続されたリード１０１とで、混成集積回路装置１００は構成されている。更に、混成集積回路装置１００は全体が封止樹脂１０２で封止されている。
特開平６−１７７２９５号公報（第４頁、第１図）
今日では、高機能且つ高出力であるシステムＬＳＩ等の素子が混成集積回路装置に内蔵されている。このようなピン数が極めて多い素子を内蔵させるためには、より複雑なパターンを装置内部に形成し、且つ高放熱性を確保する必要がある。しかしながら、上述したような混成集積回路装置１００では、導電パターン１０８が単層の配線構成であることから、配線同士を交差させることが難しかった。導電パターン１０８を交差させるために、ジャンパー線を用いる構成も考えられる。しかしながら、ジャンパー線を用いた場合、このジャンパー線の部分に寄生インダクタンスが発生する恐れがある。更に、多層の配線を回路基板１０６の表面に形成する場合を考えると、装置全体の放熱性が低下してしまう問題もある。
また、多層配線を有するプリント基板を回路基板１０６として用いる場合を考えると、プリント基板は放熱性に劣るために、発熱が多い素子を内蔵させることが困難になる問題がある。また、セラミック基板を採用する場合を考えると、配線抵抗が大きくなってしまう問題が発生する。
本発明は、上記した問題を鑑みて成されたものである。本発明の主な目的は、多層の配線構造を有し且つ放熱性にも優れた回路装置およびの製造方法を提供することにある。
本発明の回路装置は、回路基板と、前記回路基板の表面に形成された第1の絶縁層と、前記第1の絶縁層の表面に形成された第1の導電パターンと、前記第1の導電パターンを被覆する第２の絶縁層と、前記第２の絶縁層を介して前記第1の導電パターンの上に積層された第２の導電パターンとを具備し、前記各絶縁層にはフィラーを充填し、前記第1の前記絶縁層には、前記第２の前記絶縁層よりも多量の前記フィラーを混入させることを特徴とする。
更に本発明の回路装置は、回路基板と、前記回路基板の表面に形成された第1の絶縁層と、前記第1の絶縁層の表面に形成された第1の導電パターンと、前記第1の導電パターンを被覆する第２の絶縁層と、前記第２の絶縁層を介して前記第1の導電パターンの上に積層された第２の導電パターンとを具備し、前記各絶縁層にはフィラーを混入し、前記第1の絶縁層に含まれる前記フィラーの平均粒径は、前記第２の前記絶縁層に含まれる前記フィラーの平均粒径よりも大きいことを特徴とする。
本発明の回路装置の製造方法は、回路基板を用意する工程と、前記回路基板の表面に、フィラーが混入された第1の絶縁層を形成する工程と、前記第1の絶縁層の表面に第1の導電パターンを形成する工程と、前記第1の絶縁層よりもフィラーの含有量が少ない第２の絶縁層を、前記第1の導電パターンを覆うように形成する工程と、前記第２の絶縁層を貫通して前記第1の導電パターンと電気的に接続された第２の導電パターンを形成する工程とを具備することを特徴とする。
更に、本発明の回路装置の製造方法は、回路基板を用意する工程と、前記回路基板の表面に、フィラーが混入された第1の絶縁層を形成する工程と、前記第1の絶縁層の表面に第1の導電パターンを形成する工程と、前記第1の絶縁層よりも含有されるフィラーの最大粒径が小さい第２の絶縁層を、前記第1の導電パターンを覆うように形成する工程と、前記第２の絶縁層を貫通して前記第1の導電パターンと電気的に接続された第２の導電パターンを形成する工程とを具備することを特徴とする。
本発明によれば、フィラーが混入された絶縁層を介して多層の導電パターンを回路基板の表面に積層し、前記回路基板の表面に形成される絶縁層に、他の絶縁層よりも多量のフィラーを混入している。更に、第１の絶縁層の含まれるフィラーの平均粒径を、他の絶縁層に含まれるフィラーの平均粒径よりも大きくしている。従って、放熱性を向上させた多層配線有する回路装置を得ることができる。
更に、本発明の回路装置の製造方法に依れば、各層の導電パターン同士を接続する接続部が形成される絶縁層に、他の絶縁層よりも少量のフィラーを混入させている。従って、この絶縁層を貫通して導電パターン同士を電気的に接続することができる。更に、この接続部が設けられる絶縁層に含まれるフィラーの平均粒径を、他の絶縁層に含まれるフィラーよりも小さくすることでも、接続部の形成を容易にすることができる。
本形態では、回路装置の一例として混成集積回路装置を例に説明を行う。図１を参照して、本発明の混成集積回路装置１０の構成を説明する。図１を参照して、本発明の混成集積回路装置１０の構成を説明する。図１（Ａ）は混成集積回路装置１０の斜視図であり、図１（Ｂ）は図１（Ａ）のＸ−Ｘ’断面での断面図である。図１（Ｃ）は接続部２５付近の断面を拡大した図である。
回路基板１６は、金属またはセラミック等から成る基板が放熱の意味で好ましい。また回路基板１６の材料としては、金属としてＡｌ、ＣｕまたはＦｅ等を採用可能であり、セラミックとしてはＡｌ２Ｏ３、ＡｌＮを採用することができる。その他にも機械的強度や放熱性に優れるものを回路基板１６の材料として採用することが出来る。本形態では、アルミから成る回路基板１６の表面に絶縁層１７を形成して、絶縁層１７の表面に導電パターン１８を形成している。また、本形態では、回路基板１６の材料として銅を主体とする金属を採用することが好適である。銅は熱伝導性に優れた材料であることから装置全体の放熱性を向上させることが出来る。またＡｌの場合、機械的強度を考え、表面に酸化アルミニウムが形成されても良い。
第1の絶縁層１７Ａは、回路基板１６の実質全域を覆うようにその表面に形成されている。第1の絶縁層１７Ａとしては、フィラーが充填された樹脂を採用することができる。ここで、フィラーとしては、例えば、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物、または、ケイ素化合物を採用することができる。また、封止樹脂１２に用いる樹脂としては、熱可塑性樹脂または熱硬化性樹脂の両方を全般的に採用することができる。更に、第1の絶縁層１７Ａには、装置全体の放熱性を向上させるために、他の絶縁層よりも多量のフィラーが含有されており、その重量充填率は、例えば６０％〜８０％程度である。更にまた、その径が５０μｍ以上の大きな径のフィラーを第1の絶縁層１７Ａに混入させることでも、放熱性を向上させることができる。第1の絶縁層１７Ａの厚みは、要求される耐圧によりその厚みが変化するが、おおよそ５０μｍから数百μｍ程度が好ましい。
第1の導電パターン１８Ａは銅等の金属から成り、絶縁層１７Ａの表面にパターニングされている。この第1の導電パターン１８Ａは、上層の第２の導電パターン１８Ｂと電気的に接続され、主にパターンを引き回す機能を有する。
第２の絶縁層１７Ｂは、第1の導電パターン１８Ａを被覆するように回路基板１６の表面に形成されている。そして、第２の絶縁層１７Ｂには、第1の導電パターン１８Ａと第２の導電パターン１８Ｂとを電気的に接続する接続部２５が貫通して形成される。従って、第２の絶縁層１７Ｂは、接続部２５の形成を容易にするために、第1の絶縁層１７Ａと比較すると少量のフィラーが混入されている。更に、同様の理由により、第２の絶縁層１７Ｂに含まれるフィラーの平均粒径は、第1の絶縁層１７Ａに含まれるフィラーの平均粒径よりも小さくなっている。
第２の導電パターン１８Ｂは、第２の絶縁層１７Ｂの表面に形成されている。第２の導電パターン１８Ｂは、回路素子１４が載置されるパッド、この各パッドを接続する配線部、リード１１が固着されるパッド等を形成している。更に、第２の導電パターン１８Ｂと第1の導電パターン１８Ａとは、平面的に交差するように形成することができる。従って、半導体素子１４Ａが多数個の電極を有する場合でも、本願の多層配線構造によりパターンの引き回しを自由に行うことができる。
接続部２５は、第２の絶縁層１７Ｂを貫通して、第1の導電パターン１８Ａと第２の導電パターン１８Ｂとを電気的に接続している部位である。
回路素子１４は第２の導電パターン１８Ｂ上に固着され、回路素子１４と導電パターン１８とで所定の電気回路が構成されている。回路素子１４としては、トランジスタやダイオード等の能動素子や、コンデンサや抵抗等の受動素子が採用される。また、パワー系の半導体素子等の発熱量が大きいものは、金属より成るヒートシンクを介して回路基板１６に固着されても良い。ここで、フェイスアップで実装される能動素子等は、金属細線１５を介して、第２の導電パターン１８Ｂと電気的に接続される。またフェイスダウでも良い。
半導体素子１４Ａは、数十個から数百個のパッドをその表面に有する半導体素子である。また、いわゆるシステムＬＳＩを半導体素子１４Ａとして採用することもできる。ここで、システムＬＳＩとは、アナログ演算回路、デジタル演算回路または記憶部等を有し、システム機能を一つのＬＳＩで実現する素子である。従って、従来のＬＳＩと比較すると、システムＬＳＩは多量の発熱を伴って動作する。
更に、回路素子１４の具体例としては、ＬＳＩチップ、コンデンサ、抵抗等である。ＬＳＩチップは、Ｓｉチップ裏面がＧＮＤまたはフローティングにより、接着剤が区別される。ＧＮＤの場合は、回路素子１４はロウ材または導電ペーストまたは半田等で固着され、ボンディングパットとの接続は、フェイスアップまたはダウンにより、金属細線またはロウ材等が採用される。更に、半導体素子１４Ａとしては、大きな電流を制御するパワー系のトランジスタ、例えばパワーモス、ＧＴＢＴ、ＩＧＢＴ、サイリスタ等を採用することができる。またパワー系のＩＣも該当する。近年、チップもサイズが小さく薄型で高機能なため、発生する熱量は増大している。例えば、コンピューターを制御するＣＰＵ等がその一例である。
リード１１は、回路基板１６の周辺部にて第２の導電パターン１８Ｂに固着され、例えば外部との入力・出力を行う働きを有する。ここでは、一辺に多数個のリード１１が設けられている。リード１１とパターンとの接着は、半田等であるロウ材１９を介して行われている。
封止樹脂１２は、熱硬化性樹脂を用いるトランスファーモールド、または、熱可塑性樹脂を用いるインジェクションモールドにより形成される。ここでは、回路基板１６およびその表面に形成された電気回路を封止するように封止樹脂１２が形成され、回路基板１６の裏面は封止樹脂１２から露出している。更にまた、モールドによる封止以外の封止方法も本形態の混成集積回路装置に適用可能であり、例えば、樹脂のポッティングによる封止、ケース材による封止、等の周知の封止方法を適用させることが可能である。図１（Ｂ）を参照して、回路基板１６表面に載置された回路素子１４から発生する熱を好適に外部に逃がすために、回路基板１６の裏面は封止樹脂１２から外部に露出している。また装置全体の耐湿性を向上させるために、回路基板１６の裏面も含めて封止樹脂１２により全体を封止することもできる。
図１（Ｃ）の断面図を参照して、接続部２５の詳細を説明する。この断面図は、接続部２５およびその付近の混成集積回路装置１０の断面図を拡大したものである。接続部２５は、積層される導電パターン１８同士を、絶縁層１７を貫通させて導通させる部位である。また、導電パターン１８同士の熱的結合を行うためのサーマルビアとして、接続部２５を用いることもできる。
本形態では、第1の接続部２５Ａおよび第２の接続部２５Ｂとから成る接続部２５が形成されている。第1の接続部２５Ａは、第1の導電パターン１８Ａから連続して厚み方向に突出する部位である。ここでは、第1の接続部２５Ａは上方に突出しており、第２の絶縁層１７Ｂに埋め込まれている。第２の接続部２５Ｂは、第２の導電パターン１８Ｂから連続して厚み方向に突出する部位であり、ここでは下方に突出して第２の絶縁層１７Ｂに埋め込まれている。
第1の接続部２５Ａは、エッチング加工により厚み方向に突出するように形成された部位であり、メッキや圧延からなるＣｕ箔からなる。また、第1の接続部２５Ａは、エッチング加工以外の方法でも形成可能である。具体的には、電解メッキ膜あるいは無電解メッキ膜を、第1の導電パターン１８Ａの表面に凸状に成膜することで、第1の接続部２５Ａを形成することができる。更に、半田等のロウ材や銀ペースト等の導電性材料を、第1の導電パターン１８Ａの表面に設けることでも、第1の接続部２５Ａを形成することが可能である。本形態では、第1の接続部２５Ａと第２の接続部２５Ｂとがコンタクトする領域を、第２の絶縁層１７Ｂの厚み方向の中間部に位置させている。従って、両者がコンタクトする部分の接続信頼性を向上させることが可能となる。
図２の斜視図を参照して、回路基板１６の表面に形成される第２の導電パターン１８Ｂの具体的形状の一例を説明する。同図では、全体を封止する樹脂を省いて図示している。
同図を参照して、第２の導電パターン１８Ｂは、回路素子１４が実装されるボンディングパッドの部分と、リード１１が固着されるパッド２６等を構成している。また、半導体素子１４Ａの周辺部には、金属細線１５がワイヤボンディングされるパッドが多数個形成される。多数個のボンディングパッドを有する半導体素子１４Ａが載置された場合、第２の導電パターン１８Ｂのみによる単層のパターンでは、配線密度に限界があるために十分な引き回しができない恐れがある。本形態では、回路基板１６の表面に多層の配線構造を構築することにより、複雑なパターンの引き回しを実現している。
図３を参照して、他の形態の混成集積回路装置の構成を説明する。図３（Ａ）および図３（Ｂ）は他の形態の混成集積回路装置の断面図である。
図３（Ａ）を参照して、ここでは、第２の絶縁層１７Ｂを貫通するようにサーマルビア２７が形成されている。サーマルビア２７とは、第２の絶縁層１７Ｂを貫通する孔に金属が充填された部位であり、外部への熱の経路として機能する部位である。従って、サーマルビア２７は導通しなくても良い。具体的には、サーマルビア２７は、半導体素子１４Ａが固着されるランド状の第２の導電パターン１８Ｂの下面に接触するように形成されている。従って、半導体素子１４Ａから多量の熱が発生した場合でも、複数個のサーマルビア２７を介して、その熱は回路基板１６に伝達される。この場合の熱の経路は、半導体素子１４Ａ→第２の導電パターン１８Ｂ→サーマルビア２７→第1の絶縁層１７Ａ→回路基板１６→外部である。
図３（Ｂ）を参照して、ここでは、第1の絶縁層１７Ａおよび第２の絶縁層１７Ｂの両方にサーマルビア２７が設けられている。上述したように、多量のフィラーが含有された第1の絶縁層１７Ａは放熱性に優れた物である。従って、同図に示すように第1の絶縁層１７Ａにサーマルビア２７を設けることにより、放熱性を更に向上させることが可能となる。第１の絶縁層１７Ａに設けられるサーマルビア２７も、発熱を伴う半導体素子１４Ａの下方に対応する領域に設けることが好ましい。
次に、図４を参照して、上述した絶縁層に充填されるフィラーの詳細を説明する。図４（Ａ）は各絶縁層に含有されるフィラーの量を示すグラフであり、図４（Ｂ）は各層に含まれるフィラーの粒径分布を示すグラフである。
図４（Ａ）のグラフを参照して、その縦軸はフィラーの重量充填率を示している。第1の絶縁層１７Ａでは、樹脂にフィラーが高充填されており、フィラーの充填率は８０重量％に達する場合もある。従って、第1の絶縁層１７Ａの熱伝導率はきわめて大きい。具体的には、第1の絶縁層１７Ａの熱伝導率は、例えば５Ｗ／ｍ・Ｋ〜１０Ｗ／ｍ・Ｋである。
それに対して、第２の絶縁層１７Ｂでは、フィラーの充填率が第1の絶縁層１７Ａよりも少なくなっている。これは、第２の絶縁層１７Ｂには、導電パターン１８同士を接続するための接続部２５が穿設されるからである。即ち、第２の絶縁層１７Ｂに多量のフィラーを混入してしまうと、接続部２５を形成するための孔の形成が困難になる。このことから、第２の絶縁層１７Ｂは、接続部２５を形成するための作業性と放熱性とを両立できる範囲で、フィルターの充填率が決定される。
図４（Ｂ）を参照して、各絶縁層１７に充填されるフィラーの粒径分布について説明する。この図に示すグラフの横軸はフィラーの粒径を示しており、縦軸はその粒径のフィラーが全体に占める割合を示している。
第1の絶縁層１７Ａに含まれるフィラーの粒径分布曲線は、ピークが３５μｍ程度の正規分布の如き分布形状となっている。更に、粒径分布の幅が広いことから、第１の絶縁層１７Ａに含まれるフィラーは、大小様々な大きさの粒子を含んでいることが解る。従って、大きな粒子のフィラー同士の隙間に、小さな径のフィラーが行き渡る。このことから、フィラーによる放熱性が飛躍的に向上されている。ここでは、粒径分布のピークは３５μｍ付近であったが、このピークを移動させることもできる。更にまた、複数個のピークが形成されるような粒径分布を有するフィラーを採用することも可能である。
第２の絶縁層１７Ｂに含まれるフィラーの粒径分布曲線は、上述した第１の絶縁層１７Ａに含まれるフィラーの分布曲線も、粒径が小さい方にシフトしている。即ち、第２の絶縁層１７Ｂに含まれるフィラーの粒径は、第1の絶縁層１７Ａに含まれるフィラーよりも小さい。詳しくは、第２の絶縁層１７Ｂに含まれるフィラーの平均粒径および最大粒径は、第１の絶縁層１７Ａに含まれるフィラーよりも小さい。含まれるフィラーの量が少なく且つその粒径が小さいことにより、第２の絶縁層１７Ｂにレーザー等を用いて貫通孔を形成することが容易となる。この詳細は後述する。
図５を参照して、更なる他の形態の混成集積回路装置の構造を説明する。図５（Ａ）および図５（Ｂ）は混成集積回路装置の断面図である。
図５（Ａ）を参照して、ここでは、絶縁層１７を介して導電パターン１８を積層させることにより、４層の配線構造を構成している。具体的には、第１の絶縁層１７Ａの上面に第1の導電パターン１８Ａが形成される。そして、第２の導電パターン１８Ｂから第４の導電パターン１８Ｄが、第２の絶縁層１７Ｂから第４の絶縁層１７Ｄを介して積層されている。このように、導電パターン１８の層数を増やすことにより、配線密度を向上させることができる。第２の絶縁層１７Ｂから第４の絶縁層１７Ｄには、各層同士の導電パターンを接続するために接続部２５が形成されている。従って、第２の絶縁層１７Ｂを含むそれより上層の絶縁層１７には、第1の絶縁層１７Ａより少量のフィラーが混入される。このことにより、接続部２５の形成が容易になる。
図５（Ｂ）を参照して、ここでは、パッド数が多い半導体素子１４Ａが載置される領域の回路基板１６の表面に多層の配線構造を形成し、回路素子１４Ｂが固着される領域の回路基板１６の表面には単層の配線構造が形成されている。
半導体素子１４Ａは、上述したように数十から数百個の電極を有する素子である。従って、半導体素子１４Ａの電極と接続されるパターンを引き回すために、半導体素子１４Ａの周辺部には多層の配線構造が形成されている。具体的には、第1の導電パターン１８Ａおよび第２の導電パターン１８Ｂから成る多層配線が形成されている。
また、多層に形成される部分の第２の導電パターン１８Ｂと、単層に形成される部分の第1の導電パターン１８Ａとは、金属細線１５を介して電気的に接続される。
回路素子１４Ｂは、例えばパワー系の半導体素子であり多量の発熱を伴うスイッチング素子である。第1の導電パターン１８Ａから成る単層の配線構造が形成された部分の回路基板１６は、他の領域と比較すると放熱効果が大きい。従って、回路素子１４Ｂのように発熱量が大きいディスクリートのトランジスタは、単層の配線を構成する第1の導電パターン１８Ａに直に固着するのが好適である。
次に、図６以降を参照して、上記した混成集積回路装置の製造方法を説明する。
先ず、図６（Ａ）を参照して、回路基板１６の表面に第1の絶縁膜１７Ａを介して第1の導電膜２８Ａを圧着する。この工程は、第1の絶縁層１７Ａを回路基板１６の表面に塗布した後に、第1の導電膜２８Ａを第1の絶縁層１７Ａに貼着することにより行うことができる。更に、この工程は、裏面に第1の絶縁層１７Ａが設けられた第1の導電膜２８Ａを、回路基板１６の表面に貼着することでも行うことができる。回路基板１６の材料としては、銅を主材料とするもの、Ｆｅ−ＮｉまたはＡｌを主材料とする材料を採用することができる。表面に形成されるパターンの機械的支持を行うために回路基板１６の厚みは１〜２ｍｍ程度の範囲で選択される。また、回路基板１６の材料として銅を採用した場合は、銅は熱伝導性に極めて優れた材料であるので、放熱の効果を向上させることが出来る。
次に、図６（Ｂ）を参照して、第1の導電膜２８Ａをパターニングすることにより、第1の導電パターン１８Ａを得る。このパターニングは、エッチャントを用いたウエットエッチングにより行うことができる。
次に、図６（Ｃ）を参照して、第1の導電パターン１８Ａを覆うように第２の絶縁層１７Ｂを塗布する。この第２の絶縁層１７Ｂには、上述した第1の絶縁層１７Ａと比較すると、少量のフィラーが混入されている。このことから、ボイドの発生を抑止した第２の絶縁層１７Ｂの形成を行うことができる。第２の絶縁層１７Ｂの形成は、シート状の樹脂膜を真空プレスにて貼着する方法により行うことができる。更に、液状の樹脂を塗布することでも、第２の絶縁層１７Ｂを形成することができる。
次に、図６（Ｄ）を参照して、第２の絶縁層１７Ｂの上面に、第２の導電膜２８Ｂを貼着する。上述の説明では、第２の絶縁層１７Ｂと第２の導電膜２８Ｂとを別々に形成した。しかしながら、第２の絶縁層１７Ｂが裏面に付着された第２の導電膜２８Ｂを、第1の導電パターン１８Ａを被覆するように密着させても良い。
次に、図７（Ａ）から図７（Ｃ）を参照して、第1の導電パターン１８Ａと第２の導電膜２８Ｂとを電気的に接続する接続部２５を形成する。
図７（Ａ）を参照して、接続部２５が形成される予定の領域の第２の導電膜２８Ｂを部分的に除去して貫通孔２７を形成する。この貫通孔２７の形成は、エッチングマスクを用いたウエットエッチングにより行うことができる。
図７（Ｂ）を参照して、レーザー等の除去方法により、貫通孔２７から露出した部分の第２の絶縁層１７Ｂを除去する。露出する第２の絶縁層１７Ｂの除去は、炭酸ガスレーザーまたはエキシマレーザーを照射することにより行うことができる。本工程により、貫通孔２７の最下部には、第１の導電パターン１８Ａの表面が露出する。
レーザーによる第２の絶縁層１７Ｂの除去を行う場合、含有されるフィラーは、樹脂分と比較するとレーザーによる除去を行い難い。含有されるフィラーの量が多く、更に、フィラーの径が大きくなると、レーザーによる樹脂層の除去は更に困難に成る。そこで本形態では、第２の絶縁層１７Ｂに、径の小さいフィラーを比較的少量含有している。このことから、本形態では、第２の絶縁層１７Ｂの除去をレーザーにより行うことが可能となる。
図７（Ｃ）を参照して、貫通孔２５を含めて第２の導電膜２８Ｂの表面に導電膜を形成することにより、接続部２５を形成する。この接続部２５の形成は、電解メッキ、無電解メッキ、または、無電解メッキおよび電解メッキを組み合わせた方法により形成される。具体的な接続部２５の形成方法としては、先ず、無電解メッキにより約２μｍの金属膜（例えば銅）を少なくとも貫通孔２７を含む第２の導電膜２８Ｂの全面に形成する。続いて電解メッキを行い、約２０μｍの厚さの金属膜をメッキする。これにより貫通孔２７は金属膜で埋め込まれ、接続部２５が形成される。なお、フィリングメッキを行うと、貫通孔２７のみを選択的に埋め込むことも可能である。またメッキ膜は、Ａｕ、Ａｇ、Ｐｄ等を採用しても良い。またマスクを使用して部分メッキをしても良い。尚、本工程にて、図３に示すようなサーマルビアも同時に同じ手法で形成しても良い。
続いて、図７（Ｄ）を参照して、第２の導電膜２８Ｂをパターニングして、第２の導電パターン１８Ｂを得る。上記の工程により、下層の第1の導電パターン１８Ａと電気的に接続された第２の導電パターン１８Ｂが形成される。
以降では、導電パターンの形成を行った後の工程の詳細を説明する。
図８（Ａ）を参照して、先ず、半田や導電ペースト等を介して回路素子１４を第２の導電パターン１８Ｂに固着する。ここでは、１つの混成集積回路装置を構成するユニット２４が、１枚の回路基板１６に複数個形成されている。そして、各ユニット２４は、一括してダイボンディングおよびワイヤボンディングを行うことが出来る。ここでは、能動素子をフェイスアップで実装しているが必要によりフェイスダウンでも良い。半導体素子１４Ａの裏面が外部と導通する場合は、導電性の接着剤を介して半導体素子１４Ａの固着を行うことが出来る。また、半導体素子１４Ａの裏面が外部と導通しない場合は、絶縁性の接着剤を介して、半導体素子１４Ａの固着が行われる。
図８（Ｂ）を参照して、金属細線１５を介して半導体素子１４Ａと導電パターン１８との電気的接続を行う。
上記工程が終了した後に、各ユニット２４の分離を行う。各ユニットの分離は、プレス機を用いた打ち抜き、ダイシング、等により行うことが出来る。その後に、各ユニットの回路基板１６にリード１１を固着する。
図９を参照して、各回路基板１６の樹脂封止を行う。ここでは、熱硬化性樹脂を用いたトランスファーモールドにより封止が行われている。即ち、上金型３０Ａおよび下金型３０Ｂとから成る金型３０に回路基板１６を収納した後に、両金型をかみ合わせることでリード１１を固定する。そして、キャビティ３１に樹脂を封入することで、樹脂封止の工程が行われる。以上の工程で、図１に示すような混成集積回路装置が製造される。
近年、電子機器や家庭電器製品の高性能化に伴い、これに使用される半導体素子は年々集積度が増大し、消費電力の増大への対応が求められている。さらに、これらの機器の小型化のため、搭載される半導体素子や電子部品には、小型・薄型化という強い要求がある。
つまり数多くの大規模ＬＳＩが混成集積回路基板に高密度で実装されたセットを考えると、以前よりも熱に関連する問題が発生する。
これは、必然的に生じる消費電力の増大に起因する「熱破壊の問題解決」となり、混成集積回路基板の外形寸法が小さくなればなるほど、多くな問題となるわけである。
本発明は、これを解決するための手段である。今までの発想は、混成集積回路基板、例えば金属基板を放熱性向上を目的としたブロックと考えていた。しかし本願は、その上に形成される複数層の絶縁層も含めて放熱のためのブロックと考えている。よって本願では、絶縁層にフィラーを入れて実現している。
では、沢山フィラーを入れれば良いのかと言うと、色々な問題が出てくる。熱伝導性を考慮すれば、フィラーの充填率が高ければ高いほど良い。しかしフィラーの小さいものを沢山入れるとその表面積が拡大し、絶縁層を形成するときの液状の樹脂が高粘度になる問題を持つ。つまりこの液状樹脂を基板の上に滴下して延ばす場合、銅箔の下に予めこの液状樹脂を塗布し、これを貼り合わせる場合でも、液状樹脂を延ばす作業が必要になる。つまり細かいフィラーの高充填されたものは、その意味で非常に作業性が悪いことになる。
つまり大きなフィラーが入れば、その粘性は低下する。しかしこの大きなフィラーでは、隙間を沢山形成することになり熱伝導には、寄与しづらい。そのため、本願では、この隙間にサイズの小さいフィラーを充填させている。
一方、混成集積回路基板の上に多層配線を形成する場合、どうしても必要になるのがスルーホール、ここでは接続部２５である。しかしフィラーが入れば、穴の加工性が問題になる。
それは、フィラーが酸化アルミニウム、シリコン酸化膜等の金属や半導体の酸化物等から成るものであるため、レーザーで飛ばしにくい、また加工してもスルーホールの中に頭を出したフィラーが取れて、スルーホールの内側の面に凹凸が形成されることである。
よって、スルーホールを必要としない最下層の絶縁層は、大きいフィラーとその間に充填されるフィラーで高熱伝導率を実現できる。しかしそれから上は、またはスルーホールを必要とする絶縁層は、最下層の絶縁層よりもそのサイズが小さいフィラーを充填させる必要がある。これにより、サイズが小さくなることで、除去できるエネルギーを少なくでき、しかもスルーホール内面の凹凸を小さくできる。凹凸が小さくなれば、中に形成されるメッキ膜の成膜性も向上する。
またレーザーも炭酸ガスレーザよりも更に短波長のレーザーで開口する必要がある。例えば、ＹＡＧレーザの第２高調波（５３２ｎｍ）、第３高調波（３５５ｎｍ）等を採用することにより、加工性は向上した。
以上、混成集積回路基板の上に多層の配線を実現するに当たり、最下層は、スルーホールが設けられないので、フィラーの大きいものとその間に充填されるフィラーの小さいものが充填された絶縁層が採用される。またそれよりも上の絶縁層は、少なくともスルーホールが形成される絶縁層は、最下層の絶縁層に充填された平均粒径よりも小さいサイズのフィラーが混入されることで、放熱性とスルーホールの加工性を一度に実現している。
またこれらの絶縁層は、別途作り、貼り合わせても良い。例えば後に取り除ける基板を用意し、そこに最下層の絶縁層から最上層の導電パターンまで貼り合わせ、前記基板を取り除くことで、貼り合わせ用の絶縁層が用意できる。これを混成集積回路基板に貼り合わせれば、図５Ｂの様な、一部に絶縁層を形成するに有効である。
以上、加工性も考慮し、基板および絶縁層を高熱伝導材のブロックとして実現することで、モジュール全体の放熱性を向上させることができ、半導体チップを多数高密度で性能を低下させることなく実現できる。
図１０から図１３を参照して、他の形態の回路装置の製造方法を説明する。上述の説明では、回路基板１６の表面に多層の配線層を形成したが、下記する形態では、多層配線のシートを別途に形成した後に、このシートを回路基板１６の表面に積層させている。このような製造方法を以下にて詳述する。
先ず、図１０（Ａ）を参照して、絶縁樹脂シート４０を準備する工程を説明する。
絶縁樹脂シート４０は、絶縁樹脂４１の表面および裏面の全面を導電箔に覆われて形成されるものである。また絶縁樹脂４１の材料は、ポリイミド樹脂またはエポキシ樹脂等の高分子から成る絶縁材料で成る。また、第１の導電箔４２および第２の導電箔４３は、好ましくは、Ｃｕを主材料とするもの、または公知のリードフレームの材料である。導電膜の厚さは、９μｍ〜数百μｍ程度で良い。
絶縁樹脂４１は、ポリイミド樹脂、エポキシ樹脂等が好ましい。ペースト状のものを塗ってシートとするキャスティング法の場合、その膜厚は１０μｍ〜１００μｍ程度である。また熱伝導性が考慮される場合は、絶縁樹脂４１の中にフィラーが混入される。絶縁樹脂４１に混入されるフィラーは、回路基板１６の表面に形成される第１の絶縁層１７Ａよりも少量でよい。更に、絶縁樹脂４１には、第1の絶縁層よりも平均粒径が小さいフィラーが混入されても良い。このことにより、後の工程における貫通孔の形成が容易になる。
図１０（Ｂ）から図１０（Ｄ）を参照して、前記第１の導電箔４２と前記第２の導電箔４３とを接続部２５を介して電気的に接続する工程を説明する。
先ず、図１０（Ｂ）を参照して、第２の導電箔４３に於いて、貫通孔２７を形成する部分をエッチングする。第２の導電箔４３はＣｕを主材料とするものであるので、エッチング液は、塩化第二鉄または塩化第二銅を用いてケミカルエッチングを行う。また、このエッチングの際に、第１の導電箔４２は接着性のシート等でカバーしてエッチング液から保護する。しかし第１の導電箔４２自体が十分に厚く、エッチング後にも平坦性が維持できる膜厚であれば、少々エッチングされても構わない。
図１０（Ｃ）を参照して、第２の導電箔４３をマスクにして、レーザーにより貫通孔２７の真下の絶縁樹脂４１を取り除き、貫通孔２７の底に第１の導電箔４２の裏面を露出させる。レーザーで絶縁樹脂を蒸発させた後、開口部の底部に残査がある場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等でウエットエッチングし、この残査を取り除く。
図１０（Ｄ）を参照して、貫通孔２７を含む第２の導電箔４３全面に第１の導電箔４２と第２の導電箔４３の電気的接続を行う接続部２５であるメッキ膜を形成する。このメッキ膜は無電解メッキまたは電解メッキおよび、無電解メッキと電解メッキの組み合わせによって形成される。このメッキ膜により、接続部２５が形成される。
次に、図１０（Ｅ）を参照して、第１の導電箔４２および第２の導電箔４３をパターニングすることにより、第１の配線層４５および第２の配線層４６を形成する。本工程にて、第１の配線層４５と第２の配線層４６と絶縁樹脂４１とから配線シート４４が形成される。
図１１（Ａ）および図１１（Ｂ）を参照して、配線シート４４を、回路基板１６の表面に形成された第１の絶縁層１７Ａに圧着させる。第１の絶縁層１７Ａには、熱伝導性が考慮されてフィラーが混入されている。ここでは、絶縁樹脂４１に含まれるフィラーよりも多量のフィラーが混入されている。また、絶縁樹脂４１に含まれるフィラーよりも平均粒径が大きい径のフィラーを混入してもよい。そして、第１の配線層４５は第１の絶縁層１７Ａに埋め込まれる。この密着は真空プレスで行うと、第１の配線層４５と第１の絶縁層１７Ａとの間の空気により発生するボイドを防止することができる。また、等方エッチングにより形成される第１の配線層４５の側面は、滑らかな曲面となっている。従って、第１の配線層４５を第１の絶縁層１７Ａに圧入する際に、この曲面に沿って樹脂が浸入し、未充填部が無くなる。更に、第１の配線層４５が第１の絶縁層１７Ａに埋め込まれることで、第１の配線層４５と第１の絶縁層１７Ａとの密着強度を向上させることができる。
図１２（Ａ）を参照して、半田や導電ペースト等を介して回路素子１４を第２の配線層４６（アイランド）に固着する。ここでは、１つの回路装置を構成するユニット２４が、１枚の回路基板１６に形成され、一括してダイボンディングおよびワイヤボンディングを行うことができる。ここでは、能動素子をフェイスダウンで実装しているが必要によりフェイスダウンでも良い。
図１２（Ｂ）を参照して、金属細線１５を介して半導体素子１４と第２の配線層４６との電気的接続を行う。
上記工程が終了した後に、各ユニット２４の分離を行う。各ユニットの分離は、プレス機を用いた打ち抜き、ダイシング、等により行うことができる。その後に、各ユニットの回路基板１６にリード１１を固着する。
図１３を参照して、各回路基板１６の樹脂封止を行う。ここでは、熱硬化性樹脂を用いたトランスファーモールドにより封止が行われている。即ち、上金型３０Ａおよび下金型３０Ｂとから成る金型３０に回路基板１６を収納した後に、両金型をかみ合わせることでリード１１の固定をする。そして、キャビティ３１に樹脂を封入することで、樹脂封止の工程が行われる。以上の工程で、回路装置が製造される。
本発明の混成集積回路装置の斜視図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。 本発明の混成集積回路装置の斜視図である。 本発明の混成集積回路装置の断面図（Ａ）、断面図（Ｂ）である。 本発明の混成集積回路装置に適用されるフィラーの特性を示す特性図（Ａ）、特性図（Ｂ）である。 本発明の混成集積回路装置の断面図（Ａ）、断面図（Ｂ）である。 本発明の混成集積回路装置の製造方法を説明する断面図（Ａ）−（Ｄ）である。 本発明の混成集積回路装置の製造方法を説明する断面図（Ａ）−（Ｄ）である。 本発明の混成集積回路装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）である。 本発明の混成集積回路装置の製造方法を説明する断面図である。 本発明の混成集積回路装置の製造方法を説明する断面図（Ａ）−（Ｅ）である。 本発明の混成集積回路装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）である。 本発明の混成集積回路装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）である。 本発明の混成集積回路装置の製造方法を説明する断面図である。 従来の混成集積回路装置の斜視図（Ａ）、断面図（Ｂ）である。
符号の説明
１０ 混成集積回路装置
１１ リード
１２ 封止樹脂
１４ 回路素子
１５ 金属細線
１６ 回路基板
１７Ａ 第1の絶縁層
１７Ｂ 第２の絶縁層
１８Ａ 第１の導電パターン
１８Ｂ 第２の導電パターン

Claims (8)

  1. 基板と、前記基板の表面に形成された第1の絶縁層と、前記第1の絶縁層の表面に形成された第1の導電パターンと、前記第1の導電パターンを被覆する第２の絶縁層と、前記第２の絶縁層上に形成され、前記第１の導電パターンと電気的に接続された第２の導電パターンを有する回路基板と、
    前記第２の導電パターンと電気的に接続され、前記回路基板の上層に固着された半導体素子とを具備し、
    前記第１の導電パターンと前記第２の導電パターンとの接続部に相当する所の前記第２の絶縁層には、レーザにより加工された貫通孔が設けられ、前記貫通孔にメッキにより形成された導電材を通じで前記第１の導電パターンと前記第２の導電パターンが電気的に接続され、
    前記第２の絶縁層のフィラーの充填率は、前記第１の絶縁層のフィラーの充填率よりも少なく、
    前記第２の絶縁層のフィラーの粒径分布は、前記第１の絶縁層のフィラーの粒径分布の幅よりも狭く、粒径が小さい方にシフトし、
    前記第１の絶縁層のフィラーの充填率は、前記第２の絶縁層のフィラーの充填率よりも大きく、
    前記第１の絶縁層のフィラーの粒径分布の幅は、前記第２の絶縁層のフィラーの粒径分布の幅よりも広い事を特徴とする回路装置。
  2. 前記接続部に相当する前記第１の導電パターンは、厚み方向において上に突出した第１の凸部を有し、
    前記第１の凸部の上面が露出するように前記貫通孔が設けられる請求項１に記載の回路装置。
  3. 前記第２の絶縁層上の導電材料から成るアイランドには、前記半導体素子が固着され、前記アイランドの下層に位置する前記第２の絶縁層には、金属が充填されたサーマルビアが設けられる請求項１または請求項２に記載の回路装置。
  4. 前記回路基板は、金属またはセラミックから成る請求項１、請求項２または請求項３に記載の回路装置。
  5. 前記金属の材料は、Ａｌ、ＣｕまたはＦｅから成る請求項４に記載の回路装置。
  6. 前記セラミックの材料は、酸化アルミニウムまたは窒化アルミニウムから成る請求項４に記載の回路装置。
  7. 基板と、前記基板の表面に形成された第1の絶縁層と、前記第1の絶縁層の表面に形成された第1の導電パターンと、前記第1の導電パターンを被覆する第２の絶縁層と、前記第２の絶縁層上に形成され、前記第１の導電パターンと電気的に接続された第２の導電パターンを有し、前記第２の絶縁層のフィラーの充填率は、前記第１のフィラーの充填率よりも少なく、且つ前記第２の絶縁層のフィラーの粒径分布は、前記第１の絶縁層のフィラーの粒径分布の幅よりも狭く、粒径が小さい方にシフトし、前記第１の絶縁層のフィラーの充填率は、前記第２の絶縁層のフィラーの充填率よりも大きく、且つ前記第１の絶縁層のフィラーの粒径分布の幅は、前記第２の絶縁層のフィラーの粒径分布の幅よりも広い回路基板を用意し、
    前記第２の導電パターンと電気的に接続された半導体素子を前記回路基板の上層に固着する回路装置の製造方法に於いて、
    前記第１の導電パターンと前記第２の導電パターンとの接続部に相当する所の前記第２の絶縁層は、レーザが照射されて貫通孔が形成され、
    前記第２の導電パターン表面と前記貫通孔にメッキ処理を施し、前記貫通孔には、前記第２の導電パターンに形成されたメッキ材と同一のメッキ材が、前記第１の導電パターンと前記第２の導電パターンを接続する様に充填される事を特徴とした回路装置の製造方法。
  8. 前記貫通孔の内壁は、前記第２の絶縁層に充填されたフィラーが取れた凹部を有し、前記凹部に前記メッキ材が成長する請求項７に記載の回路装置の製造方法。
JP2004162654A 2004-05-31 2004-05-31 回路装置およびその製造方法 Active JP4383257B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004162654A JP4383257B2 (ja) 2004-05-31 2004-05-31 回路装置およびその製造方法
TW94113212A TWI301680B (en) 2004-05-31 2005-04-26 Circuit device and manufacturing method thereof
KR20050043633A KR100661946B1 (ko) 2004-05-31 2005-05-24 회로 장치 및 그 제조 방법
US11/139,263 US7221049B2 (en) 2004-05-31 2005-05-27 Circuit device and manufacturing method thereof
CNB2005100747148A CN100388469C (zh) 2004-05-31 2005-05-31 电路装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004162654A JP4383257B2 (ja) 2004-05-31 2004-05-31 回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005347355A JP2005347355A (ja) 2005-12-15
JP4383257B2 true JP4383257B2 (ja) 2009-12-16

Family

ID=35424270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004162654A Active JP4383257B2 (ja) 2004-05-31 2004-05-31 回路装置およびその製造方法

Country Status (5)

Country Link
US (1) US7221049B2 (ja)
JP (1) JP4383257B2 (ja)
KR (1) KR100661946B1 (ja)
CN (1) CN100388469C (ja)
TW (1) TWI301680B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7829152B2 (en) * 2006-10-05 2010-11-09 Lam Research Corporation Electroless plating method and apparatus
JP4524454B2 (ja) * 2004-11-19 2010-08-18 ルネサスエレクトロニクス株式会社 電子装置およびその製造方法
KR100717801B1 (ko) * 2005-12-19 2007-05-11 삼성에스디아이 주식회사 이차 전지
US7957158B2 (en) * 2006-10-31 2011-06-07 Sanyo Electric Co., Ltd. Circuit device
KR101011199B1 (ko) * 2007-11-01 2011-01-26 파나소닉 주식회사 실장 구조체
JP2009117450A (ja) * 2007-11-02 2009-05-28 Rohm Co Ltd モジュールおよびその製造方法
JP4538058B2 (ja) * 2008-03-28 2010-09-08 株式会社東芝 集積半導体装置及び集積３次元半導体装置
JP5631607B2 (ja) * 2009-08-21 2014-11-26 株式会社東芝 マルチチップモジュール構造を有する高周波回路
JP2011100718A (ja) * 2009-10-05 2011-05-19 Yazaki Corp コネクタ
JP5563917B2 (ja) * 2010-07-22 2014-07-30 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置及びその製造方法
US8643176B2 (en) * 2011-07-27 2014-02-04 Infineon Technologies Ag Power semiconductor chip having two metal layers on one face
US11437304B2 (en) 2014-11-06 2022-09-06 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US9397017B2 (en) 2014-11-06 2016-07-19 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US9408301B2 (en) 2014-11-06 2016-08-02 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
WO2016098723A1 (ja) * 2014-12-16 2016-06-23 京セラ株式会社 回路基板および電子装置
CN109920787B (zh) * 2017-12-12 2021-05-25 中芯国际集成电路制造(北京)有限公司 互连结构的设计方法、装置及制造方法
JP6813728B2 (ja) * 2018-06-25 2021-01-13 無錫利普思半導体有限公司 パワー半導体モジュール用パッケージの製造方法およびパワー半導体モジュール用パッケージ
JP7070684B2 (ja) * 2018-07-25 2022-05-18 株式会社村田製作所 複合基板及び複合基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2698278B2 (ja) 1992-01-31 1998-01-19 三洋電機株式会社 混成集積回路装置
US5847464A (en) * 1995-09-27 1998-12-08 Sgs-Thomson Microelectronics, Inc. Method for forming controlled voids in interlevel dielectric
KR100343389B1 (ko) * 1998-11-18 2002-07-15 요시무라 에이지 다층 배선기판의 제조방법
US6233817B1 (en) * 1999-01-17 2001-05-22 Delphi Technologies, Inc. Method of forming thick-film hybrid circuit on a metal circuit board
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
TW511422B (en) * 2000-10-02 2002-11-21 Sanyo Electric Co Method for manufacturing circuit device
JP2004186422A (ja) * 2002-12-03 2004-07-02 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法

Also Published As

Publication number Publication date
CN1705105A (zh) 2005-12-07
CN100388469C (zh) 2008-05-14
KR100661946B1 (ko) 2006-12-28
KR20060049443A (ko) 2006-05-19
JP2005347355A (ja) 2005-12-15
TW200541125A (en) 2005-12-16
US7221049B2 (en) 2007-05-22
TWI301680B (en) 2008-10-01
US20050263880A1 (en) 2005-12-01

Similar Documents

Publication Publication Date Title
KR100661946B1 (ko) 회로 장치 및 그 제조 방법
US7186921B2 (en) Circuit device and manufacturing method thereof
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
US7315083B2 (en) Circuit device and manufacturing method thereof
JP4730426B2 (ja) 実装基板及び半導体モジュール
JP6559743B2 (ja) 半導体モジュール
JP3390661B2 (ja) パワーモジュール
JPWO2008069260A1 (ja) 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ
US7439614B2 (en) Circuit device with dummy elements
US7854062B2 (en) Method for manufacturing circuit device
KR100606295B1 (ko) 회로 모듈
JP2006019361A (ja) 回路装置およびその製造方法
JP5183045B2 (ja) 回路装置
US7339281B2 (en) Circuit device and manufacturing method thereof
JP2008060372A (ja) 回路装置およびその製造方法、配線基板およびその製造方法
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP4969072B2 (ja) 回路装置およびその製造方法
JP4439336B2 (ja) 回路装置の製造方法
JP3931696B2 (ja) 電子装置
JP4383258B2 (ja) 回路装置の製造方法
JP2006108130A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090825

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090918

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3