JPWO2008069260A1 - 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ - Google Patents

回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ Download PDF

Info

Publication number
JPWO2008069260A1
JPWO2008069260A1 JP2008548324A JP2008548324A JPWO2008069260A1 JP WO2008069260 A1 JPWO2008069260 A1 JP WO2008069260A1 JP 2008548324 A JP2008548324 A JP 2008548324A JP 2008548324 A JP2008548324 A JP 2008548324A JP WO2008069260 A1 JPWO2008069260 A1 JP WO2008069260A1
Authority
JP
Japan
Prior art keywords
layer
insulating layer
wiring layer
conductive
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008548324A
Other languages
English (en)
Inventor
高橋 幸嗣
幸嗣 高橋
五十嵐 優助
優助 五十嵐
純 坂野
純 坂野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of JPWO2008069260A1 publication Critical patent/JPWO2008069260A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142Metallic substrates having insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0263High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205Shape
    • H01L2224/32057Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0352Differences between the conductors of different layers of a multilayer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09554Via connected to metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0323Working metal substrate or core, e.g. by etching, deforming
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0369Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本発明の回路装置は、配線基板45と、配線基板45に実装された半導体素子32等の回路素子とを具備し、配線基板45は、金属コア層である導電パターン12と、導電パターン12の上面および下面を被覆する第1絶縁層14および第2絶縁層16と、各絶縁層の上面および下面に形成された第1配線層18および第2配線層20とを有し、導電パターン12は圧延された金属から成る構成となっている。この構成により、金属コアである導電パターン12の熱抵抗が低減され、装置全体の放熱性を向上させることができる。

Description

本発明は、回路素子実装用の基板およびこれを用いた回路装置等に関し、特に、金属コア層を中心に、両側に絶縁層および配線層が形成された配線基板を有するものに関する。
携帯電話等の電子機器の小型化および高機能化に伴い、その内部に収納される回路装置においては、多層の配線層を具備するものが主流になっている。係る技術は、例えば、特開2003−324263号公報に記載されている。第8図を参照して、多層基板107を有する回路装置を説明する。
ここでは、多層基板107の上面に形成された第1の配線層102Aにパッケージ105等の回路素子が実装されることで回路装置が構成されている。
多層基板107は、ガラスエポキシ樹脂から成る基材101の表面及び裏面に配線層が形成されている。ここでは、基材101の上面に第1の配線層102Aおよび第2の配線層102Bが形成されている。第1の配線層102Aと第2の配線層102Bとは、絶縁層103を介して積層されている。基材101の下面には、第3の配線層102Cおよび第4の配線層102Dが、絶縁層103を介して積層されている。また、各配線層は、絶縁層103を貫通して設けられた接続部104により所定の箇所にて接続されている。
最上層の第1の配線層102Aには、パッケージ105が固着されている。ここでは、半導体素子105Aが樹脂封止されたパッケージ105が、接続電極106を介して面実装されている。
しかしながら、上述した構成の多層基板107では、基材101が樹脂であるので、パッケージ105から発生する熱を外部に放出させることが困難であった。
更に、多層基板101の機械的強度を向上させるため、更には、放熱性を向上させるために、基材101はアルミナ等のフィラーが高充填される。ところが、多量のフィラーが混入された樹脂は脆くなる傾向にあるので、搬送の工程等に於いて、基材101にクラックが多発していた。
更には、基材101として金属コア材をメッキにより形成された導電箔を使用すると、この導電箔は機械的強度に劣るので、基材101全体の機械的強度が不足してしまう問題が発生していた。
本発明は上記問題点を鑑みて成されたものであり、その主な目的は、放熱性や機械的強度に優れた配線層を含む基板等を提供することにある。
本発明は、金属コア層と、前記金属コア層を中心に、前記金属コア層の上面および下面を被覆する絶縁層を介して積層された多層の配線層とを有し、前記金属コア層は圧延された金属から成ることを特徴とする。
本発明によれば、圧延金属は、メッキ膜と比較すると放熱性および機械的強度に優れた材料である。このような材料を、配線基板全体の機械的強度を担う金属コアとして採用することで、配線基板の上面に載置された回路素子から発生した熱は、金属コアを主材料とする配線基板を経由して良好に外部に放出される。
更に、金属コアを上面および下面から分離して多数個の導電パターンにする時、仮に第10図に示す様に、上面の分離溝を浅くすれば、チップ下の金属コアは、上部の平面的サイズが大で下部のサイズが小さくなる。よって実装されるチップサイズに沿って形成でき、過渡的な熱を金属コアに溜めることができる。
第1図は本発明の回路装置を示す図であり、(A)は断面図であり、(B)は拡大された断面図であり、第2図は本発明の回路装置を示す図であり、(A)−(D)は配線基板に含まれる各層を示す平面図であり、第3図は本発明の回路装置を示す断面図であり、第4図は本発明の回路装置の製造方法を示す図であり、(A)−(D)は断面図であり、第5図は本発明の回路装置の製造方法を示す図であり、(A)−(C)は断面図であり、(D)は拡大された断面図であり、第6図は本発明の回路装置の製造方法を示す断面図であり、第7図は本発明の製造方法に適用可能な板状体の構成を示す図であり、(A)および(B)は平面図であり、(C)および(D)は断面図であり、第8図は背景技術の多層基板の構成および製造方法を示す断面図であり、第9図は分離溝に回路素子を埋め込んだ構造を説明する図であり、第10図は金属コア層の上下の分離溝のサイズが異なる時の状態を説明する図であり、第11図は基板に実装される半導体素子の熱的結合の仕方を説明する図である。
符号の説明
10A 回路装置 53 レジスト
10B 回路装置 54 第2導電膜
11 レジスト 56 露出孔
12 導電パターン 58 露出孔
13 レジスト 80 板状体
14 第1絶縁層 81 ユニット
16 第2絶縁層 82 アライメントマーク
18 第1配線層 83 貫通孔
19 金属細線 84 第1支持部
20 第2配線層 85 第2支持部
21 孔部 86 ブロック
22 分離溝 87 延長線
23 メッキ膜 88 導電膜
24 第1分離溝 89 スリット
25 結晶粒 91 第1導電膜
26 第2分離溝 92 第2導電膜
27 結晶粒 101 基材
28 層間接続部 102A 第1の配線層
30 層間接続部 102B 第2の配線層
31 外部電極 102C 第3の配線層
32 半導体素子 102D 第4の配線層
33 封止樹脂 103 絶縁層
34 チップ素子 104 接続部
41 レジスト 105 パッケージ
45 配線基盤 105A 半導体素子
50 導電箔 106 接続電極
51 絶縁層 107 多層基板
52 第1導電膜
<第1の実施の形態>
本形態では、第1図から第3図を参照して、本形態の回路装置の構成を説明する。
第1図(A)を参照して、回路装置10Aは、金属コア層を有する配線基板45の上面に半導体素子32等の回路素子が実装されて構成されている。更に、配線基板45は、金属コア層として機能する導電パターン12と、第1絶縁層14を介して導電パターン12の上面に積層された第1配線層18と、第2絶縁層16を介して導電パターン12の下面に積層された第2配線層20とを主要に具備している。そして、本実施の形態では、金属コアである導電パターン12の材料として、圧延された金属である圧延金属を採用することで、回路装置10Aを構成する配線基板45の放熱性および機械的強度を向上させている。尚、図では、コア層12を中心に上と下に一層ずつの配線層18、20が形成されているが、上と下に夫々複数の配線層が形成されても良い。
導電パターン12は、配線基板45全体の機械的強度を担い且つ放熱性を向上させる金属コア層として機能している。従って、導電パターン12は、他の配線層よりも厚く形成され、その厚みは例えば100μm〜200μm程度である。導電パターン12の材料としては圧延加工された金属箔が採用され、具体的な材料としては、銅(Cu)またはアルミニウム(Al)を主材料とする金属、合金等を採用することができる。
特に、導電パターン12の材料として圧延された銅箔等の圧延金属を採用すると、導電パターン12の機械的強度や放熱性を更に向上させることができる。圧延金属は、メッキ膜と比較すると熱伝導率が数%程度優れており、メッキ膜よりも剛性に優れている。更に、導電パターン12の材料である圧延銅箔等の圧延金属に、不純物を数重量%程度添加すると、その剛性を更に高めることができる。この不純物としては、ニッケル(Ni)、シリコン(Si)、亜鉛(Zn)、クロム(Cr)、鉄(Fe)またはリン(P)のいずれか、または、これらの2つ以上の組み合わせが考えられる。
導電パターン12同士は、第1分離溝24および第2分離溝26から成る分離溝22により所定の間隔で等間隔に離間されている。分離溝22の幅は例えば100μm〜150μm程度である。ここで、第1分離溝24は導電パターン12の材料である導電箔を上面から選択的にハーフエッチングすることにより設けられ、第2分離溝26はこの導電箔の裏面を選択的にエッチングすることにより設けられる。また、第1分離溝24には、導電パターン12の上面を被覆する第1絶縁層14が充填され、第2分離溝26には導電パターン12の下面を被覆する第2絶縁層16が充填される。
更に、ここでは、各々が物理的にも電気的にも分離された導電パターン12により金属コアが構成されているが、パターニングされていない所謂ベタの導電箔により金属コアが構成されても良い。この場合も、金属コアとして圧延金属が採用される。
また、第1分離溝24および第2分離溝26の側面は湾曲形状となっており、内部に充填される各絶縁層との密着強度が向上されている。等方性のウェットエッチングにより、中央部付近は括れた構成(導電パターン12の側面が外側に突出する構成)となる。このことによっても、第1絶縁層14および第2絶縁層16と導電パターン12との密着強度が向上されている。
第1絶縁層14および第2絶縁層16は、導電パターン12の上面および下面を被覆している。また、第1絶縁層14は第1分離溝24に充填され、第2絶縁層16は第2分離溝26に充填されている。第1絶縁層14および第2絶縁層16が導電パターン12を被覆する厚みは、例えば50μm〜100μm程度である。更に、第1絶縁層14および第2絶縁層16の材料としては、エポキシ樹脂等の熱硬化性樹脂や、ポリエチレン樹脂等の熱可塑性樹脂を採用することができる。
更に、繊維状または粒子状のフィラーが充填された樹脂材料を第1絶縁層14および第2絶縁層16の材料として採用すると、これらの樹脂層の熱抵抗が低減されて、配線基板45の放熱性を向上させることができる。フィラーの材料としてはアルミナ、シリコン酸化物またはシリコン窒化物を採用することができる。また、これらのフィラーが第1絶縁層14および第2絶縁層16に混入されることにより、各絶縁層の熱膨張係数が導電パターン12等の導電材料に接近して、温度変化が作用した際の配線基板45の反りが抑制される。
第1配線層18は、第1絶縁層14の上面に形成された配線層であり、第1絶縁層14の上面に貼着された導電膜またはメッキ膜を選択的にエッチングして形成される。薄い導電膜等をエッチングしてパターニングされるため、第1配線層18は微細化が可能であり、その配線幅は20μm〜50μm程度に細くすることができる。また、第1配線層18は、第1絶縁層14を貫通して設けた層間接続部28を経由して、導電パターン12と電気的に接続される。
また、第1配線層18には、チップ素子34(第2図参照)や半導体素子32等の回路素子が電気的に接続される。チップ素子34は両端の電極が半田等の導電性の接合材料を介して固着されている。LSIやトランジスタ等である半導体素子32は、以下の方法で実装される。BIPまたはMOS型のディスクリートTRは、半導体基板裏面が電流の流出または流入電極であるため、ランドとなる配線層18に導電性固着材17を介して実装される。また少なくとも1つの接続部28を介して金属コア12と電気的に接続される。これらのTRは、大電流とともに熱が大量に発生するが、金属コア材が厚く、ヒートシンクとしての機能を持たせることができる。エアコン、冷蔵庫または洗濯機等のインバータは、2つの直列接続のTRが3つ並列に接続され、この3つの並列接続部分のGND側を金属コアと接続すれば、放熱性の優れた基板を採用した回路装置が実現できる。一方、LSIは、半導体基板がアースまたはフローティングの二通りあり、しかもFace down、またはFace upで実装される。Face downの場合、第1配線層18は、LSIのパッドと対応して配置され、この時は、層間接続部28は、形成されない。金属コア層12は、単なるヒートシンクとして採用される。また半導体チップの裏面は、金属細線または導電板が採用され、第1配線層18の一つとなる電極に接続される。Face upの場合、前記TRと同様な接続が行われ、LSIのパッド電極と配線層の一つである電極とが金属細線で接続される。
第2配線層20は、第2絶縁層16の下面に形成された配線層であり、上記した第1配線層18と同様に、配線幅を20μm〜50μm程度に細くすることができる。また、第2配線層20は、第2絶縁層16を貫通して設けた層間接続部30を介して、導電パターン12の下面と導通している。第2配線層20には、半田等の導電性接着材から成る外部電極を溶着させても良い。更に、層間接続部30がヒートシンクとしての金属コア層12と接続されれば、熱はこの接続部を介して、外部へ放出することができる。第1図(A)の半導体素子32は、金属コア層12と接続され、熱は接続部28、コア層12および接続部30を介して外部へ放出されることがわかる。
ここで、上記した第1配線層18および第2配線層20の材料としては、銅またはアルミニウム等を主材料とする圧延導電箔、メッキ膜または圧延導電箔とメッキ膜とを積層させた導電箔が採用できる。これらの配線層は、薄い導電膜を選択的にエッチングして設けられるので、金属コアである導電パターン12よりも微細に形成可能である。
層間接続部28および層間接続部30は、絶縁層14、16の孔部に形成されたメッキ膜から成り、各配線層と導電パターンとを接続する働きを有する。ここでは、第1絶縁層14を貫通して設けた層間接続部28により第1配線層18と導電パターン12とが接続される。また、第2絶縁層16を貫通して設けた層間接続部30により、第2配線層20と導電パターン12とが接続される。ここで、各層間接続部は、電気信号が通過する経路して機能しても良いし、電気信号が通過しない所謂ダミーのものでも良い。どちらにしても層間接続部28を熱が通過するサーマルビアホールとして用いることができる。更に、層間接続部28および層間接続部30の材料としては、メッキ膜以外も採用可能であり、例えば、半田、銀ペースト等の導電性接着材料を採用することができる。
上記した第1配線層18と第2配線層20とは、層間接続部28等を経由して導通させることができる。この場合は、第1配線層18→層間接続部28→導電パターン12→層間接続部30→第2配線層20の経路で、両配線層が電気的に接続される。
ここで、上記した第1配線層18および第2配線層20は、外部と接続される箇所や回路素子が実装される箇所を除いて、樹脂膜から成るソルダーレジストにより被覆されても良い。ここでは、第1図(A)を参照して、最下層の第2配線層20は略全面的にレジスト13により被覆され、局所的にレジスト13が除去されることで、第2配線層20が部分的に露出している。更に、レジスト13から露出する第2配線層20の下面には、半田等から成る外部電極31が溶着されている。また、第1配線層18の上面はレジスト11により被覆されており、部分的にレジスト11が除去された部分から第1配線層18が露出して、半導体素子32等の回路素子が電気的に接続されている。更に、両レジストから露出する第1配線層18および第2配線層20の表面は、ボンディング性を向上させるために、金メッキ膜により被覆されても良い。
尚、ここでは、第1配線層18、導電パターン12および第2配線層20から成る3層の多層配線が例示されているが、絶縁層を介して更に多層の配線層を積層させることにより、4層以上の配線層が構築されても良い。
本形態の回路装置10Aは、半導体素子32やチップ素子34等の多数の回路素子が内蔵されるSIP型のものである。従って、一つの半導体素子が内蔵されるディスクリート型のものと比較すると、本形態の回路装置10Aは、装置全体の発熱量は非常に大きく、より大規模且つ複雑な電気回路が内蔵される。このことから、金属コア層である導電パターン12を互いに分離して電位を異ならせることで、放熱性の向上以外の機能を金属コア層に持たせることが可能となり、装置全体の高機能化および小型化を実現できる。
更に、導電パターン12は、上面および下面がサーマルビアとして機能する層間接続部28、層間接続部30を介して各配線層と熱的に結合されて、放熱を向上させるためのパターンとして用いられても良い。ここでは、半導体素子32の下方に複数のサーマルビアホールとなる層間接続部28が設けられており、半導体素子32はサーマルビアホールを介して直下のランド状の導電パターン12と熱的に結合されている。このことにより、半導体素子32として発熱量が大きいパワー系のトランジスタが採用されても、発生する多量の熱は、サーマルビアホールおよび導電パターン12を経由して外部に良好に放出される。更に、ランド状の導電パターン12の下方には、多数の層間接続部30が形成されることで、ランド状の導電パターン12とその下方の第2配線層20とが熱的に結合される。
第1図(B)を参照して、層間接続部28および導電パターン12を構成する材料に関して説明する。本実施の形態では、金属コアである導電パターン12は、主面の方向に対して横方向に長い結晶粒25から構成され、層間接続部28は主面の方向に対して垂直な方向に長い結晶粒27から成る。特に、導電パターン12を結晶粒25の集合体である圧延銅箔により構成することで、導電パターン12の熱の伝導性を向上させることができる。
層間接続部28は、第1絶縁層14を厚み方向に貫通して設けた孔部21の内壁、およびその孔の周囲に付着させたメッキ膜23から成る。メッキ膜23の厚みは、例えば2μmから10μm程度である。具体的には、メッキ膜23は、孔部21の底部に露出する導電パターン12の上面、第1絶縁層14から成る孔部21の側壁、孔21の周囲に付着されている。メッキ膜23は、無電解メッキ法または電解メッキ法(またはこれらの組み合わせ)により、多数の結晶粒27を何層も成長させることにより形成され、各面に対して垂直な方向に長軸を有している。即ち、大多数の結晶粒27は、メッキ膜23の主面に対して平行な方向の大きさよりも、メッキ膜23の主面に対して垂直な方向の大きさの方が大きい。例えば、第1図(B)を参照すると、導電パターン12の上面を被覆するメッキ膜23を構成する結晶粒27は、縦方向に細長く形成されている。このような構成のメッキ膜23は、圧延の膜により形成された金属と比較して熱伝導性に若干劣る。
よって、できる限り圧延の膜を使い、少しでも多くの熱を外部に放出させることができる。電話等の携帯機器は、軽薄短小の軽薄が進んでいる。つまり限界に来ている厚みで、従来にない熱を放出する必要があり、この様なケースには適するものである。
導電パターン12は、上述したように圧延加工された圧延銅箔をエッチング加工することにより形成され、導電パターン12を構成する結晶粒25は、横方向に長軸を有し、何層も積層された構成となっている。即ち、導電パターン12を構成する大部分の結晶粒25の形状は、導電パターン12の主面に対して平行な方向の大きさが、導電パターン12の主面に対して垂直な方向よりも大きくなっている。このような構成の圧延銅箔から、金属コアである導電パターン12を構成することで、導電パターン12の放熱性および機械的強度が向上される。
特に、本実施の形態では、熱伝導性に若干劣るメッキ膜により層間接続部28を構成しているが、熱伝導性に優れる圧延銅箔を導電パターン12の材料として採用することで、全体的な放熱性を良好にしている。更に、第1図(A)を参照して、金属コアである導電パターン12は分離溝22により分離されているので、パターニングされていないベタの金属コア層と比較すると、全体的な面積が少ない分、熱伝導性が低下する恐れがある。本形態では、圧延銅箔を導電パターン12の材料とすることで、個々の導電パターン12の放熱性を向上させて、全体的な放熱性の低下を抑止している。
また、導電パターン12の下面と第2配線層20とを接続する層間接続部30の構成も、上述した層間接続部28と同様であり、第2絶縁層16を貫通して設けた孔部の内壁に設けたメッキ膜により形成される。
第2図を参照して、次に、上述した配線基板45に含まれる各層の構成を説明する。第2図(A)は第1配線層18の平面図であり、第2図(B)は回路素子が実装された状態の第1配線層18の平面図であり、第2図(C)は導電パターン12の平面図であり、第2図(D)は第2配線層20の平面図である。
第2図(A)を参照して、最上層に位置する第1配線層18は、回路素子が固着されるダイパッドや、金属細線が接続されるボンディングパットを構成している。半導体素子等の回路素子が実装されるダイパッド形状の第1配線層18には、複数個(たとえば6個)の層間接続部28が形成されて、下層の導電パターン12と接続されている。更に、第1配線層18は、回路素子が接続される領域および金属細線が接続される領域を除いて、レジスト11により被覆されている。ここでは、レジスト11により被覆される領域をドットのハッチングで示している。ダイパッドと成る第1配線層18に関しては、回路素子が実装される領域がレジスト11により被覆されずに外部に露出している。更に、ボンディングパットとなる第1配線層18に関しては、金属細線と接続される領域がレジスト11により被覆されずに外部に露出し、レジストに被覆される領域に層間接続部28が設けられる。
第2図(B)を参照して、上述した構成の第1配線層18には、半導体素子32およびチップ素子34が、半田等の導電性接着剤を介して接続されている。半導体素子32の裏面は、ダイパッド状の第1配線層18に、導電性または絶縁性の接着剤を介して固着されている。半導体素子32の上面の電極は、ボンディングパッドの役割を有する第1配線層18と金属細線19を経由して接続される。
第2図(C)に、配線基板45に埋め込まれる導電パターン12の平面的な形状の一例を示す。ここでは、略等間隔の分離溝22により、多数個の導電パターン12が離間されている。換言すると分離溝22に充填された第1絶縁層14および第2絶縁層16(第1図(A)参照)により各導電パターン12同士は電気的に分離(絶縁)されている。従って、各導電パターン12を層間接続部28、30(第1図(A)参照)を経由して、第1配線層18または第2配線層20と接続することで、各導電パターン12の電位を異ならせることができる。例えば、これらの導電パターン12は、第1配線層18と第2配線層20に入出力される電気信号が通過する信号パターンとして用いられても良いし、所定の箇所にて固定電位(例えば電源電位や接地電位)を取り出すためのパターンとして用いられても良い。
更にまた、金属コア層である導電パターン12の外周端部は、第1絶縁層14および第2絶縁層16からなる配線基板45の外周端部(ここでは外周端部は点線で示されている)から内側に位置している。このように、導電パターン12の外周端部を、配線基板45の外周端部よりも内側に位置させることで、最も外側の導電パターン12の側面を樹脂材料により被覆して外部に露出させないことが可能となり、導電パターン12と外部とのショートを防止することができる。換言すると、全ての導電パターン12が絶縁層51により包み込まれて外部に露出しない構造が実現され、導電パターン12を外部から絶縁することができる。また、本実施の形態では、第1配線層18および第2配線層20も配線基板の外周端部よりも内側に位置している。
第2図(D)を参照して、第2配線層20は、下面に外部電極31が設けられる部分を除外した領域が、レジスト13により被覆されている。ここで、各第2配線層20は、層間接続部30(第1図(A)参照)を介して、導電パターン12の下面と接続されている。
また、上記した配線基板45に於いては、各層の残存率(基板全体の面積に対するパターンまたは配線層の面積の比率)は、略一定にした方がよい。例えば、第1配線層18、導電パターン12および第2配線層20の残存率は、80%±10%程度が好ましい。このように各層の残存率を略一定にすることで、ワイヤボンディングの工程等の加熱が伴う工程に於ける、配線基板45の反り上がりを防止することができる。また、金属コア層がパターニングされていないベタのものである場合は、第1配線層18および第2配線層20の残存率を上記した範囲で略同等にしたらよい。
更に、基板全体の放熱性を考慮すると、第1配線層18等の方が、第1絶縁層14等よりも熱伝導率が良いので、第1配線層18等の各層の残存率は高い方がよい。例えば、第1配線層18、導電パターン12および第2配線層20の残存率は、50%以上が好ましく、更に好ましいのは70%以上であり、特に好ましいのは80%以上である。このように第1配線層18等の各層の残存率を大きくすることで、定常熱抵抗を小さくし、半導体素子32等の回路素子から発生する熱を、配線基板45を経由して良好に外部に放出させることができる。
第3図の断面図を参照して、次に、他の形態の回路装置10Bの構成を説明する。回路装置10Bの構成は、封止樹脂33を具備している点が他の上述した回路装置と異なる。ここでは、チップ素子34、半導体素子32および配線基板45の上面が被覆されるように、封止樹脂33が形成されている。封止樹脂33は、熱可塑性樹脂を用いたインジェクションモールド、熱硬化性樹脂を用いたトランスファーモールド、ポッティング等により形成される。
<第2の実施の形態>
本形態では、第4図から第6図を参照して、第1図の回路装置10Aを製造する方法を説明する。ここで、第3図に示す回路装置10Bを製造する場合は、以下の工程に加えて、封止樹脂を形成する工程が必要とされる。
第4図(A)を参照して、先ず、導電箔50の表面を部分的にエッチングすることにより第1分離溝24を形成する。導電箔50は、銅またはアルミニウムを主材料とする金属もしくは合金から成り、その厚みは例えば100μm〜200μm程度である。また、圧延金属は機械的強度に優れているため、製造工程の途中段階に於いて基板の割れや変形を抑制することができる。導電箔50を構成する圧延金属の具体的な組成は、第1の実施の形態で説明した導電パターン12と同様である。更に、圧延金属は、メッキ膜と比較すると熱伝導性に優れているので、配線基板や回路装置の全体的な放熱特性を向上させることができる。
ここでは、第1分離溝24が形成される予定の領域を除外した導電箔50の上面をレジスト(不図示)にて被覆した後に、このレジストをエッチングマスクとして用いて導電箔50を上面からエッチングしている。本工程では、塩化鉄または塩化銅を含むエッチャントを用いて、導電箔50をウェットエッチングする。
本工程で形成される第1分離溝24の深さは、導電箔50の厚みの半分程度が好適である。このことにより、等方性に進行するウェットエッチングで形成される第1分離溝24および第2分離溝26により分離溝22を構成でき、分離溝22の幅を分離溝の厚みの半分程度に狭くすることができる(第4図(C)参照)。結果的に、配線基板全体に占める導電パターンの面積が増大し、配線基板の機械的強度および放熱特性が向上される。
例えば、導電箔50の厚みが100μm〜200μmの範囲であれば、第1分離溝24の深さは50μm〜100μm程度でよい。また、本工程のウェットエッチングが等方性に進行することを考慮すると、導電箔50の厚みに応じて、第1分離溝24の幅は50μm〜100μmとなる。
上記工程により第1分離溝24が形成された後に、エッチングマスクとして用いた不図示のレジストは導電箔50から剥離されて除去される。
第4図(B)を参照して、次に、第1分離溝24に充填されるように導電箔50の上面を第1絶縁層14により被覆して、第1絶縁層14の上面に第1導電膜52を貼着する。第1絶縁層14の製造方法としては、半固形状または液状の樹脂材料を導電箔50の上面に塗布した後に加熱硬化しても良いし、フィルム状の樹脂材料を導電箔50の上面に真空プレスで密着させても良い。本工程では、第1分離溝24は導電箔50を貫通せずに厚み方向の途中で終端しているので、液状または半固形状の第1絶縁層14を導電箔50に塗布しても、第1分離溝24からの樹脂材料の漏れ等の問題は発生しない。
第1分離溝24の側面はウェットエッチングにより形成される湾曲面と成っているので、第1絶縁層14は第1分離溝24の側面と嵌合して、両者の密着強度は強固である。
更に、第1絶縁層14の上面は全面的に第1導電膜52により被覆される。ここで、第1導電膜52が貼着された第1絶縁層14を、導電箔50に積層させても良いし、第1絶縁層14が導電箔50に密着された後に、第1導電膜52を第1絶縁層14に貼着しても良い。また、第1導電膜52は、圧延金属から構成しても良いしメッキ法により形成されても良い。第1導電膜52の厚みは、例えば20μm〜50μm程度である。更には、第1導電膜52は、後述する層間接続部を形成する工程にて、層間接続部と共にメッキ膜として形成されても良い。
ここで、第1絶縁層14を構成する樹脂材料としては、熱硬化性樹脂または熱可塑性樹脂の両方が採用可能である。また、繊維状または粒子状のフィラーが混入された樹脂材料を第1絶縁層14として採用しても良い。導電箔50の上面を被覆する第1絶縁層14の厚みは、例えば50μm〜100μm程度である。
第4図(C)を参照して、次に、導電箔50の裏面から選択的にエッチングして第2分離溝26を形成して、導電箔50を分離して各導電パターン12を得る。具体的な方法は、先ず、第1分離溝24に対応する領域の導電箔50の裏面が露出されるようにレジスト(不図示)を形成する。次に、不図示のレジストから露出する部分の導電箔50の裏面をウェットエッチングして、第2分離溝26を形成する。ここでは、第1分離溝24に充填された第1絶縁層14が露出するまで、ウェットエッチングにより第2分離溝26が形成される。
第1分離溝24の深さと第2分離溝26の深さとを加算した距離は、導電箔50の厚み以上である必要がある。これは、第1絶縁層14を、確実に第2分離溝26から露出させるためである。
上記工程により、第2図(C)に示すような形状の導電パターン12が得られる。
ここで、第2分離溝26は必ずしも設けられる必要はない。例えば、本工程でエッチングマスクを用いずに導電箔50を裏面から全面的に除去して、第1分離溝24に充填された第1絶縁層14を下方に露出させても良い。この場合は、第1分離溝24のみによって導電パターン12が分離される。しかしながら、上述したように第1分離溝24および第2分離溝26により分離溝22を構成することで、分離溝22の横方向の幅を狭くすることが可能になり、更に、より厚い導電パターン12を得ることができる。
第4図(D)を参照して、次に、導電パターン12の裏面を第2絶縁層16により被覆し、第2絶縁層16の表面に第2導電膜54を貼着する。ここでは、導電パターン12の下面が被覆され、更に第2分離溝26が充填されるように第2絶縁層16が形成される。第2絶縁層16の厚み、組成および形成方法は、上述した第1絶縁層14と同様でよい。更に、第2絶縁層16の下面に形成される第2導電膜54の厚み、組成および形成方法も、上述した第1導電膜52と同様でよい。例えば、第2導電膜54を本工程にて形成せずに、後の工程にて層間接続部と共に形成しても良い。
第5図(A)を参照して、次に、導電パターン12と接続される予定の領域の第1導電膜52および第2導電膜54を部分的に除去する。具体的には、第1導電膜52の上面全域にエッチングマスクとして機能するレジスト41を塗布した後に、露光・現像の処理を行い、導電パターン12と接続される箇所の第1導電膜52の表面を露出させる。更に、ウェットエッチングを行い、レジスト41から露出する第1導電膜52を除去する。同様の工程を、第2導電膜54に対しても行い、第2導電膜54を部分的に除去する。本工程が終了した後に、レジスト41は剥離して除去される。
第5図(B)を参照して、次に、第1導電膜52をマスクとして用いたレーザー処理を行い、第1導電膜52の露出部から露出する第1絶縁層14を除去して、露出孔56を形成する。ここでは、露出孔56の底部から導電パターン12の上面が露出するように、第1導電膜52から露出する第1絶縁層14をレーザーエッチングする。更に、本工程では、第2導電膜54から露出する第2絶縁層16を除去して、底部に導電パターン12が露出する露出孔58を形成する。本工程のレーザー照射により、露出孔56等の底部に蒸発された樹脂材料等の残渣が残存する場合は、デスミア処理を行ってこの残渣を除去する。本工程で形成される露出孔56等の側面は、外側に向かって開口面積が増大する傾斜面である。従って、メッキ処理を行う次工程にて、露出孔56内部に於けるメッキ液の流動が促進され、露出孔56の内壁に容易にメッキ膜が付着できる利点がある。
第5図(C)を参照して、次に、露出孔56の内部に層間接続部28等を形成して、各配線層と導電パターンとを導通させる。層間接続部28は、メッキ法により露出孔56内部に形成される金属膜から構成しても良いし、半田や導電性樹脂ペースト等の導電材料を露出孔56に埋め込んでも良い。メッキ法により層間接続部28が形成される場合は、先ず、無電解メッキ法による薄い金属膜(シード層)を少なくとも露出孔56の内壁に設けた後に、このシード層に電圧を印加して電解メッキ法により厚みが数μm程度の銅から成るメッキ膜を形成する。同様の方法により、第2絶縁層16を貫通する露出孔58の内壁に、層間接続部30を設ける。ここで、フィリングメッキを行うと、露出孔56、露出孔58が埋め込まれるようにメッキ膜を生成することができる。または、本工程では、層間接続部28、30を形成する際に、第1導電膜52、第2導電膜54の上面も上記したメッキ膜により被覆されて厚みが増す。更に、本工程に於いて、層間接続部28、30と共に、メッキ膜からなる第1導電膜52および第2導電膜54を形成しても良い。この場合、厚みが薄い第1導電膜52等が形成され、微細な配線を構成することが可能となる。
層間接続部28、30が形成された後に、第1導電膜52および第2導電膜54を選択的にエッチングして、第1配線層18および第2配線層20をパターニングする。第1導電膜52および第2導電膜54の厚みは例えば10μm程度で薄いため、その配線幅は20μm〜50μm程度に微細にすることができる。
なお、ここでは、導電パターン12の上方に第1配線層18が積層され、下方に第2配線層20が積層されて3層の多層配線が実現されているが、絶縁層を介して更に配線層を積層させることにより、4層以上の配線層を実現しても良い。積層される配線層の数を増加させることにより、より大規模な電気回路を配線基板に組み込むことができる。
第5図(D)を参照して、上述した工程にて形成される層間接続部28の詳細を説明する。ここでは、第1絶縁層14を部分的に貫通して設けた露出孔56の底面および側面が少なくとも被覆されるようにメッキ膜23が形成されることで、層間接続部28が設けられている。更に本工程では、第1配線層18(第1導電膜52)の上面もメッキ膜23により被覆されて厚みが増す。第1の実施の形態にて説明したように、メッキ膜23を構成する各結晶粒27は、メッキ膜23が付着する面に対して垂直な方向に長軸を有する。更に、圧延金属と比較するとメッキ膜23は緻密さに劣るので、層間接続部28の熱抵抗は若干高くなる。一方、導電パターン12は、上述したように圧延金属からなり、導電パターン12を構成する結晶粒25は、導電パターン12の主面の方向に対して平行に長軸を有している。すなわち、結晶粒25は、導電パターン12の主面に対して平行な方向な方向の大きさが、導電パターン12の主面に対して垂直な方向よりも大きな形状となっている。このような構成により、導電パターン12は屈曲性等の機械的特性に優れ、熱伝導性に優れたものとなっている。
上記工程が終了した後は、回路素子の実装や外部との接続が行われる箇所を除いて、第1配線層18および第2配線層20を、樹脂膜から成るソルダーレジストにより被覆しても良い。
第6図を参照して、次に、第1配線層18に回路素子を実装して電気的に接続する。ここでは、チップ素子34が半田等の接合材を介して第1配線層18に接続される。更に、LSI等である半導体素子32の裏面が接合材を介してランド状の第1配線層18に実装され、表面の電極は金属細線を介して第1配線層18と接続される。
更に、第2配線層20が被覆されるようにレジスト53を形成した後に、部分的に第2配線層20が露出されるようにレジスト53を除去し、露出する部分の第2配線層20に半田から成る外部電極31を溶着する。その後に、一点鎖線が示された箇所で、各ユニットに配線基板45を分離する。また、半導体素子32等が被覆されるように封止樹脂を配線基板45の上面に形成した後に、上記分離の工程を行っても良い。本工程に於いて、レジスト53から露出する各配線層は、金メッキ膜により被覆されても良い。
本工程では、分離溝22が形成された箇所で(即ち、導電パターン12や第1配線層18等が存在しない場所で)、配線基板45を分離しているので、ダイシングソー等の切除手段の摩耗を抑制して、分離を行うことができる。また、銅等の導電材料を分離しないので、分離に伴うバリの発生も抑制される。
上記工程により、例えば、第1図に構成を示す回路装置10Aが製造される。
ここで、上記の説明では膜状の導電膜(第1導電膜52および第2導電膜54)をエッチングすることにより配線層を形成したが、導電膜に替えてメッキ膜を用いることもできる。この場合は、第1導電膜52および第2導電膜54は設けられずに、第5図(B)に示す露出孔56等を形成した後に、メッキ法により第1絶縁層14および第2絶縁層16を被覆する金属膜を設ける。その後にこの金属膜を選択的にエッチングして、第5図(C)に示す第1配線層18および第2配線層20を形成する。このメッキ膜により配線層を設ける製造方法によると、厚みが5μm〜10μm程度の薄い金属膜をエッチングすることにより配線層を形成するので、幅が40μm程度以下の微細な配線層を構成することができる。
<第3の実施の形態>
本形態では、実際の製造工程にて、上記した配線基板45の材料として用いられる板状体80の構成を説明する。第7図(A)は板状体80を全体的に示す平面図であり、第7図(B)は板状体80に含まれる1つのブロック86を拡大した平面図であり、第7図(C)はブロック86の内部における板状体80の断面図であり、第7図(D)は支持部に於ける板状体80の断面図である。
第7図(A)を参照して、本形態の板状体80は、金属コア層12を中心にして、その表裏に複数の配線層が絶縁層を介して積層されて構成されており、複数個のブロック86が離間してマトリックス状に配置された短冊形状のものである。更に、ブロック86は支持部により互いに連結されて一枚の板状と成っている。この支持部は、複数のブロック86を外側から枠状に支持する第1支持部84と、各ブロック86どうしの間に位置してブロック86どうしを連結させる第2支持部85とから成る。ここでは、1つの板状体80に、5個のブロック86が等間隔に離間して配置されているが、板状体80の内部にマトリックス状(行列状)に複数のブロック86が配置されても良い。
第7図(B)は1つのブロック86を拡大して示す平面図であり、この図に於いて斜線のハッチングにより示される領域は銅等の導電材料から成る部位であり、細かいドットのハッチングにより示される領域は各配線層同士の間に介在する絶縁層が露出する部位であり、白抜きの領域は板状体80が厚み方向に貫通して除去された部位である。
ブロック86は、等間隔に離間されてマトリックス状に配置された複数のユニット81から構成されている。ここで、ユニット81とは1つの回路装置を構成する部位である。図では、縦方向に3個のユニット81が配列され、横方向に3個のユニット81が配列され、合計で9個のユニット81により1つのブロック86が構成されている。ここで、1つのブロック86に設けられるユニット81の数は任意であり、数十個〜数百個のユニット81が1つのブロック86の内部に配置されても良い。ユニット81どうしが離間する距離(L1)は、例えば100μmから500μm程度である。
上述したように、ブロック86は支持部により支持されており、具体的には、ブロック86の上側側辺および下側側辺は、第1支持部84により支持されている。更に、ブロック86の左側側辺および右側側辺は、第2支持部85により支持されている。各支持部は、ブロック86の内部と同様に、導電性材料から成る導電膜が絶縁層を介して積層された構成となっており、この構成は第7図(D)を参照して後述する。
スリット89は、第2支持部85が設けられた領域の板状体80を部分的に除去して設けられている。スリット89を設けることにより、モールド工程や実装工程に於いて板状体80が加熱されて熱応力が発生しても、スリット89が変形することによりこの応力が吸収され、板状体80に生じる変形を小さくすることができる。
貫通孔83は、第1支持部84が設けられた領域の板状体80を厚み方向に円状に貫通して設けられている。貫通孔83は、回路装置を製造する際に板状体80の位置決めや搬送を行う際に用いられる。例えば、回路装置製造用機械の突起部を貫通孔83に挿入して移動させることで、板状体80の輸送や位置決めを行うことができる。ここでは、第1支持部84の導電膜88が設けられた領域を貫通して貫通孔83が形成されている。
アライメントマーク82は、最上層または最下層の配線層の一部から成り、回路装置の製造工程に於いて各ユニット81を分離するときに、位置合わせを行うために用いられるものである。ここでは、ブロック86の外周に於いて、各ユニット81の境界線の延長線87を両側から挟むように2つのアライメントマーク82が設けられている。ここで、アライメントマーク82は矩形形状であるが、アライメントマーク82の長手方向は延長線87が延在する方向と並行である。このように、ユニット81どうしの境界に対応してアライメントマーク82を設けることで、各ユニット81を分離する際の位置精度を向上させることができる。
上述したように、第1支持部84および第2支持部85は、絶縁層を介して積層された導電膜から成る。これらの支持部が積層される構造(各導電膜や絶縁層の組成や厚さ)は、ブロック86の内部と同様である。そして、第1支持部84および第2支持部85に含まれる各導電膜88は、ブロック86のユニット81どうしの境界線を延長させた延長線87の周辺に於いては除去されている。即ち、延長線87の周辺部に於ける第1支持部84および第2支持部85では、導電膜の間に介在される絶縁層のみが存在し、全ての層の導電膜88は除去されている。ここで、第1支持部84および第2支持部85に於いて、導電膜88どうしが離間する距離(L2)は、ブロック86内部にてユニット81どうしが離間する距離(L1)と同等で良く、例えば100μm〜500μm程度である。
第7図(C)を参照して、ユニット81の断面は、金属コア層として機能する厚い導電パターン12と、導電パターン12の上面を被覆する第1絶縁層14の上面に形成された第1配線層18と、導電パターン12の下面を被覆する第2絶縁層16の下面に形成された第2配線層20とから構成されている。
導電パターン12は、充分な機械的強度を有し且つ放熱性を向上させる金属コア層として機能している。従って、導電パターン12は、他の配線層よりも厚く形成され、その厚みは例えば100μm〜200μm程度である。導電パターン12の材料としては、銅を主材料とする金属、アルミニウムを主材料とする金属、合金等を採用することができる。また、導電パターン12の材料として、圧延された銅箔等の圧延金属を採用すると、導電パターン12の機械的強度や放熱性を更に向上させることができる。圧延金属は、メッキ膜と比較すると熱伝導率が数%程度優れている。
導電パターン12同士は、第1分離溝24および第2分離溝26から成る分離溝22により所定の間隔で離間されている。分離溝22の幅は例えば100μm〜300μm程度である。ここで、第1分離溝24は導電パターン12の材料である導電箔を上面から選択的にハーフエッチングすることにより設けられ、第2分離溝26はこの導電箔の裏面を選択的にエッチングすることにより設けられる。また、第1分離溝24には、導電パターン12の上面を被覆する第1絶縁層14が充填され、第2分離溝26には導電パターン12の下面を被覆する第2絶縁層16が充填される。
更に、導電パターン12は、第1の実施の形態や第2の実施の形態にて述べたように、圧延金属により形成されているので、板状体80の機械的強度は向上され、板状体80を材料として形成される回路装置の放熱性も向上される。
更に、分離溝22は、ユニット81の内部に於いて導電パターン12どうしの間に設けられるものと、ユニット81どうしの間に設けられるものに分別できる。ここで、ユニット81の内部に設けられる分離溝22よりも、ユニット81どうしの間に設けられる分離溝22の幅を広くしても良い。
第1絶縁層14および第2絶縁層16は、導電パターン12の上面および下面を被覆している。また、第1絶縁層14は第1分離溝24に充填され、第2絶縁層16は第2分離溝26に充填されている。第1絶縁層14および第2絶縁層16が導電パターン12を被覆する厚みは、例えば50μm〜100μm程度である。また、第1絶縁層14および第2絶縁層16の材料としては、エポキシ樹脂等の熱硬化性樹脂や、ポリエチレン樹脂等の熱可塑性樹脂を採用することができる。
更に、繊維状または粒子状のフィラーが充填された樹脂材料を第1絶縁層14および第2絶縁層16の材料として採用すると、これらの樹脂層の熱抵抗が低減されて、配線基板45の放熱性を向上させることができる。フィラーの材料としてはシリコン酸化物やシリコン窒化物を採用することができる。また、これらのフィラーが第1絶縁層14および第2絶縁層16に混入されることにより、絶縁層の熱膨張係数が導電パターン12等の導電材料に接近して、温度変化が作用した際の板状体80の反りが抑制される。更には、板状体80の機械的強度(特に第1支持部84と第2支持部85の機械的強度)を向上させて、回路装置の製造工程の途中段階に於ける板状体80の変形を抑止することができる。
第1配線層18は、第1絶縁層14の上面に形成された配線層であり、第1絶縁層14に貼着された導電膜またはメッキ膜を選択的にエッチングして形成される。薄い導電膜をエッチングしてパターニングされるため、第1配線層18は微細化が可能であり、その配線幅は20μm〜50μm程度に細くすることができる。また、第1配線層18は、第1絶縁層14を貫通して設けた層間接続部28を経由して、導電パターン12と電気的に接続される。
第2配線層20は、第2絶縁層16の下面に形成された配線層であり、上記した第1配線層18と同様に、配線幅を20μm〜50μm程度に細くすることができる。また、第2配線層20は、第2絶縁層16を貫通して設けた層間接続部30を介して、導電パターン12の下面と導通している。第2配線層20には、半田等の導電性接着材から成る外部電極を溶着させても良い。
層間接続部28および層間接続部30は、絶縁層を除去して設けた貫通孔に形成されたメッキ膜等の導電材料から成り、各配線層と導電パターン12とを接続する働きを有する。ここでは、第1絶縁層14を貫通して設けた層間接続部28により第1配線層18と導電パターン12とが接続される。また、第2絶縁層16を貫通して設けた層間接続部30により、第2配線層20と導電パターン12とが接続される。ここで、各層間接続部は、電気信号が通過する経路して機能しても良いし、電気信号が通過しない所謂ダミーのものでも良い。層間接続部28等が電気信号を通過させないものであっても、熱が通過するサーマルビアホールとして用いることができる。
上記した第1配線層18と第2配線層20とは、層間接続部28等を経由して導通させることができる。この場合は、第1配線層18→層間接続部28→導電パターン12→層間接続部30→第2配線層20の経路で、両配線層が電気的に接続される。更には、分離溝22に充填された絶縁層を貫通して貫通孔を設け、この貫通孔に充填された導電材料(貫通電極)により、導電パターン12を経由せずに第1配線層18と第2配線層20とが接続されても良い。
ここで、上記した第1配線層18および第2配線層20は、外部と接続される箇所や回路素子が実装される箇所(電気的接続領域)を除いて、レジスト(ソルダーレジスト)により被覆されても良い。ここでは、最下層の第2配線層20は略全面的にソルダーレジスト13により被覆され、部分的にこのレジスト13が除去されることで、第2配線層20が部分的に露出している。更に、レジスト13から露出する第1配線層18、第2配線層20の下面は、金メッキ等のメッキ膜により被覆されている。
更に、ここでは、第1配線層18、導電パターン12および第2配線層20から成る3層の多層配線が構成されているが、絶縁層を介して更に多層の配線層を積層させることにより、4層以上の配線層を構築しても良い。
更に、本形態では、第1配線層18、導電パターン12、第2配線層20により複数の配線層が構成されているが、それぞれの層はその役割に応じて異なる形状と成っている。具体的には、第1配線層18は、上面に載置される回路素子および構成される電気回路に応じて所定の形状にパターニングされる。また、導電パターン12はパターニングされてないベタの形状でも良いし、電位が異なる複数の領域が設けられるように分割されても良い。第2配線層20は、複数の外部電極が溶着されるパッド形状の領域が設けられるようにパターニングされる。
第7図(D)は、第1支持部84または第2支持部85の断面図である。この断面の基本的な構成は第7図(C)に示したものと同様であり、相違点はパターニングの形状が異なる
ことにある。ここでは、第7図(B)に示す延長線87に対応する領域のみが除去されており、他の領域の第1導電膜91、導電パターン12および第2導電膜92は除去されていない。上記したように、延長線87に対応する領域付近の第1導電膜91等を除去することで、ブロック86と共に第1支持部84および第2支持部85を切断しても、バリの発生やダイサーの摩耗が抑制されている。更に、他の領域の第1導電膜91等を除去しないでベタの状態に残すことで、第1支持部84および第2支持部85に於いて機械的強度に優れる導電材料が占める部分が大きくなり、結果的に支持部および板状体80全体の機械的強度が向上される。
上記した構成の板状体を回路装置の製造方法に適用させることにより、第7図(B)の延長線87の部分で板状体80を切断しても、切断に用いるダイサーは第1配線層18等の金属材料は切断せずに、第1絶縁層14等の絶縁材料のみを切断する。従って、ブロック86を板状体80の支持部から分離せずに、板状体80全体をダイシングシートに貼着させてダイシングを行っても、ダイサーの摩耗およびバリの発生を抑制できる。
更に、第7図(A)および第7図(B)を参照して、各ブロック86に含まれるユニット81の、板状体80の短手方向の位置は同じである。従って、第7図(B)の横方向に延在する延長線87は、板状体80に配置された複数のブロック86に於いて共通している。即ち、紙面上にて横方向に延在する延長線87沿いにダイシングを行うと、板状体80に含まれる全てのブロック86に含まれるユニット81を一度のダイシングにより分離することができる。このことにより、ユニット81を分離する工程が簡素化される。
続いて、他の応用例について説明する。
第9図は、分離溝22にLSIまたはチップ素子100を埋め込んだ例を示す。これらの素子は、第4図(A)の第1分離溝24が形成された後に接着剤を介して溝の底面に固着され、第9図(B)の如く、第1絶縁樹脂14、第1導電膜52を形成した後に、前記層間接続部と同様の孔を形成する。この孔は、LSI素子の電極パッドが露出され、第1配線層18と一緒に接続配線が形成され、回路が構成される。第9図(A)は、第4図(C)に於いて、第2分離溝26が形成されるので、チップ素子100の裏面には、金属コア材は存在しない。
一方、第9図(B)は、チップ素子100の裏面に金属コア材が存在する例である。第4図(C)に於いて、チップ裏面に相当するコア材102を残すことにより実現できる。このチップ素子100の下のコア材102は、ヒートシンクの役割を果たすことができる。また上下分離溝を有するコア材101がチップ100の全周を囲い、チップ素子100の下にコア材102が存在することで、チップ素子100を保護することができる。チップ素子100は、薄型化が進行し、クラックを誘発する恐れがある。しかしチップ素子100の側面、底面にコア材が存在することで、チップの機械的弱さをサポートすることができる。また、符号101と102で示すコア材は、第9図(C)に示すように一体と成っていても良い。
また、第9図(A)、第9図(B)を参照して、チップ素子100は絶縁層に覆われ、孔103を介して、他の回路素子と電気的に接続される。
第10図は、金属コア層12だけを取り出して図示したものである。ここでは、上下分離溝24、26のエッチング深さを、異ならせたものである。一方の溝よりも他方の溝の方が、分離溝の幅、深さともにサイズが小さくなっている。第10図では、分離溝24の方が、浅く、幅も小さい。よって分離溝が小さくなる分、コア層上部104の平面サイズは、下部105の平面サイズよりも大きくできる。よってチップ素子100の裏面にチップサイズと実質同等の平面サイズの導電パターンを配置でき、チップ素子100の熱をコア層に伝達することができる。これが上下逆になると、その分下のコア層が、チップサイズよりも大きくなるため、基板全体を拡大させしまう。ただ大きな溝25を上にさせると、溝に埋め込める回路素子の厚み、平面サイズを大きくすることができる。
第11図は、半導体素子から発生する熱をコア層に伝える方法が例示されている。第11図(A)は、実装領域に対応する絶縁層14を取り除き、露出したコア層にチップを実装したものであり、有効に熱的結合される。続いて第11図(B)では、絶縁層14の一部に孔を複数開け、第1図の層間接続部と同様にメッキ処理を施したものである。これにより形成されたアイランドは、チップ裏面と熱的結合は実現されるが、孔の面積が少ないため、熱抵抗が大となる。更に第11図(C)は、チップをフェイスダウンしたものである。この場合、チップ上の電極は多数あり、コア層とは共通接続できない。よって、絶縁層14により絶縁された電極がチップの電極と対応して設けられる。フェイスダウンであるため、高さ方向の厚みを減らせるメリットを持ち、更には若干の熱抵抗は存在するが、絶縁層14を介して金属コア層にその熱を蓄熱させることができる。この場合、裏側には、第1図と同様に層間接続部、第2配線層および半田等が形成されれば、コア層の熱を外部に放出することができる。
更に、上記した構成の基板および回路装置は、例えばエアコンディショナ等のセットの内部に備えられる。上記した構成の基板および回路装置をエアコンディショナに採用することで、エアコンディショナの動作を安定化させることができる。

Claims (8)

  1. 金属コア層と、
    前記金属コア層を中心に、前記金属コア層の上面および下面を被覆する絶縁層を介して積層された多層の配線層とを有し、
    前記金属コア層は圧延された金属から成ることを特徴とする回路素子実装用の基板。
  2. 前記金属コア層は、上面と下面から形成された分離溝により離間された導電パターンから成り、前記金属コア層の上面、下面および分離溝に前記絶縁層が充填されることで前記導電パターン同士は電気的に絶縁され、
    前記絶縁層を貫通して前記金属コア層と前記配線層とを接続する層間接続部はメッキ膜から成ることを特徴とする請求の範囲第1項に記載の回路素子実装用の基板。
  3. 一方の面に形成された前記分離溝の深さは、他方の面に形成された前記分離溝の深さよりも浅く形成されることを特徴とする請求の範囲第2項に記載の回路素子実装用の基板。
  4. 前記分離溝には回路素子が埋め込まれ、前記絶縁層にて被覆されることを特徴とする請求の範囲第3項に記載の回路素子実装用の基板。
  5. 前記配線層には、半導体素子配置領域に位置するランドおよび前記半導体素子と電気的に接続される電極があり、
    前記ランドと前記金属コア層とは、前記絶縁層が開口されて成る複数個の前記接続部が設けられることを特徴とする請求の範囲第3項に記載の回路素子実装用の基板。
  6. 請求の範囲第1項に記載の回路素子実装用の基板に、半導体素子がフェイスアップまたはフェイスダウンで実装されることを特徴とする回路装置。
  7. 前記半導体素子は、BIP型のトランジスタまたはMOS型のトランジスタで、前記半導体素子の裏面は、前記金属コア層と電気的に接続されることを特徴とする請求の範囲第6項に記載の回路装置。
  8. 請求の範囲第6項に記載の回路装置を備えたエアコンディショナであり、
    複数個の前記半導体素子が前記基板に実装されることを特徴とするエアコンディショナ。
JP2008548324A 2006-11-30 2007-11-29 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ Pending JPWO2008069260A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006324535 2006-11-30
JP2006324535 2006-11-30
PCT/JP2007/073538 WO2008069260A1 (ja) 2006-11-30 2007-11-29 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ

Publications (1)

Publication Number Publication Date
JPWO2008069260A1 true JPWO2008069260A1 (ja) 2010-03-25

Family

ID=39492138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008548324A Pending JPWO2008069260A1 (ja) 2006-11-30 2007-11-29 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ

Country Status (3)

Country Link
US (1) US8436250B2 (ja)
JP (1) JPWO2008069260A1 (ja)
WO (1) WO2008069260A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102224771B (zh) * 2008-10-31 2015-04-01 太阳诱电株式会社 印刷线路板及其制造方法
JP2010177329A (ja) * 2009-01-28 2010-08-12 Sharp Corp 樹脂複合リードフレームとその製造方法、及びその実装体
US9024446B2 (en) 2009-06-30 2015-05-05 Panasonic Intellectual Property Management Co., Ltd. Element mounting substrate and semiconductor module
KR101044127B1 (ko) 2009-11-16 2011-06-28 삼성전기주식회사 방열기판 및 그 제조방법
CN102726126A (zh) * 2010-02-01 2012-10-10 古河电气工业株式会社 车载电气连接箱用金属芯基板
JP6080353B2 (ja) * 2011-02-03 2017-02-15 東洋アルミニウム株式会社 プレススルーパックの蓋材およびプレススルーパック包装体
JP5987314B2 (ja) * 2011-12-27 2016-09-07 イビデン株式会社 プリント配線板
JP6212482B2 (ja) * 2012-04-13 2017-10-11 日本発條株式会社 銅ベース回路基板
JP6068175B2 (ja) * 2013-02-12 2017-01-25 新光電気工業株式会社 配線基板、発光装置、配線基板の製造方法及び発光装置の製造方法
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
KR101518942B1 (ko) * 2013-12-20 2015-05-11 현대자동차 주식회사 차량용 정션 박스
DE102014000126A1 (de) * 2014-01-13 2015-07-16 Auto-Kabel Management Gmbh Leiterplatte, Schaltung und Verfahren zur Herstellung einer Schaltung
JP6682741B2 (ja) * 2014-06-23 2020-04-15 サムソン エレクトロ−メカニックス カンパニーリミテッド. 回路基板及び回路基板組立体
JP6160656B2 (ja) * 2015-06-18 2017-07-12 ウシオ電機株式会社 配線基板の製造方法、配線基板及び配線基板製造装置
JP2018006450A (ja) * 2016-06-29 2018-01-11 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置
DE102016211995A1 (de) * 2016-07-01 2018-01-04 Schweizer Electronic Ag Verfahren zur Herstellung einer Leiterplatte und Leiterplatte
JP2019153668A (ja) * 2018-03-02 2019-09-12 太陽誘電株式会社 回路基板及びその製造方法
US10748831B2 (en) * 2018-05-30 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages having thermal through vias (TTV)
DE102019102666A1 (de) * 2019-02-04 2020-08-06 Schweizer Electronic Ag Dickmetall-Leiterplattenelement und Verfahren zu dessen Herstellung
WO2023157502A1 (ja) * 2022-02-16 2023-08-24 日東電工株式会社 配線回路基板およびその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6372180A (ja) * 1986-09-12 1988-04-01 ティーディーケイ株式会社 電子部品及びその製造方法
JPH05218606A (ja) * 1992-09-25 1993-08-27 Matsushita Electric Works Ltd 回路装置
JPH09289225A (ja) * 1996-04-23 1997-11-04 Mitsubishi Plastics Ind Ltd 多層金属ベース回路基板の製造方法
JP2001274034A (ja) * 2000-01-20 2001-10-05 Shinko Electric Ind Co Ltd 電子部品パッケージ
JP2004031732A (ja) * 2002-06-27 2004-01-29 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
JP2004207277A (ja) * 2002-12-20 2004-07-22 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2005311249A (ja) * 2004-04-26 2005-11-04 Taiyo Yuden Co Ltd 部品内蔵型多層基板

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
US5323036A (en) * 1992-01-21 1994-06-21 Harris Corporation Power FET with gate segments covering drain regions disposed in a hexagonal pattern
US5745333A (en) * 1994-11-21 1998-04-28 International Business Machines Corporation Laminar stackable circuit board structure with capacitor
US5539246A (en) * 1995-03-01 1996-07-23 Lsi Logic Corporation Microelectronic integrated circuit including hexagonal semiconductor "gate " device
JPH08288606A (ja) 1995-04-11 1996-11-01 Fuji Elelctrochem Co Ltd 金属コア型のプリント基板およびその製造方法および電気回路基板
US5847327A (en) * 1996-11-08 1998-12-08 W.L. Gore & Associates, Inc. Dimensionally stable core for use in high density chip packages
DE19756818A1 (de) * 1997-12-19 1999-06-24 Bosch Gmbh Robert Mehrlagen-Leiterplatte
JP3169907B2 (ja) * 1998-09-25 2001-05-28 日本電気株式会社 多層配線構造およびその製造方法
JP4295395B2 (ja) 1999-06-30 2009-07-15 富士機工電子株式会社 回路基板の製造方法及びリードフレームの製造方法
EP1122778A3 (en) * 2000-01-31 2004-04-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
US7173336B2 (en) * 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
JP3561683B2 (ja) 2000-09-04 2004-09-02 三洋電機株式会社 回路装置の製造方法
JP3609737B2 (ja) * 2001-03-22 2005-01-12 三洋電機株式会社 回路装置の製造方法
JP2002332544A (ja) 2001-05-08 2002-11-22 Hitachi Metals Ltd メタルコア基板用金属板およびその製造方法およびそれを用いたメタルコア基板、ビルドアップ基板
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
JP2003101177A (ja) 2001-09-25 2003-04-04 Hitachi Aic Inc メタルコア配線板とその製造方法、及び、かかるメタルコア配線板を利用した回路部品
US20030168249A1 (en) * 2002-02-14 2003-09-11 Ngk Spark Plug Co., Ltd. Wiring board and method for producing the same
JP2003324263A (ja) 2002-04-30 2003-11-14 Ngk Spark Plug Co Ltd プリント配線基板の製造方法
JP2003347742A (ja) * 2002-05-27 2003-12-05 Hitachi Ltd 多層回路基板とその製造法及び多層回路用基板並びに電子装置
WO2004054340A1 (ja) * 2002-12-11 2004-06-24 Dai Nippon Printing Co., Ltd. 多層配線基板およびその製造方法
JP2005129900A (ja) * 2003-09-30 2005-05-19 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP4446772B2 (ja) * 2004-03-24 2010-04-07 三洋電機株式会社 回路装置およびその製造方法
US7157646B2 (en) * 2004-07-02 2007-01-02 Endicott Interconnect Technologies, Inc. Circuitized substrate with split conductive layer, method of making same, electrical assembly utilizing same, and information handling system utilizing same
US7537965B2 (en) * 2006-06-21 2009-05-26 Delphi Technologies, Inc. Manufacturing method for a leadless multi-chip electronic module
JP5821389B2 (ja) * 2011-04-20 2015-11-24 三菱マテリアル株式会社 パワーモジュール用基板の製造方法及びパワーモジュール用基板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6372180A (ja) * 1986-09-12 1988-04-01 ティーディーケイ株式会社 電子部品及びその製造方法
JPH05218606A (ja) * 1992-09-25 1993-08-27 Matsushita Electric Works Ltd 回路装置
JPH09289225A (ja) * 1996-04-23 1997-11-04 Mitsubishi Plastics Ind Ltd 多層金属ベース回路基板の製造方法
JP2001274034A (ja) * 2000-01-20 2001-10-05 Shinko Electric Ind Co Ltd 電子部品パッケージ
JP2004031732A (ja) * 2002-06-27 2004-01-29 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
JP2004207277A (ja) * 2002-12-20 2004-07-22 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2005311249A (ja) * 2004-04-26 2005-11-04 Taiyo Yuden Co Ltd 部品内蔵型多層基板

Also Published As

Publication number Publication date
US8436250B2 (en) 2013-05-07
US20100012360A1 (en) 2010-01-21
WO2008069260A1 (ja) 2008-06-12

Similar Documents

Publication Publication Date Title
JPWO2008069260A1 (ja) 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ
US7186921B2 (en) Circuit device and manufacturing method thereof
US6462418B2 (en) Semiconductor device having improved heat radiation
US7315083B2 (en) Circuit device and manufacturing method thereof
US7405486B2 (en) Circuit device
JP4785139B2 (ja) 回路装置およびその製造方法
US20050056916A1 (en) Circuit device and manufacturing method of circuit device
JP4730426B2 (ja) 実装基板及び半導体モジュール
US20050212107A1 (en) Circuit device and manufacturing method thereof
US7439614B2 (en) Circuit device with dummy elements
US7854062B2 (en) Method for manufacturing circuit device
JP4383257B2 (ja) 回路装置およびその製造方法
JP5183045B2 (ja) 回路装置
JP2004158595A (ja) 回路装置、回路モジュールおよび回路装置の製造方法
JP2008060372A (ja) 回路装置およびその製造方法、配線基板およびその製造方法
JP5341339B2 (ja) 回路装置
JP4969072B2 (ja) 回路装置およびその製造方法
JP4592333B2 (ja) 回路装置およびその製造方法
JP2008084998A (ja) 板状体およびそれを用いた回路装置の製造方法
JP4383258B2 (ja) 回路装置の製造方法
JP3778783B2 (ja) 回路装置およびその製造方法
JP2006173376A (ja) 半導体装置及び半導体装置の製造方法
JP2004039678A (ja) 回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101028

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130626

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130711

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130730