JP4383258B2 - 回路装置の製造方法 - Google Patents

回路装置の製造方法 Download PDF

Info

Publication number
JP4383258B2
JP4383258B2 JP2004162656A JP2004162656A JP4383258B2 JP 4383258 B2 JP4383258 B2 JP 4383258B2 JP 2004162656 A JP2004162656 A JP 2004162656A JP 2004162656 A JP2004162656 A JP 2004162656A JP 4383258 B2 JP4383258 B2 JP 4383258B2
Authority
JP
Japan
Prior art keywords
hole
film
wiring layer
conductive film
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004162656A
Other languages
English (en)
Other versions
JP2005347357A (ja
Inventor
良輔 臼井
秀樹 水原
優助 五十嵐
宣久 高草木
岳史 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004162656A priority Critical patent/JP4383258B2/ja
Priority to US11/138,932 priority patent/US7565738B2/en
Publication of JP2005347357A publication Critical patent/JP2005347357A/ja
Priority to US12/352,372 priority patent/US7854062B2/en
Application granted granted Critical
Publication of JP4383258B2 publication Critical patent/JP4383258B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は回路装置の製造方法に関し、特に、絶縁層を介して積層された複数の配線層を有する回路装置の製造方法に関するものである。
図15を参照して、従来の混成集積回路装置100の構成を説明する(例えば、特許文献1を参照)。図15(A)は混成集積回路装置100の斜視図であり、図15(B)は図15(A)のX−X’線に於ける断面図である。
従来の混成集積回路装置100は、矩形の基板106と、基板106の表面に設けられた絶縁層107とを有し、この絶縁層107上には、配線層108がパターニングされている。更に、配線層108には回路素子104が固着されており、回路素子104と配線層108とは、金属線105により電気的に接続されている。配線層108と電気的に接続されたリード101は、外部に導出されている。また、混成集積回路装置100は全体が封止樹脂102で封止されている。封止樹脂102で封止する方法としては、熱可塑性樹脂を用いたインジェクションモールドと、熱硬化性樹脂を用いたトランスファーモールドとがある。
特開平6−177295号公報
しかしながら、上述した混成集積回路装置100では、単層の配線が形成されていたことから、集積可能な電気回路の規模に制限がある問題があった。この問題を解決する方法の一つとして、絶縁層を介して積層される多層の配線構造を形成する方法がある。積層された配線層同士は、絶縁層を貫通して形成された接続部により電気的に接続されている。更に、この絶縁層には、放熱性が考慮されて無機フィラーが混入されている。しかしながら、放熱性の向上のために絶縁層に多量の無機フィラーが混入された場合には、絶縁層を貫通して接続部を形成するのが困難になる問題があった。即ち、放熱性を確保した多層の配線構造を形成することが困難であった。
本発明は、上記した問題を鑑みて成されたものである。本発明の主な目的は、積層された複数の配線層同士を、絶縁層を貫通して接続するための好適な回路装置の製造方法を提供することにある。
本発明の回路装置の製造方法は、厚み方向に突出する第1の接続部を連続して有する第1の配線層を回路基板の表面に形成する工程と、フィラーを含む絶縁層を介して前記第1の配線層に第2の導電膜を積層させる工程と、前記第1の接続部が形成された領域に対応する前記第2の導電膜を部分的に除去する工程と、前記第1の接続部が埋め込まれることで薄く形成された領域の前記絶縁層を除去して貫通孔を形成し、前記貫通孔の下面に前記第1の接続部の上面を露出させる工程と、前記貫通孔に第2の接続部を形成することで、前記第2の導電膜と前記第1の配線層とを導通させる工程と、前記第2の導電膜をパターニングすることにより、第2の配線層を形成する工程とを具備することを特徴とする。
更に本発明の回路装置の製造方法は、前記絶縁層は、フィラーを含む第1の樹脂膜と、前記第1の樹脂層の上面を被覆して前記第1の樹脂膜よりも前記フィラーの含有量が少ない第2の樹脂膜とから成り、前記第1の接続部の上方に位置する前記第2の樹脂膜を除去することにより前記貫通孔を形成することを特徴とする。
更に本発明の回路装置の製造方法は、前記第2の樹脂膜には、前記フィラーが含まれないことを特徴とする。
更に本発明の回路装置の製造方法は、前記貫通孔の形成は、部分的に前記第2の導電膜を除去して前記絶縁層を露出させ、露出した前記絶縁層にレーザーを照射して除去することにより行うことを特徴とする。
更に本発明の回路装置の製造方法は、無電解メッキ処理により前記貫通孔の側壁にメッキ膜を形成した後に、電解メッキ処理を行い、新たなメッキ膜を前記貫通孔に形成することで、前記第1の配線層と前記第2の導電膜とを導通させることを特徴とする。
更に本発明の回路装置の製造方法は、前記第2の導電膜を電極として用いた電解メッキ処理を行うことで、前記貫通孔の周辺部に位置する前記第2の導電膜から前記貫通孔の内側に向けてメッキ膜を形成し、前記メッキ膜により前記第1の配線層と前記第2の導電膜とを導通させることを特徴とする。
更に本発明の回路装置の製造方法は、前記第2の導電膜から成るひさしを前記貫通孔の周辺部に形成し、前記ひさしから前記貫通孔の内側に向けてメッキ膜を形成することを特徴とする。
更に本発明の回路装置の製造方法は、前記第1の配線層を電極として用いた電解メッキ処理を行うことで、前記貫通孔の下部に露出する前記第1の配線層から前記貫通孔の内側に向けてメッキ膜を形成し、前記メッキ膜により前記第1の配線層と前記第2の導電膜とを導通させることを特徴とする。
前記メッキ膜を形成する前に、前記貫通孔の側壁に前記メッキ膜とは異なる金属を付着させることを特徴とする。
本発明の回路装置の製造方法に依れば、第1の接続部が埋め込まれることにより薄く形成された絶縁層に貫通孔を設けることで、前記絶縁層に容易に貫通孔を形成することが可能となる。更に、形成される貫通孔の平面的な大きさを小さくすることができる。更に、貫通孔を浅く形成することが可能になることから、この貫通孔へのメッキ膜の形成を容易にすることができる。更にまた、メッキ膜の形成を行う前に、メッキ膜とは異なる金属を貫通孔の側壁に付着させることで、メッキ膜の形成を容易にすることが可能となる。
<第1の実施の形態>
本形態では、回路装置の一例として図1等に示すような混成集積回路装置を例に説明を行う。しかしながら下記する本形態は、他の種類の回路装置にも適用可能である。
図1を参照して、本発明の混成集積回路装置10の構成を説明する。図1(A)は混成集積回路装置10の断面図であり、図1(B)は接続部25およびその付近の断面を拡大した図である。図1(C)は、他の形態の断面構成を説明する接続部25の拡大断面図である。
混成集積回路装置10では、図1(A)を参照して、支持基板として機能する回路基板16の表面に配線層18および回路素子14から成る電気回路が形成されている。更に、回路基板16の表面に形成されて電気回路は、封止樹脂12により封止されている。回路基板16の周辺部にて、リード11が最上層の配線層18に固着されており、リード11の端部は封止樹脂12から外部に導出している。本形態では、配線層18は多層配線構造を有し、ここでは、第1の配線層18Aおよび第2の配線層18Bから成る2層の配線構造が実現されている。各々の配線層18は、絶縁層を介して積層されている。このような概略の構成を有する混成集積回路装置10の詳細を以下にて説明する。
回路基板16は、金属またはセラミック等から成る基板が放熱の意味で好ましい。また回路基板16の材料としては、金属としてAl、CuまたはFe等を採用可能であり、セラミックとしてはAl2O3、AlNを採用することができる。その他にも機械的強度や放熱性に優れるものを回路基板16の材料として採用することが出来る。また本願のポイントであるコンタクト構造を実現するだけであれば、フレキシブル基板、プリント基板、ガラスエポキシ基板等が採用可能である。
本形態では、アルミニウムから成る回路基板16の表面に絶縁層17を形成して、絶縁層17の表面に配線層18を形成している。また、本形態では、回路基板16の材料として銅を主体とする金属を採用することもできる。銅は熱伝導性に優れた材料であることから装置全体の放熱性を向上させることが出来る。またAlの場合、機械的強度を考え、少なくとも表の面に酸化アルミニウムが形成されても良い。
第1の絶縁層17Aは、回路基板16の実質全域を覆うようにその表面に形成されている。第1の絶縁層17Aとしては、フィラーが充填された樹脂を採用することができる。ここで、フィラーとしては、例えば、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物、または、ケイ素化合物を採用することができる。更に、第1の絶縁層17Aには、装置全体の放熱性を向上させるために、他の絶縁層よりも多量のフィラーが含有されており、その重量充填率は、例えば60%〜80%程度である。更にまた、径が50μm以上の大きな径のフィラーを第1の絶縁層17Aに混入させることでも、放熱性を向上させることができる。第1の絶縁層17Aの厚みは、要求される耐圧によりその厚みが変化するが、おおよそ50μmから数百μm程度が好ましい。
第1の配線層18Aは銅等の金属から成り、第1の絶縁層17Aの表面にパターニングされている。この第1の配線層18Aは、上層の第2の配線層18Bと電気的に接続され、主にパターンを引き回す機能を有する。
第2の絶縁層17Bは、第1の配線層18Aを被覆するように回路基板16の表面に形成されている。そして、第2の絶縁層17Bには、第1の配線層18Aと第2の配線層18Bとを電気的に接続する接続部25が貫通して形成される。従って、第2の絶縁層17Bは、接続部25の形成を容易にするために、第1の絶縁層17Aと比較すると少量のフィラーが混入されても良い。これはフィラーの含有率が小さいことを意味している。更に、同様の理由により、第2の絶縁層17Bに含まれるフィラーの平均粒径は、第1の絶縁層17Aに含まれるフィラーの平均粒径よりも小さくなっても良い。
第2の配線層18Bは、第2の絶縁層17Bの表面に形成されている。第2の配線層18Bは、回路素子14が載置されるランド、回路素子上の電極と接続されるパッド、このパッドを電気的に接続する配線部、リード11が固着されるパッド等を形成している。更に、第2の配線層18Bと第1の配線層18Aとは、平面的に交差するように形成することができる。従って、半導体素子14Aが多数個の電極を有する場合でも、本願の多層配線構造により、クロスオーバーが可能となりパターンの引き回しを自由に行うことができる。この第2の配線層18Bと上記した第1の配線層18Aとは、接続部25を介して所望の箇所で接続されている。当然、半導体素子の電極の数、素子の実装密度等により、3層、4層、5層以上に増やすことも可能である。
接続部25は、第2の絶縁層17Bを貫通して、第1の配線層18Aと第2の配線層18Bとを電気的に接続している部位である。本形態では、接続部25は、第1の配線層18Aから連続して延在する第1の接続部25Aと、第2の配線層18Bから連続して延在する第2の接続部25Bとから成る。接続部25の更なる詳細については、図1(C)を参照して後述する。
半導体素子等の回路素子14は第2の配線層18B上に固着され、回路素子14と配線層18とで所定の電気回路が構成されている。回路素子14としては、トランジスタ、ダイオード、ICまたはシステムLSI等の能動素子や、コンデンサや抵抗等の受動素子が採用される。また、パワー系の半導体素子等の発熱量が大きいものは、金属より成るヒートシンクを介して回路基板16に固着されても良い。ここで、半導体素子14Aは、フェイスアップ型なので金属細線15を介して第2の配線層18Bと電気的に接続されているが、フェイスダウンで実装されてもよい。
半導体素子14Aは、数十個から数百個のパッドをその表面に有する半導体素子である。また、いわゆるシステムLSIを半導体素子14Aとして採用することもできる。ここで、システムLSIとは、アナログ演算回路、デジタル演算回路または記憶部等を有し、システム機能を一つのLSIで実現する大規模な素子である。従って、従来のLSIと比較すると、システムLSIは多量の発熱を伴って動作する。
更に、LSIチップは、Siチップ裏面がGNDまたはフローティングにより、接着剤が区別される。チップの裏面がGNDの場合は、回路素子14の裏面はロウ材または導電ペースト等で固着される。チップの電極とボンディングパットとの接続は、フェイスアップまたはダウンにより、金属細線、ロウ材またはバンプ電極等が採用される。更に、半導体素子14Aとしては、大きな電流を制御するパワー系のトランジスタ、例えばパワーモス、GTBT、IGBT、サイリスタ等を採用することができる。またパワー系のICも該当する。近年、チップサイズが小さく薄型で高機能なため、図1、図6の様に、装置全体、またはモジュール全体で見ると、発生する熱量は、年々増大している。例えば、コンピューターを制御するCPU等がその一例である。内蔵される素子数は、大幅に増えているが、Siチップ自体は、より薄く、より小型になっている。よって単位面積あたりの熱の発生量は、年々増加している。しかもこれらのICやトランジスタが、数多く実装されるので、装置全体としても発生する熱は、比較にならないほど増大している。
リード11は、回路基板16の周辺部にて第2の配線層18Bに固着され、例えば外部との入力・出力を行う働きを有する。ここでは、一辺に多数個のリード11が設けられているが、対向する2辺、4辺に配置されてもよい。リード11とパターンとの接着は、半田等であるロウ材19を介して行われている。
封止樹脂12は、熱硬化性樹脂を用いるトランスファーモールド、または、熱可塑性樹脂を用いるインジェクションモールドにより形成される。ここでは、回路基板16およびその表面に形成された電気回路を封止するように封止樹脂12が形成され、回路基板16の裏面は封止樹脂12から露出している。更にまた、モールド以外の封止方法は、例えば、ポッティングによる封止、ケース材による封止、等の周知の封止方法を適用させることが可能である。図1(B)を参照して、回路基板16表面に載置された回路素子14から発生する熱を好適に外部に逃がすために、回路基板16の裏面は封止樹脂12から外部に露出している。また装置全体の耐湿性を向上させるために、回路基板16の裏面も含めて封止樹脂12により全体を封止することもできる。
図1(B)の断面図を参照して、接続部25の詳細を説明する。この断面図は、接続部25およびその付近の混成集積回路装置10の断面図を拡大したものである。接続部25は、積層される配線層18同士を、絶縁層17を貫通させて導通させる部位である。また、配線層18同士の熱的結合を行うためのサーマルビアとして、接続部25を用いることもできる。
本形態では、第1の接続部25Aおよび第2の接続部25Bとから成る接続部25が形成されている。第1の接続部25Aは、第1の配線層18Aから連続して厚み方向に突出する部位である。ここでは、第1の接続部25Aは上方に突出しており、第2の絶縁層17Bに埋め込まれている。第2の接続部25Bは、第2の配線層18Bから連続して厚み方向に突出する部位であり、ここでは下方に突出して第2の絶縁層17Bに埋め込まれている。
第1の接続部25Aは、エッチング加工により厚み方向に突出するように形成された部位であり、メッキ処理や圧延加工により形成されるCu箔からなる。また、第1の接続部25Aは、エッチング加工以外の方法でも形成可能である。具体的には、電解メッキ膜あるいは無電解メッキ膜を、第1の配線層18Aの表面に凸状に成膜することで、第1の接続部25Aを形成することができる。更に、半田等のロウ材や銀ペースト等の導電性材料を、第1の配線層18Aの表面に設けることでも、第1の接続部25Aを形成することが可能である。
第2の接続部25Bは、電解メッキあるいは無電解メッキのメッキ処理により形成される部位である。この第2の接続部25Bの形成方法については、製造方法を説明する実施の形態にて後述する。
本形態では、上記した第1の接続部25Aと第2の接続部25Bとが接触する箇所を、第2の絶縁層17Bの厚み方向の中間部に位置させている。ここで、中間部とは、第1の配線層18Aの上面より上方であり、第2の配線層18Bの下面より下方であることを意味している。従って、紙面では、第1の接続部25Aと第2の接続部25Bとが接触する箇所は、第2の絶縁層17Bの厚み方向の中央部付近となっているが、この箇所は、上記した中間部の範囲で変化させることができる。第2の接続部25Bをメッキ処理により形成することを考慮した場合、第1の接続部25Aと第2の接続部25Bとがコンタクトする部分は、第1の配線層18Aの上面と、第2の配線層18Aの下面の間において、その中間位置よりも上方に配置されることが好ましい。このことにより、メッキ膜から成る第2の接続部25Bの形成が容易になる利点がある。つまり後述する製造方法により明らかになるが、第2の接続部を形成するために、viaを形成するが、このviaの深さが浅くできるからである。また、浅い分、via径も小さくすることができる。またvia径が小さい分、間隔も狭められ、全体的に微細パターンを実現できる。
また第1の配線層18Aは、複数の機能を持たせることができる。図1(B)の点で囲んだ部分は、viaである。また第1の接続部25Aが設けられていない薄い部分は、配線として機能する。また第2の接続部25Bが設けられなければ、パワー系の電極や配線として機能させることも可能である。つまり第1の配線層18Aは、厚みのある部分でパワー系の配線や電極として、また薄い部分で、小信号系の電極や配線としてパターニングが可能である。
図1(C)を参照して、他の形態の混成集積回路装置の断面を説明する。ここでは、各配線層18間に位置する第2の絶縁層17Bが、第1の絶縁膜17B1および第2の絶縁膜17B2から形成されている。第1の絶縁膜17B1は、無機フィラーが充填された絶縁性樹脂からなり、第1の絶縁層17Aの表面も含めて第1の配線層18Aを被覆している。ここでは、第1の接続部25Aの上面から下部の部分の第1の配線層18Aが覆われるように、第1の樹脂膜17B1が形成されている。第2の樹脂膜17B2は、上述した第1の樹脂膜17B1の上面を被覆するように形成されている。第2の樹脂膜17B2は、第1の樹脂膜17B1よりも少ない無機フィラーを含む樹脂から成る。更に、第2の樹脂膜17B2に含まれる無機フィラーの平均粒径を、第1の樹脂膜17B1に含まれる無機フィラーの平均粒径よりも小さくしても良い。これらのことにより、第2の樹脂膜17B2への貫通孔の形成が容易になる利点がある。更に、形成された貫通孔へのメッキ膜の形成も容易になる利点もある。
図2の斜視図を参照して、回路基板16の表面に形成される第2の配線層18Bの具体的形状の一例を説明する。同図では、全体を封止する樹脂を省いて図示している。
同図を参照して、第2の配線層18Bは、半導体素子を含む回路素子14が実装されるボンディングパッドの部分と、リード11が固着されるパッド26等を構成している。また、半導体素子14Aの周辺部には、金属細線15がワイヤボンディングされるパッドが多数個形成される。多数個のボンディングパッドを有する半導体素子14Aが載置された場合、第2の配線層18Bのみによる単層のパターンでは、配線密度に限界があるために十分な引き回しができない恐れがある。本形態では、回路基板16の表面に多層の配線構造を構築することにより、複雑なパターンの引き回しを実現している。
図3を参照して、他の形態の混成集積回路装置の構成を説明する。図3(A)および図3(B)は他の形態の混成集積回路装置の断面図である。
図3(A)を参照して、ここでは、第2の絶縁層17Bを貫通するようにサーマルビア27が形成されている。サーマルビア27とは、第2の絶縁層17Bを貫通する孔に金属が充填された部位であり、外部への熱の経路として機能する。従って、サーマルビア27は電気的通路として機能しなくても良い。具体的には、サーマルビア27は、半導体素子14Aが固着されるランド状の第2の配線層18Bの下面に接触するように形成されている。従って、半導体素子14Aから多量の熱が発生した場合でも、複数個のサーマルビア27を介して、その熱は回路基板16に伝達される。この場合の熱の経路は、半導体素子14A→第2の配線層18B→サーマルビア27→第1の絶縁層17A→回路基板16→外部である。ここでも、サーマルビア27は、上記した第1の接続部25Aと第2の接続部25Bとから成る。そして、第1の接続部25Aと第2の接続部25Bとが接触する部分は、絶縁層の厚み方向の中間部となっている。サーマルビア27は熱の経路として機能し、大きな熱応力が作用することが予測される部位であることから、本形態の構成は有意義である。
図3(B)を参照して、ここでは、第1の絶縁層17Aおよび第2の絶縁層17Bの両方にサーマルビア27が設けられている。上述したように、多量のフィラーが含有された第1の絶縁層17Aは放熱性に優れた物である。従って、同図に示すように第1の絶縁層17Aにサーマルビア27Bを設けることにより、放熱性を更に向上させることが可能となる。第1の絶縁層17Aに設けられるサーマルビア27Bも、発熱を伴う半導体素子14Aの下方に対応する領域に設けることが好ましい。
上記のように回路基板16と第1の絶縁層17Bとの間にサーマルビア27Bを形成する場合は、回路基板16の表面に凸状に突出する第1の接続部25Aを形成する。更に、第1の配線層18Aの裏面に第2の接続部25Bを設ける。そして、第1の接続部25Aと第2の接続部25Bとを第1の絶縁層17Aの中間部にて接触させる。
図4を参照して、更なる他の形態の混成集積回路装置の構造を説明する。図4(A)および図4(B)は混成集積回路装置の断面図である。
図4(A)を参照して、ここでは、絶縁層17を介して配線層18を積層させることにより、4層の配線構造を構成している。具体的には、第1の絶縁層17Aの上面に第1の配線層18Aが形成される。そして、第2の配線層18Bから第4の配線層18Dが、第2の絶縁層17Bから第4の絶縁層17Dを介して積層されている。このように、配線層18の層数を増やすことにより、配線密度を向上させることができる。第2の絶縁層17Bから第4の絶縁層17Dには、各層同士の配線層を接続するために接続部25が形成されている。
図4(B)を参照して、ここでは、パッド数が多い半導体素子14Aが載置される領域の回路基板16の表面に多層の配線構造を形成し、回路素子14Bが固着される領域の回路基板16の表面には単層の配線構造が形成されている。
半導体素子14Aは、上述したように数十から数百個の電極を有する素子である。従って、半導体素子14Aの電極と接続されるパターンを引き回すために、半導体素子14Aの周辺部には多層の配線構造が形成されている。具体的には、第1の配線層18Aおよび第2の配線層18Bから成る多層配線が形成されている。
また、多層に形成される部分の第2の配線層18Bと、単層に形成される部分の第1の配線層18Aとは、金属細線15を介して電気的に接続される。
回路素子14Bは、例えばパワー系の半導体素子であり多量の発熱を伴うスイッチング素子である。第1の配線層18Aから成る単層の配線構造が形成された部分の回路基板16は、他の領域と比較すると放熱効果が大きい。従って、回路素子14Bのように発熱量が大きいディスクリートのトランジスタは、単層の配線を構成する第1の配線層18Aに直に固着するのが好適である。
<第2の実施の形態>
本形態では、回路装置の一例として混成集積回路装置を例に製造方法の説明を行う。しかしながら、下記する本形態の製造方法は、他の種類の回路装置の製造方法にも適用可能である。
先ず、図5(A)を参照して、回路基板16の表面に第1の絶縁層17Aを塗布して、第1の導電膜28Aを積層させる。回路基板16としては、厚みが1.5mm程度の金属板を採用することができる。更に、第1の導電膜28Aとしては、銅を主材料とするもの、Fe−NiまたはAlを主材料とする材料を採用することができる。第1の導電膜28Aの厚みとしては、形成予定の配線層18Aの厚みと、第1の接続部25Aの高さとを加算した厚さ以上が必要である。具体的には、第1の導電膜28Aの厚みは、例えば20μmから150μm程度の範囲である。レジスト29Aは、第1の接続部25Aが形成予定の領域の第1の導電膜28Aの表面を被覆している。レジスト29Aによる被覆を行った状態で、エッチングを行う。また、第1の絶縁層17Aとしてはエポキシ樹脂等の絶縁性樹脂に無機フィラーが混入されたものを採用することができる。ここで、混入される無機フィラーとしては、SiO2、Al2O3、SiC、AlN等である。
図5(B)を参照して、エッチングを行った後の状態の断面を示す。ここでは、レジスト29Aにより被覆された領域が凸状に突出している。この凸状に突出する部位により、第1の接続部25Aが形成されている。そして、表面が露出した状態でエッチングが行われた領域の第1の導電膜28Aは、一様に厚みが薄く成っている。本工程が終了した後に、レジスト29Aは剥離される。ここで、第1の接続部25Aが突出する高さは数十μm程度に調整される。図5(C)に、レジスト29Aを剥離した状態の第1の接続部25Aを示す。
上記した第1の接続部25Aは、他の領域の第1の導電膜28Aと比較すると、断面が大きく形成される。従って、この部分は他の領域と比較すると、放熱性が高く、更に放熱性に優れた箇所である。
次に、図6を参照して、第1の導電膜28Aの表面に第1の接続部25Aを形成する他の方法を説明する。ここでは、第1の導電膜28Aの表面に選択的にメッキ膜を成膜することで、第1の接続部25Aを形成している。
図6(A)を参照して、先ず、レジスト29Bを選択的に第2の導電膜28Aの表面に形成する。具体的には、第1の接続部25Aが形成される予定の領域を除いて、レジスト29Bを形成する。
次に、図6(B)を参照して、レジスト29Bから選択的に露出する第1の導電膜28Aの表面にメッキ膜を成長させる。このメッキ膜の成膜は、電解メッキ処理、無電解メッキ処理、あるいは、両者を組み合わせた方法を採用することができる。本工程が終了した後にレジスト29Bの剥離を行って、図6(C)に示すような凸状の第1の接続部25Aを得る。
図7(A)から図7(C)を参照して、次に、第1の接続部25Aの上面も含めて、第1の配線層18Aをレジスト29Cにより被覆する。更に、レジスト29Cを選択的に形成する。そしてレジスト29Cを介したエッチングを行うことで、第1の配線層18Aのパターニングが行われる。第1の配線層18Aのエッチングが終了した後に、レジスト29Cは剥離される。図7(D)にレジスト29Cを剥離した後の状態の断面を示す。
図8(A)を参照して、次に、第1の配線層18Aの少なくとも一部分が覆われるように、第1の樹脂膜17B1を形成する。この第1の樹脂膜17B1は、放熱性を向上させるために多量の無機フィラーが混入されている場合がある。無機フィラーの充填量は、例えば80重量%程度になる場合がある。このような場合では、樹脂の流動性が悪いことから、複数回に渡って樹脂の供給を行うことにより、第1の樹脂膜17B1を形成しても良い。ここでは、第1の接続部25Aの上面が露出するように第1の樹脂膜17B1が形成される。また、第1の接続部25Aの側方まで含めてその上面が露出するように、第1の樹脂膜17B1を形成しても良い。更に、第1の接続部25Aの上面も僅かに覆われるように、第1の樹脂膜17B1を形成しても良い。
図8(B)を参照して、第1の樹脂膜17B1が覆われるように第2の樹脂膜17B2を形成する。上述したように、第2の樹脂膜17B2に含まれる無機フィラーの量を、第1の樹脂膜17B1よりも少なくしても良い。更に、第2の樹脂膜17B2に含まれる無機フィラーの平均粒径を、第1の樹脂膜17B1に含まれる無機フィラーの平均粒径の平均粒径よりも小さくしても良い。
更に、図8(C)を参照して、第2の樹脂膜17B2の表面に第2の導電膜28Bを積層させる。ここでは、第2の樹脂膜17B2と第2の導電膜28Bとを個別に形成しているが、第2の樹脂膜17B2が裏面に付着した第2の導電膜28Bを、第1の樹脂膜17B1が覆われるように積層させても良い。更に、第1の接続部25Aの側面はテーパー形状と成っており、このことにより第2の樹脂層17Bへの第1の接続部25Aの埋め込みが容易になる利点がある。
図9を参照して、次に、貫通孔32を形成する工程を説明する。ここでは、第1の接続部25Aの上方に位置する第2の導電膜28Bおよび第2の樹脂膜17B2を部分的に除去することで、貫通孔32を形成している。
図9(A)を参照して、先ず、貫通孔32が形成予定の領域を露出させて、第2の導電膜28Bの表面をレジスト29Dにより被覆する。そして、エッチングを行うことにより、レジスト29Dから露出する部分の第2の導電膜28Bを除去する。このエッチングが行われた後に、レジスト29Dは剥離される。
図9(B)を参照して、上記エッチングを行った後の断面を示す。上記エッチングにより、第1の接続部25Aの上方に位置する第2の導電膜28Bが除去されて、貫通孔32が形成されている。そして、貫通孔32の底部から第2の樹脂膜17B2が部分的に露出している。そして、第2の導電膜28Bをマスクとして、レーザーを照射することにより貫通孔32の下部から第1の接続部25Aが露出させる。
ここでは、第1の接続部25Aの上方は、第2の樹脂膜17B2により被覆されている。第2の樹脂膜17B2は、第1の樹脂膜17B1と比較すると、少ない量の無機フィラーが含有されている。更に、第2の樹脂膜17B2に含有される無機フィラーの平均粒径は、第2の樹脂膜17B2のそれよりも小さい。従って、レーザーを照射することによる貫通孔32の形成を比較的容易に行える利点がある。
図9(C)を参照して、貫通孔32の形成方法を更に詳述する。本形態では、第1の接続部25Aが埋め込まれることにより、貫通孔32の下方の第2の絶縁層17Bは薄くなる。そして、薄くなった領域の第2の樹脂膜17B2を、レーザーを用いて除去することで、貫通孔32の下部に、第1の接続部25Aを露出させている。大部分の領域に於いて、第2の絶縁層17Bの厚みT2は、例えば50μm程度である。それに対して、貫通孔32の下方に対応する領域の第2の絶縁層17Bの厚みT1は、例えば10μm〜25μm程度と薄くなっている。
従って、レーザーにより同じアスペクト比の貫通孔32が形成されると仮定した場合は、本形態によると、径の小さい貫通孔32を形成することが可能となる。上記の様な条件の場合は、貫通孔32の直径を半分程度に形成可能なことから、貫通孔32が占有する面積を1/4程度に小さくすることが可能である。このことが、装置全体の小型化に寄与する。更に、第2の絶縁層17Bには、放熱性を確保するために無機のフィラーが混入されることで、レーザーによる貫通孔32の形成が若干困難な状況にある。このような状況にて貫通孔32を形成するためにも、貫通孔32が形成される領域の第2の絶縁層17Aを薄くすることは有意義である。
第1の接続部25Aの平面的な大きさは、その上方に形成さえる貫通孔32よりも大きく形成される。換言すると、貫通孔32および第1の接続部25Aの平面的な形状は、円形であるので、第1の接続部25Aの径は、貫通孔32の径よりも大きく形成されている。一例を挙げると、貫通孔32の径W1が100μm程度である場合は、第1の接続部25Aの径W2は、150μmから200μm程度に形成される。また、貫通孔32の径W1が30μmから50μm程度である場合は、第1の接続部25Aの径W2は、50μmかあら70μm程度に調整される。このように第1の接続部25Aの平面的な大きさを、貫通孔32よりも大きくすることで、貫通孔32が多少の位置ズレを伴って形成された場合でも、貫通孔32を第1の接続部25Aの上方に位置させることができる。従って上記位置ズレに起因した、接続信頼性の低下を防止することができる。また、第1の接続部25Aの平面的な形状としては、円形以外の形状も採用可能である。
図9(D)を参照して、上記方法により貫通孔32を形成した後の断面を示す。各貫通孔32の下面からは、第1の接続部25Aの上面が露出している。そして、レーザー処理により形成される貫通孔32の側壁からは、第2の樹脂膜17B2に混入されているフィラーが露出している。これらのフィラーとして代表的なものが、Al2O3、AlN等である。尚、上記レーザー処理にて、貫通孔32の底部に残渣が残留する場合は、この残渣を取り除くための洗浄を行う。
更に、次工程にてメッキ処理を行うために、前処理としてのジンケート処理を行う。ジンケート処理とは、Znイオンを含むアルカリ溶液を用いて、メッキ膜が形成される予定の部位にZnを付着させる処理である。具体的には、貫通孔32の側壁には無機フィラーが露出している部分がある。更に、第2の樹脂膜17B2に多量のフィラーが混入された場合は、貫通孔32の側壁の大部分はフィラーが露出する面となる。セラミック等の無機フィラーの表面は、密着性等が十分な無電解メッキを形成することが難しい。そこで、本形態では、無機フィラーが露出している貫通孔32の表面にZnから成る金属膜を形成した後に、Znとの置換反応によりメッキ膜34を形成している。従って、貫通孔32の側壁とメッキ膜34との付着強度は強固なものとなっている。
図10および図11を参照して、次に、貫通孔32にメッキ膜を形成することで、第2の接続部25Bを形成し、第1の配線層18Aと第2の導電膜28Bとを導通させる工程を説明する。このメッキ膜の形成は2つの方法が考えられる。第1の方法は無電解メッキによりメッキ膜を形成した後に、電解メッキにより再びメッキ膜を成膜させる方法である。第2の方法は、電解メッキ処理のみでメッキ膜を成膜する方法である。
図10を参照して、メッキ膜を形成する上記第1の方法を説明する。先ず図10(A)を参照して、貫通孔32の側壁も含めた第2の導電膜28Bの表面に、無電解メッキ処理によりメッキ膜34を形成する。このメッキ膜34の厚みは、3μmから5μm程度で良い。
次に、図10(B)を参照して、メッキ膜34の上面に、電解メッキ法により新たなメッキ膜35を形成する。具体的には、メッキ膜34が形成された第2の導電膜28Bをカソード電極として、電解メッキ法によりメッキ膜35を形成する。上述した無電解メッキ法により、貫通孔32の内壁にはメッキ膜34が形成されている。従って、ここで形成されるメッキ膜35は、貫通孔32の内壁も含めて一様の厚みに形成される。このことにより、メッキ膜から成る第2の接続部25Bが形成される。具体的なメッキ膜35の厚みは、例えば20μm程度である。上記したメッキ膜34およびメッキ膜35の材料としては、第2の導電膜28Bと同じ材料である銅を採用することができる。また、銅以外の金属をメッキ膜34およびメッキ膜35の材料として採用することができる。
図10(C)を参照して、ここではフィリングメッキを行うことにより、メッキ膜35により貫通孔32を埋め込んでいる。このフィリングメッキを行うことにより、第2の接続部25Bの機械的強度を向上させることができる。
次に図11を参照して、電解メッキ法を用いて第2の接続部25Bを形成する方法を説明する。
図11(A)を参照して、先ず、金属イオンを含む溶液を貫通孔32に接触させる。ここで、メッキ膜の材料としては、銅、金、銀、パラジューム等を採用することができる。そして、第2の導電膜28Bをカソード電極として電流を流すと、カソード電極である第2の導電膜28Bに金属が析出してメッキ膜が形成される。ここでは、メッキ膜が成長する様子を36A、36Bにて表している。電解メッキ法では、電界が強い箇所に優先的にメッキ膜が形成される。本形態ではこの電界は、貫通孔32の周縁部に面する部分の第2の導電膜28Bで強くなる。従って、この図に示すように、貫通孔32の周縁部に面する部分の第2の導電膜28Bから、優先的にメッキ膜が成長する。形成されたメッキ膜が第1の接続部25Aに接触した時点で、第1の配線層18Aと第2の導電膜28Bとが導通する。その後は、貫通孔32内部に、一様にメッキ膜が形成される。このことにより、貫通孔32の内部に、第2の導電膜28Bと一体化した第2の接続部25Bが形成される。
図11(B)を参照して、次に、第2の接続部25Bを形成する他の方法を説明する。ここでは、ひさし13を貫通孔32の周辺部に設けることにより、電解メッキ法による第2の接続部25Bを容易にしている。ここで、「ひさし」とは、貫通孔32の周辺部を覆うように、せり出す第2の導電膜28Bから成る部位を指す。ひさし13の具体的な製造方法は、レーザーによる貫通孔32の形成を行う際に、このレーザーの出力を大きくすることで行うことができる。レーザーの出力を大きくすることにより、レーザーによる第2の導電膜28Bの除去が横方向に進行することで、ひさし13の下方の領域の樹脂が除去される。上記した条件にて、第2の導電膜28Bをカソード電極とした電解メッキ処理を行うことで、ひさし13の部分から優先的にメッキ膜が成長する。ひさし13から、メッキ膜が成長することにより、図12(A)の場合と比較して、下方向に優先してメッキ膜を成長させることができる。従って、メッキ膜による貫通孔32の埋め込みを確実に行うことが可能となる。
本形態の貫通孔32の側壁は凹凸を有する形状となっている。更に、貫通孔32の側壁には、第2の絶縁層17Bに混入された無機フィラーが露出している。これらのことにより、貫通孔32の側壁にメッキ膜を形成することが困難になっている。一般的に無機物であるフィラーの表面には、メッキ膜が付着し難いが、特に、AlNが貫通孔32の側壁に露出する場合は、メッキ膜の形成が困難になる。そこで本形態では、上記電解メッキ法を用いた方法により、第2の接続部25Bを形成している。
更に、本形態では、貫通孔32にメッキ膜を形成することにより、必然的に第2の導電膜28Bの表面にもメッキ膜が形成され、その厚みが厚くなる。しかしながら、本形態では、上記のように10μm程度の浅い貫通孔32にメッキ膜を形成するので、形成されるメッキ膜のトータルの厚みを薄くすることが可能になる。従って、メッキ膜の付着による第2の導電膜28Bの厚みの増加量は小さいので、第2の導電膜28Bを薄い状態に保持することができる。このことから、第2の導電膜28Bから形成される第2の配線層18Bを微細にすることができる。
更にまた、フィリングメッキを施すことにより貫通孔32を埋め込む場合でも、上記したように貫通孔32が浅く形成されることから、フィリングメッキを容易に行うことができる。ここで、電解メッキにより貫通孔32にメッキ膜を形成する方法としては、第1の配線層18Aを電極として用いる方法もある。図11(A)を参照して、この方法の場合は、貫通孔32の下部に露出する第1の配線層18Aから貫通孔32の内側に向けてメッキ膜を形成し、このメッキ膜により第1の配線層18Aと第2の導電膜28Bとを導通させる。
図12(A)を参照して、第2の接続部25Bが形成されることで、第1の接続部25Aおよび第2の接続部25Bとから成る接続部25が形成される。更に図12(B)を参照して、レジスト29Eを用いた選択的なエッチングを行うことで、第2の配線層18Bを形成する。更に図12(C)を参照して、ここでは、第1の配線層18A、第2の配線層18B、第3の配線層18Cから成る3層の多層配線が形成されている。この場合は、第2の配線層18Bには、上面および下面の両方に、凸状に突出する接続部25が形成される。
図13(A)を参照して、次に、半田や導電ペースト等を介して回路素子14を第2の配線層18B(アイランド)に固着する。ここでは、能動素子をフェイスダウンで実装しているが必要によりフェイスダウンでも良い。更に、図13(B)を参照して、金属細線15を介して半導体素子14Aと第2の配線層18Bとの電気的接続を行う。
上記工程が終了した後に、各ユニット24の分離を行う。各ユニット24の分離は、プレス機を用いた打ち抜き、ダイシング、等により行うことが出来る。その後に、各ユニット24の回路基板16にリード11を固着する。
図14を参照して、次に、各回路基板16の樹脂封止を行う。ここでは、熱硬化性樹脂を用いたトランスファーモールドにより封止が行われている。即ち、上金型30Aおよび下金型30Bとから成る金型30に回路基板16を収納した後に、両金型をかみ合わせることでリード11の固定をする。そして、キャビティ31に樹脂を封入することで、樹脂封止の工程が行われる。以上の工程で、例えば図1にその構造を示す混成集積回路装置が製造される。
本発明の混成集積回路装置を説明する断面図(A)、断面図(B)、断面図(C)である。 本発明の混成集積回路装置を説明する斜視図である。 本発明の混成集積回路装置を説明する断面図(A)、断面図(B)である。 本発明の混成集積回路装置を説明する断面図(A)、断面図(B)である。 本発明の混成集積回路装置の製造方法を説明する断面図(A)−(C)である。 本発明の混成集積回路装置の製造方法を説明する断面図(A)−(C)である。 本発明の混成集積回路装置の製造方法を説明する断面図(A)−(D)である。 本発明の混成集積回路装置の製造方法を説明する断面図(A)−(C)である。 本発明の混成集積回路装置の製造方法を説明する断面図(A)−(D)である。 本発明の混成集積回路装置の製造方法を説明する断面図(A)−(C)である。 本発明の混成集積回路装置の製造方法を説明する断面図(A)、断面図(B)である。 本発明の混成集積回路装置の製造方法を説明する断面図(A)−(C)である。 本発明の混成集積回路装置の製造方法を説明する断面図(A)、断面図(B)である。 本発明の混成集積回路装置の製造方法を説明する断面図である。 従来の混成集積回路装置を説明する斜視図(A)、断面図(B)である。
符号の説明
10 混成集積回路装置
11 リード
12 封止樹脂
14 回路素子
15 金属細線
16 回路基板
17A〜17D 絶縁層
17B1 第1の樹脂膜
17B2 第2の樹脂膜
18A〜18D 配線層
19 ロウ材
24 ユニット
25A、25B 接続部
26 パッド
27 サーマルビア
28A、28B 導電膜
29A〜29E レジスト
30 貫通孔
31 キャビティ
32 貫通孔
33 レーザー
34 メッキ膜

Claims (9)

  1. 回路基板の表面に、第1の配線層の厚みと第1の接続部の高さとを加算した厚さ以上の第1の導電膜を形成する工程と、
    前記第1の導電膜をエッチングすることにより、前記第1の配線層と、前記第1の配線層の厚み方向に突出し、前記第1の配線層と同じ材料で前記第1の配線層と連続した前記第1の接続部とを形成する工程と、
    フィラーを含む絶縁層を介して前記第1の配線層に第2の導電膜を積層させる工程と、
    前記第1の接続部が形成された領域に対応する前記第2の導電膜を部分的に除去する工程と、
    前記第1の接続部が埋め込まれることで薄く形成された領域の前記絶縁層を除去して貫通孔を形成し、前記貫通孔の下面に前記第1の接続部の上面を露出させる工程と、
    前記貫通孔に第2の接続部を形成することで、前記第2の導電膜と前記第1の配線層とを導通させる工程と、
    前記第2の導電膜をパターニングすることにより、第2の配線層を形成する工程とを具備することを特徴とする回路装置の製造方法。
  2. 前記絶縁層は、フィラーを含む第1の樹脂膜と、前記第1の樹脂層の上面を被覆して前記第1の樹脂膜よりも前記フィラーの含有量が少ない第2の樹脂膜とから成り、
    前記第1の接続部の上方に位置する前記第2の樹脂膜を除去することにより前記貫通孔を形成することを特徴とする請求項1記載の回路装置の製造方法。
  3. 前記第2の樹脂膜には、前記フィラーが含まれないことを特徴とする請求項2記載の回路装置の製造方法。
  4. 前記貫通孔の形成は、部分的に前記第2の導電膜を除去して前記絶縁層を露出させ、露出した前記絶縁層にレーザーを照射して除去することにより行うことを特徴とする請求項1記載の回路装置の製造方法。
  5. 無電解メッキ処理により前記貫通孔の側壁にメッキ膜を形成した後に、電解メッキ処理を行い、新たなメッキ膜を前記貫通孔に形成することで、前記第1の配線層と前記第2の導電膜とを導通させることを特徴とする請求項1記載の回路装置の製造方法。
  6. 前記第2の導電膜を電極として用いた電解メッキ処理を行うことで、前記貫通孔の周辺部に位置する前記第2の導電膜から前記貫通孔の内側に向けてメッキ膜を形成し、前記メッキ膜により前記第1の配線層と前記第2の導電膜とを導通させることを特徴とする請求項1記載の回路装置の製造方法。
  7. 前記第2の導電膜から成るひさしを前記貫通孔の周辺部に形成し、
    前記ひさしから前記貫通孔の内側に向けてメッキ膜を形成することを特徴とする請求項6記載の回路装置の製造方法。
  8. 前記第1の配線層を電極として用いた電解メッキ処理を行うことで、前記貫通孔の下部に露出する前記第1の配線層から前記貫通孔の内側に向けてメッキ膜を形成し、前記メッキ膜により前記第1の配線層と前記第2の導電膜とを導通させることを特徴とする請求項1記載の回路装置の製造方法。
  9. 前記メッキ膜を形成する前に、前記貫通孔の側壁に前記メッキ膜とは異なる金属を付着させることを特徴とする請求項5から請求項8のいずれかに記載の回路装置の製造方法。
JP2004162656A 2004-05-31 2004-05-31 回路装置の製造方法 Expired - Fee Related JP4383258B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004162656A JP4383258B2 (ja) 2004-05-31 2004-05-31 回路装置の製造方法
US11/138,932 US7565738B2 (en) 2004-05-31 2005-05-25 Method for manufacturing circuit device
US12/352,372 US7854062B2 (en) 2004-05-31 2009-01-12 Method for manufacturing circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004162656A JP4383258B2 (ja) 2004-05-31 2004-05-31 回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005347357A JP2005347357A (ja) 2005-12-15
JP4383258B2 true JP4383258B2 (ja) 2009-12-16

Family

ID=35499477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004162656A Expired - Fee Related JP4383258B2 (ja) 2004-05-31 2004-05-31 回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP4383258B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014143276A (ja) * 2013-01-23 2014-08-07 Sumitomo Electric Ind Ltd 半導体装置

Also Published As

Publication number Publication date
JP2005347357A (ja) 2005-12-15

Similar Documents

Publication Publication Date Title
US7315083B2 (en) Circuit device and manufacturing method thereof
US7186921B2 (en) Circuit device and manufacturing method thereof
KR100721489B1 (ko) 회로 장치 및 그 제조 방법
US7405486B2 (en) Circuit device
US7854062B2 (en) Method for manufacturing circuit device
US7439614B2 (en) Circuit device with dummy elements
KR100661946B1 (ko) 회로 장치 및 그 제조 방법
JP4730426B2 (ja) 実装基板及び半導体モジュール
JPWO2008069260A1 (ja) 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ
KR100728855B1 (ko) 회로 장치의 제조 방법
US7339281B2 (en) Circuit device and manufacturing method thereof
JP4379693B2 (ja) 半導体装置およびその製造方法
JP2008060372A (ja) 回路装置およびその製造方法、配線基板およびその製造方法
JP4969072B2 (ja) 回路装置およびその製造方法
JP4439336B2 (ja) 回路装置の製造方法
JP4383258B2 (ja) 回路装置の製造方法
JP4168494B2 (ja) 半導体装置の製造方法
JP2006128501A (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090825

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090918

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees