WO2008069260A1 - 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ - Google Patents

回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ Download PDF

Info

Publication number
WO2008069260A1
WO2008069260A1 PCT/JP2007/073538 JP2007073538W WO2008069260A1 WO 2008069260 A1 WO2008069260 A1 WO 2008069260A1 JP 2007073538 W JP2007073538 W JP 2007073538W WO 2008069260 A1 WO2008069260 A1 WO 2008069260A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
insulating layer
conductive
wiring layer
conductive pattern
Prior art date
Application number
PCT/JP2007/073538
Other languages
English (en)
French (fr)
Inventor
Kouji Takahashi
Yusuke Igarashi
Jun Sakano
Original Assignee
Sanyo Electric Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co., Ltd. filed Critical Sanyo Electric Co., Ltd.
Priority to JP2008548324A priority Critical patent/JPWO2008069260A1/ja
Priority to US12/516,769 priority patent/US8436250B2/en
Publication of WO2008069260A1 publication Critical patent/WO2008069260A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09554—Via connected to metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0323—Working metal substrate or core, e.g. by etching, deforming
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating

Definitions

  • Circuit board for mounting circuit elements, circuit devices and air conditioners using the same
  • the present invention relates to a circuit element mounting board and a circuit device using the same, and more particularly to a board having a wiring board in which an insulating layer and a wiring layer are formed on both sides around a metal core layer.
  • circuit devices converging in them are mainly equipped with multiple spring layers.
  • Such a technique is described in, for example, Japanese Patent Publication No. 2003-324263.
  • FIG. 8 a circuit device having a multilayer substrate 107 will be described.
  • a circuit device is configured by mounting circuit elements such as a package 105 on the first wiring layer 102 A formed on the upper surface of the multilayer substrate 107.
  • wiring layers are formed on the front surface and the back surface of the base material 101 made of glass epoxy resin.
  • the first wiring layer 102 A and the second wiring layer 102 B are formed on the upper surface of the substrate 101.
  • the first wiring layer 102 and the second wiring layer 1028 are stacked with an insulating layer 103 interposed therebetween.
  • a third wiring layer 102C and a fourth wiring layer 102D are laminated via an insulating layer 103.
  • each wiring layer is connected at a predetermined location by a connecting portion 104 provided so as to penetrate the insulating layer 103.
  • a package 105 is fixed to the uppermost first wiring layer 102A.
  • the semiconductor element 105 A is surface-mounted through a resin-encapsulated package 105 force S and the connection electrode 106. Disclosure of the invention
  • the base material 101 is a resin, it is difficult to release heat generated from the package 105 to the outside.
  • the base material 101 is highly filled with a filler such as alumina.
  • a filler such as alumina.
  • the mixed resin tends to become brittle, cracks frequently occurred on the base material 101 in the transporting process and the like.
  • the present invention has been made in view of the above problems, and a main object thereof is to provide a substrate including a wiring layer excellent in heat dissipation and mechanical strength.
  • the present invention includes a metal core layer, and a multilayer wiring layer laminated around an insulating layer covering the upper surface and the lower surface of the metal core layer around the metal core layer, It is made of rolled metal.
  • the rolled metal is a material excellent in heat dissipation and mechanical strength as compared with the plating film.
  • a material as a metal core responsible for the mechanical strength of the entire wiring board, the heat generated from the circuit elements placed on the upper surface of the wiring board is used as the wiring board whose main material is the metal core. It is discharged to the outside through the well.
  • the metal core under the chip becomes the upper plane.
  • the target size is large and the bottom size is small. Therefore, it can be formed along the chip size to be mounted, and transient heat can be stored in the metal core.
  • FIG. 1 is a diagram showing a circuit device of the present invention
  • (A) is a sectional view
  • (B) is an enlarged sectional view
  • FIG. 2 is a diagram showing a circuit device of the present invention.
  • (A) — (D) is a plan view showing each layer included in the wiring board
  • FIG. 3 is a cross-sectional view showing the circuit device of the present invention
  • FIG. 4 is a diagram showing the manufacture of the circuit device of the present invention.
  • (A) — (D) is a cross-sectional view
  • FIG. 5 is a view showing a method of manufacturing the circuit device of the present invention
  • (A) — (C) is a cross-sectional view.
  • (D) is an enlarged cross-sectional view
  • FIG. 6 is a cross-sectional view showing a method for manufacturing the circuit device of the present invention
  • FIG. 7 is a view of a plate-like body applicable to the manufacturing method of the present invention
  • FIG. 8 is a diagram showing a configuration
  • (A) and (B) are plan views
  • (C) and (D) are sectional views
  • FIG. 8 is a configuration and manufacturing method of a multilayer substrate according to the background art.
  • Figure 9 is a view for explaining the embedded structure of the circuit elements in the separation trench
  • the first 0 Figure illustrates the condition when the size of the upper and lower isolation trench metal core layer is different from FIG.
  • FIG. 11 is a diagram for explaining how to thermally couple semiconductor elements mounted on a substrate.
  • circuit device 1 O A is configured by mounting circuit elements such as semiconductor element 32 on the upper surface of wiring board 45 having a metal core layer.
  • the wiring board 45 includes a conductive pattern 12 functioning as a metal core layer, a first wiring layer 18 stacked on the upper surface of the conductive pattern 12 via the first insulating layer 14, a second It mainly includes a second wiring layer 20 laminated on the lower surface of the conductive pattern 12 via an insulating layer 16.
  • the heat dissipation of the wiring board 45 constituting the circuit device 1 OA improves mechanical strength.
  • one wiring layer 18 and 20 is formed above and below the core layer 12 as the center, but a plurality of wiring layers may be formed above and below, respectively.
  • the conductive pattern 12 functions as a metal core layer that bears the mechanical strength of the entire wiring board 45 and improves heat dissipation. Therefore, the conductive pattern 12 is formed to be thicker than the other wiring layers; the thickness is, for example, about 10 0 ⁇ to 2 0 0 ⁇ .
  • a rolled metal foil is adopted as the material of the conductive pattern 12. Specific examples of the material include metals (copper (C u) or aluminum (A 1)), alloys, etc. Can be adopted.
  • a rolled metal such as a rolled copper foil
  • the mechanical strength and heat dissipation of the conductive pattern 12 can be further improved.
  • Rolled metal has a thermal conductivity of several percent superior to that of the plating film, and is more rigid than the plating film.
  • impurities can be nickel (N i), silicon (S i), zinc (Z n), chromium (C r), iron (F e) or phosphorus (P), or these 2 Two or more combinations are possible.
  • the conductive patterns 12 are spaced apart at equal intervals by a separation groove 2 2 including a first separation groove 24 and a second separation groove 26.
  • the width of the separation groove 22 is, for example, about 100 m to l 50 ⁇ m.
  • the first separation groove 24 is provided by selectively half-etching the conductive foil, which is the material of the conductive pattern 12, from the upper surface force, and the second separation groove 26 is formed on the conductive foil. It is provided by selectively etching the back surface.
  • the first separation groove 24 is filled with a first insulating layer 14 covering the upper surface of the conductive pattern 12, and the second separation groove 26 is filled with a first insulation layer 14 covering the lower surface of the conductive pattern 12. 2 Insulating layer 1 6 is filled.
  • the metal core is constituted by a conductive pattern 12 which is physically and electrically separated from each other.
  • the metal core may be constituted by a so-called solid conductive foil which is not patterned. In this case, rolled metal is used as the metal core.
  • the side surfaces of the first separation groove 24 and the second separation groove 26 have a curved shape, and the adhesion strength with each insulating layer filled therein is improved.
  • the structure near the center is constricted (the structure in which the side surfaces of the conductive pattern 12 protrude outward). This also improves the adhesion strength between the first insulating layer 14 and the second insulating layer 16 and the conductive pattern 12.
  • the first insulating layer 14 and the second insulating layer 16 cover the upper and lower surfaces of the conductive pattern 12.
  • the first insulating layer 14 is filled in the first separation groove 24, and the second insulation layer 16 is filled in the second separation groove 26.
  • the thickness of the first insulating layer 14 and the second insulating layer 16 covering the conductive pattern 12 is, for example, about 50 m to about 100 ⁇ m.
  • a thermosetting resin such as an epoxy resin or a thermoplastic resin such as polyethylene resin can be employed as the material of the first insulating layer 14 and the second insulating layer 16.
  • the thermal resistance of these resin layers is reduced, and the wiring board 4 5 heat dissipation can be improved.
  • the filler material alumina, silicon oxide, or silicon nitride can be employed.
  • these fillers are mixed into the first insulating layer 14 and the second insulating layer 16, the thermal expansion coefficient of each insulating layer approaches the conductive material such as the conductive pattern 12. The warping of the wiring board 45 when the temperature change is applied is suppressed.
  • the first wiring layer 18 is a wiring layer formed on the upper surface of the first insulating layer 14, and selectively etches the conductive film or the plating film attached to the upper surface of the first insulating layer 14. It is formed. Since the thin conductive film or the like is etched and patterned, the first wiring layer 18 can be miniaturized and the wiring width can be reduced to about 20 m to 50 m. In addition, the first wiring layer 18 is electrically connected to the conductive pattern 12 via an interlayer connection portion 28 provided through the first insulating layer 14. Further, circuit elements such as a chip element 3 4 (see FIG. 2) and a semiconductor element 3 2 are electrically connected to the first wiring layer 18.
  • the electrodes at both ends are fixed via a conductive bonding material such as solder.
  • the semiconductor element 32 such as an LSI or a transistor, is mounted by the following method.
  • the BIP or MOS type discrete TR is mounted on the wiring layer 18 to be a land via the conductive fixing material 17 because the back surface of the semiconductor substrate is a current outflow or inflow electrode. Further, it is electrically connected to the metal core 12 through at least one connection portion 28.
  • These TRs generate a large amount of heat with a large current, but the metal core material is thick and can function as a heat sink.
  • LSI has two types of semiconductor substrate, ground or floating, and is mounted with F acedown or F aceup. In the case of facedown, the first wiring layer 1 8 is arranged corresponding to the LSI pad, and at this time, the interlayer connection portion 28 is not formed.
  • the metal core layer 1 2 is simply used as a heat sink.
  • a thin metal wire or a conductive plate is employed on the back surface of the semiconductor chip and is connected to an electrode that is one of the first wiring layers 18.
  • the same connection as TR is performed, and the pad electrode of the LSI and the electrode which is one of the wiring layers are connected by a thin metal wire.
  • the second wiring layer 20 is a wiring layer formed on the lower surface of the second insulating layer 16 and has a wiring width of 20 0 ii m to 50 / zm, similar to the first wiring layer 18 described above. It can be made as thin as possible. Further, the second wiring layer 20 is electrically connected to the lower surface of the conductive pattern 12 via an interlayer connection portion 30 provided through the second insulating layer 16. An external electrode made of a conductive adhesive such as solder may be welded to the second wiring layer 20. Furthermore, if the interlayer connection part 30 is connected to the metal core layer 12 as a heat sink, heat can be released to the outside through this connection part.
  • the semiconductor element 3 2 in FIG. 1 (A) is connected to the metal core layer 12 2, and heat is released to the outside through the connection portion 28, the core layer 12, and the connection portion 30. I understand.
  • a rolled conductive foil, a plating film, or a rolled conductive foil and a plating film made mainly of copper or aluminum are laminated.
  • a conductive foil can be used. Since these wiring layers are provided by selectively etching a thin conductive film, they can be formed more finely than the conductive pattern 12 which is a metal core.
  • the interlayer connection portion 28 and the interlayer connection portion 30 are formed in the holes formed in the holes of the insulating layers 14 and 16. It consists of a film and has the function of connecting each wiring layer and the conductive pattern.
  • the first wiring layer 18 and the conductive pattern 12 are connected by the interlayer connection portion 28 provided through the first insulating layer 14.
  • the second wiring layer 20 and the conductive pattern 12 are connected by the interlayer connection part 30 provided through the second insulating layer 16.
  • each interlayer connection portion may function as a path through which an electric signal passes, or may be a so-called dummy member through which an electric signal does not pass. Either way, it can be used as a thermal via hole through which heat passes through the interlayer connection 28.
  • materials other than the plating film can be adopted, and for example, a conductive adhesive material such as solder or silver paste can be adopted.
  • the first wiring layer 18 and the second wiring layer 20 described above can be conducted through the interlayer connection portion 28 and the like. In this case, both wiring layers are electrically connected through a route of the first wiring layer 18 ⁇ interlayer connection portion 28 ⁇ conductive pattern 12 ⁇ interlayer connection portion 30 ⁇ second wiring layer 20.
  • the first wiring layer 18 and the second wiring layer 20 described above may be covered with a solder resist made of a resin film except for a portion connected to the outside and a portion where a circuit element is mounted. good.
  • the second wiring layer 20 in the lowermost layer is almost entirely covered with the resist 13 and the resist 13 is locally removed, so that 2 Wiring layer 20 is partially exposed.
  • an external electrode 31 made of solder or the like is welded to the lower surface of the second wiring layer 20 exposed from the resist 13.
  • the upper surface of the first wiring layer 18 is covered with the resist 11 1, and the first wiring layer 18 is exposed from the portion where the resist 11 1 is partially removed, so that the circuit of the semiconductor element 3 2 etc.
  • the elements are electrically connected.
  • the surfaces of the first wiring layer 18 and the second wiring layer 20 exposed from both resists may be covered with a gold plating film in order to improve the bondability.
  • a three-layer multilayer wiring composed of the first wiring layer 18, the conductive pattern 12 and the second wiring layer 20 is illustrated, but a multilayer wiring layer is further laminated via an insulating layer. As a result, four or more wiring layers may be constructed.
  • the circuit device 10 A of this embodiment is a SIP type in which a large number of circuit elements such as a semiconductor element 32 and a chip element 34 are incorporated. Therefore, the circuit device 10 A according to this embodiment has a much larger heat generation than the discrete type in which one semiconductor element is incorporated, and a larger and more complicated electric circuit is incorporated. . Therefore, by separating the conductive patterns 12 that are the metal core layers from each other and making the potentials different from each other, it is possible to provide the metal core layers with functions other than improving heat dissipation. Can be downsized with functionality.
  • the conductive pattern 12 is a pattern for improving heat dissipation by being thermally coupled to each wiring layer via the interlayer connection 28 and interlayer connection 30 whose upper and lower surfaces function as thermal vias. May be used.
  • a plurality of interlayer vias 28 to be thermal via holes are provided below the semiconductor element 3 2, and the semiconductor element 3 2 is thermally connected to the land-like conductive pattern 1 2 directly below through the thermal via hole. Is bound to. As a result, even if a power transistor that generates a large amount of heat is used as the semiconductor element 3 2, the large amount of generated heat is released to the outside through the thermal via hole and conductive pattern 1 2. It is done.
  • the conductive pattern 12 which is a metal core is composed of crystal grains 25 which are long in the lateral direction with respect to the direction of the main surface, and the interlayer connection portion 28 is perpendicular to the direction of the main surface. It consists of 27 grains of crystal grains that are long in any direction.
  • the thermal conductivity of the conductive pattern 12 can be improved by forming the conductive pattern 12 with a rolled copper foil that is an aggregate of crystal grains 25.
  • the interlayer connection portion 28 is composed of an inner wall of the hole portion 21 provided through the first insulating layer 14 in the thickness direction, and a plating film 23 attached around the hole.
  • the thickness of the plating film 23 is, for example, about 2 m to 10 ⁇ m.
  • the plating film 23 is attached to the upper surface of the conductive pattern 12 exposed at the bottom of the hole 21, the side wall of the hole 21 composed of the first insulating layer 14, and the periphery of the hole 21. It has been.
  • the plating film 23 is formed by growing a large number of crystal grains 27 by an electroless plating method or an electrolytic plating method (or a combination thereof) in a direction perpendicular to each surface. Has a long axis. That is, the majority of the crystal grains 27 are larger in the direction perpendicular to the main surface of the plating film 23 than in the direction parallel to the main surface of the plating film 23. .
  • the crystal grains 27 constituting the plating film 23 covering the upper surface of the conductive pattern 12 are formed elongated in the vertical direction.
  • the mesh film 23 having such a configuration is slightly inferior in thermal conductivity as compared to a metal formed by a rolled film.
  • the conductive pattern 12 is formed by etching the rolled copper foil rolled as described above, and the crystal grains 25 constituting the conductive pattern 12 have a long axis in the horizontal direction.
  • the layers are also laminated. That is, the shape of most of the crystal grains 25 constituting the conductive pattern 12 is such that the size in the direction parallel to the main surface of the conductive pattern 12 is perpendicular to the main surface of the conductive pattern 12. It is getting bigger than the direction.
  • the interlayer connection portion 28 is constituted by a plating film slightly inferior in thermal conductivity, but by adopting a rolled copper foil having excellent thermal conductivity as the material of the conductive pattern 12, The overall heat dissipation is improved.
  • the conductive pattern 12 that is the metal core is separated by the separation groove 2 2, and therefore the overall area compared to the solid metal core layer that is not patterned. There is a risk that the thermal conductivity will decrease due to the small amount.
  • the rolled copper foil is used as a material for the conductive pattern 12, thereby improving the heat dissipation of the individual conductive patterns 12 and suppressing the overall decrease in heat dissipation.
  • the configuration of the interlayer connection 30 that connects the lower surface of the conductive pattern 12 and the second wiring layer 20 is the same as that of the interlayer connection 28 described above, and penetrates through the second insulating layer 16. It is formed by a plating film provided on the inner wall of the provided hole.
  • FIG. 2 (A) is a plan view of the first wiring layer 18, and FIG. 2 (B) is a plan view of the first wiring layer 18 with the circuit elements mounted thereon.
  • C) is a plan view of the conductive pattern 12, and
  • FIG. 2 (D) is a plan view of the second wiring layer 20.
  • the first wiring layer 18 located in the uppermost layer constitutes a die pad to which circuit elements are fixed and a bonding pad to which metal thin wires are connected.
  • a plurality of (for example, six) interlayer connection portions 28 are formed on the die pad-shaped first wiring layer 18 on which circuit elements such as semiconductor elements are mounted, and are connected to the lower conductive pattern 12. Yes.
  • the first wiring layer 18 is covered with the resist 11 except for the region where the circuit element is connected and the region where the metal thin wire is connected.
  • the area covered by the resist 11 is shown by dot hatching.
  • the area where the circuit element is mounted is exposed to the outside without being covered with the resist 11.
  • the region connected to the fine metal wire is exposed to the outside without being covered with the resist 11 1, and the interlayer connection portion 28 is provided in the region covered with the resist.
  • the semiconductor element 3 2 and the chip element 3 4 are connected to the first wiring layer 18 having the above-described configuration via a conductive adhesive such as solder.
  • the back surface of the semiconductor element 32 is fixed to the die pad-shaped first wiring layer 18 with a conductive or insulating adhesive.
  • the electrode on the upper surface of the semiconductor element 32 is connected to the first wiring layer 18 having a role of a bonding pad via a metal thin wire 19.
  • FIG. 2 (C) shows an example of a planar shape of the conductive pattern 12 embedded in the wiring board 45.
  • a large number of conductive patterns 12 are separated by substantially equal separation grooves 22.
  • each conductive pattern 12 is electrically separated (insulated) by the first insulating layer 14 and the second insulating layer 16 (see FIG. 1 (A)) filled in the separation groove 22. . Therefore, each conductive pattern 12 can be connected to the first wiring layer 18 or the second wiring layer 20 via the interlayer connection portions 28 and 30 (see FIG. 1A). The potential of each conductive pattern 12 can be made different.
  • these conductive patterns 12 may be used as a signal pattern through which an electrical signal input / output to / from the first wiring layer 18 and the second wiring layer 20 passes, or a fixed potential at a predetermined location. It may be used as a pattern for extracting (for example, power supply potential or ground potential).
  • the outer peripheral edge of the conductive pattern 12 that is the metal core layer is the outer peripheral edge of the wiring board 45 (here, the outer peripheral edge is the first insulating layer 14 and the second insulating layer 16). (Indicated by the dotted line)
  • the outer peripheral edge is the first insulating layer 14 and the second insulating layer 16.
  • the first wiring layer 18 and the second wiring layer 20 are also located on the inner side of the outer peripheral end of the wiring board.
  • each second wiring layer 20 is connected to the lower surface of the conductive pattern 12 via the inter-layer connection part 30 (see FIG. 1A).
  • the remaining ratio of each layer (the ratio of the pattern or the area of the wiring layer to the area of the entire board) be substantially constant.
  • the remaining ratio of the first wiring layer 18, the conductive pattern 12, and the second wiring layer 20 is preferably about 80% ⁇ 10%. This
  • the metal core layer is a solid one that is not patterned, the first wiring layer 18 and the second wiring layer 2
  • the remaining rate of 0 may be made substantially equal within the above range.
  • the first wiring layer 18 and the like have better thermal conductivity than the first insulating layer 14 and so on. Higher survival rate is better.
  • the residual ratio of the first wiring layer 18, the conductive pattern 12 and the second wiring layer 20 is preferably 50% or more, more preferably 70% or more, and particularly preferably 8 0% or more.
  • the configuration of the circuit device 10 B is different from the other circuit devices described above in that the sealing resin 33 is provided.
  • the sealing resin 33 is formed so that the upper surfaces of the chip element 34, the semiconductor element 32, and the wiring board 45 are covered.
  • the sealing resin 33 is formed by injection molding using a thermoplastic resin, transfer molding using a thermosetting resin, potting, or the like.
  • a method for manufacturing the circuit device 1 O A in FIG. 1 will be described with reference to FIGS.
  • a step of forming a sealing resin is required.
  • the first separation groove 24 is formed by partially etching the surface of the conductive foil 50.
  • the conductive foil 50 is made of a metal or alloy mainly composed of copper or aluminum, and has a thickness of, for example, 1 0 0! ⁇ 2 ⁇ 0 m.
  • the rolled metal is excellent in mechanical strength, it is possible to suppress cracking and deformation of the substrate in the middle of the manufacturing process.
  • the specific composition of the rolled metal composing the conductive foil 50 is the same as that of the conductive pattern 12 described in the first embodiment. Furthermore, since the rolled metal is superior in thermal conductivity compared to the plating film, the overall heat dissipation characteristics of the wiring board and circuit device can be improved.
  • the upper surface of the conductive foil 50 excluding the region where the first separation groove 24 is to be formed is registered.
  • the conductive foil 50 is etched from the upper surface using this resist as an etching mask.
  • the conductive foil 50 is wet-etched using an etchant containing iron chloride or copper chloride.
  • the depth of the first separation groove 24 formed in this step is preferably about half of the thickness of the conductive foil 50.
  • the separation groove 22 can be constituted by the first separation groove 24 and the second separation groove 26 formed by wet etching that isotropically progress, and the width of the separation groove 22 is set to the thickness of the separation groove. It can be narrowed to about half (see Fig. 4 (C)). As a result, the area of the conductive pattern occupying the entire wiring board increases, and the mechanical strength and heat dissipation characteristics of the wiring board are improved.
  • the thickness of the conductive foil 50 is ⁇ ⁇ ⁇ ⁇ ⁇ ! In the range of ⁇ 2 0 ⁇ m, the depth of the first separation groove 24 is 5 0 ⁇ ⁇ ! It may be about ⁇ 1 0 0 w in.
  • the width of the first separation groove 24 is 50 ⁇ m to 100 jum depending on the thickness of the conductive foil 50. .
  • the resist (not shown) used as the etching mask is removed from the conductive foil 50 and removed.
  • the upper surface of the conductive foil 50 is covered with the first insulating layer 14 so that the first separation groove 24 is filled, and the first insulating layer 14 A first conductive film 52 is attached to the upper surface of the substrate.
  • a semi-solid or liquid resin material may be applied to the upper surface of the conductive foil 50 and then cured by heating, or a film-like resin material may be used for the conductive foil 50. It may be adhered to the upper surface with a vacuum press.
  • the liquid or semi-solid first insulating layer 14 is applied to the conductive foil 50. Even if it is applied, there will be no problems such as leakage of the resin material of the first separation groove 24 and the like.
  • the side surface of the first separation groove 24 is a curved surface formed by wet etching, the first insulating layer 14 is fitted to the side surface of the first separation groove 24 and the adhesion strength between the two is strong. It is.
  • the upper surface of the first insulating layer 14 is entirely covered with the first conductive film 52.
  • the first insulating layer 14 to which the first conductive film 52 is adhered may be laminated on the conductive foil 50, or the first insulating layer 14 is in close contact with the conductive foil 50. Later, the first conductive film 52 may be attached to the first insulating layer 14.
  • the first conductive film 52 may be made of a rolled metal or may be formed by a plating method.
  • the thickness of the first conductive film 52 is, for example, 2 O wn! It is about ⁇ 50 ⁇ .
  • the first conductive film 52 may be formed as a plating film together with the interlayer connection portion in the step of forming the interlayer connection portion described later.
  • both a thermosetting resin or a thermoplastic resin can be employed as the resin material constituting the first insulating layer 14.
  • a resin material mixed with a fibrous or particulate filler may be used as the first insulating layer 14.
  • the thickness of the first insulating layer 14 covering the upper surface of the conductive foil 50 is, for example, 50! ! ⁇ about 1 0 0 ⁇ ⁇ .
  • the second separation groove 26 is formed by selectively etching from the back surface of the conductive foil 50, and the conductive foil 50 is separated to form each conductive pattern.
  • a resist (not shown) is formed so that the back surface of the conductive foil 50 in the region corresponding to the first separation groove 24 is exposed.
  • the second separation groove 26 is formed by wet etching the back surface of the portion of the conductive foil 50 exposed from the resist (not shown).
  • the second separation groove 26 is formed by wet etching until the first insulating layer 14 filled in the first separation groove 24 is exposed.
  • the distance obtained by adding the depth of the first separation groove 24 and the depth of the second separation groove 26 needs to be equal to or greater than the thickness of the conductive foil 50. This is to ensure that the first insulating layer 14 is exposed from the second separation groove 26.
  • a conductive pattern 12 having a shape as shown in FIG. 2 (C) is obtained.
  • the second separation groove 26 is not necessarily provided.
  • the conductive foil 50 may be completely removed from the back surface without using an etching mask in this step, and the first insulating layer 14 filled in the first separation groove 24 may be exposed downward.
  • the conductive pattern 12 is separated only by the first separation groove 24.
  • the separation groove 22 by forming the separation groove 22 with the first separation groove 24 and the second separation groove 26, the lateral width of the separation groove 22 can be reduced. A thicker conductive pattern 12 can be obtained.
  • the back surface of conductive pattern 12 is covered with second insulating layer 16, and second conductive film 54 is attached to the surface of second insulating layer 16. .
  • the second insulating layer 16 is formed so that the lower surface of the conductive pattern 12 is covered and the second separation groove 26 is further filled.
  • the thickness, composition and formation method of the second insulating layer 16 are the same as those of the first insulating layer 14 described above.
  • the thickness, composition and formation method of the second conductive film 54 formed on the lower surface of the second insulating layer 16 may be the same as those of the first conductive film 52 described above.
  • the second conductive film 54 may not be formed in this step, but may be formed together with the interlayer connection portion in a later step.
  • first conductive film 52 and second conductive film 54 in the region to be connected to conductive pattern 12 are partially removed. Specifically, the entire upper surface of the first conductive film 52 After the resist 41 functioning as an etching mask is applied to the region, exposure “development processing” is performed to expose the surface of the first conductive film 52 where the conductive pattern 12 is connected. Further, wet etching is performed to remove the first conductive film 52 exposed from the resist 41. The same process is performed on the second conductive film 54, and the second conductive film 54 is partially removed. After this step is completed, the resist 41 is peeled off and removed.
  • the exposed hole 5 6 is formed.
  • the first insulating layer 14 exposed from the first conductive film 52 is laser-etched so that the upper surface of the conductive pattern 12 is exposed from the bottom of the exposed hole 56.
  • the second insulating layer 16 exposed from the second conductive film 54 is removed to form an exposed hole 58 where the conductive pattern 12 is exposed at the bottom. If residues of evaporated resin material, etc. remain at the bottom of the exposed holes 56, etc. due to laser irradiation in this step, desmear treatment is performed to remove these residues.
  • the side surfaces of the exposed holes 56 and the like formed in this process are inclined surfaces whose opening area increases toward the outside. Therefore, in the next process for performing the plating process, the flow of the plating solution inside the exposed hole 56 is promoted, and there is an advantage that the plating film can be easily attached to the inner wall of the exposed hole 56.
  • an interlayer connection portion 28 and the like are formed in the exposed hole 56, and each wiring layer is electrically connected to the conductive pattern.
  • the interlayer connection portion 28 may be formed of a metal film formed inside the exposed hole 56 by a plating method, or a conductive material such as solder or conductive resin paste may be embedded in the exposed hole 56.
  • a thin metal film (seed layer) by the electroless plating method is first provided on at least the wall of the exposed hole 56 and then the voltage is applied to the seed layer.
  • a plating film made of copper having a thickness of about several ⁇ is formed by an electrolytic plating method.
  • an interlayer connection 30 is provided on the inner wall of the exposed hole 58 that penetrates the second insulating layer 16.
  • a plating film can be formed so that the exposed holes 56 and the exposed holes 58 are embedded.
  • the top surfaces of the first conductive film 52 and the second conductive film 54 are also covered with the above-described metal film, thereby increasing the thickness.
  • the first conductive film 52 and the second conductive film 54 made of a plating film may be formed together with the interlayer connection portions 28 and 30. In this case, the first conductive film 52 and the like having a small thickness are formed, and a fine wiring can be configured.
  • the first conductive film 52 and the second conductive film 54 are selectively etched to form the first wiring layer 18 and the second wiring layer 20.
  • the first wiring layer 18 is stacked above the conductive pattern 12 and the second wiring layer 20 is stacked below the conductive pattern 12 to realize a three-layered multilayer wiring. Further, four or more wiring layers may be realized by further stacking wiring layers. By increasing the number of wiring layers stacked, larger electrical circuits can be incorporated into the wiring board.
  • the interlayer film 28 is formed by forming the plating film 23 so as to cover at least the bottom and side surfaces of the exposed hole 56 provided partially through the first insulating layer 14. It is provided. Further, in this step, the upper surface of the first wiring layer 18 (first conductive film 5 2) is also covered with the plating film 23 to increase the thickness. As described in the first embodiment, each crystal grain 27 constituting the plating film 23 has a major axis in a direction perpendicular to the surface to which the plating film 23 is attached. Furthermore, since the plating film 23 is inferior in density compared with the rolled metal, the thermal resistance of the interlayer connection 28 is slightly increased.
  • the conductive pattern 12 is made of rolled metal as described above, and the crystal grains 25 constituting the conductive pattern 12 have a long axis parallel to the direction of the main surface of the conductive pattern 12. is doing. That is, the crystal grain 25 has a shape in which the size in the direction parallel to the main surface of the conductive pattern 12 is larger than the direction perpendicular to the main surface of the conductive pattern 12. . With such a configuration, the conductive pattern 12 is excellent in mechanical properties such as bendability and thermal conductivity.
  • the first wiring layer 18 and the second wiring layer 20 are covered with a solder resist made of a resin film, except where circuit elements are mounted or connected to the outside. Also good.
  • circuit elements are mounted on the first wiring layer 18 and electrically connected.
  • the chip element 34 is connected to the first wiring layer 18 via a bonding material such as solder.
  • the back surface of the semiconductor element 32 such as an LSI is mounted on the land-like first wiring layer 18 via a bonding material, and the electrode on the front surface is connected to the first wiring layer 18 via a fine metal wire. .
  • the resist 53 is removed so that the second wiring layer 20 is partially exposed, and the exposed portion An external electrode 31 made of solder is welded to the second wiring layer 20.
  • the wiring board 45 is separated into each unit at the location indicated by the alternate long and short dash line.
  • a sealing resin is arranged to cover the semiconductor element 32 etc. After the formation on the upper surface of the wire substrate 45, the separation step may be performed. In this step, each wiring layer exposed from the resist 53 may be covered with a gold plating film.
  • the wiring substrate 45 is separated at the location where the separation groove 22 is formed (that is, where the conductive pattern 12 and the first wiring layer 18 are not present). Separation can be performed while suppressing wear of the resectioning stage. In addition, since conductive materials such as copper are not separated, the occurrence of Paris due to separation is also suppressed.
  • the circuit device 1 O A having the configuration shown in FIG. 1 is manufactured.
  • the wiring layer is formed by etching the film-like conductive film (the first conductive film 52 and the second conductive film 54).
  • a plating film is used instead of the conductive film. You can also.
  • the first conductive layer 52 and the second conductive layer 54 are not provided, and the first insulating layer 14 is formed by a plating method after forming the exposed holes 56 shown in FIG. 5 (B). And a metal film covering the second insulating layer 1 6. Thereafter, the metal film is selectively etched to form the first wiring layer 18 and the second wiring layer 20 shown in FIG. 5 (C).
  • the thickness is 5 ⁇ II! Since a wiring layer is formed by etching a thin metal film of about 10 ⁇ , a fine wiring layer having a width of about 40 ⁇ m or less can be formed.
  • FIG. 7 (A) is a plan view generally showing the plate-like body 80
  • FIG. 7 (B) is an enlarged plan view of one block 86 included in the plate-like body 80
  • FIG. 7 (C) is a cross-sectional view of the plate-like member 80 inside the block 86
  • FIG. 7 (D) is a cross-sectional view of the plate-like member 80 in the support portion.
  • the plate-like body 80 of this embodiment is configured by laminating a plurality of wiring layers on the front and back of the metal core layer 12 with an insulating layer interposed therebetween.
  • a plurality of blocks 8 6 are in the form of strips arranged in a matrix at a distance.
  • the block 86 is connected to each other by a support portion to form a single plate.
  • the support portion includes a first support portion 84 that supports a plurality of blocks 8 6 in a frame shape from the outside, and a second support portion 8 that is positioned between the blocks 8 6 and connects the blocks 8 6 to each other. It consists of five.
  • FIG. 7 (B) is an enlarged plan view showing one block 86.
  • the area indicated by hatching of the slope spring is a portion made of a conductive material such as copper, and is a fine dot.
  • the region indicated by hatching is a portion where the insulating layer interposed between the wiring layers is exposed, and the white region is a portion where the plate-like body 80 is removed by penetrating in the thickness direction.
  • the block 86 is composed of a plurality of units 8 1 which are spaced apart at equal intervals and arranged in a matrix.
  • the unit 8 1 is a part constituting one circuit device.
  • three units 8 1 are arranged in the vertical direction, and three units 8 1 are arranged in the horizontal direction, and a total of nine units 8 1 constitute one block 86.
  • the number of units 8 1 provided in one block 86 is arbitrary, and several tens to several hundreds of units 8 1 may be arranged inside one block 86.
  • the distance (L 1) at which the units 8 1 are separated is, for example, about 10 O m to 50 O m.
  • the block 86 is supported by the support portion, and specifically, the upper side and the lower side of the block 86 are supported by the first support portion 84. Further, the left side and the right side of the block 86 are supported by the second support portion 85.
  • Each support portion has a structure in which conductive films made of a conductive material are laminated via an insulating layer, as in the interior of the block 86. This structure is shown in FIG. 7 (D). It will be described later.
  • the slit 89 is provided by partially removing the plate-like body 80 in the region where the second support portion 85 is provided.
  • the slit 8 9 even if the plate-like body 80 is heated and a thermal stress is generated in the molding process or the mounting process, the stress is absorbed by the deformation of the slit 89, and the plate-like body The deformation occurring in 80 can be reduced.
  • the through hole 83 is provided so as to penetrate the plate-like body 80 in the region where the first support portion 84 is provided in a circular shape in the thickness direction.
  • the through hole 83 is used when the plate-shaped body 80 is positioned and transported when the circuit device is manufactured. For example, the plate-like body 80 can be transported and positioned by inserting and moving the protrusion of the circuit device manufacturing machine into the through hole 83.
  • a through hole 83 is formed through the region where the conductive film 88 of the first support portion 84 is provided.
  • the alignment mark 8 2 consists of a part of the uppermost layer or the lowermost wiring layer, and is used for alignment when the units 8 1 are separated in the circuit device manufacturing process. .
  • two alignment marks 82 are provided so as to sandwich the extended line 87 of the boundary line of each unit 81 from both sides.
  • the alignment mark 8 2 has a rectangular shape, but the longitudinal direction of the alignment mark 8 2 is an extension line. 8 Parallel to the direction in which 7 extends.
  • the first support portion 84 and the second support portion 85 are each made of a conductive film laminated via an insulating layer.
  • the structure in which these supporting portions are stacked (the composition and thickness of each conductive film and insulating layer) is the same as that of the block 86.
  • the conductive films 8 8 included in the first support portion 84 and the second support portion 85 are formed around the extension line 8 7 extending the boundary line between the units 8 1 of the block 86. It has been removed. That is, in the first support portion 8 4 and the second support portion 85 in the peripheral portion of the extension line 87, there is only an insulating layer interposed between the conductive films, and all the conductive films 8 8 has been removed.
  • the distance (L2) between the conductive films 8 8 is the distance that the units 8 1 are separated from each other inside the block 86.
  • Equivalent to (L 1) for example 1 0 0 ⁇ ⁇ ! ⁇ 5 0 0 ⁇ ⁇ or so.
  • the cross section of unit 8 1 is formed on the upper surface of thick conductive pattern 12 that functions as a metal core layer and first insulating layer 14 that covers the upper surface of conductive pattern 12
  • the first wiring layer 18 is formed, and the second wiring layer 20 is formed on the lower surface of the second insulating layer 16 covering the lower surface of the conductive pattern 12.
  • the conductive pattern 12 functions as a metal core layer that has sufficient mechanical strength and improves heat dissipation. Therefore, the conductive pattern 12 is formed to be thicker than the other wiring layers, and the thickness thereof is, for example, about 1 0 0 111 to 2 0 0 ⁇ .
  • a metal mainly composed of copper a metal mainly composed of aluminum, an alloy, or the like can be used.
  • a rolled metal such as a rolled copper foil is employed as the material of the conductive pattern 12, the mechanical strength and heat dissipation of the conductive pattern 12 can be further improved.
  • Rolled metal has a thermal conductivity of several percent superior to that of the plating film.
  • the conductive patterns 12 are separated from each other at a predetermined interval by a separation groove 2 2 including a first separation groove 24 and a second separation groove 26.
  • the width of the separation groove 2 2 is, for example, ⁇ ⁇ ⁇ ⁇ ⁇ ! ⁇ 300 ⁇ m or so.
  • the first separation groove 24 is provided by selectively half-etching the conductive foil as the material of the conductive pattern 12 from the top surface, and the second separation groove 26 is selectively formed on the back surface of the conductive foil. It is provided by etching.
  • the first separation groove 24 is filled with the first insulating layer 14 covering the upper surface of the conductive pattern 12, and the second insulation groove 26 covering the lower surface of the conductive pattern 1 2 Layers 16 are filled.
  • the conductive pattern 12 is formed of a rolled metal as described in the first embodiment and the second embodiment, the mechanical strength of the plate-shaped body 80 is improved. The heat dissipation of the circuit device formed using the plate-like body 80 as a material is also improved.
  • the separation groove 2 2 can be divided into one provided between the conductive patterns 1 2 inside the unit 8 1 and one provided between the units 8 1.
  • the width of the separation groove 22 provided between the units 81 may be made wider than the separation groove 22 provided inside the unit 81.
  • the first insulating layer 14 and the second insulating layer 16 cover the upper and lower surfaces of the conductive pattern 12.
  • the first insulating layer 14 is filled in the first separation groove 24, and the second insulation layer 16 is filled in the second separation groove 26.
  • the thickness of the first insulating layer 14 and the second insulating layer 16 covering the conductive pattern 12 is, for example, about 5 0 ⁇ to 10 0 / im.
  • a thermosetting resin such as an epoxy resin or a thermoplastic resin such as a polyethylene resin can be employed as a material for the first insulating layer 14 and the second insulating layer 16.
  • the thermal resistance of these resin layers is reduced and distributed!
  • the heat dissipation of the plate 45 can be improved.
  • Silicon filler or silicon nitride can be used as the filler material.
  • these fillers are mixed into the first insulating layer 14 and the second insulating layer 16, the thermal expansion coefficient of the insulating layer approaches the conductive material such as the conductive pattern 12, and the temperature increases. Warpage of the plate-like body 80 when the change is applied is suppressed.
  • the first wiring layer 18 is a wiring layer formed on the upper surface of the first insulating layer 14 and is formed by selectively etching the conductive film or the plating film attached to the first insulating layer 14. The Since the thin conductive film is etched and patterned, the first wiring layer 18 can be miniaturized and the wiring width is 20 ⁇ ! Can be as thin as ⁇ 50 m. In addition, the first wiring layer 18 is electrically connected to the conductive pattern 12 via an interlayer connection portion 28 provided through the first insulating layer 14.
  • the second wiring layer 20 is a wiring layer formed on the lower surface of the second insulating layer 16, and, like the first wiring layer 18 described above, the wiring width is 20 ⁇ n! It can be as thin as ⁇ 50 ⁇ m.
  • the second wiring layer 20 is connected to the conductive pattern via an interlayer connection portion 30 provided through the second insulating layer 16. 1 2 Conducted with the bottom surface of 2.
  • An external electrode made of a conductive adhesive such as solder may be welded to the second wiring layer 20.
  • the interlayer connection portion 28 and the interlayer connection portion 30 are made of a conductive material such as a plating film formed in a through hole provided by removing the insulating layer, and function to connect each wiring layer and the conductive pattern 12.
  • the first wiring layer 18 and the conductive pattern 12 are connected by the interlayer connection portion 28 provided through the first insulating layer 14.
  • the second wiring layer 20 and the conductive pattern 12 are connected by the interlayer connection part 30 provided through the second insulating layer 16.
  • each interlayer connection portion may function as a path through which an electric signal passes, or may be a so-called dummy one through which an electric signal does not pass. Even if the interlayer connection portion 28 or the like does not allow electric signals to pass therethrough, it can be used as a thermal via hole through which heat passes.
  • the first wiring layer 18 and the second wiring layer 20 described above can be conducted through the interlayer connection portion 28 and the like.
  • both wiring layers are electrically connected through a route of the first wiring layer 18 ⁇ interlayer connection portion 28 ⁇ conductive pattern 12 ⁇ interlayer connection portion 30 ⁇ second wiring layer 20.
  • a through hole is provided through the insulating layer filled in the separation groove 22, and the first wiring is not made through the conductive pattern 12 by the conductive material (penetrating electrode) filled in the through hole.
  • the layer 18 and the second wiring layer 20 may be connected.
  • the first wiring layer 18 and the second wiring layer 20 described above are resists (solder resists) except for places where they are connected to the outside and places where circuit elements are mounted (electrical connection regions). It may be covered by.
  • the lowermost second wiring layer 20 is almost entirely covered with the solder resist 13, and the resist 13 is partially removed, so that the second wiring layer 20 is partially formed. Exposed. Further, the lower surfaces of the first wiring layer 18 and the second wiring layer 20 exposed from the resist 13 are covered with a plating film such as a gold plating.
  • a three-layer multilayer wiring composed of the first wiring layer 18, the conductive pattern 12 and the second wiring layer 20 is configured, but the multilayer wiring layer is further formed through the insulating layer.
  • Four or more wiring layers may be constructed by laminating.
  • a plurality of wiring layers are configured by the first wiring layer 18, the conductive pattern 12, and the second wiring layer 20, but each layer has a different shape depending on its role.
  • the first wiring layer 18 is patterned in a predetermined shape according to the circuit elements placed on the upper surface and the electric circuit to be configured.
  • the conductive pattern 12 may have a solid shape that is not patterned, or may be divided so that a plurality of regions having different potentials are provided. Les.
  • the second wiring layer 20 is patterned so as to provide a pad-shaped region where a plurality of external electrodes are welded.
  • FIG. 7D is a cross-sectional view of the first support portion 84 or the second support portion 85.
  • the basic structure of this cross section is the same as that shown in Fig. 7 (C). The difference is the shape of the patterning.
  • the dicer used for cutting is Only the insulating material such as the first insulating layer 14 is cut without cutting the metal material such as the first wiring layer 18. Accordingly, even if the plate 86 is attached to the dicing sheet without dicing it from the support portion of the plate 80, dicing can be performed even if the dicer is worn. Generation can be suppressed.
  • the position in the short direction of the plate-like body 80 of the unit 8 1 included in each block 86 is the same. It is. Accordingly, the extension line 87 extending in the lateral direction in FIG. 7B is common to the plurality of blocks 86 arranged on the plate-like body 80. That is, when dicing is performed along the extension line 87 extending in the lateral direction on the paper surface, the unit 81 included in all the blocks 86 included in the plate-like body 80 is separated by one dicing. Can do. This simplifies the process of separating the unit 81. Next, other application examples will be described.
  • FIG. 9 shows an example in which an LSI or a chip element 100 is embedded in the separation groove 22. These elements are fixed to the bottom surface of the groove through an adhesive after the first separation groove 24 shown in FIG. 4 (A) is formed. As shown in FIG. 9 (B), the first insulating resin 1 4. After forming the first conductive film 52, the same hole as the interlayer connection is formed. In this hole, the electrode pad of the LSI element is exposed, and the connection wiring is formed together with the first ⁇ S-line layer 18 to constitute a circuit.
  • Fig. 9 (A) shows Fig. 4 (C) In this case, since the second separation groove 26 is formed, the metal core material does not exist on the back surface of the chip element 100.
  • FIG. 9B is an example in which a metal core material is present on the back surface of the chip element 100.
  • Fig. 4 (C) this can be realized by leaving the core material 10 2 corresponding to the back surface of the chip.
  • the core material 10 2 under the chip element 100 can serve as a heat sink.
  • the core material 1001 having the upper and lower separation grooves surrounds the entire circumference of the chip 100, and the core material 1002 exists under the chip element 100, thereby protecting the chip element 100.
  • Chip element: L 0 0 is becoming thinner and may induce cracks.
  • the presence of the core material on the side surface and the bottom surface of the chip element 100 can support the mechanical weakness of the chip.
  • the core materials indicated by reference numerals 1 0 1 and 1 0 2 may be integrated as shown in FIG. 9 (C).
  • the chip element 100 is covered with an insulating layer, and is electrically connected to other circuit elements through the hole 103.
  • FIG. 10 shows only the metal core layer 12 taken out.
  • the etching depths of the upper and lower separation grooves 24 and 26 are made different.
  • the direction of the other groove than the other groove The width and depth of the separation groove are both smaller.
  • the separation groove 24 is shallower and smaller in width.
  • the planar size of the upper part of the core layer 104 can be made larger than the planar size of the lower part 105 because the separation groove becomes smaller. Therefore, a conductive pattern having a plane size substantially equivalent to the chip size can be disposed on the back surface of the chip element 100, and the heat of the chip element 100 can be transferred to the core layer. If this is turned upside down, the core layer underneath will become larger than the chip size, and the entire substrate will be enlarged. However, if the large groove 25 is raised, the thickness and planar size of the circuit element that can be embedded in the groove can be increased.
  • FIG. 11 illustrates a method of transferring heat generated from a semiconductor element to the core layer.
  • the insulating layer 14 corresponding to the mounting area is removed, and the chip is mounted on the exposed core layer, which is effectively thermally coupled.
  • FIG. 11 (B) a plurality of holes are formed in a part of the insulating layer 14, and a plating process is performed in the same manner as the interlayer connection part in FIG. The island formed by this can achieve thermal coupling with the backside of the chip, but its thermal resistance increases because the area of the hole is small.
  • Fig. 11 (C) shows the chip face down. In this case, there are many electrodes on the chip, and it cannot be connected to the core layer in common.
  • an electrode insulated by the insulating layer 14 is provided corresponding to the electrode of the chip. Face down Therefore, there is an advantage that the thickness in the height direction can be reduced. Furthermore, although there is some thermal resistance, the heat can be stored in the metal core layer via the insulating layer 14. In this case, if an interlayer connection, a second wiring layer, solder, and the like are formed on the back side as in FIG. 1, the heat of the core layer can be released to the outside.
  • the substrate opto-circuit device having the above-described configuration is provided inside a set of an air conditioner, for example.
  • the operation of the air conditioner can be stabilized by adopting the above-structured circuit board circuit device in the air conditioner.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本発明の回路装置は、配線基板45と、配線基板45に実装された半導体素子32等の回路素子とを具備し、配線基板45は、金属コア層である導電パターン12と、導電パターン12の上面および下面を被覆する第1絶縁層14および第2絶縁層16と、各絶縁層の上面および下面に形成された第1配線層18および第2配線層20とを有し、導電パターン12は圧延された金属から成る構成となっている。この構成により、金属コアである導電パターン12の熱抵抗が低減され、装置全体の放熱性を向上させることができる。

Description

明 細 書 回路素子実装用の基板、 これを用いた回路装置およびエアコンディショナ 技術分野
本発明は、 回路素子実装用の基板およびこれを用いた回路装置等に関し、 特に、 金属コ ァ層を中心に、 両側に絶縁層おょぴ配線層が形成された配線基板を有するものに関する。 背景技術
携帯電話等の電子機器の小型化および高機能化に伴い、 その内部に収鈉される回路装置 においては、 多層の配泉層を具備するものが主流になっている。 係る技術は、 例えば、 特 開 2003— 324263号公報に記載されている。 第 8図を参照して、 多層基板 107 を有する回路装置を説明する。
ここでは、 多層基板 107の上面に形成された第 1の配線層 102 Aにパッケージ 10 5等の回路素子が実装されることで回路装置が構成されている。
多層基板 107は、 ガラスエポキシ樹脂から成る基材 101の表面及び裏面に配線層が 形成されている。 ここでは、 基材 101の上面に第 1の配線層 102 Aおよぴ第 2の配線 層 102Bが形成されている。 第1の配線層102 と第2の配線層1028とは、 絶縁 層 103を介して積層されている。 基材 101の下面には、 第 3の配線層 102 Cおよび 第 4の配線層 102Dが、 絶縁層 103を介して積層されている。 また、 各配線層は、 絶 縁層 103を貫通して設けられた接続部 104により所定の箇所にて接続されている。 最上層の第 1の配線層 102 Aには、 パッケージ 105が固着されている。 ここでは、 半導体素子 105 Aが樹脂封止されたパッケージ 105力 S、 接続電極 106を介して面実 装されている。 発明の開示
しかしながら、 上述した構成の多層基板 107では、 基材 101が樹脂であるので、 パ ッケージ 105から発生する熱を外部に放出させることが困難であった。
更に、 多層基板 101の機械的強度を向上させるため、 更には、 放熱性を向上させるた めに、 基材 101はアルミナ等のフイラ一が高充填される。 ところが、 多量のフィラーが 混入された樹脂は脆くなる傾向にあるので、 搬送の工程等に於いて、 基材 1 0 1にクラッ クが多発していた。
更には、 基材 1 0 1として金属コア材をメツキにより形成された導電箔を使用すると、 この導電箔は機械的強度に劣るので、 基材 1 0 1全体の機械的強度が不足してしまう問題 が発生していた。
本発明は上記問題点を鑑みて成されたものであり、 その主な目的は、 放熱性や機械的強 度に優れた配線層を含む基板等を提供することにある。
本発明は、 金属コア層と、 前記金属コア層を中心に、 前記金属コア層の上面および下面 を被覆する絶縁層を介して積層された多層の配線層とを有し、 前記金属コァ層は圧延され た金属から成ることを特徴とする。
本発明によれば、 圧延金属は、 メツキ膜と比較すると放熱性および機械的強度に優れた 材料である。 このような材料を、 配線基板全体の機械的強度を担う金属コアとして採用す ることで、 配線基板の上面に載置された回路素子から発生した熱は、 金属コアを主材料と する配線基板を経由して良好に外部に放出される。
更に、 金属コアを上面および下面から分離して多数個の導電パターンにする時、 仮に第 1 0図に示す様に、 上面の分離溝を浅くすれば、 チップ下の金属コアは、 上部の平面的サ ィズが大で下部のサイズが小さくなる。よって実装されるチップサイズに沿って形成でき、 過渡的な熱を金属コアに溜めることができる。 図面の簡単な説明
第 1図は本発明の回路装置を示す図であり、 （A) は断面図であり、 （B ) は拡大された 断面図であり、 第 2図は本発明の回路装置を示す図であり、 （A) — (D) は配線基板に含 まれる各層を示す平面図であり、 第 3図は本発明の回路装置を示す断面図であり、 第 4図 は本発明の回路装置の製造方法を示す図であり、 （A) — (D) は断面図であり、 第 5図は 本発明の回路装置の製造方法を示す図であり、 （A) — (C) は断面図であり、 （D) は拡 大された断面図であり、 第 6図は本発明の回路装置の製造方法を示す断面図であり、 第 7 図は本発明の製造方法に適用可能な板状体の構成を示す図であり、 （A) および （B ) は平 面図であり、 （C) および （D) は断面図であり、 第 8図は背景技術の多層基板の構成およ ぴ製造方法を示す断面図であり、 第 9図は分離溝に回路素子を埋め込んだ構造を説明する 図であり、 第 1 0図は金属コア層の上下の分離溝のサイズが異なる時の状態を説明する図 であり、 第 1 1図は基板に実装される半導体素子の熱的結合の仕方を説明する図である。 発明を実施するための最良の形態
<第 1の実施の形態 >
本形態では、 第 1図から第 3図を参照して、 本形態の回路装置の構成を説明する。 第 1図 （A) を参照して、 回路装置 1 O Aは、 金属コア層を有する配線基板 4 5の上面 に半導体素子 3 2等の回路素子が実装されて構成されている。 更に、 配線基板 4 5は、 金 属コア層として機能する導電パターン 1 2と、 第 1絶縁層 1 4を介して導電パターン 1 2 の上面に積層された第 1配線層 1 8と、 第 2絶縁層 1 6を介して導電パターン 1 2の下面 に積層された第 2配線層 2 0とを主要に具備している。 そして、 本実施の形態では、 金属 コアである導電パターン 1 2の材料として、 圧延された金属である圧延金属を採用するこ とで、 回路装置 1 O Aを構成する配線基板 4 5の放熱性および機械的強度を向上させてい る。 尚、 図では、 コア層 1 2を中心に上と下に一層ずつの配線層 1 8、 2 0が形成されて いるが、 上と下に夫々複数の配線層が形成されても良い。
導電パターン 1 2は、 配線基板 4 5全体の機械的強度を担い且つ放熱性を向上させる金 属コア層として機能している。 従って、 導電パターン 1 2は、 他の配線層よりも厚く形成 され； その厚みは例えば 1 0 0 ΐη〜2 0 0 μ πι程度である。 導電パターン 1 2の材料と しては圧延カ卩ェされた金属箔が採用され、 具体的な材料としては、 銅 （C u ) またはアル ミニゥム （A 1 ) を主材料とする金属、 合金等を採用することができる。
特に、 導電パターン 1 2の材料として圧延された銅箔等の圧延金属を採用すると、 導電 パターン 1 2の機械的強度や放熱性を更に向上させることができる。 圧延金属は、 メツキ 膜と比較すると熱伝導率が数％程度優れており、メツキ膜よりも剛性に優れている。更に、 導電パターン 1 2の材料である圧延銅箔等の圧延金属に、 不純物を数重量％程度添加する と、 その剛性を更に高めることができる。 この不純物としては、 ニッケル （N i )、 シリコ ン （S i )、 亜鉛 （Z n )、 クロム （C r )、 鉄 （F e ) またはリン （P ) のいずれか、 また は、 これらの 2つ以上の組み合わせが考えられる。
導電パターン 1 2同士は、 第 1分離溝 2 4および第 2分離溝 2 6から成る分離溝 2 2に より所定の間隔で等間隔に離間されている。 分離溝 2 2の幅は例えば 1 0 0 m〜l 5 0 β m程度である。 ここで、 第 1分離溝 2 4は導電パターン 1 2の材料である導電箔を上面 力 ら選択的にハーフエッチングすることにより設けられ、 第 2分離溝 2 6はこの導電箔の 裏面を選択的にエッチングすることにより設けられる。 また、 第 1分離溝 2 4には、 導電 パターン 1 2の上面を被覆する第 1絶縁層 1 4が充填され、 第 2分離溝 2 6には導電パタ ーン 1 2の下面を被覆する第 2絶縁層 1 6が充填される。
更に、 ここでは、 各々が物理的にも電気的にも分離された導電パターン 1 2により金属 コアが構成されている力 パターニングされていない所謂ベタの導電箔により金属コアが 構成されても良い。 この場合も、 金属コアとして圧延金属が採用される。
また、 第 1分離溝 2 4および第 2分離溝 2 6の側面は湾曲形状となっており、 内部に充 填される各絶縁層との密着強度が向上されている。 等方性のゥエツトエッチングにより、 中央部付近は括れた構成 （導電パターン 1 2の側面が外側に突出する構成） となる。 この ことによつても、 第 1絶縁層 1 4および第 2絶縁層 1 6と導電パターン 1 2との密着強度 が向上されている。
第 1絶縁層 1 4および第 2絶縁層 1 6は、 導電パターン 1 2の上面および下面を被覆し ている。 また、 第 1絶縁層 1 4は第 1分離溝 2 4に充填され、 第 2絶縁層 1 6は第 2分離 溝 2 6に充填されている。 第 1絶縁層 1 4および第 2絶縁層 1 6が導電パターン 1 2を被 覆する厚みは、 例えば 5 0 m〜： 1 0 0 μ πι程度である。 更に、 第 1絶縁層 1 4およぴ第 2絶縁層 1 6の材料としては、 エポキシ樹脂等の熱硬化性樹脂や、 ポリエチレン榭脂等の 熱可塑性樹脂を採用することができる。
更に、 繊維状または粒子状のフィラーが充填された樹脂材料を第 1絶縁層 1 4および第 2絶縁層 1 6の材料として採用すると、 これらの樹脂層の熱抵抗が低減されて、 配線基板 4 5の放熱性を向上させることができる。 フィラーの材料としてはアルミナ、 シリコン酸 化物またはシリコン窒化物を採用することができる。 また、 これらのフィラーが第 1絶縁 層 1 4およぴ第 2絶縁層 1 6に混入されることにより、 各絶縁層の熱膨張係数が導電パタ ーン 1 2等の導電材料に接近して、 温度変化が作用した際の配線基板 4 5の反りが抑制さ れる。
第 1配線層 1 8は、 第 1絶縁層 1 4の上面に形成された配線層であり、 第 1絶縁層 1 4 の上面に貼着された導電膜またはメツキ膜を選択的にエッチングして形成される。 薄い導 電膜等をエッチングしてパターニングされるため、第 1配線層 1 8は微細化が可能であり、 その配線幅は 2 0 m~ 5 0 m程度に細くすることができる。また、第 1配線層 1 8は、 第 1絶縁層 1 4を貫通して設けた層間接続部 2 8を経由して、 導電パターン 1 2と電気的 に接続される。 また、 第 1配線層 1 8には、 チップ素子 3 4 (第 2図参照） や半導体素子 3 2等の回路 素子が電気的に接続される。 チップ素子 3 4は両端の電極が半田等の導電性の接合材料を 介して固着されている。 L S Iやトランジスタ等である半導体素子 3 2は、 以下の方法で 実装される。 B I Pまたは MO S型のディスクリート T Rは、 半導体基板裏面が電流の流 出または流入電極であるため、 ランドとなる配線層 1 8に導電性固着材 1 7を介して実装 される。 また少なくとも 1つの接続部 2 8を介して金属コア 1 2と電気的に接続される。 これらの T Rは、 大電流とともに熱が大量に発生するが、 金属コア材が厚く、 ヒートシン クとしての機能を持たせることができる。 エアコン、 冷蔵庫または洗濯機等のィンパータ は、 2つの直列接続の T Rが 3つ並列に接続され、 この 3つの並列接続部分の G ND側を 金属コアと接続すれば、 放熱性の優れた基板を採用した回路装置が実現できる。 一方、 L S Iは、 半導体基板がアースまたはフローティングの二通りあり、 しかも F a c e d o w n、 または F a c e u pで実装される。 F a c e d o w nの場合、 第 1配線層 1 8 は、 L S Iのパッドと对応して配置され、 この時は、 層間接続部 2 8は、 形成されない。 金属コア層 1 2は、 単なるヒートシンクとして採用される。 また半導体チップの裏面は、 金属細線または導電板が採用され、 第 1配線層 1 8の一つとなる電極に接続される。 F a c e u pの場合、 前記 T Rと同様な接続が行われ、 L S Iのパッド電極と配線層の一つ である電極とが金属細線で接続される。
第 2配線層 2 0は、 第 2絶縁層 1 6の下面に形成された配線層であり、 上記した第 1配 線層 1 8と同様に、 配線幅を 2 0 ii m〜 5 0 /z m程度に細くすることができる。 また、 第 2配線層 2 0は、 第 2絶縁層 1 6を貫通して設けた層間接続部 3 0を介して、 導電パター ン 1 2の下面と導通している。 第 2配線層 2 0には、 半田等の導電性接着材から成る外部 電極を溶着させても良い。 更に、 層間接続部 3 0がヒートシンクとしての金属コア層 1 2 と接続されれば、 熱はこの接続部を介して、 外部へ放出することができる。 第 1図 （A) の半導体素子 3 2は、 金属コア層 1 2と接続され、 熱は接続部 2 8、 コア層 1 2およぴ接 続部 3 0を介して外部へ放出されることがわかる。
ここで、 上記した第 1配線層 1 8および第 2配線層 2 0の材料としては、 銅またはアル ミニゥム等を主材料とする圧延導電箔、 メツキ膜または圧延導電箔とメツキ膜とを積層さ せた導電箔が採用できる。 これらの配線層は、 薄い導電膜を選択的にエッチングして設け られるので、 金属コアである導電パターン 1 2よりも微細に形成可能である。
層間接続部 2 8およぴ層間接続部 3 0は、 絶縁層 1 4 , 1 6の孔部に形成されたメツキ 膜から成り、 各配線層と導電パターンとを接続する働きを有する。 ここでは、 第 1絶縁層 1 4を貫通して設けた層間接続部 2 8により第 1配線層 1 8と導電パターン 1 2とが接続 される。 また、 第 2絶縁層 1 6を貫通して設けた層間接続部 3 0により、 第 2配線層 2 0 と導電パターン 1 2とが接続される。 ここで、 各層間接続部は、 電気信号が通過する経路 して機能しても良いし、 電気信号が通過しない所謂ダミーのものでも良い。 どちらにして も層間接続部 2 8を熱が通過するサーマルビアホールとして用いることができる。 更に、 層間接続部 2 8および層間接続部 3 0の材料としては、 メッキ膜以外も採用可能であり、 例えば、 半田、 銀ペースト等の導電性接着材料を採用することができる。
上記した第 1配線層 1 8と第 2配線層 2 0とは、 層間接続部 2 8等を経由して導通させ ることができる。 この場合は、 第 1配線層 1 8→層間接続部 2 8→導電パターン 1 2→層 間接続部 3 0→第 2配線層 2 0の経路で、 両配線層が電気的に接続される。
ここで、 上記した第 1配線層 1 8および第 2配線層 2 0は、 外部と接続される箇所や回 路素子が実装される箇所を除いて、 樹脂膜から成るソルダーレジストにより被覆されても 良い。 ここでは、 第 1図 （A) を参照して、 最下層の第 2配線層 2 0は略全面的にレジス ト 1 3により被覆され、 局所的にレジスト 1 3が除去されることで、 第 2配線層 2 0が部 分的に露出している。 更に、 レジスト 1 3から露出する第 2配線層 2 0の下面には、 半田 等から成る外部電極 3 1が溶着されている。 また、 第 1配線層 1 8の上面はレジスト 1 1 により被覆されており、 部分的にレジスト 1 1が除去された部分から第 1配線層 1 8が露 出して、 半導体素子 3 2等の回路素子が電気的に接続されている。 更に、 両レジストから 露出する第 1配線層 1 8および第 2配線層 2 0の表面は、 ボンディング性を向上させるた めに、 金メッキ膜により被覆されても良い。
尚、 ここでは、 第 1配線層 1 8、 導電パターン 1 2および第 2配線層 2 0から成る 3層 の多層配線が例示されているが、 絶縁層を介して更に多層の配線層を積層させることによ り、 4層以上の配線層が構築されても良い。
本形態の回路装置 1 0 Aは、 半導体素子 3 2やチップ素子 3 4等の多数の回路素子が内 蔵される S I P型のものである。 従って、 一つの半導体素子が内蔵されるディスクリート 型のものと比較すると、 本形態の回路装置 1 0 Aは、 装置全体の発熱量は非常に大きく、 より大規模且つ複雑な電気回路が内蔵される。 このことから、 金属コア層である導電パタ ーン 1 2を互いに分離して電位を異ならせることで、 放熱性の向上以外の機能を金属コア 層に持たせることが可能となり、 装置全体の高機能化おょぴ小型化を実現できる。 更に、 導電パターン 1 2は、 上面および下面がサーマルビアとして機能する層間接続部 2 8、 層間接続部 3 0を介して各配線層と熱的に結合されて、 放熱を向上させるためのパ ターンとして用いられても良い。 ここでは、 半導体素子 3 2の下方に複数のサーマルビア ホールとなる層間接続部 2 8が設けられており、 半導体素子 3 2はサーマルビアホールを 介して直下のランド状の導電パターン 1 2と熱的に結合されている。 このことにより、 半 導体素子 3 2として発熱量が大きいパワー系のトランジスタが採用されても、 発生する多 量の熱は、 サーマルビアホールおょぴ導電パターン 1 2を経由して外部に良好に放出され る。 更に、 ランド状の導電パターン 1 2の下方には、 多数の層間接続部 3 0が形成される ことで、ランド状の導電パターン 1 2とその下方の第 2配線層 2 0とが熱的に結合される。 第 1図 （B ) を参照して、 層間接続部 2 8および導電パターン 1 2を構成する材料に関 して説明する。 本実施の形態では、 金属コアである導電パターン 1 2は、 主面の方向に対 して横方向に長い結晶粒 2 5から構成され、 層間接続部 2 8は主面の方向に対して垂直な 方向に長い結晶粒 2 7力 ら成る。 特に、 導電パターン 1 2を結晶粒 2 5の集合体である圧 延銅箔により構成することで、導電パターン 1 2の熱の伝導性を向上させることができる。 層間接続部 2 8は、 第 1絶縁層 1 4を厚み方向に貫通して設けた孔部 2 1の内壁、 およ びその孔の周囲に付着させたメツキ膜 2 3から成る。 メツキ膜 2 3の厚みは、 例えば 2 mから 1 0 μ m程度である。 具体的には、 メツキ膜 2 3は、 孔部 2 1の底部に露出する導 電パターン 1 2の上面、 第 1絶縁層 1 4から成る孔部 2 1の側壁、 孔 2 1の周囲に付着さ れている。 メツキ膜 2 3は、 無電解メツキ法または電解メツキ法 （またはこれらの組み合 わせ） により、 多数の結晶粒 2 7を何層も成長させることにより形成され、 各面に対して 垂直な方向に長軸を有している。 即ち、 大多数の結晶粒 2 7は、 メツキ膜 2 3の主面に対 して平行な方向の大きさよりも、 メツキ膜 2 3の主面に対して垂直な方向の大きさの方が 大きい。 例えば、 第 1図 （B ) を参照すると、 導電パターン 1 2の上面を被覆するメツキ 膜 2 3を構成する結晶粒 2 7は、 縦方向に細長く形成されている。 このような構成のメッ キ膜 2 3は、 圧延の膜により形成された金属と比較して熱伝導性に若干劣る。
よって、 できる限り圧延の膜を使い、 少しでも多くの熱を外部に放出させることができ る。 電話等の携帯機器は、 軽薄短小の軽薄が進んでいる。 つまり限界に来ている厚みで、 従来にない熱を放出する必要があり、 この様なケースには適するものである。
導電パターン 1 2は、 上述したように圧延加工された圧延銅箔をエッチング加工するこ とにより形成され、 導電パターン 1 2を構成する結晶粒 2 5は、 横方向に長軸を有し、 何 層も積層された構成となっている。 即ち、 導電パターン 1 2を構成する大部分の結晶粒 2 5の形状は、 導電パターン 1 2の主面に対して平行な方向の大きさが、 導電パターン 1 2 の主面に対して垂直な方向よりも大きくなつている。 このような構成の圧延銅箔から、 金 属コアである導電パターン 1 2を構成することで、 導電パターン 1 2の放熱性おょぴ機械 的強度が向上される。
特に、 本実施の形態では、 熱伝導性に若干劣るメツキ膜により層間接続部 2 8を構成し ているが、 熱伝導性に優れる圧延銅箔を導電パターン 1 2の材料として採用することで、 全体的な放熱性を良好にしている。 更に、 第 1図 （A) を参照して、 金属コアである導電 パターン 1 2は分離溝 2 2により分離されているので、 パターニングされていないベタの 金属コア層と比較すると、 全体的な面積が少ない分、 熱伝導性が低下する恐れがある。 本 形態では、 圧延銅箔を導電パターン 1 2の 料とすることで、 個々の導電パターン 1 2の 放熱性を向上させて、 全体的な放熱性の低下を抑止している。
また、導電パターン 1 2の下面と第 2配線層 2 0とを接続する層間接続部 3 0の構成も、 上述した層間接続部 2 8と同様であり、 第 2絶縁層 1 6を貫通して設けた孔部の内壁に設 けたメツキ膜により形成される。
第 2図を参照して、 次に、 上述した配線基板 4 5に含まれる各層の構成を説明する。 第 2図 （A) は第 1配線層 1 8の平面図であり、 第 2図 （B ) は回路素子が実装された状態 の第 1配線層 1 8の平面図であり、 第 2図 （C) は導電パターン 1 2の平面図であり、 第 2図 （D) は第 2配線層 2 0の平面図である。
第 2図 （A) を参照して.、 最上層に位置する第 1配線層 1 8は、 回路素子が固着される ダイパッドや、 金属細線が接続されるボンディングパットを構成している。 半導体素子等 の回路素子が実装されるダイパッド形状の第 1配線層 1 8には、 複数個 （たとえば 6個） の層間接続部 2 8が形成されて、 下層の導電パターン 1 2と接続されている。 更に、 第 1 配線層 1 8は、 回路素子が接続される領域および金属細線が接続される領域を除いて、 レ ジスト 1 1により被覆されている。 ここでは、 レジスト 1 1により被覆される領域をドッ トのハッチングで示している。 ダイパッドと成る第 1配線層 1 8に関しては、 回路素子が 実装される領域がレジスト 1 1 こより被覆されずに外部に露出している。 更に、 ボンディ ングパットとなる第 1配線層 1 8に関しては、 金属細線と接続される領域がレジスト 1 1 により被覆されずに外部に露出し、 レジストに被覆される領域に層間接続部 2 8が設けら れる。 第 2図 （B ) を参照して、 上述した構成の第 1配線層 1 8には、 半導体素子 3 2および チップ素子 3 4が、 半田等の導電性接着剤を介して接続されている。 半導体素子 3 2の裏 面は、 ダイパッド状の第 1配線層 1 8に、 導電性または絶縁性の接着剤を介して固着され ている。 半導体素子 3 2の上面の電極は、 ボンディングパッドの役割を有する第 1配線層 1 8と金属細線 1 9を経由して接続される。
第 2図 （C) に、 配線基板 4 5に埋め込まれる導電パターン 1 2の平面的な形状の一例 を示す。 ここでは、 略等間隔の分離溝 2 2により、 多数個の導電パターン 1 2が離間され ている。 換言すると分離溝 2 2に充填された第 1絶縁層 1 4および第 2絶縁層 1 6 (第 1 図 （A) 参照） により各導電パターン 1 2同士は電気的に分離 （絶縁） されている。 従つ て、 各導電パターン 1 2を層間接続部 2 8、 3 0 (第 1図 （A) 参照） を経由して、 第 1 配線層 1 8または第 2配線層 2 0と接続することで、 各導電パターン 1 2の電位を異なら せることができる。 例えば、 これらの導電パターン 1 2は、 第 1配線層 1 8と第 2配線層 2 0に入出力される電気信号が通過する信号パターンとして用いられても良いし、 所定の 箇所にて固定電位 （例えば電源電位や接地電位） を取り出すためのパターンとして用いら れても良い。
更にまた、 金属コア層である導電パターン 1 2の外周端部は、 第 1絶縁層 1 4および第 2絶縁層 1 6カゝらなる配線基板 4 5の外周端部（ここでは外周端部は点線で示されている） から内側に位置している。 このように、 導電パターン 1 2の外周端部を、 配線基板 4 5の 外周端部よりも内側に位置させることで、 最も外側の導電パターン 1 2の側面を樹脂材料 により被覆して外部に露出させないことが可能となり、 導電パターン 1 2と外部とのショ ートを防止することができる。 換言すると、 全ての導電パターン 1 2が絶縁層 5 1により 包み込まれて外部に露出しない構造が実現され、 導電パターン 1 2を外部から絶縁するこ とができる。 また、 本実施の形態では、 第 1配線層 1 8およぴ第 2配線層 2 0も配線基板 の外周端部よりも内側に位置している。
第 2図 （D) を参照して、 第 2配線層 2 0は、 下面に外部電極 3 1が設けられる部分を 除外した領域が、 レジスト 1 3により被覆されている。 ここで、 各第 2配線層 2 0は、 層 間接続部 3 0 (第 1図（A)参照） を介して、導電パターン 1 2の下面と接続されている。 また、 上記した配線基板 4 5に於いては、 各層の残存率 （基板全体の面積に対するパタ ーンまたは配線層の面積の比率） は、 略一定にした方がよい。 例えば、 第 1配線層 1 8、 導電パターン 1 2およぴ第 2配線層 2 0の残存率は、 8 0 %± 1 0 %程度が好ましい。 こ のように各層の残存率を略一定にすることで、 ワイヤボンディングの工程等の加熱が伴う 工程に於ける、 配線基板 4 5の反り上がりを防止することができる。 また、 金属コア層が パターニングされていないベタのものである場合は、 第 1配線層 1 8および第 2配線層 2
0の残存率を上記した範囲で略同等にしたらよい。
更に、 基板全体の放熱性を考慮すると、 第 1配線層 1 8等の方が、 第 1絶縁層 1 4等よ りも熱伝導率が良いので、 第 1 3線層 1 8等の各層の残存率は高い方がよい。 例えば、 第 1配線層 1 8、 導電パターン 1 2および第 2配線層 2 0の残存率は、 5 0 %以上が好まし く、 更に好ましいのは 7 0 %以上であり、 特に好ましいのは 8 0 %以上である。 このよう に第 1配線層 1 8等の各層の残存率を大きくすることで、 定常熱抵抗を小さくし、 半導体 素子 3 2等の回路素子から発生する熱を、 配線基板 4 5を経由して良好に外部に放出させ ることができる。
第 3図の断面図を参照して、 次に、 他の形態の回路装置 1 O Bの構成を説明する。 回路 装置 1 0 Bの構成は、 封止樹脂 3 3を具備している点が他の上述した回路装置と異なる。 ここでは、 チップ素子 3 4、 半導体素子 3 2および配線基板 4 5の上面が被覆されるよう に、 封止樹脂 3 3が形成されている。 封止樹脂 3 3は、 熱可塑性樹脂を用いたインジェク ションモーノレド、 熱硬化性樹脂を用いたトランスファ一モールド、 ポッティング等により 形成される。
く第 2の実施の形態 >
本形態では、 第 4図から第 6図を参照して、 第 1図の回路装置 1 O Aを製造する方法を 説明する。ここで、第 3図に示す回路装置 1 0 Bを製造する場合は、以下の工程に加えて、 封止樹脂を形成する工程が必要とされる。
第 4図 （A) を参照して、 先ず、 導電箔 5 0の表面を部分的にエッチングすることによ り第 1分離溝 2 4を形成する。 導電箔 5 0は、 銅またはアルミニゥムを主材料とする金属 もしくは合金から成り、 その厚みば例えば 1 0 0 ！〜 2◦ 0 m程度である。 また、 圧 延金属は機械的強度に優れているため、 製造工程の途中段階に於いて基板の割れや変形を 抑制することができる。 導電箔 5 0を構成する圧延金属の具体的な組成は、 第 1の実施の 形態で説明した導電パターン 1 2と同様である。 更に、 圧延金属は、 メツキ膜と比較する と熱伝導性に優れているので、 配線基板や回路装置の全体的な放熱特性を向上させること ができる。
ここでは、 第 1分離溝 2 4が形成される予定の領域を除外した導電箔 5 0の上面をレジ スト （不図示） にて被覆した後に、 このレジストをエッチングマスクとして用いて導電箔 5 0を上面からエッチングしている。 本工程では、 塩化鉄または塩化銅を含むエッチヤン トを用いて、 導電箔 5 0をウエットエッチングする。
本工程で形成される第 1分離溝 2 4の深さは、 導電箔 5 0の厚みの半分程度が好適であ る。 このことにより、 等方性に進行するウエットエッチングで形成される第 1分離溝 2 4 および第 2分離溝 2 6により分離溝 2 2を構成でき、 分離溝 2 2の幅を分離溝の厚みの半 分程度に狭くすることができる （第 4図 （C) 参照)。 結果的に、 配線基板全体に占める導 電パターンの面積が増大し、 配線基板の機械的強度および放熱特性が向上される。
例えば、 導電箔 5 0の厚みが Ι Ο Ο μ η！〜 2 0 0 μ mの範囲であれば、 第 1分離溝 2 4 の深さは 5 0 Μ π！〜 1 0 0 w in程度でよい。 また、 本工程のウエットエッチングが等方性 に進行することを考慮すると、 導電箔 5 0の厚みに応じて、 第 1分離溝 2 4の幅は 5 0 μ m~ 1 0 0 ju mとなる。
上記工程により第 1分離溝 2 4が形成された後に、 ェッチングマスクとして用いた不図 示のレジストは導電箔 5 0から剥離されて除去される。
第 4図 （B ) を参照して、 次に、 第 1分離溝 2 4に充填されるように導電箔 5 0の上面 を第 1絶縁層 1 4により被覆して、 第 1絶縁層 1 4の上面に第 1導電膜 5 2を貼着する。 第 1絶緣層 1 4の製造方法としては、 半固形状または液状の樹脂材料を導電箔 5 0の上面 に塗布した後に加熱硬化しても良いし、 フィルム状の樹脂材料を導電箔 5 0の上面に真空 プレスで密着させても良い。 本工程では、 第 1分離溝 2 4は導電箔 5 0を貫通せずに厚み 方向の途中で終端しているので、 液状または半固形状の第 1絶縁層 1 4を導電箔 5 0に塗 布しても、 第 1分離溝 2 4カゝらの樹脂材料の漏れ等の問題は発生しない。
第 1分離溝 2 4の側面はウエットエッチングにより形成される湾曲面と成っているので、 第 1絶縁層 1 4は第 1分離溝 2 4の側面と嵌合して、 両者の密着強度は強固である。
更に、 第 1絶縁層 1 4の上面は全面的に第 1導電膜 5 2により被覆される。 ここで、 第 1導電膜 5 2が貼着された第 1絶縁層 1 4を、 導電箔 5 0に積層させても良いし、 第 1絶 縁層 1 4が導電箔 5 0に密着された後に、 第 1導電膜 5 2を第 1絶縁層 1 4に貼着しても 良い。 また、 第 1導電膜 5 2は、 圧延金属から構成しても良いしメツキ法により形成され ても良い。 第 1導電膜 5 2の厚みは、 例えば 2 O w n！〜 5 0 μ πι程度である。 更には、 第 1導電膜 5 2は、 後述する層間接続部を形成する工程にて、 層間接続部と共にメツキ膜と して形成されても良い。 ここで、 第 1絶縁層 1 4を構成する樹脂材料としては、 熱硬化性樹脂または熱可塑性樹 脂の両方が採用可能である。 また、 繊維状または粒子状のフイラ一が混入された榭脂材料 を第 1絶縁層 1 4として採用しても良い。 導電箔 5 0の上面を被覆する第 1絶縁層 1 4の 厚みは、 例えば 5 0 ！!!〜 1 0 0 μ πι程度である。
第 4図 （C ) を参照して、 次に、 導電箔 5 0の裏面から選択的にエッチングして第 2分 離溝 2 6を形成して、導電箔 5 0を分離して各導電パターン 1 2を得る。具体的な方法は、 先ず、第 1分離溝 2 4に対応する領域の導電箔 5 0の裏面が露出されるようにレジスト（不 図示） を形成する。 次に、 不図示のレジストから露出する部分の導電箔 5 0の裏面をゥヱ ットエッチングして、 第 2分離溝 2 6を形成する。 ここでは、 第 1分離溝 2 4に充填され た第 1絶縁層 1 4が露出するまで、 ウエットエッチングにより第 2分離溝 2 6が形成され る。
第 1分離溝 2 4の深さと第 2分離溝 2 6の深さとを加算した距離は、 導電箔 5 0の厚み 以上である必要がある。 これは、 第 1絶縁層 1 4を、 確実に第 2分離溝 2 6から露出させ るためである。
上記工程により、 第 2図 （C) に示すような形状の導電パターン 1 2が得られる。 ここで、 第 2分離溝 2 6は必ずしも設けられる必要はない。 例えば、 本工程でエツチン グマスクを用いずに導電箔 5 0を裏面から全面的に除去して、 第 1分離溝 2 4に充填され た第 1絶縁層 1 4を下方に露出させても良い。 この場合は、 第 1分離溝 2 4のみによって 導電パターン 1 2が分離される。 しかしながら、 上述したように第 1分離溝 2 4および第 2分離溝 2 6により分離溝 2 2を構成することで、 分離溝 2 2の横方向の幅を狭くするこ とが可能になり、 更に、 より厚い導電パターン 1 2を得ることができる。
第 4図 （D) を参照して、 次に、 導電パターン 1 2の裏面を第 2絶縁層 1 6により被覆 し、 第 2絶縁層 1 6の表面に第 2導電膜 5 4を貼着する。 ここでは、 導電パターン 1 2の 下面が被覆され、 更に第 2分離溝 2 6が充填されるように第 2絶縁層 1 6が形成される。 第 2絶縁層 1 6の厚み、 組成およぴ形成方法は、 上述した第 1絶縁層 1 4と同様でよレ、。 更に、第 2絶縁層 1 6の下面に形成される第 2導電膜 5 4の厚み、組成および形成方法も、 上述した第 1導電膜 5 2と同様でよい。例えば、第 2導電膜 5 4を本工程にて形成せずに、 後の工程にて層間接続部と共に形成しても良い。
第 5図 （Α) を参照して、 次に、 導電パターン 1 2と接続される予定の領域の第 1導電 膜 5 2および第 2導電膜 5 4を部分的に除去する。 具体的には、 第 1導電膜 5 2の上面全 域にエッチングマスクとして機能するレジスト 4 1を塗布した後に、 露光 '現像の処理.を 行レ、、 導電パターン 1 2と接続される箇所の第 1導電膜 5 2の表面を露出させる。 更に、 ウエットエッチングを行い、 レジスト 4 1から露出する第 1導電膜 5 2を除去する。 同様 の工程を、 第 2導電膜 5 4に対しても行レ、、 第 2導電膜 5 4を部分的に除去する。 本工程 が終了した後に、 レジスト 4 1は剥離して除去される。
第 5図 （B ) を参照して、 次に、 第 1導電膜 5 2をマスクとして用いたレーザー処理を 行い、 第 1導電膜 5 2の露出部から露出する第 1絶縁層 1 4を除去して、 露出孔 5 6を形 成する。 ここでは、 露出孔 5 6の底部から導電パターン 1 2の上面が露出するように、 第 1導電膜 5 2から露出する第 1絶縁層 1 4をレーザーエッチングする。更に、本工程では、 第 2導電膜 5 4から露出する第 2絶縁層 1 6を除去して、 底部に導電パターン 1 2が露出 する露出孔 5 8を形成する。 本工程のレーザー照射により、 露出孔 5 6等の底部に蒸発さ れた樹脂材料等の残渣が残存する場合は、 デスミア処理を行ってこの残渣を除去する。 本 工程で形成される露出孔 5 6等の側面は、 外側に向かって開口面積が增大する傾斜面であ る。 従って、 メツキ処理を行う次工程にて、 露出孔 5 6内部に於けるメツキ液の流動が促 進され、 露出孔 5 6の内壁に容易にメツキ膜が付着できる利点がある。
第 5図 （C) を参照して、 次に、 露出孔 5 6の内部に層間接続部 2 8等を形成して、 各 配線層と導電パターンとを導通させる。 層間接続部 2 8は、 メツキ法により露出孔 5 6内 部に形成される金属膜から構成しても良いし、 半田や導電性樹脂ペースト等の導電材料を 露出孔 5 6に埋め込んでも良い。 メツキ法により層間接銃部 2 8が形成される場合は、 先 ず、 無電解メツキ法による薄い金属膜 （シード層） を少なくとも露出孔 5 6の內壁に設け た後に、 このシード層に電圧を印加して電解メツキ法により厚みが数 μ ιη程度の銅から成 るメツキ膜を形成する。 同様の方法により、 第 2絶縁層 1 6を貫通する露出孔 5 8の内壁 に、 層間接続部 3 0を設ける。 ここで、 フィリングメツキを行うと、 露出孔 5 6、 露出孔 5 8が埋め込まれるようにメツキ膜を生成することができる。 または、 本工程では、 層間 接続部 2 8、 3 0を形成する際に、 第 1導電膜 5 2、 第 2導電膜 5 4の上面も上記したメ ツキ膜により被覆されて厚みが增す。 更に、 本工程に於いて、 層間接続部 2 8、 3 0と共 に、メッキ膜からなる第 1導電膜 5 2および第 2導電膜 5 4を形成しても良い。この場合、 厚みが薄い第 1導電膜 5 2等が形成され、 微細な配線を構成することが可能となる。 層間接続部 2 8 , 3 0が形成された後に、 第 1導電膜 5 2および第 2導電膜 5 4を選択 的にエッチングして、 第 1配線層 1 8およぴ第 2配線層 2 0をパタ一ニングする。 第 1導 電膜 5 2およぴ第 2導電膜 5 4の厚みは例えば 1 0 程度で薄いため、 その配線幅は 2 0 M m~ 5 0 M m程度に微細にすることができる。
なお、 ここでは、 導電パターン 1 2の上方に第 1配線層 1 8が積層され、 下方に第 2配 線層 2 0が積層されて 3層の多層配線が実現されているが、 絶縁層を介して更に配線層を 積層させることにより、 4層以上の配線層を実現しても良い。 積層される配線層の数を增 加させることにより、 より大規模な電気回路を配線基板に組み込むことができる。
第 5図 （D) を参照して、 上述した工程にて形成される層間接続部 2 8の詳細を説明す る。 ここでは、 第 1絶縁層 1 4を部分的に貫通して設けた露出孔 5 6の底面および側面が 少なくとも被覆されるようにメツキ膜 2 3が形成されることで、 層間接続部 2 8が設けら れている。 更に本工程では、 第 1配線層 1 8 (第 1導電膜 5 2 ) の上面もメツキ膜 2 3に より被覆されて厚みが増す。 第 1の実施の形態にて説明したように、 メツキ膜 2 3を構成 する各結晶粒 2 7は、 メツキ膜 2 3が付着する面に対して垂直な方向に長軸を有する。 更 に、 圧延金属と比較するとメツキ膜 2 3は緻密さに劣るので、 層間接続部 2 8の熱抵抗は 若干高くなる。 一方、 導電パターン 1 2は、 上述したように圧延金属からなり、 導電パタ ーン 1 2を構成する結晶粒 2 5は、 導電パターン 1 2の主面の方向に対して平行に長軸を 有している。 すなわち、 結晶粒 2 5は、 導電パターン 1 2の主面に対して平行な方向な方 向の大きさが、 導電パターン 1 2の主面に対して垂直な方向よりも大きな形状となってい る。 このような構成により、 導電パターン 1 2は屈曲性等の機械的特性に優れ、 熱伝導性 に優れたものとなっている。
上記工程が終了した後は、 回路素子の実装や外部との接続が行われる箇所を除いて、 第 1配線層 1 8および第 2配線層 2 0を、 樹脂膜から成るソルダーレジストにより被覆して も良い。
第 6図を参照して、 次に、 第 1配線層 1 8に回路素子を実装して電気的に接続する。 こ こでは、 チップ素子 3 4が半田等の接合材を介して第 1配線層 1 8に接続される。 更に、 L S I等である半導体素子 3 2の裏面が接合材を介してランド状の第 1配線層 1 8に実装 され、 表面の電極は金属細線を介して第 1配線層 1 8と接続される。
更に、 第 2配 #泉層 2 0が被覆されるようにレジスト 5 3を形成した後に、 部分的に第 2 配線層 2 0が露出されるようにレジスト 5 3を除去し、 露出する部分の第 2配線層 2 0に 半田から成る外部電極 3 1を溶着する。 その後に、 一点鎖線が示された箇所で、 各ュニッ トに配線基板 4 5を分離する。 また、 半導体素子 3 2等が被覆されるように封止樹脂を配 線基板 4 5の上面に形成した後に、 上記分離の工程を行っても良い。 本工程に於いて、 レ ジスト 5 3から露出する各配線層は、 金メツキ膜により被覆されても良い。
本工程では、 分離溝 2 2が形成された箇所で （即ち、 導電パターン 1 2や第 1配線層 1 8等が存在しない場所で)、配線基板 4 5を分離しているので、ダイシングソ一等の切除手 段の摩耗を抑制して、分離を行うことができる。また、銅等の導電材料を分離しないので、 分離に伴うパリの発生も抑制される。
上記工程により、 例えば、 第 1図に構成を示す回路装置 1 O Aが製造される。
ここで、 上記の説明では膜状の導電膜 （第 1導電膜 5 2および第 2導電膜 5 4 ) をエツ チングすることにより配線層を形成したが、 導電膜に替えてメツキ膜を用いることもでき る。 この場合は、 第 1導電膜 5 2および第 2導電膜 5 4は設けられずに、 第 5図 （B ) に 示す露出孔 5 6等を形成した後に、 メツキ法により第 1絶縁層 1 4および第 2絶縁層 1 6 を被覆する金属膜を設ける。 その後にこの金属膜を選択的にエッチングして、第 5図 （C ) に示す第 1配線層 1 8および第 2配線層 2 0を形成する。 このメツキ膜により配線層を設 ける製造方法によると、 厚みが 5 μ II！〜 1 0 μ ιη程度の薄い金属膜をエッチングすること により配線層を形成するので、 幅が 4 0 μ m程度以下の微細な配線層を構成することがで きる。
<第 3の実施の形態 >
本形態では、 実際の製造工程にて、 上記した配線基板 4 5の材料として用いられる板状 体 8 0の構成を説明する。 第 7図 （A) は板状体 8 0を全体的に示す平面図であり、 第 7 図（B )は板状体 8 0に含まれる 1つのブロック 8 6を拡大した平面図であり、第 7図（C) はプロック 8 6の内部における板状体 8 0の断面図であり、 第 7図 （D) は支持部に於け る板状体 8 0の断面図である。
第 7図 （A) を参照して、 本形態の板状体 8 0は、 金属コア層 1 2を中心にして、 その 表裏に複数の配線層が絶縁層を介して積層されて構成されており、 複数個のプロック 8 6 が離間してマトリックス状に配置された短冊形状のものである。 更に、 プロック 8 6は支 持部により互いに連結されて一枚の板状と成っている。 この支持部は、 複数のプロック 8 6を外側から枠状に支持する第 1支持部 8 4と、 各プロック 8 6どうしの間に位置してブ ロック 8 6どうしを連結させる第 2支持部 8 5とから成る。 ここでは、 1つの板状体 8 0 に、 5個のプロック 8 6が等間隔に離間して配置されているが、 板状体 8 0の内部にマト リックス状 （行列状） に複数のプロック 8 6が配置されても良い。 第 7図 （B ) は 1つのブロック 8 6を拡大して示す平面図であり、 この図に於いて斜茅泉 のハッチングにより示される領域は銅等の導電材料から成る部位であり、 細かいドットの ハッチングにより示される領域は各配線層同士の間に介在する絶縁層が露出する部位であ り、 白抜きの領域は板状体 8 0が厚み方向に貫通して除去された部位である。
ブロック 8 6は、 等間隔に離間されてマトリックス状に配置された複数のュニット 8 1 力 ^構成されている。 ここで、 ユニット 8 1とは 1つの回路装置を構成する部位である。 図では、 縦方向に 3個のュニット 8 1が配列され、 横方向に 3個のュニット 8 1が配列さ れ、 合計で 9個のユニット 8 1により 1つのブロック 8 6が構成されている。 ここで、 1 つのプロック 8 6に設けられるュニット 8 1の数は任意であり、 数十個〜数百個のュニッ ト 8 1が 1つのブロック 8 6の内部に配置されても良い。 ユニット 8 1どうしが離間する 距離 （L 1 ) は、 例えば 1 0 O mから 5 0 O m程度である。
上述したように、 プロック 8 6は支持部により支持されており、 具体的には、 プロック 8 6の上側側辺および下側側辺は、 第 1支持部 8 4により支持されている。 更に、 ブロッ ク 8 6の左側側辺おょぴ右側側辺は、第 2支持部 8 5により支持されている。各支持部は、 プロック 8 6の内部と同様に、 導電性材料から成る導電膜が絶縁層を介して積層された構 成となっており、 この構成は第 7図 （D) を参照して後述する。
スリット 8 9は、 第 2支持部 8 5が設けられた領域の板状体 8 0を部分的に除去して設 けられている。 スリット 8 9を設けることにより、 モールド工程や実装工程に於いて板状 体 8 0が加熱されて熱応力が発生しても、 スリット 8 9が変形することによりこの応力が 吸収され、 板状体 8 0に生じる変形を小さくすることができる。
貫通孔 8 3は、 第 1支持部 8 4が設けられた領域の板状体 8 0を厚み方向に円状に貫通 して設けられている。 貫通孔 8 3は、 回路装置を製造する際に板状体 8 0の位置決めゃ搬 送を行う際に用いられる。 例えば、 回路装置製造用機械の突起部を貫通孔 8 3に挿入して 移動させることで、 板状体 8 0の輸送や位置決めを行うことができる。 ここでは、 第 1支 持部 8 4の導電膜 8 8が設けられた領域を貫通して貫通孔 8 3が形成されている。
ァライメントマーク 8 2は、 最上層または最下層の配線層の一部から成り、 回路装置の 製造工程に於いて各ュニット 8 1を分離するときに、 位置合わせを行うために用いられる ものである。 ここでは、 プロック 8 6の外周に於いて、 各ユニット 8 1の境界線の延長線 8 7を両側から挟むように 2つのァライメントマーク 8 2が設けられている。 ここで、 ァ ライメントマーク 8 2は矩形形状であるが、 ァライメントマーク 8 2の長手方向は延長線 8 7が延在する方向と並行である。 このように、 ユニット 8 1どうしの境界に対応してァ ライメントマーク 8 2を設けることで、 各ュニット 8 1を分離する際の位置精度を向上さ せることができる。
上述したように、 第 1支持部 8 4およぴ第 2支持部 8 5は、 絶縁層を介して積層された 導電膜から成る。これらの支持部が積層される構造（各導電膜や絶縁層の組成や厚さ）は、 プロック 8 6の内部と同様である。 そして、 第 1支持部 8 4およぴ第 2支持部 8 5に含ま れる各導電膜 8 8は、 プロック 8 6のュニット 8 1どうしの境界線を延長させた延長線 8 7の周辺に於いては除去されている。 即ち、 延長線 8 7の周辺部に於ける第 1支持部 8 4 および第 2支持部 8 5では、 導電膜の間に介在される絶縁層のみが存在し、 全ての層の導 電膜 8 8は除去されている。 ここで、 第 1支持部 8 4および第 2支持部 8 5に於いて、 導 電膜 8 8どうしが離間する距離 （L 2 ) は、 プロック 8 6内部にてュニット 8 1どうしが 離間する距離 ( L 1 ) と同等で良く、 例えば 1 0 0 μ ιι！〜 5 0 0 ίζ ΐη程度である。
第 7図 （C) を参照して、 ユニット 8 1の断面は、 金属コア層として機能する厚い導電 パターン 1 2と、 導電パターン 1 2の上面を被覆する第 1絶縁層 1 4の上面に形成された 第 1配線層 1 8と、 導電パターン 1 2の下面を被覆する第 2絶縁層 1 6の下面に形成され た第 2配線層 2 0とから構成されている。
導電パターン 1 2は、 充分な機械的強度を有し且つ放熱性を向上させる金属コア層とし て機能している。 従って、 導電パターン 1 2は、 他の配線層よりも厚く形成され、 その厚 みは例えば 1 0 0 111〜2 0 0 μ πι程度である。 導電パターン 1 2の材料としては、 銅を 主材料とする金属、 アルミニウムを主材料とする金属、 合金等を採用することができる。 また、 導電パターン 1 2の材料として、 圧延された銅箔等の圧延金属を採用すると、 導電 パターン 1 2の機械的強度や放熱性を更に向上させることができる。 圧延金属は、 メツキ 膜と比較すると熱伝導率が数％程度優れている。
導電パターン 1 2同士は、 第 1分離溝 2 4および第 2分離溝 2 6から成る分離溝 2 2に より所定の間隔で離間されている。 分離溝 2 2の幅は例えば Ι Ο Ο μ π！〜 3 0 0 μ m程度 である。 ここで、 第 1分離溝 2 4は導電パターン 1 2の材料である導電箔を上面から選択 的にハーフエッチングすることにより設けられ、 第 2分離溝 2 6はこの導電箔の裏面を選 択的にエッチングすることにより設けられる。 また、 第 1分離溝 2 4には、 導電パターン 1 2の上面を被覆する第 1絶縁層 1 4が充填され、 第 2分離溝 2 6には導電パターン 1 2 の下面を被覆する第 2絶縁層 1 6が充填される。 更に、 導電パターン 1 2は、 第 1の実施の形態や第 2の実施の形態にて述べたように、 圧延金属により形成されているので、 板状体 8 0の機械的強度は向上され、 板状体 8 0を 材料として形成される回路装置の放熱性も向上される。
更に、 分離溝 2 2は、 ユニット 8 1の内部に於いて導電パターン 1 2どうしの間に設け られるものと、 ユニット 8 1どうしの間に設けられるものに分別できる。 ここで、 ュニッ ト 8 1の内部に設けられる分離溝 2 2よりも、 ユニット 8 1どうしの間に設けられる分離 溝 2 2の幅を広くしても良い。
第 1絶縁層 1 4およぴ第 2絶縁層 1 6は、 導電パターン 1 2の上面およぴ下面を被覆し ている。 また、 第 1絶縁層 1 4は第 1分離溝 2 4に充填され、 第 2絶縁層 1 6は第 2分離 溝 2 6に充填されている。 第 1絶縁層 1 4およぴ第 2絶縁層 1 6が導電パターン 1 2を被 覆する厚みは、 例えば 5 0 ΐη〜1 0 0 /i m程度である。 また、 第 1絶縁層 1 4およぴ第 2絶縁層 1 6の材料としては、 エポキシ樹脂等の熱硬化性樹脂や、 ポリエチレン樹脂等の 熱可塑性樹脂を採用することができる。
更に、 繊維状または粒子状のフィラーが充填された樹脂材料を第 1絶縁層 1 4および第 2絶縁層 1 6の材料として採用すると、 これらの樹脂層の熱抵抗が低減されて、 配！ 板 4 5の放熱性を向上させることができる。 フィラーの材料としてはシリコン酸ィヒ物ゃシリ コン窒化物を採用することができる。 また、 これらのフイラ一が第 1絶縁層 1 4およぴ第 2絶縁層 1 6に混入されることにより、 絶縁層の熱膨張係数が導電パターン 1 2等の導電 材料に接近して、 温度変化が作用した際の板状体 8 0の反りが抑制される。 更には、 板状 体 8 0の機械的強度 (特に第 1支持部 8 4と第 2支持部 8 5の機械的強度）を向上させて、 回路装置の製造工程の途中段階に於ける板状体 8 0の変形を抑止することができる。 第 1配線層 1 8は、 第 1絶縁層 1 4の上面に形成された配線層であり、 第 1絶縁層 1 4 に貼着された導電膜またはメツキ膜を選択的にエッチングして形成される。 薄い導電膜を エッチングしてパターニングされるため、 第 1配線層 1 8は微細化が可能であり、 その配 線幅は 2 0 μ π！〜 5 0 m程度に細くすることができる。 また、 第 1配線層 1 8は、 第 1 絶縁層 1 4を貫通して設けた層間接続部 2 8を経由して、 導電パターン 1 2と電気的に接 続される。
第 2配線層 2 0は、 第 2絶縁層 1 6の下面に形成された配線層であり、 上記した第 1配 線層 1 8と同様に、 配線幅を 2 0 μ n！〜 5 0 μ m程度に細くすることができる。 また、 第 2配線層 2 0は、 第 2絶縁層 1 6を貫通して設けた層間接続部 3 0を介して、 導電パタ一 ン 1 2の下面と導通している。 第 2配線層 2 0には、 半田等の導電性接着材から成る外部 電極を溶着させても良い。
層間接続部 2 8および層間接続部 3 0は、 絶縁層を除去して設けた貫通孔に形成された メツキ膜等の導電材料から成り、各配線層と導電パターン 1 2とを接続する働きを有する。 ここでは、 第 1絶縁層 1 4を貫通して設けた層間接続部 2 8により第 1配線層 1 8と導電 パターン 1 2とが接続される。 また、 第 2絶縁層 1 6を貫通して設けた層間接続部 3 0に より、 第 2配線層 2 0と導電パターン 1 2とが接続される。 ここで、 各層間接続部は、 電 気信号が通過する経路して機能しても良いし、 電気信号が通過しない所謂ダミ一のもので も良い。 層間接続部 2 8等が電気信号を通過させないものであっても、 熱が通過するサー マルビアホールとして用いることができる。
上記した第 1配線層 1 8と第 2配線層 2 0とは、 層間接続部 2 8等を経由して導通させ ることができる。 この場合は、 第 1配線層 1 8→層間接続部 2 8→導電パターン 1 2→層 間接続部 3 0→第 2配線層 2 0の経路で、 両配線層が電気的に接続される。 更には、 分離 溝 2 2に充填された絶縁層を貫通して貫通孔を設け、この貫通孔に充填された導電材料 (貫 通電極） により、 導電パターン 1 2を経由せずに第 1配線層 1 8と第 2配線層 2 0とが接 続されても良い。
ここで、 上記した第 1配線層 1 8および第 2配線層 2 0は、 外部と接続される箇所や回 路素子が実装される箇所 （電気的接続領域） を除いて、 レジスト (ソルダーレジスト) に より被覆されても良い。 ここでは、 最下層の第 2配線層 2 0は略全面的にソルダーレジス ト 1 3により被覆され、 部分的にこのレジスト 1 3が除去されることで、 第 2配 ,镍層 2 0 が部分的に露出している。 更に、 レジスト 1 3から露出する第 1配線層 1 8、 第 2配線層 2 0の下面は、 金メツキ等のメツキ膜により被覆されている。
更に、 ここでは、 第 1配線層 1 8、 導電パターン 1 2およぴ第 2配線層 2 0から成る 3 層の多層配線が構成されているが、 絶縁層を介して更に多層の配線層を積層させることに より、 4層以上の配線層を構築しても良い。
更に、 本形態では、 第 1配線層 1 8、 導電パターン 1 2、 第 2配線層 2 0により複数の 配線層が構成されているが、 それぞれの層はその役割に応じて異なる形状と成っている。 具体的には、 第 1配線層 1 8は、 上面に載置される回路素子および構成される電気回路に 応じて所定の形状にパターユングされる。 また、 導電パターン 1 2はパターニングされて ないベタの形状でも良いし、 電位が異なる複数の領域が設けられるように分割されても良 レ、。 第 2配線層 2 0は、 複数の外部電極が溶着されるパッド形状の領域が設けられるよう にパターユングされる。
第 7図 （D) は、 第 1支持部 8 4または第 2支持部 8 5の断面図である。 この断面の基 本的な構成は第 7図 （C) に示したものと同様であり、 相違点はパターユングの形状が異 なる
ことにある。 ここでは、 第 7図 （B ) に示す延長線 8 7に対応する領域のみが除去されて おり、 他の領域の第 1導電膜 9 1、 導電パターン 1 2およぴ第 2導電膜 9 2は除去されて いない。 上記したように、 延長線 8 7に対応する領域付近の第 1導電膜 9 1等を除去する ことで、 プロック 8 6と共に第 1支持部 8 4および第 2支持部 8 5を切断しても、 パリの 発生やダイサ一の摩耗が抑制されている。 更に、 他の領域の第 1導電膜 9 1等を除去しな いでベタの状態に残すことで、 第 1支持部 8 4および第 2支持部 8 5に於いて機械的強度 に優れる導電材料が占める部分が大きくなり、 結果的に支持部および板状体 8 0全体の機 械的強度が向上される。
上記した構成の板状体を回路装置の製造方法に適用させることにより、 第 7図 （B) の 延長線 8 7の部分で板状体 8 0を切断しても、 切断に用いるダイサ一は第 1配線層 1 8等 の金属材料は切断せずに、 第 1絶縁層 1 4等の絶縁材料のみを切断する。 従って、 プロッ ク 8 6を板状体 8 0の支持部から分離せずに、 板状体 8 0全体をダイシングシートに貼着 させてダイシングを行っても、 ダイサ一の摩耗おょぴパリの発生を抑制できる。
更に、 第 7図 （A) およぴ第 7図 （B) を参照して、 各プロック 8 6に含まれるュ-ッ ト 8 1の、 板状体 8 0の短手方向の位置は同じである。 従って、 第 7図 （B ) の横方向に 延在する延長線 8 7は、 板状体 8 0に配置された複数のプロック 8 6に於いて共通してい る。 即ち、 紙面上にて横方向に延在する延長線 8 7沿いにダイシングを行うと、 板状体 8 0に含まれる全てのブロック 8 6に含まれるュニット 8 1を一度のダイシングにより分離 することができる。 このことにより、 ユニット 8 1を分離する工程が簡素化される。 続いて、 他の応用例について説明する。
第 9図は、 分離溝 2 2に L S Iまたはチップ素子 1 0 0を埋め込んだ例を示す。 これら の素子は、 第 4図 （A) の第 1分離溝 2 4が形成された後に接着剤を介して溝の底面に固 着され、 第 9図 （B ) の如く、 第 1絶縁樹脂 1 4、 第 1導電膜 5 2を形成した後に、 前記 層間接続部と同様の孔を形成する。 この孔は、 L S I素子の電極パッドが露出され、 第 1 酉 S線層 1 8と一緒に接続配線が形成され、回路が構成される。第 9図（A)は、第 4図（C) に於いて、 第 2分離溝 2 6が形成されるので、 チップ素子 1 0 0の裏面には、 金属コア材 は存在しない。
一方、 第 9図 （B ) は、 チップ素子 1 0 0の裏面に金属コア材が存在する例である。 第 4図 （C) に於いて、 チップ裏面に相当するコア材 1 0 2を残すことにより実現できる。 このチップ素子 1 0 0の下のコア材 1 0 2は、ヒートシンクの役割を果たすことができる。 また上下分離溝を有するコア材 1 0 1がチップ 1 0 0の全周を囲い、 チップ素子 1 0 0の 下にコア材 1 0 2が存在することで、 チップ素子 1 0 0を保護することができる。 チップ 素子： L 0 0は、 薄型化が進行し、 クラックを誘発する恐れがある。 しかしチップ素子 1 0 0の側面、 底面にコア材が存在することで、 チップの機械的弱さをサポートすることがで きる。 また、 符号 1 0 1と 1 0 2で示すコア材は、 第 9図（C)に示すように一体と成って いても良い。
また、 第 9図 （A)、 第 9図 （B ) を参照して、 チップ素子 1 0 0は絶縁層に覆われ、 孔 1 0 3を介して、 他の回路素子と電気的に接続される。
第 1 0図は、 金属コア層 1 2だけを取り出して図示したものである。 ここでは、 上下分 離溝 2 4、 2 6のエッチング深さを、 異ならせたものである。 一方の溝よりも他方の溝の 方力 分離溝の幅、 深さともにサイズが小さくなつている。 第 1 0図では、 分離溝 2 4の 方が、 浅く、 幅も小さい。 よって分離溝が小さくなる分、 コア層上部 1 0 4の平面サイズ は、 下部 1 0 5の平面サイズよりも大きくできる。 よってチップ素子 1 0 0の裏面にチッ プサイズと実質同等の平面サイズの導電パターンを配置でき、 チップ素子 1 0 0の熱をコ ァ層に伝達することができる。 これが上下逆になると、 その分下のコア層が、 チップサイ ズよりも大きくなるため、基板全体を拡大させしまう。ただ大きな溝 2 5を上にさせると、 溝に埋め込める回路素子の厚み、 平面サイズを大きくすることができる。
第 1 1図は、 半導体素子から発生する熱をコア層に伝える方法が例示されている。 第 1 1図 （A) は、 実装領域に対応する絶縁層 1 4を取り除き、 露出したコア層にチップを実 装したものであり、 有効に熱的結合される。 続いて第 1 1図 （B) では、 絶縁層 1 4の一 部に孔を複数開け、 第 1図の層間接続部と同様にメツキ処理を施したものである。 これに より形成されたアイランドは、 チップ裏面と熱的結合は実現されるが、 孔の面積が少ない ため、 熱抵抗が大となる。 更に第 1 1図 （C) は、 チップをフェイスダウンしたものであ る。 この場合、 チップ上の電極は多数あり、 コア層とは共通接続できない。 よって、 絶縁 層 1 4により絶縁された電極がチップの電極と対応して設けられる。 フェイスダウンであ るため、 高さ方向の厚みを減らせるメリットを持ち、 更には若干の熱抵抗は存在するが、 絶縁層 1 4を介して金属コア層にその熱を蓄熱させることができる。この場合、裏側には、 第 1図と同様に層間接続部、 第 2配線層および半田等が形成されれば、 コァ層の熱を外部 に放出することができる。
更に、 上記した構成の基板おょぴ回路装置は、 例えばエアコンディショナ等のセットの 内部に備えられる。 上記した構成の基板おょぴ回路装置をエアコンディショナに採用する ことで、 エアコンディショナの動作を安定化させることができる。

Claims

請 求 の 範 囲
1 . 金属コア層と、
前記金属コア層を中心に、 前記金属コァ層の上面およぴ下面を被覆する絶縁層を介して 積層された多層の配線層とを有し、
前記金属コア層は圧延された金属から成ることを特徴とする回路素子実装用の基板。
2 . 前記金属コア層は、 上面と下面から形成された分離溝により離間された導電パター ンカ ら成り、 前記金属コア層の上面、 下面および分離溝に前記絶縁層が充填されることで 前記導電パターン同士は電気的に絶縁され、
前記絶縁層を貫通して前記金属コア層と前記配線層とを接続する層間接続部はメツキ膜 から成ることを特徴とする請求の範囲第 1項に記載の回路素子実装用の基板。
3 . —方の面に形成された前記分離溝の深さは、 他方の面に形成された前記分離溝の深 さよりも浅く形成されることを特徴とする請求の範囲第 2項に記載の回路素子実装用の基 板。
4 . 前記分離溝には回路素子が埋め込まれ、 前記絶縁層にて被覆されることを特徴とす る請求の範囲第 3項に記載の回路素子実装用の基板。
5. 前記配線層には、 半導体素子配置領域に位置するランドおよぴ前記半導体素子と電 気的に接続される電極があり、
前記ランドと前記金属コア層とは、 前記絶縁層が開口されて成る複数個の前記接続部が 設けられることを特徴とする請求の範囲第 3項に記載の回路素子実装用の基板。
6 . 請求の範囲第 1項に記載の回路素子実装用の基板に、 半導体素子がフ イスアップ またはフェイスダウンで実装されることを特徴とする回路装置。
7 . 前記半導体素子は、 B I P型のトランジスタまたは MO S型のトランジスタで、 前 記半導体素子の裏面は、 前記金属コア層と電気的に接続されることを特徴とする請求の範 囲第6項に記載の回路装置。
8 . 請求の範囲第 6項に記載の回路装置を備えたエアコンディショナであり、
複数個の前記半導体素子が前記基板に実装されることを特徴とするエアコンディショナ。
PCT/JP2007/073538 2006-11-30 2007-11-29 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ WO2008069260A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008548324A JPWO2008069260A1 (ja) 2006-11-30 2007-11-29 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ
US12/516,769 US8436250B2 (en) 2006-11-30 2007-11-29 Metal core circuit element mounting board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006324535 2006-11-30
JP2006-324535 2006-11-30

Publications (1)

Publication Number Publication Date
WO2008069260A1 true WO2008069260A1 (ja) 2008-06-12

Family

ID=39492138

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/073538 WO2008069260A1 (ja) 2006-11-30 2007-11-29 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ

Country Status (3)

Country Link
US (1) US8436250B2 (ja)
JP (1) JPWO2008069260A1 (ja)
WO (1) WO2008069260A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177329A (ja) * 2009-01-28 2010-08-12 Sharp Corp 樹脂複合リードフレームとその製造方法、及びその実装体
KR101044127B1 (ko) 2009-11-16 2011-06-28 삼성전기주식회사 방열기판 및 그 제조방법
JP2012176802A (ja) * 2011-02-03 2012-09-13 Toyo Aluminium Kk プレススルーパックの蓋材およびプレススルーパック包装体
JP2013135168A (ja) * 2011-12-27 2013-07-08 Ibiden Co Ltd プリント配線板
WO2013153771A1 (ja) * 2012-04-13 2013-10-17 日本発條株式会社 銅ベース回路基板
US9024446B2 (en) 2009-06-30 2015-05-05 Panasonic Intellectual Property Management Co., Ltd. Element mounting substrate and semiconductor module
JP2017520902A (ja) * 2014-06-23 2017-07-27 サムソン エレクトロ−メカニックス カンパニーリミテッド． 回路基板及び回路基板組立体
JP2018006450A (ja) * 2016-06-29 2018-01-11 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置
WO2023157502A1 (ja) * 2022-02-16 2023-08-24 日東電工株式会社 配線回路基板およびその製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5432918B2 (ja) * 2008-10-31 2014-03-05 太陽誘電株式会社 プリント配線版の製造方法
WO2011093504A1 (ja) * 2010-02-01 2011-08-04 古河電気工業株式会社 車載電気接続箱用メタルコア基板
JP6068175B2 (ja) * 2013-02-12 2017-01-25 新光電気工業株式会社 配線基板、発光装置、配線基板の製造方法及び発光装置の製造方法
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
KR101518942B1 (ko) * 2013-12-20 2015-05-11 현대자동차 주식회사 차량용 정션 박스
DE102014000126A1 (de) * 2014-01-13 2015-07-16 Auto-Kabel Management Gmbh Leiterplatte, Schaltung und Verfahren zur Herstellung einer Schaltung
JP6160656B2 (ja) * 2015-06-18 2017-07-12 ウシオ電機株式会社 配線基板の製造方法、配線基板及び配線基板製造装置
DE102016211995A1 (de) * 2016-07-01 2018-01-04 Schweizer Electronic Ag Verfahren zur Herstellung einer Leiterplatte und Leiterplatte
JP2019153668A (ja) * 2018-03-02 2019-09-12 太陽誘電株式会社 回路基板及びその製造方法
US10748831B2 (en) * 2018-05-30 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages having thermal through vias (TTV)
DE102019102666A1 (de) * 2019-02-04 2020-08-06 Schweizer Electronic Ag Dickmetall-Leiterplattenelement und Verfahren zu dessen Herstellung

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6372180A (ja) * 1986-09-12 1988-04-01 ティーディーケイ株式会社 電子部品及びその製造方法
JPH05218606A (ja) * 1992-09-25 1993-08-27 Matsushita Electric Works Ltd 回路装置
JPH08288606A (ja) * 1995-04-11 1996-11-01 Fuji Elelctrochem Co Ltd 金属コア型のプリント基板およびその製造方法および電気回路基板
JPH09289225A (ja) * 1996-04-23 1997-11-04 Mitsubishi Plastics Ind Ltd 多層金属ベース回路基板の製造方法
JP2001015868A (ja) * 1999-06-30 2001-01-19 Fuji Kiko Denshi Kk 回路基板、パッケージ及びリードフレームとその製造方法
JP2002076182A (ja) * 2000-09-04 2002-03-15 Sanyo Electric Co Ltd 回路装置の製造方法
JP2002332544A (ja) * 2001-05-08 2002-11-22 Hitachi Metals Ltd メタルコア基板用金属板およびその製造方法およびそれを用いたメタルコア基板、ビルドアップ基板
JP2003101177A (ja) * 2001-09-25 2003-04-04 Hitachi Aic Inc メタルコア配線板とその製造方法、及び、かかるメタルコア配線板を利用した回路部品
JP2004031732A (ja) * 2002-06-27 2004-01-29 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
JP2004207277A (ja) * 2002-12-20 2004-07-22 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2005311249A (ja) * 2004-04-26 2005-11-04 Taiyo Yuden Co Ltd 部品内蔵型多層基板

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
US5323036A (en) * 1992-01-21 1994-06-21 Harris Corporation Power FET with gate segments covering drain regions disposed in a hexagonal pattern
US5745333A (en) * 1994-11-21 1998-04-28 International Business Machines Corporation Laminar stackable circuit board structure with capacitor
US5539246A (en) * 1995-03-01 1996-07-23 Lsi Logic Corporation Microelectronic integrated circuit including hexagonal semiconductor "gate " device
US5847327A (en) * 1996-11-08 1998-12-08 W.L. Gore & Associates, Inc. Dimensionally stable core for use in high density chip packages
DE19756818A1 (de) * 1997-12-19 1999-06-24 Bosch Gmbh Robert Mehrlagen-Leiterplatte
JP3169907B2 (ja) * 1998-09-25 2001-05-28 日本電気株式会社 多層配線構造およびその製造方法
JP3809053B2 (ja) * 2000-01-20 2006-08-16 新光電気工業株式会社 電子部品パッケージ
US7173336B2 (en) * 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
US6548328B1 (en) * 2000-01-31 2003-04-15 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
JP3609737B2 (ja) * 2001-03-22 2005-01-12 三洋電機株式会社 回路装置の製造方法
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
US20030168249A1 (en) * 2002-02-14 2003-09-11 Ngk Spark Plug Co., Ltd. Wiring board and method for producing the same
JP2003324263A (ja) 2002-04-30 2003-11-14 Ngk Spark Plug Co Ltd プリント配線基板の製造方法
JP2003347742A (ja) * 2002-05-27 2003-12-05 Hitachi Ltd 多層回路基板とその製造法及び多層回路用基板並びに電子装置
US7091589B2 (en) * 2002-12-11 2006-08-15 Dai Nippon Printing Co., Ltd. Multilayer wiring board and manufacture method thereof
JP2005129900A (ja) * 2003-09-30 2005-05-19 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP4446772B2 (ja) * 2004-03-24 2010-04-07 三洋電機株式会社 回路装置およびその製造方法
US7157646B2 (en) * 2004-07-02 2007-01-02 Endicott Interconnect Technologies, Inc. Circuitized substrate with split conductive layer, method of making same, electrical assembly utilizing same, and information handling system utilizing same
US7537965B2 (en) * 2006-06-21 2009-05-26 Delphi Technologies, Inc. Manufacturing method for a leadless multi-chip electronic module
JP5821389B2 (ja) * 2011-04-20 2015-11-24 三菱マテリアル株式会社 パワーモジュール用基板の製造方法及びパワーモジュール用基板

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6372180A (ja) * 1986-09-12 1988-04-01 ティーディーケイ株式会社 電子部品及びその製造方法
JPH05218606A (ja) * 1992-09-25 1993-08-27 Matsushita Electric Works Ltd 回路装置
JPH08288606A (ja) * 1995-04-11 1996-11-01 Fuji Elelctrochem Co Ltd 金属コア型のプリント基板およびその製造方法および電気回路基板
JPH09289225A (ja) * 1996-04-23 1997-11-04 Mitsubishi Plastics Ind Ltd 多層金属ベース回路基板の製造方法
JP2001015868A (ja) * 1999-06-30 2001-01-19 Fuji Kiko Denshi Kk 回路基板、パッケージ及びリードフレームとその製造方法
JP2002076182A (ja) * 2000-09-04 2002-03-15 Sanyo Electric Co Ltd 回路装置の製造方法
JP2002332544A (ja) * 2001-05-08 2002-11-22 Hitachi Metals Ltd メタルコア基板用金属板およびその製造方法およびそれを用いたメタルコア基板、ビルドアップ基板
JP2003101177A (ja) * 2001-09-25 2003-04-04 Hitachi Aic Inc メタルコア配線板とその製造方法、及び、かかるメタルコア配線板を利用した回路部品
JP2004031732A (ja) * 2002-06-27 2004-01-29 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
JP2004207277A (ja) * 2002-12-20 2004-07-22 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2005311249A (ja) * 2004-04-26 2005-11-04 Taiyo Yuden Co Ltd 部品内蔵型多層基板

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177329A (ja) * 2009-01-28 2010-08-12 Sharp Corp 樹脂複合リードフレームとその製造方法、及びその実装体
US9024446B2 (en) 2009-06-30 2015-05-05 Panasonic Intellectual Property Management Co., Ltd. Element mounting substrate and semiconductor module
KR101044127B1 (ko) 2009-11-16 2011-06-28 삼성전기주식회사 방열기판 및 그 제조방법
JP2012176802A (ja) * 2011-02-03 2012-09-13 Toyo Aluminium Kk プレススルーパックの蓋材およびプレススルーパック包装体
JP2013135168A (ja) * 2011-12-27 2013-07-08 Ibiden Co Ltd プリント配線板
WO2013153771A1 (ja) * 2012-04-13 2013-10-17 日本発條株式会社 銅ベース回路基板
JP2017520902A (ja) * 2014-06-23 2017-07-27 サムソン エレクトロ−メカニックス カンパニーリミテッド． 回路基板及び回路基板組立体
JP2018006450A (ja) * 2016-06-29 2018-01-11 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置
WO2023157502A1 (ja) * 2022-02-16 2023-08-24 日東電工株式会社 配線回路基板およびその製造方法

Also Published As

Publication number Publication date
US20100012360A1 (en) 2010-01-21
US8436250B2 (en) 2013-05-07
JPWO2008069260A1 (ja) 2010-03-25

Similar Documents

Publication Publication Date Title
WO2008069260A1 (ja) 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ
US6462418B2 (en) Semiconductor device having improved heat radiation
US7405486B2 (en) Circuit device
EP1122778A2 (en) Circuit device and manufacturing method of circuit device
JP4730426B2 (ja) 実装基板及び半導体モジュール
TW200539764A (en) Circuit device and process
JP2006041438A (ja) 半導体チップ内蔵基板及びその製造方法
JP2005347354A (ja) 回路装置およびその製造方法
WO2005081311A1 (ja) 回路装置およびその製造方法
JP2010263080A (ja) 半導体装置
JP4383257B2 (ja) 回路装置およびその製造方法
JP5183045B2 (ja) 回路装置
JP2008210912A (ja) 半導体装置及びその製造方法
JP2004158595A (ja) 回路装置、回路モジュールおよび回路装置の製造方法
JP4379693B2 (ja) 半導体装置およびその製造方法
JP2008060372A (ja) 回路装置およびその製造方法、配線基板およびその製造方法
JP4471735B2 (ja) 回路装置
TW201606970A (zh) 半導體裝置及其製造方法
JP4969072B2 (ja) 回路装置およびその製造方法
JP4592333B2 (ja) 回路装置およびその製造方法
JP2008084998A (ja) 板状体およびそれを用いた回路装置の製造方法
JP4321758B2 (ja) 半導体装置
JP2004207278A (ja) 回路装置およびその製造方法
JP3676197B2 (ja) 半導体装置および混成集積回路装置
JP4383258B2 (ja) 回路装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07850155

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2008548324

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12516769

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07850155

Country of ref document: EP

Kind code of ref document: A1