JP6160656B2 - 配線基板の製造方法、配線基板及び配線基板製造装置 - Google Patents

配線基板の製造方法、配線基板及び配線基板製造装置 Download PDF

Info

Publication number
JP6160656B2
JP6160656B2 JP2015122687A JP2015122687A JP6160656B2 JP 6160656 B2 JP6160656 B2 JP 6160656B2 JP 2015122687 A JP2015122687 A JP 2015122687A JP 2015122687 A JP2015122687 A JP 2015122687A JP 6160656 B2 JP6160656 B2 JP 6160656B2
Authority
JP
Japan
Prior art keywords
wiring board
insulating layer
layer
board material
seed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015122687A
Other languages
English (en)
Other versions
JP2017011010A (ja
Inventor
智行 羽生
智行 羽生
真一 遠藤
真一 遠藤
昌仁 生井
昌仁 生井
饗庭 彰
彰 饗庭
浩子 鈴木
浩子 鈴木
大輝 堀部
大輝 堀部
丸山 俊
俊 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ushio Denki KK
Original Assignee
Ushio Denki KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ushio Denki KK filed Critical Ushio Denki KK
Priority to JP2015122687A priority Critical patent/JP6160656B2/ja
Priority to TW105109026A priority patent/TWI661754B/zh
Priority to KR1020187001460A priority patent/KR102009255B1/ko
Priority to CN201680035483.6A priority patent/CN107683635B/zh
Priority to PCT/JP2016/001885 priority patent/WO2016203682A1/ja
Priority to US15/736,672 priority patent/US20180153044A1/en
Publication of JP2017011010A publication Critical patent/JP2017011010A/ja
Application granted granted Critical
Publication of JP6160656B2 publication Critical patent/JP6160656B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0055After-treatment, e.g. cleaning or desmearing of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0292Using vibration, e.g. during soldering or screen printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09Treatments involving charged particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、絶縁層と導電層とが積層されてなる配線基板の製造方法、その製造方法によって製造された配線基板、及び配線基板製造装置に関する。
半導体集積回路素子等の半導体素子を搭載するための配線基板としては、絶縁層と導電層(配線層)とが交互に積層されてなる多層配線基板が知られている。
多層配線基板の製造工程の一例としては、先ず、絶縁層が導電層の上に積層されてなる配線基板材料に、ドリル加工やレーザ加工を施すことによって絶縁層や導電層の一部を除去し、ビアホールやスルーホールを形成する。このとき、配線基板材料には絶縁層や導電層を構成する材料に起因するスミア(残渣)が生じる。そのため、当該配線基板材料に対してスミアを除去するデスミア処理を行う。
次いで、絶縁層の上やビアホール等の内面にシード層を形成し、絶縁層の上にレジストパターンを形成した後、電解めっきによって導電材料を積層する。その後、レジストパターンとシード層とを除去することで導体回路パターンを形成する。その後も種々の工程を経て、半導体素子は作製される。
特許文献1には、湿式デスミア処理によってビア形成工程で生じたスミアを除去する工程と、無電解めっきによってシード層を形成する工程と、を有する基板製造方法が開示されている。
特開2003−318519号公報
上記特許文献1に記載の技術では、デスミア処理後、無電解めっきによりシード層を形成するが、シード層と絶縁層との密着性を確保するためには、絶縁層の表面を適度に粗い状態とし、アンカー効果によりシード層を絶縁層表面に強固に固定する必要がある。上記特許文献1に記載の技術では、デスミア処理として湿式デスミア処理を行うことにより、絶縁層表面を粗化している。
ところで、近年、半導体素子は小型化傾向にあり、配線基板も微細化が求められている。しかしながら、上記のようにアンカー効果を得るために絶縁層の表面を粗くすると、その上に形成する配線パターン、特に、L/S(ライン/スペース)=10/10μm以下の微細配線パターンが立たなくなり、配線基板を微細化することができない。
そこで、本発明は、シード層と絶縁層との密着性を担保しつつ、配線パターンの微細化を実現することができる配線基板の製造方法、配線基板及び配線基板製造装置を提供することを課題としている。
上記課題を解決するために、本発明に係る配線基板の製造方法の一態様は、導電層の上に絶縁層が積層された配線基板材料に対して、前記絶縁層を貫通する貫通孔を形成する第一工程と、前記貫通孔が形成された前記配線基板材料に対して、波長220nm以下の紫外線を照射することにより、当該配線基板材料のデスミア処理を行う第二工程と、前記デスミア処理された前記貫通孔内および前記絶縁層の上に、材料粒子を衝突させ付着させることでシード層を形成する第三工程と、前記シード層の上に、電解めっきにより導電材料からなるめっき層を形成する第四工程と、を含む。
このように、紫外線によるデスミア処理を行うので、絶縁層表面の粗化を抑制することができる。そのため、微細配線パターンを適切に形成することができる。また、材料粒子を衝突させ付着させることでシード層を形成するので、従来のようなアンカー効果によらずに、シード層によって絶縁層との密着強度を担保することができる。特に、絶縁層を透過しない波長220nm以下の紫外線を照射することで、絶縁層表面にカラーセンター(構造欠陥、結合欠陥)を生じさせることができる。このとき、材料粒子(導電材料)が絶縁層に打ち込まれ、紫外線照射を受けた樹脂表面に存在する結合欠陥部にエネルギーが加わることで金属粒子と樹脂間にあらたな化学的結合作用ができる。これにより、波長220nm以下の紫外線の照射を受けていない樹脂に金属粒子が衝突し付着するのと比較して、強い密着力をもつシード層ができる。
上記の配線基板の製造方法において、前記第三工程は、スパッタリング法により前記シード層を形成してもよいし、イオンプレーティング法により前記シード層を形成してもよい。これにより、絶縁層との高い密着性が確保されたシード層を形成することができる。
また、上記の配線基板の製造方法において、前記絶縁層は、粒状フィラーが含有された樹脂よりなり、前記第二工程は、前記配線基板材料に対して前記紫外線を照射する工程と、前記紫外線を照射した前記配線基板材料に物理的振動を与える工程と、を含んでもよい。これにより、有機物質に起因するスミアは、紫外線照射により分解することができ、無機物質に起因するスミアは、物理的振動により分解することができる。このように、有機物質および無機物質のいずれに起因するスミアであっても、確実に除去することができる。
さらに、上記の配線基板の製造方法において、前記第二工程は、酸素を含む処理気体の雰囲気中で、前記配線基板材料を加熱しながら当該配線基板材料に前記紫外線を照射してもよい。このように、酸素を含む処理気体の雰囲気中で紫外線を照射することにより、オゾンや活性酸素を生成することができ、効率良くスミアを除去することができる。また、配線基板材料を加熱しながら紫外線を照射するので、オゾンや活性酸素とスミアとの化学反応の速度を速め、デスミア処理速度(スミアが除去される速度)を速めることができる。
また、上記の配線基板の製造方法において、前記第一工程は、前記絶縁層の上に保護層を有する前記配線基板材料に対して、前記保護膜および前記絶縁層を貫通する前記貫通孔を形成する工程であり、前記第二工程は、前記保護層をマスクにして前記配線基板材料に対して前記紫外線を照射することにより、前記貫通孔内をデスミア処理し、前記第三工程は、前記保護層を除去してから前記シード層を形成してもよい。さらに、上記の配線基板の製造方法において、前記第一工程は、前記絶縁層の上に前記保護層を形成する工程と、前記保護膜および前記絶縁層を貫通する前記貫通孔を形成する工程と、を含んでもよい。
これらにより、絶縁層表面の粗化を最小限に抑えることができ、精度良く微細配線パターンを形成することができる。
さらに、本発明に係る配線基板は、上記のいずれかの配線基板の製造方法により製造される。したがって、当該配線基板は、シード層と絶縁層との密着性が担保された信頼性の高い微細配線基板とすることができる。
また、本発明に係る配線基板製造装置の一態様は、導電層の上に、粒状フィラーが含有された樹脂よりなる絶縁層が積層され、前記絶縁層を貫通する貫通孔が形成された配線基板材料に対して、波長220nm以下の紫外線を照射する紫外線照射部と、前記紫外線照射部により前記紫外線を照射した前記配線基板材料に物理的振動を与える振動付与部と、前記紫外線照射部および前記振動付与部によりデスミア処理された前記貫通孔内および前記絶縁層の上に、材料粒子を衝突させ付着させることでシード層を形成するシード層形成部と、を備える。これにより、シード層と絶縁層との密着性が担保された信頼性の高い配線基板を製造することができる。
本発明によれば、シード層と絶縁層との密着性を担保しつつ、配線パターンの微細化を実現することができ、信頼性の高い微細配線基板を製造することができる。
本実施形態の配線基板の製造方法を示す図である。 エポキシ樹脂の紫外線透過率特性を表す図である。 220nm以下の紫外光を受けた樹脂にスパッタを施した図である。 250nmの紫外光を受けた樹脂にスパッタを施した図である。 ビア接続強度の評価について説明する図である。 配線基板製造装置の構成を示す概略図である。
以下、本発明の実施の形態を図面に基づいて説明する。
図1は、本実施形態の配線基板の製造方法を示す図である。本実施形態において、製造対象の配線基板は、コア基板上に導電層(配線層)と絶縁層とを積層してなる多層配線基板である。コア基板は、例えばガラスエポキシ樹脂などによって構成されている。導電層(配線層)を構成する材料としては、例えば、銅、ニッケル、金などを用いることができる。
絶縁層は、例えば無機物質よりなる粒状フィラーが含有された樹脂などによって構成されている。このような樹脂としては、例えば、エポキシ樹脂、ビスマレイミドトリアジン樹脂、ポリイミド樹脂、ポリエステル樹脂などを用いることができる。また、粒状フィラーを構成する材料としては、例えば、シリカ、アルミナ、マイカ、珪酸塩、硫酸バリウム、水酸化マグネシウム、酸化チタンなどを用いることができる。
多層配線基板を製造する場合、先ず、図1(a)に示すように、導電層11と絶縁層12とが積層されてなる配線基板材料を形成する。導電層11の上に絶縁層12を形成する方法としては、液状の熱硬化性樹脂中に粒状フィラーが含有されてなる絶縁層形成材料を塗布した後、当該絶縁層形成材料を硬化処理する方法や、粒状フィラーが含有された絶縁シートを熱圧着等によって貼り合わせる方法などを利用することができる。
次に、図1(b)に示すように、絶縁層12を、レーザLを用いて加工するなどにより、導電層11に到達する深さのビアホール12aを形成する。レーザ加工の方法としては、CO2レーザを用いる方法や、UVレーザを用いる方法などを利用することができる。なお、ビアホール12aを形成する方法は、レーザ加工に限定されるものではなく、例えばドリル加工などを用いてもよい。
このようにしてビアホール12aを形成すると、絶縁層12におけるビアホール12aの内壁面(サイドウォール)、絶縁層12の表面におけるビアホール12aの周辺領域、およびビアホール12aの底部、即ち導電層11におけるビアホール12aによって露出した部分などには、導電層11や絶縁層12を構成する材料に起因するスミア(残渣)Sが生じる。
そこで、図1(c)に示すように、スミアSを除去する処理(デスミア処理)を行う。本実施形態では、デスミア処理として、被処理部分に対して紫外線(UV)を照射することでスミアSを除去する、所謂フォトデスミア処理を用いる。より具体的には、フォトデスミア処理では、配線基板材料の被処理部分に対して上記の紫外線を照射する紫外線照射処理工程と、この紫外線照射処理工程の後、配線基板材料に物理的振動を与える物理的振動処理工程とを行う。
ここで、フォトデスミア処理について詳細に説明する。
紫外線照射処理は、例えば大気などの酸素を含む雰囲気下において行うことができる。紫外線光源としては、波長220nm以下、好ましくは190nm以下の紫外線(真空紫外線)を出射する種々のランプを利用できる。ここで、波長220nmとしたのは、紫外線の波長が220nmを超える場合には、樹脂などの有機物質に起因するスミアを分解除去することが困難となるためである。
有機物質に起因するスミアは、紫外線照射処理工程において、波長220nm以下の紫外線を照射することにより、紫外線のエネルギーおよび紫外線の照射に伴って生ずるオゾンや活性酸素によって分解される。また、無機物質に起因するスミア、具体的にはシリカやアルミナは、紫外線が照射されることによって脆いものとなる。
紫外線光源としては、例えば、キセノンガスを封入したキセノンエキシマランプ(ピーク波長172nm)、低圧水銀ランプ(185nm輝線)などを用いることができる。なかでも、デスミア処理に用いるものとしては、例えばキセノンエキシマランプが好適である。
上記の紫外線照射処理を行う紫外線照射装置において、被処理対象である配線基板材料が酸素を含む処理気体の雰囲気中で紫外線に曝される処理領域は、例えば120℃以上190℃以下(例えば、150℃)に加熱される。また、紫外線出射窓と被処理対象である配線基板材料との離間距離は、例えば0.3mmに設定される。なお、紫外線の照度や紫外線の照射時間などは、スミアSの残留状態などを考慮して適宜設定することができる。
また、物理的振動処理は、例えば超音波振動処理によって行うことができる。超音波振動処理における超音波の周波数は、例えば20kHz以上70kHz以下であることが好ましい。超音波の周波数が70kHzを超えると、無機物質に起因するスミアを破壊して配線基板材料から離脱させることが困難となるためである。
このような超音波振動処理においては、超音波の振動媒体として、水などの液体および空気などの気体を用いることができる。
具体的に説明すると、振動媒体として水を用いる場合には、配線基板材料を、例えば水中に浸漬し、この状態で、当該水を超音波振動させることにより、超音波振動処理を行うことができる。超音波の振動媒体として液体を用いる場合には、超音波振動処理の処理時間は、例えば10秒間〜600秒間である。
また、振動媒体として空気を用いる場合には、圧縮空気を超音波振動させながら配線基板材料に吹きつけることにより、超音波振動処理を行うことができる。ここで、圧縮空気の圧力は、例えば0.2MPa以上であることが好ましい。また、圧縮空気による超音波振動処理の処理時間は、例えば5秒間〜60秒間である。
上記の紫外線照射処理工程および物理的振動処理工程は、この順でそれぞれ1回ずつ行ってもよいが、紫外線照射処理工程および物理的振動処理工程を交互に繰り返して行うことが好ましい。ここで、紫外線照射処理工程および物理的振動処理工程の繰り返し回数は、各紫外線照射処理工程における紫外線の照射時間などを考慮して適宜設定されるが、例えば1回〜5回である。
このように、紫外線照射処理において波長220nm以下の紫外線を、酸素を含む処理気体に照射することによりオゾンや活性酸素が生じ、有機物質に起因するスミアSは、オゾンや活性酸素によって分解されてガス化される。その結果、有機物質に起因するスミアSは、その大部分が除去される。このとき、無機物質に起因するスミアSは、有機物質に起因するスミアSの除去により露出し、さらに、紫外線が照射されることによって脆いものとなる。
そして、その状態で物理的振動処理を施すことにより、露出した無機物質に起因するスミアSや有機物質に起因するスミアSの残部は、振動による機械的作用によって破壊され、除去される。或いは、無機物質に起因するスミアSの収縮や、各スミアSに紫外線を照射したときに発生する熱膨張の差などによって、スミア間にわずかな隙間が生じ、無機物質に起因するスミアSは、物理的振動処理を施すことにより配線基板材料から離脱する。その結果、配線基板材料から無機物質に起因するスミアSと、有機物質に起因するスミアSとが完全に除去される。
本実施形態におけるフォトデスミア処理によれば、配線基板材料に対して紫外線照射処理および物理的振動処理を行えばよいので、廃液処理が必要となる薬品を用いることが不要である。
フォトデスミア処理が完了すると、次に図1(d)に示すように、絶縁層12の上面およびビアホール12aの内面にシード層13を形成する。本実施形態では、シード層13の形成方法としてスパッタリング(SP)を用いる。例えば、密着強度確保のために、先ずターゲット材料としてTi(チタン)を用いてベースとなる層(10nm〜100nm程度)を形成し、その後、ターゲット材料としてCu(銅)を用いてシード層(100nm〜1000nm程度)を形成する。
次に、図1(e)に示すように、シード層13の上にレジストパターンRを形成する。レジストパターンRの形成方法としては、例えば、シード層13の上にレジストを塗布した後、露光・現像によってパターンを形成する方法を用いることができる。
次に、図1(f)に示すように、シード層13をめっき給電経路に利用する電解めっきにより、ビアホール12a内からレジストパターンRの開口部にかけてめっき層14を形成する。めっき層14としては、例えば、Cu(銅)などからなる層(20μm〜50μm程度)を用いることができる。
その後、図1(g)に示すように、レジストパターンRを除去し、次いで、図1(h)に示すように、めっき層14をマスクにしてシード層13を除去(フラッシュエッチング)する。
なお、図1に示す各工程のうち、図1(b)に示す工程が、導電層の上に積層された絶縁層に貫通孔を形成する第一工程に対応し、図1(c)に示す工程が、第一工程の後に、波長220nm以下の紫外線を照射してデスミア処理を行う第二工程に対応している。また、図1(d)に示す工程が、第二工程の後に、上記貫通孔内および絶縁層の上に、スパッタリング法によりシード層を形成する第三工程に対応し、図1(f)に示す工程が、シード層の上に電解めっきにより導電材料からなるめっき層を形成する第四工程に対応している。
このように、本実施形態では、フォトデスミア処理を用いてスミアSを除去した後、スパッタリング法によりシード層13を形成する。
従来、絶縁層とシード層との密着性は、アンカー効果により担保していた。すなわち、絶縁層とシード層との密着性を確保するためには、絶縁層の表面を粗化することが好ましいとされていた。しかしながら、絶縁層の表面を粗化すると、特にL/S(ライン/スペース)=10/10μm以下の微細配線パターンが立たなくなるため、微細配線基板の作製が困難となる。そのため、微細配線基板を作製するためには、絶縁層の表面を粗化することなく、絶縁層とシード層との密着性を担保する必要がある。本発明者は、配線基板の製造工程の一部であるデスミア処理とシード層形成処理とを、フォトデスミア処理とスパッタリング法との組み合わせにより行うことで、絶縁層の表面を粗化することなく、絶縁層とシード層との密着性を担保することができることを見出した。
フォトデスミア処理は、被処理物体の表面を粗くすることなく、スミアを除去することができる。また、本実施形態におけるフォトデスミア処理では、紫外線照射処理に続いて物理的振動処理を実施するので、有機物質に起因するスミアと無機物質に起因するスミアとを適切に除去することができる。
さらに、スパッタリング法を用いてシード層13を形成するので、表面が粗化されていない絶縁層12の上に、シード層13を十分な密着強度で形成することができる。特に、紫外線照射処理において波長220nm以下の紫外線を用い、当該紫外線照射処理の後にスパッタリング法を用いたシード層形成処理を実施するので、絶縁層12の上に緻密強固なシード層13を形成することができる。以下、この点について詳細に説明する。
図2は、エポキシ樹脂(25μm膜)の紫外線透過率特性を示す図である。図2において、横軸は紫外線の波長(nm)、縦軸は紫外線の透過率(%)である。
この図2に示すように、波長220nm以上の領域、即ち可視光線および近紫外線の一部の領域では、光は樹脂を透過し、その透過率は波長が短くなるにしたがって小さくなる。具体的には、波長300nmを超える領域では、光は樹脂をほぼ透過する。波長300nm以下では、紫外線は樹脂にやや吸収されるが、その吸収は小さく紫外線が完全に遮られるほどではない。これは、樹脂の厚さ方向全体で紫外線を吸収するためであり、その紫外線により励起された樹脂は、樹脂の全体に広く分布する。
一方、波長220nm以下の紫外線は、樹脂を透過しない。この吸光度は高く、紫外線は樹脂の表面層で吸収される。さらに短波長になると、樹脂の極表面で紫外線は完全に吸収され、紫外線の吸収により発生した励起箇所は樹脂表面に層状に分布する。
そして、このような活性な樹脂部は、スパッタリングによって飛来したターゲット粒子が樹脂に打ち込まれたときのエネルギーによって新たな結合を作り出し、強固にターゲット粒子を固定する。
図3は、波長220nm以下の紫外線を受けた樹脂にスパッタを施したときの状態を示す図である。この図3では、絶縁層10と、絶縁層10の表面上に積層された所要のパターンを有する導電層11と、導電層11を含む絶縁層10上に積層された絶縁層12とを含んで構成される配線基板材料の一部を示している。
ビアホール12aに残留するスミア(不図示)を除去するフォトデスミア処理として、図3(a)に示すように、波長220nm以下の紫外線(UV)を照射した場合、上述したように紫外線は絶縁層12表面で吸収され、絶縁層12の表面にカラーセンター(結合欠陥、構造欠陥)Cが生じる。カラーセンターCとは、上記の紫外線を吸収することで励起され、原子同士の化学結合が切れたり結合状態が変化したりすることで生成される欠陥である。
このようにカラーセンターCが生じている絶縁層12表面に対し、図3(b)に示すように、スパッタ源から飛来するターゲット粒子(金属粒子)Tが打ち込まれると、カラーセンターCがその金属粒子Tを強固に捕獲する。つまり、紫外線照射を受けた樹脂表面に存在する結合欠陥部にエネルギーが加わることで、金属粒子と樹脂との間にあらたな化学的結合作用ができる。図3(c)は、このときの絶縁層12表面の拡大図である。このように、波長220nm以下の紫外線を受けた絶縁層12とスパッタを施した金属膜(図1のシード層13)との密着性は、非常に強固となる。
一方、図3に示す配線基板材料と同様の配線基板材料に対し、フォトデスミア処理として、例えば波長250nmの紫外線を照射した場合には、紫外線を受けた絶縁層12では、励起された樹脂の分布が疎で絶縁層12全体に分布する。すなわち、図4(a)に示すように、カラーセンターCは絶縁層12の表面に分布せず、絶縁層12の内部に分布する。
そのため、この絶縁層12表面に対し、図4(b)に示すように、スパッタ源から飛来するターゲット粒子(金属粒子)Tを打ち込んでも、金属粒子Tの捕獲作用は少ない。すなわち、図4(c)に、このときの絶縁層12表面の拡大図を示すように、絶縁層12表面と金属粒子Tとの特別な結合作用は無く、絶縁層12上に形成される金属膜(図1のシード層13)の密着力は強化されない。
本実施形態では、紫外線照射処理において波長220nm以下の紫外線を用い、当該紫外線照射処理の後にスパッタリング法を用いたシード層形成処理を実施することで、絶縁層12の上に緻密強固なシード層13を形成することができる。したがって、このシード層13をベースに電解めっきを施しためっき層14は、絶縁層12に対して高い密着性を示す。このように、絶縁層12の表面を粗化することなく、絶縁層12とシード層13との密着性を担保することができる。その結果、信頼性の高い微細配線基板を実現することができる。
さらに、絶縁層12の表面を平滑に保つことができるので、高周波応答性を向上させることができる。周波数が高くなると、表皮効果により信号は導体の表面に集中するという性質を持つ。上記従来のように、アンカー効果を得るために絶縁層12の表面を粗くすると、信号の伝達距離も大きくなるため、それに伴って伝送損失が大きくなり、応答性が悪くなってしまう。本実施形態では、上記伝送損失を低減し、応答性を向上させることができる。
(実施例)
次に、本発明の効果を確認するために行った実施例について説明する。
<配線基板材料>
先ず、ガラスエポキシ樹脂と銅からなるプリプレグのコア材に、25μmのエポキシ樹脂を両面真空ラミネートし、高圧プレスとベーキングにより作成した積層体を用意した。この積層体に、ビア加工機(CO2レーザもしくはUVレーザ)によってレーザ加工を施すことにより、ブラインドビアを、500μmピッチで格子状に作成した。ビア開口径は、φ50μmもしくはφ25μmとした。このようにして、配線基板材料を得た。また、このとき、配線基板材料のブラインドビアの底部に、スミアが残留していることを確認した。
<参考例1>
CO2レーザによってビア開口径φ50μmのビアを形成した配線基板材料を用いた。当該配線基板材料に対し、過マンガン酸液を利用したウェットデスミア処理を施し、その後、無電解銅めっきにより1μmのシード層を形成した基板に、電解めっきにより30μmのCu層(めっき層)を形成した。
<比較例1>
CO2レーザによってビア開口径φ50μmのビアを形成した配線基板材料を用いた。当該配線基板材料に対し、過マンガン酸液を利用したウェットデスミア処理を施し、その後、スパッタリング法により0.33μm(Ti/Cu=0.03μm/0.3μm)のシード層を形成した基板に、電解めっきにより30μmのCu層(めっき層)を形成した。
<実施例1>
CO2レーザによってビア開口径φ50μmのビアを形成した配線基板材料を用いた。当該配線基板材料に対し、波長172nmの紫外線を用いたフォトデスミア処理を施し、その後、スパッタリング法により0.33μm(Ti/Cu=0.03μm/0.3μm)のシード層を形成した基板に、電解めっきにより30μmのCu層(めっき層)を形成した。なお、フォトデスミア処理においては、紫外線照射処理と物理的振動処理(超音波振動処理)とを実施した。
<比較例2>
上記積層体(エポキシ基板)に厚さ38μmのPETフィルムによる保護膜を貼り、その後、UVレーザによってビア開口径φ50μmのビアを形成した配線基板材料を用いた。当該配線基板材料に対し、過マンガン酸液を利用したウェットデスミア処理を施し、保護膜を剥がした後、スパッタリング法により0.33μm(Ti/Cu=0.03μm/0.3μm)のシード層を形成した。さらに、その基板に、電解めっきにより30μmのCu層(めっき層)を形成した。
<実施例2>
上記積層体(エポキシ基板)に厚さ38μmのPETフィルムによる保護膜を貼り、その後、UVレーザによってビア開口径φ50μmのビアを形成した配線基板材料を用いた。当該配線基板材料に対し、波長172nmの紫外線を用いたフォトデスミア処理を施し、保護膜を剥がした後、スパッタリング法により0.33μm(Ti/Cu=0.03μm/0.3μm)のシード層を形成した。さらに、その基板に、電解めっきにより30μmのCu層(めっき層)を形成した。なお、フォトデスミア処理においては、紫外線照射処理と物理的振動処理(超音波振動処理)とを実施した。
<比較例3>
上記積層体(エポキシ基板)に厚さ38μmのPETフィルムによる保護膜を貼り、その後、UVレーザによってビア開口径φ25μmのビアを形成した配線基板材料を用いた。当該配線基板材料に対し、過マンガン酸液を利用したウェットデスミア処理を施し、保護膜を剥がした後、スパッタリング法により0.33μm(Ti/Cu=0.03μm/0.3μm)のシード層を形成した。さらに、その基板に、電解めっきにより30μmのCu層(めっき層)を形成した。
<実施例3>
上記積層体(エポキシ基板)に厚さ38μmのPETフィルムによる保護膜を貼り、その後、UVレーザによってビア開口径φ25μmのビアを形成した配線基板材料を用いた。当該配線基板材料に対し、波長172nmの紫外線を用いたフォトデスミア処理を施し、保護膜を剥がした後、スパッタリング法により0.33μm(Ti/Cu=0.03μm/0.3μm)のシード層を形成した。さらに、その基板に、電解めっきにより30μmのCu層(めっき層)を形成した。なお、フォトデスミア処理においては、紫外線照射処理と物理的振動処理(超音波振動処理)とを実施した。
<比較例4>
CO2レーザによってビア開口径φ50μmのビアを形成した配線基板材料を用いた。当該配線基板材料に対し、波長254nmの紫外線を用いたフォトデスミア処理を施し、その後、スパッタリング法により0.33μm(Ti/Cu=0.03μm/0.3μm)のシード層を形成した基板に、電解めっきにより30μmのCu層(めっき層)を形成した。なお、フォトデスミア処理においては、紫外線照射処理と物理的振動処理(超音波振動処理)とを実施した。
上記の実施例1〜3、参考例1、比較例1〜4について、基板のCu層をJIS H8630付属書1に記載の方法に準拠して、1cmの幅にカッターナイフで切り込みを入れ、引っ張り試験器で90度方向に引き剥がすピール試験を行った。そして、ピール強度(kg/cm)と、後で説明するビア接続強度(%)とを求めた。また、デスミア処理後の基板の表面の粗さRatop(nm)、ビアのサイドウォールの粗さRavia(nm)、ビアの開口径(μm)をそれぞれ測定した。さらに、シード層を形成した基板表面に7μmのドライフィルムを張ってL/S(ライン/スペース)=2μm/2μmのパターンを露光し、現像したレジストを観察した。その結果を表1に示す。
Figure 0006160656
上記ビア接続強度とは、同じ条件で製作した基板上の100個のビアに対してピール試験を行い、そのビアの様子を顕微鏡で観察し、良品の率を計算して表したものである。
例えば、図5(a)に示すように、ピール試験において、試料100の絶縁層112に形成されたビア112aの底とサイドウォールとの両方でめっき層114が剥がれた場合、不良品(ビア底不良+サイドウォール不良)であると判定する。この図5(a)に示すパターンは、ビア底(導電層111とめっき層114)とビアのサイドウォール(絶縁層112とめっき層114)の両方の密着性が低い場合に起こる。
また、図5(b)に示すように、ピール試験において、めっき層114と共に導電層111が引き剥がされた場合、不良品(サイドウォール不良)であると判定する。この図5(b)に示すパターンは、ビア底のCu同士(導電層111とめっき層114)の密着性は問題ないが、サイドウォール(絶縁層112とめっき層114)の密着性が不十分である場合に起こる。
これらに対して、図5(c)に示すように、ピール試験において、めっき層114が絶縁層112の表面から剥がれ、ビア112aとは密着したままの場合には、良品であると判定する。この図5(c)に示すパターンは、ビア内(ビア底およびサイドウォール)の密着性が非常に高い場合に起こる。
また、図5(d)に示すように、ピール試験において、ビア112aが大きく崩れるほど絶縁層112内で凝集破壊している場合にも、良品であると判定する。
表1に示すように、参考例1では、ピール強度は0.42kg/cmであった。また、この試料におけるビア接続強度は、100%で良品が得られた。この試料の表面粗さRatopは200nmあり、サイドウォール粗さRaviaも200nmであった。これは、ウェットデスミア処理の薬液がエポキシ樹脂の表面を荒らす作用があり、基板の表面もビアのサイドウォールも同様に荒らされたためである。また、表面が荒れているため、無電解めっき層をベースにしたCuめっき層は、アンカー効果により食い付き、密着性が高くなっている。
ただし、参考例1の試料は、ビアの開口部での浸食が大きく、CO2レーザであけた50μmの開口は60μmまで大きくなっている。
さらに、表面に形成したレジストパターンを観察すると、至るところでパターンの倒壊がみられた。これは、表面粗さが大きいためにレジストの設置面が小さくなり、密着性が落ちたためである。このように、参考例1のようにウェットデスミア処理と無電解めっきによるシード層の形成処理との組み合わせでは、アンカー効果により導電層と絶縁層との密着性は担保することができるが、絶縁層表面の粗化により微細配線基板の作製は困難である。
比較例1では、ピール強度は0.45kg/cmであった。また、この試料におけるビア接続強度は、65%で品質が悪かった。これは、ウェットデスミア処理の過マンガン酸による浸食作用ででこぼこになった表面に、スパッタ源から飛来する金属粒子が堆積する際にムラになり、影の部分にCuのシード膜が形成されないためである。また、表面粗さRatopおよびサイドウォール粗さRaviaは、参考例1と同様の理由により、共に200nmであった。
なお、スパッタリングにより飛来する金属粒子は、高運動エネルギーを持ち、樹脂表面に打ち込まれる。このとき、固い金属のスパッタは、樹脂表面にわずかに食い込む作用があると言われ、通常、無電解めっきシードよりも高いピール強度を示す。しかしながら、この比較例1の試料では、シード層を乗せる表面がでこぼこであるために、その作用が相殺され、参考例1に対するピール強度の向上は0.03kg/cmにとどまっている。さらに、表面が荒れているため、スパッタシード層をベースにしためっき層には隙間があり、密着性が低くなっている。
さらに、比較例1の試料は、参考例1と同様にビアの開口部での浸食が大きく、CO2レーザであけた50μmの開口は60μmまで大きくなっている。
また、表面に形成したレジストパターンを観察すると、至るところでパターンの倒壊がみられた。これは、表面粗さが大きいためにレジストの設置面が小さくなり、密着性が落ちたためである。このように、比較例1のようにウェットデスミア処理とスパッタリングによるシード層の形成処理との組み合わせでは、導電層と絶縁層との密着性を担保することができず、また、絶縁層表面の粗化により微細配線基板の作製も困難である。
これに対して実施例1では、ピール強度は0.85kg/cmであった。また、この実施例1の試料におけるビア接続強度は、100%で品質が良かった。これは、波長220nm以下の紫外線照射によって、樹脂の表面層にカラーセンターが生じ、その活性部がスパッタ粒子を捕獲してシード層を形成しているためである。このように、スパッタ源から飛来する金属粒子の単純な堆積、単純な打ち込みだけでない強固な結合力が発生している。
このように、フォトデスミア処理とスパッタリングによるシード層の形成処理との組み合わせでは、形成されたスパッタシード膜は非常に強固であり、ウェットデスミア処理との組み合わせで形成されたスパッタシード膜よりも高いピール強度を示す。表1にも示すように、比較例1に対するピール強度の向上は、0.4kg/cmと大幅に高くなっている。
また、実施例1においては、表面粗さRatopは120nmであり、サイドウォール粗さRaviaは95nmであった。これは、紫外線が表面を荒らす作用が少ないため、基板の表面もビアのサイドウォールも同様に荒れが抑えられているためである。さらに、実施例1の試料はビアの開口部での浸食が小さく、CO2レーザであけた50μmの開口は52μmにとどまっている。
また、表面に形成したレジストパターンを観察すると、きれいなパターンがみられた。これは、表面粗さが小さいためにレジストの設置面が確保されて、密着性が維持されているためである。このように、実施例1のようにフォトデスミア処理とスパッタリングによるシード層の形成処理との組み合わせでは、絶縁層表面を粗化することなく導電層と絶縁層との密着性を担保することができる。また、絶縁層表面を粗化しないため、微細配線基板の作製も可能である。
比較例2では、ピール強度は0.40kg/cmであった。また、この試料におけるビア接続強度は、72%で品質が悪かった。これは、PETフィルム(保護膜)の保護作用を受けないビア内(サイドウォール)が、ウェットデスミア処理の過マンガン酸による浸食作用ででこぼこになり、スパッタ源から飛来する金属粒子の堆積がムラになって、影の部分にはCuのシード膜が形成されないためである。
比較例2においては、表面粗さRatopは70nmであり平滑で、サイドウォール粗さRaviaは169nmであった。このように、PETフィルム(保護膜)の保護作用によりエポキシ樹脂の表面には薬液が接触せず、エポキシ樹脂の表面は平滑に保たれているが、ビアのサイドウォールは薬液で荒らされていることがわかる。
さらに、比較例2の試料は、ビアの開口部での浸食が大きく、50μmの開口は57μmまで大きくなっている。また、保護膜の作用で薬液が滞留し、ビアの底部の径がビアの開口部の径よりも大きくなり、ビアの内側が膨らんだ構造となっているものがみられた。なお、表面に形成したレジストパターンを観察した結果は良好であった。これは、表面粗さが小さいためにレジストの設置面が大きくなり、密着性が維持しているためである。
このように、ウェットデスミア処理とスパッタリングによるシード層の形成処理との組み合わせであっても、PETフィルム(保護膜)を用いれば微細配線基板の作製が可能である。しかしながら、導電層と絶縁層との密着性を担保することはできない。上記の実施例1のように、フォトデスミア処理とスパッタリングによるシード層の形成処理との組み合わせとすれば、PETフィルム(保護膜)を用いずとも、微細配線基板の作製と、導電層と絶縁層との密着性の担保とを実現することができる。
これに対して実施例2では、ピール強度は0.62kg/cmであった。また、この実施例2の試料におけるビア接続強度は、100%で品質が良かった。これは、PETフィルム(保護膜)の保護作用を受けないビア内(サイドウォール)が、波長220nm以下の紫外線を受け、これにより樹脂内に生じたカラーセンターが、スパッタ源から飛来する金属粒子を強固に捕獲し、密着性が強化されているためである。
また、実施例2においては、表面粗さRatopは75nmであり平滑で、サイドウォール粗さRaviaも70nmで平滑であった。これは、PETフィルム(保護膜)の保護作用によりエポキシ樹脂の表面が平滑に保たれ、ビア内は紫外線照射により荒れが抑えられているためである。
さらに、実施例2の試料は、ビアの開口部での浸食が小さく、50μmの開口は51μmにとどまっている。このように、ビア形状の維持性も高い。また、表面に形成したレジストパターンを観察した結果も良好であった。これは、表面粗さが小さいためにレジストの設置面が大きくなり、密着性が維持しているためである。
このように、フォトデスミア処理とスパッタリングによるシード層の形成処理とを組み合わせ、さらにPETフィルム(保護膜)を用いることで、絶縁層表面の粗化を最小限に抑えつつ導電層と絶縁層との密着性を担保することができる。絶縁層表面を粗化しないため、微細配線基板の作製も可能である。
比較例3では、ピール強度は0.40kg/cmであった。また、この比較例3の試料におけるビア接続強度は、23%で品質が悪かった。これは、ビア径が小さいために、ビア内にウェットデスミア処理の過マンガン酸が入らず、スミアが除去できないためである。スミアが残った表面にスパッタ源から飛来する金属粒子が堆積し、その上にCuめっき層が形成されるため、密着性が著しく低下している。
さらに、比較例3においては、表面粗さRatopは70nmであり平滑で、サイドウォール粗さRaviaは120nmであった。これは、PETフィルム(保護膜)の保護作用によりエポキシ樹脂の表面には薬液が接触せず、エポキシ樹脂の表面は平滑に保たれるが、ビアのサイドウォールは薬液で荒らされるためである。
さらに、比較例3の試料は、ビアの開口部での浸食が大きく、25μmの開口は30μmまで大きくなっている。また、保護膜の作用で薬液が滞留し、ビアの底部の径がビアの開口部の径よりも大きくなり、ビアの内側が膨らんだ構造となっているものがみられた。なお、表面に形成したレジストパターンを観察した結果は良好であった。これは、表面粗さが小さいためにレジストの設置面が大きくなり、密着性が維持しているためである。
このように、ウェットデスミア処理とスパッタリングによるシード層の形成処理との組み合わせであっても、PETフィルム(保護膜)を用いれば微細配線基板の作製が可能である。しかしながら、ビア径がφ25μmと比較的小さいと、ウェットデスミア処理によるスミアの除去が適切に行われず、導電層と絶縁層との密着性を担保することができない。
これに対して実施例3では、ピール強度は0.62kg/cmであった。また、この実施例3の試料におけるビア接続強度は、100%で品質が良かった。これは、PETフィルム(保護膜)の保護作用を受けないビア内(サイドウォール)が、波長220nm以下の紫外線を受け、これにより樹脂内に生じたカラーセンターが、スパッタ源から飛来する金属粒子を強固に捕獲し、密着性が強化されているためである。
また、実施例3においては、表面粗さRatopは80nmであり平滑で、サイドウォール粗さRaviaも90nmで平滑であった。これは、PETフィルム(保護膜)の保護作用によりエポキシ樹脂の表面が平滑に保たれ、ビア内は紫外線照射により荒れが抑えられているためである。
さらに、実施例3の試料は、ビアの開口部での浸食が小さく、25μmの開口は27μmにとどまっている。このように、ビア形状の維持性も高い。また、表面に形成したレジストパターンを観察した結果も良好であった。これは、表面粗さが小さいためにレジストの設置面が大きくなり、密着性が維持しているためである。
このように、フォトデスミア処理とスパッタリングによるシード層の形成処理とを組み合わせ、さらにPETフィルム(保護膜)を用いることで、絶縁層表面の粗化を最小限に抑えつつ導電層と絶縁層との密着性を担保することができる。絶縁層表面を粗化しないため、微細配線基板の作製も可能である。また、ビア径がφ25μmと比較的小さくても、フォトデスミア処理を行うことにより、適切にスミアを除去し、導電層と絶縁層との密着性を担保することができる。
比較例4では、ピール強度は0.45kg/cmであった。また、この比較例4の試料におけるビア接続強度は、87%で品質が悪かった。これは、ビア内の樹脂は紫外線を吸収するものの、波長254nmであるために表面部でのカラーセンターの作用は少なく、スパッタ粒子の捕獲作用が殆どないためである。したがって、基板表面およびビア内面の密着性が低い。
比較例4の試料の表面粗さRatopは100nmであり平滑で、サイドウォール粗さRaviaも100nmで平滑であった。これは、紫外線が表面を荒らす作用が少ないため、基板の表面もビアのサイドウォールも同様に荒れが抑えられているためである。また、表面に形成したレジストパターンを観察した結果も良好であった。これは、表面粗さが小さいためにレジストの設置面が大きくなり、密着性が維持しているためである。
このように、波長254nmの紫外線によるフォトデスミア処理とスパッタリングによるシード層の形成処理との組み合わせでは、上記の実施例1と同様に絶縁層表面を粗化することがないため、微細配線基板の作製が可能である。しかしながら、フォトデスミア処理で用いる紫外線の波長が上記の実施例1のような220nm以下ではないため、樹脂の表面層にカラーセンターが生じさせることができず、導電層と絶縁層との密着性を高めることはできない。
以上説明したように、波長220nm以下の紫外線を用いたフォトデスミア処理と、スパッタリングによるシード層の形成処理との組み合わせにより、絶縁層表面とビア内との両方で高い密着性を担保することができ、信頼性の高い基板を実現することができる。さらに、樹脂表面を平滑に保つことができるので、微細配線形成のためのレジストパターンを安定して形成することができ、微細配線基板を精度良く作製することができる。
(配線基板製造装置)
以上説明した配線基板の製造は、以下に示す配線基板製造装置により実現することができる。
図6は、配線基板製造装置の構成を示す概略図である。ここで、図6(a)は、上述した保護膜を用いずに配線基板を製造する配線基板製造装置210の構成を示し、図6(b)は、上述した保護膜を用いて配線基板を製造する配線基板製造装置220の構成を示している。
配線基板製造装置210は、紫外線照射装置211と、超音波洗浄・乾燥装置212と、スパッタ装置213と、を備える。紫外線照射装置211は、ワーク(配線基板材料)に対してフォトデスミア処理における紫外線照射処理を行う。超音波洗浄・乾燥装置212は、フォトデスミア処理における物理的振動処理として超音波振動処理(超音波洗浄処理)を行った後、ワークを乾燥する乾燥処理を行う。スパッタ装置213は、スパッタリング法を採用し、フォトデスミア処理後のワーク表面にシード層を形成する処理を行う。
配線基板製造装置220は、紫外線照射装置221と、超音波洗浄・乾燥装置222と、マスクピーラー装置223と、スパッタ装置224と、を備える。紫外線照射装置221及び超音波洗浄・乾燥装置222は、紫外線照射装置211及び超音波洗浄・乾燥装置212と同様である。マスクピーラー装置223は、フォトデスミア処理後のワークから保護膜を除去する処理を行う。スパッタ装置224は、スパッタリング法を採用し、保護膜を除去した後のワーク表面にシード層を形成する処理を行う。
このような配線基板製造装置210,220によれば、シード層と絶縁層との密着性が担保された信頼性の高い配線基板の製造を実現することができる。
なお、図6において、紫外線照射装置211及び221が紫外線照射部に対応し、超音波洗浄・乾燥装置212及び222が振動付与部に対応し、スパッタ装置213及び224がシード層形成部に対応している。
(変形例)
上記実施形態においては、スパッタリング法によりシード層を形成する場合について説明したが、これに限定されるものではない。例えば、イオンプレーティング法によりシード層を形成してもよい。この場合にも、スパッタリング法によりシード層を形成した場合と同様の効果が得られる。すなわち、スパッタリング法やイオンプレーティング法のように、材料粒子(金属粒子)を衝突させ付着させることでシード層を形成する手法であれば、上記実施形態と同様の効果が得られる。
10…絶縁層、11…導電層、12…絶縁層、12a…ビアホール、13…シード層、14…めっき層、C…カラーセンター、L…レーザ、R…レジストパターン、S…スミア、T…ターゲット粒子

Claims (8)

  1. 導電層の上に絶縁層が積層された配線基板材料に対して、前記絶縁層を貫通する貫通孔
    を形成する第一工程と、
    前記貫通孔が形成された前記配線基板材料に対して、波長220nm以下の紫外線を照
    射することにより、当該配線基板材料のデスミア処理を行うとともに前記絶縁層の表面に結合欠陥を生成する第二工程と、
    前記デスミア処理され、前記結合欠陥が生成された前記絶縁層の表面に対して、材料粒子を衝突させ打ち込むことでシード層を形成する第三工程と、
    前記シード層の上に、電解めっきにより導電材料からなるめっき層を形成する第四工程
    と、を含むことを特徴とする配線基板の製造方法。
  2. 前記第三工程は、
    スパッタリング法により前記シード層を形成することを特徴とする請求項1に記載の配
    線基板の製造方法。
  3. 前記第三工程は、
    イオンプレーティング法により前記シード層を形成することを特徴とする請求項1に記
    載の配線基板の製造方法。
  4. 前記絶縁層は、粒状フィラーが含有された樹脂よりなり、
    前記第二工程は、
    前記配線基板材料に対して前記紫外線を照射する工程と、
    前記紫外線を照射した前記配線基板材料に物理的振動を与える工程と、を含むことを特
    徴とする請求項1〜3のいずれか1項に記載の配線基板の製造方法。
  5. 前記第二工程は、
    酸素を含む処理気体の雰囲気中で、前記配線基板材料を加熱しながら当該配線基板材料
    に前記紫外線を照射することを特徴とする請求項1〜4のいずれか1項に記載の配線基板
    の製造方法。
  6. 前記第一工程は、
    前記絶縁層の上に保護層を有する前記配線基板材料に対して、前記保護および前記絶
    縁層を貫通する前記貫通孔を形成する工程であり、
    前記第二工程は、
    前記保護層をマスクにして前記配線基板材料に対して前記紫外線を照射することにより、前記貫通孔内をデスミア処理し、
    前記第三工程は、
    前記保護層を除去してから前記シード層を形成することを特徴とする請求項1〜5のいずれか1項に記載の配線基板の製造方法。
  7. 前記第一工程は、
    前記絶縁層の上に前記保護層を形成する工程と、
    前記保護および前記絶縁層を貫通する前記貫通孔を形成する工程と、を含むことを特
    徴とする請求項6に記載の配線基板の製造方法。
  8. 導電層の上に、粒状フィラーが含有された樹脂よりなる絶縁層が積層され、前記絶縁層
    を貫通する貫通孔が形成された配線基板材料に対して、波長220nm以下の紫外線を照
    射して、前記絶縁層の表面に結合欠陥を生成する紫外線照射部と、
    前記紫外線照射部により前記紫外線を照射した前記配線基板材料に物理的振動を与える
    振動付与部と、
    前記紫外線照射部および前記振動付与部によりデスミア処理され、前記結合欠陥が生成された前記絶縁層の表面に対して、材料粒子を衝突させ打ち込むことでシード層を形成するシード層形成部と、を備えることを特徴とする配線基板製造装置。
JP2015122687A 2015-06-18 2015-06-18 配線基板の製造方法、配線基板及び配線基板製造装置 Active JP6160656B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2015122687A JP6160656B2 (ja) 2015-06-18 2015-06-18 配線基板の製造方法、配線基板及び配線基板製造装置
TW105109026A TWI661754B (zh) 2015-06-18 2016-03-23 配線基板的製造方法、配線基板及配線基板製造裝置以及濺鍍裝置
KR1020187001460A KR102009255B1 (ko) 2015-06-18 2016-04-01 배선 기판의 제조 방법, 배선 기판 및 배선 기판 제조 장치
CN201680035483.6A CN107683635B (zh) 2015-06-18 2016-04-01 布线基板的制造方法、布线基板以及布线基板制造装置
PCT/JP2016/001885 WO2016203682A1 (ja) 2015-06-18 2016-04-01 配線基板の製造方法、配線基板及び配線基板製造装置
US15/736,672 US20180153044A1 (en) 2015-06-18 2016-04-01 Wiring substrate method of manufacturing, wiring substrate and wiring substrate manufacturing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015122687A JP6160656B2 (ja) 2015-06-18 2015-06-18 配線基板の製造方法、配線基板及び配線基板製造装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017023106A Division JP2017092498A (ja) 2017-02-10 2017-02-10 配線基板の製造方法、配線基板及び配線基板製造装置

Publications (2)

Publication Number Publication Date
JP2017011010A JP2017011010A (ja) 2017-01-12
JP6160656B2 true JP6160656B2 (ja) 2017-07-12

Family

ID=57545683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015122687A Active JP6160656B2 (ja) 2015-06-18 2015-06-18 配線基板の製造方法、配線基板及び配線基板製造装置

Country Status (6)

Country Link
US (1) US20180153044A1 (ja)
JP (1) JP6160656B2 (ja)
KR (1) KR102009255B1 (ja)
CN (1) CN107683635B (ja)
TW (1) TWI661754B (ja)
WO (1) WO2016203682A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6672895B2 (ja) * 2016-03-03 2020-03-25 ウシオ電機株式会社 配線基板の製造方法
JP6810617B2 (ja) * 2017-01-16 2021-01-06 富士通インターコネクトテクノロジーズ株式会社 回路基板、回路基板の製造方法及び電子装置
JP2019201046A (ja) * 2018-05-14 2019-11-21 株式会社ディスコ Daf
JP7424741B2 (ja) * 2018-05-31 2024-01-30 株式会社レゾナック 配線基板の製造方法
CN114525575A (zh) * 2022-04-12 2022-05-24 鑫巨(深圳)半导体科技有限公司 一种电化学添加剂反应控制装置及方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03162561A (ja) * 1989-11-17 1991-07-12 Olympus Optical Co Ltd プラスチック基板への成膜方法
JP4197805B2 (ja) * 1999-07-01 2008-12-17 イビデン株式会社 多層プリント配線板およびその製造方法
JP2000294921A (ja) * 1999-04-01 2000-10-20 Victor Co Of Japan Ltd プリンス基板及びその製造方法
JP3941573B2 (ja) 2002-04-24 2007-07-04 宇部興産株式会社 フレキシブル両面基板の製造方法
WO2004093508A1 (ja) * 2003-04-18 2004-10-28 Ibiden Co., Ltd. フレックスリジッド配線板
US20070117365A1 (en) * 2003-10-02 2007-05-24 Ebara Corporation Plating method and apparatus
JP2007217778A (ja) * 2006-02-20 2007-08-30 Hitachi Chem Co Ltd プラズマ処理法、銅張積層板の製造法、プリント配線基板の製造法、銅張積層板、プリント配線基板
US7527695B2 (en) * 2006-06-21 2009-05-05 Asahi Glass Company, Limited Apparatus and method for cleaning substrate
JPWO2008069260A1 (ja) * 2006-11-30 2010-03-25 三洋電機株式会社 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ
JP5310849B2 (ja) * 2009-06-24 2013-10-09 富士通株式会社 配線基板の製造方法
JP2011171528A (ja) * 2010-02-19 2011-09-01 Fujitsu Ltd 多層配線基板の製造方法
WO2011109648A1 (en) * 2010-03-03 2011-09-09 Georgia Tech Research Corporation Through-package-via (tpv) structures on inorganic interposer and methods for fabricating same
US9196497B2 (en) * 2010-06-08 2015-11-24 Amethyst Research, Inc. Photolytic processing of materials with hydrogen
US9138785B2 (en) * 2012-07-05 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for enhanced cleaning and inspection
KR101472633B1 (ko) * 2012-10-16 2014-12-15 삼성전기주식회사 하이브리드 적층기판, 그 제조방법 및 패키지 기판
JP5660118B2 (ja) * 2012-12-27 2015-01-28 ウシオ電機株式会社 デスミア処理方法
CN104838732B (zh) * 2012-12-27 2017-11-10 优志旺电机株式会社 除渣处理方法及除渣处理装置
JP2015085267A (ja) * 2013-10-31 2015-05-07 ウシオ電機株式会社 デスミア処理装置
JP5967147B2 (ja) * 2013-12-26 2016-08-10 ウシオ電機株式会社 デスミア処理装置

Also Published As

Publication number Publication date
TW201707534A (zh) 2017-02-16
JP2017011010A (ja) 2017-01-12
KR102009255B1 (ko) 2019-08-09
CN107683635B (zh) 2020-06-05
US20180153044A1 (en) 2018-05-31
WO2016203682A1 (ja) 2016-12-22
TWI661754B (zh) 2019-06-01
KR20180018778A (ko) 2018-02-21
CN107683635A (zh) 2018-02-09

Similar Documents

Publication Publication Date Title
JP6160656B2 (ja) 配線基板の製造方法、配線基板及び配線基板製造装置
JP4126038B2 (ja) Bgaパッケージ基板及びその製作方法
WO2015025777A1 (ja) デスミア処理方法およびデスミア処理装置
JP2017092498A (ja) 配線基板の製造方法、配線基板及び配線基板製造装置
JP6401136B2 (ja) 配線基板の製造方法、配線基板及び配線基板製造装置
JP6672895B2 (ja) 配線基板の製造方法
JP5874720B2 (ja) 配線基板材料のデスミア処理方法、配線基板材料の製造方法および複合絶縁層形成材料
JP6422837B2 (ja) 配線基板の製造方法、配線基板及び配線基板製造装置
JP5660117B2 (ja) デスミア処理方法
JP5660118B2 (ja) デスミア処理方法
JP6531556B2 (ja) 配線基板の製造方法、および配線基板
KR100619349B1 (ko) 인쇄회로기판의 회로패턴 형성방법
JP2017157634A (ja) 配線基板の製造方法および配線基板
JP2015135929A (ja) デスミア処理方法およびデスミア処理装置
JPH07266076A (ja) 耐熱性樹脂のレ−ザ加工法
JP2007281089A (ja) ビルドアップ多層配線板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170529

R150 Certificate of patent or registration of utility model

Ref document number: 6160656

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250