JP7424741B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP7424741B2
JP7424741B2 JP2018104511A JP2018104511A JP7424741B2 JP 7424741 B2 JP7424741 B2 JP 7424741B2 JP 2018104511 A JP2018104511 A JP 2018104511A JP 2018104511 A JP2018104511 A JP 2018104511A JP 7424741 B2 JP7424741 B2 JP 7424741B2
Authority
JP
Japan
Prior art keywords
insulating material
opening
material layer
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018104511A
Other languages
English (en)
Other versions
JP2019212653A (ja
Inventor
正也 鳥羽
和彦 蔵渕
崇 増子
慎一郎 安部
一行 満倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Resonac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd, Resonac Corp filed Critical Hitachi Chemical Co Ltd
Priority to JP2018104511A priority Critical patent/JP7424741B2/ja
Publication of JP2019212653A publication Critical patent/JP2019212653A/ja
Application granted granted Critical
Publication of JP7424741B2 publication Critical patent/JP7424741B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、配線基板の製造方法に関し、より詳しくは、微細化及び高密度化の要求が高い半導体装置を効率よく、低コストで製造するための配線基板の製造方法に関する。
半導体パッケージの高密度化及び高性能化を目的に、異なる性能のチップを一つのパッケージに混載する実装形態が提案されており、コスト面に優れたチップ間の高密度インターコネクト技術が重要になっている(例えば特許文献1参照)。
パッケージ上に異なるパッケージをフリップチップ実装によって積層することで接続するパッケージ・オン・パッケージがスマートフォン及びタブレット端末に広く採用されている(例えば非特許文献1及び非特許文献2参照)。更に高密度で実装するための形態として、高密度配線を有する有機基板を用いたパッケージ技術(有機インターポーザ)、スルーモールドビア(TMV)を有するファンアウト型のパッケージ技術(FO-WLP)、シリコン又はガラスインターポーザを用いたパッケージ技術、シリコン貫通電極(TSV)を用いたパッケージ技術、基板に埋め込まれたチップをチップ間伝送に用いるパッケージ技術等が提案されている。
特に有機インターポーザ及びFO-WLPでは、半導体チップ同士を並列して搭載する場合には、高密度で導通させるために微細配線層が必要となる(例えば特許文献2参照)。
特開2003-318519号公報 米国特許出願公開第2001/0221071号明細書
Application of Through Mold Via (TMV) as PoP Base Package, Electronic Components and Technology Conference (ECTC), 2008 Advanced Low Profile PoP Solution with Embedded Wafer Level PoP (eWLB-PoP) Technology, ECTC, 2012
上記特許文献1に記載の技術では、デスミア処理後、無電解めっきによりシード層を形成する。シード層と絶縁層との密着性を確保するためには、絶縁層の表面に適度に粗い状態とし、アンカー効果によりシード層を絶縁層表面に強固に固定する必要がある。上記特許文献1に記載の技術では、デスミア処理として湿式デスミア処理を行うことにより、絶縁層表面を粗化している。
ところで、近年、半導体素子は小型化傾向にあり、配線基板も微細化が求められている。上記のようにアンカー効果を得るために絶縁層の表面を粗くすると、その上に形成する配線パターン、特に、L/S(ライン/スペース)が10/10μm以下の微細配線パターンが立たなくなり、配線基板を微細化することができない。
そこで、本発明者らは、絶縁層に対する紫外線照射によって絶縁層表面の改質し、その後、無電解ニッケルめっきによってシード層を形成することにより、絶縁層の表面をナノレベルで粗化し、これにより絶縁層とシード層との密着性を担保しつつ、配線パターンの微細化を実現することを検討した。しかし、ニッケルは磁性材料であり且つ電気抵抗値の高い金属であるため、配線基板の高周波特性が悪化する懸念があることを課題としている。
本発明は、上記課題に鑑みてなされたものであり、チップ同士の伝送に優れた高密度で導通させるための微細配線を有する配線基板を良好な歩留まり且つ低コストで製造できる配線基板の製造方法を提供することを目的とする。
本発明に係る配線基板の製造方法は、支持基板上に第1絶縁材料層を形成する工程(I)と、第1絶縁材料層に第1開口部を形成する工程(II)と、第1絶縁材料層の第1開口部を含む表面を改質する工程(III)と、改質された第1絶縁材料層の上記表面に、無電解ニッケルめっきにより第1シード層を形成する工程(IV)と、第1シード層上に、無電解銅めっきにより第2シード層を形成する工程(V)と、第1開口部に連通する開口部と、第2シード層に至る凹部とを有する配線形成用レジストを第2シード層上に形成する工程(VI)と、電解めっきにより、第1開口部及び開口部、並びに、上記凹部に導電材料を充填する工程(VII)と、レジストをはく離する工程(VIII)と、レジストのはく離によって露出した領域の第1シード層及び第2シード層を除去する工程(IX)とを含む。
上記製造方法における工程を経ることで、第1絶縁材料層を貫通する導通部(第1開口部に充填された導電材料)が形成されるとともに、第1絶縁材料層の表面上に配線(凹部に充填された導電材料)が形成される。上記製造方法によれば、第1絶縁材料層の表面上に配線を形成するに先立ち、工程(III)において、第1絶縁材料層の第1開口部を含む表面を改質(例えば、紫外線照射)することで、第1絶縁材料層の表面をナノレベルで粗化することができ、第1シード層の優れた密着性と、その後に形成される微細配線の優れた形成性とを両立することができる。
シード層として、無電解ニッケルめっきによる第1シード層と無電解銅めっきによる第2シード層とを併用することで、無電解ニッケルめっきによるシード層が単独である場合と比較して配線基板の優れた高周波特性と、シード層の高い導電性とを両立できる。また、無電解ニッケルめっきは無電解銅めっきに比べ樹脂との密着性が高いため、無電解ニッケルめっきによって第1シード層を形成した後、無電解銅めっきによって第2シード層を形成することで、高い歩留まりで配線形成できる。
上記製造方法は、工程(IX)後、導電材料(導通部及び配線)を覆うように、第2絶縁材料層を第1絶縁材料層上に形成する工程(X)と、第1開口部に連通する第2開口部を第2絶縁材料層に形成する工程(XI)とを更に含んでもよい。これらの工程を経ることで、絶縁材料層とこれに埋設された配線とを含む配線層が第1絶縁材料層上に形成される。
上記工程(XI)後、第2絶縁材料層に対して工程(III)から工程(XI)までの一連の工程を1回以上繰り返すことによって、多層化された配線層を形成してもよい。具体的には、以下の記載におけるNを2以上の整数とすると、上記工程(XI)後、第N絶縁材料層の第N開口部を含む表面を改質する工程(III)と、改質された第N絶縁材料層の上記表面に、無電解ニッケルめっきにより第1シード層を形成する工程(IV)と、第1シード層上に、無電解銅めっきにより第2シード層を形成する工程(V)と、第N開口部に連通する開口部と、第2シード層に至る凹部とを有する配線形成用レジストを第2シード層上に形成する工程(VI)と、導電材料を覆うように、第N+1絶縁材料層を第N絶縁材料層上に形成する工程(X)と、第N開口部に連通する第N+1開口部を第N+1絶縁材料層に形成する工程(XI)とを1回以上繰り返すことで、多層化された配線層を形成することができる。
本発明によれば、チップ同士の高周波伝送特性に優れた高密度で導通させるための微細配線を有する配線基板を良好な歩留まり且つ低コストで製造できる配線基板の製造方法が提供される。
図1(a)は支持基板上に第1絶縁材料層を形成した状態を模式的に示す断面図であり、図1(b)は第1絶縁材料層に第1開口部を形成した状態を模式的に示す断面図であり、図1(c)は第1絶縁材料層の第1開口部を含む表面を改質した状態を模式的に示す断面図であり、図1(d)は第1絶縁材料上に無電解ニッケルめっきにより第1シード層を形成した状態を模式的に示す断面図であり、図1(e)は第1シード層上に無電解銅めっきにより第2シード層を形成した状態を模式的に示す断面図である。 図2(a)は開口部と凹部とを有する配線形成用レジストを形成した状態を模式的に示す断面図であり、図2(b)は電解めっきによって導通部及び配線を形成した状態を模式的に示す断面図であり、図2(c)は配線形成用レジストをはく離した状態を模式的に示す断面図であり、図2(d)はレジストのはく離によって露出したシード層を除去した後の状態を模式的に示す断面図である。 図3は第2開口部を有する第2絶縁材料層を第1絶縁材料層上に形成した形成した状態を模式的に示す断面図である。 図4は多層化された配線層を有する配線板の一実施形態を模式的に示す断面図である。
以下、図面を参照しながら本発明の実施形態について詳細に説明する。以下の説明では、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。
本明細書の記載及び請求項において「左」、「右」、「正面」、「裏面」、「上」、「下」、「上方」、「下方」等の用語が利用されている場合、これらは、説明を意図したものであり、必ずしも永久にこの相対位置である、という意味ではない。また、「層」との語は、平面図として観察したときに、全面に形成されている形状の構造に加え、一部に形成されている形状の構造も包含される。
図面を参照しながら、本発明の実施形態に係る配線基板の製造方法について説明する。本実施形態に係る配線基板の製造方法は以下の工程をこの順序で含む。
(I)支持基板S上に第1絶縁材料層1を形成する工程。
(II)第1絶縁材料層1に第1開口部H1を形成する工程。
(III)第1絶縁材料層1の第1開口部H1を含む表面Fを改質する工程。
(IV)改質された第1絶縁材料層1の表面Fに、無電解ニッケルめっきにより第1シード層S1を形成する工程。
(V)第1シード層S1上に、無電解銅めっきにより第2シード層S2を形成する工程。
(VI)第1開口部H1に連通する開口部R1と、第2シード層S2に至る凹部R2とを有する配線形成用レジストRを第2シード層S2上に形成する工程。
(VII)電解めっきにより、第1開口部H1及び開口部R1、並びに、凹部R2に導電材料を充填する工程。
(VIII)レジストRをはく離する工程。
(IX)レジストRのはく離によって露出した領域の第1シード層S1及び第2シード層S2を除去する工程。
本実施形態に係る配線基板の製造方法は、微細化及び多ピン化が必要とされる形態において特に好適であり、特に、異種チップを混載するためのインターポーザが必要なパッケージ形態において好適である。より具体的には、本実施形態に係る製造方法は、ピンの間隔が200μm以下(より微細な場合には例えば30~100μm)であり且つピンの本数が500本以上(より微細な場合には例えば1000~10000本)のパッケージ形態において好適である。
上記製造方法によれば、絶縁材料層の表面を改質することによって、シード層と絶縁材料層との密着性を高めることができる特徴を有する。そのため、チップ同士の伝送に優れた高密度で導通させるための微細配線を有する配線基板を良好な歩留まりで製造することができる。また、上記製造方法によれば、デスミアによる表面粗化をせずに微細配線のシード層を形成できるため、上記配線基板を良好な歩留まりで製造することができる。以下、各工程について説明する。
<支持基板上に第1絶縁材料層を形成する工程(I)>
工程(I)は、支持基板S上に第1絶縁材料層1を形成する工程である(図1(a))。支持基板Sは、特に限定されないが、シリコン板、ガラス板、SUS板、ガラスクロス入り基板、半導体素子入り封止樹脂等であり、高剛性からなる基板が好適である。図1(a)に示したとおり、支持基板Sは絶縁材料層を形成する側の表面に導電層Saが形成されたものであってもよい。支持基板Sは、導電層Saの代わりに配線及び/又はパッドを表面に有するものであってもよい。
支持基板Sの厚さは0.2mmから2.0mmの範囲であることが好ましい。0.2mmより薄い場合はハンドリングが困難になる一方、2.0mmより厚い場合は材料費が高くなる傾向にある。支持基板Sはウェハ状でもパネル状でも構わない。サイズは特に限定されないが、直径200mm、直径300mm又は直径450mmのウェハ、あるいは、一辺が300~700mmの矩形パネルが好ましく用いられる。
後述の工程(II)においてフォトリソグラフィープロセスにより微細な第1開口部H1を容易に形成できる点から、第1絶縁材料層1を構成する材料として感光性樹脂材料を採用することが好ましい。感光性絶縁材料としては、液状又はフィルム状のものが挙げられ、膜厚平坦性とコストの観点からフィルム状の感光性絶縁材料が好ましい。また、微細な配線を形成できる点で、感光性絶縁材料は平均粒径500nm以下(より好ましくは50~200nm)のフィラ(充填材)を含有することが好ましい。感光性絶縁材料のフィラ含有量は、フィラを除く感光性絶縁材料の質量100質量部に対して0~70質量部が好ましく、10~50質量部がより好ましい。
フィルム状の感光性絶縁材料を使用する場合、そのラミネート工程はなるべく低温で実施することが好ましく、40℃~120℃でラミネート可能な感光性絶縁フィルムを採用することが好ましい。ラミネート可能な温度が40℃を下回る感光性絶縁フィルムは常温(約25℃)でのタックが強く取り扱い性に悪化する傾向があり、120℃を上回る感光性絶縁フィルムはラミネート後に反りが大きくなる傾向がある。
第1絶縁材料層1の硬化後の熱膨張係数は、反り抑制の観点から80×10-6/K以下であることが好ましく、高信頼性が得られる点で70×10-6/K以下であることがより好ましい。また、絶縁材料の応力緩和性、高精細なパターンが得られる点で20×10-6/K以上であることが好ましい。
第1絶縁材料層1の厚さは、10μm以下であることが好ましく、5μm以下であることがより好ましく、3μm以下であることが更に好ましい。第1絶縁材料層1の厚さが上記範囲内であると、例えば、後述の工程(II)において微細な円形又は楕円形からなる第1開口部H1を良好に形成しやすい。第1絶縁材料層1の厚さは、絶縁信頼性の観点から1μm以上であることが好ましい。
<第1絶縁材料層に第1開口部を形成する工程(II)>
工程(II)は、第1絶縁材料層1の表面に第1開口部H1を形成する工程である(図1(b))。本実施形態において、第1開口部H1とは、第1絶縁材料層1の表面に対して、第1絶縁材料層1の厚さ方向に開口し、支持基板Sの表面(導電層Saの表面)にまで至る凹んだ部位をいい、この開口部位の内壁(側面及び底面等)を含む。第1開口部H1は、図1(b)に示すように、支持基板Sの表面にまで至るように形成されていること、すなわち、第1絶縁材料層1からなる側面と、支持基板Sの表面からなる底面とによって構成されていることが好ましい。第1開口部H1の開口形状は、円形又は楕円形であることが好ましく、この場合の開口サイズは直径5~50μm(より微細な場合には直径5~10μm)の円の面積に相当する程度であってもよい。
第1開口部H1の形成方法は、レーザアブレーション、フォトリソグラフィー、インプリント等が挙げられる。これらの方法のうち、微細化とコストの観点から、工程(I)において感光性樹脂材料からなる第1絶縁材料層1を形成し、フォトリソグラフィープロセス(露光及び現像)によって第1開口部H1を形成することが好ましい。感光性樹脂材料の露光方法としては、通常の投影露光方式、コンタクト露光方式、直描露光方式等を用いることができ、現像方法としては炭酸ナトリウム又はTMAH(水酸化テトラメチルアンモニウム)のアルカリ水溶液を用いることが好ましい。第1絶縁材料層1に第1開口部H1を形成した後、絶縁材料を更に加熱硬化させてもよい。加熱温度は100℃~200℃、加熱時間は30分~3時間の間で実施される。また、開口された面に第1絶縁材料層1の残渣がある場合は、酸素プラズマ処理、アルゴンプラズマ処理、窒素プラズマ処理によって残渣を除去することができる。
<表面を改質する工程(III)>
工程(III)は、第1絶縁材料層1の第1開口部H1を含む表面Fを改質する工程である(図1(c))。工程(IV)に先立ち、第1絶縁材料層1の表面を改質によってナノレベルに粗化することで、第1絶縁材料層1と第1シード層S1の優れた密着性と、その後に形成される微細配線の優れた形成性とを両立することができる。
改質の方法としては、紫外線照射、電子線照射、オゾン水処理、コロナ放電処理、プラズマ処理等の方法が挙げられる。これらの方法のうち、真空設備を必要とせず、廃液等が発生しない紫外線照射が好ましい。改質に用いる紫外線照射のランプとして、高圧水銀ランプ、低圧水銀ランプ、真空紫外エキシマランプ等が挙げられるが、活性化効果の大きい、低圧水銀ランプあるいはエキシマランプが好ましい。
改質は、大気中で行うことが好ましく、酸素雰囲気中で行うことがより好ましい。改質は、25℃~100℃で行うことが好ましい。より反応性を早めるために40℃~100℃がより好ましく、60℃~100℃が更に好ましい。
改質後の第1絶縁材料層1表面の純水との接触角は、40度以下であることが好ましく、20度以下であることがより好ましく、10度以下であることが更に好ましい。また、改質処理は複数回繰り返してもよい。
<改質後の第1絶縁材料層の表面に第1シード層を形成する工程(IV)>
工程(IV)は、改質された第1絶縁材料層1の第1開口部H1を含む表面Fに、無電解銅めっきにより第1シード層S1を形成する工程である(図1(d))。本実施形態においては、まず、無電解銅めっきの触媒となるパラジウムを第1絶縁材料層1の第1開口部H1を含む表面に吸着させるため、第1絶縁材料層1の第1開口部H1を含む表面を前処理液で洗浄する。前処理液は水酸化ナトリウム又は水酸化カリウムを含む市販のアルカリ性前処理液でよい。水酸化ナトリウム又は水酸化カリウムの濃度は1%~30%の間で実施される。前処理液への浸漬時間は1分~60分の間で実施される。前処理液への浸漬温度は25℃~80℃の間で実施される。前処理した後、余分な前処理液を除去するため、市水、純水、超純水又は有機溶剤で洗浄してもよい。
前処理液除去後、第1絶縁材料層1の第1開口部H1を含む表面からアルカリイオンを除去するために、酸性水溶液で浸漬洗浄する。酸性水溶液は硫酸水溶液でよく、濃度は1%~20%、浸漬時間は1分~60分の間で実施される。酸性水溶液を除去するため、市水、純水、超純水又は有機溶剤で洗浄してもよい。
続いて、酸性水溶液で浸漬洗浄がなされた後の第1絶縁材料層1の表面にパラジウムを付着させる。パラジウムは、市販のパラジウム-スズコロイド溶液、パラジウムイオンを含む水溶液、パラジウムイオン懸濁液等でよいが、改質層に効果的に吸着するパラジウムイオンを含む水溶液が好ましい。
パラジウムイオンを含む水溶液に浸漬する際、パラジウムイオンを含む水溶液の温度は、25℃~80℃、吸着させるための浸漬時間は1分~60分の間で実施される。パラジウムイオンを吸着させた後、余分なパラジウムイオンを除去するため、市水、純水、超純水又は有機溶剤で洗浄してもよい。
パラジウムイオン吸着後、パラジウムイオンを触媒として作用させるための活性化を行う。パラジウムイオンを活性化させる試薬は市販の活性化剤(活性化処理液)でよい。パラジウムイオンを活性化させるために浸漬する活性化剤の温度は、25℃~80℃、活性化させるために浸漬する時間は1分~60分の間で実施される。パラジウムイオンの活性化後、余分な活性化剤を除去するため、市水、純水、超純水又は有機溶剤で洗浄してもよい。
続いて、第1絶縁材料層1の第1開口部H1を含む表面に無電解ニッケルめっきし、第1シード層S1を形成する。この第1シード層S1は、第1絶縁材料層1との密着層となる。
無電解ニッケルめっきとしては、無電解純ニッケルめっき(純度99質量%以上)、無電解ニッケルリンめっき(ニッケル含有率:1質量%~10質量%、リン含有量:1質量%~13質量%)等が挙げられるが、めっき成膜性の観点から、無電解ニッケルリンめっきが好ましい。無電解ニッケルリンめっき液は市販のめっき液でよく、例えば、無電解銅ニッケルリンめっき液(株式会社JCU製、商品名「ELFSEED」)を用いることができる。無電解ニッケルリンめっきは、60℃~90℃の無電解ニッケルリンめっき液中で実施される。
無電解ニッケルめっきにより形成される第1シード層S1の厚さは、10nm~50nmが好ましく、10nm~40nmがより好ましく、10nm~30nmが更に好ましい。第1シード層S1の厚さが50nm以下の場合、高周波特性が良好となり、10nm以上の場合、十分に均一な厚みで成膜することができる。
無電解ニッケルめっき後、余分なめっき液を除去するため、市水、純水、超純水又は有機溶剤で洗浄してもよい。また、無電解銅めっき後、第1シード層S1と第1絶縁材料層1の密着力を高めるため、熱硬化(アニーリング:加熱による時効硬化処理)を行ってもよい。熱硬化温度は、80℃~200℃で加熱することが好ましい。より反応性を早めるために120℃~200℃がより好ましく、120℃~180℃で加熱することが更に好ましい。熱硬化時間は5分~60分が好ましく、10分~60分がより好ましく、20分~60分が更に好ましい。
<第1シード層上に第2シード層を形成する工程(V)>
工程(V)は、第1シード層S1上に、無電解銅めっきにより第2シード層S2を形成する工程である(図1(e))。この第2シード層S2は、この後の工程で導電材料からなる導通部C1及び配線C2を形成するために行う電解めっき(例えば、電解銅めっき)のシード層(電解めっきのための給電層)を第1シード層S1とともに構成する。
無電解銅めっきとしては、無電解純銅めっき(純度99質量%以上)、無電解銅ニッケルリンめっき(ニッケル含有率:1質量%~10質量%、リン含有量:1質量%~13質量%)等が挙げられるが、密着性の観点から、無電解銅ニッケルリンめっきが好ましい。無電解銅ニッケルリンめっき液は市販のめっき液でよく、例えば、無電解銅ニッケルリンめっき液(株式会社JCU製、商品名「AISL-570」)を用いることができる。無電解銅ニッケルリンめっきは、60℃~90℃の無電解銅ニッケルリンめっき液中で実施される。
無電解銅めっきにより形成される第2シード層S2の厚さは、20nm~200nmが好ましく、40nm~200nmがより好ましく、60nm~200nmが更に好ましい。
無電解銅めっき後、余分なめっき液を除去するため、市水、純水、超純水又は有機溶剤で洗浄してもよい。また、無電解銅めっき後、第2シード層S2と第1シード層S1及び第1絶縁材料層1との密着力を高めるため、熱硬化(アニーリング:加熱による時効硬化処理)を行ってもよい。熱硬化温度は、80℃~200℃で加熱することが好ましい。より反応性を早めるために120℃~200℃がより好ましく、120℃~180℃で加熱することが更に好ましい。熱硬化時間は5分~60分が好ましく、10分~60分がより好ましく、20分~60分が更に好ましい。
<配線形成用レジストを形成する工程(VI)>
工程(VI)は、第1開口部H1に連通する開口部R1と、第2シード層S2に至る凹部R2とを有する配線形成用レジストRを第2シード層S2上に形成する工程である(図2(a))。図2(a)に示すように、第2開口部H2は第1開口部H1が形成されている位置に形成される。これにより、内壁が第2シード層S2で覆われている第1開口部H1と、これに連通する第2開口部H2とによって構成される貫通孔Hが支持基板S上に形成される。
第2開口部H2の開口形状は、円形又は楕円形であることが好ましい。この場合の開口サイズは直径5~50μm(より微細な場合には直径5~10μm)の円の面積に相当する程度であってもよい。凹部R2はトレンチ構造であることが好ましく、例えば、複数本の凹部R2(溝)が並行するように形成された態様であることが好ましい。凹部R2の開口幅(配線のライン幅)は、好ましくは2~10μm程度であり、1~5μmであってもよい。隣接する凹部R2との間隔(配線のスペース幅)は、好ましくは2~10μm程度であり、1~5μmであってもよい。凹部R2の開口幅及び間隔を上記範囲とすることで、高密度化を実現する半導体装置を提供しやすい傾向にある。すなわち、微細配線層を有する半導体装置を良好な歩留まり且つ低コストで製造しやすい。
配線形成用レジストRは市販のレジストでよく、例えば、ネガ型フィルム状の感光性レジスト(日立化成株式会社製、Photec RY-5107UT)を用いることができる。この場合、配線形成用レジストRにおける開口部R1及び凹部R2は、まず市販のロールラミネータを用いて配線形成用レジストを成膜し、次いで、パターンを形成したフォトツールを密着させ、露光機を使用して露光を行い、次いで、炭酸ナトリウム水溶液で、スプレー現像を行うことによって形成することができる。なお、ネガ型の代わりにポジ型の感光性レジストを用いてもよい。
<貫通孔及び凹部に導電材料を充填する工程(VII)>
工程(VII)は、電解めっきにより、第1開口部H1及び開口部R1、並びに、凹部R2に導電材料を充填する工程である(図2(b))。具体的には、第1シード層S1及び第2シード層S2をシード層として、例えば、電解銅めっきを実施する。これにより、貫通孔(第1開口部H1及び開口部R1)及び凹部R2内に導電材料(銅含有材料)が充填され、導通部C1及び配線C2がそれぞれ形成される。配線C2の厚さは1~10μmが好ましく、3~10μmがより好ましく、5~10μmが更に好ましい。
<配線形成用レジストをはく離する工程(VIII)>
工程(VIII)は、第2シード層S2上から、配線形成用レジストRをはく離する工程である(図2(c))。配線形成用レジストRのはく離は、市販のはく離液を使用して行えばよい。
<シード層を除去する工程(IX)>
工程(IX)は、レジストRのはく離によって露出した領域の第1シード層S1及び第2シード層S2を除去する工程である(図2(d))。これらのシード層の除去とともに、シード層の下に残存しているパラジムを除去してもよい。これらの除去は、市販の除去液(エッチング液)を使用して行えばよく、具体例として、酸性のエッチング液(株式会社JCU製、BB-20、PJ-10、SAC-700W3C)が挙げられる。
上述の工程(I)から工程(IX)を経ることで、図2(d)に示す配線基板10を得ることができる。
以上、配線基板の製造方法について説明したが、本発明は必ずしも上述した実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更を行ってもよい。例えば、図3に示す配線基板20のように、配線C2が第2絶縁材料層2に埋設された態様としてもよい。工程(IX)を経て得られた配線基板10に対し、導通部C1及び配線C2を覆うように、第2絶縁材料層2を第1絶縁材料層1上に形成する工程(X)と、第1開口部H1に連通する第2開口部H2を第2絶縁材料層2に形成する工程(XI)とを更に実施することで図3に示す配線基板20を得ることができる。配線基板20は、第2絶縁材料層2と、これに埋設された複数の配線C2とによって構成される配線層8Aを備える。なお、第2絶縁材料層2を構成する材料としては、第1絶縁材料層1と同様のもの(例えば、感光性樹脂材料)を挙げることができる。
上記実施形態においては、一層の配線層を有する配線基板10,20の製造方法について例示したが、多層化された配線層を有する配線基板を製造してもよい。図4に示す多層配線基板30は、上記工程(XI)後、第2絶縁材料層2に対して工程(III)から工程(XI)までの一連の工程を1回以上繰り返すことによって製造することができる。具体的には、上記工程(XI)後、第2絶縁材料層2の第2開口部H2を含む表面を改質する工程(III)と、改質された第2絶縁材料層2の上記表面に、無電解ニッケルめっきにより第1シード層を形成する工程(IV)と、第1シード層上に、無電解銅めっきにより第2シード層を形成する工程(V)と、第2開口部H2に連通する開口部と、第2シード層に至る凹部とを有する配線形成用レジスト(不図示)を第2シード層上に形成する工程(VI)と、導電材料を覆うように、第3絶縁材料層3を第2絶縁材料層2上に形成する工程(X)と、第2開口部H2に連通する第3開口部H3を第3絶縁材料層3に形成する工程(XI)とを繰り返すことで、二層の配線層8A,8Bを有する多層配線基板30を得ることができる。一連の上記工程を2回以上繰り返すことで三層以上の配線層を有する多層配線基板を製造してもよい。
1…第1絶縁材料層、2…第2絶縁材料層、3…第3絶縁材料層、8A,8B…配線層、10,20…配線基板、30…多層配線基板、C1…導通部、C2…配線、F…改質された表面、H…貫通孔、H1…第1開口部、H2…第2開口部、R…配線形成用レジスト、R1…第2開口部、R2…凹部、S…支持基板、S1…第1シード層、S2…第2シード層

Claims (6)

  1. 支持基板上に単層の第1絶縁材料層のみを形成する工程(I)と、
    前記第1絶縁材料層に第1開口部を形成する工程(II)と、
    前記第1絶縁材料層の前記第1開口部を含む表面を改質する工程(III)と、
    改質された前記第1絶縁材料層の前記表面に、無電解ニッケルめっきにより第1シード層を形成する工程(IV)と、
    前記第1シード層上に、無電解銅めっきにより第2シード層を形成する工程(V)と、
    前記第1開口部に連通する開口部と、前記第2シード層に至る凹部とを有する配線形成用レジストを前記第2シード層上に形成する工程(VI)と、
    電解めっきにより、前記第1開口部及び前記開口部、並びに、前記凹部に導電材料を充填する工程(VII)と、
    前記レジストをはく離する工程(VIII)と、
    前記レジストのはく離によって露出した領域の前記第1シード層及び前記第2シード層を除去する工程(IX)と、
    を含み、
    前記工程(II)は、前記第1開口部の形成に伴って生じた前記第1絶縁材料層の残渣を、酸素プラズマ処理、アルゴンプラズマ処理及び窒素プラズマ処理からなる群から選ばれる少なくとも一種の処理によって除去することを含む、配線基板の製造方法。
  2. 前記工程(IX)後、
    前記導電材料を覆うように、単層の第2絶縁材料層のみを前記第1絶縁材料層上に形成する工程(X)と、
    第2絶縁材料層に前記第1開口部に連通する第2開口部を形成する工程(XI)と、
    を更に含む、請求項1に記載の配線基板の製造方法。
  3. 前記工程(XI)後、前記第2絶縁材料層に対して前記工程(III)から前記工程(XI)までの一連の工程を1回以上繰り返すことによって、多層化された配線層を形成する、請求項2に記載の配線基板の製造方法。
  4. 前記第1絶縁材料層及び前記第2絶縁材料層はいずれも感光性樹脂材料からなり、
    前記工程(II)における前記第1開口部及び前記工程(XI)における前記第2開口部はいずれも露光及び現像によって形成される、請求項2又は3に記載の配線基板の製造方法。
  5. 前記工程(II)で形成される前記第1開口部は、5~50μmの開口径を有する、請求項1~4のいずれか一項に記載の配線基板の製造方法。
  6. 前記導電材料からなる複数本の配線を並行するように形成し、当該配線のライン幅が2~10μmであり且つスペース幅が2~10μmである、請求項1~5のいずれか一項に記載の配線基板の製造方法。
JP2018104511A 2018-05-31 2018-05-31 配線基板の製造方法 Active JP7424741B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018104511A JP7424741B2 (ja) 2018-05-31 2018-05-31 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018104511A JP7424741B2 (ja) 2018-05-31 2018-05-31 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2019212653A JP2019212653A (ja) 2019-12-12
JP7424741B2 true JP7424741B2 (ja) 2024-01-30

Family

ID=68845466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018104511A Active JP7424741B2 (ja) 2018-05-31 2018-05-31 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP7424741B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021261525A1 (ja) * 2020-06-24 2021-12-30

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347724A (ja) 2002-05-27 2003-12-05 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2009290003A (ja) 2008-05-29 2009-12-10 Ube Ind Ltd ポリイミド配線基板
WO2010098235A1 (ja) 2009-02-25 2010-09-02 日鉱金属株式会社 耐熱エージング特性に優れた金属被覆ポリイミド樹脂基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005050999A (ja) * 2003-07-28 2005-02-24 Toyota Motor Corp 配線基板および配線の形成方法
JP5322531B2 (ja) * 2008-05-27 2013-10-23 新光電気工業株式会社 配線基板の製造方法
JP6160656B2 (ja) * 2015-06-18 2017-07-12 ウシオ電機株式会社 配線基板の製造方法、配線基板及び配線基板製造装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347724A (ja) 2002-05-27 2003-12-05 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2009290003A (ja) 2008-05-29 2009-12-10 Ube Ind Ltd ポリイミド配線基板
WO2010098235A1 (ja) 2009-02-25 2010-09-02 日鉱金属株式会社 耐熱エージング特性に優れた金属被覆ポリイミド樹脂基板

Also Published As

Publication number Publication date
JP2019212653A (ja) 2019-12-12

Similar Documents

Publication Publication Date Title
TWI842797B (zh) 配線基板及其製造方法
JP7529613B2 (ja) 半導体装置の製造方法
JP7424741B2 (ja) 配線基板の製造方法
JP7326761B2 (ja) 配線基板の製造方法
JP7459892B2 (ja) 配線層及びこれを備えるパネル
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
JP7119307B2 (ja) 半導体装置製造用部材の製造方法
JP7263710B2 (ja) 配線基板の製造方法
JP7280011B2 (ja) 半導体装置製造用部材の製造方法
US20230253215A1 (en) Method for producing circuit board
JP7439384B2 (ja) 配線基板
US20240304462A1 (en) Method for manufacturing wiring board and layered plate
US20240057263A1 (en) Method for producing wiring board, laminate and method for producing same
TW202205923A (zh) 配線基板的製造方法
WO2022070389A1 (ja) 配線基板の製造方法、半導体装置の製造方法、及び樹脂シート
JP2022103270A (ja) 半導体装置製造用部材の製造方法
JP2017103350A (ja) プリント配線板及びその製造方法
JP2020136314A (ja) 配線基板の製造方法
CN115700019A (zh) 配线结构体及其制造方法、以及半导体封装件
JP2024093537A (ja) 半導体装置製造用部材及びその製造方法
KR20130077787A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
CN118741878A (zh) 一种线路间绝缘测试基板的形成方法
KR20180136607A (ko) 회로배선판 제조방법
JP2014204024A (ja) 導体配線を有する構造体の製造方法及びそれに用いる熱硬化性樹脂組成物並びに熱硬化性樹脂フィルム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220810

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220810

C11 Written invitation by the commissioner to file amendments

Free format text: JAPANESE INTERMEDIATE CODE: C11

Effective date: 20220823

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220909

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220913

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20221007

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20221018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240118

R150 Certificate of patent or registration of utility model

Ref document number: 7424741

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S801 Written request for registration of abandonment of right

Free format text: JAPANESE INTERMEDIATE CODE: R311801

ABAN Cancellation due to abandonment
R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350