JP7119307B2 - 半導体装置製造用部材の製造方法 - Google Patents

半導体装置製造用部材の製造方法 Download PDF

Info

Publication number
JP7119307B2
JP7119307B2 JP2017145722A JP2017145722A JP7119307B2 JP 7119307 B2 JP7119307 B2 JP 7119307B2 JP 2017145722 A JP2017145722 A JP 2017145722A JP 2017145722 A JP2017145722 A JP 2017145722A JP 7119307 B2 JP7119307 B2 JP 7119307B2
Authority
JP
Japan
Prior art keywords
layer
forming
insulating material
material layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017145722A
Other languages
English (en)
Other versions
JP2019029451A (ja
Inventor
正也 鳥羽
和彦 蔵渕
一行 満倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2017145722A priority Critical patent/JP7119307B2/ja
Publication of JP2019029451A publication Critical patent/JP2019029451A/ja
Application granted granted Critical
Publication of JP7119307B2 publication Critical patent/JP7119307B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、半導体装置製造用部材の製造方法に関し、より詳しくは、微細化及び高密度化の要求が高い半導体装置を効率よく、低コストに製造するための半導体装置製造用部材の製造方法に関する。
半導体パッケージの高密度化及び高性能化を目的に、異なる性能のチップを一つのパッケージに混載する実装形態が提案されており、コスト面に優れたチップ間の高密度インターコネクト技術が重要になっている(例えば特許文献1参照)。
パッケージ上に異なるパッケージをフリップチップ実装によって積層することで接続するパッケージ・オン・パッケージがスマートフォン及びタブレット端末に広く採用されている(例えば非特許文献1及び非特許文献2参照)。さらに高密度で実装するための形態として、高密度配線を有する有機基板を用いたパッケージ技術(有機インターポーザ)、スルーモールドビア(TMV)を有するファンアウト型のパッケージ技術(FO-WLP)、シリコン又はガラスインターポーザを用いたパッケージ技術、シリコン貫通電極(TSV)を用いたパッケージ技術、基板に埋め込まれたチップをチップ間伝送に用いるパッケージ技術等が提案されている。
特に有機インターポーザ及びFO-WLPでは、半導体チップ同士を並列して搭載する場合には、高密度で導通させるために微細配線層が必要となる(例えば特許文献2参照)。
特表2012-529770号公報 米国特許出願公開第2001/0221071号明細書
Application of Through Mold Via (TMV) as PoP Base Package, Electronic Components and Technology Conference (ECTC), 2008 Advanced Low Profile PoP Solution with Embedded Wafer Level PoP (eWLB-PoP) Technology, ECTC, 2012
上記の微細配線層の形成には、通常スパッタによりシード層形成、レジスト形成、電気めっき、レジスト除去、シード層除去の工程が必要となり、この方法ではプロセスコストが課題であった。従って、微細配線層を低コストで生産するために、より低コストな工程が強く望まれている。
本発明は、上記課題に鑑みてなされたものであり、チップ同士の伝送に優れた高密度で導通させるための微細配線層を有する半導体装置製造用部材を良好な歩留まり、かつ低コストで製造できる半導体装置製造用部材の製造方法を提供することを目的とする。
本発明に係る半導体装置製造用部材の製造方法は、支持体上に第一絶縁材料層を形成する工程(I)と、第一絶縁材料層の表面に第一凹部を形成する工程(II)と、第一絶縁材料層の第一凹部を含む表面を改質する工程(III)と、改質された第一絶縁材料層の第一凹部を含む表面に、パラジウム吸着層を形成する工程(IV)と、パラジウム吸着層が形成された第一絶縁材料層1の第一凹部を含む表面に、無電解ニッケルめっきにより第一ニッケル層を形成する工程(V)と、第一ニッケル層上に回路形成用レジストで第二凹部を形成する工程(VI)と、第二凹部に電解銅めっき又は無電解銅めっきにより銅層を形成する工程(VII)と、回路形成用レジストをはく離する工程(VIII)と、回路形成用レジストのはく離によって露出した第一ニッケル層とパラジウム吸着層とを除去する工程(IX)と、銅層上に無電解ニッケルめっきにより第二ニッケル層を形成する工程(X)と、第二ニッケル層を覆う第二絶縁材料層を形成する工程(XI)と、第二絶縁材料層に第二ニッケル層にまで至る開口部を形成する工程(XII)とを含む。
本発明によれば、チップ同士の伝送に優れた高密度で導通させるための微細配線層を有する半導体装置製造用部材を良好な歩留まり、かつ低コストで製造できる半導体装置製造用部材の製造方法が提供される。
図1(a)は支持体上に絶縁材料層を形成した状態を模式的に示す断面図であり、図1(b)は絶縁材料層に凹部を形成した状態を模式的に示す断面図であり、図1(c)は絶縁材料層の表面に前処理によってパラジウム触媒吸着層を形成した状態を模式的に示す断面図であり、図1(d)は絶縁材料上に無電解ニッケルめっきした状態を模式的に示す断面図であり、図1(e)は回路形成用レジストのパターンを形成した状態を模式的に示す断面図である。 図2(a)は無電解ニッケルをシード層として、電解銅めっきした状態を模式的に示す断面図であり、図2(b)は回路形成用レジストをはく離した状態を模式的に示す断面図であり、図2(c)はニッケルとパラジウムをエッチングした状態を模式的に示す断面図であり、図2(d)は銅の表面に無電解ニッケルめっきによってニッケル層を形成した状態を模式的に示す断面図である。 図3(a)は配線層を覆う絶縁材料層を形成した状態を模式的に示す断面図であり、図3(b)は絶縁材料層に配線層にまで至る開口部を形成した状態を模式的に示す断面図である。
以下、図面を参照しながら本発明の実施形態について詳細に説明する。以下の説明では、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は図示の比率に限られるものではない。
本明細書の記載及び請求項において「左」、「右」、「正面」、「裏面」、「上」、「下」、「上方」、「下方」等の用語が利用されている場合、これらは、説明を意図したものであり、必ずしも永久にこの相対位置である、という意味ではない。また、「層」との語は、平面図として観察したときに、全面に形成されている形状の構造に加え、一部に形成されている形状の構造も包含される。
図面を参照しながら、本発明の実施形態に係る半導体装置製造用部材を製造する方法について説明する。本実施形態に係る半導体装置製造用部材の製造方法は、微細化及び多ピン化が必要とされる形態において特に好適であり、特に、異種チップを混載するためのインターポーザが必要なパッケージ形態において好適である。より具体的には、本実施形態に係る製造方法は、ピンの間隔が200μm以下(より微細な場合には、例えば、30~100μmであり且つピンの本数が500本以上(より微細な場合には、例えば1000~10000本)のパッケージ形態において好適である。
本実施形態に係る半導体装置製造用部材の製造方法は、支持体S上に第一絶縁材料層1を形成する工程(I)と、第一絶縁材料層1の表面に第一凹部1aを形成する工程(II)と、第一絶縁材料層1の第一凹部1aを含む表面を改質する工程(III)と、改質された第一絶縁材料層1の第一凹部1aを含む表面に、パラジウム吸着層3を形成する工程(IV)と、パラジウム吸着層3が形成された第一絶縁材料層1の第一凹部1aを含む表面に、無電解ニッケルめっきにより第一ニッケル層5を形成する工程(V)と、第一ニッケル層5上に回路形成用レジスト6で第二凹部6aを形成する工程(VI)と、第二凹部6aに電解銅めっきにより銅層7を形成する工程(VII)と、回路形成用レジスト6をはく離する工程(VIII)と、第一ニッケル層5及びパラジウム吸着層3を除去する工程(IX)と、銅層7上に無電解ニッケルめっきにより第二ニッケル層8を形成する工程(X)と、第二ニッケル層8を覆う第二絶縁材料層9を形成する工程(XI)と、第二絶縁材料層9に第二ニッケル層8にまで至る開口部9aを形成する工程(XII)とを含む。
上記製造方法によれば、微細配線のシード層(第一ニッケル層5)の形成方法として、ウェットプロセスである無電解ニッケルめっきを適用するため、後述する第一凹部1aの内壁(側面及び底面等)に対しても十分に均一の厚さを有するシード層を形成できる。そのため、チップ同士の伝送に優れた高密度で導通させるための微細配線層を有する半導体装置製造用部材を良好な歩留まりで製造することができる。また、上記製造方法によれば、スパッタリング、真空蒸着などの真空設備を利用しないで微細配線のシード層を形成できるため、上記半導体装置製造用部材を低コストで製造することができる。以下、各工程について説明する。
<支持体上に第一絶縁材料層を形成する工程(I)>
まず、半導体装置製造用部材の支持体S上に第一絶縁材料層1を形成する工程(I)を行う(図1(a))。支持体Sは、特に限定されないが、シリコン板、ガラス板、SUS板、ガラスクロス入り基板、半導体素子入り封止樹脂等であり、高剛性からなる基板が好適である。
支持体Sの厚さは0.2mmから2.0mmの範囲であることが好ましい。0.2mmより薄い場合はハンドリングが困難になる一方、2.0mmより厚い場合は材料費が高くなる傾向にある。支持体Sはウェハ状でもパネル状でも構わない。サイズは特に限定されないが、直径200mm、直径300mm又は直径450mmのウェハ、あるいは、一辺が300~700mmの矩形パネルが好ましく用いられる。
後述の工程(II)においてフォトリソグラフィープロセスにより微細な第一凹部1aを容易に形成できる点から、第一絶縁材料層1を構成する材料として感光性樹脂材料を採用することが好ましい。感光性絶縁材料としては、液状又はフィルム状のものが挙げられ、膜厚平坦性とコストの観点からフィルム状の感光性絶縁材料が好ましい。また、微細な配線を形成できる点で、感光性絶縁材料は平均粒径500nm以下(より好ましくは、50~200nm)のフィラ(充填材)を含有することが好ましい。感光性絶縁材料のフィラ含有量は、フィラを除く感光性絶縁材料の質量100質量部に対して0~70質量部が好ましく、0~50質量部がより好ましい。
フィルム状の感光性絶縁材料を使用する場合、そのラミネート工程はなるべく低温で実施することが好ましく、40℃~120℃でラミネート可能な感光性絶縁フィルムを採用することが好ましい。ラミネート可能な温度が40℃を下回る感光性絶縁フィルムは常温(約25℃)でのタックが強く取り扱い性に悪化する傾向があり、120℃を上回る感光性絶縁フィルムはラミネート後に反りが大きくなる傾向がある。
第一絶縁材料層1の硬化後の熱膨張係数は、反り抑制の観点から80×10-6/K以下であることが好ましく、高信頼性が得られる点で70×10-6/K以下であることがより好ましい。また、絶縁材料の応力緩和性、高精細なパターンが得られる点で20×10-6/K以上であることが好ましい。
第一絶縁材料層1の厚さは、10μm以下であることが好ましく、5μm以下であることがより好ましく、3μm以下であることが更に好ましい。第一絶縁材料層1の厚さが上記範囲内であると、例えば、後述の工程(II)において微細な円形又は楕円形からなる第一凹部1aを良好に形成しやすい。第一絶縁材料層1の厚さは、絶縁信頼性の観点から1μm以上であることが好ましい。
<第一絶縁材料層に第一凹部を形成する工程(II)>
次に、第一絶縁材料層1の表面に第一凹部1aを形成する工程(II)を行う(図1(b))。本実施形態において、第一凹部1aとは、第一絶縁材料層1の表面に対して、第一絶縁材料層1の厚さ方向に凹んだ部位をいい、この凹んだ部位の内壁(側面及び底面等)を含む。第一凹部1aは、図1(b)に示すように、支持体Sの表面にまで至るように形成されていること、すなわち、第一絶縁材料層1からなる側面と、支持体Sの表面からなる底面とによって構成されていることが好ましい。第一凹部1aの開口形状は、円形又は楕円形であることが好ましく、この場合の開口サイズは直径5~50μm(より微細な場合には直径5~10μm)の円の面積に相当する程度であってもよい。
第一凹部1aの形成方法は、レーザアブレーション、フォトリソグラフィー、インプリント等が挙げられるが、微細化とコストの観点から、工程(I)において感光性樹脂材料からなる第一絶縁材料層1を形成し、フォトリソグラフィープロセス(露光及び現像)によって第一凹部1aを形成することが好ましい。感光性樹脂材料の露光方法としては、通常の投影露光方式、コンタクト露光方式、直描露光方式等を用いることができ、現像方法としては炭酸ナトリウム又はTMAH(水酸化テトラメチルアンモニウム)のアルカリ水溶液を用いることが好ましい。第一絶縁材料層1に第一凹部1aを形成した後、絶縁材料をさらに加熱硬化させてもよい。加熱温度は100℃~200℃、加熱時間は30分~3時間の間で実施される。
<表面を改質する工程(III)>
次に、第一絶縁材料層1の第一凹部1aを含む表面を改質する工程(III)を行う(不図示)。本実施形態において、改質とは、工程(IV)に先立ち、第一絶縁材料層1の表面を、パラジウム触媒がより吸着しやすい状態とすることを意味する。工程(IV)の前に実施される処理であることから、この改質処理を以下「前処理」ということがある。
改質の方法としては、以下の湿式法での前処理及び乾式法での前処理の何れを用いることもできる。湿式法での前処理で用いる前処理液(改質液)としては、例えば分子内にポリエーテル、グリコールエーテル、アミン、アミド、ウレイド、トリアジン、メラミン、イミダゾール、トリアゾール、ベンゾトリアゾール等を含むシランカップリング剤からなる群より選択される少なくとも1種を含むものが挙げられる。これらの前処理液で用いる溶媒種類は特に制限されず、一般に用いられる有機溶媒及び水から選択でき、1種単独で用いても、2種以上を併用してもよい。また、第一絶縁材料層1の表面の濡れ性を向上させる目的で、界面活性剤を含んでいてもよい。また、改質効果を高めるために、次亜リン酸ナトリウム、次亜リン酸カリウム、次亜リン酸カルシウム等を含む水溶液で前処理してもよい。更に、これら以外の湿式法での前処理による改質の方法として、酸、アルカリによる粗化処理が挙げられる。他方、乾式法での前処理としては、プラズマ処理、コロナ処理、紫外線処理等による表面改質が挙げられる。
上記の改質の方法の中でも、湿式法での前処理である、シランカップリング剤を含む前処理液(改質液)による第一絶縁材料層1表面の改質を、前処理として行なうのが好ましい。湿式法の具体的な実施方法としては、第一絶縁材料層1の表面に、前処理液が接触するスプレー法、ディップ法、スピンコート法、印刷法等が挙げられるが、効率良く処理できるディップ法が好ましい。
前処理液の成分と第一絶縁材料層1との反応性を上げるために、これらの改質のための前処理を行なう前に、第一絶縁材料層1の表面を活性化することが好ましい。活性化の方法としては、紫外線照射、電子線照射、オゾン水処理、コロナ放電処理、プラズマ処理等の方法が挙げられるが、真空設備を必要とせず、廃液等が発生しない紫外線照射が好ましい。
活性化に用いる紫外線照射のランプとして、高圧水銀ランプ、低圧水銀ランプ、真空紫外エキシマランプ等が挙げられるが、活性化効果の大きい、低圧水銀ランプあるいはエキシマランプが好ましい。
活性化は、大気中で行うことが好ましく、酸素雰囲気中で行うことがより好ましい。
活性化は、25℃~100℃で行うことが好ましい。より反応性を早めるために40℃~100℃がより好ましく、60℃~100℃が更に好ましい。
活性化後の第一絶縁材料層1表面の純水との接触角は、40度以下であることが好ましく、20度以下であることがより好ましく、10度以下であることが更に好ましい。また、活性化処理は複数回繰り返してもよい。
前処理は、25℃~80℃で行うことが好ましい。より反応性を早めるために40℃~80℃がより好ましく、60℃~80℃が更に好ましい。前処理は、5分~30分で行うことが好ましい。より反応性を早めるために10分~30分がより好ましく、15分~30分が更に好ましい。前処理で用いる前処理液を接触させた後、余分な前処理液を除去するために、水又は有機溶剤で洗浄してもよい。
前処理を行なった後、第一絶縁材料層1と前処理液の成分であるシランカップリング剤との結合力を高めるために、熱処理を行ってもよい。熱処理温度は、80℃~200℃で加熱することが好ましい。より反応性を早めるために120℃~200℃がより好ましく、120℃~180℃で加熱することが更に好ましい。熱処理時間は5分~60分が好ましく、10分~60分がより好ましく、20分~60分が更に好ましい。また、前処理と熱処理を複数回繰り返してもよい。
<パラジウム吸着層を形成する工程(IV)>
次に、改質された第一絶縁材料層1の第一凹部1aを含む表面に、パラジウム吸着層3を形成する工程(IV)を行う(図1(c))。本実施形態において、パラジウム吸着層3とは、パラジウムを第一絶縁材料層1の第一凹部1aを含む表面に吸着させた後、パラジウムを触媒として作用させるための活性化を行い、この後の工程で行う無電解ニッケルめっきの無電解めっき反応の触媒となるものである。このパラジウム吸着層3の形成方法について、以下に説明する。
まず、前処理がなされた後の第一絶縁材料層1の表面にパラジウムを付着させる。パラジウムは、市販の無電解めっき用パラジウム水溶液でよく、水中にパラジウム-スズコロイドが分散された溶液(パラジウム-スズコロイド溶液)、パラジウムイオン水溶液、パラジウムナノ粒子分散溶液などを用いればよい。パラジウムを付着させるために浸漬する水溶液の温度は、25℃~80℃、付着させるための浸漬時間は1分~60分の間で実施される。パラジウムを付着させた後、余分なパラジウムを除去するため、水又は有機溶剤で洗浄してもよい。
パラジウム付着後、パラジウムを触媒として作用させるための活性化を行う。パラジウムを活性化させる試薬は市販の活性化剤(活性化処理液)でよい。パラジウムを活性化させるために浸漬する活性化剤の温度は、25℃~80℃、活性化させるために浸漬する時間は1分~60分の間で実施される。パラジウムの活性化後、余分な活性化剤を除去するため、水又は有機溶剤で洗浄してもよい。
<第一ニッケル層を形成する工程(V)>
続いて、パラジウム吸着層3を形成した第一絶縁材料層1の第一凹部1aを含む表面に、無電解ニッケルめっきにより第一ニッケル層5を形成する工程(V)を行う(図1(d))。この第一ニッケル層5は、この後の工程で銅層7(配線パターン)を形成するために行う電解銅めっきのシード層(電解銅めっきのための給電層)となる。
無電解ニッケルめっきとしては、無電解純ニッケルめっき(純度99質量%以上)、無電解ニッケル-リンめっき(リン含有量:1質量%~13質量%)及び無電解ニッケル-ホウ素めっき(ホウ素含有量:0.3質量%~1質量%)等が挙げられるが、コストの観点から、無電解ニッケル-リンめっきが好ましい。無電解ニッケルめっき液は市販のめっき液でよく、例えば、中リンタイプ(リン含有量:7質量%~9質量%)の無電解ニッケルめっき液(株式会社三明製、商品名「ICPニコロンGM-SB-M」、「ICPニコロンGMSD」)を用いることができる。無電解ニッケルめっきは、60℃~90℃の無電解ニッケルめっき液中で実施される。
無電解ニッケルめっきにより形成される第一ニッケル層5の厚さは、20nm~200nmが好ましく、40nm~200nmがより好ましく、60nm~200nmが更に好ましい。
無電解ニッケルめっき後、余分なめっき液を除去するため、水又は有機溶剤で洗浄してもよい。また、無電解ニッケルめっき後、第一ニッケル層5と第一絶縁材料層1の密着力を高めるため、熱硬化(アニーリング:加熱による時効硬化処理)を行ってもよい。熱硬化温度は、80℃~200℃で加熱することが好ましい。より反応性を早めるために120℃~200℃がより好ましく、120℃~180℃で加熱することが更に好ましい。熱硬化時間は5分~60分が好ましく、10分~60分がより好ましく、20分~60分が更に好ましい。
<第二凹部を有する回路形成用レジストを形成する工程(VI)>
次に、第二凹部6aを有する回路形成用レジスト6を第一ニッケル層5上に形成する工程(VI)を行う(図1(e))。図1(e)に示すように、第二凹部6aは第一凹部1aが形成されている位置に形成される。これにより、内壁が第一ニッケル層5で覆われている第一凹部1aと、これに連通する第二凹部6aとによって構成される凹部が支持体S上に形成される。
第二凹部6aはトレンチ構造であることが好ましい。第二凹部6aの開口幅は、上述の第一凹部1aの開口幅よりも大きい。具体的には、第二凹部6aの開口幅(図1(d)における幅W1及び幅W2)は、0.5~20μm程度であり、0.5~5μmであってもよい。第二凹部6aの開口幅(工程(VII)で形成される銅層7の幅)を上記範囲とすることで、高密度化を実現する半導体装置を提供しやすい傾向にある。すなわち、微細配線層を有する半導体装置を良好な歩留まり、かつ低コストで製造しやすい。第二凹部6aは開口部であってもよい。開口形状は、円形又は楕円形であってもよい、この場合の開口サイズは直径5~50μm(より微細な場合には直径5~10μm)の円の面積に相当する程度であってもよい。
回路形成用レジストは市販のレジストでよく、例えば、ネガ型フィルム状の感光性レジスト(日立化成株式会社製、Photec RY-3525)を用いることができる。この場合、回路形成用レジストの凹部は、まず市販のロールラミネータを用いて回路形成用レジストを成膜し、次いで、パターンを形成したフォトツールを密着させ、露光機を使用して露光を行い、次いで、炭酸ナトリウム水溶液で、スプレー現像を行い形成することができる。なお、ネガ型の代わりにポジ型の感光性レジストを用いてもよい。
<銅層を形成する工程(VII)>
次に、第一ニッケル層5上に電解銅めっきにより銅層7を形成する工程(VII)を行う(図2(a))。具体的には、無電解ニッケルめっきで形成した第一ニッケル層5をシード層として、その上に電解銅めっきにより、第二凹部6a内の第一ニッケル層5上に銅層7が形成されるとともに、内壁が第一ニッケル層5で覆われている第一凹部1a内に銅層7が充填される。なお、本実施形態では、銅層7を形成する方法として、電解銅めっきを用いたが、これ以外に、例えば、無電解銅めっきを選択できる。
第二凹部6a内(第一凹部1aが形成されている領域を除く)における銅層7の厚さは、1~10μmが好ましく、3~10μmがより好ましく、5~10μmが更に好ましい。
<回路形成用レジストをはく離する工程(VIII)>
次に、第一ニッケル層5上から、回路形成用レジスト6をはく離する工程(VIII)を行う(図2(b))。回路形成用レジストのはく離は、市販のはく離液を使用して行えばよい。
<第一ニッケル層とパラジウム吸着層の一部を除去する工程(IX)>
次に、一部の第一ニッケル層5及びその下に残存しているパラジウム(パラジウム吸着層)を除去する工程(IX)を行う(図2(c))。より具体的には、銅層7で覆われていない領域(回路形成用レジスト6のはく離によって露出した領域)の第一ニッケル層5及びその下に残存しているパラジウムが除去される。これらの除去は、市販の除去液(エッチング液)を使用して行えばよく、具体例として、酸性のエッチング液(株式会社JCU製、BB-20、PJ-10、SAC-700W3C)が挙げられる。
<第二ニッケル層を形成する工程(X)>
次に、銅層7上に無電解ニッケルめっきによって第二ニッケル層8を形成する工程(X)を行う(図2(d))。図2(d)に示すように、第二ニッケル層8は銅層7の上面、ならびに、第二ニッケル層8の側面及び第一ニッケル層5の側面にも形成される。銅層7上への無電解ニッケルめっきの方法としては、一般的な置換無電解ニッケルめっきを適用することができる。より具体的には、銅配線表面の脱脂、水洗、硫酸洗浄、パラジウムキャタライズ、ニッケルめっきの工程で形成することができる。第二ニッケル層8は、第一ニッケル層5及び銅層7とともに配線層を構成する。
第二ニッケル層の厚さは、20nm~200nmが好ましく、40nm~200nmがより好ましく、60nm~200nmが更に好ましい。
<第二絶縁材料層を形成する工程(XI)>
次に、配線層を覆うように第二絶縁材料層9を形成する工程(XI)を行う(図3(a))。第二絶縁材料層9を構成する材料は第一絶縁材料層1と同様のものを採用すればよく、感光性絶縁材料が好ましい。第二絶縁材料層9は第一絶縁材料層1と同様にして形成すればよい。第二絶縁材料層9の厚さは、3~15μmが好ましく、5~15μmがより好ましく、7~15μmが更に好ましい。
<絶縁層に開口部を形成する工程(XII)>
次に、第二絶縁材料層9に配線層(第二ニッケル層8)にまで至る開口部9aを形成する工程(XII)を行う(図3(b))。これにより、配線基板10(半導体装置製造用部材)が製造される。開口部9aは、上述の第一凹部1aと同様の方法で形成すればよい。すなわち、開口部9aの形成方法として、レーザアブレーション、フォトリソグラフィー、インプリント等が挙げられるが、微細化とコストの観点から、工程(XI)において感光性樹脂材料からなる第二絶縁材料層9を形成し、フォトリソグラフィープロセス(露光及び現像)によって開口部9aを形成することが好ましい。
開口部9aは、図3(b)に示すように、配線層(第二ニッケル層8)の表面にまで至るように形成されていること、すなわち、第二絶縁材料層9からなる側面と、第二ニッケル層8の表面からなる底面とによって構成されていることが好ましい。開口部9aはトレンチ構造であることが好ましく、この場合、開口幅は、例えば、0.5~20μmであり、より微細な場合には0.5~5μmであってもよい。なお、開口部9aの開口形状は、例えば、円形又は楕円形であってもよく、この場合の開口サイズは直径5~50μm(より微細な場合には直径5~10μm)の円の面積に相当する程度であってもよい。
感光性樹脂材料の露光方法としては、通常の投影露光方式、コンタクト露光方式、直描露光方式等を用いることができ、現像方法としては炭酸ナトリウム又はTMAH(水酸化テトラメチルアンモニウム)のアルカリ水溶液を用いることが好ましい。開口部9aを形成した後、絶縁材料をさらに加熱硬化させてもよい。加熱温度は100℃~200℃、加熱時間は30分~3時間の間で実施される。
以上、半導体装置製造用部材(配線基板)について説明したが、本発明は必ずしも上述した実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更を行ってもよい。
例えば、上記実施形態においては、一層の配線層を有する配線基板10の製造方法について例示したが、配線基板10の代わりに、多層化された配線層を有する配線基板を製造し、これを用いて半導体装置を製造してもよい。多層化された配線層は、上述の工程(XII)後、工程(IV)から工程(XII)までの一連の工程を1回以上繰り返すことによって形成することができる。
S…支持体、1…第一絶縁材料層、1a…第一凹部、3…パラジウム吸着層、5…第一ニッケル層、6…回路形成用レジスト、6a…第二凹部、7…銅層、8…第二ニッケル層、9…第二絶縁材料層、9a…開口部、10…配線基板(半導体装置製造用部材)

Claims (8)

  1. 支持体上に第一絶縁材料層を形成する工程(I)と、
    前記第一絶縁材料層の表面に第一凹部を形成する工程(II)と、
    前記第一絶縁材料層の第一凹部を含む表面を改質する工程(III)と、
    前記改質された第一絶縁材料層の第一凹部を含む表面に、パラジウム吸着層を形成する工程(IV)と、
    前記パラジウム吸着層が形成された第一絶縁材料層の第一凹部を含む表面に、無電解ニッケルめっきにより第一ニッケル層を形成する工程(V)と、
    前記第一ニッケル層上に回路形成用レジストで第二凹部を形成する工程(VI)と、
    前記第二凹部に電解銅めっき又は無電解銅めっきにより銅層を形成する工程(VII)と、
    前記回路形成用レジストをはく離する工程(VIII)と、
    前記回路形成用レジストのはく離によって露出した前記第一ニッケル層と前記パラジウム吸着層とを除去する工程(IX)と、
    前記銅層上に無電解ニッケルめっきにより第二ニッケル層を形成する工程(X)と、
    前記第二ニッケル層を覆う第二絶縁材料層を形成する工程(XI)と、
    前記第二絶縁材料層に前記第二ニッケル層にまで至る開口部を形成する工程(XII)と、
    を含み、
    前記支持体が直径200mm、直径300mm又は直径450mmのウェハ状である、半導体装置製造用部材の製造方法。
  2. 支持体上に第一絶縁材料層を形成する工程(I)と、
    前記第一絶縁材料層の表面に第一凹部を形成する工程(II)と、
    前記第一絶縁材料層の第一凹部を含む表面を改質する工程(III)と、
    前記改質された第一絶縁材料層の第一凹部を含む表面に、パラジウム吸着層を形成する工程(IV)と、
    前記パラジウム吸着層が形成された第一絶縁材料層の第一凹部を含む表面に、無電解ニッケルめっきにより第一ニッケル層を形成する工程(V)と、
    前記第一ニッケル層上に回路形成用レジストで第二凹部を形成する工程(VI)と、
    前記第二凹部に電解銅めっき又は無電解銅めっきにより銅層を形成する工程(VII)と、
    前記回路形成用レジストをはく離する工程(VIII)と、
    前記回路形成用レジストのはく離によって露出した前記第一ニッケル層と前記パラジウム吸着層とを除去する工程(IX)と、
    前記銅層上に無電解ニッケルめっきにより第二ニッケル層を形成する工程(X)と、
    前記第二ニッケル層を覆う第二絶縁材料層を形成する工程(XI)と、
    前記第二絶縁材料層に前記第二ニッケル層にまで至る開口部を形成する工程(XII)と、
    を含み、
    前記支持体が一辺の長さ300~700mmの矩形のパネル状である、半導体装置製造用部材の製造方法。
  3. 支持体上に第一絶縁材料層を形成する工程(I)と、
    前記第一絶縁材料層の表面に第一凹部を形成する工程(II)と、
    前記第一絶縁材料層の第一凹部を含む表面を改質する工程(III)と、
    前記改質された第一絶縁材料層の第一凹部を含む表面に、パラジウム吸着層を形成する工程(IV)と、
    前記パラジウム吸着層が形成された第一絶縁材料層の第一凹部を含む表面に、無電解ニッケルめっきにより第一ニッケル層を形成する工程(V)と、
    前記第一ニッケル層上に回路形成用レジストで第二凹部を形成する工程(VI)と、
    前記第二凹部に電解銅めっき又は無電解銅めっきにより銅層を形成する工程(VII)と、
    前記回路形成用レジストをはく離する工程(VIII)と、
    前記回路形成用レジストのはく離によって露出した前記第一ニッケル層と前記パラジウム吸着層とを除去する工程(IX)と、
    前記銅層上に無電解ニッケルめっきにより第二ニッケル層を形成する工程(X)と、
    前記第二ニッケル層を覆う第二絶縁材料層を形成する工程(XI)と、
    前記第二絶縁材料層に前記第二ニッケル層にまで至る開口部を形成する工程(XII)と、
    を含み、
    前記支持体が厚さ0.2~2.0mmのウェハ状又はパネル状であり、
    前記工程(I)において、40~120℃でラミネート可能な感光性絶縁フィルムを前記支持体上にラミネートすることによって前記第一絶縁材料層を形成する、半導体装置製造用部材の製造方法。
  4. 前記第一絶縁材料層及び前記第二絶縁材料層はいずれも感光性樹脂材料からなり、
    前記工程(II)における前記第一凹部及び前記工程(XII)における前記開口部はいずれも露光及び現像によって形成される、請求項1~3のいずれか一項に記載の半導体装置製造用部材の製造方法。
  5. 前記工程(VI)で形成される前記第二凹部は、0.5~20μmの開口幅を有する、請求項1~4のいずれか一項に記載の半導体装置製造用部材の製造方法。
  6. 前記工程(XII)後、前記工程(IV)から前記工程(XII)までの一連の工程を1回以上繰り返すことによって、多層化された配線層を形成する、請求項1~のいずれか一項に記載の半導体装置製造用部材の製造方法。
  7. 前記工程(III)は前記第一絶縁材料層の第一凹部を含む表面に向けて紫外線を照射することを含む、請求項1~6のいずれか一項に記載の半導体装置製造用部材の製造方法。
  8. 前記半導体装置製造用部材は、異種チップを混載するためのインターポーザを含むパッケージの製造に使用されるものである、請求項1~7のいずれか一項に記載の半導体装置製造用部材の製造方法。
JP2017145722A 2017-07-27 2017-07-27 半導体装置製造用部材の製造方法 Active JP7119307B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017145722A JP7119307B2 (ja) 2017-07-27 2017-07-27 半導体装置製造用部材の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017145722A JP7119307B2 (ja) 2017-07-27 2017-07-27 半導体装置製造用部材の製造方法

Publications (2)

Publication Number Publication Date
JP2019029451A JP2019029451A (ja) 2019-02-21
JP7119307B2 true JP7119307B2 (ja) 2022-08-17

Family

ID=65478627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017145722A Active JP7119307B2 (ja) 2017-07-27 2017-07-27 半導体装置製造用部材の製造方法

Country Status (1)

Country Link
JP (1) JP7119307B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008239A (ja) 2001-06-21 2003-01-10 Ibiden Co Ltd 多層プリント配線板
JP2014049170A (ja) 2012-09-04 2014-03-17 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブおよびそれらの製造方法
JP2014086598A (ja) 2012-10-24 2014-05-12 Hitachi Chemical Co Ltd 半導体装置の製造方法、半導体装置、及び感光性樹脂組成物
JP2017092385A (ja) 2015-11-16 2017-05-25 日立化成株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008239A (ja) 2001-06-21 2003-01-10 Ibiden Co Ltd 多層プリント配線板
JP2014049170A (ja) 2012-09-04 2014-03-17 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブおよびそれらの製造方法
JP2014086598A (ja) 2012-10-24 2014-05-12 Hitachi Chemical Co Ltd 半導体装置の製造方法、半導体装置、及び感光性樹脂組成物
JP2017092385A (ja) 2015-11-16 2017-05-25 日立化成株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2019029451A (ja) 2019-02-21

Similar Documents

Publication Publication Date Title
JP6911982B2 (ja) 半導体装置及びその製造方法
JP2023095942A (ja) 半導体装置の製造方法
TWI829833B (zh) 配線基板及其製造方法
JP7326761B2 (ja) 配線基板の製造方法
JP7119307B2 (ja) 半導体装置製造用部材の製造方法
JP7424741B2 (ja) 配線基板の製造方法
JP7315062B2 (ja) 半導体装置製造用部材の製造方法
JP2022097755A (ja) 配線層の製造方法並びにシード層の形成方法
JP7280011B2 (ja) 半導体装置製造用部材の製造方法
JP7263710B2 (ja) 配線基板の製造方法
JP7439384B2 (ja) 配線基板
JP2016139754A (ja) 半導体装置の製造方法
US20230253215A1 (en) Method for producing circuit board
US20240057263A1 (en) Method for producing wiring board, laminate and method for producing same
TWI842797B (zh) 配線基板及其製造方法
WO2022070389A1 (ja) 配線基板の製造方法、半導体装置の製造方法、及び樹脂シート
TW202205923A (zh) 配線基板的製造方法
WO2022264378A1 (ja) 配線基板の製造方法及び積層板
JP2020136314A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211116

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220718

R151 Written notification of patent or utility model registration

Ref document number: 7119307

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350