JP2014086598A - 半導体装置の製造方法、半導体装置、及び感光性樹脂組成物 - Google Patents

半導体装置の製造方法、半導体装置、及び感光性樹脂組成物 Download PDF

Info

Publication number
JP2014086598A
JP2014086598A JP2012235060A JP2012235060A JP2014086598A JP 2014086598 A JP2014086598 A JP 2014086598A JP 2012235060 A JP2012235060 A JP 2012235060A JP 2012235060 A JP2012235060 A JP 2012235060A JP 2014086598 A JP2014086598 A JP 2014086598A
Authority
JP
Japan
Prior art keywords
semiconductor device
insulating layer
semiconductor element
photosensitive resin
resin composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012235060A
Other languages
English (en)
Inventor
Masaya Toba
正也 鳥羽
Kazuhiko Kurabuchi
和彦 蔵渕
Toshimasa Nagoshi
俊昌 名越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2012235060A priority Critical patent/JP2014086598A/ja
Publication of JP2014086598A publication Critical patent/JP2014086598A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009Pre-treatment of the connector or the bonding area
    • H01L2224/8203Reshaping, e.g. forming vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials For Photolithography (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】再配線形成された半導体装置を薄型化させながら効率よく製造することが可能な半導体装置の製造方法を提供すること。
【解決手段】この半導体装置の製造方法では、封止工程において半導体素子3の封止及び第1の絶縁層4の形成を一括で行いながら、剥離工程において半導体素子3の反対面S2を容易に露出することができる。よって、従来の半導体装置の製造方法と比較して、再配線形成された半導体装置100を薄型化させながら効率よく製造できる。
【選択図】図1

Description

本発明は、半導体装置の製造方法、その製造方法により得られる半導体装置、及び、その方法において使用される感光性樹脂組成物に関する。
電子機器の高機能化に伴って、半導体装置の小型化及び薄型化が進んでいる。近年、半導体装置の軽薄短小化は留まるところを知らず、半導体素子とほぼ同じ大きさのウェハレベルの半導体装置や、半導体装置の上に半導体装置を積むパッケージ・オン・パッケージといった実装形態も盛んに行われており、今後、半導体装置の小型化及び薄型化が一段と進むと予想される。
ところで、ウェハレベルの半導体装置は、半導体ウェハの回路を外部に引き出すための配線パターンを形成する際に用いる再配線層を設け、はんだボールなどの外部接続用の端子を設けた後、ダイシングによって個片化することで得られる。端子数が数10ピンから100ピン程度の場合は、半導体ウェハ上にはんだボールなどの外部接続用の端子を設けることが可能である。
しかしながら、半導体素子の微細化が進展し、端子数が100ピン以上に増加してくると、半導体ウェハ上のみに再配線層を形成し、外部接続用の端子を設けることが難しくなる。無理に外部接続用の端子を設けた場合、端子間のピッチが狭くなるとともに、端子高さが低くなり、半導体装置を実装した後の接続信頼性の確保が難しくなる。このため、半導体素子の微細化、つまりは外部接続用端子数の増加への対応が求められている。最近では、半導体ウェハを所定サイズに個片化し、再配置することで、半導体素子の外側にも外部接続用の端子を設けることができる半導体装置の開発が進められている(例えば特許文献1〜4参照)。
特許第3616615号公報 特開2001−244372号公報 特開2001−127095号公報 米国特許出願公開第2007/205513号明細書
特許文献1〜4に記載されている半導体装置は、半導体ウェハを所定サイズに個片化し、個片化した半導体素子を再配置するため、半導体ウェハ上に配線パターンを形成して再配線するよりも再配線領域を広く確保することができ、半導体素子の多ピン化に対応することが可能となる。
図6〜11は、従来の半導体装置の製造方法を示す図である。図11(b)に示す半導体装置200は、再配線層である絶縁層パターン15aに設けられた開口に再配線(配線パターン18)を有しており、個片化された半導体素子13の再配置、封止(封止材14による半導体素子13の封止)、再配線層形成(絶縁層パターン15aの形成)、再配線形成(配線パターン18の形成)、外部接続用端子の形成(はんだボール21の形成)、個片化などの工程を経て得られる。
半導体装置200は、以下の手順を経て作製される。まず、支持体11の片側に仮固定用フィルム12を貼り合せた後(図6(a)参照)、半導体素子13を所定の間隔で、半導体素子13の回路面S1と仮固定用フィルム12とが貼り合わさるように再配置する(図6(b)参照)。次いで、半導体素子13の回路面S1とは裏側の反対面S2を覆うように半導体素子13を封止材14で封止する(図6(c)参照)。封止後、所定の温度及び時間で後硬化を行う。
次いで、所定温度に設定されたホットプレート上に載せ、支持体11を仮固定用フィルム12から剥離した後(図7(a)参照)、仮固定用フィルム12を半導体素子13から剥離し、半導体素子13の回路面S1を露出させる(図7(b)参照)。次いで、半導体素子13の回路面S1に塗布型の感光性樹脂組成物をスピンコートにより塗布した後、ホットプレート上で乾燥させて絶縁層15を形成する(図8(a)参照)。次いで、絶縁層15の所定の箇所を露光・現像処理し、絶縁層パターン15aを形成し、オーブンで後硬化する(図8(b)参照)。
次いで、スパッタにより絶縁層パターン15aの表面にシード層16を形成する(図9(a)参照)。シード層16上に回路形成用レジストをラミネートし、所定の箇所を露光、現像処理してレジストパターン17を形成する(図9(b)参照)。次いで、露出しているシード層16上に電気めっき法により配線パターン18を形成する(図9(c)参照)。次いで、剥離液によりレジストパターン17を除去する(図10(a)参照)。次いで、露出しているシード層16をエッチングにより除去する(図10(b)参照)。次いで、感光性樹脂組成物を再度スピンコートにより塗布し、80℃程度のホットプレート上で乾燥させ、所定の箇所を露光・現像処理し感光性樹脂組成物からなる絶縁層パターン19を形成した後、オーブンで後硬化する(図11(a)参照)。次いで、はんだボール21をリフロー搭載する。最後に、ダイシング個片化することで、再配線形成された半導体装置200を作製することができる(図11(b)参照)。
このようにして得られた半導体装置200は、小型化及び薄型化が可能であるため、高機能化・多機能化が進むスマートフォンやタブレット端末等の電子機器に好適である。しかしながら、このような方法で製造された半導体装置200は、製造工程が複雑であること、更なる薄型化への対応が困難であること等の問題があった。
本発明は、上記課題に鑑みてなされたものであり、再配線形成された半導体装置を薄型化させながら効率よく製造することが可能な半導体装置の製造方法を提供することを目的とする。また、本発明は上記方法により製造された半導体装置、並びに、半導体装置を製造するのに適した感光性樹脂組成物を提供することを目的とする。
上記課題の解決のため、本発明に係る半導体装置の製造方法は、半導体素子を封止材により封止すると共に、当該半導体素子の回路面上に絶縁層を形成し、当該絶縁層に設けた開口に配線パターンを形成してなる半導体装置の製造方法であって、支持体上に、少なくとも一つ以上の半導体素子を、半導体素子における回路面の反対面側と当該支持体とが対向するように配置する配置工程と、半導体素子の回路面上に、封止材となる絶縁性の感光性樹脂組成物により絶縁層を形成することで、当該半導体素子の当該回路面を封止する封止工程と、絶縁層に露光処理及び現像処理を施すことにより、当該絶縁層の表面から半導体素子の回路面にまで至る開口を設ける開口形成工程と、支持体を半導体素子から剥離し、当該半導体素子の反対面を露出させる剥離工程と、を備えたことを特徴とする。
上記半導体装置の製造方法は、支持体上に、少なくとも一つ以上の半導体素子を、半導体素子における回路面の反対面側と当該支持体とが対向するように配置する配置工程と、半導体素子の回路面上に、封止材となる絶縁性の感光性樹脂組成物により絶縁層を形成することで、当該半導体素子の当該回路面を封止する封止工程と、支持体を半導体素子から剥離し、当該半導体素子の反対面を露出させる剥離工程と、を備えている。これにより、封止工程において半導体素子の封止及び絶縁層の形成を一括で行いながら、剥離工程において半導体素子の反対面を容易に露出することができる。よって、図6〜11に示される従来の半導体装置の製造方法と比較して、再配線形成された半導体装置を薄型化させながら効率よく製造できる。また、上記製造方法によれば、図11(b)に示される半導体装置と比べて、半導体素子の反対面が封止されていないため、反りを抑えながら、放熱性を高めた半導体装置を製造することができる。
また、配置工程の前工程として、上記支持体の表面に、半導体素子と当該支持体を仮固定するための仮固定層を形成する工程を更に備えることが好ましい。これにより、半導体素子と支持体とが仮固定されるため、半導体装置を製造する際の信頼性を高めることができる。
開口形成工程の後工程として、絶縁層上に、配線パターンの下地となるシード層を形成する工程を更に備えることが好ましい。これにより、シード層の表面に金属膜を成長させることにより、ある程度厚みのある配線パターンを形成することができる。
封止工程において、感光性樹脂組成物の温度を50〜120℃とし、且つ封止時間を10〜300秒とすることが好ましい。温度を50℃以上とすると半導体素子の回路面に感光性樹脂組成物を充填し易くなり、温度を120℃以下とすると、封止後に感光性樹脂フィルムの支持層(PET)を剥離し易くなる。また、封止時間を10秒以上とすると、半導体素子の回路面に感光性樹脂組成物を充填し易くなり、封止時間を300秒以下とすると、生産性が向上するため、コスト低減が図れる。
封止工程において、絶縁層の厚みTを50〜750μmとすることが好ましい。絶縁層の厚みTを50μm以上とすると、感光性樹脂組成物を成膜し易くなるため、半導体装置の製造に用いるフィルム状の感光性樹脂組成物を容易に作製することができる。絶縁層の厚みTを750μm以下とすると、得られる半導体装置の厚みを薄くできる。
封止工程において、絶縁層の厚みTと半導体素子の厚みTとの差(T−T)が5〜50μmであることが好ましい。(T−T)が5μm以上であると、半導体素子上に均一な厚みの絶縁層を形成することができ、(T−T)が50μm以下であると、露光処理及び現像処理により微細な開口を設け易くなる。
また、本発明に係る半導体装置は、上述した方法により得られること特徴としている。このような半導体装置によれば、図11(b)に示される従来の再配線形成された半導体装置とは異なり、反対面が封止されていないため、薄型化が可能であり、反りを抑えながら、放熱性を高めることができる。
また、本発明に係る感光性樹脂組成物は、上記方法において使用され、(a)カルボキシル基とエチレン性不飽和基とを含有する樹脂、(b)光重合開始剤、(c)熱硬化剤、及び(d)最大粒径が5μm以下であり且つ平均粒径が1μm以下である無機フィラーを含有する感光性樹脂組成物であることを特徴としている。このような感光性樹脂組成物を用いて絶縁層を形成することにより、絶縁層に対して現像及び露光処理を施して形成した開口の表面が平滑となり、開口上にシード層を形成し易くなる。また、本発明に係る感光性樹脂フィルムは、上記感光性樹脂組成物を支持体上に塗布後、乾燥して得られることを特徴としている。
本発明によれば、再配線形成された半導体装置を薄型化させながら効率よく製造することが可能である。また、本発明によれば、上記方法により製造された半導体装置、並びに、半導体装置を製造するのに適した感光性樹脂組成物を提供することができる。
本発明の一実施形態に係る半導体装置の製造方法を示す図である。 図1の後続の工程を示す図である。 図2の後続の工程を示す図である。 図3の後続の工程を示す図である。 本発明の他の実施形態に係る半導体装置の製造方法を示す図である。 従来の半導体装置の製造方法を示す図である。 図6の後続の工程を示す図である。 図7の後続の工程を示す図である。 図8の後続の工程を示す図である。 図9の後続の工程を示す図である。 図10の後続の工程を示す図である。
以下、図面を参照しながら、本発明に係る半導体装置の製造方法の好適な実施形態について詳細に説明する。
以下の説明では、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。
本実施形態に係る半導体装置の製造方法は、半導体素子を封止材により封止すると共に、当該半導体素子の回路面上に絶縁層を形成し、当該絶縁層に設けた開口に配線パターンを形成してなる半導体装置の製造方法であって、小型化及び薄型化が進むウェハレベル型半導体装置の形態において特に好適である。
まず、支持体1の表面に、半導体素子と支持体1とを仮固定するための仮固定層を形成する。すなわち、図1(a)に示すように、支持体1の片側表面に、仮固定層として接着性を有する仮固定用フィルム2をラミネートにより貼り付ける。支持体1の材質は特に限定されないが、熱による寸法変化が小さい点で、SUS(ステンレス)板やシリコンウェハなどを好適に用いることができる。支持体1の厚みも特に限定するものではないが、反り抑制が可能な0.5mm以上の厚みが好適である。仮固定用フィルム2についても特に限定するものでなく、市販されており一般に入手可能な材料で構わない。仮固定用フィルムに耐熱性が必要な場合には、例えば、特開2010−254808号公報に記載のジアミン化合物と、芳香族多価カルボン酸化合物との重縮合反応によって得られる、アミド結合又はイミド結合を有する特定の構造を有する重合体フィルムを用いることができる。
次いで、図1(b)に示すように、支持体1上に、半導体ウェハを個片化して得られた複数の半導体素子3を、半導体素子3における回路面S1の反対面S2側と支持体1とが対向するように所定の間隔(5mm〜20mm)でそれぞれ再配置する(配置工程)。配置工程においては、支持体1と半導体素子3とが仮固定用フィルム2を介して接着される。半導体素子3のサイズは、例えば、3mm〜15mm角であり、高さは、0.03mm〜0.7mmである。
次いで、図1(c)に示すように、複数の半導体素子3の回路面S1上に、封止材となる絶縁性の感光性樹脂組成物により第1の絶縁層4を形成することで、半導体素子3の回路面S1を封止する(封止工程)。
封止工程において、感光性樹脂組成物の温度は、50〜120℃とすることが好ましく、70〜100℃とすることがより好ましい。温度を50℃以上にすることで、半導体素子3の回路面S1に感光性樹脂組成物を充填し易くなり、温度を120℃以下とすることで、封止後に感光性樹脂フィルムの支持層(PET)を剥離し易くなる。封止工程において、感光性樹脂組成物の封止時間は、10〜300秒とすることが好ましく、30〜120秒とすることが好ましい。封止時間を10秒以上とすると、半導体素子3の回路面S1に感光性樹脂組成物を充填し易くなり、封止時間が300秒以下とすると、生産性が向上するため、コスト低減が図れる。
感光性樹脂組成物は、液状、フィルム状のいずれでも構わないが、第1の絶縁層4の厚みを精度良く制御するには、予め厚みを管理しているフィルム状のものを好適に用いることができる。感光性樹脂組成物がフィルム状の場合は、公知の真空ラミネータ、ロールラミネータ又はプレス機などにより半導体素子3の回路面S1に貼り合わせることにより第1の絶縁層4を形成する。感光性樹脂組成物が液状の場合はスクリーン印刷又はスピンコータで塗布した後、ホットプレートにより乾燥させることにより、半導体素子3の回路面S1上に第1の絶縁層4を形成する。
感光性樹脂組成物がフィルム状である場合、封止工程において、感光性樹脂組成物の封止圧力を0.2〜2.0MPaとすることが好ましく、0.2〜1.0MPaとすることが好ましい。封止圧力を0.2MPa以上とすると、半導体素子3の回路面S1に感光性樹脂組成物を充填し易くなり、封止圧力を2.0MPa以下とすると、半導体素子3の回路面S1上に、充分な厚みを持った第1の絶縁層4を形成することができる。感光性樹脂組成物が液状である場合、封止工程におけるスクリーン印刷条件、スピンコータの回転数及びホットプレートの温度は、特に限定するものではないが、半導体素子3の回路面S1に感光性樹脂組成物が均一に塗布される条件を選択することが好適である。
封止工程において、第1の絶縁層4の厚みTを、50〜750μmとすることが好ましく、100〜500μmとすることがより好ましい(図1(c)参照)。第1の絶縁層4の厚みTを50μm以上とすると、感光性樹脂組成物を成膜し易くなるため、半導体装置の製造に用いるフィルム状の感光性樹脂組成物を容易に作製することができる。第1の絶縁層4の厚みTを750μm以下とすると、得られる半導体装置の厚みを薄くできる。
第1の絶縁層4の厚みTと半導体素子の厚みTの差(T−T)を5〜50μmとすることが好ましく、10〜30μmとすることがより好ましい(図1(b)及び(c)参照)。(T−T)を5μm以上とすると、半導体素子3上に均一な厚みの絶縁層を形成することができ、(T−T)を50μm以下とすると、露光処理及び現像処理により微細な開口を設け易くなる。
半導体素子3の回路面S1に感光性樹脂組成物を塗布した後、所定の温度及び時間で後硬化を行う。硬化温度は特に限定するものではないが、120〜200℃とすることが好ましく、150〜180℃とすることがより好ましい。後硬化を行う時間は、特に限定するものではないが、15〜180分とすることが好ましく、30〜120分とすることがより好ましい。
次いで、第1の絶縁層4に対し、マスクパターンを通して活性光線を照射することにより、第1の絶縁層4のうち、後に開口を形成しない部分を露光し、第1の絶縁層4の一部を光硬化させる(開口形成工程の露光処理)。活性光線の光源としては、公知の光源を用いることができるが、例えば、カーボンアーク灯、水銀蒸気アーク灯、超高圧水銀灯、高圧水銀灯、キセノンランプ等の紫外線を有効に放射するものを使用できる。また、直接描画方式のダイレクトレーザ露光を用いてもよい。露光量は使用する装置や感光性樹脂組成物の組成によって異なるが、好ましくは10〜600mJ/cmであり、より好ましくは20〜400mJ/cmである。露光量が10mJ/cm以上であると充分に光硬化することができ、露光量が600mJ/cm以下であると光硬化が過剰とならずに、第1の絶縁層4に形成する開口4hの形状を安定させることができる。
次いで、現像により露光部分以外の第1の絶縁層4を除去することで、図2(a)に示すように、第1の絶縁層4の表面4sから半導体素子3の回路面S1に至る開口4hを設け、第1の絶縁層パターン4aを形成する(開口形成工程の現像処理)。第1の絶縁層4に設けた開口4hの径Rは、例えば、10μm〜100μmであり、深さDは、5μm〜100μmである。ただし、開口4hの形状は、円形でなくてもよい。このときに用いる現像液としては、例えば、20℃〜50℃の炭酸ナトリウムの希薄溶液(1〜5質量%水溶液)等のアルカリ現像液を用いて、スプレー、揺動浸漬、ブラッシング及びスクラッピング等の方法により現像することができる。
第1の絶縁層4に開口4hを設けた後、所定温度に設定されたホットプレート上に載せ、図2(b)に示すように、仮固定用フィルム2から支持体1を剥離する。次いで、図2(c)に示すように、半導体素子3から仮固定用フィルム2を剥離し、半導体素子3の反対面S2を露出させる(剥離工程)。ホットプレートの温度は特に限定するものではなく、支持体1及び仮固定用フィルム2を剥離し易い温度を選択することができる。
次いで、図2(d)に示すように、開口4hが設けられていない部分の表面4sと、開口4hが設けられた部分における第1の絶縁層パターン4aの壁面4w及び半導体素子3の回路面S1とに、シード層5を設ける(シード層形成工程)。シード層5は、配線パターン7の下地となる層であり、銅からなる層である。シード層5の厚みは特に制限はないが、0.1〜1.0μmであることが好ましい。また、シード層5の形成は、無電解銅めっき法、スパッタ法を用いることができる。銅を蒸着する前にチタン(Ti)を蒸着するなど、形成層を種々選択することができる。
シード層5を形成した後、シード層5を覆うように回路形成用レジストをラミネートし、マスクパターンを通して活性光線を照射することにより、後に開口を形成しない部分の回路形成用レジストを露光して回路形成用レジストの一部を光硬化させる(レジストパターン形成工程の露光処理)。
活性光線の光源としては、公知の光源を用いることができるが、例えば、カーボンアーク灯、水銀蒸気アーク灯、超高圧水銀灯、高圧水銀灯、キセノンランプ等の紫外線を有効に放射するものを使用できる。また、直接描画方式のダイレクトレーザ露光を用いてもよい。露光量は使用する装置や回路形成用レジストの組成によって異なるが、好ましくは10〜600mJ/cmであり、より好ましくは20〜400mJ/cmである。露光量が10mJ/cm以上であると充分に光硬化を行うことができ、露光量が600mJ/cm以下であると光硬化が過剰とならずに、回路形成用レジストの開口の形状を安定させることができる。回路形成用レジストは液状、フィルム状のいずれも用いることができる。液状の場合は、印刷機を用いて塗布することができ、フィルム状の場合はロールラミネータや真空ラミネータを用いて貼り付けることができる。
次いで、現像により露光部以外の回路形成用レジストを除去することで、図3(a)に示すように、シード層5の表面にレジストパターン6(6a,6b,6c,6d,6e)を形成する(レジストパターン形成工程の現像処理)。このときに用いる現像液としては、例えば、20〜50℃の炭酸ナトリウムの希薄溶液(1〜5質量%水溶液)等のアルカリ現像液が用いられ、スプレー、揺動浸漬、ブラッシング及びスクラッピング等の公知の方法により現像する。
次いで、図3(b)に示すように、露出しているシード層5を覆うように、電気めっき法により銅の配線パターン7を形成する。本実施形態においては、隣り合うレジストパターン6の間に配線パターン7を形成する。すなわち、レジストパターン6aとレジストパターン6bとの間、レジストパターン6bとレジストパターン6cとの間、レジストパターン6cとレジストパターン6dとの間にそれぞれ配線パターン7を形成する。配線パターン7を形成する際、開口4hが設けられている部分については、銅により開口4hを埋める。配線パターン7の厚みは1〜20μmであることが好ましい。配線パターン7を形成した後、図3(c)に示すように、剥離液により、レジストパターン6を剥離して除去する(レジストパターン除去工程)。
レジストパターン6を除去した後、図3(d)に示すように、表面に露出しているシード層5をエッチング液に除去する(シード層除去工程)。
シード層5を除去した後、図4(a)に示すように、配線パターン7を覆うように、感光性樹脂組成物からなる第2の絶縁層を形成し、露光処理及び現像処理を施すことにより、第2の絶縁層の表面8sから配線パターン7にまで至る開口8hを設け、第2の絶縁層パターン8を形成する(第2の開口形成工程)。第2の絶縁層に設けた開口8hの径Rは、例えば、100μm〜500μmであり、深さDは、5μm〜50μmである。ただし、開口8hの形状は、円形でなくてもよい。
次いで、図4(b)に示すように、開口8hから露出した配線パターン7上に無電解ニッケルめっき/金めっき液を用いてめっき処理を行い、ニッケル/金層9を形成する。ニッケル/金層9の厚みは特に限定するものではないが、ニッケル層の厚みは1〜10μm、金層の厚みは0.1μm程度であることが好ましい。
次いで、図4(c)に示すように、ニッケル/金層9上に、外部接続用端子10としての導電材料を形成する(端子形成工程)。導電材料は、特に限定されるものではないが、環境保全の観点から、Sn−Ag系やSn−Ag−Cu系のはんだを使用することが好ましい。導電材料は、回路形成用レジストを用いて、Cuポストを形成しても構わない。このような工程を経て、個片化する前の半導体装置20を形成する。
次いで、半導体素子3のサイズに合わせ、個片化する前の半導体装置20をダイサーにより個片化し、図4(d)に示すような半導体装置100装置を形成する。
(感光性樹脂組成物)
次に、上述の半導体装置の製造に用いられる感光性樹脂組成物について詳細に説明するが、本発明はこれらの樹脂組成に限定されるものではない。
本実施形態に係る感光性樹脂組成物は、(a)カルボキシル基とエチレン性不飽和基とを含有する樹脂、(b)光重合開始剤、(c)熱硬化剤、及び(d)無機フィラーの最大粒径が5μm以下であり且つ平均粒径が1μm以下である無機フィラーを含むことが好ましい。(d)無機フィラーの最大粒径が小さいほど、このような感光性樹脂組成物を用いて第1の絶縁層4を形成することにより、第1の絶縁層4に対して現像及び露光処理を施して形成した開口4hの壁面4wが平滑となり、開口4h上にシード層5を形成し易くなる。
また、(d)無機フィラーの最大粒径は、1μm以下であることがより好ましい。平均粒径は、解像度の観点から400nm以下であることがより好ましく、100nm以下であることが更に好ましい。
(a)カルボキシル基とエチレン性不飽和基とを含有する樹脂としては、例えば、エポキシ化合物(a1)と不飽和モノカルボン酸(a2)のエステル化物に飽和又は不飽和多塩基酸無水物(a3)を付加した付加反応物等を用いることができる。
これらは、次の二段階の反応によって得ることができる。最初の反応(以下、便宜的に「第1の反応」という。)では、エポキシ化合物(a1)と不飽和モノカルボン酸(a2)とが反応する。次の反応(以下、便宜的に「第2の反応」という。)では、第1の反応で生成したエステル化物と、飽和又は不飽和多塩基酸無水物(a3)とが反応する。
上記エポキシ化合物(a1)としては、特に制限はないが、例えば、ビスフェノール型エポキシ化合物、ノボラック型エポキシ化合物、ビフェニル型エポキシ化合物、多官能エポキシ化合物等が挙げられる。ビスフェノール型エポキシ化合物としては、ビスフェノールA型又はビスフェノールF型とエピクロルヒドリンを反応させて得られるものが適しており、チバガイギー社製GY−260、GY−255、XB−2615、ジャパンエポキシレジン株式会社製エピコート828、1007、807等のビスフェノールA型、ビスフェノールF型、水添ビスフェノールA型、アミノ基含有、脂環式あるいはポリブタジエン変性等のエポキシ化合物が好適である。
ノボラック型エポキシ化合物としては、フェノール、クレゾール、ハロゲン化フェノール及びアルキルフェノール等のフェノール類から選ばれる少なくとも一種とホルムアルデヒドとを、酸性触媒下で反応して得られるノボラック類と、エピクロルヒドリンを反応させて得られるものが適しており、東都化成株式会社製YDCN−701、704、YDPN−638、602、ダウ・ケミカル社製DEN−431、439、チバガイギー社製EPN−1299、大日本インキ化学工業株式会社製N−730、770、865、665、673、VH−4150、4240、日本化薬株式会社製EOCN−120、BREN等が挙げられる。
その他の構造のエポキシ化合物としては、例えば、サリチルアルデヒド−フェノール又はサリチルアルデヒド−クレゾール型エポキシ化合物(日本化薬株式会社製EPPN502H、FAE2500等)、ダウ・ケミカル社製DER−330、337、361、ダイセル化学工業株式会社製セロキサイド2021、三菱ガス化学株式会社製TETRAD−X、C、日本曹達株式会社製EPB−13、27等も使用することができる。これらは単独で又は二種類以上を組み合わせて使用され、混合物あるいはブロック共重合物を用いてもよい。
上記不飽和モノカルボン酸(a2)としては、(メタ)アクリル酸、クロトン酸、桂皮酸や、飽和若しくは不飽和多塩基酸無水物と1分子中に1個の水酸基を有する(メタ)アクリレート類又は飽和若しくは不飽和二塩基酸と不飽和モノグリシジル化合物との半エステル化合物類との反応物が挙げられる。この反応物としては、例えば、フタル酸、テトラヒドロフタル酸、へキサヒドロフタル酸、マレイン酸、コハク酸等と、ヒドロキシエチル(メタ)アクリレート、ヒドロキシプロピル(メタ)アクリレート、トリス(ヒドロキシエチル)イソシアヌレートジ(メタ)アクリレート、グリシジル(メタ)アクリレート等とを、常法により等モル比で反応させて得られる反応物などが挙げられる。これらの不飽和モノカルボン酸は単独又は混合して用いることができる。これらの中でも、アクリル酸が好ましい。
飽和又は不飽和多塩基酸無水物としては、例えば、無水コハク酸、無水マレイン酸、テトラヒドロ無水フタル酸、無水フタル酸、メチルテトラヒドロ無水フタル酸、エチルテトラヒドロ無水フタル酸、ヘキサヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、エチルヘキサヒドロ無水フタル酸、無水イタコン酸及び無水トリメリット酸が挙げられる。
第1の反応では、エポキシ化合物(a1)のエポキシ基と不飽和モノカルボン酸(a2)のカルボキシル基との付加反応により水酸基が生成する。第1の反応における、エポキシ化合物(a1)と不飽和モノカルボン酸(a2)との比率は、エポキシ化合物(a1)のエポキシ基1当量に対して、不飽和モノカルボン酸(a2)が0.7〜1.05当量となる比率であることが好ましく、0.8〜1.0当量となる比率であることがより好ましい。
エポキシ化合物(a1)と不飽和モノカルボン酸(a2)とは有機溶剤に溶解させて反応させることができる。有機溶剤としては、例えば、エチルメチルケトン、シクロヘキサノン等のケトン類、トルエン、キシレン、テトラメチルベンゼン等の芳香族炭化水素類、メチルセロソルブ、ブチルセロソルブ、メチルカルビトール、ブチルカルビトール、プロピレングリコールモノメチルエーテル、ジプロピレングリコールモノエチルエーテル、ジプロピレングリコールジエチルエーテル、トリエチレングリコールモノエチルエーテル等のグリコールエーテル類、酢酸エチル、酢酸ブチル、ブチルセロソルブアセテート、カルビトールアセテート等のエステル類、オクタン、デカンなどの脂肪族炭化水素類、及び石油エーテル、石油ナフサ、水添石油ナフサ、ソルベントナフサ等の石油系溶剤を用いることができる。
第1の反応では、反応を促進させるために触媒を用いることが好ましい。触媒としては、例えば、トリエチルアミン、ベンジルメチルアミン、メチルトリエチルアンモニウムクロライド、ベンジルトリメチルアンモニウムクロライド、ベンジルトリメチルアンモニウムブロマイド、ベンジルトリメチルアンモニウムアイオダイド、トリフェニルホスフィン等を用いることができる。触媒の使用量は、エポキシ化合物(a1)と不飽和モノカルボン酸(a2)の合計100質量部に対して、0.1〜10質量部とすることが好ましい。
第1の反応において、エポキシ化合物(a1)同士又は不飽和モノカルボン酸(a2)同士、あるいはエポキシ化合物(a1)と不飽和モノカルボン酸(a2)との重合を防止するため、重合防止剤を使用することが好ましい。重合防止剤としては、例えば、ハイドロキノン、メチルハイドロキノン、ハイドロキノンモノメチルエーテル、カテコール、及びピロガロールを用いることができる。重合防止剤の使用量は、エポキシ化合物(a1)と不飽和モノカルボン酸(a2)の合計100質量部に対して、0.01〜1質量部とすることが好ましい。第1の反応の反応温度は、60〜150℃が好ましく、80〜120℃がより好ましい。
第1の反応では、必要に応じて不飽和モノカルボン酸(a2)と、無水トリメリット酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸無水物、ビフェニルテトラカルボン酸無水物等の多塩基酸無水物とを併用することができる。
第2の反応では、第1の反応で生成した水酸基及びエポキシ化合物(a1)中に元来ある水酸基が、飽和若しくは不飽和多塩基酸無水物(a3)の酸無水物基と半エステル反応すると推察される。ここでは、第1の反応によって得られる樹脂中の水酸基1当量に対して、0.1〜1.0当量の多塩基酸無水物(a3)を反応させることができる。多塩基酸無水物(a3)の量をこの範囲内で調製することによって、(a)成分の酸価を調整することができる。
(a)カルボキシル基とエチレン性不飽和基とを含有する樹脂としては、CCR−1219H、CCR−1218H、CCR−1159H、CCR−1222H、PCR−1050、TCR−1335H、ZAR−1035、ZAR−2001H、ZFR−1185及びZCR−1569H(以上、日本化薬株式会社製、商品名)等が商業的に入手可能である。
(b)光重合開始剤としては、使用する露光機の光波長にあわせたものであれば特に制限はなく、公知のものを利用することができる。具体的には、ベンゾフェノン、N,N’−テトラアルキル−4,4’−ジアミノベンゾフェノン、2−ベンジル−2−ジメチルアミノ−1−(4−モルホリノフェニル)−ブタノン−1、2−メチル−1−[4−(メチルチオ)フェニル]−2−モルホリノ−プロパノン−1、4,4’−ビス(ジメチルアミノ)ベンゾフェノン(ミヒラーケトン)、4,4’−ビス(ジエチルアミノ)ベンゾフェノン、4−メトキシ−4’−ジメチルアミノベンゾフェノン等の芳香族ケトン類、アルキルアントラキノン、フェナントレンキノン等のキノン類、ベンゾイン、アルキルベンゾイン等のベンゾイン化合物、ベンゾインアルキルエーテル、ベンゾインフェニルエーテル等のベンゾインエーテル化合物、ベンジルジメチルケタール等のベンジル誘導体、2−(o−クロロフェニル)−4,5−ジフェニルイミダゾール二量体、2−(o−クロロフェニル)−4,5−ジ(m−メトキシフェニル)イミダゾール二量体、2−(o−フルオロフェニル)−4,5−ジフェニルイミダゾール二量体、2−(o−メトキシフェニル)−4,5−ジフェニルイミダゾール二量体、2,4−ジ(p−メトキシフェニル)−5−フェニルイミダゾール二量体、2−(2,4−ジメトキシフェニル)−4,5−ジフェニルイミダゾール二量体等の2,4,5−トリアリールイミダゾール二量体、N−フェニルグリシン、N−フェニルグリシン誘導体、9−フェニルアクリジン等のアクリジン誘導体、1,2−オクタンジオン,1−[4−(フェニルチオ)−,2−(o−ベンゾイルオキシム)]等のオキシムエステル類、7−ジエチルアミノ−4−メチルクマリン等のクマリン系化合物、2,4−ジエチルチオキサントン等のチオキサントン系化合物、2,4,6−トリメチルベンゾイル−ジフェニル−ホスフィンオキサイド等のアシルホスフィンオキサイド系化合物、オキシムエステルを有する化合物などが挙げられ、これらは単独で又は二種類以上を組み合わせて用いることができる。
レジスト形状をより良好にする観点から、オキシムエステルを有する化合物を用いることが好ましい。オキシムエステルを有する化合物としては、例えば、2−(アセチルオキシイミノメチル)チオキサンテン−9−オン、1,2−オクタンジオン,1−[4−(フェニルチオ)−,2−(O−ベンゾイルオキシム)]及びエタノン,1−[9−エチル−6−(2−メチルベンゾイル)−9H−カルバゾール−3−イル],−1−(O−アセチルオキシムが挙げられる。市販品としては、IRGACURE−OXE01、IRGACURE−OXE02(いずれもBASF(株)社製)等が挙げられる。
(c)熱硬化剤としては、エポキシ化合物、オキセタン化合物、ベンゾオキサジン化合物、オキサゾリン化合物、環状カーボナート化合物、ブロック化イソシアネート、メラミン誘導体等が使用できる。
エポキシ化合物としては、例えば、ビスフェノールAジグリシジルエーテル等のビスフェノールA型エポキシ樹脂、ビスフェノールFジグリシジルエーテル等のビスフェノールF型エポキシ樹脂、ビスフェノールSジグリシジルエーテル等のビスフェノールS型エポキシ樹脂、ビフェノールジグリシジルエーテル等のビフェノール型エポキシ樹脂、ビキシレノールジグリシジルエーテル等のビキシレノール型エポキシ樹脂、水添ビスフェノールAグリシジルエーテル等の水添ビスフェノールA型エポキシ樹脂、及び、それらの二塩基酸変性ジグリシジルエーテル型エポキシ樹脂などが挙げられる。これらは単独で又は2種類以上を組み合わせて使用される。これらの化合物としては市販のものを用いることができる。例えば、ビスフェノールAジグリシジルエーテルとしてはエピコート828,エピコート1001及びエピコート1002(いずれもジャパンエポキシレジン社製、商品名)等を挙げることができる。ビスフェノールFジグリシジルエーテルとしてはエピコート807(ジャパンエポキシレジン社製、商品名)等を挙げることができ、ビスフェノールSジグリシジルエーテルとしてはEBPS−200(日本化薬社製、商品名)及びエピクロンEXA−1514(大日本インキ化学工業社製、商品名)等を挙げることができる。また、ビフェノールジグリシジルエーテルとしてはYL−6121(ジャパンエポキシレジン社製、商品名)等を挙げることができ、ビキシレノールジグリシジルエーテルとしてはYX−4000(ジャパンエポキシレジン社製、商品名)等を挙げることができる。さらに、水添ビスフェノールAグリシジルエーテルとしてはST−2004及びST−2007(いずれも東都化成社製、商品名)等を挙げることができ、上述した二塩基酸変性ジグリシジルエーテル型エポキシ樹脂としてはST−5100及びST−5080(いずれも東都化成社製、商品名)等を挙げることができる。
またオキセタン化合物の例としては、一分子中にオキセタン環を2つ以上有するものは全て含まれ、3−エチル−3−ヒドロキシメチルオキセタン、1,4−ビス{[(3−エチル−3−オキセタニル)メトキシ]メチル}ベンゼン、3−エチル−3−(2−エチルヘキシルメチル)オキセタン、1,4−ベンゼンジカルボン酸 ビス[(3−エチル−3−オキセタニル)メチル]エステル等を挙げることができる。具体的な例としては、東亜合成(株)製のアロンオキセタンシリーズや宇部興産のエタナコールオキセタンシリーズがある。オキセタン化合物を用いる場合には、反応性が低いため、トリフェニルホスフィン等の硬化触媒を用いても良い。
ブロック化イソシアネートは、常温では不活性であるが加熱するとブロック剤が可逆的に解離してイソシアネート基を再生するもので、用いられるイソシアネート化合物としては、イソシアヌレート型、ビウレット型、アダクト型が挙げられるが密着性の見地からはイソシアヌレート型が好ましい。これらは、単独で又は2種類以上で使用される。上記ブロック剤としては、ジケトン類、オキシム類、フェノール類、アルカノール類及びカプロラクタム類から選ばれる少なくとも一種の化合物が挙げられる。具体的には、メチルエチルケトンオキシム、ε−カプロラクタム等が挙げられる。ブロック型イソシアネートは市販品として容易に入手可能であり、例えば、スミジュールBL−3175、デスモジュールTPLS−2957、TPLS−2062、TPLS−2957、TPLS−2078、BL4165、TPLS2117、BL1100,BL1265、デスモサーム2170、デスモサーム2265(住友バイエルウレタン社製商品名)、コロネート2512、コロネート2513、コロネート2520(日本ポリウレタン工業社製商品名)、B−830、B−815、B−846、B−870、B−874、B−882(三井武田ケミカル社製商品名)、デュラネートTPA−B80E、デュラネート17B−60PX(旭化成ケミカルズ社製)等が挙げられる。ブロック剤の解離温度は120〜200℃のものが好ましい。
メラミン誘導体としては、メラミン、尿素、ベンゾグアナミン等のアミノ基含有化合物にアルデヒドを反応させて得られる初期縮合物である。例えば、トリメチロールメラミン樹脂、テトラメチロールメラミン樹脂、ヘキサメチロールメラミン樹脂、ヘキサメトキシメチルメラミン樹脂、ヘキサブトキシメチルメラミン樹脂、N,N′−ジメチロール尿素樹脂、サイメル300、サイメル301、サイメル303、サイメル325、サイメル350等のメラミン樹脂(三井東圧サイメル社製メラミン樹脂の商品名)、メラン523、メラン623、メラン2000等のメラミン樹脂(日立化成工業社製メラミン樹脂の商品名)、メラン18等の尿素樹脂(日立化成工業社製尿素樹脂の商品名)、メラン362A等のベンゾグアナミン樹脂(日立化成工業社製ベンゾグアナミン樹脂の商品名)などが挙げられる。特に好ましいアミノ樹脂としては、ヘキサメトキシメチルメラミン樹脂を挙げることができる。
(d)無機フィラーとしては、例えば、硫酸バリウム、チタン酸バリウム、粉状酸化珪素、無定形シリカ、タルク、クレー、焼成カオリン、炭酸マグネシウム、炭酸カルシウム、酸化アルミニウム、水酸化アルミニウム、雲母粉等の無機充填剤が使用できる。特に望ましくは、シリカフィラーで一次粒径のまま、凝集することなく樹脂中に分散させるために、シランカップリング剤を用いたものが望ましい。最大粒径は更に2μm以下であることが好ましく、更に1μm以下であることが望ましい。また、平均粒径としては、400nm以下であることが解像度の点で好ましく、更に100nm以下であることが望ましい。最大粒径が小さいほど、デスミア処理後の表面が平滑となり、その後のフリップチップ実装時にアンダーフィルムの充填し易くなる傾向にある。
シランカップリング剤としては、一般的に入手可能なものを用いることができ、例えば、アルキルシラン、アルコキシシラン、ビニルシラン、エポキシシラン、アミノシラン、アクリルシラン、メタクリルシラン、メルカプトシラン、スルフィドシラン、イソシアネートシラン、サルファーシラン、スチリルシラン、アルキルクロロシラン等が使用可能である。具体的な化合物名としては、メチルトリメトキシシラン、ジメチルジメトキシシラン、トリメチルメトキシシラン、メチルトリエトキシシラン、メチルトリフェノキシシラン、エチルトリメトキシシラン、n−プロピルトリメトキシシラン、ジイソプロピルジメトキシシラン、イソブチルトリメトキシシラン、ジイソブチルジメトキシシラン、イソブチルトリエトキシシラン、n−ヘキシルトリメトキシシラン、n−ヘキシルトリエトキシシラン、シクロヘキシルメチルジメトキシシラン、n−オクチルトリエトキシシラン、n−ドデシルメトキシシラン、フェニルトリメトキシシラン、ジフェニルジメトキシシラン、トリフェニルシラノール、メチルトリクロロシラン、ジメチルジクロロシラン、トリメチルクロロシラン、n−オクチルジメチルクロロシラン、テトラエトキシシラン、3−アミノプロピルトリメトキシシラン、3−アミノプロピルトリエトキシシラン、3−(2−アミノエチル)アミノプロピルトリメトキシシラン、3−(2−アミノエチル)アミノプロピルメチルジメトキシシラン、3−フェニルアミノプロピルトリメトキシシラン、3−グリシドキシプロピルトリメトキシシラン、3−グリシドキシプロピルメチルジメトキシシラン、3−グリシドキシプロピルトリエトキシシラン、3−グリシドキシプロピルメチルジエトキシシラン、ビス(3−(トリエトキシシリル)プロピル)ジスルフィド、ビス(3−(トリエトキシシリル)プロピル)テトラスルフィド、ビニルトリアセトキシシラン、ビニルトリメトキシシラン、ビニルトリエトキシシラン、ビニルトリイソプロポキシシラン、アリルトリメトキシシラン、ジアリルジメチルシラン、3−メタクリロキシプロピルトリメトキシシラン、3−メタクリロキシプロピルメチルジメトキシシラン、3−メタクリロキシプロピルトリエトキシシラン、3−メルカプトプロピルトリメトキシシラン、3−メルカプトプロピルメチルジメトキシシラン、3−メルカプトプロピルトリエトキシシラン、N−(1,3−ジメチルブチリデン)−3−アミノプロピルトリエトキシシラン、アミノシラン等がある。
用いるシランカップリング剤として望ましいものは、感光性樹脂組成物に含まれる(a)エチレン性不飽和基とカルボキシル基を有する光反応性の樹脂のカルボキシル基と反応する種類のものが好ましく、例えば、メタクリルシラン、エポキシシラン、メルカプトシラン、イソシアネートシランが望ましい。これらのシランカップリング剤は、シリカと樹脂の結合を強めるため、永久マスクレジストとした際に膜の強度を強め、また同時に熱膨張係数を大きく低減することが可能である。
以上説明したように、この半導体素子の製造方法では、支持体1上に少なくとも一つ以上の半導体素子3を、半導体素子3の回路面S1の反対面S2側と支持体1とを対向するように配置する配置工程と、半導体素子3の回路面S1上に、封止材となる絶縁性の感光性樹脂組成物により第1の絶縁層4を形成することで、半導体素子3の回路面S1を封止する封止工程と、支持体1を半導体素子3から剥離し、半導体素子3の反対面S2を露出させる剥離工程と、を備えている。これにより、封止工程において半導体素子3の封止及び第1の絶縁層4の形成を一括で行いながら、剥離工程において半導体素子3の反対面S2を容易に露出することができる。よって、図6〜11に示される従来の半導体装置200の製造方法と比較して、再配線形成された半導体装置100を薄型化させながら効率よく製造できる。また、上記製造方法によれば、図11(b)に示される半導体装置200と比べて、半導体素子3の反対面S2が封止されていないため、反りを抑えながら、放熱性を高めた半導体装置を製造することができる。
また、本実施形態では、配置工程の前工程として、支持体1の表面に、半導体素子3と支持体1とを仮固定させるための仮固定用フィルム2を形成する工程を更に備えている。これにより、半導体素子と支持体とが仮固定されるため、半導体装置を製造する際の信頼性を高めることができる。
また、本実施形態では、開口形成工程の後工程として、第1の絶縁層4上に、配線パターンの下地となるシード層5を形成する工程を更に備えている。これにより、シード層5の表面に金属膜を成長させることで厚みが0.1μm以上の配線パターン7を形成することができる。
また、半導体装置100は、本実施形態に係る方法により得られること特徴としている。このような半導体装置100によれば、図11(b)に示される従来の半導体装置200と比べて、薄型化でき、反りを抑えながら、放熱性を高めることができる。
以上、本発明に係る半導体装置の製造方法及び感光性樹脂組成物の好適な実施形態について説明したが、本発明は必ずしも上述した実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更を行ってもよい。
例えば、上記実施形態では、第1の絶縁層4に開口4hを設けた後、剥離工程を行ったが、剥離工程を行うタイミングはこれに限られず、半導体素子3の回路面S1を封止した後、半導体装置20を個片化する前であればどのタイミングで剥離工程を行っても構わない。例えば、半導体素子3の回路面S1を封止した直後に剥離工程を行う場合、封止工程を行った直後の図1(c)の状態において、まず、図5(a)に示すように、支持体1を仮固定用フィルム2から剥離した後、図5(b)に示すように、仮固定用フィルム2を半導体素子3から剥離し、半導体素子3の反対面S2を露出させる。次いで、図5(c)に示すように、半導体素子3の反対面S2を露出した状態で、第1の絶縁層4に開口4hを形成する
続いて、本発明に係る半導体装置の製造方法、半導体装置、及び感光性樹脂組成物の実施例について説明する。
<仮固定用フィルム付き支持体の準備>
まず、支持体1として直径220mm、厚み1.5mmのSUS板を準備した。次に、SUS板の片側に仮固定層である仮固定用フィルム2を、ラミネータを用いて貼り付けた(図1(a)参照)。SUS板からはみ出した仮固定用フィルム2については、カッターナイフで切り離した。
<半導体素子の配置>
次いで、図1(b)に示すように、7.3mm×7.3mmの半導体素子3(株式会社ウォルツ製 CC80−0101JY)を半導体素子3の反対面S2側と仮固定用フィルム2とが貼り合わさるように格子状に配置した。半導体素子3の搭載数は293個、ピッチは縦方向、横方向ともに9.6mmとした。半導体素子3の配置にはダイソーター(キヤノンマシナリー株式会社製 CAP3500)を用いた。配置時の荷重は半導体素子1個当り1kgfとした。
<フィルム状感光性樹脂組成物の製造>
半導体素子3の回路面S1を覆うように封止し、第1の絶縁層4を形成するために用いる感光性樹脂組成物として、以下に示すものを調製した。
感光性樹脂組成物A:(a)カルボキシル基とエチレン性不飽和基とを含有する樹脂として、酸変性したクレゾールノボラック型エポキシアクリレート(CCR−1219H、日本化薬株式会社製、商品名)を、(b)光開始剤成分として、2,4,6−トリメチルベンゾイル−ジフェニル−フォスフィンオキサイド(ダロキュアTPO、チバ・ジャパン社製、商品名)、エタノン,1−[9−エチル−6−(2−メチルベンゾイル)−9H−カルバゾール−3−イル]−,1−(o−アセチルオキシム)(イルガキュアOXE−02、チバ・ジャパン社製、商品名)を、(c)熱硬化剤として、ビフェノール型エポキシ樹脂(YX−4000、ジャパンエポキシレジン株式会社製、商品名)を用いた。(d)無機フィラーとしては、平均粒径が50nm、ビニルシランでシランカップリング処理したシリカフィラーを用いた。なお、(d)無機フィラーは、感光性樹脂組成物100質量%に対し、30重量%になるように配合した。分散状態は、動的光散乱式ナノトラック粒度分布計「UPA−EX150」(日機装株式会社製)、及びレーザ回折散乱式マイクロトラック粒度分布計「MT−3100」(日機装株式会社製)を用いて測定し、最大粒径が1μm以下となっていることを確認した。
感光性樹脂組成物B:(a)カルボキシル基とエチレン性不飽和基とを含有する樹脂、(b)光開始剤成分、(c)熱硬化剤は、感光性樹脂組成物Aと同様のものを用いた。(d)無機フィラーとしては、平均粒径が300nmの硫酸バリウムを、スターミルLMZ(アシザワファインテック株式会社製)で、直径1.0mmのジルコニアビーズを用い、周速12m/sにて3時間分散して調整した。分散状態を、感光性樹脂組成物Aと同様の方法で測定し、最大粒径が2μmであることを確認した。
感光性樹脂組成物C:(a)カルボキシル基とエチレン性不飽和基とを含有する樹脂、(b)光開始剤成分、(c)熱硬化剤は、感光性樹脂組成物Aと同様のものを用いた。(d)無機フィラーとしては、平均粒径が1μmの結晶性シリカを、スターミルLMZ(アシザワファインテック株式会社製)で、直径1.0mmのジルコニアビーズを用い、周速12m/sにて3時間分散して調整した。分散状態を、感光性樹脂組成物Aと同様の方法で測定し、最大粒径が10〜15μmであることを確認した。
支持層である16μm厚のポリエチレンテレフタレートフィルム(G2−16、帝人社製、商品名)上に、得られた感光性樹脂組成物A〜Cの溶液をそれぞれ均一に塗布することにより感光性樹脂組成物層を形成し、それを、熱風対流式乾燥機を用いて100℃で約10分間乾燥した。感光性樹脂組成物層の乾燥後の膜厚は、30μmであった。
続いて、感光性樹脂組成物層の支持層と接している側とは反対側の表面上に、ポリエチレンフィルム(NF−15、タマポリ社製、商品名)を保護フィルムとして貼り合わせ、感光性フィルム状の感光性樹脂組成物を得た。
得られたフィルム状の感光性樹脂組成物を用いて、半導体素子3の回路面S1を覆うように封止して、感光性樹脂組成物からなる第1の絶縁層4を形成した(図1(c)参照)。詳細には、まず、感光性樹脂組成物A,B又はCからなるフィルム状の感光性樹脂組成物の保護フィルムのみを剥がし、半導体素子3の回路面S1上にフィルム状の感光性樹脂組成物を載置した。プレス式真空ラミネータ(MVLP−500、名機製作所製、商品名)を用いて半導体素子3の回路面S1上、及び半導体素子3間に感光性樹脂組成物を充填した。プレス条件は、プレス熱板温度50〜80℃、真空引き時間20秒、ラミネートプレス時間5〜30秒、気圧4kPa以下、圧着圧力0.1〜0.4MPaとした。次いで、図2(a)に示すように、第1の絶縁層4に露光処理及び現像処理を施すことによって、第1の絶縁層4の表面4sから半導体素子3の回路面S1にまで至る開口4hを設け、第1の絶縁層パターン4aを形成した。その後、オーク製作所社製紫外線照射装置を使用して1J/cmのエネルギー量で紫外線照射を行った。次いで、図2(b)に示すように、仮固定用フィルム2から支持体1を剥離した。そして、図2(c)に示すように、半導体素子3から仮固定用フィルム2を剥離し、半導体素子3の反対面S2を露出させた。支持体1及び仮固定用フィルム2の剥離は、200℃のホットプレート上で行った。次いで、クリーンオーブンで120〜170℃、30分〜1時間の熱硬化を行った。
各実施例における半導体装置の仕様及び製造時における封止条件を表1、2にそれぞれ示す。
Figure 2014086598
Figure 2014086598
その後、図2(d)に示すように、スパッタ法により、第1の絶縁層パターン4a上にTi5nm、Cu300nmの厚みのシード層5を形成した。
次いで、回路形成用レジスト(日立化成工業株式会社 Photec RY−3525)をロールラミネータでシード層5を覆うように貼着し、パターンを形成したフォトツールを密着させ、株式会社オーク製作所社製EXM‐1201型露光機を使用して、100mJ/cmのエネルギー量で露光を行った。次いで、30℃の1質量%炭酸ナトリウム水溶液で、90秒間スプレー現像を行い、図3(a)に示すようなレジストパターン6を形成した。
次いで、図3(b)に示すように、開口4h上のシード層5を覆うように、電気めっき法により厚み5μmの銅の配線パターン7を形成した。次いで、図3(c)に示すように、剥離液により回路形成用レジストを剥離した後、図3(d)に示すように、表面に露出しているシード層5をエッチング液により除去した。
次いで、配線パターン7上に、感光性樹脂組成物からなる第2の絶縁層を形成し、露光処理及び現像処理を施すことによって、第2の絶縁層に、第2の絶縁層の表面8sから配線パターン7にまで至る開口8hを設け、第2の絶縁層パターン8を形成した(図4(a)参照)。次いで、絶縁層4と同様に紫外線照射及び熱硬化を行った。感光性樹脂組成物は第1の絶縁層4と同様の感光性樹脂組成物を用い、厚みは20μmのものを用いた。その後、市販の無電解ニッケル/金めっき液を用いて、ニッケルめっき厚3μm、金めっき厚0.1μmとなるようにめっき処理を行い、配線パターン7上にニッケル/金層9を形成した(図4(b)参照)。次いで、ニッケル/金層9上に外部接続用端子10となるSn−Ag−Cu系のはんだボールをリフロー搭載した(図4(c)参照)。次いで、ダイシング(ブレード幅0.3mm)により、9.3mm×9.3mmの大きさに個片化し、図4(d)に示すような半導体装置100を得た。
<第1の絶縁層の反り>
第1の絶縁層4を形成し、表1及び2に示す条件で熱硬化を行った後の成形物の反りについて評価した(図1(c)参照)。詳細には、第1の絶縁層4における直径200mmの範囲を室温下(25℃)で測定し、以下の基準に基づいて評価した。評価結果を表3、4に示す。いずれも、反り量が2mm未満であり、半導体装置100を製造する上で問題がない範囲であった。
A:反り量が1mm未満
B:反り量が1mm以上、2mm未満
<第1の絶縁層の埋込性>
第1の絶縁層4を形成し、表1及び2に示す条件で熱硬化を行った後の感光性樹脂組成物の埋込性について、目視で確認し以下の基準に基づいて評価した。
A:半導体素子間に充分に樹脂が埋め込まれており、未充填部がほとんどないもの。
B:半導体素子間に未充填部が多少確認されるが、半導体装置100を製造する上で問題ないもの。
<第1の絶縁層の平滑性>
第1の絶縁層4を形成し、表1及び2に示す条件で熱硬化を行った後の半導体素子3の回路面S1側の感光性樹脂組成物の平滑性を評価した。平滑性の評価は、表面粗さ計を用いて半導体素子3の回路面S1の段差を測定し、以下の基準に基づいて評価した。いずれも、段差が10μm未満であり、半導体装置100を製造する上で問題ない範囲であった。
A:感光性樹脂組成物の表面の段差が2μm未満
B:感光性樹脂組成物の表面の段差が2μm以上、5μm未満
C:感光性樹脂組成物の表面の段差が10μm未満
第1の絶縁層4の表面4sから半導体素子3の回路面S1にまで至る開口4hを形成し、開口4hの壁面4wの平滑性を観察した(図2(a)参照)。壁面4wの平滑性ついては、電子顕微鏡で観察して以下の基準に基づいて評価した(図1(c)参照)。
A:壁面がほぼ平滑なもの。
B:壁面に多少段差が確認されるが、半導体装置100を製造する上で問題ないもの。
本処理はウェハレベル半導体装置に限定するものでなく、パッケージ・オン・パッケージの再配線プロセス等、小型化及び薄型化が必要な全ての半導体装置、部品内蔵基板に適用することができる。
Figure 2014086598
Figure 2014086598
1…支持体、2…仮固定用フィルム(仮固定層)、3…半導体素子、4…第1の絶縁層(絶縁層)、4a…第1の絶縁層パターン、5…シード層、6…レジストパターン、7…配線パターン、8…第2の絶縁層パターン、9…ニッケル/金層、10…外部接続用端子。

Claims (10)

  1. 半導体素子を封止材により封止すると共に、当該半導体素子の回路面上に絶縁層を形成し、当該絶縁層に設けた開口に配線パターンを形成してなる半導体装置の製造方法であって、
    支持体上に、少なくとも一つ以上の前記半導体素子を、前記半導体素子における前記回路面の反対面側と当該支持体とが対向するように配置する配置工程と、
    前記半導体素子の前記回路面上に、前記封止材となる絶縁性の感光性樹脂組成物により前記絶縁層を形成することで、当該半導体素子の当該回路面を封止する封止工程と、
    前記絶縁層に露光処理及び現像処理を施すことにより、当該絶縁層の表面から前記半導体素子の前記回路面にまで至る前記開口を設ける開口形成工程と、
    前記支持体を前記半導体素子から剥離し、当該半導体素子の反対面を露出させる剥離工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  2. 前記配置工程の前工程として、前記支持体の表面に、前記半導体素子と当該支持体とを仮固定させるための仮固定層を形成する工程を更に備えたことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記開口形成工程の後工程として、前記絶縁層上に、前記配線パターンの下地となるシード層を形成する工程を更に備えたことを特徴とする請求項1又は2に記載の半導体装置の製造方法。
  4. 前記封止工程において、前記感光性樹脂組成物の温度を50〜120℃とし、且つ封止時間を10〜300秒とすることを特徴とする請求項1〜3のいずれか一項に記載の半導体装置の製造方法。
  5. 前記封止工程において、前記感光性樹脂組成物の封止圧力を0.2〜2.0MPaとすることを特徴とする請求項1〜4のいずれか一項に記載の半導体装置の製造方法。
  6. 前記封止工程において、前記絶縁層の厚みTを50〜750μmとすることを特徴とする請求項1〜5のいずれか一項に記載の半導体装置の製造方法。
  7. 前記封止工程において、前記絶縁層の厚みTと前記半導体素子の厚みTとの差(T−T)を5〜50μmとすることを特徴とする請求項1〜6のいずれか一項に記載の半導体装置の製造方法。
  8. 請求項1〜7のいずれか一項に記載の方法により得られる半導体装置。
  9. 請求項1〜7のいずれか一項に記載の方法において使用される感光性樹脂組成物であって、
    (a)カルボキシル基とエチレン性不飽和基とを含有する樹脂、(b)光重合開始剤、(c)熱硬化剤、及び(d)最大粒径が5μm以下であり且つ平均粒径が1μm以下である無機フィラーを含有する感光性樹脂組成物。
  10. 請求項9に記載の感光性樹脂組成物を支持体上に塗布後、乾燥して得られる感光性樹脂フィルム。
JP2012235060A 2012-10-24 2012-10-24 半導体装置の製造方法、半導体装置、及び感光性樹脂組成物 Pending JP2014086598A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012235060A JP2014086598A (ja) 2012-10-24 2012-10-24 半導体装置の製造方法、半導体装置、及び感光性樹脂組成物

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012235060A JP2014086598A (ja) 2012-10-24 2012-10-24 半導体装置の製造方法、半導体装置、及び感光性樹脂組成物

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016201654A Division JP2017028316A (ja) 2016-10-13 2016-10-13 半導体装置の製造方法、半導体装置、及び感光性樹脂組成物

Publications (1)

Publication Number Publication Date
JP2014086598A true JP2014086598A (ja) 2014-05-12

Family

ID=50789367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012235060A Pending JP2014086598A (ja) 2012-10-24 2012-10-24 半導体装置の製造方法、半導体装置、及び感光性樹脂組成物

Country Status (1)

Country Link
JP (1) JP2014086598A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016038587A (ja) * 2014-08-08 2016-03-22 太陽インキ製造株式会社 硬化性樹脂組成物、ドライフィルム、硬化物およびプリント配線板
JP2016066726A (ja) * 2014-09-25 2016-04-28 日立化成株式会社 半導体封止用部材、半導体装置の製造方法及び半導体装置
JP2016134516A (ja) * 2015-01-20 2016-07-25 ローム株式会社 半導体装置およびその製造方法
JP2016139753A (ja) * 2015-01-29 2016-08-04 日立化成株式会社 半導体装置の製造方法
JP2016178108A (ja) * 2015-03-18 2016-10-06 日立化成株式会社 半導体装置の製造方法
JP2016213372A (ja) * 2015-05-12 2016-12-15 日立化成株式会社 半導体装置及び半導体装置の製造方法
JP2016213371A (ja) * 2015-05-12 2016-12-15 日立化成株式会社 半導体装置及び半導体装置の製造方法
JP2017002279A (ja) * 2015-06-08 2017-01-05 信越化学工業株式会社 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法
JPWO2016136741A1 (ja) * 2015-02-26 2017-09-28 日立化成株式会社 封止用フィルム及びそれを用いた電子部品装置
JP2018009138A (ja) * 2016-07-05 2018-01-18 日立化成株式会社 仮固定用樹脂組成物、仮固定用樹脂フィルム及び仮固定用樹脂フィルムシート
JP2019029451A (ja) * 2017-07-27 2019-02-21 日立化成株式会社 半導体装置製造用部材の製造方法
KR20190090838A (ko) * 2016-12-08 2019-08-02 히타치가세이가부시끼가이샤 반도체 장치의 제조 방법
CN111146159A (zh) * 2018-11-06 2020-05-12 三星电子株式会社 半导体封装件
JP2020105276A (ja) * 2018-12-26 2020-07-09 東京応化工業株式会社 接着剤組成物、積層体、積層体の製造方法、及び電子部品の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103716A (ja) * 2005-10-05 2007-04-19 Sony Corp 半導体装置及びその製造方法
JP2008306071A (ja) * 2007-06-08 2008-12-18 Nec Corp 半導体装置及びその製造方法
JP2011164516A (ja) * 2010-02-15 2011-08-25 Hitachi Chem Co Ltd 感光性樹脂組成物及びこれを用いた感光性エレメント
JP2012149264A (ja) * 2012-03-08 2012-08-09 Hitachi Chemical Co Ltd 感光性樹脂組成物からなる接着剤及びこれを用いた中空パッケージ構造
JP2012156251A (ja) * 2011-01-25 2012-08-16 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103716A (ja) * 2005-10-05 2007-04-19 Sony Corp 半導体装置及びその製造方法
JP2008306071A (ja) * 2007-06-08 2008-12-18 Nec Corp 半導体装置及びその製造方法
JP2011164516A (ja) * 2010-02-15 2011-08-25 Hitachi Chem Co Ltd 感光性樹脂組成物及びこれを用いた感光性エレメント
JP2012156251A (ja) * 2011-01-25 2012-08-16 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
JP2012149264A (ja) * 2012-03-08 2012-08-09 Hitachi Chemical Co Ltd 感光性樹脂組成物からなる接着剤及びこれを用いた中空パッケージ構造

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016038587A (ja) * 2014-08-08 2016-03-22 太陽インキ製造株式会社 硬化性樹脂組成物、ドライフィルム、硬化物およびプリント配線板
JP2016066726A (ja) * 2014-09-25 2016-04-28 日立化成株式会社 半導体封止用部材、半導体装置の製造方法及び半導体装置
JP2016134516A (ja) * 2015-01-20 2016-07-25 ローム株式会社 半導体装置およびその製造方法
JP2016139753A (ja) * 2015-01-29 2016-08-04 日立化成株式会社 半導体装置の製造方法
JPWO2016136741A1 (ja) * 2015-02-26 2017-09-28 日立化成株式会社 封止用フィルム及びそれを用いた電子部品装置
JP2016178108A (ja) * 2015-03-18 2016-10-06 日立化成株式会社 半導体装置の製造方法
JP2016213371A (ja) * 2015-05-12 2016-12-15 日立化成株式会社 半導体装置及び半導体装置の製造方法
JP2016213372A (ja) * 2015-05-12 2016-12-15 日立化成株式会社 半導体装置及び半導体装置の製造方法
JP2017002279A (ja) * 2015-06-08 2017-01-05 信越化学工業株式会社 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法
JP2018009138A (ja) * 2016-07-05 2018-01-18 日立化成株式会社 仮固定用樹脂組成物、仮固定用樹脂フィルム及び仮固定用樹脂フィルムシート
KR20190090838A (ko) * 2016-12-08 2019-08-02 히타치가세이가부시끼가이샤 반도체 장치의 제조 방법
KR102479357B1 (ko) 2016-12-08 2022-12-19 쇼와덴코머티리얼즈가부시끼가이샤 반도체 장치의 제조 방법
JP2019029451A (ja) * 2017-07-27 2019-02-21 日立化成株式会社 半導体装置製造用部材の製造方法
JP7119307B2 (ja) 2017-07-27 2022-08-17 昭和電工マテリアルズ株式会社 半導体装置製造用部材の製造方法
CN111146159A (zh) * 2018-11-06 2020-05-12 三星电子株式会社 半导体封装件
CN111146159B (zh) * 2018-11-06 2024-04-30 三星电子株式会社 半导体封装件
JP2020105276A (ja) * 2018-12-26 2020-07-09 東京応化工業株式会社 接着剤組成物、積層体、積層体の製造方法、及び電子部品の製造方法
JP7221046B2 (ja) 2018-12-26 2023-02-13 東京応化工業株式会社 接着剤組成物、積層体、積層体の製造方法、及び電子部品の製造方法

Similar Documents

Publication Publication Date Title
JP2014086598A (ja) 半導体装置の製造方法、半導体装置、及び感光性樹脂組成物
JP6210060B2 (ja) 感光性樹脂組成物、感光性フィルム、永久マスクレジスト及び永久マスクレジストの製造方法
KR102003575B1 (ko) 감광성 수지 조성물, 감광성 필름, 영구 레지스터 및 영구 레지스터의 제조 방법
TWI769637B (zh) 感光性元件、積層體、永久抗蝕罩幕及其製造方法以及半導體封裝的製造方法
KR101564179B1 (ko) 도체 회로를 갖는 구조체 및 그 제조 방법 및 열경화성 수지 조성물
JP7261253B2 (ja) 感光性樹脂組成物、それを用いたドライフィルム、プリント配線板、及びプリント配線板の製造方法
JP2017028316A (ja) 半導体装置の製造方法、半導体装置、及び感光性樹脂組成物
JP5582348B2 (ja) 感光性樹脂組成物及び感光性フィルム
JP2013251368A (ja) 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれにより得られる半導体装置
JP2014056924A (ja) 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれらにより得られる半導体装置
JP2016213321A (ja) 半導体装置の製造方法及び半導体装置
JP5830925B2 (ja) プリント配線板の製造方法
JP2013251369A (ja) 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれにより得られる半導体装置
CN113614131A (zh) 感光性树脂组合物、感光性树脂膜、印刷配线板和半导体封装体、以及印刷配线板的制造方法
JP5938869B2 (ja) プリント配線板及びその製造方法並びに感光性樹脂組成物
JP2013115170A (ja) プリント配線板及びその製造方法並びに感光性樹脂組成物
JP2019066511A (ja) 感光性樹脂組成物、並びに、これを用いた感光性エレメント、レジストパターンの形成方法、ソルダーレジスト、層間絶縁膜、層間絶縁膜の形成方法、プリント配線板の製造方法及びプリント配線板
KR102559680B1 (ko) 감광성 수지 조성물
JP2018097140A (ja) 感光性樹脂組成物、感光性エレメントとその製造方法及び半導体装置
JP2013135143A (ja) 半導体装置の製造方法、それにより得られる半導体装置及びそれに用いる熱硬化性樹脂組成物
JP2016012002A (ja) 感光性樹脂組成物の硬化物、それに用いる感光性樹脂組成物及び半導体装置搭載用基板の製造方法、半導体装置の製造方法
CN110955115A (zh) 树脂组合物、感光性膜、带支承体的感光性膜、印刷布线板和半导体装置
JP6323481B2 (ja) プリント配線板及びその製造方法並びに熱硬化性樹脂組成物
JP2014204023A (ja) 導体配線を有する構造体の製造方法、その方法により製造された導体配線を有する構造体、熱硬化性樹脂組成物、樹脂フィルム、感光性樹脂組成物及びドライフィルムレジスト
JP2014078622A (ja) プリント配線板及びその製造方法並びに熱硬化性樹脂組成物

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160614

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160812

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170214