CN111146159B - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN111146159B
CN111146159B CN201911074804.5A CN201911074804A CN111146159B CN 111146159 B CN111146159 B CN 111146159B CN 201911074804 A CN201911074804 A CN 201911074804A CN 111146159 B CN111146159 B CN 111146159B
Authority
CN
China
Prior art keywords
encapsulant
semiconductor chip
semiconductor package
bonding material
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911074804.5A
Other languages
English (en)
Other versions
CN111146159A (zh
Inventor
崔朱伶
金炳镐
金兑昱
辛成真
崔在薰
洪尚石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111146159A publication Critical patent/CN111146159A/zh
Application granted granted Critical
Publication of CN111146159B publication Critical patent/CN111146159B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32106—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本公开提供一种半导体封装件。该半导体封装件包括具有彼此相对的第一表面和第二表面并且包括重新分布层的连接结构。半导体芯片设置在连接结构的第一表面上并且具有连接到重新分布层的连接垫。包封剂设置在连接结构的第一表面上并且覆盖半导体芯片。支撑图案设置在包封剂的上表面的一部分上。散热结合材料具有在与半导体芯片叠置的区域中嵌在包封剂中的部分，并且散热结合材料延伸至包封剂的上表面以覆盖支撑图案。散热元件通过散热结合材料结合到包封剂的上表面。

Description

半导体封装件
本申请要求于2018年11月6日在韩国知识产权局提交的第10-2018-0135128号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及一种半导体封装件。
背景技术
近来，与半导体芯片相关的技术开发的主要趋势是减小半导体芯片的尺寸。因此，在封装技术的领域中，随着对小尺寸半导体芯片等的需求的快速增加，对具有紧凑的尺寸同时包括多个引脚的半导体封装件的需求已经增大。
为了满足如上所述的技术需求而提出的一种封装技术可以是扇出型半导体封装件。这种扇出型半导体封装件具有紧凑的尺寸，并且可通过将连接端子重新分布直至与半导体芯片叠置的区域之外的区域来实现多个引脚。另一方面，近期已经需要半导体封装件改善散热特性。
发明内容
本公开的一方面可以提供一种改善了散热特性的半导体封装件。
根据本公开的一方面，一种半导体封装件可以包括具有彼此相对的第一表面和第二表面并且包括重新分布层的连接结构。半导体芯片设置在连接结构的第一表面上并且具有连接到重新分布层的连接垫。包封剂设置在连接结构的第一表面上并且覆盖半导体芯片，并且支撑图案设置在包封剂的上表面的部分区域上。散热结合材料具有在与半导体芯片叠置的区域中嵌在包封剂中的部分，并且散热结合材料延伸至包封剂的上表面以覆盖支撑图案。散热元件通过散热结合材料结合到包封剂的上表面。
根据本公开的另一方面，一种半导体封装件可以包括半导体芯片，半导体芯片具有有效表面和与有效表面相对的无效表面，有效表面上设置有连接垫。连接结构设置在半导体芯片的有效表面上并包括电连接到连接垫的重新分布层，并且包封剂覆盖半导体芯片的无效表面，并且具有形成在与半导体芯片叠置的区域中的凹部。支撑图案设置在包封剂的上表面的位于凹部附近的至少一个区域上，并且散热结合材料设置在凹部中并延伸至包封剂的上表面，以覆盖支撑图案。散热元件设置在包封剂的上表面上，以覆盖散热结合材料并且通过散热结合材料结合到包封剂。
根据本公开的又一方面，一种半导体封装件包括半导体芯片，半导体芯片具有有效表面和与有效表面相对的第二表面，有效表面上具有连接垫。包封剂接触半导体芯片并且在包封剂的背离半导体芯片的第二表面的表面中具有与半导体芯片叠置的开口。支撑图案与开口相邻地设置在包封剂的背离半导体芯片的表面上，并且结合材料设置在包封剂的开口中并覆盖支撑图案的与开口相邻的至少一部分。散热元件设置在结合材料上以与开口叠置。
附图说明
通过以下结合附图进行的详细描述，本公开的以上或其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示出电子装置系统的示例的示意性框图；
图2是示出电子装置的示例的示意性透视图；
图3A和图3B是示出扇入型半导体封装件在被封装之前和被封装之后的示意性剖视图；
图4是示出扇入型半导体封装件的封装工艺的示意性剖视图；
图5是示出扇入型半导体封装件安装在中介基板上并最终安装在电子装置的主板上的示意性剖视图；
图6是示出扇入型半导体封装件嵌在中介基板中并最终安装在电子装置的主板上的示意性剖视图；
图7是示出扇出型半导体封装件的示意性剖视图；
图8是示出扇出型半导体封装件安装在电子装置的主板上的示意性剖视图；
图9是示出根据本公开中的示例性实施例的半导体封装件的示意性剖视图；
图10是沿着图9的半导体封装件的线I-I'截取的平面图；
图11是示出图9的半导体封装件的平面图；
图12是示出根据本公开中的另一示例性实施例的半导体封装件的示意性平面图；以及
图13至图17是示出根据本公开中的各种其他示例性实施例的半导体封装件的示意性剖视图。
具体实施方式
在下文中，将参照附图描述本公开中的示例性实施例。在附图中，为了清楚起见，可以夸大或缩短组件的形状、尺寸等。
这里，为了方便，使用下侧、下部、下表面等来指示与附图的截面相关的向下的方向，而使用上侧、上部、上表面等指示与向下的方向相反的方向。然而，这些方向是为了方便解释而定义的，并且权利要求不受如上所述的定义的方向的具体限制，并且上部和下部的概念可以彼此交换。
描述中的一个组件“连接”到另一组件的含义在概念上包括通过粘合层的间接连接以及两个组件之间的直接连接。此外，“电连接”在概念上包括物理连接和物理断开。能够理解的是，当以诸如“第一”和“第二”术语提及元件时，该元件不受此限制。这些术语可仅用于将该元件与其他元件区分开的目的，并且可以不限制元件的顺序或重要性。在一些情况下，在不脱离这里阐述的权利要求的范围的情况下，第一元件可以被称为第二元件。相似地，第二元件也可以被称为第一元件。
在这里使用的术语“示例性实施例”不指出同一示例性实施例，而是被提供以强调与另一示例性实施例的特定特征或特性不同的特定特征或特性。然而，在这里提供的示例性实施例被认为是能够通过彼此整体组合或部分组合来实现。例如，除非其中提供相反的或矛盾的描述，否则在特定示例性实施例中描述的一个元件即使在另一示例性实施例中未被描述，其也可以被理解为与另一示例性实施例相关的描述。
使用在这里使用的术语仅为了描述示例性实施例而不是限制本公开。在这种情况下，除非在上下文中另外解释，否则单数形式包括复数形式。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可以将主板1010容纳在其中。主板1010可以包括物理连接或电连接到主板1010的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可以通过各种信号线1090连接到将在以下描述的其他组件。
芯片相关组件1020可以包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模数转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可以包括其他类型的芯片相关组件。此外，芯片相关组件1020可以彼此组合。
网络相关组件1030可以包括根据诸如以下的协议操作的组件：无线保真(Wi-Fi)(电气与电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE802.16族等)、IEEE 802.20、长期演进(LTE)、长期演进最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议、5G协议以及在上述协议之后指定的任意其他的无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可以包括根据各种其他无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可以与上述芯片相关组件1020一起彼此组合。
其他组件1040可以包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可以包括用于各种其他目的无源元件等。此外，其他组件1040可以与上述芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可以包括可以物理连接或电连接到主板1010或者可以不物理连接或电连接到主板1010的其他组件。例如，这些其他组件可以包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，而是还可以根据电子装置1000的类型等而包括用于各种目的的其他组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，并且可以是处理数据的任意其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，半导体封装件可以在如上所述的各种电子装置1000中用于各种目的。例如，母板1110可以容纳在智能电话1100的主体1101中，并且各种电子组件1120可以物理连接或电连接到母板1110。此外，可以物理连接或电连接到母板1110或者可以不物理连接或电连接到母板1110的其他组件(诸如相机模块1130)可以容纳在主体1101中。电子组件1120中的一些可以是芯片相关组件，并且半导体封装件100可以是例如芯片相关组件之中的应用处理器，但不限于此。电子装置不必局限于智能电话1100，而可以是如上所述的其他电子装置。
半导体封装件
通常，许多微电子电路集成在半导体芯片中。然而，半导体芯片本身可能无法用作半导体成品，并且可能由于外部的物理或化学冲击而损坏。因此，半导体芯片本身不被使用，而是被封装并且以封装状态在电子装置等中使用。
使用半导体封装的原因是：就电连接而言，半导体芯片与电子装置的主板之间的电路宽度存在差异。详细地，半导体芯片的连接垫(pad，或者称为“焊盘”)的尺寸和半导体芯片的连接垫之间的间距非常细小，但电子装置中使用的主板的组件安装垫和主板的组件安装垫之间的间距显著大于半导体芯片的连接垫的尺寸和半导体芯片的连接垫之间的间距。因此，可能难以将半导体芯片直接安装在主板上，并且使用了用于缓解半导体芯片与主板之间的电路宽度的差异的封装技术。
通过封装技术制造的半导体封装件可以根据其结构和目的而分为扇入型半导体封装件和扇出型半导体封装件。
在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。
扇入型半导体封装件
图3A和图3B是示出扇入型半导体封装件在被封装之前和被封装之后的状态的示意性剖视图，并且图4是示出扇入型半导体封装件的封装工艺的示意性剖视图。
参照图3和图4，半导体芯片2220可以是例如处于裸态的集成电路(IC)，半导体芯片2220包括主体2221、连接垫2222以及诸如氧化物层、氮化物层等的钝化层2223，主体2221包括硅(Si)、锗(Ge)、砷化镓(GaAs)等，连接垫2222形成在主体2221的一个表面上并且包括诸如铝(Al)等导电材料，钝化层2223形成在主体2221的一个表面上并且覆盖连接垫2222的至少部分。因为连接垫2222可能非常小，所以可能难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)以及电子装置的主板等上。
因此，根据半导体芯片2220的尺寸，可在半导体芯片2220上形成连接结构2240以使连接垫2222重新分布。连接结构2240可以通过如下步骤形成：使用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241，形成使连接垫2222敞开的通路孔，然后形成布线图案2242和过孔2243。然后，可以形成保护连接结构2240的钝化层2250，可以形成开口2251，并且可以形成凸块下金属层2260等。也就是说，可以通过一系列的工艺来制造包括例如半导体芯片2220、连接结构2240、钝化层2250、凸块下金属层2260的扇入型半导体封装件2200。
如上所述，扇入型半导体封装件可以具有半导体芯片的所有连接垫(例如，输入/输出(I/O)端子)设置在半导体芯片的内部的封装件形式，并且可以具有优异的电特性并且可以以低成本生产。因此，安装在智能电话中的许多元件已经以扇入型半导体封装件形式制造。详细地，安装在智能电话中的许多元件已经被开发为在具有紧凑的尺寸的同时实现快速的信号传输。
然而，在扇入型半导体封装件中，因为所有I/O端子需要设置在半导体芯片的内部，所以扇入型半导体封装件具有显著的空间局限性。因此，难以将这种结构应用于具有大量的I/O端子的半导体芯片或具有小尺寸的半导体芯片。此外，由于上述缺点，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。原因在于：即使在半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距通过重新分布工艺增大的情况下，半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距可能也不足以将扇入型半导体封装件直接安装在电子装置的主板上。
图5是示出扇入型半导体封装件安装在中介基板上并最终安装在电子装置的主板上的情况的示意性剖视图，并且图6是示出扇入型半导体封装件嵌在中介基板中并最终安装在电子装置的主板上的情况的示意性剖视图。
参照图5和图6，在扇入型半导体封装件2200中，半导体芯片2220的连接垫2222(即，I/O端子)可以通过中介基板2310再次重新分布，并且扇入型半导体封装件2200可以在扇入型半导体封装件2200安装在中介基板2301上的状态下最终安装在电子装置的主板2500上。在这种情况下，低熔点金属或合金球2270等可以通过底填充树脂2280等固定，并且半导体芯片2220的外侧可以用包封剂2290等覆盖。可选地，扇入型半导体封装件2200可以嵌在单独的中介基板2302中，半导体芯片2220的连接垫2222(即，I/O端子)可以在扇入型半导体封装件2200嵌在中介基板2302中的状态下通过中介基板2302再次重新分布，并且扇入型半导体封装件2200可以最终安装在电子装置的主板2500上。
如上所述，可能难以在电子装置的主板上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可以安装在单独的中介基板上并随后通过封装工艺安装在电子装置的主板上，或者扇入型半导体封装件可以在扇入型半导体封装件嵌在中介基板中的状态下在电子装置的主板上安装和使用。
扇出型半导体封装件
图7是示出扇出型半导体封装件的示意性剖视图。
参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外侧可以通过包封剂2130保护，并且半导体芯片2120的连接垫2122可以通过连接结构2140重新分布到半导体芯片2120的外部。在这种情况下，钝化层2150还可以形成在连接结构2140上，并且凸块下金属层2160还可以形成在钝化层2150的开口中。低熔点金属或合金球2170还可以形成在凸块下金属层2160上。半导体芯片2120可以是包括主体2121、连接垫2122、钝化层(未示出)等的集成电路(IC)。连接结构2140可以包括绝缘层2141、形成在绝缘层2141上的重新分布层2142以及使连接垫2122和重新分布层2142彼此电连接的过孔2143。
在本制造工艺中，可以在包封剂2130形成在半导体芯片2120的外部之后形成连接结构2140。在这种情况下，可以在将半导体芯片2120包封之后形成连接结构2140，并且连接到重新分布层的过孔2143可以因此具有随着过孔2143越靠近半导体芯片而越小的宽度(见放大区域)。
如上所述，扇出型半导体封装件可以具有半导体芯片的I/O端子通过形成在半导体芯片上的连接结构重新分布并设置到半导体芯片的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有的I/O端子需要设置在半导体芯片的内部。因此，当半导体芯片的尺寸减小时，需要减小球的尺寸和节距，使得可能无法在扇入型半导体封装件中使用标准化的球布局。另一方面，如上所述，扇出型半导体封装件具有半导体芯片的I/O端子通过形成在半导体芯片上的连接结构重新分布并设置到半导体芯片的外部的形式。因此，即使在半导体芯片的尺寸减小的情况下，也可以在扇出型半导体封装件中按原样使用标准化的球布局，使得扇出型半导体封装件可以在不使用单独的中介基板的情况下安装在电子装置的主板上(如下所述)。
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性剖视图。
参照图8，扇出型半导体封装件2100可以通过低熔点金属或合金球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括形成在半导体芯片2120上并且能够将连接垫2122重新分布到位于半导体芯片2120的尺寸的外部的扇出区域的连接结构2140，使得可以在扇出型半导体封装件2100中按原样使用标准化的球布局。结果，可以在不使用单独的中介基板等的情况下将扇出型半导体封装件2100安装在电子装置的主板2500上。
如上所述，因为扇出型半导体封装件可以在不使用单独的中介基板的情况下安装在电子装置的主板上，所以扇出型半导体封装件可以以比使用中介基板的扇入型半导体封装件的厚度小的厚度实现。因此，扇出型半导体封装件可以被小型化和纤薄化。此外，扇出型半导体封装件具有优异的热特性和电特性，使得其特别适合于移动产品。因此，扇出型半导体封装件可以以比使用印刷电路板(PCB)的普通层叠封装(POP)类型的形式更紧凑的形式实现，并且可以解决由于发生翘曲现象而引起的问题。
另一方面，扇出型半导体封装件是指如上所述的用于将半导体芯片安装在电子装置的主板等上并保护半导体芯片不受外部冲击的影响的封装技术，并且是与诸如中介基板等的印刷电路板(PCB)(具有与扇出型半导体封装件不同的规格、用途等的规格、用途等并且具有嵌在其中的扇入型半导体封装件)的概念不同的概念。
图9是示出根据本公开中的示例性实施例的半导体封装件的示意性剖视图，并且图10是沿着图9的半导体封装件的线I-I'截取的平面图。
参照图9和图10，根据本示例性实施例的半导体封装件100可以包括具有彼此相对的第一表面140A和第二表面140B的连接结构140、设置在连接结构140的第一表面140A上的半导体芯片120以及设置在连接结构140的第一表面140A上并包封半导体芯片120的包封剂130。
半导体封装件100还可以包括框架110、布线图案132、布线过孔133、第一钝化层150A、第二钝化层150B、凸块下金属160、电连接金属170、散热结合材料182和散热元件185。
连接结构140可以包括在多个(例如，三个)绝缘层141上实现的三层的重新分布层142，并且设置在连接结构140的第一表面140A上的半导体芯片120的连接垫122可以连接到重新分布层142。
框架110可以设置在连接结构140的第一表面140A上，并且可以包括其中容纳有半导体芯片120的腔110H。框架110可以包括使框架110的上表面和下表面彼此连接的布线结构。本示例性实施例中使用的布线结构可以包括三层的布线层112a、112b和112c以及将三层的布线层112a、112b和112c彼此连接的第一布线过孔113a和第二布线过孔113b，但不限于此。在一些示例性实施例中，布线结构可以形成为具有与本示例性实施例的数量不同的数量的层并且可以具有与本示例性实施例中描述的结构不同的结构(见，例如，图16)。框架110的布线结构(具体地，第一布线层112a)可以连接到(例如，接触)连接结构140的重新分布层142。
在本示例性实施例中，包封剂130可以延伸以覆盖框架110的上表面。半导体封装件100还可以包括设置在包封剂130上并电连接到布线结构的布线图案132。布线图案132和布线结构(具体地，第三布线层112c)可以通过贯穿包封剂130的布线过孔133彼此连接。
本示例性实施例中使用的散热系统可以包括部分地嵌在包封剂130中的散热结合材料182和使用散热结合材料182结合到包封剂130的散热元件185。
如图9中所示，散热结合材料182可以包括嵌在包封剂130的与半导体芯片120叠置的区域中的部分182b以及从嵌入的部分182b延伸并设置在包封剂130的上表面上的部分182a。散热元件185可以设置在包封剂130的上表面上，以便覆盖散热结合材料182。
在这样的布置中，散热结合材料182可以设置为散热元件185与半导体芯片120之间的散热路径。为了设置嵌入的部分182b，凹部CP或开口可以形成在包封剂130的与半导体芯片120叠置的区域中。本示例性实施例中使用的凹部CP可以延伸直至接触半导体芯片120的无效表面。也就是说，凹部CP的底表面可以由半导体芯片120的无效表面(例如，半导体芯片120的与半导体芯片120的设置有连接垫122的表面相对的表面)提供。
虽然例举了本示例性实施例中使用的凹部CP具有单一结构的情况，但可以将凹部CP修改为具有将在下面进行详细描述的各种结构(例如，多个通孔或开口)(见，例如，图13至图15)。
在本示例性实施例中，散热结合材料182可以通过凹部CP连接到(例如，接触)半导体芯片120的无效表面，因此，可以更有效地散发来自半导体芯片120的热。
如上所述，本示例性实施例中使用的散热结合材料182可以用作使散热元件185和包封剂130彼此结合的单元以及用作散热元件185与半导体芯片120之间的散热路径。
散热元件185可以包括例如散热器、散热片、散热管或液冷式冷却板。散热结合材料182可以包括低熔点金属，例如，诸如锡(Sn)-铝(Al)-铜(Cu)合金/混合物的低熔点金属。然而，散热结合材料182不限于此，并且可以包括具有散热特性和结合功能的任意材料。例如，散热结合材料182可以包括热界面材料(TIM)。
在本示例性实施例中，可以附加地提供设置在包封剂130的上表面的部分区域上的支撑图案132S。支撑图案132S可以用作增强散热结合材料182与包封剂130之间的结合强度的单元。
如图11中所示，支撑图案132S可以沿着凹部CP的周围以环状结构形成在包封剂130的上表面上。因为散热结合材料182的延伸的部分182a形成为覆盖支撑图案132S的与凹部CP相邻的至少一部分，例如，覆盖支撑图案132S的全部，所以散热结合材料182可以以足够的接触面积稳固地结合到支撑图案132S。散热结合材料182可以通过支撑图案132S保持为散热结合材料182更稳定地结合到包封剂130的状态。
在一些示例性实施例中，当散热结合材料182和包封剂130利用不同的材料形成时，例如，当散热结合材料182利用低熔点金属形成并且包封剂130利用诸如ABF的树脂形成时，作为金属图案的支撑图案132S可提前形成在包封剂130的上表面上，散热结合材料182可形成为覆盖支撑图案132S，以确保包封剂130与散热结合材料182之间的稳定结合。结果，结合到散热结合材料182的散热元件185可以稳定地结合到包封剂130的表面。
在一些示例性实施例中，支撑图案132S可以包括与布线图案132的金属相同的金属。详细地，支撑图案132S可以在形成布线图案132和布线过孔133的工艺(例如，种子层形成工艺/干膜抗蚀剂(DRF)图案化工艺/镀覆工艺)中与布线图案132和布线过孔133一起形成。例如，支撑图案132S可以包括铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的组合。
图11中示出了支撑图案132S是具有环状结构的连续图案的情况。然而，支撑图案132S不限于此，并且如图12中所示，可以具有不连续的图案。参照图12，作为不连续图案的示例，支撑图案132S可以包括分别设置在矩形的四个角处并具有形状的多个图案。
将在下文中更详细地描述根据本示例性实施例的半导体封装件100的主要组件。
框架110可以根据特定材料来改善半导体封装件100的刚性，并且可以用于确保包封剂130的厚度的均匀性。因为框架110具有使框架110的上表面和下表面彼此连接的布线结构，所以半导体封装件100可以用作叠层封装(POP)型封装件。设置在框架110的腔110H中的半导体芯片120可以设置为与框架110的内侧壁分隔开预定距离。半导体芯片120的侧表面可以被框架110围绕。然而，这样的形式仅是示例并且可以各种地修改为具有其他形式，并且框架110可以根据这样的形式执行另一功能。
如上所述，框架110可以包括与连接结构140接触的第一绝缘层111a、与连接结构140接触并嵌在第一绝缘层111a中的第一布线层112a、设置在第一绝缘层111a的与第一绝缘层111a的嵌有第一布线层112a的一个表面相对的另一表面上的第二布线层112b、设置在第一绝缘层111a上并覆盖第二布线层112b的第二绝缘层111b以及设置在第二绝缘层111b上的第三布线层112c。第一布线层112a、第二布线层112b和第三布线层112c可以电连接到连接垫122。第一布线层112a、第二布线层112b和第三布线层112c可以通过分别贯穿第一绝缘层111a和第二绝缘层111b的第一布线过孔113a和第二布线过孔113b彼此电连接。
当第一布线层112a如本示例性实施例一样嵌在第一绝缘层111a中时，可以显著地减小由于第一布线层112a的厚度而产生的台阶，并且连接结构140的绝缘距离可以因此而变得恒定。第一布线层112a可以凹入在第一绝缘层111a中，使得第一绝缘层111a的下表面和第一布线层112a的下表面之间可以具有台阶。在这种情况下，可以防止包封剂130的材料渗出而污染第一布线层112a的现象。框架110可以通过基板工艺等制造为足够的厚度，同时连接结构140可以通过半导体工艺等制造以具有小的厚度。因此，框架110的第一布线层112a、第二布线层112b和第三布线层112c中的每个的厚度可以大于连接结构140的重新分布层142中的每个的厚度。
例如，第一绝缘层111a和第二绝缘层111b中的每个的材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、热固性树脂或热塑性树脂与无机填料混合的树脂或者热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的树脂，例如，半固化片、ABF(Ajinomoto Build-up Film)、FR-4、双马来酰胺三嗪(BT)等。在一些示例性实施例中，感光介电(PID)树脂也可以用作绝缘材料。在保持刚性的方面，可以使用半固化片作为第一绝缘层111a和第二绝缘层111b中的每个的材料。
第一布线层112a、第二布线层112b和第三布线层112c可以用于将半导体芯片120的连接垫122重新分布。第一布线层112a、第二布线层112b和第三布线层112c中的每个可以包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第一布线层112a、第二布线层112b和第三布线层112c可以根据相应的层的设计来执行各种功能。例如，第一布线层112a、第二布线层112b和第三布线层112c可以包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可以包括除了接地(GND)图案、电力(PWR)图案等之外的诸如数据信号图案等的各种信号图案。此外，第一布线层112a、第二布线层112b和第三布线层112c可以包括过孔垫、布线垫、球垫等。
第一布线过孔113a和第二布线过孔113b可以使形成在不同的绝缘层111a和111b上的第一布线层112a、第二布线层112b和第三布线层112c彼此电连接，以在框架110内形成具有层间连接路径的布线结构。第一布线过孔113a和第二布线过孔113b中的每个的材料可以是上述的导电材料。第一布线过孔113a和第二布线过孔113b中的每个可以是填充有导电材料的填充型过孔，或者可以是其中导电材料可以沿着通路孔中的每个的壁形成的共形型过孔。另一方面，根据工艺，相对于截面，第一布线过孔113a和第二布线过孔113b可以具有方向彼此相同的锥形形状，也就是说，上部的宽度大于下部的宽度的锥形形状。当通过相同的镀覆工艺形成第一布线过孔113a和第二布线过孔113b时，第一布线过孔113a可以与第二布线层112b一体化，第二布线过孔113b可以与第三布线层112c一体化。
半导体芯片120可以是在单个芯片中集成数量为数百至数百万个或更多个元件而提供的集成电路(IC)。在这种情况下，例如，IC可以是诸如中央处理器(例如，CPU)、图形处理器(例如，GPU)、现场可编程门阵列(FPGA)、数字信号处理器、密码处理器、微处理器、微控制器等的处理器芯片(更具体地，应用处理器(AP))，但不限于此。例如，IC可以是诸如易失性存储器(例如，DRAM)、非易失性存储器(ROM)、闪存等的存储器芯片，诸如模数转换器、专用IC(ASIC)等的逻辑芯片，或者诸如电源管理IC(PMIC)的另一种类的芯片，或者它们中的一些的组合。
半导体芯片120可以在有效晶圆的基础上形成。在这种情况下，主体121的基体材料可以是硅(Si)、锗(Ge)、砷化镓(GaAs)等。各种电路可以形成在主体121上。连接垫122可以将半导体芯片120电连接到其他组件。连接垫122中的每个的材料可以是诸如铝(Al)、铜(Cu)等的导电材料。使连接垫122敞开的钝化层123可以形成在主体121的有效表面上，并且可以是氧化物层、氮化物层等或者氧化物层和氮化物层的双层。连接垫122的下表面可以通过钝化层123相对于包封剂130的下表面具有台阶。因此，包封剂130可以填充钝化层123与连接结构140之间的空间的至少部分。在这种情况下，可以一定程度上防止包封剂130渗入到连接垫122下表面中的现象。还可以在其他合适的位置进一步设置绝缘层(未示出)等。半导体芯片120可以是裸片(bare die)，并且因此连接垫122可以与连接结构140的连接过孔143物理接触。然而，根据半导体芯片120的种类，还可以在半导体芯片120的有效表面上形成单独的重新分布层(未示出)，并且凸块(未示出)等可以连接到连接垫122。
包封剂130可以保护框架110、半导体芯片120等。包封剂130的包封形式不被特别地限制，而可以是包封剂130围绕框架110和半导体芯片120中的每个的至少部分的形式。例如，包封剂130可以覆盖框架110以及半导体芯片120的无效表面(例如，与形成有连接垫122的有效表面相对的表面，或者没有形成连接垫122的表面)，并且可以填充腔110H的至少部分。包封剂130可以填充腔110H以因此根据特定材料用作粘合剂并减小半导体芯片120的屈曲。
包封剂130的材料可以是例如诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、热固性树脂或热塑性树脂与无机填料混合的树脂或者热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维等的芯材料中的树脂，但不限于此。在一些示例性实施例中，包封剂130的材料可以是诸如半固化片、ABF、FR-4或BT的热固性树脂，或者感光包封剂(PIE)树脂。
如上所述，布线图案132可以形成在包封剂130上并连接到布线结构(具体地，第三布线层112c)。布线过孔133可以贯穿包封剂130的至少部分，并且可以使第三布线层112c(框架110的最上面的布线层)和布线图案132彼此电连接。布线图案132和布线过孔133中的每个的材料可以是上述的导电材料，并且在一些示例性实施例中，可以是诸如铜(Cu)的金属。此外，布线图案132和布线过孔133中的每个可以是包括种子层和镀层的多个导体层。布线图案132可以根据设计执行不同的功能。例如，布线图案132可以包括接地图案、电力图案、信号图案等。相对于截面，布线过孔133也可以具有其上表面的宽度比下表面的宽度大的锥形形状。
连接结构140可以将半导体芯片120的连接垫122重新分布。半导体芯片120的具有各种功能的数十至数百个连接垫122可以通过连接结构140重新分布，并且可以根据功能通过电连接金属170物理连接和/或电连接到外部。
连接结构140可以包括与框架110和半导体芯片120接触的绝缘层141、设置在绝缘层141上的重新分布层142以及贯穿绝缘层141并使连接垫122和重新分布层142彼此连接的过孔143。图9中例举了连接结构140包括三个绝缘层141、三层的重新分布层142和三层的过孔143的情况，但在另一示例性实施例中，连接结构140可以实现为单层或两层，或者可以实现为比三层多的数量的层。
除了上述绝缘材料之外，绝缘层141中的每个的材料还可以是诸如PID树脂的感光绝缘材料。当绝缘层141具有感光性质时，绝缘层141可以形成为具有较小的厚度，并且可以通过光刻工艺更容易地实现连接过孔143的精细节距。在一些示例性实施例中，绝缘层141中的每个可以是包括绝缘树脂和无机填料的感光绝缘层。当绝缘层141为多层时，绝缘层141的材料可以彼此相同，也可以彼此不同。尽管绝缘层141为多层，但是绝缘层141之间的边界也可以是不明显的。
重新分布层142可以用于将连接垫122基本上重新分布，并且可以利用上述导电材料形成。重新分布层142可以根据相应层的设计执行各种功能。例如，重新分布层142可以包括接地图案、电力图案、信号图案等。这里，信号图案可以包括除了接地图案、电力图案等之外的诸如数据信号图案等的各种信号图案，并且可以包括具有各种形状的垫图案。
过孔143可以使连接垫122、形成在不同层上的重新分布层142等彼此电连接，并且可以在半导体封装件100内沿着竖直方向形成电路径(层间电路径)。过孔143中的每个的材料可以是上述导电材料。过孔143中的每个可以完全地填充有导电材料，或者导电材料可以沿着通路孔中的每个的壁形成。另一方面，连接结构140的过孔143中的每个可以具有其方向与框架110的第一布线过孔113a和第二布线过孔113b中的每个的锥形形状相反的锥形形状。也就是说，相对于截面，连接结构140的过孔143中的每个可以具有其上表面的宽度比下表面的宽度小的锥形形状。
第一钝化层150A和第二钝化层150B可以保护连接结构140和布线图案132免受外部物理或化学损坏。第一钝化层150A和第二钝化层150B可以包括上述绝缘材料。在一些示例性实施例中，第一钝化层150A和第二钝化层150B可以包括半固化片、ABF、FR-4、BT、阻焊剂或PID。第一钝化层150A和第二钝化层150B可以具有使重新分布层142和布线图案132的部分区域敞开的开口H。表面处理层132P可以通过镀覆(诸如贵金属镀覆)形成在布线图案132的敞开的区域中。表面处理层132P可以通过例如电解镀金、无电镀镀金、有机可焊性保护剂(OSP)或无电镀锡、无电镀银、无电镀镍/取代镀金、直接浸金(DIG)镀覆、热风整平(HASL)等来形成，但不限于此。
凸块下金属160可以使用诸如金属的导电材料通过金属化方法形成在第一钝化层150A的开口中，但不限于此。电连接金属170的数量、间距、设置形式等没有特别地限制，而可以根据设计细节充分地进行修改。例如，电连接金属170可以根据连接垫122的数量按照数十至数千的数量设置，或者可以按照数十至数千或更多或者数十至数千或更少的数量设置。
电连接金属170可以用于使半导体封装件100物理连接和/或电连接到诸如电子装置的主板的外部设备。电连接金属170可以包括低熔点金属，例如，诸如锡(Sn)-铝(Al)-铜(Cu)等的焊料。电连接金属170可以为单层或多层。例如，所述多层可以包括铜柱和焊料，并且所述单层可以包括锡-银焊料或铜。
虽然例举了电连接金属170具有球形形状的情况，但电连接金属170可以具有具有预定高度的另一结构或形状，诸如焊盘或引脚。因此，可以通过电连接金属170的高度确保绝缘层141的下表面上的预定安装空间。
电连接金属170中的至少一个可以设置在扇出区域中。扇出区域是指除了与半导体芯片120叠置的区域之外(或者，与半导体芯片120叠置的区域的外部)的区域(例如，在沿着半导体芯片120在连接结构140上的堆叠方向与半导体芯片120叠置的区域的外部的区域)。相较于扇入型封装件，扇出型封装件可以具有优异可靠性，可以实现多个输入/输出(I/O)端子，并且可以促进3D互连。此外，相较于球栅阵列(BGA)封装件、栅格阵列(LGA)封装件等，扇出型封装件可以被制造为具有小的厚度并且可以具有价格竞争力。
尽管在图9中未被示出，但执行彼此相同的或不同的功能的多个半导体芯片120可以设置在腔110H中。在一些示例性实施例中，诸如电感器、电容器等的单独的无源组件可以设置在腔110H中。此外，在一些示例性实施例中，可以形成多个腔110H，并且半导体芯片120和/或无源组件可以分别设置在多个腔110H中。可选地，可以在腔110H的壁上形成金属层，以进行散热并阻挡电磁波。
本示例性实施例中使用的散热系统可以进行各种修改。例如，支撑图案和/或散热结合材料的区域和形式可以进行各种修改。
图13是示出根据本公开中的另一示例性实施例的半导体封装件的示意性剖视图。
参照图13，可以理解的是，除了凹部CP不完全穿透包封剂130并且支撑图案132S延伸直至凹部CP的内表面之外，根据本示例性实施例的半导体封装件100A具有与图9至图11示出的结构相似的结构。除非明确地另外描述，否则可以参照对图9至图11中示出的半导体封装件100的相同或相似的组件的描述来理解根据本示例性实施例的组件。
本示例性实施例中使用的凹部CP可以位于与半导体芯片120叠置的区域中，但与之前的示例性实施例不同，可以不完全地穿透包封剂130。凹部CP的底表面可以由包封剂130提供并且可以通过包封剂130与半导体芯片120的上表面间隔开。
本示例性实施例中使用的支撑图案132S可以具有位于包封剂130的上表面上的部分132S1和从部分132S1延伸至凹部CP的内表面的部分132S2。如上所述，支撑图案132S可以遍及相对宽的区域形成。因此，散热结合材料182和支撑图案132S之间可以具有相对宽的连接区域，并且散热结合材料182可以因此通过支撑图案132S更稳定地结合到包封剂130。
在本示例性实施例中，尽管散热结合材料182由于包封剂130(以及，可选地，支撑图案的部分132S2)的存在而不直接连接到或接触半导体芯片120，但是沿着凹部CP的底表面设置的包封剂部分(用虚线指示)可以具有小的厚度，因此散热结合材料182可以有效地接收从半导体芯片120产生的热。
此外，支撑图案132S可以利用具有比散热结合材料182的散热特性更优异的散热特性(例如，超过散热结合材料182的散热特性)的金属(例如，Cu)形成，并且可以设置为遍及宽的区域，以因此用作粘合性改善单元或有效散热单元。
图14是示出根据本公开中的另一示例性实施例的半导体封装件的示意性剖视图。
参照图14，可以理解的是，除了多个通孔TH形成在包封剂130中之外，根据本示例性实施例的半导体封装件100B具有与图9至图11中示出的结构相似的结构。除非明确地另外描述，否则可以参照对图9至图11中示出的半导体封装件100的相同或相似的组件的描述理解根据本示例性实施例的组件。
与之前的示例性实施例不同，根据本示例性实施例的半导体封装件100B可以具有多个凹部，即，多个通孔TH而不是一个凹部CP。多个通孔TH可以布置在包封剂130的与半导体芯片120叠置的区域中。可以理解的是，当在平面中观看时，多个通孔TH布置在行方向和列方向中的每个方向上。
本示例性实施例中使用的多个通孔TH可以形成为连接到或延伸至半导体芯片120的无效表面(例如，与半导体芯片120的有效表面相对的表面)，并且散热结合材料182可以具有覆盖设置在包封剂130的上表面上的支撑图案132S的部分182a和通过多个通孔TH连接到或接触半导体芯片120的无效表面的部分182b。
在本示例性实施例中，散热结合材料182可以如图9中示出的示例性实施例那样通过支撑图案132S稳定地结合到包封剂130，此外，散热结合材料182可以通过多个通孔TH具有与包封剂130的宽的结合区域，并且因此可更稳定地结合到包封剂130。结果，散热元件185可以通过散热结合材料182更稳固地结合到半导体封装件100B。
图15是示出根据本公开中的另一示例性实施例的半导体封装件的示意性剖视图。参照图15，可以理解的是，除了以下结构之外，根据本示例性实施例的半导体封装件100C具有与图9至图11示出的结构相似的结构：包封剂130具有多个通孔TH而不是单个凹部，但多个通孔TH不完全穿透包封剂130，并且支撑图案132S延伸直至各个通孔TH的内表面。除非另外明确地描述，否则可以参照对图9至图11中示出的半导体封装件100的相同或相似的组件的描述理解根据本示例性实施例的组件。
与图14中示出的通孔相似，本示例性实施例中使用的多个通孔TH可以设置在与半导体芯片120叠置的区域中，但与图14中示出的通孔不同，本示例性实施例中使用的多个通孔TH不完全地穿透包封剂130。支撑图案132S可以具有位于包封剂130的上表面上的部分132S1和从部分132S1延伸至各个通孔TH的内表面的部分132S2。
如上所述，散热结合材料182和支撑图案132S之间可以具有相对宽的连接区域，并且散热结合材料182可以因此通过支撑图案132S更稳定地结合到包封剂130。
此外，如在图13中的示例性实施例中一样，尽管散热结合材料182由于包封剂130的存在不直接连接到或接触半导体芯片120，但是设置到通孔TH的底表面的包封剂部分(用虚线指示)可以具有小的厚度，并且支撑图案132S利用具有比散热结合材料182的散热特性更优异的散热特性的金属(例如，Cu)形成，散热结合材料182可以因此有效地散发从半导体芯片120产生的热。
图16和图17是示出根据本公开中的各种示例性实施例的半导体封装件的示意性剖视图。
参照图16，可以理解的是，除了框架110的布线结构的形式之外，根据本示例性实施例的半导体封装件100D具有与图9至图11中示出的结构相似的结构。除非另外明确地描述，否则可以参照对图9至图11中示出的半导体封装件100的相同或相似的组件的描述理解根据本示例性实施例的组件。
本示例性实施例中使用的框架110可以具有与上述框架110的结构不同的结构，因此可以修改框架110的布线结构。详细地，框架110可以包括第一绝缘层111a、设置在第一绝缘层111a的一个表面上的第一布线层112a、设置在第一绝缘层111a的另一表面上的第二布线层112b、设置在第一绝缘层111a的所述一个表面上并覆盖第一布线层112a的至少部分的第二绝缘层111b、设置在第二绝缘层111b的与第二绝缘层111b的嵌有第一布线层112a的一个表面相对的另一表面上的第三布线层112c、设置在第一绝缘层111a的所述另一表面上并覆盖第二布线层112b的至少部分的第三绝缘层111c以及设置在第三绝缘层111c的与第三绝缘层111c的嵌有第二布线层112b的一个表面相对的另一表面上的第四布线层112d。第一布线过孔113a贯穿第一绝缘层111a并使第一布线层112a和第二布线层112b彼此电连接，第二布线过孔113b贯穿第二绝缘层111b并使第一布线层112a和第三布线层112c彼此电连接，并且第三布线过孔113c贯穿第三绝缘层111c并使第二布线层112b和第四布线层112d彼此电连接。因为本示例性实施例中使用的框架110具有更多数量的布线层112a、112b、112c和112d，所以可以进一步简化连接结构140的重新分布层142。
第一绝缘层111a可以具有比第二绝缘层111b的厚度和第三绝缘层111c的厚度大的厚度。为了保持刚性，第一绝缘层111a可以基本上相对厚，并且可以引入第二绝缘层111b和第三绝缘层111c以形成更多数量的布线层112c和112d。第一绝缘层111a可以包括与第二绝缘层111b的绝缘材料和第三绝缘层111c的绝缘材料不同的绝缘材料。例如，第一绝缘层111a可以是例如包括诸如玻璃纤维、无机填料的芯材料和绝缘树脂的半固化片，并且第二绝缘层111b和第三绝缘层111c可以是包括无机填料和绝缘树脂的ABF或PID。然而，第一绝缘层111a的材料以及第二绝缘层111b的材料和第三绝缘层111c的材料不限于此。相似地，贯穿第一绝缘层111a的第一布线过孔113a的直径可以比分别贯穿第二绝缘层111b和第三绝缘层111c的第二布线过孔113b和第三布线过孔113c的直径大。此外，第一布线过孔113a可以具有沙漏形形状或圆柱形形状，而第二布线过孔113b和第三布线过孔113c可以具有其方向彼此相反的锥形形状。第一布线层112a、第二布线层112b、第三布线层112c和第四布线层112d的厚度可以比连接结构140的重新分布层142的厚度大。
参照图17，可以理解的是，除了不包括与框架相关的组件(布线结构、布线图案等)之外，根据本示例性实施例的半导体封装件100E具有与图9至图11中示出的结构相似的结构。除非另外明确地描述，否则可以参照对图9至图11中示出的半导体封装件100的相同或相似的组件的描述理解根据本示例性实施例的组件。
根据本示例性实施例的半导体封装件100E不使用框架，并且包封剂130可以设置在连接结构140的第一表面140A上以包封半导体芯片120。在一些示例性实施例中，半导体封装件100E可以被构造为包括连接到连接结构140的重新分布层并沿竖直方向贯穿包封剂的电路径(例如，金属柱等)。
与图9中示出的示例性实施例相似，在本示例性实施例中使用的散热系统可以包括部分地嵌在包封剂130中的散热结合材料182和利用散热结合材料182结合到包封剂130的散热元件185。此外，还可以包括设置在包封剂130的上表面的部分区域上的支撑图案132S。
散热结合材料182可以包括嵌在包封剂130的与半导体芯片120叠置的区域中的部分182b以及从嵌入的部分182b延伸并设置在包封剂130的上表面上的部分182a。散热元件185可以设置在包封剂130的上表面上，以覆盖散热结合材料182。
按照这样的布置，本示例性实施例中使用的散热结合材料182可以用作将散热元件185和包封剂130彼此结合的单元以及用于在散热元件185和半导体芯片120之间提供散热路径。此外，支撑图案132S可以用作增强散热结合材料182与包封剂130之间的结合强度的单元。
如以上所阐述的，根据本公开中的示例性实施例，可以提供一种散热特性优异并且可以牢固地保持散热元件以改善可靠性的半导体封装件。
尽管以上已经示出和描述了示例性实施例，但是本领域技术人员将明显的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可以作出修改和变形。

Claims (20)

1.一种半导体封装件，所述半导体封装件包括：
连接结构，具有彼此相对的第一表面和第二表面并且包括重新分布层；
半导体芯片，设置在所述连接结构的所述第一表面上并且具有连接到所述重新分布层的连接垫；
包封剂，设置在所述连接结构的所述第一表面上并且覆盖所述半导体芯片；
支撑图案，设置在所述包封剂的上表面的一部分上；
散热结合材料，具有在与所述半导体芯片叠置的区域中嵌入在所述包封剂中的部分并且延伸至所述包封剂的所述上表面以覆盖所述支撑图案；以及
散热元件，通过所述散热结合材料结合到所述包封剂的所述上表面。
2.根据权利要求1所述的半导体封装件，其中，所述散热结合材料的嵌入的所述部分穿透所述包封剂并且接触所述半导体芯片。
3.根据权利要求1所述的半导体封装件，其中，所述散热结合材料的嵌入的所述部分通过所述包封剂与所述半导体芯片间隔开。
4.根据权利要求3所述的半导体封装件，其中，所述支撑图案在所述散热结合材料的嵌入的所述部分与所述包封剂之间延伸。
5.根据权利要求1所述的半导体封装件，其中，所述散热结合材料的嵌入的所述部分包括填充在形成于所述包封剂中的多个通孔中的部分。
6.根据权利要求5所述的半导体封装件，其中，所述散热结合材料的嵌入的所述部分通过所述多个通孔接触所述半导体芯片。
7.根据权利要求1所述的半导体封装件，其中，所述散热元件设置在所述包封剂的所述上表面上以覆盖所述散热结合材料。
8.根据权利要求1所述的半导体封装件，其中，所述散热结合材料包括与所述支撑图案的金属不同的低熔点金属。
9.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：
框架，设置在所述连接结构的所述第一表面上并且具有设置有所述半导体芯片的腔。
10.根据权利要求9所述的半导体封装件，其中，所述包封剂覆盖所述框架的上表面，并且所述半导体封装件还包括设置在所述包封剂上的布线图案，并且
其中，所述框架还包括使所述布线图案和所述重新分布层电连接的布线结构。
11.根据权利要求10所述的半导体封装件，其中，所述支撑图案包括与所述布线图案相同的金属。
12.一种半导体封装件，所述半导体封装件包括：
半导体芯片，具有有效表面和与所述有效表面相对的无效表面，所述有效表面上设置有连接垫；
连接结构，设置在所述半导体芯片的所述有效表面上并且包括电连接到所述连接垫的重新分布层；
包封剂，覆盖所述半导体芯片的所述无效表面并且在所述包封剂的上表面中在与所述半导体芯片叠置的区域中具有凹部；
支撑图案，设置在所述包封剂的所述上表面的位于与所述凹部相邻的至少一个区域上；
散热结合材料，设置在所述凹部中，并且延伸至所述包封剂的所述上表面以覆盖所述支撑图案；以及
散热元件，设置在所述包封剂的所述上表面上，以覆盖所述散热结合材料并且通过所述散热结合材料结合到所述包封剂。
13.根据权利要求12所述的半导体封装件，其中，所述凹部的底表面通过所述包封剂提供。
14.根据权利要求13所述的半导体封装件，其中，所述支撑图案延伸至所述凹部的内表面。
15.根据权利要求12所述的半导体封装件，其中，所述包封剂的所述凹部延伸至所述半导体芯片的所述无效表面，并且
所述散热结合材料接触所述半导体芯片的所述无效表面。
16.根据权利要求12所述的半导体封装件，其中，所述支撑图案设置为环状结构，所述环状结构在所述包封剂的所述上表面上围绕所述凹部。
17.一种半导体封装件，所述半导体封装件包括：
半导体芯片，具有有效表面和与所述有效表面相对的第二表面，在所述有效表面上具有连接垫；
包封剂，接触所述半导体芯片并且在所述包封剂的背离所述半导体芯片的所述第二表面的表面中具有与半导体芯片叠置的开口；
支撑图案，与所述开口相邻地设置在所述包封剂的背离所述半导体芯片的所述表面上；
结合材料，设置在所述包封剂的所述开口中并且覆盖所述支撑图案的与所述开口相邻的至少一部分；以及
散热元件，设置在所述结合材料上以与所述开口叠置。
18.根据权利要求17所述的半导体封装件，其中，所述结合材料通过所述包封剂的所述开口接触所述半导体芯片的所述第二表面。
19.根据权利要求17所述的半导体封装件，其中，所述包封剂包括与所述半导体芯片叠置的多个开口，并且
所述结合材料设置在所述包封剂的所述多个开口中的每个开口中。
20.根据权利要求17所述的半导体封装件，其中，所述支撑图案延伸到所述包封剂的所述表面中的所述开口中，并且
所述开口与所述包封剂的在与所述半导体芯片叠置的位置中具有减小的厚度的部分相对应。
CN201911074804.5A 2018-11-06 2019-11-06 半导体封装件 Active CN111146159B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0135128 2018-11-06
KR1020180135128A KR102554690B1 (ko) 2018-11-06 2018-11-06 반도체 패키지

Publications (2)

Publication Number Publication Date
CN111146159A CN111146159A (zh) 2020-05-12
CN111146159B true CN111146159B (zh) 2024-04-30

Family

ID=70458950

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911074804.5A Active CN111146159B (zh) 2018-11-06 2019-11-06 半导体封装件

Country Status (3)

Country Link
US (1) US11049815B2 (zh)
KR (1) KR102554690B1 (zh)
CN (1) CN111146159B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200335443A1 (en) * 2019-04-17 2020-10-22 Intel Corporation Coreless architecture and processing strategy for emib-based substrates with high accuracy and high density
US11171127B2 (en) * 2019-08-02 2021-11-09 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and method of manufacturing semiconductor device
KR102566363B1 (ko) * 2020-06-16 2023-08-10 주하이 엑세스 세미컨덕터 컴퍼니., 리미티드 방열 겸 전자기 차폐 임베디드 패키징 구조의 제조방법
CN112164677A (zh) * 2020-08-25 2021-01-01 珠海越亚半导体股份有限公司 一种线路预排布散热嵌埋封装结构及其制造方法
US11515225B2 (en) * 2020-09-10 2022-11-29 Rockwell Collins, Inc. Reconstituted wafer including mold material with recessed conductive feature
US11641720B2 (en) * 2020-09-18 2023-05-02 Unimicron Technology Corp. Circuit board and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014086598A (ja) * 2012-10-24 2014-05-12 Hitachi Chemical Co Ltd 半導体装置の製造方法、半導体装置、及び感光性樹脂組成物
CN108257926A (zh) * 2016-12-28 2018-07-06 三星电机株式会社 扇出型半导体封装模块

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7598123B2 (en) * 2007-03-02 2009-10-06 Semiconductor Components Industries, L.L.C. Semiconductor component and method of manufacture
US20100167471A1 (en) * 2008-12-30 2010-07-01 Stmicroelectronics Asia Pacific Pte. Ltd. Reducing warpage for fan-out wafer level packaging
JP5437179B2 (ja) * 2010-06-29 2014-03-12 新光電気工業株式会社 半導体パッケージ及びその製造方法
US20120104591A1 (en) * 2010-10-29 2012-05-03 Conexant Systems, Inc. Systems and methods for improved heat dissipation in semiconductor packages
KR102265243B1 (ko) * 2015-01-08 2021-06-17 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9875970B2 (en) * 2016-04-25 2018-01-23 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR102052900B1 (ko) * 2016-10-04 2019-12-06 삼성전자주식회사 팬-아웃 반도체 패키지
US10347574B2 (en) * 2017-09-28 2019-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packages

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014086598A (ja) * 2012-10-24 2014-05-12 Hitachi Chemical Co Ltd 半導体装置の製造方法、半導体装置、及び感光性樹脂組成物
CN108257926A (zh) * 2016-12-28 2018-07-06 三星电机株式会社 扇出型半导体封装模块

Also Published As

Publication number Publication date
CN111146159A (zh) 2020-05-12
US11049815B2 (en) 2021-06-29
KR102554690B1 (ko) 2023-07-13
KR20200052040A (ko) 2020-05-14
US20200144192A1 (en) 2020-05-07

Similar Documents

Publication Publication Date Title
CN109755191B (zh) 扇出型半导体封装件
US11195790B2 (en) Fan-out semiconductor package
TWI651818B (zh) 扇出型半導體封裝
CN110867417B (zh) 半导体封装件
CN111146159B (zh) 半导体封装件
TWI673833B (zh) 扇出型半導體封裝
TWI669803B (zh) 扇出型半導體封裝
CN111048484B (zh) 半导体封装件
CN109509726B (zh) 扇出型半导体封装件
US10804215B2 (en) Semiconductor package
TWI702697B (zh) 半導體封裝
TW202038395A (zh) 天線模組
TW201919167A (zh) 扇出型半導體封裝
CN111146095A (zh) 半导体封装件及板组件
CN111081650A (zh) 扇出型半导体封装件
CN111755426B (zh) 半导体封装件
CN111341733B (zh) 扇出型半导体封装件
CN111326485B (zh) 半导体封装件和连接结构
US11205631B2 (en) Semiconductor package including multiple semiconductor chips
US11043446B2 (en) Semiconductor package
TW201807782A (zh) 扇出型半導體封裝
TW202101700A (zh) 半導體封裝
US11646241B2 (en) Semiconductor package
CN111199937B (zh) 半导体封装件
CN111223828B (zh) 半导体封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant