TW202038395A - 天線模組 - Google Patents

天線模組 Download PDF

Info

Publication number
TW202038395A
TW202038395A TW108119672A TW108119672A TW202038395A TW 202038395 A TW202038395 A TW 202038395A TW 108119672 A TW108119672 A TW 108119672A TW 108119672 A TW108119672 A TW 108119672A TW 202038395 A TW202038395 A TW 202038395A
Authority
TW
Taiwan
Prior art keywords
layer
frame
disposed
connection
layers
Prior art date
Application number
TW108119672A
Other languages
English (en)
Other versions
TWI789527B (zh
Inventor
金斗一
蘇源煜
許榮植
孔正喆
Original Assignee
南韓商三星電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電機股份有限公司 filed Critical 南韓商三星電機股份有限公司
Publication of TW202038395A publication Critical patent/TW202038395A/zh
Application granted granted Critical
Publication of TWI789527B publication Critical patent/TWI789527B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/02—Casings
    • H01F27/027—Casings specially adapted for combination of signal type inductors or transformers with electronic circuits, e.g. mounting on printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/48—Earthing means; Earth screens; Counterpoises
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/526—Electromagnetic shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/83129—Shape or position of the other item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Details Of Aerials (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

一種天線模組包括：天線基板；第一半導體封裝，配置於天線基板上，包括包含電性連接至天線基板的一或多個第一重佈線層的第一連接構件以及配置於第一連接構件上的第一半導體晶片；以及第二半導體封裝，配置在天線基板上至與第一半導體封裝間隔開，包括包含電性連接至天線基板的一或多個第二重佈線層的第二連接構件以及配置於第二連接構件上的第二半導體晶片。第一半導體晶片與第二半導體晶片是不同類型的半導體晶片。

Description

天線模組
本揭露是有關於一種天線模組。
近來，已研究了包括第五代（fifth generation，5G）通訊的毫米波（millimeter wave，mmWave）通訊，且已對能夠平穩地實施毫米波通訊的天線模組的商業化進行了研究。
傳統上，提供毫米波通訊環境的天線模組使用以下結構，其中積體電路（integrated circuit，IC）及天線配置於板上且藉由同軸纜線彼此連接，從而以高頻率提供高水準的天線效能（例如，傳輸及接收速率、增益、方向性等）。
然而，此種結構可能導致天線佈局空間的不足、天線形狀的自由度受到限制、天線與積體電路之間的干擾增加以及天線模組的尺寸/成本增加。
本揭露的態樣是提供一種其中天線與半導體晶片之間的訊號通路被縮短且天線形狀方面的自由度高的天線模組。
根據本揭露的態樣，包括第一半導體晶片的第一半導體封裝與包括第二半導體晶片的第二半導體封裝安裝在天線基板上至彼此間隔開。
舉例而言，一種天線模組包括：天線基板，包括核心層、配置於所述核心層的頂表面上的一或多個上配線層以及配置於所述核心層的底表面上的一或多個下配線層；第一半導體封裝，配置於所述天線基板上，包括包含電性連接至所述天線基板的一或多個第一重佈線層的第一連接構件以及配置於所述第一連接構件上的第一半導體晶片；以及第二半導體封裝，配置在所述天線基板上至與所述第一半導體封裝間隔開，包括包含電性連接至所述天線基板的一或多個第二重佈線層的第二連接構件以及配置於所述第二連接構件上的第二半導體晶片。所述第一半導體晶片與所述第二半導體晶片是不同類型的半導體晶片。
在下文中，將參照附圖闡述本揭露的實施例如下。電子裝置
圖1為示出電子裝置系統的實例的方塊示意圖。
參照圖1，電子裝置1000中可容置主板1010。主板1010可包括物理連接至或電性連接至主板1010的晶片相關組件1020、網路相關組件1030、其他組件1040等。該些組件可連接至以下將闡述的其他組件以形成各種訊號線1090。
晶片相關組件1020可包括：記憶體晶片，例如揮發性記憶體（例如，動態隨機存取記憶體（dynamic random access memory，DRAM））、非揮發性記憶體（例如，唯讀記憶體（read only memory，ROM））、快閃記憶體等；應用處理器晶片，例如中央處理器（例如，中央處理單元（central processing unit，CPU））、圖形處理器（例如，圖形處理單元（graphics processing unit，GPU））、數位訊號處理器、密碼處理器（cryptographic processor）、微處理器、微控制器等；以及邏輯晶片，例如類比至數位轉換器（analog-to-digital converter，ADC）、應用專用積體電路（application-specific integrated circuit，ASIC）等。然而，晶片相關組件1020並非僅限於此，而是亦可包括其他類型的晶片相關組件。另外，晶片相關組件1020可彼此組合。
網路相關組件1030可包括例如以下協定：無線保真（wireless fidelity，Wi-Fi）（電氣及電子工程師學會（Institute of Electrical And Electronics Engineers，IEEE）802.11家族等）、全球互通微波存取（worldwide interoperability for microwave access，WiMAX）（IEEE 802.16家族等）、IEEE 802.20、長期演進（long term evolution，LTE）、僅支援資料的演進（evolution data only，Ev-DO）、高速封包存取+（high speed packet access +，HSPA+）、高速下行封包存取+（high speed downlink packet access +，HSDPA+）、高速上行封包存取+（high speed uplink packet access +，HSUPA+）、增強型資料GSM環境（enhanced data GSM environment，EDGE）、全球行動通訊系統（global system for mobile communications，GSM）、全球定位系統（global positioning system，GPS）、通用封包無線電服務（general packet radio service，GPRS）、分碼多重存取（code division multiple access，CDMA）、分時多重存取（time division multiple access，TDMA）、數位增強型無線電訊（digital enhanced cordless telecommunications，DECT）、藍芽、3G協定、4G協定及5G協定以及繼上述協定之後指定的任何其他無線協定及有線協定。然而，網路相關組件1030並非僅限於此，而是亦可包括多種其他無線標準或協定或者有線標準或協定。另外，網路相關組件1030可與上文所闡述的晶片相關組件1020一起彼此組合。
其他組件1040可包括高頻電感器、鐵氧體電感器（ferrite inductor）、功率電感器（power inductor）、鐵氧體珠粒（ferrite beads）、低溫共燒陶瓷（low temperature co-fired ceramic，LTCC）、電磁干擾（electromagnetic interference，EMI）濾波器、多層陶瓷電容器（multilayer ceramic capacitor，MLCC）等。然而，其他組件1040並非僅限於此，而是亦可包括用於各種其他目的的被動組件等。另外，其他組件1040可與上文所闡述的晶片相關組件1020或網路相關組件1030一起彼此組合。
端視電子裝置1000的類型，電子裝置1000可包括可物理連接至或電性連接至主板1010的其他組件，或可不物理連接至或不電性連接至主板1010的其他組件。該些其他組件可包括例如照相機1050、天線1060、顯示器1070、電池1080、音訊編解碼器（圖中未示出）、視訊編解碼器（圖中未示出）、功率放大器（圖中未示出）、羅盤（圖中未示出）、加速度計（圖中未示出）、陀螺儀（圖中未示出）、揚聲器（圖中未示出）、大容量儲存單元（例如硬碟驅動機）（圖中未示出）、光碟（compact disk，CD）驅動機（圖中未示出）、數位多功能光碟（digital versatile disk，DVD）驅動機（圖中未示出）等。然而，該些其他組件並非僅限於此，而是端視電子裝置1000的類型等亦可包括用於各種目的的其他組件。
電子裝置1000可為智慧型電話、個人數位助理（personal digital assistant，PDA）、數位攝影機、數位照相機（digital still camera）、網路系統、電腦、監視器、平板個人電腦、膝上型個人電腦、隨身型易網機個人電腦（netbook PC）、電視、視訊遊戲機（video game machine）、智慧型手錶、汽車組件等。然而，電子裝置1000並非僅限於此，而是可為處理資料的任何其他電子裝置。
圖2為示出電子裝置的實例的立體示意圖。
參照圖2，半導體封裝可於上文所述的各種電子裝置1000中用於各種目的。舉例而言，母板1110可容置於智慧型電話1100的本體1101中，且各種電子組件1120可物理連接至或電性連接至母板1110。另外，可物理連接至或電性連接至母板1110或可不物理連接至或不電性連接至母板1110的其他組件（例如照相機模組1130）可容置於本體1101中。電子組件1120中的一些電子組件可為晶片相關組件，例如半導體封裝1121，但不限於此。所述電子裝置不必受限於智慧型電話1100，而是可為如上所述的其他電子裝置。半導體封裝
一般而言，在半導體晶片中整合有許多精密的電路。然而，半導體晶片自身可能無法充當已完成的半導體產品，且可能因外部物理或化學影響而受損。因此，半導體晶片可能無法單獨使用，但可進行封裝且在電子裝置等中以封裝狀態使用。
此處，由於半導體晶片與電子裝置的主板之間存在電性連接方面的電路寬度差異，因而需要半導體封裝。詳言之，半導體晶片的連接墊的尺寸及半導體晶片的連接墊之間的間隔極為精密，但電子裝置中所使用的主板的組件安裝墊的尺寸及主板的組件安裝墊之間的間隔顯著大於半導體晶片的連接墊的尺寸及間隔。因此，可能難以將半導體晶片直接安裝於主板上，而需要用於緩衝半導體晶片與主板之間的電路寬度差異的封裝技術。
端視半導體封裝的結構及目的而定，藉由封裝技術所製造的半導體封裝可分類為扇入型半導體封裝或扇出型半導體封裝。
將在下文中參照圖式更詳細地闡述扇入型半導體封裝及扇出型半導體封裝。扇入型半導體封裝
圖3A及圖3B為示出扇入型半導體封裝在封裝前及封裝後狀態的剖面示意圖。
圖4為示出扇入型半導體封裝的封裝製程的剖面示意圖。
參照圖3A至圖4，半導體晶片2220可例如是處於裸露狀態下的積體電路（IC），半導體晶片2220包括：本體2221，包含矽（Si）、鍺（Ge）、砷化鎵（GaAs）等；連接墊2222，形成於本體2221的一個表面上且包含例如鋁（Al）等導電材料；以及鈍化層2223，其例如是氧化物層、氮化物層等，且形成於本體2221的一個表面上且覆蓋連接墊2222的至少部分。在此種情形中，由於連接墊2222可為顯著小的，因此可能難以將積體電路（IC）安裝於中級印刷電路板（printed circuit board，PCB）上以及電子裝置的主板等上。
因此，可端視半導體晶片2220的尺寸，在半導體晶片2220上形成連接構件2240以對連接墊2222進行重佈線。連接構件2240可藉由以下步驟來形成：利用例如感光成像介電（photoimagable dielectric，PID）樹脂等絕緣材料在半導體晶片2220上形成絕緣層2241，形成敞開連接墊2222的通孔孔洞2243h，並接著形成配線圖案2242及通孔2243。接著，可形成保護連接構件2240的鈍化層2250，可形成開口2251，且可形成凸塊下金屬層2260等。亦即，可藉由一系列製程來製造包括例如半導體晶片2220、連接構件2240、鈍化層2250及凸塊下金屬層2260的扇入型半導體封裝2200。
如上所述，扇入型半導體封裝可具有半導體晶片的所有連接墊（例如輸入/輸出（input/output，I/O）端子）均配置於半導體晶片內的一種封裝形式，且可具有優異的電性特性並可以低成本進行生產。因此，已以扇入型半導體封裝的形式製造安裝於智慧型電話中的諸多元件。詳言之，已開發出安裝於智慧型電話中的諸多元件以進行快速的訊號傳輸並同時具有緊湊的尺寸。
然而，由於扇入型半導體封裝中的所有輸入/輸出端子均需要配置在半導體晶片內，因此扇入型半導體封裝具有顯著的空間限制。因此，難以將此結構應用於具有大量輸入/輸出端子的半導體晶片或具有緊湊尺寸的半導體晶片。另外，由於上述缺點，扇入型半導體封裝可能無法在電子裝置的主板上直接安裝並使用。原因在於，即使藉由重佈線製程增大半導體晶片的輸入/輸出端子的尺寸及半導體晶片的輸入/輸出端子之間的間隔，半導體晶片的輸入/輸出端子的尺寸及半導體晶片的輸入/輸出端子之間的間隔仍不足以使扇入型半導體封裝直接安裝於電子裝置的主板上。
圖5為示出扇入型半導體封裝安裝於球柵陣列（ball grid array，BGA）基板上且最終安裝於電子裝置的主板上之情形的剖面示意圖。
圖6為示出扇入型半導體封裝嵌入球柵陣列基板中且最終安裝於電子裝置的主板上之情形的剖面示意圖。
參照圖5及圖6，在扇入型半導體封裝2200中，半導體晶片2220的連接墊2222（亦即，輸入/輸出端子）可經由球柵陣列基板2301進行重佈線，且扇入型半導體封裝2200可在其安裝於球柵陣列基板2301上的狀態下最終安裝於電子裝置的主板2500上。在此種情形中，可藉由底部填充樹脂2280等來固定焊球2270等，且半導體晶片2220的外側面可以模製材料2290等覆蓋。或者，扇入型半導體封裝2200可嵌入單獨的球柵陣列基板2302中，半導體晶片2220的連接墊2222（亦即，輸入/輸出端子）可在扇入型半導體封裝2200嵌入球柵陣列基板2302中的狀態下，由球柵陣列基板2302進行重佈線，且扇入型半導體封裝2200可最終安裝於電子裝置的主板2500上。
如上所述，可能難以在電子裝置的主板上直接安裝並使用扇入型半導體封裝。因此，扇入型半導體封裝可安裝於單獨的球柵陣列基板上，並接著藉由封裝製程安裝於電子裝置的主板上，或者扇入型半導體封裝可在扇入型半導體封裝嵌入球柵陣列基板中的狀態下在電子裝置的主板上安裝並使用。扇出型半導體封裝
圖7為示出扇出型半導體封裝的剖面示意圖。
參照圖7，在扇出型半導體封裝2100中，舉例而言，半導體晶片2120的外側面可由包封體2130保護，且半導體晶片2120的連接墊2122可藉由連接構件2140而朝半導體晶片2120之外進行重佈線。在此種情形中，可在連接構件2140上進一步形成鈍化層2150，且可在鈍化層2150的開口中進一步形成凸塊下金屬層2160。可在凸塊下金屬層2160上進一步形成焊球2170。半導體晶片2120可為包括本體2121、連接墊2122、鈍化層（圖中未示出）等的積體電路（IC）。連接構件2140可包括絕緣層2141、形成於絕緣層2141上的重佈線層2142以及將連接墊2122與重佈線層2142彼此電性連接的通孔2143。
如上所述，扇出型半導體封裝可具有其中半導體晶片的輸入/輸出端子藉由形成於半導體晶片上的連接構件朝半導體晶片之外進行重佈線並配置的一種形式。如上所述，在扇入型半導體封裝中，半導體晶片的所有輸入/輸出端子都需要配置於半導體晶片內。因此，當半導體晶片的尺寸減小時，需減小球的尺寸及節距，進而使得標準化球佈局（standardized ball layout）可能無法在扇入型半導體封裝中使用。另一方面，扇出型半導體封裝具有如上所述的其中半導體晶片的輸入/輸出端子藉由形成於半導體晶片上的連接構件朝半導體晶片之外進行重佈線並配置的形式。因此，即使在半導體晶片的尺寸減小的情形中，標準化球佈局亦可照樣用於扇出型半導體封裝中，使得扇出型半導體封裝無需使用單獨的BGA基板即可安裝於電子裝置的主板上，如下所述。
圖8為示出扇出型半導體封裝安裝於電子裝置的主板上之情形的剖面示意圖。
參照圖8，扇出型半導體封裝2100可經由焊球2170等安裝於電子裝置的主板2500上。亦即，如上所述，扇出型半導體封裝2100包括連接構件2140，連接構件2140形成於半導體晶片2120上且能夠將連接墊2122重佈線至半導體晶片2120的尺寸之外的扇出區域，進而使得標準化球佈局可照樣在扇出型半導體封裝2100中使用。因此，扇出型半導體封裝2100無需使用單獨的球柵陣列基板等即可安裝於電子裝置的主板2500上。
如上所述，由於扇出型半導體封裝無需使用單獨的BGA基板即可安裝於電子裝置的主板上，因此扇出型半導體封裝可被實施成具有較使用BGA基板的扇入型半導體封裝的厚度小的厚度。因此，可使扇出型半導體封裝小型化且薄化。另外，扇出型電子組件封裝具有優異的熱特性及電性特性，使得扇出型電子組件封裝尤其適合用於行動產品。因此，扇出型電子組件封裝可以較使用印刷電路板（PCB）的一般疊層封裝（package-on-package，POP）類型的形式更緊湊的形式實施，且可解決因翹曲（warpage）現象出現而產生的問題。
同時，扇出型半導體封裝指一種封裝技術，如上所述用於將半導體晶片安裝於電子裝置的主板等上且保護半導體晶片免受外部影響，且其是與例如BGA基板等印刷電路板（PCB）的概念不同的概念，印刷電路板具有與扇出型半導體封裝的規格、目的等不同的規格、目的等，且有扇入型半導體封裝嵌入其中。天線模組
圖9為示出天線模組的實例的剖面示意圖，且圖10為示出各種類型的天線基板的平面圖。
參照圖9，根據例示性實施例的天線模組600A包括：天線基板100A，包括核心層111a、配置於核心層111a的頂表面上的一或多個上配線層112a以及配置於核心層111a的底表面上的一或多個下配線層112b；第一半導體封裝200A，配置於天線基板100A上，包括包含電性連接至天線基板100A的一或多個第一重佈線層242的第一連接構件240以及配置於第一連接構件240上的第一半導體晶片220；以及第二半導體封裝300A，配置在天線基板100A上至與第一半導體封裝200A間隔開，包括包含電性連接至天線基板100A的一或多個第二重佈線層342的第二連接構件340以及配置於第二連接構件340上的第二半導體晶片320。第一半導體晶片220與第二半導體晶片320是不同類型的半導體晶片，且可藉由下配線層112b彼此電性連接。
當將被配置成實施包括第五代（5G）通訊的毫米波（mmWave）通訊的天線模組應用於例如智慧型電話等行動裝置時，需要決定天線模組的設計的天線形狀以及以各種方式設計天線形狀的高自由度以確保天線模組在套件（set）中的配置自由度。
因此，在天線模組600A中，針對各組封裝有各種類型的半導體晶片220及半導體晶片320以及被動組件325的第一半導體封裝200A及第二半導體封裝300A利用表面安裝技術（surface mount technology，SMT）來安裝。舉例而言，由於安裝於天線基板100A上的封裝可端視天線基板100A的形狀來劃分以進行適當地配置，因此可確保天線基板100A的形狀的自由度。因此，可在套件中確保天線模組的配置自由度。
天線模組600A可包括電性連接金屬270-1及電性連接金屬270-2，以用於形成與外部基板（例如，主板等）的電性連接。舉例而言，第一半導體封裝200A及第二半導體封裝300A可包括多個第一電性連接金屬270-1及第二電性連接金屬270-2。所述多個第一電性連接金屬270-1具有面對天線基板100A的底表面的第一表面以及與第一表面相對的第二表面，分別配置於第一半導體封裝200A及第二半導體封裝300A的第一表面上，且電性連接至第一重佈線層242、第二重佈線層342及天線基板100A的下配線層112b。第二電性連接金屬270-2配置於各別的第一半導體封裝200A及第二半導體封裝300A上，且電性連接至背側配線層232及背側金屬層234。
在下文中，將參照所附圖式詳細地闡述天線模組600A的組件。天線基板
天線基板100A是可在其中實施毫米波/5G天線的區域，且包括天線圖案112A及接地圖案112G。更具體而言，天線基板100A包括核心層111a、絕緣層111b、鈍化層111c、配線層112及連接通孔層113。天線基板100A可具有絕緣層111b積層至基於核心層111a的兩側的形狀。在此種情形中，分別配置於核心層111a上方及下方的上配線層112a及下配線層112b可配置於核心層111a及各別的絕緣層111b上。配線層112可藉由貫穿核心層111a及各別的絕緣層111b的連接通孔層113彼此電性連接。
配線層112的天線圖案112A可配置於核心層111a的頂表面上，且配線層112的接地圖案112G可配置於核心層111a的底表面上。天線圖案112A可分別配置於積層至核心層111a的上側的絕緣層111b上。分別配置於積層至核心層111a上側的絕緣層111b上的天線圖案112A可配置於彼此正上方及正下方，以便彼此耦合。舉例而言，可形成電容。然而，天線圖案112A的配置可端視天線的類型而變化。根據需要，絕緣層111b可僅積層至核心層111a的下側。在此種情形中，可省略配置於積層至核心層111a上側的絕緣層111b上的天線圖案1112A。
配置於核心層111a的頂表面上的天線圖案112A可藉由配線層112的饋送圖案112F以及連接通孔層113的饋送圖案113F電性連接及/或訊號連接至半導體晶片221及半導體晶片222中的至少一者。接地圖案112G可藉由配線層112的另一接地圖案及連接通孔層113的用於接地的連接通孔電性連接至半導體晶片221及222中的至少一者以及電子組件300。核心層111a配置於天線圖案112A與接地圖案112G之間，以使在單一複雜模組中無論外部環境的變化如何均可穩定地確保天線與接地表面之間的距離，以維持天線的輻射特性。此外，可藉由適當地使用核心層111a的介電常數Dk來使天線基板100A小型化以減小天線模組500A的尺寸。因此，可減小整個模組結構以提高空間效率並達成成本降低。
核心層111a的材料可為絕緣材料。絕緣材料可為：熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；將熱固性樹脂或熱塑性樹脂與例如無機填料等加強材料混合或者與無機填料一起浸漬於例如玻璃纖維（或玻璃布或玻璃纖維布）等核心材料中的樹脂，例如預浸體。然而，核心層111a的材料不限於樹脂材料，而是可為玻璃板或陶瓷板。核心層111a的厚度可大於絕緣層111b中的每一者的厚度，以確保天線圖案112A與接地圖案112G之間足夠的距離。
絕緣層111b的材料可為絕緣材料。絕緣材料可為：熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；將熱固性樹脂或熱塑性樹脂與例如無機填料等加強材料混合的樹脂，例如味之素構成膜（Ajinomoto Build-up Film，ABF）。然而，絕緣材料不限於此，且可為感光成像介電質（PID）。即使各絕緣層111b的材料相同，絕緣層111b之間的邊界亦可為明顯的。
鈍化層111c可配置於天線基板100A的最外層上以保護天線基板100A中的組件。鈍化層111c中的每一者亦可包含絕緣材料。絕緣材料可例如為ABF等，但不限於此。可在上鈍化層111c中形成未示出的開口，以使配線層112的至少部分被暴露出以將配線層112電性連接至電子組件300及/或連接件410。
配線層112包括實質上實施毫米波/5G天線等的天線圖案112A，且可包括其他接地圖案112G、饋送圖案112F等。天線圖案112A可端視天線圖案112A的配置及形狀而為偶極天線、塊狀天線等。接地圖案112G可具有接地平面的形狀。天線圖案112A的周邊可被配置於相同水平高度上的未示出的接地圖案環繞，但不限於此。配線層112可更包括另一訊號圖案、電源圖案、電阻圖案等。配線層112可由以下導電材料形成，例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）、或其合金，但導電材料不限於此。
連接通孔層113將配置於不同層上的配線層112彼此電性連接，以在天線基板100A中提供電性通路。連接通孔層113包括饋送通孔（feed via）113F，且可包括用於接地的另一連接通孔等。連接通孔層113可更包括用於訊號的另一連接通孔、用於電源的連接通孔等。饋送通孔113F可電性連接及/或訊號連接至天線圖案112A。未示出的用於接地的一些連接通孔可密集地環繞饋送通孔113F的周邊。連接通孔層113可由以下導電材料形成，例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）、或其合金。連接通孔層113中的每一者的連接通孔可用導電材料來填充。或者，與圖式不同，導電材料沿通孔的壁表面形成。另外，連接通孔層113可具有所有已知的垂直剖面形狀，例如圓柱形狀、沙漏形狀、錐形形狀等。第一半導體封裝及第二半導體封裝
第一半導體封裝200A及第二半導體封裝300A被配置成將嵌入其中的第一半導體晶片220及第二半導體晶片320分別電性連接至天線基板100A。然而，第一半導體封裝200A及第二半導體封裝300A的配置不限於稍後闡述的配置。在第二半導體封裝300A的組件與第一半導體封裝200A的組件重複的情形中，在圖式中省略其參考編號。
框架210包括配線層212a及配線層212b，且可減少連接構件240及連接構件340的層數。框架210可端視絕緣層211的詳細材料而進一步改善半導體封裝200A及半導體封裝300A的剛性，且可用於確保包封體230及包封體330的厚度均勻性。可藉由框架210的配線層212a及配線層212b以及連接通孔213在半導體封裝200A及半導體封裝300A中設置上下電性通路。框架210具有貫穿孔210H及貫穿孔310H。在貫穿孔210H中，半導體晶片220及半導體晶片320分別被配置成與框架210間隔開預定距離。在第二半導體封裝300A的情形中，與圖式不同，在貫穿孔310HA中，第二半導體晶片320與被動組件325可並排地配置，以分別與框架210隔開預定距離。半導體晶片220及半導體晶片320以及被動組件325的側表面的周邊可被框架210環繞。然而，此種形式僅為實例，且可經各式修改以具有其他形式，並且框架210可端視此種形式而執行另一功能。
在第二半導體封裝300A的情形中，框架210可具有一或多個貫穿孔。舉例而言，框架210可具有第一貫穿孔310HA、第二貫穿孔310HB及第三貫穿孔310HC。在第一貫穿孔310HA、第二貫穿孔310HB及第三貫穿孔310HC中的每一者中，第二半導體晶片320與被動組件325可並排地配置，以與框架210隔開預定距離。第二半導體晶片320以及被動組件325的側表面的周邊可被框架210環繞。然而，此種形式僅為實例，且可經各式修改以具有其他形式，並且框架210可端視此種形式而執行另一功能。
框架210包括：絕緣層211；第一配線層212a，配置於絕緣層211的頂表面上；第二配線層212b，配置於絕緣層211的底表面上；以及連接通孔213，貫穿絕緣層211且將第一配線層213a與第二配線層212b彼此電性連接。框架210的第一配線層212a及第二配線層212b中的每一者的厚度可大於連接構件240的重佈線層242的厚度。框架210的厚度可相似於或大於半導體晶片220及半導體晶片320中的每一者的厚度。因此，藉由基板製程，第一配線層212a及第二配線層212b可被形成為具有更大的厚度，以匹配其尺度。另一方面，連接構件240的重佈線層242可藉由半導體製程而被形成為具有較小的尺寸以被薄化。
絕緣層211的材料不受限制，且可為例如絕緣材料。絕緣材料可為：熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；將熱固性樹脂或熱塑性樹脂與例如無機填料等加強材料混合或者與無機填料一起浸漬於例如玻璃纖維（或玻璃布或玻璃纖維布）等核心材料中的樹脂，例如預浸體，但不限於此。舉例而言，絕緣層211的材料可根據所需材料特性而為玻璃或陶瓷系絕緣材料。
配線層212a及配線層212b可用以對半導體晶片220及半導體晶片320的連接墊220P及連接墊320P進行重佈線。此外，當封裝200A及300A電性連接至上覆及下伏的其他組件時，配線層212a及配線層212b可用作連接圖案。配線層212a及配線層212b可由以下導電材料形成，例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）、或其合金。配線層212a及配線層212b可包括接地（GND）圖案、電源（PWR）圖案、訊號（S）圖案等。訊號（S）圖案可包括除了接地（GND）圖案、電源（PWR）圖案等之外的各種訊號，例如資料訊號等。另外，配線層212a及配線層212b可包括通孔接墊等。
連接通孔213可將配置於不同層上的配線層212a及配線層212b彼此電性連接。因此，在框架210中形成電性通路。
連接通孔213亦可由以下導電材料形成，例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）、或其合金。連接通孔213可用導電材料來填充。或者，與圖式不同，導電材料可沿通孔孔洞的壁表面形成。另外，連接通孔213可具有所有已知的垂直剖面形狀，例如沙漏形狀、圓柱形狀等。連接通孔213亦可包括用於訊號的連接通孔、用於接地的連接通孔等。
根據需要，可在框架210的貫穿孔210H、貫穿孔310HA、貫穿孔310HB及貫穿孔310HC的各別壁表面上進一步配置金屬層215。金屬層215可形成於貫穿孔210H、貫穿孔310HA、貫穿孔310HB及貫穿孔310HC的各別的整個壁表面上，以環繞半導體晶片220及半導體晶片320以及被動組件325。因此，可改善輻射特性且可達成電磁干擾（EMI）屏蔽效果。金屬層215可延伸至框架210的頂表面及底表面，例如絕緣層211的頂表面及底表面。金屬層215可由以下導電材料形成，例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）、或其合金。金屬層215可電性連接至第一配線層212a及/或第二配線層212b的待用作接地平面的接地圖案及/或電源圖案。
半導體晶片220及半導體晶片320中的每一者可為其中數百至數百萬個或更多裝置整合於單一晶片中的裸露積體電路（IC）。半導體晶片220及半導體晶片320中的每一者可包括形成有各種電路的本體。連接墊220P及連接墊320P可分別形成於本體的主動面上。本體可例如基於主動晶圓而形成。在此種情形中，基礎材料（base material）可為矽（Si）、鍺（Ge）、砷化鎵（GaAs）等。連接墊220P及連接墊320P可被提供以分別將半導體晶片220及半導體晶片320電性連接至其他組件。連接墊220P及連接墊320P可由導電材料（詳言之，鋁（Al））形成，但導電材料不限於此。半導體晶片220及半導體晶片320可分別具有上面配置有連接墊220P及連接墊320P的主動面以及與主動面相對的非主動面。儘管圖中未示出，然而可在半導體晶片220及半導體晶片320中的每一者的主動面上形成包括氧化物層及/或氮化物層的鈍化層。鈍化層的氧化物層具有暴露出連接墊220P及連接墊320P中的每一者的至少部分的開口。半導體晶片220及半導體晶片320中的每一者可以面朝上的定向配置以具有至天線基板100A的最小訊號通路。
第一半導體晶片220的積體電路（IC）可為例如射頻積體電路（radio-frequency integrated circuit，RFIC），且第二半導體晶片320的積體電路（IC）可為例如電源管理積體電路（power management integrated circuit，PMIC）。
在第二半導體封裝300A中，被動組件325平行於第二半導體晶片320配置。被動組件325可為已知的被動組件，例如電容器、電感器等。作為不受限制的實例，被動組件325可為電容器，更詳言之為多層陶瓷電容器（MLCC）。被動組件325可藉由連接構件240及連接構件340電性連接至半導體晶片220及半導體晶片310各自的連接墊220P及連接墊320P。被動組件的數目不受限制。
包封體230可保護半導體晶片221及222、被動組件225等，且可提供絕緣區域。包封體230的包封形式不受限制，只要半導體晶片221及222以及被動組件225的至少部分被包封體230覆蓋即可。舉例而言，包封體230可覆蓋框架210的底表面、半導體晶片221及222中的每一者的側表面及非主動面以及被動組件225的側表面及底表面。包封體230可填充貫穿孔210HA、210HB及210HC中的空間。包封體230的詳細材料不受限制，且可為例如味之素構成膜等絕緣材料。根據需要，包封體230的材料可為感光成像包封體（photoimageable encapsulant，PIE）。根據需要，包封體230可包括多個包封體，例如包封被動組件的第一包封體、包封第一半導體晶片221及第二半導體晶片22的第二包封體等。
背側配線層232及背側金屬層234可配置於包封體230及包封體330的底表面上。背側配線層232可藉由貫穿包封體230及包封體330的背側連接通孔233連接至框架210的第二配線層212b。背側金屬層234可藉由貫穿包封體230及包封體330的背側金屬通孔235連接至框架210的金屬層215。背側配線層232以及背側金屬層234可包含導電材料，例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）、或其合金。背側配線層232可包括訊號圖案、用於訊號的通孔接墊等。背側金屬層234可覆蓋半導體晶片220及230的非主動面以及被動組件325，且可藉由背側金屬通孔235連接至金屬層215，以實施改善的輻射效果及改善的電磁干擾（EMI）屏蔽效果。背側金屬層234亦可連接至框架210的配線層212a及配線層212b的接地圖案及/或電源圖案以用作接地。
連接構件240及連接構件340可對半導體晶片220及半導體晶片320的連接墊220P及連接墊320P進行重佈線。具有各種功能的數十至數百個半導體晶片220及半導體晶片320的連接墊220P及連接墊320P可分別藉由連接構件240及連接構件340進行重佈線。連接構件240及連接構件340可將半導體晶片220及半導體晶片320的連接墊220P及連接墊320P電性連接至被動組件325。連接構件240及連接構件340可提供至天線基板100的電性連接通路。連接構件240及連接構件340包括：絕緣層241及絕緣層341；重佈線層242及重佈線層342，配置於絕緣層241及絕緣層341上；以及重佈線通孔243及重佈線通孔343，連接至重佈線層242及重佈線層342、貫穿絕緣層241及絕緣層341。連接構件240及連接構件340中的每一者可包括單個層，或可被設計成數目多於圖式所示數目的多個層。
絕緣層241及絕緣層341的材料可為絕緣材料。除了上述絕緣材料外，絕緣材料可為感光性絕緣材料，例如PID樹脂。舉例而言，絕緣層241及絕緣層341可為感光性絕緣層。當絕緣層241及絕緣層341具有感光性性質時，絕緣層241及絕緣層341中的每一者可被形成為具有較小的厚度，且可更容易地達成重佈線通孔243及重佈線通孔343的精密節距。絕緣層241及絕緣層341中的每一者可為包含絕緣樹脂及無機填料的感光性絕緣層。當絕緣層241及絕緣層341被形成為多層式結構時，絕緣層241及絕緣層341的材料可彼此相同且根據需要可彼此不同。當絕緣層241及絕緣層341為多個層時，絕緣層241及絕緣層341可端視製程而彼此整合，進而使得其之間的邊界亦可為不明顯。
重佈線層242及重佈線層342可用於對連接墊220P及連接墊320P進行實質上重佈線。重佈線層242及重佈線層342中的每一者的材料可為導電材料，例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）、或其合金。重佈線層242及重佈線層342可端視其對應層的設計而執行各種功能。重佈線層242及重佈線層342可包括接地（GND）圖案、電源（PWR）圖案、訊號（S）圖案等。訊號（S）圖案可包括除了接地（GND）圖案、電源（PWR）圖案等之外的各種訊號，例如資料訊號等。另外，重佈線層242及重佈線層342可包括各種接墊圖案，例如通孔接墊、連接端子墊等。重佈線層242及重佈線層342可包括饋送圖案。
重佈線通孔243及重佈線通孔343將配置於不同層上的重佈線層242及重佈線層342彼此電性連接，以在封裝200A中提供電性通路。重佈線通孔243及重佈線通孔343可由以下導電材料形成，例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）、或其合金。連接通孔243及343可用導電材料來填充。或者，導電材料沿通孔的壁表面形成。另外，連接通孔243及343可具有與背側連接通孔233及背側金屬通孔235方向相反的錐形形狀。重佈線通孔243可具有饋送通孔。
可在連接構件240及連接構件340上配置第一鈍化層250-1，第一鈍化層250-1具有暴露出重佈線層242及重佈線層342的至少部分的開口。第一鈍化層250-1可保護連接構件240及連接構件340不受外部物理或化學影響。第一鈍化層250-1可包含絕緣樹脂及無機填料，但可不包含玻璃纖維。舉例而言，第一鈍化層250-1可為味之素構成膜，但不限於此，且可為感光成像介電質、阻焊劑等。
可在包封體230及包封體330下方配置第二鈍化層250-2，以覆蓋背側配線層232及/或背側金屬層234的至少部分。第二鈍化層250-2可保護背側配線層232及/或背側金屬層234不受外部物理或化學影響。第二鈍化層250-2亦可包含絕緣樹脂及無機填料，但可不包含玻璃纖維。舉例而言，第二鈍化層250-2可為味之素構成膜，但不限於此，且可為感光成像介電質、阻焊劑等。
可在鈍化層250-1及鈍化層250-2的開口上配置多個的電性連接金屬270-1及電性連接金屬270-2，以電性連接至被暴露的重佈線層242及重佈線層342。電性連接金屬270-1及電性連接金屬270-2被配置成將封裝200A及封裝300A物理連接及/或電性連接至天線基板100A。電性連接金屬270-1及電性連接金屬270-2可由低熔點金屬（例如，錫（Sn）或含Sn的合金，更詳言之，焊料等）形成。然而，上述材料僅為例示性材料，且電性連接金屬270-1及電性連接金屬270-2的材料不限於此。電性連接金屬270-1及電性連接金屬270-2中的每一者可為接腳（land）、球、引腳等。電性連接金屬270-1及電性連接金屬270-2可被形成為多層式結構或單層式結構。當電性連接金屬270-1及電性連接金屬270-2被形成為多層式結構時，電性連接金屬270-1及電性連接金屬270-2可包含銅柱及焊料。當電性連接金屬270-1及電性連接金屬270-2被形成為單層式結構時，電性連接金屬270-1及電性連接金屬270-2可包含錫-銀焊料或銅。然而，上述材料僅為例示性材料，且電性連接金屬270-1及電性連接金屬270-2的材料不限於此。電性連接金屬270-1及電性連接金屬270-2的數目、間隔、配置等不受限制，且可由熟習此項技術者端視設計特定細節而進行充分地修改。
電性連接金屬270-1及電性連接金屬270-2中的至少一者可配置於扇出區域中。用語「扇出區域」是指除半導體晶片220及半導體晶片320所配置的區域之外的區域。舉例而言，半導體封裝100A可為扇出型半導體封裝。扇出型封裝相較於扇入型封裝而言可具有提高的可靠性，可容許實施多個輸入/輸出（I/O）端子，且可有利於三維（three-dimensional，3D）內連線。此外，相較於球柵陣列（BGA）封裝、接腳柵陣列（land grid array，LGA）封裝等而言，扇出型封裝可被製造成具有小的厚度，且可在價格競爭力方面為優異的。
凸塊下金屬260可改善電性連接金屬270-1及電性連接金屬270-2的連接可靠性，以改善封裝200A及封裝300A的板級可靠性。凸塊下金屬260藉由鈍化層250-1及鈍化層250-2的開口連接至重佈線層242及重佈線層342或背側配線層232及/或背側金屬層234。凸塊下金屬260可藉由金屬化方法，使用導電材料（例如金屬）形成於開口中，但其形成方法不限於此。根據需要，可添加或省略凸塊下金屬260。在圖式中，在第二鈍化層250-2的開口中示出凸塊下金屬260，而在第一鈍化層250-1的開口中省略凸塊下金屬260。
圖11為示出天線模組的另一實例的剖面示意圖。
參照圖11，根據另一實例的天線模組600B包括根據另一實例的天線基板100B及根據另一實例的第二半導體封裝300B。在天線基板100B中，上配線層112a包括較下配線層112b更大數目的層。第二半導體封裝300B的第二重佈線層342包括較第一半導體封裝200A的第一重佈線層242更大數目的層。舉例而言，第二連接構件340的除電性連接金屬270-1外的厚度340t大於第一連接構件240的除電性連接金屬270-1外的厚度240t。第二半導體封裝300B的第二連接構件340包括第二重佈線層342，第二重佈線層342包括較天線基板100B的下配線層112b更大數目的層。
在此種情形中，形成有下配線層112b的天線基板100b的單一絕緣層111b的厚度111bt大於形成有第二重佈線層342的第二連接構件340的單一絕緣層341的厚度341t。因此，藉由減少下配線層112b的層數且增加第二重佈線層342的層數，可減小天線模組600B的總厚度。由於天線基板100B的下配線層112b的層數減少，因此可縮短配置於第一半導體封裝200A中的第一半導體晶片220與天線圖案112A的訊號通路。
第二半導體封裝300A可更包括配置於第二連接構件340的底表面上的多個被動組件325，且所述多個被動組件325中的至少一些被動組件325可藉由一或多個第二重佈線層342彼此電性連接。例如，可充分地確保提供對嵌入第二半導體封裝300A中的所述多個被動組件325進行連接的通路的第二重佈線層342的層數，以藉由第二連接構件340的第二重佈線層342而非藉由穿過天線基板100B的下配線層112b的通路將嵌入的被動組件325彼此連接。
對其他組件的說明實質上相同於天線模組600A中的詳細說明，且此處將被省略。
圖12為示出天線模組的另一實例的剖面示意圖。
參照圖12，根據另一實例的天線模組600C包括根據另一實例的天線基板100C及根據另一實例的第一封裝200B及第二封裝300C。
天線基板100C可更包括可電性連接至外部組件的連接件400。當天線模組600C配置於套件中時，連接件400可連接至同軸纜線、可撓性印刷電路板（flexible printed circuit board，FPCB）等，以提供與所述套件中的其他組件的物理連接及/或電性連接通路。因此，根據另一實例的第一半導體封裝200B及第二半導體封裝300C可不包括位於其下方的電性連接金屬。連接件410的材料或形狀不受限制，且可使用所有已知的材料或形狀。
第二半導體封裝300C包括：框架310，具有貫穿孔310H且包括一或多個配線層312及電性連接所述一或多個配線層312的一或多個連接通孔313；第二半導體晶片320，配置於貫穿孔310H中，具有上面配置有連接墊的第一表面及與第一表面相對的第二表面；包封體330，包封框架310及第二半導體晶片320的至少部分；第二連接構件340，配置於框架310及第二半導體晶片320的第一表面上，具有面對框架310的第一側及與第一側相對的第二側，且包括電性連接至連接墊及所述一或多個配線層312的一或多個第二重佈線層342；一或多個第一被動組件325，配置於第二連接構件340的第二側上且電性連接至所述一或多個第二重佈線層342；模製材料380，配置於第二連接構件340的第二側上，覆蓋所述一或多個第一被動組件325中的每一者的至少部分；以及金屬層390，覆蓋框架310、第二連接構件340及模製材料380中的每一者的外表面的至少部分。
在第二半導體封裝300C中，第二半導體晶片320及被動組件325分別垂直地配置於第二連接構件340的第一側及第二側上，以減小由第二半導體封裝300C佔據的左空間及右空間。因此，可確保天線基板100C的額外面積W以進一步提高天線設計的自由度。
框架310可端視詳細材料而進一步改善封裝300C的剛性，且可用於確保包封體330的厚度均勻性。框架310具有至少一個貫穿孔310H。貫穿孔310H可貫穿框架310，且第二半導體晶片320可配置於貫穿孔310H中。第二半導體晶片320被配置成與貫穿孔310H的壁表面隔開預定距離，且可被貫穿孔310H的壁表面環繞。然而，此種形式僅為實例，且可經各式修改以具有其他形式，並且框架310可端視此種形式而執行另一功能。
框架310包括大數目的配線層312a、配線層312b及配線層312c，以使第二連接構件340被進一步簡化。因此，可防止由在第二連接構件340的形成期間出現的缺陷所導致的良率下降。舉例而言，框架310包括：第一絕緣層311a，被配置成接觸第二連接構件340；第一配線層312a，被配置成接觸第二連接構件340且嵌入第一絕緣層311a中；第二配線層312b，配置於第一絕緣層311a的底表面，即與嵌有第一配線層312a的一側相對的一側上；第二絕緣層311b，配置於第一絕緣層311a的底表面上，覆蓋第二配線層312b；第三配線層312c，配置於第二絕緣層312b的底表面上；第一連接通孔313a，貫穿第一絕緣層311a且將第一配線層312a與第二配線層312b彼此連接；以及第二連接通孔313b，貫穿第二絕緣層311b且將第二配線層312b與第三配線層312c彼此連接。由於第一配線層312a被掩埋，因此連接構件340的絕緣層341的絕緣距離可為實質上恆定的。
絕緣層311a及絕緣層311b的材料不受限制。舉例而言，絕緣層311a及絕緣層311b的材料可為：熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；或包含例如無機填料（例如，二氧化矽、氧化鋁等）等加強材料的樹脂，更具體而言為味之素構成膜（ABF）、FR-4、雙馬來醯亞胺三嗪（Bismaleimide Triazine，BT）、感光成像介電（PID）樹脂等。或者，絕緣層311a及絕緣層311b的材料可為將熱固性樹脂或熱塑性樹脂與無機填料一起浸入例如玻璃纖維（或玻璃布，或玻璃纖維布）等核心材料中的材料，例如預浸體等。在此種情形中，可維持框架310的改善的剛性，且框架310可用作一種支撐構件。第一絕緣層311a與第二絕緣層311b可包含相同的絕緣材料，且其之間的邊界可為明顯的，但不限於此。
可在配線層312a、配線層312b及配線層312c中藉由形成於包封體330中的開口而被暴露出的某一配線層312c上進一步形成未示出的表面處理層。未示出的表面處理層不受限制，只要在此項技術中為已知即可，且表面處理層可藉由例如電解鍍金、無電鍍金、有機保焊劑（organic solderability preservative，OSP）或無電鍍錫、無電鍍銀、無電鍍鎳/置換鍍金、直接浸金（direct immersion gold，DIG）鍍覆、熱空氣焊料均塗（hot air solder leveling，HASL）等而形成。框架310的配線層312a、配線層312b及配線層312c中的每一者的厚度可大於連接構件340的重佈線層342的厚度。此乃因框架310可具有與半導體晶片320相同程度的厚度，同時連接構件340需要薄化，且製程彼此不同。
連接通孔313a及連接通孔313b將配置於不同層上的配線層312a、配線層312b及配線層312c彼此電性連接。因此，在框架310中形成電性通路。連接通孔313a及連接通孔313b亦可由導電材料形成。連接通孔313可用導電材料來填充。或者，導電材料沿通孔孔洞的壁表面形成。另外，連接通孔313可具有錐形形狀以及所有已知的形狀，例如圓柱形狀等。
當形成用於第一連接通孔313a的孔洞時，第一配線層312a的一些接墊可用作終止元件，且當形成用於第二連接通孔313b的孔洞時，第二重佈線層312的一些接墊可用作終止元件。因此，使第一連接通孔313a及第二連接通孔313b中的每一者具有上表面的寬度大於下表面的寬度的錐形形狀在製程中是有利的。在此種情形中，第一連接通孔313b可與第二配線層312b的一部分整合在一起，且第二連接通孔313b可與第三配線層312c的一部分整合在一起。
包封體330填充貫穿孔310H的至少部分且包封半導體晶片320。包封體330的包封形式不受限制，只要半導體晶片320的至少部分被包封體330覆蓋即可。舉例而言，包封體330可覆蓋框架310、以及半導體晶片320的非主動面的至少部分，且可填充貫穿孔310H的壁表面與半導體晶片320的側表面之間的空間的至少部分。
包封體330可填充貫穿孔310H，以端視詳細材料而用作對半導體晶片320進行固定的黏合劑，並減少彎曲（buckling）情況。包封體330包含絕緣材料。絕緣材料可為：熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；或包含例如無機填料等加強材料的樹脂，更具體而言為ABF、FR-4、BT。或者，絕緣材料可為環氧模製組分（epoxy molding component，EMC）、感光成像包封體（PIE）等。根據需要，絕緣材料可為將熱固性樹脂或熱塑性樹脂浸漬以無機填料及/或玻璃纖維的材料。
被動組件325可藉由低熔點金屬安裝於第二連接構件340上以電性連接至重佈線層342。低熔點金屬是指熔點低於銅（Cu）的熔點的金屬（例如錫（Sn）），且可為例如焊料凸塊等。當在第二半導體晶片320的主動面的方向上觀察時，被動組件325中的至少一者可配置於第二半導體晶片320的主動面內的區域中。舉例而言，被動組件325可安裝於第二連接構件340的上部分的大部分區域中。另外，被動組件325可直接安裝於第二連接構件340上。因此，當安裝多個被動組件325時，可顯著縮短其之間的距離以提高安裝密度。可在第二連接構件340與模製材料380之間配置未示出的底部填充樹脂以將第二連接構件340與模製材料380進行接合。藉由嵌入將被動組件325連接至第二重佈線層342的低熔點金屬，被動組件325可更有效地安裝於連接構件340上並固定至連接構件340。
被動組件325可具有不同的尺寸及厚度，且可具有與第二半導體晶片320不同的厚度。舉例而言，被動組件325可包括第一被動組件以及厚度小於第一被動組件的厚度的第二被動組件。第一被動組件可配置於第二被動組件的外側上，且具有相對較小厚度的第二被動組件的至少部分可配置於第二被動組件的至少部分在垂直方向上與半導體晶片交疊的位置上。被動組件325的數目不受限制，而是可大於或小於圖式所示組件的數目。
模製材料380可包封被動組件325以及連接構件340的頂表面的至少部分。模製材料380的包封形式不受限制，只要模製材料380覆蓋連接構件340上的被動組件325的至少部分即可。模製材料380可覆蓋被動組件325的頂表面、底表面以及側表面的至少部分。模製材料380可延伸至第二連接構件340上以接觸第二重佈線層342的頂表面。模製材料380可包含與包封體330的材料相同或不同的材料。舉例而言，包封體330可為ABF，且模製材料可為EMC，且反之亦然。
金屬層390覆蓋模製材料380的頂表面及側表面，且延伸至連接構件340及框架310的側表面。金屬層390可在未示出的區域中連接至重佈線層342以自連接構件340接收接地訊號，但不限於此。封裝300的EMI屏蔽功能可藉由金屬層390而被進一步改善。金屬層390可包含金屬材料，例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、鎳（Ni）、鉛（Pb）、鈦（Ti）、或其合金。此外，不同類型的金屬材料可構成包括二或更多個層的多層式結構。
可在包封體330上設置背側配線層，以電性連接至框架310的配線層312。設置鈍化層350及電性連接金屬370，鈍化層350具有暴露出背側配線層的至少部分的開口，電性連接金屬370配置於鈍化層350的開口中。
對其他組件的說明實質上相同於天線模組600A中的詳細說明，且此處將被省略。
圖13為示出天線模組的另一實例的剖面示意圖。
參照圖13，根據另一實例的天線模組600D包括根據另一實例的天線基板100D及根據另一實例的第二半導體封裝300D。
天線基板100D更包括第二被動組件500，第二被動組件500配置在天線基板100D的底表面上至與第一半導體封裝200B及第二半導體封裝300D間隔開，且電性連接至天線基板100D的下配線層112b。第二被動組件500的厚度t3可大於嵌入第二半導體封裝300D中的第一被動組件325的厚度t2，且大於或等於第二半導體晶片320的厚度t1。舉例而言，第二被動組件500可為被動組件，例如電容器，電感器等，第二被動組件500的厚度t3大於第二半導體晶片320的厚度t1及第一被動組件325的厚度t2。
舉例而言，第二被動組件500可為需要具有大的厚度以具有高電容的功率電感器（power inductor，PI）。第二被動組件500可藉由天線基板100D的下配線層112b電性連接至第二半導體的第二半導體晶片320及/或被動組件325。第二被動組件500可使用焊料黏合劑等進行安裝，但第二被動組件500的安裝不限於此。
因此，嵌入第二半導體封裝300D中的第一被動組件325包括多個被動組件，所述多個被動組件中的每一者的厚度t2小於直接安裝於天線基板100D上的第二被動組件500的厚度t3。
對其他組件的說明實質上相同於天線模組600A中的詳細說明，且此處將被省略。
圖14為示出天線模組的另一實例的剖面示意圖。
參照圖14，根據另一實例的天線模組600E包括根據另一實例的第二半導體封裝300E。
第二半導體封裝300E包括：框架310，包括一或多個絕緣層311a、絕緣層311b及絕緣層311c，設置有一側被金屬板315覆蓋的空腔310H、分別配置於絕緣層311a、絕緣層311b及絕緣層311c上的一或多個配線層312a、配線層312b、配線層312c及配線層312d以及貫穿絕緣層311a、絕緣層311b及絕緣層311c且電性連接所述一或多個配線層312a、配線層312b、配線層213c及配線層312d的一或多個連接通孔313a、連接通孔313b及連接通孔313c；第二半導體晶片，具有上面配置有連接墊的第一表面及與第一表面相對的第二表面，配置於空腔310H中以使第二表面面對金屬板315；包封體，覆蓋框架310及第二半導體晶片中的每一者的至少部分；第二連接構件340，配置於框架310以及第二半導體晶片的第一表面上，包括一或多個第二重佈線層342，具有面對框架310的第一側及與第一側相對的第二側，電性連接至連接墊及配線；一或多個第一被動組件325，配置於框架310以及第二半導體晶片的第二表面上且電性連接至框架310的一或多個配線層；模製材料380，配置於框架310及第二半導體晶片的第二表面上，覆蓋第一被動組件325中的每一者的至少部分；以及金屬層390，覆蓋框架310、第二連接構件340及模製材料380中的每一者的外表面的至少部分。
在第二半導體封裝300E中，第二重佈線層342的層數可使用多個配線層312來減少，以降低製造成本並提高製程效率。舉例而言，第二重佈線層342可被形成為包括較框架310的配線層312a、配線層312b、配線層312c及配線層312d更小數目的層。
第二半導體晶片及被動組件325可被垂直配置，以減小由第二半導體封裝300E佔據的左空間及右空間。因此，可確保天線基板100C的額外面積W以進一步提高天線設計的自由度。
框架包括絕緣層311a、絕緣層311b及絕緣層311c、配線層3123a、配線層312b、配線層312c及配線層312d以及連接通孔313a、連接通孔313b及連接通孔313c，且包括配置於第二半導體晶片320的非主動面上的配線層312c及312d。因此，可提供用於第二半導體晶片320的背側配線層，而無需形成背側配線層的額外製程。
框架310具有盲形空腔310H，其中金屬板315被形成為終止元件，且第二半導體晶片320的第二表面經由已知的黏合構件320A（例如晶粒貼附膜（die attach film，DAF）等）貼附至金屬板315。空腔310H可使用噴砂製程來形成。在此種情形中，空腔310H的剖面形狀可為錐形形狀。舉例而言，空腔310H的壁表面可具有相對於金屬板315的預定斜率。在此種情形中，可進一步容易地執行第二半導體晶片320的對準製程以提高良率。
第一絕緣層311a的厚度可大於第二絕緣層311b及第三絕緣層311c。第一絕緣層311a可具有相對大的厚度以維持剛性，且第二絕緣層311b及第三絕緣層311c可被引入以形成更大數目的配線層312c及配線層312d。第一絕緣層311a可包含與第二絕緣層311b及第三絕緣層311c的絕緣材料不同的絕緣材料。舉例而言，第一絕緣層311a可包含其中將絕緣樹脂與無機填料一起浸漬於玻璃纖維中的絕緣材料（例如，預浸體），且第二絕緣層311b及第三絕緣層311c可包含含有無機填料及絕緣樹脂的ABF膜或PID膜。然而，第一絕緣層311a、第二絕緣層311b及第三絕緣層311c的絕緣材料不限於此。在類似的觀點下，貫穿第一絕緣層311a的第一連接通孔313a的直徑可大於第二連接通孔313b及第三連接通孔313c中的每一者的直徑。
第二半導體晶片320可包括配置於連接墊上且連接至連接墊的凸塊。凸塊可包含金屬材料（例如銅（Cu）等）或焊料材料。框架310的面對第四重佈線層312d的重佈線層342的表面可配置於與第二半導體晶片320的面對凸塊的重佈線層342的表面相同的水平高度處。因此，將凸塊連接至重佈線層342的重佈線通孔343可具有與將第四配線層312d連接至重佈線層342的重佈線通孔343相同的高度。表達「相同的高度」是指包括取決於製程誤差的細微差異的概念。如上所述，當上面形成有第二連接構件340的表面藉由研磨製程被平坦化時，絕緣層341被平坦化。因此，可進一步精密地形成重佈線層342或重佈線通孔343。
根據需要，可省略第一鈍化層350-1及第二鈍化層350-2，第一鈍化層350-1具有暴露出第二重佈線層342的至少部分的開口，第二鈍化層350-2具有暴露出框架310的被配置成與第一被動組件325直接接觸的配線層312d的至少部分的開口。
儘管圖式中未示出，然而根據需要，可在空腔110H的壁表面上形成金屬薄膜以達成散熱及/或EMI屏蔽。另外，根據需要，可在空腔310H中配置執行彼此相同功能或不同功能的多個半導體晶片。此外，在第一被動組件325中，根據需要，具有彼此不同高度的一些被動組件可配置於第二半導體封裝的外部。
對其他組件的說明實質上相同於天線模組600A中的詳細說明，且此處將被省略。
圖15為示出天線模組的另一實例的剖面示意圖。
參照圖15，根據另一實例的天線模組600F包括根據另一實例的第二半導體封裝300F。與上述第二半導體封裝300E不同，第二半導體封裝300F更包括：一或多個第一被動組件325，配置於第二連接構件的第二側上且電性連接至一或多個第二重佈線層342；以及模製材料380，配置於第二連接構件340的第二側上，覆蓋第一被動組件325中的每一者的至少部分。金屬層390覆蓋框架310、第二連接構件340及模製材料380中的每一者的外表面的至少部分。
如上所述，可提供一種其中天線與半導體晶片之間的訊號通路被縮短且天線形狀的自由度高的天線模組。
在本揭露中，下側、下部分、下表面等是用來指相對於圖式的剖面的朝向扇出型半導體封裝之安裝表面的方向，而上側、上部分、上表面等是用來指與所述朝向安裝表面之方向相反的方向。然而，定義該些方向是為了方便闡釋，且本申請專利範圍不受如上所述所定義的方向特別限制。
在說明中，組件與另一組件的「連接」的意義包括經由黏合層的間接連接以及在兩個組件之間的直接連接。另外，「電性連接」意為包括物理連接及物理斷接的概念。可理解，當以「第一」及「第二」來指稱元件時，所述元件不受限於此。使用「第一」及「第二」可能僅用於將所述元件與其他元件區分開的目的，且可不限制所述元件的順序或重要性。在一些情形中，在不背離本文闡述的申請專利範圍的範圍的條件下，第一元件可被稱作第二元件。相似地，第二元件亦可被稱作第一元件。
本文中所使用的用語「例示性實施例」並不指同一例示性實施例，而是提供來強調與另一例示性實施例的特定特徵或特性不同的特定特徵或特性。然而，本文中所提供的例示性實施例被視為能夠藉由彼此整體組合或部分組合而實施。舉例而言，即使並未在另一例示性實施例中闡述在特定例示性實施例中闡述的一個元件，然而除非在另一例示性實施例中提供了相反或矛盾的說明，否則所述元件可被理解為與另一例示性實施例相關的說明。
本文中所使用的用語僅為闡述例示性實施例使用，而非限制本揭露。在此種情形中，除非在上下文中另有解釋，否則單數形式包括複數形式。
儘管以上已示出並闡述了例示性實施例，然而對於熟習此項技術者而言將顯而易見的是，在不背離由隨附申請專利範圍所界定的本揭露的範圍的條件下，可作出修改及變型。
100A、100B、100C、100D:天線基板 111a:核心層 111b、211、241、311c、341、2141、2241:絕緣層 111bt、240t、340t、341t、t1、t2、t3:厚度 111c:鈍化層/上鈍化層 112、312:配線層 112a:上配線層 112A:天線圖案 112b:下配線層 112F:饋送圖案 112G:接地圖案 113:連接通孔層 113F:饋送通孔 200A:第一半導體封裝/半導體封裝/封裝 200B:第一封裝/第一半導體封裝 210、310:框架 210H:貫穿孔 212a、312a:配線層/第一配線層 212b、312b:配線層/第二配線層 213、313:連接通孔 215、390:金屬層 220:第一半導體晶片/半導體晶片 220P、320P、2122、2222:連接墊 230、330、2130:包封體 232:背側配線層 233:背側連接通孔 234:背側金屬層 235:背側金屬通孔 240:第一連接構件/連接構件 242:第一重佈線層/重佈線層 243、343:重佈線通孔 250-1:第一鈍化層/鈍化層 250-2:第二鈍化層/鈍化層 260:凸塊下金屬 270-1:電性連接金屬/第一電性連接金屬 270-2:電性連接金屬/第二電性連接金屬 1120:電子組件 300A:第二半導體封裝/半導體封裝/封裝 300B、300D、300E、300F:第二半導體封裝 300C:第二封裝/第二半導體封裝/封裝 310H:貫穿孔/空腔 310HA:第一貫穿孔/貫穿孔 310HB:第二貫穿孔/貫穿孔 310HC:第三貫穿孔/貫穿孔 311a:第一絕緣層/絕緣層 311b:第二絕緣層/絕緣層 312c:配線層/第三配線層 312d:配線層/第四配線層 313a:第一連接通孔/連接通孔 313b:第二連接通孔/連接通孔 313c:連接通孔/第三連接通孔 315:金屬板 320:第二半導體晶片/半導體晶片 320A:黏合構件 325:被動組件/第一被動組件 340:第二連接構件/連接構件 342:第二重佈線層/重佈線層 350、2150、2223、2250:鈍化層 350-1:第一鈍化層 350-2:第二鈍化層 370:電性連接金屬 380、2290:模製材料 400:連接件 500:第二被動組件 600A、600B、600C、600D、600E、600F:天線模組 1000:電子裝置 1010、2500:主板 1020:晶片相關組件 1030:網路相關組件 1040:其他組件 1050:照相機 1060:天線 1070:顯示器 1080:電池 1090:訊號線 1100:智慧型電話 1110:母板 1101、2121、3221:本體 1121:半導體封裝 1130:照相機模組 2100:扇出型半導體封裝 2120、2220:半導體晶片 2140、2240:連接構件 2142:重佈線層 2143、2243:通孔 2160、2260:凸塊下金屬層 2170、2270:焊球 2200:扇入型半導體封裝 2242:配線圖案 2243h:通孔孔洞 2251:開口 2280:底部填充樹脂 2301、2302:球柵陣列基板 W:額外面積
藉由結合附圖閱讀以下詳細說明，將更清晰地理解本揭露的以上及其他態樣、特徵以及優點，在附圖中： 圖1為示意性地示出電子裝置系統的實例的方塊圖。 圖2為示出電子裝置的實例的立體示意圖。 圖3A及圖3B為示出扇入型半導體封裝在封裝前及封裝後狀態的剖面示意圖。 圖4為示出扇入型半導體封裝的封裝製程的剖面示意圖。 圖5為示出扇入型半導體封裝安裝於印刷電路板上且最終安裝於電子裝置的主板上之情形的剖面示意圖。 圖6為示出扇入型半導體封裝嵌入印刷電路板中且最終安裝於電子裝置的主板上之情形的剖面示意圖。 圖7為示出扇出型半導體封裝的剖面示意圖。 圖8為示出扇出型半導體封裝安裝於電子裝置的主板上之情形的剖面示意圖。 圖9為示出天線模組的實例的剖面示意圖。 圖10A至圖10E為示出各種類型的天線基板的平面圖。 圖11為示出天線模組的另一實例的剖面示意圖。 圖12為示出天線模組的另一實例的剖面示意圖。 圖13為示出天線模組的另一實例的剖面示意圖。 圖14為示出天線模組的另一實例的剖面示意圖。 圖15為示出天線模組的另一實例的剖面示意圖。
100A:天線基板
111a:核心層
111b、211、241、341:絕緣層
111c:鈍化層/上鈍化層
112:配線層
112a:上配線層
112A:天線圖案
112b:下配線層
112F:饋送圖案
112G:接地圖案
113:連接通孔層
113F:饋送通孔
200A:第一半導體封裝/半導體封裝/封裝
210:框架
210H:貫穿孔
212a:配線層/第一配線層
212b:配線層/第二配線層
213:連接通孔
215:金屬層
220:第一半導體晶片/半導體晶片
220P、320P:連接墊
230、330:包封體
232:背側配線層
233:背側連接通孔
234:背側金屬層
235:背側金屬通孔
240:第一連接構件/連接構件
242:第一重佈線層/重佈線層
243、343:重佈線通孔
250-1:第一鈍化層/鈍化層
250-2:第二鈍化層/鈍化層
260:凸塊下金屬
270-1:電性連接金屬/第一電性連接金屬
270-2:電性連接金屬/第二電性連接金屬
300A:第二半導體封裝/半導體封裝/封裝
310HA:第一貫穿孔/貫穿孔
310HB:第二貫穿孔/貫穿孔
310HC:第三貫穿孔/貫穿孔
320:第二半導體晶片/半導體晶片
325:被動組件/第一被動組件
340:第二連接構件/連接構件
342:第二重佈線層/重佈線層
600A:天線模組

Claims (15)

  1. 一種天線模組，包括： 天線基板，包括核心層、配置於所述核心層的頂表面上的一或多個上配線層以及配置於所述核心層的底表面上的一或多個下配線層； 第一半導體封裝，配置於所述天線基板上，包括包含電性連接至所述天線基板的一或多個第一重佈線層的第一連接構件以及配置於所述第一連接構件上的第一半導體晶片；以及 第二半導體封裝，配置於所述天線基板上且與所述第一半導體封裝間隔開，包括包含電性連接至所述天線基板的一或多個第二重佈線層的第二連接構件以及配置於所述第二連接構件上的第二半導體晶片， 其中所述第一半導體晶片與所述第二半導體晶片是不同類型的半導體晶片。
  2. 如申請專利範圍第1項所述的天線模組，其中所述第二半導體封裝的所述第二連接構件包括所述第二重佈線層，所述第二重佈線層具有較所述天線基板的所述一或多個下配線層更大數目的層。
  3. 如申請專利範圍第1項所述的天線模組，其中所述第二半導體封裝的所述第二連接構件包括所述第二重佈線層，所述第二重佈線層具有較所述第一半導體封裝的所述第一連接構件的所述一或多個第一重佈線層更大數目的層。
  4. 如申請專利範圍第1項所述的天線模組，其中所述第一半導體晶片與所述第二半導體晶片藉由所述下配線層彼此電性連接。
  5. 如申請專利範圍第1項所述的天線模組，更包括： 一或多個被動組件，配置於所述第二連接構件上且平行於所述第二半導體晶片配置， 其中所述一或多個被動組件的至少部分藉由所述一或多個第二重佈線層彼此電性連接。
  6. 如申請專利範圍第1項所述的天線模組，其中所述第一半導體晶片包括射頻積體電路（RFIC）。
  7. 如申請專利範圍第1項所述的天線模組，其中所述第二半導體晶片包括電源管理積體電路（PMIC）。
  8. 如申請專利範圍第1項所述的天線模組，其中所述第二半導體封裝包括： 框架，具有貫穿孔且包括一或多個配線層以及將所述一或多個配線層彼此電性連接的一或多個連接通孔； 所述第二半導體晶片，配置於所述貫穿孔中，具有上面配置有連接墊的第一表面以及與所述第一表面相對的第二表面； 包封體，包封所述框架及所述第二半導體晶片的至少部分； 所述第二連接構件，配置於所述框架以及所述第二半導體晶片的所述第一表面上，具有面對所述框架的第一側及與所述第一側相對的第二側，且包括電性連接至所述連接墊及所述一或多個配線層的所述一或多個第二重佈線層； 一或多個第一被動組件，配置於所述第二連接構件的所述第二側上且電性連接至所述一或多個第二重佈線層； 模製材料，配置於所述第二連接構件的所述第二側上，覆蓋所述一或多個第一被動組件中的每一者的至少部分；以及 金屬層，覆蓋所述框架、所述第二連接構件及所述模製材料中的每一者的外表面的至少部分。
  9. 如申請專利範圍第8項所述的天線模組，更包括： 第二被動組件，配置於所述天線基板上，與所述第一半導體封裝及所述第二半導體封裝間隔開，且電性連接至所述天線基板的所述下配線層， 其中所述第二被動組件的厚度大於所述一或多個第一被動組件中的每一者的厚度。
  10. 如申請專利範圍第9項所述的天線模組，其中所述第二被動組件是功率電感器（PI）。
  11. 如申請專利範圍第8項所述的天線模組，更包括： 連接件，配置於所述天線基板的一側上且電性連接至所述天線基板。
  12. 如申請專利範圍第1項所述的天線模組，其中所述第二半導體封裝包括： 框架，包括一或多個絕緣層、分別配置於所述一或多個絕緣層上的一或多個配線層以及分別貫穿所述一或多個絕緣層且電性連接所述一或多個配線層的一或多個連接通孔，所述框架具有空腔，所述空腔的一個表面覆蓋有金屬板； 所述第二半導體晶片，具有上面配置有連接墊的第一表面以及與所述第一表面相對的第二表面，配置於所述空腔中，以使所述第二表面面對所述金屬板； 包封體，覆蓋所述框架及所述第二半導體晶片中的每一者的至少部分； 所述第二連接構件，配置於所述框架以及所述第二半導體晶片的所述第一表面上，包括所述一或多個第二重佈線層，具有面對所述框架的第一側及與所述第一側相對的第二側，且電性連接至所述連接墊及所述一或多個配線層； 一或多個第一被動組件，配置於所述框架以及所述第二半導體晶片的所述第二表面上且電性連接至所述框架的所述一或多個配線層； 模製材料，配置於所述框架以及所述第二半導體晶片的所述第二表面上，覆蓋所述一或多個第一被動組件中的每一者的至少部分；以及 金屬層，覆蓋所述框架、所述第二連接構件及所述模製材料中的每一者的外表面的至少部分。
  13. 如申請專利範圍第1項所述的天線模組，其中所述第二半導體封裝包括： 框架，包括一或多個絕緣層、分別配置於所述一或多個絕緣層上的一或多個配線層以及分別貫穿所述一或多個絕緣層且電性連接所述一或多個配線層的一或多個連接通孔，所述框架包括空腔，所述空腔的一個表面覆蓋有金屬板； 所述第二半導體晶片，具有上面配置有連接墊的第一表面以及與所述第一表面相對的第二表面，配置於所述空腔中，以使所述第二表面面對所述金屬板； 包封體，覆蓋所述框架及所述第二半導體晶片中的每一者的至少部分； 所述第二連接構件，配置於所述框架以及所述第二半導體晶片的所述第一表面上，包括所述一或多個第二重佈線層，具有面對所述框架的第一側及與所述第一側相對的第二側，電性連接至所述連接墊及所述一或多個配線層； 一或多個被動組件，配置於所述第二連接構件的所述第二側上且電性連接至所述一或多個第二重佈線層； 模製構件，配置於所述第二連接構件的所述第二側上，覆蓋所述一或多個被動組件中的每一者的至少部分；以及 金屬層，覆蓋所述框架、所述第二連接構件及所述模製材料中的每一者的外表面的至少部分。
  14. 如申請專利範圍第13項所述的天線模組，更包括： 連接件，配置於所述天線基板的一側上且電性連接至所述天線基板。
  15. 如申請專利範圍第1項所述的天線模組，更包括： 多個電性連接金屬，分別配置於所述第一半導體封裝及所述第二半導體封裝的底表面上，且分別電性連接至所述一或多個第一重佈線層及所述一或多個第二重佈線層。
TW108119672A 2019-04-04 2019-06-06 天線模組 TWI789527B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0039437 2019-04-04
KR1020190039437A KR102574415B1 (ko) 2019-04-04 2019-04-04 안테나 모듈

Publications (2)

Publication Number Publication Date
TW202038395A true TW202038395A (zh) 2020-10-16
TWI789527B TWI789527B (zh) 2023-01-11

Family

ID=72661930

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108119672A TWI789527B (zh) 2019-04-04 2019-06-06 天線模組

Country Status (4)

Country Link
US (2) US10886242B2 (zh)
KR (1) KR102574415B1 (zh)
CN (1) CN111786074B (zh)
TW (1) TWI789527B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI744052B (zh) * 2020-10-26 2021-10-21 翁敏航 天線元件與其製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11205623B2 (en) * 2017-03-13 2021-12-21 Mitsubishi Electric Corporation Microwave device and antenna for improving heat dissipation
KR102574415B1 (ko) * 2019-04-04 2023-09-04 삼성전기주식회사 안테나 모듈
CN111834354A (zh) * 2019-04-18 2020-10-27 三星电子株式会社 半导体封装件
US11626657B2 (en) * 2019-07-22 2023-04-11 Hauwei Device Co., Ltd Antenna packaging module and making method thereof
US11362010B2 (en) * 2019-10-16 2022-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with fan-out feature
US11662223B2 (en) * 2019-10-24 2023-05-30 Osram Opto Semiconductors Gmbh Optoelectronic device including a shielding cap and methods for operating and fabricating an optoelectronic device
US11605571B2 (en) * 2020-05-29 2023-03-14 Qualcomm Incorporated Package comprising a substrate, an integrated device, and an encapsulation layer with undercut

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101833154B1 (ko) 2013-12-09 2018-04-13 인텔 코포레이션 패키징된 다이용 세라믹 상의 안테나와 컴퓨팅 시스템 및 이의 제조방법
US10727082B2 (en) 2015-08-28 2020-07-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
TW201813041A (zh) * 2016-04-12 2018-04-01 聯發科技股份有限公司 半導體封裝結構
US10032722B2 (en) * 2016-05-31 2018-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structure having am antenna pattern and manufacturing method thereof
WO2017209761A1 (en) * 2016-06-03 2017-12-07 Intel IP Corporation Wireless module with antenna package and cap package
KR101982044B1 (ko) * 2016-08-31 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지
US20180130761A1 (en) 2016-11-09 2018-05-10 Samsung Electro-Mechanics Co., Ltd. Semiconductor package, manufacturing method thereof, and electronic element module using the same
KR20180052062A (ko) 2016-11-09 2018-05-17 삼성전기주식회사 반도체 패키지와 그 제조 방법, 및 이를 이용한 전자 소자 모듈
US10312203B2 (en) * 2016-12-13 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with antenna element
WO2018125242A1 (en) 2016-12-30 2018-07-05 Intel Corporation Microelectronic devices designed with 3d stacked ultra thin package modules for high frequency communications
KR102034307B1 (ko) * 2017-05-04 2019-10-18 삼성전자주식회사 반도체 패키지 제조방법 및 이에 이용되는 제조장치
US10460987B2 (en) * 2017-05-09 2019-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device with integrated antenna and manufacturing method thereof
KR20180124256A (ko) * 2017-05-11 2018-11-21 에스케이하이닉스 주식회사 몰드비아를 갖는 적층 반도체 패키지 및 그의 제조방법
US10347598B2 (en) 2017-05-19 2019-07-09 Samsung Electro-Mechanics Co., Ltd. Composite antenna substrate and semiconductor package module
KR102179166B1 (ko) * 2017-05-19 2020-11-16 삼성전자주식회사 안테나 기판 및 반도체 패키지 복합 모듈
KR101872644B1 (ko) * 2017-06-05 2018-06-28 삼성전기주식회사 팬-아웃 반도체 장치
US10847869B2 (en) * 2017-06-07 2020-11-24 Mediatek Inc. Semiconductor package having discrete antenna device
KR102081086B1 (ko) * 2017-07-07 2020-02-25 삼성전자주식회사 팬-아웃 반도체 패키지 모듈
US10700024B2 (en) * 2017-08-18 2020-06-30 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR101939046B1 (ko) 2017-10-31 2019-01-16 삼성전기 주식회사 팬-아웃 반도체 패키지
KR102089285B1 (ko) * 2018-07-17 2020-03-16 삼성전자주식회사 안테나 모듈
KR20200048971A (ko) * 2018-10-31 2020-05-08 삼성전자주식회사 반도체 패키지 및 이를 포함하는 안테나 모듈
KR102574415B1 (ko) * 2019-04-04 2023-09-04 삼성전기주식회사 안테나 모듈

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI744052B (zh) * 2020-10-26 2021-10-21 翁敏航 天線元件與其製造方法

Also Published As

Publication number Publication date
US10886242B2 (en) 2021-01-05
KR20200117399A (ko) 2020-10-14
CN111786074B (zh) 2024-04-05
US20210119321A1 (en) 2021-04-22
US11581275B2 (en) 2023-02-14
TWI789527B (zh) 2023-01-11
US20200321293A1 (en) 2020-10-08
KR102574415B1 (ko) 2023-09-04
CN111786074A (zh) 2020-10-16

Similar Documents

Publication Publication Date Title
CN109755191B (zh) 扇出型半导体封装件
TWI689055B (zh) 半導體封裝
TWI789527B (zh) 天線模組
US10347613B1 (en) Fan-out semiconductor package
US10903548B2 (en) Antenna module
TWI705611B (zh) 天線基底以及包括其的天線模組
TWI669803B (zh) 扇出型半導體封裝
CN110729547B (zh) 天线模块
TW201820568A (zh) 扇出型半導體封裝
CN111146159B (zh) 半导体封装件
TWI689229B (zh) 半導體封裝的連接系統
TWI669790B (zh) 扇出型半導體封裝
TW201824467A (zh) 扇出型半導體封裝
US20200126924A1 (en) Fan-out semiconductor package
US20210320058A1 (en) Semiconductor package
TW202023005A (zh) 半導體封裝
TW202008533A (zh) 半導體封裝
TW201944560A (zh) 扇出型半導體封裝
TW202042357A (zh) 半導體封裝
TWI787496B (zh) 半導體封裝
TWI658553B (zh) 扇出型半導體封裝
TW201911506A (zh) 扇出型半導體封裝
TWI781323B (zh) 半導體封裝
TWI682505B (zh) 扇出型半導體封裝
US11205631B2 (en) Semiconductor package including multiple semiconductor chips