KR102179166B1 - 안테나 기판 및 반도체 패키지 복합 모듈 - Google Patents

안테나 기판 및 반도체 패키지 복합 모듈 Download PDF

Info

Publication number
KR102179166B1
KR102179166B1 KR1020170118704A KR20170118704A KR102179166B1 KR 102179166 B1 KR102179166 B1 KR 102179166B1 KR 1020170118704 A KR1020170118704 A KR 1020170118704A KR 20170118704 A KR20170118704 A KR 20170118704A KR 102179166 B1 KR102179166 B1 KR 102179166B1
Authority
KR
South Korea
Prior art keywords
antenna
semiconductor package
layer
core
disposed
Prior art date
Application number
KR1020170118704A
Other languages
English (en)
Other versions
KR20180127144A (ko
Inventor
백용호
김두일
허영식
조정현
소원욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US15/941,334 priority Critical patent/US10347598B2/en
Priority to TW107112102A priority patent/TWI670801B/zh
Publication of KR20180127144A publication Critical patent/KR20180127144A/ko
Priority to US16/218,203 priority patent/US10475756B2/en
Application granted granted Critical
Publication of KR102179166B1 publication Critical patent/KR102179166B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

본 개시는 반도체칩과 상기 반도체칩의 적어도 일부를 캡슐화하는 봉합재와 상기 접속패드와 전기적으로 연결된 재배선층을 포함하는 연결부재를 포함하는 팬-아웃 반도체 패키지, 및 안테나 패턴과 그라운드 패턴과 피딩라인을 포함하는 안테나 부재와 상기 안테나 부재의 하부에 배치되며 상기 피딩라인과 전기적으로 연결된 피딩패턴을 포함하는 배선층을 포함하는 배선부재를 포함하는 안테나 기판, 을 포함하는, 안테나 기판 및 반도체 패키지 복합 모듈에 관한 것이다.

Description

안테나 기판 및 반도체 패키지 복합 모듈{ANTENNA SUBSTRATE AND SEMICONDUCTOR COMBINED MODULE}
본 개시는 안테나 기판과 반도체 패키지가 복합된 복합 모듈에 관한 것이다.
10GHz 이상의 mm-Wave를 사용하는 어플리케이션은 모바일용 5G통신이나 60GHz 통신뿐만 아니라, 움직임을 검출하여 사용자의 I/F 편리성을 증대하는 모션센서 제품, 일정한 공간 내에 침입자를 확인하는 보안용 동작 감시 센서제품, 자동차용 Near-Field & Far-Field 검출용 24GHz, 77GHz Radar 시스템 등에 많이 확산되어 있다. 이와 같은 mm-Wave를 사용하는 제품의 경우, RFIC(Radio Frequency Integrated Circuit)에서부터 안테나까지, 또는 안테나에서 RFIC까지 신호를 전달할 때, 신호의 손실이 최대한 발생하지 않도록 전달을 해야 한다. 예전에는 이를 위해 RFIC와 안테나간의 거리를 동축케이블로 연결을 하여 신호감쇄를 최소화하였으나, 이는 공간적 측면과 비용 측면에서 비효율적이다.
최근에 60GHz 통신 시스템에서 60GHz 안테나를 LTCC(Low Temperature Co-fired Ceramic)등의 재료를 이용하여 설계한 후에 RFIC위에 부착을 해서 부품간의 거리를 최소화하는 방식을 적용하기 시작하였다. 또한, 자동차용 Radar 시스템에서 Main PCB(Printed Circuit Board) 보드 위에 RFIC를 실장하고, 안테나는 PCB 보드상에 패턴으로 안테나를 형성하여 연결하거나, 또는 별도의 안테나 모듈을 Main PCB에 실장하는 방식을 사용하고 있다. 그러나, 이 역시 부품간의 선간 손실이 발생하는 것을 충분히 방지하기는 어렵다.
최근에 패키지 기술이 개발되면서 RFIC의 패키지 내에 안테나를 형성하는 방법을 개발하고 있으며, 일부에서는 패키지의 RDL(Re-Distribution Layer)에 안테나 패턴을 형성하는 방식을 채용하고 있지만, 이 역시 안테나의 방사 성능을 확보하기 위해서는 몇 가지 디자인 제약이 있거나, 성능상의 오차가 발생할 가능성이 있다. 따라서, 플렉서블한 디자인 설계 자유도와 설계 오차를 최소화할 수 있는 안정적인 RFIC와 안테나 통합 패키지 설계 기술이 필요하다.
본 개시의 여러 목적 중 하나는 안테나와 반도체칩 간의 신호 경로의 최단 설계가 가능하고, 전 방향 커버리지 특성 확보가 가능하며, 안테나 수신 감도를 향상시킬 수 있는, 새로운 형태의 복합 모듈을 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 반도체칩을 포함하는 반도체 패키지와 안테나를 포함하는 안테나 기판을 복합 모듈화하는 것이다.
예를 들면, 본 개시에서 제안하는 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈은, 접속패드가 배치된 활성면 및 상기 활성면의 반대측에 배치된 비활성면을 갖는 반도체칩과 상기 반도체칩의 적어도 일부를 캡슐화하는 봉합재와 상기 반도체칩의 상부에 배치되며 상기 접속패드와 전기적으로 연결된 재배선층을 포함하는 연결부재를 포함하는 팬-아웃 반도체 패키지, 및 절연층과 상기 절연층의 상면에 배치되며 안테나 패턴을 포함하는 제1패턴층과 상기 절연층의 하면에 배치되며 그라운드 패턴을 포함하는 제2패턴층과 상기 절연층을 관통하며 상기 안테나 패턴과 전기적으로 연결된 피딩라인을 포함하는 비아를 포함하는 안테나 부재와 상기 안테나 부재의 하부에 배치되며 상기 피딩라인과 전기적으로 연결된 피딩패턴을 포함하는 배선층을 포함하는 배선부재를 포함하는 안테나 기판, 을 포함하며, 상기 팬-아웃 반도체 패키지 및 상기 안테나 기판이 상기 연결부재 및 상기 배선부재가 서로 마주하도록 결합된 것일 수 있다.
또는, 본 개시에서 제안하는 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈은, 관통홀을 갖는 코어부재와 상기 관통홀에 배치되며 접속패드가 배치된 활성면 및 상기 활성면의 반대측에 배치된 비활성면을 갖는 반도체칩과 상기 반도체칩의 적어도 일부를 캡슐화하는 봉합재와 상기 반도체칩의 상부에 배치된 연결부재를 포함하며, 상기 코어부재 및 상기 연결부재가 각각 상기 접속패드와 전기적으로 연결된 코어 배선층 및 재배선층을 포함하는 팬-아웃 반도체 패키지, 및 절연층을 기준으로 상부에 안테나 패턴을 포함하는 제1패턴층이 배치되고 하부에 그라운드 패턴을 포함하는 제2패턴층이 배치되며 상기 절연층에 상기 절연층을 관통하며 상기 안테나 패턴과 전기적으로 연결된 피딩라인을 포함하는 비아가 형성된 안테나 부재와 상기 안테나 부재의 하부에 배치되며 상기 피딩라인과 전기적으로 연결된 피딩패턴을 포함하는 배선층을 포함하는 배선부재를 포함하는 안테나 기판, 을 포함하며, 상기 안테나 기판이 상기 팬-아웃 반도체 패키지 상에 적층되며, 상기 안테나 기판 및 상기 팬-아웃 반도체 패키지가 전기연결구조체를 통하여 서로 연결된 것일 수도 있다.
본 개시의 여러 효과 중 일 효과로서 안테나와 반도체칩 간의 신호 경로의 최단 설계가 가능하고, 전 방향 커버리지 특성 확보가 가능하며, 안테나 수신 감도를 향상시킬 수 있는, 새로운 형태의 복합 모듈을 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도 5는 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 9는 안테나 기판 및 반도체 패키지 복합 모듈의 일례를 개략적으로 나타낸 단면도다.
도 10은 도 9의 안테나 기판 및 반도체 패키지 복합 모듈의 Ⅰ-Ⅰ' 절단 평면도를 개략적으로 나타낸다.
도 11은 도 9의 안테나 기판 및 반도체 패키지 복합 모듈의 안테나 기판의 다양한 예를 개략적으로 나타낸다.
도 12는 도 9의 안테나 기판 및 반도체 패키지 복합 모듈의 안테나 기판의 패치 안테나의 적용 예를 개략적으로 나타낸다.
도 13은 안테나 기판 및 반도체 패키지 복합 모듈의 다른 일례를 개략적으로 나타낸 단면도다.
도 14는 안테나 기판 및 반도체 패키지 복합 모듈의 다른 일례를 개략적으로 나타낸 단면도다.
도 15는 안테나 기판 및 반도체 패키지 복합 모듈의 다른 일례를 개략적으로 나타낸 단면도다.
도 16은 안테나 기판 및 반도체 패키지 복합 모듈의 다른 일례를 개략적으로 나타낸 단면도다.
도 17은 안테나 기판 및 반도체 패키지 복합 모듈의 다른 일례를 개략적으로 나타낸 단면도다.
도 18은 안테나 기판 및 반도체 패키지 복합 모듈의 다른 일례를 개략적으로 나타낸 단면도다.
도 19는 안테나 기판 및 반도체 패키지 복합 모듈의 다른 일례를 개략적으로 나타낸 단면도다.
도 20은 안테나 기판 및 반도체 패키지 복합 모듈의 다른 일례를 개략적으로 나타낸 단면도다.
도 21은 안테나 기판 및 반도체 패키지 복합 모듈의 다른 일례를 개략적으로 나타낸 단면도다.
도 22는 안테나 기판 및 반도체 패키지 복합 모듈의 다른 일례를 개략적으로 나타낸 단면도다.
도 23은 안테나 기판 및 반도체 패키지 복합 모듈의 다른 일례를 개략적으로 나타낸 단면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 전자부품이 포함될 수 있음은 물론이다. 또한, 이들 전자부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 전자부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 전자부품(1020) 및/또는 네트워크 관련 전자부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 전자기기는 예를 들면 스마트 폰(1100)일 수 있다. 스마트 폰(1100)에는 무선 주파수 집적회로(RF IC: Radio Frequency Integrated Circuit)가 반도체 패키지 형태로 적용될 수 있으며, 또한 안테나(Antenna)가 기판 또는 모듈 형태로 적용될 수 있다. 스마튼 폰(1100) 내에서 무선 주파수 집적회로와 안테나가 전기적으로 연결됨으로써, 다양한 방향으로 안테나 신호의 방사(R)가 가능하다. 무선 주파수 집적회로를 포함하는 반도체 패키지와 안테나를 포함하는 기판 또는 모듈은 다양한 형태로 스마트 폰 등의 전자기기에 적용될 수 있다.
반도체 패키지
일반적으로 반도체칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체칩 자체를 그대로 사용하지 않고 반도체칩을 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.
반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체칩과 전자기기의 메인보드의 회로 폭에 차이가 있기 때문이다. 구체적으로, 반도체칩의 경우, 접속패드의 크기와 접속패드간의 간격이 매우 미세한 반면 전자기기에 사용되는 메인보드의 경우, 전자부품 실장 패드의 크기 및 전자부품 실장 패드의 간격이 반도체칩의 스케일보다 훨씬 크다. 따라서, 반도체칩을 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.
이러한 패키징 기술에 의하여 제조되는 반도체 패키지는 구조 및 용도에 따라서 팬-인 반도체 패키지(Fan-in semiconductor package)와 팬-아웃 반도체 패키지(Fan-out semiconductor package)로 구분될 수 있다.
이하에서는, 도면을 참조하여 팬-인 반도체 패키지와 팬-아웃 반도체 패키지에 대하여 보다 자세히 알아보도록 한다.
(팬-인 반도체 패키지)
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도면을 참조하면, 반도체칩(2220)은 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함하는 바디(2221), 바디(2221)의 일면 상에 형성된 알루미늄(Al) 등의 도전성 물질을 포함하는 접속패드(2222), 및 바디(2221)의 일면 상에 형성되며 접속패드(2222)의 적어도 일부를 덮는 산화막 또는 질화막 등의 패시베이션막(2223)을 포함하는, 예를 들면, 베어(Bare) 상태의 집적회로(IC)일 수 있다. 이때, 접속패드(2222)는 매우 작기 때문에, 집적회로(IC)는 전자기기의 메인보드 등은 물론, 중간 레벨의 인쇄회로기판(PCB)에도 실장 되기 어렵다.
이에, 접속패드(2222)를 재배선하기 위하여 반도체칩(2220) 상에 반도체칩(2220)의 사이즈에 맞춰 연결부재(2240)를 형성한다. 연결부재(2240)는 반도체칩(2220) 상에 감광성 절연 수지(PID)와 같은 절연물질로 절연층(2241)을 형성하고, 접속패드(2222)를 오픈시키는 비아홀(2243h)을 형성한 후, 배선패턴 (2242) 및 비아(2243)를 형성하여 형성할 수 있다. 그 후, 연결부재(2240)를 보호하는 패시베이션층(2250)을 형성하고, 개구부(2251)를 형성한 후, 언더범프금속층(2260) 등을 형성한다. 즉, 일련의 과정을 통하여, 예를 들면, 반도체칩(2220), 연결부재(2240), 패시베이션층(2250), 및 언더범프금속층(2260)을 포함하는 팬-인 반도체 패키지(2200)가 제조된다.
이와 같이, 팬-인 반도체 패키지는 반도체칩의 접속패드, 예컨대 I/O(Input/Output) 단자를 모두 소자 안쪽에 배치시킨 패키지형태이며, 팬-인 반도체 패키지는 전기적 특성이 좋으며 저렴하게 생산할 수 있다. 따라서, 스마트폰에 들어가는 많은 소자들이 팬-인 반도체 패키지 형태로 제작되고 있으며, 구체적으로는 소형이면서도 빠른 신호 전달을 구현하는 방향으로 개발이 이루어지고 있다.
다만, 팬-인 반도체 패키지는 I/O 단자를 모두 반도체칩 안쪽에 배치해야 하는바 공간적인 제약이 많다. 따라서, 이러한 구조는 많은 수의 I/O 단자를 갖는 반도체칩이나 크기가 작은 반도체칩에 적용하는데 어려운 점이 있다. 또한, 이러한 취약점으로 인하여 전자기기의 메인보드에 팬-인 반도체 패키지가 직접 실장 되어 사용될 수 없다. 반도체칩의 I/O 단자를 재배선 공정으로 그 크기와 간격을 확대하였다 하더라도, 전자기기 메인보드에 직접 실장 될 수 있을 정도의 크기와 간격을 가지는 것은 아니기 때문이다.
도 5는 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-인 반도체 패키지(2200)는 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 인터포저 기판(2301)을 통하여 다시 한 번 재배선되며, 최종적으로는 인터포저 기판(2301) 상에 팬-인 반도체 패키지(2200)가 실장된 상태로 전자기기의 메인보드(2500)에 실장될 수 있다. 이때, 솔더볼(2270) 등은 언더필 수지(2280) 등으로 고정될 수 있으며, 외측은 몰딩재(2290) 등으로 커버될 수 있다. 또는, 팬-인 반도체 패키지(2200)는 별도의 인터포저 기판(2302) 내에 내장(Embedded) 될 수 도 있으며, 내장된 상태로 인터포저 기판(2302)에 의하여 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 다시 한 번 재배선되고, 최종적으로 전자기기의 메인보드(2500)에 실장될 수 있다.
이와 같이, 팬-인 반도체 패키지는 전자기기의 메인보드에 직접 실장 되어 사용되기 어렵기 때문에, 별도의 인터포저 기판 상에 실장된 후 다시 패키징 공정을 거쳐 전자기기 메인보드에 실장되거나, 또는 인터포저 기판 내에 내장된 채로 전자기기 메인보드에 실장되어 사용되고 있다.
(팬-아웃 반도체 패키지)
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는, 예를 들면, 반도체칩(2120)의 외측이 봉합재(2130)로 보호되며, 반도체칩(2120)의 접속패드(2122)가 연결부재(2140)에 의하여 반도체칩(2120)의 바깥쪽까지 재배선된다. 이때, 연결부재(2140) 상에는 패시베이션층(2150)이 더 형성될 수 있으며, 패시베이션층(2150)의 개구부에는 언더범프금속층(2160)이 더 형성될 수 있다. 언더범프금속층(2160) 상에는 솔더볼(2170)이 더 형성될 수 있다. 반도체칩(2120)은 바디(2121), 접속패드(2122), 패시베이션막(미도시) 등을 포함하는 집적회로(IC)일 수 있다. 연결부재(2140)는 절연층(2141), 절연층(2241) 상에 형성된 재배선층(2142), 접속패드(2122)와 재배선층(2142) 등을 전기적으로 연결하는 비아(2143)를 포함할 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 반도체칩 상에 형성된 연결부재를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태이다. 상술한 바와 같이, 팬-인 반도체 패키지는 반도체칩의 I/O 단자를 모두 반도체칩 안쪽에 배치시켜야 하고 이에 소자 사이즈가 작아지면 볼 크기와 피치를 줄여야 하므로 표준화된 볼 레이아웃을 사용할 수 없다. 반면, 팬-아웃 반도체 패키지는 이와 같이 반도체칩 상에 형성된 연결부재를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태인바 반도체칩의 크기가 작아지더라도 표준화된 볼 레이아웃을 그대로 사용할 수 있는바, 후술하는 바와 같이 전자기기의 메인보드에 별도의 인터포저 기판 없이도 실장될 수 있다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는 솔더볼(2170) 등을 통하여 전자기기의 메인보드(2500)에 실장될 수 있다. 즉, 상술한 바와 같이, 팬-아웃 반도체 패키지(2100)는 반도체칩(2120) 상에 반도체칩(2120)의 사이즈를 벗어나는 팬-아웃 영역까지 접속패드(2122)를 재배선할 수 있는 연결부재(2140)를 형성하기 때문에, 표준화된 볼 레이아웃을 그대로 사용할 수 있으며, 그 결과 별도의 인터포저 기판 등 없이도 전자기기의 메인보드(2500)에 실장 될 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 별도의 인터포저 기판 없이도 전자기기의 메인보드에 실장 될 수 있기 때문에, 인터포저 기판을 이용하는 팬-인 반도체 패키지 대비 두께를 얇게 구현할 수 있는바 소형화 및 박형화가 가능하다. 또한, 열 특성과 전기적 특성이 우수하여 모바일 제품에 특히 적합하다. 또한, 인쇄회로기판(PCB)을 이용하는 일반적인 POP(Package on Package) 타입 보다 더 컴팩트하게 구현할 수 있고, 휨 현상 발생으로 인한 문제를 해결할 수 있다.
한편, 팬-아웃 반도체 패키지는 이와 같이 반도체칩을 전자기기의 메인보드 등에 실장하기 위하여, 그리고 외부의 충격으로부터 반도체칩을 보호하기 위한 패키지 기술을 의미하는 것으로, 이와는 스케일, 용도 등이 상이하며, 팬-인 반도체 패키지가 내장되는 인터포저 기판 등의 인쇄회로기판(PCB)과는 다른 개념이다.
안테나 기판 및 반도체 패키지 복합 모듈
도 9는 안테나 기판 및 반도체 패키지 복합 모듈의 일례를 개략적으로 나타낸 단면도다.
도 10은 도 9의 안테나 기판 및 반도체 패키지 복합 모듈의 Ⅰ-Ⅰ' 절단 평면도를 개략적으로 나타낸다.
도면을 참조하면, 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300A)은 팬-아웃 반도체 패키지(100A)와 안테나 기판(200A)이 결합된 형태를 가진다. 보다 구체적으로는, 팬-아웃 반도체 패키지(100A)와 안테나 기판(200A)이 일체화된 형태를 가진다.
팬-아웃 반도체 패키지(100A)는 관통홀(110H)을 갖는 코어부재(110), 관통홀(110H)에 배치되며 접속패드(120P)가 배치된 활성면 및 활성면의 반대측에 배치된 비활성면을 갖는 반도체칩(120), 관통홀(110H)에 반도체칩(120)과 나란하게 배치된 수동부품(125), 코어부재(110)와 반도체칩(120)과 수동부품(125)의 적어도 일부를 캡슐화하는 봉합재(130), 반도체칩(120)의 활성면 상에 배치된 연결부재(140), 반도체칩(120)의 비활성면 및 코어부재(110) 상에 배치된 백사이드 배선층(132), 봉합재(130) 하부에 배치된 패시베이션층(150), 백사이드 배선층(132)과 연결된 언더범프금속층(160), 및 언더범프금속층과 연결된 전기연결구조체(170)를 포함한다. 코어부재(110) 및 연결부재(140)는 각각 접속패드(120P)와 전기적으로 연결된 코어 배선층(112a, 112b)과 재배선층(142)을 포함한다. 반도체칩(120)은 안테나 기판(200A)을 향하여 페이스-업 배치된다.
안테나 기판(200A)은 절연층(211)을 기준으로 상면에 안테나 패턴(212aA)을 포함하는 제1패턴층(212a)이 배치되고 하면에 그라운드 패턴(212bG)을 포함하는 제2패턴층(212b)이 배치되며 절연층(211)에 절연층(211)을 관통하며 안테나 패턴(212aA)과 전기적으로 연결된 피딩라인(213F)을 포함하는 비아(213)가 형성된 안테나 부재(210), 안테나 부재(210)의 하부에 배치되며 피딩라인(213F)과 전기적으로 연결된 피딩패턴(222F)을 포함하는 배선층(222)을 포함하는 배선부재(220), 및 안테나 부재(210)의 상부에 배치되며 제1배선층(212a)을 덮는 패시베이션층(230)을 포함한다. 안테나 부재(210)는 배선부재(220) 보다 두껍다.
안테나 기판(200A)의 배선부재(220)와 팬-아웃 반도체 패키지(100A)의 연결부재(140)는 별도의 전기연결구조체 등 없이 서로 접하여 일체화된다. 한편, 결합 이라는 표현은 두 구성요소가 서로 접하도록 일체화된 경우와 두 구성요소가 매개체를 이용하여 적층된 형태를 포함하는 개념이다.
한편, RFIC와 함께 안테나를 하나의 복합 모듈로 형성하는 경우, 안테나의 공진주파수와 대역폭을 결정짓기 위해서 안테나, 그라운드 면, 유전물질, 피딩라인 등의 구현을 어떻게 해야 할지 고려해야 한다. 예컨대, 안테나 특성에 민감한 영향을 주는 안테나와 그라운드 면 간의 거리, 즉 공기층의 두께 또는 유전물질의 두께를 일정하게 유지 및 관리를 해야 안정적인 안테나의 방사특성을 확보할 수 있다.
한편, 종래의 경우, 반도체 패키지의 재배선층에 안테나를 형성하되, 그라운드 면은 메인보드에 형성하는 방식을 사용한바 있다. 이 경우, 안테나와 그라운드 면 간의 두께 또는 거리를 패키지의 솔더볼의 높이로 확보를 해야 하며, 따라서 메인보드에 패키지를 실장 하였을 때, 솔더볼이 주저 않는 높이 정도에 따라 두께 차이가 발생할 수 있다. 또한, 이 경우 공기층을 유전물질로 사용하였기 때문에 안테나의 사이즈가 커지는 단점을 가지고 있다. 또한, 이 경우 안테나와 그라운드 면 사이의 공간에 플럭스(Flux) 또는 이물질이 삽입될 수 있으며, 그 결과 안테나의 특성이 크게 영향을 받을 수 있다. 또한, 이 경우, RFIC에서 열이 발생되는 경우, 충분한 방열 경로를 확보하기 힘들기 때문에, 많은 전력을 사용하는 제품에는 적용하는데 한계성을 가지고 있다.
반면, 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300A)의 경우는, RFIC 등의 반도체칩(120)을 페이스-업 형태로 패키징한 팬-아웃 반도체 패키지(100A)를 다이폴 안테나 또는 패치 안테나 등의 안테나 패턴(212aA)을 포함하는 안테나 기판(200A)과 일체화 한 구조이다. 이때, 안테나 기판(200A)은 안테나 부재(210)를 도입하고 있으며, 안테나 부재(210)는 절연층(211)을 기준으로 양면에 안테나 패턴(212aA)과 그라운드 패턴(212bG)을 형성하며, 절연층(211)을 관통하는 비아(213) 등을 통하여 피딩라인(213F)을 구현하고 있다. 따라서, 외부환경 변화에 관계없이 단일 복합 모듈 내에서 안테나와 그라운드 면 간의 거리를 안정적으로 확보하여 안테나의 방사특성을 유지할 수 있으며, 그럼에도 불구하고 안테나와 반도체칩 간의 신호 경로를 최소화하여 안정적인 RF 특성을 확보할 수 있다.
또한, 안테나 부재(210)의 절연층(211)의 유전률(Dk)과 코어부재(110)의 절연층(211)의 유전률(Dk)을 적절히 이용함으로써 안테나의 크기를 소형화하여 전체 모듈의 구조를 절감하여 공간적인 효율성을 높임과 동시에 코스트 절감도 가능하다. 또한, 안테나와 그라운드 면 공간의 이물의 영향에 의한 안테나 성능 저하도 방지할 수 있다. 또한, 코어부재(110)의 도입으로 모듈(300A)의 강성을 부가할 수 있음은 물론이며, 코어부재(110)가 전기적인 연결 경로를 제공함으로써 메인보드 등에 연결되기 위한 전기연결구조체(170)까지의 모듈 내의 신호적 경로를 효과적으로 제공할 수 있다. 기타, 수동부품(125)이 팬-아웃 반도체 패키지(100A)에 반도체칩(120)과 함께 내장되어 있는바, 신호 및 파워 등의 로스 최소화도 가능하다.
이하에서는, 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300A)의 구성요소에 대하여 도면을 참조하여 보다 자세히 설명한다.
먼저, 팬-아웃 반도체 패키지(100A)는 상술한 바와 같이 관통홀(110H)을 갖는 코어부재(110), 관통홀(110H)에 배치되며 접속패드(120P)가 배치된 활성면 및 활성면의 반대측에 배치된 비활성면을 갖는 반도체칩(120), 관통홀(110H)에 반도체칩(120)과 나란하게 배치된 수동부품(125), 코어부재(110)와 반도체칩(120)과 수동부품(125)의 적어도 일부를 캡슐화하는 봉합재(130), 반도체칩(120)의 활성면 상에 배치된 연결부재(140), 반도체칩(120)의 비활성면 및 코어부재(110) 상에 배치된 백사이드 배선층(132), 봉합재(130) 하부에 배치된 패시베이션층(150), 백사이드 배선층(132)과 연결된 언더범프금속층(160), 및 언더범프금속층과 연결된 전기연결구조체(170)를 포함한다. 코어부재(110) 및 연결부재(140)는 각각 접속패드(120P)와 전기적으로 연결된 코어 배선층(112a, 112b)과 재배선층(142)을 포함한다.
코어부재(110)는 코어 배선층(112a, 112b)을 포함하는바 연결부재(140)의 층수를 감소시킬 수 있다. 필요에 따라서는, 구체적인 재료에 따라 패키지(100A)의 강성을 보다 개선시킬 수 있으며, 봉합재(130)의 두께 균일성 확보 등의 역할을 수행할 수 있다. 코어부재(110)의 코어 배선층(112a, 112b) 및 코어 비아(113)에 의하여 모듈(300A) 내에 전기적인 경로가 제공될 수도 있다. 코어부재(110)는 관통홀(110H)을 가진다. 관통홀(110H) 내에는 반도체칩(120)과 수동부품(125)이 코어부재(110)와 소정거리 이격 되도록 나란하게 배치된다. 반도체칩(120) 및 수동부품(125)의 측면 주위는 코어부재(110)에 의하여 둘러싸일 수 있다. 다만, 이는 일례에 불과하며 다른 형태로 다양하게 변형될 수 있으며, 그 형태에 따라서 다른 기능을 수행할 수 있다.
코어부재(110)는 유전층(111), 유전층(111)의 상면 상에 배치된 제1코어 배선층(112a), 유전층(111)의 하면 상에 배치된 제2코어 배선층(112b), 및 유전층(111)을 관통하며 제1 및 제2코어 배선층(112a, 112b)을 연결하는 코어 비아(113)를 포함한다. 코어부재(110)의 제1 및 제2코어 배선층(112a, 112b)은 연결부재(140)의 재배선층(142) 대비 두께가 두꺼울 수 있다. 코어부재(110)는 반도체칩(120) 등과 유사한 또는 그 이상의 두께를 가질 수 있는바, 제1 및 제2코어 배선층(112a, 112b) 역시 그 스케일에 맞춰 기판 공정을 통하여 보다 큰 사이즈로 형성할 수 있다. 반면, 연결부재(140)의 재배선층(142)은 박형화를 위하여 반도체 공정을 통하여 보다 작은 사이즈로 형성할 수 있다.
유전층(111)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다. 예를 들면, 유전층(111)의 재료로는 요구되는 자재 특성에 따라 Low Df & Low Dk의 일반 동박 적층판(CCL) 또는 Low Df & High Dk의 글래스나 세라믹 계열의 절연재를 적용할 수 있다.
코어 배선층(112a, 112b)은 반도체칩(120)의 접속패드(120P)를 재배선하는 역할을 수행할 수 있다. 또한, 팬-아웃 반도체 패키지(100A)를 상부 및 하부의 다른 구성요소와 전기적으로 연결할 때 연결패턴으로 사용될 수 있다. 코어 배선층(112a, 112b)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 코어 배선층(112a, 112b)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드 등을 포함할 수 있다.
코어 비아(113)는 서로 다른 층에 형성된 코어 배선층(112a, 112b)을 전기적으로 연결시키며, 그 결과 코어부재(110) 내에 전기적 경로를 형성시킨다. 코어 비아(113) 역시 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 코어 비아(113)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 모래시계 형상이나 원통 형상 등 공지된 모든 형상이 적용될 수 있다. 코어 비아(113) 역시 신호를 위한 비아, 그라운드를 위한 비아 등을 포함할 수 있다.
코어부재(110)의 관통홀(110H)의 벽면에는 필요에 따라서 금속층(115)이 더 배치될 수 있다. 금속층(115)은 관통홀(110H)의 벽면에 전면 형성이 되어 반도체칩(120)을 둘러쌀 수 있다. 이를 통하여, 방열 특성을 개선할 수 있음은 물론이며, 전자파 차폐의 효과를 가질 수도 있다. 금속층(115)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 금속층(115)은 제1코어 배선층(112a) 및/또는 제2코어 배선층(112b)의 그라운드 패턴과 전기적으로 연결되어 그라운드 면으로 사용될 수도 있다.
반도체칩(120)은 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 베어 상태의 집적회로(IC)일 수 있다. 집적회로(IC)는, 예를 들면, RFIC(Radio-Frequency Integrated Circuit)일 수 있다. 즉, 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300A)은 RFIC와 mmWave/5G Antenna가 일체화된 패키지일 수 있다. 반도체칩(120)은 각종 회로가 형성된 바디를 포함할 수 있으며, 바디의 활성면에는 접속패드(120P)가 형성될 수 있다. 바디는, 예를 들면, 액티브 웨이퍼를 기반으로 형성될 수 있으며, 이 경우 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 접속패드(120P)는 반도체칩(120)을 다른 구성요소와 전기적으로 연결시키기 위한 것으로, 형성물질로는 도전성 물질, 바람직하게는 알루미늄(Al)을 사용할 수 있으나, 이에 한정되는 것은 아니다. 반도체칩(120)은 접속패드(120P)가 배치된 면이 활성면, 그 반대측이 비활성면이 된다. 도면에 도시하지는 않았으나, 반도체칩(120)의 활성면 상에는 접속패드(120P)의 적어도 일부를 노출시키는 개구부를 갖는 산화막 및/또는 질화막 등으로 구성되는 패시베이션막(미도시)이 형성될 수 있다. 반도체칩(120)은 페이스-업 형태로 배치되며, 따라서 안테나와의 최소의 신호 경로를 가질 수 있다.
수동부품(125)은 관통홀(110H) 내에 반도체칩(120)과 나란하게 배치된다. 수동부품(125)은 커패시터, 인덕터 등의 공지의 수동부품일 수 있다. 제한되지 않는 일례로서, 수동부품(125)은 커패시터 일 수 있다. 수동부품(125)은 연결부재(140)를 통하여 반도체칩(120)과 전기적으로 연결될 수 있다. 또한, 연결부재(140)를 통하여 안테나 기판(200A)과도 전기적으로 연결될 수 있다. 수동부품(125)의 수는 특별히 한정되지 않는다.
봉합재(130)는 반도체칩(120), 수동부품(125) 등을 보호하며 절연영역을 제공하기 위한 구성이다. 봉합형태는 특별히 제한되지 않으며, 반도체칩(120)과 수동부품(125)의 적어도 일부를 감싸는 형태이면 무방하다. 예를 들면, 봉합재(130)는 코어부재(110)의 하면을 덮을 수 있으며, 반도체칩(120)의 측면과 비활성면을 덮을 수 있으며, 수동부품(125)의 측면과 하면을 덮을 수 있다. 또한, 관통홀(110H) 내의 공간을 채울 수 있다. 봉합재(130)의 구체적인 물질은 특별히 한정되는 않으며, 예를 들면, PIE(Photo Imageable Encapsulant)를 사용할 수 있다. 기타, 필에요 따라서는 ABF 등의 절연물질이 사용될 수도 있다.
백사이드 배선층(132)은 반도체칩(120)의 접속패드(120P)를 재배선 역할을 수행할 수 있으며, 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 백사이드 배선층(132)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 신호 패턴 등을 포함할 수 있다. 또한, 비아 패드, 전기연결구조체 패드 등을 포함할 수 있다.
백사이드 비아(133)는 서로 다른 층에 형성된 백사이드 배선층(132)과 제2 코어 배선층(112b) 등을 전기적으로 연결시킨다. 또한, 필요에 따라서는 백사이드 비아(133)는 반도체칩(120)의 비활성면에 형성된 금속층(122)과 연결되어 방열비아로 활용될 수도 있다. 백사이드 비아(133) 역시 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 백사이드 비아(133) 역시 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라서만 형성된 것일 수도 있다. 또한, 형상이 테이퍼 형상, 원통형상 등 공지된 모든 형상이 적용될 수 있다.
연결부재(140)는 반도체칩(120)의 접속패드(120P)를 재배선할 수 있다. 연결부재(140)를 통하여 다양한 기능을 가지는 수십 수백의 반도체칩(120)의 접속패드(120P)가 각각 재배선 될 수 있다. 또한, 연결부재(140)는 배선부재(220)와 연결되는바 팬-아웃 반도체 패키지(100A)와 안테나 기판(200A)이 일체화될 수 있도록 연결 경로를 제공한다. 연결부재(140)는 절연층(141), 절연층(141) 상에 배치된 재배선층(142), 및 절연층(141)을 관통하며 재배선층(142)과 연결된 비아(143)를 포함한다. 연결부재(140)는 단층으로 구성될 수도 있고, 도면에서 보다 많은 수의 복수 층으로 설계될 수도 있다.
절연층(141)의 물질로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 상술한 바와 같은 절연물질 외에도 PID 수지와 같은 감광성 절연물질을 사용할 수도 있다. 즉, 절연층(141)은 감광성 절연층일 수 있다. 절연층(141)이 감광성의 성질을 가지는 경우, 절연층(141)을 보다 얇게 형성할 수 있으며, 보다 용이하게 비아(143)의 파인 피치를 달성할 수 있다. 절연층(141)은 절연수지 및 무기필러를 포함하는 감광성 절연층일 수 있다. 절연층(141)이 다층인 경우, 이들의 물질은 서로 동일할 수 있고, 필요에 따라서는 서로 상이할 수도 있다. 절연층(141)이 다층인 겨우, 이들은 공정에 따라 일체화 되어 경계가 불분명할 수도 있다.
재배선층(142)은 실질적으로 접속패드(120P)를 재배선하는 역할을 수행할 수 있으며, 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 재배선층(142)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등을 포함할 수 있다. 재배선층(142)은 피딩라인(223F)과 전기적으로 연결된 피딩패턴을 포함할 수 있다.
비아(143)는 서로 다른 층에 형성된 재배선층(142), 접속패드(120P) 등을 전기적으로 연결시키며, 그 결과 패키지(100A) 내에 전기적 경로를 형성시킨다. 비아(143)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 비아(153)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다. 비아(143)는 피딩라인(223F)과 전기적으로 연결된 피딩라인을 포함한다.
패시베이션층(150)은 백사이드 배선층(132)을 외부의 물리적 화학적 손상 등으로부터 보호할 수 있다. 패시베이션층(150)은 절연수지 및 무기필러를 포함하되, 유리섬유는 포함하지 않을 수 있다. 예를 들면, 패시베이션층(150)은 ABF일 수 있으나, 이에 한정되는 것은 아니며, PID나 솔더 레지스트 등일 수도 있다.
언더범프금속층(160)은 전기연결구조체(170)의 접속 신뢰성을 향상시켜주며, 그 결과 패키지(100A)의 보드 레벨 신뢰성을 개선해준다. 언더범프금속층(160)은 봉합재(130) 및/또는 패시베이션층(150)의 개구부를 통하여 노출된 백사이드 배선층(132)의 전기연결구조체를 위한 각종 패드와 연결된다. 언더범프금속층(160)은 봉합재(130)의 개구부에 공지의 도전성 물질, 즉 금속을 이용하여 공지의 메탈화(Metallization) 방법으로 형성할 수 있으나, 이에 한정되는 것은 아니다.
전기연결구조체(170)는 안테나 내장 반도체 패키지(100A)를 외부와 물리적 및/또는 전기적으로 연결시키기 위한 부가적인 구성이다. 예를 들면, 안테나 내장 반도체 패키지(100A)는 전기연결구조체(170)를 통하여 전자기기의 메인보드에 실장될 수 있다. 전기연결구조체(170)는 도전성 물질, 예를 들면, 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 전기연결구조체(170)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 전기연결구조체(170)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다. 전기연결구조체(170)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 전기연결구조체(170)의 수는 접속패드(120P)의 수에 따라서 수십 내지 수천 개일 수 있으며, 그 이상 또는 그 이하의 수를 가질 수도 있다.
전기연결구조체(170) 중 적어도 하나는 팬-아웃 영역에 배치된다. 팬-아웃 영역이란 반도체칩(120)이 배치된 영역을 벗어나는 영역을 의미한다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
다음으로, 안테나 기판(200A)은 절연층(211)을 기준으로 상면에 안테나 패턴(212aA)을 포함하는 제1패턴층(212a)이 배치되고 하면에 그라운드 패턴(212bG)을 포함하는 제2패턴층(212b)이 배치되며 절연층(211)에 절연층(211)을 관통하며 안테나 패턴(212aA)과 전기적으로 연결된 피딩라인(213F)을 포함하는 비아(213)가 형성된 안테나 부재(210), 안테나 부재(210)의 하부에 배치되며 피딩라인(213F)과 전기적으로 연결된 피딩패턴(222F)을 포함하는 배선층(222)을 포함하는 배선부재(220), 및 안테나 부재(210)의 상부에 배치되며 제1배선층(212a)을 덮는 패시베이션층(230)을 포함한다. 안테나 부재(210)는 배선부재(220) 보다 두껍다. 배선부재(220)와 연결부재(140)는 별도의 전기연결구조체 등 없이 서로 접한다. 안테나 기판(200A)은 안테나 부재(210)를 기준으로 비대칭 구조를 가진다.
안테나 부재(210)는 mmWave/5G Antenna를 구현할 수 있는 영역으로, 절연층(211), 절연층의 상면에 형성된 제1패턴층(212a), 절연층(211)의 하면에 형성된 제2패턴층(212b), 절연층(211)을 관통하며 제1 및 제2패턴층(212a, 212b)을 전기적으로 연결하는 비아(213)를 포함한다. 안테나 부재(210)는 제1패턴층(212a)이 안테나 패턴(212aA)을 포함하고, 제2패턴층(212b)이 그라운드 패턴(212bG)을 포함하며, 이들 사이에 절연층(211)이 배치되는바, 외부환경 변화에 관계없이 단일 복합 모듈 내에서 안테나와 그라운드 면 간의 거리를 안정적으로 확보하여 안테나의 방사특성을 유지할 수 있다. 또한, 절연층(211)의 유전률(Dk)을 적절히 이용함으로써 안테나의 크기를 소형화하여 전체 모듈의 구조를 절감하여 공간적인 효율성을 높임과 동시에 코스트 절감도 가능하다. 예를 들면, 안테나 부재(210)의 절연층(211)의 유전률(Dk)은 코어부재(110)의 유전층(111)의 유전률(Dk) 대비 높을 수 있다. 안테나 부재(210)의 절연층(211)의 유전률(Dk)은 모듈(300A) 내의 다른 절연층이나 유전층 대비 유전률(Dk)이 높을 수 있다.
절연층(211)의 재료로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들과 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 및/또는 무기필러와 같은 보강재를 포함하는 재료, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 예를 들면, 절연층(211)의 재료로는 요구되는 자재 특성에 따라 Low Df & Low Dk의 일반 동박 적층판(CCL) 또는 Low Df & High Dk의 글래스나 세라믹 계열의 절연재를 적용할 수 있다. 절연층(211)의 재료로 유리나 세라믹 계열의 High Dk & Low Df 자재를 사용하는 경우 보다 소형화가 가능한 안테나 형성을 도모할 수 있다. 절연층(211)의 두께는 임피던스 매칭 특성에 따라서 자유롭게 변경할 수 있다.
제1배선층(212a)은 실질적으로 mmWave/5G Antenna 등을 구현하는 안테나 패턴(212aA)을 포함하며, 기타 그라운드 패턴(212aG) 등을 포함할 수 있다. 안테나 패턴(212aA)은 다이폴 안테나(Dipole antenna), 패치 안테나(Patch antenna) 등일 수 있다. 이러한 안테나 패턴(212aA)의 주위는 그라운드 패턴으로 둘러싸일 수 있으나, 이에 한정되는 것은 아니다. 제1배선층(212a)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다.
제2배선층(212b)은 안테나 패턴(212aA)을 위한 그라운드 패턴(212bG)을 포함하며, 기타 신호 패턴 등을 포함할 수 있다. 그라운드 패턴(212bG)은 그라운드 면의 형태일 수 있다. 제2배선층(212b)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다.
비아(213)는 서로 다른 층에 형성된 제1 및 제2패턴층(212a, 212b)을 전기적으로 연결시키며, 그 결과 안테나 부재(210) 내에 전기적인 경로를 제공한다. 비아(213)는 피딩라인(213F)을 포함하며, 기타 그라운드 비아(213G) 등을 포함할 수 있다. 피딩라인(213F)은 안테나 패턴(212aA)과 전기적으로 연결된다. 그라운드 비아(213G)는 이러한 피딩라인(213F) 주위를 촘촘히 둘러쌀 수 있다. 비아(213)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 비아(213)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도면에서와 달리 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 원통형상, 모래시계 형상, 테이퍼 형상 등 공지된 모든 수직 단면 형상이 적용될 수 있다.
배선부재(220)는 절연층(221), 절연층(221) 상에 형성된 배선층(222), 절연층(221)을 관통하며 서로 다른 층에 형성된 배선층(222)을 전기적으로 연결하거나 또는 배선층(222)을 다른 부재의 패턴층이나 재배선층과 전기적으로 연결하는 비아(223)를 포함한다. 배선부재(220)는 보다 많은 수의 배선층을 가질 수도 있고, 또는 단지 하나의 배선층을 가질 수도 있다.
절연층(221)의 재료로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 ABF(Ajinomoto Build-up Film), PID(Photo Imageble Dielectric) 등이 사용될 수 있다. 절연층(221)이 복수인 경우에는 각 층의 경계가 불분명할 수 있으나, 반드시 이에 한정되는 것은 아니다.
배선층(222)은 피딩라인(213F)과 전기적으로 연결되는 피딩패턴(222F)을 포함하며, 기타 그라운드 패턴(222G) 등을 포함할 수 있다. 배선층(222)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다.
비아(223)는 서로 다른 층에 형성된 배선층(222)을 전기적으로 연결하거나 또는 배선층(222)을 다른 부재의 패턴층이나 재배선층과 전기적으로 연결하여 전기적 경로를 제공한다. 비아(223)는 피딩패턴(222F)과 전기적으로 연결된 피딩라인(223F)을 포함한다. 비아(223)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다.
패시베이션층(230)은 안테나 부재(210)를 외부의 물리적 화학적 손상 등으로부터 보호할 수 있다. 패시베이션층(230)은 절연수지 및 무기필러를 포함하되, 유리섬유는 포함하지 않을 수 있다. 예를 들면, 패시베이션층(150)은 ABF일 수 있으나, 이에 한정되는 것은 아니며, PID 일 수도 있고, 솔더 레지스트 등일 수도 있다.
도 11은 도 9의 안테나 기판 및 반도체 패키지 복합 모듈의 안테나 기판의 다양한 예를 개략적으로 나타낸다.
도면을 참조하면, 안테나 기판(200A)은 복수의 다이폴 안테나(210DA)와 복수의 패치 안테나(210PA)를 포함하는 형태일 수 있다. 또는, 보다 많은 수의 패치 안테나(210PA)를 포함하는 형태일 수도 있다. 즉, 안테나 기판(200A)은 설계에 따라서 다양한 형태의 안테나를 포함할 수 있다.
도 12는 도 9의 안테나 기판 및 반도체 패키지 복합 모듈의 안테나 기판의 패치 안테나의 적용 예를 개략적으로 나타낸다.
도면을 참조하면, 패치 안테나(210PA)는 안테나 패턴(212bA)과 피딩라인(213F)이 촘촘하게 형성된 그라운드 비아(213G)에 의하여 둘러싸인 형태를 가질 수 있다. 안테나 패턴(212bA)과 그라운드 비아(213G) 사이는 패시베이션층(230) 등의 절연물질이 배치될 수 있다. 피딩라인(213F)은 피딩패턴(222F)과 전기적으로 연결될 수 있으며, 결과적으로 접속패드(120P)와 전기적으로 연결될 수 있다.
도 13은 안테나 기판 및 반도체 패키지 복합 모듈의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300B)은 안테나 기판(200B)과 반도체 패키지(100B)가 일체화된 형태를 가진다. 이때, 반도체 패키지(100B)는 코어부재(110)가 연결부재(140)와 접하는 제1유전층(111a), 연결부재(140)와 접하며 제1유전층(111a)에 매립된 제1코어 코어 배선층(112a), 제1유전층(111a)의 제1코어 코어 배선층(112a)이 매립된측의 반대측 상에 배치된 제2코어 코어 배선층(112b), 제1유전층(111a) 상에 배치되며 제2코어 코어 배선층(112b)을 덮는 제2유전층(111b), 및 제2유전층(111b) 상에 배치된 제3코어 코어 배선층(112c)을 포함한다. 제1 내지 제3코어 코어 배선층(112a, 112b, 112c)은 접속패드(120P)와 전기적으로 연결된다. 제1 및 제2코어 코어 배선층(112a, 112b)과 제2및 제3코어 코어 배선층(112b, 112c)은 각각 제1 및 제2유전층(111a, 111b)을 관통하는 제1 및 제2코어 코어 비아(113a, 113b)를 통하여 전기적으로 연결된다. 한편, 제1 내지 제3코어 배선층(112a, 112b, 112c) 중 적어도 하나의 층은 안테나 패턴(212aA)와 전기적으로 연결된 필터패턴(미도시)을 포함할 수 있으며, 이 경우 안테나 부재(210)의 절연물질은 안테나의 소형화를 위하여 고유전율의 재료를 사용할 수 있고, 코어부재(110)의 절연물질은 필터 손실 최소화를 위하여 저유전율의 재료를 사용할 수 있으나, 이에 한정되는 것은 아니다.
제1코어 코어 배선층(112a)을 제1유전층(111a) 내에 매립하는 경우, 제1코어 코어 배선층(112a)의 두께에 의하여 발생하는 단차가 최소화 되는바, 연결부재(140)의 절연거리가 일정해진다. 즉, 연결부재(140)의 제1재배선층(142a)으로부터 제1유전층(111a)의 하면까지의 거리와, 연결부재(140)의 제1재배선층(142a)로부터 반도체칩(120)의 접속패드(120P)까지의 거리의 차이는, 제1코어 코어 배선층(112a)의 두께보다 작을 수 있다. 따라서, 연결부재(140)의 고밀도 배선 설계가 용이할 수 있다.
연결부재(140)의 재배선층(142)과 코어부재(110)의 제1코어 코어 배선층(112a) 사이의 거리는 연결부재(140)의 재배선층(142)과 반도체칩(120)의 접속패드(120P) 사이의 거리보다 클 수 있다. 이는 제1코어 코어 배선층(112a)이 제1유전층(111a)의 내부로 리세스될 수 있기 때문이다. 이와 같이, 제1코어 코어 배선층(112a)이 제1유전층(111a) 내부로 리세스되어 제1유전층(111a)의 상면과 제1코어 코어 배선층(112a)의 상면이 단차를 가지는 경우, 봉합재(130) 형성물질이 블리딩되어 제1코어 코어 배선층(112a)을 오염시키는 것을 방지할 수도 있다. 코어부재(110)의 제2코어 코어 배선층(112b)은 반도체칩(120)의 활성면과 비활성면 사이에 위치할 수 있다. 코어부재(110)는 반도체칩(120)의 두께에 대응하는 두께로 형성할 수 있으며, 따라서 코어부재(110) 내부에 형성된 제2코어 코어 배선층(112b)은 반도체칩(120)의 활성면과 비활성면 사이의 레벨에 배치될 수 있다.
코어부재(110)의 코어 코어 배선층(112a, 112b, 112c)의 두께는 연결부재(140)의 재배선층(142)의 두께보다 두꺼울 수 있다. 코어부재(110)는 반도체칩(120) 이상의 두께를 가질 수 있는바, 코어 코어 배선층(112a, 112b, 112c) 역시 그 스케일에 맞춰 보다 큰 사이즈로 형성할 수 있다. 반면, 연결부재(140)의 재배선층(142)은 박형화를 위하여 코어 코어 배선층(112a, 112b, 112c) 보다 상대적으로 작은 사이즈로 형성할 수 있다.
유전층(111a, 111b)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
코어 코어 배선층(112a, 112b, 112c)은 반도체칩(120)의 접속패드(120P)를 재배선하는 역할을 수행할 수 있다. 코어 코어 배선층(112a, 112b, 112c)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 코어 코어 배선층(112a, 112b, 112c)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 신호 비아 패드나 그라운드 비아 패드 등을 포함할 수 있다.
코어 코어 비아(113a, 113b)는 서로 다른 층에 형성된 코어 코어 배선층(112a, 112b, 112c)을 전기적으로 연결시키며, 그 결과 코어부재(110) 내에 전기적 경로를 형성시킨다. 코어 코어 비아(113a, 113b) 역시 형성물질로는 도전성 물질을 사용할 수 있다. 코어 코어 비아(113a, 113b)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 테이퍼형상뿐만 아니라, 원통형상 등 공지된 모든 형상이 적용될 수 있다. 제1코어 코어 비아(113a)를 위한 홀을 형성할 때 제1코어 코어 배선층(112a)의 일부 패드가 스토퍼(stopper) 역할을 수행할 수 있는바, 제1코어 코어 비아(113a)는 아랫면의 폭이 윗면의 폭보다 큰 테이퍼 형상인 것이 공정상 유리할 수 있다. 이 경우, 제1코어 코어 비아(113a)는 제2코어 코어 배선층(112b)의 패드 패턴과 일체화될 수 있다. 또한, 제2코어 코어 비아(113b)를 위한 홀을 형성할 때 제2코어 코어 배선층(112b)의 일부 패드가 스토퍼(stopper) 역할을 수행할 수 있는바, 제2코어 코어 비아(113b)는 아랫면의 폭이 윗면의 폭보다 큰 테이퍼 형상인 것이 공정상 유리할 수 있다. 이 경우, 제2코어 코어 비아(113b)는 제3코어 코어 배선층(112c)의 패드 패턴과 일체화될 수 있다.
그 외에 다른 구성에 대한 설명은 상술한 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300A)에서 설명한 바와 실질적으로 동일한바 생략한다.
도 14는 안테나 기판 및 반도체 패키지 복합 모듈의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300C)은 안테나 기판(200C)과 반도체 패키지(100C)가 일체화된 형태를 가진다. 이때, 반도체 패키지(100C)는 코어부재(110)가 제1유전층(111a), 제1유전층(111a)의 양면에 배치된 제1코어 배선층(112a) 및 제2코어 배선층(112b), 제1절연층(112a) 상에 배치되며 제1코어 배선층(112a)을 덮는 제2유전층(111b), 제2유전층(111b) 상에 배치된 제3재배선층(111c), 제1유전층(111a) 상에 배치되어 제2코어 배선층(112b)을 덮는 제3유전층(111c), 및 제3유전층(111c) 상에 배치된 제4코어 배선층(112d)을 포함한다. 제1 내지 제4코어 배선층(112a, 112b, 112c, 112d)는 접속패드(120P)와 전기적으로 연결된다. 코어부재(110)가 더 많은 수의 코어 배선층(112a, 112b, 112c, 112d)을 포함하는바, 연결부재(140)를 더욱 간소화할 수 있다. 따라서, 연결부재(140) 형성 과정에서 발생하는 불량에 따른 수율 저하를 개선할 수 있다. 한편, 제1 내지 제4 코어 배선층(112a, 112b, 112c, 112d)은 제1 내지 제3 유전층(111a, 111b, 111c)을 각각 관통하는 제1 내지 제3코어 비아(113a, 113b, 113c)를 통하여 전기적으로 연결될 수 있다. 한편, 제1 내지 제4코어 배선층(112a, 112b, 112c, 112d) 중 적어도 하나의 층은 안테나 패턴(212aA)와 전기적으로 연결된 필터패턴(미도시)을 포함할 수 있으며, 이 경우 안테나 부재(210)의 절연물질은 안테나의 소형화를 위하여 고유전율의 재료를 사용할 수 있고, 코어부재(110)의 절연물질은 필터 손실 최소화를 위하여 저유전율의 재료를 사용할 수 있으나, 이에 한정되는 것은 아니다.
제1유전층(111a)은 제2유전층(111b) 및 제3유전층(111c)보다 두께가 두꺼울 수 있다. 제1유전층(111a)은 기본적으로 강성 유지를 위하여 상대적으로 두꺼울 수 있으며, 제2유전층(111b) 및 제3유전층(111c)은 더 많은 수의 코어 배선층(112c, 112d)을 형성하기 위하여 도입된 것일 수 있다. 제1유전층(111a)은 제2유전층(111b) 및 제3유전층(111c)과 상이한 절연물질 포함할 수 있다. 예를 들면, 제1유전층(111a)은 심재, 필러, 및 절연수지를 포함하는, 예컨대, 프리프레그일 수 있고, 제2유전층(111c) 및 제3유전층(111c)은 필러 및 절연수지를 포함하는 ABF 필름 또는 PID 필름일 수 있으나, 이에 한정되는 것은 아니다. 유사한 관점에서, 제1유전층(111a)을 관통하는 제1코어 비아(113a)는 제2 및 제3유전층(111b, 111c)을 관통하는 제2및 제3코어 비아(113b, 113c)보다 직경이 클 수 있다.
연결부재(140)의 재배선층(142)과 코어부재(110)의 제3코어 배선층(112c) 사이의 거리는 연결부재(140)의 재배선층(142)과 반도체칩(120)의 접속패드(120P) 사이의 거리보다 작을 수 있다. 제3코어 배선층(112c)이 제2유전층(111b) 상에 돌출된 형태로 배치될 수 있으며, 그 결과 연결부재(140)와 접할 수 있기 때문이다. 코어부재(110)의 제1코어 배선층(112a) 및 제2코어 배선층(112b)은 반도체칩(120)의 활성면과 비활성면 사이에 위치할 수 있다. 코어부재(110)는 반도체칩(120)의 두께에 대응하게 형성할 수 있는바, 코어부재(110) 내부에 형성된 제1코어 배선층(112a) 및 제2코어 배선층(112b)은 반도체칩(120)의 활성면과 비활성면 사이 레벨에 배치될 수 있다.
코어부재(110)의 코어 배선층(112a, 112b, 112c, 112d)의 두께는 연결부재(140)의 재배선층(142)의 두께보다 두꺼울 수 있다. 코어부재(110)는 반도체칩(120) 이상의 두께를 가질 수 있는바, 코어 배선층(112a, 112b, 112c, 112d) 역시 보다 큰 사이즈로 형성할 수 있다. 반면, 연결부재(140)의 재배선층(142)은 박형화를 위하여 보다 상대적으로 작은 사이즈로 형성할 수 있다.
그 외에 다른 구성에 대한 설명은 상술한 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300A)에서 설명한 바와 실질적으로 동일한바 생략한다.
도 15는 안테나 기판 및 반도체 패키지 복합 모듈의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300D)은 안테나 기판(200D)과 반도체 패키지(100D)가 일체화된 형태를 가진다. 이때, 안테나 기판(200D)은 배선부재(220)의 배선층(222)이 필터패턴(222R)을 포함한다. 필터패턴(222R)은 피딩라인(213F), 피딩패턴(222F) 등과 전기적으로 연결된다. 필터패턴(222R)은 마이크로 스트립라인 또는 스트립라인 등일 수 있으나, 이에 한정되는 것은 아니다. 필터패턴(222R)은 배선부재(220)의 다양한 층에 적절하게 형성될 수 있다. 안테나 부재(210)의 절연물질로는 안테나 사이즈를 줄이기 위하여 고유전율(Er1) 특성을 가지는 재료를 사용할 수 있고, 배선부재(220)의 절연물질로는 필터의 손실을 줄이기 위하여 저유전율(Er12)의 특성을 가지는 재료를 사용할 수 있다. 안테나 부재(210)의 그라운드 패턴(212bG) 및/또는 배선부재(220)의 그라운드 패턴(222G)은 필터패턴(222R)을 위한 그라운드 면을 제공할 수 있다.
그 외에 다른 구성에 대한 설명은 상술한 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300A)에서 설명한 바와 실질적으로 동일한바 생략한다. 한편, 다른 일례에 따른 안테나 기판 및 반도체 패키지 모듈(300B, 300C)에서 설명한 코어부재(110)의 형태가 다른 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300D)에도 적용될 수 있음은 물론이다.
도 16은 안테나 기판 및 반도체 패키지 복합 모듈의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300E)은 안테나 기판(200E)과 반도체 패키지(100E)가 일체화된 형태를 가진다. 이때, 반도체 패키지(100E)는 코어부재(110)가 유전층(111)의 내부에 매립된 제3배선층(112c) 및 제3배선층(112c)을 제1 및 제2배선층(112a, 112b)과 전기적으로 연결하는 제2 및 제3코어 비아(113b, 113c)을 더 포함한다. 제3배선층(112c)은 필터패턴(112cR)을 포함한다. 필터패턴(112cR)은 피딩라인(213F), 피딩패턴(222F) 등과 전기적으로 연결된다. 필터패턴(112cR)은 마이크로 스트립라인 또는 스트립라인 등일 수 있으나, 이에 한정되는 것은 아니다. 코어부재(110)의 제1 및 제2배선층(112a, 112b)의 그라운드 패턴은 필터패턴(112cR)을 위한 그라운드 면을 제공할 수 있다. 반도체칩(120)은 페이스-다운 형태로 배치된다. 반도체칩(120)이 페이스-다운 형태로 배치되는 경우 활성면이 메인보드에 가까워지기 때문에 메인보드로의 고방열 효과를 가질 수 있다. 반도체칩(120)의 비활성면에 형성된 금속층(122)은 경우에 따라서 다이부착필름으로 대체될 수 있다.
그 외에 다른 구성에 대한 설명은 상술한 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300A)에서 설명한 바와 실질적으로 동일한바 생략한다. 한편, 다른 일례에 따른 안테나 기판 및 반도체 패키지 모듈(300B, 300C)에서 설명한 코어부재(110)의 형태가 다른 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300E)에도 적용될 수 있음은 물론이다. 이 경우, 내부에 배치된 코어부재의 배선층이 필터패턴을 포함하는 형태일 수 있다.
도 17은 안테나 기판 및 반도체 패키지 복합 모듈의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300F)은 안테나 기판(200F)과 반도체 패키지(100F)가 일체화된 형태를 가진다. 한편, 다른 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300F)은 안테나 기판(200F)을 먼저 형성하고, 안테나 기판(200F)의 배선부재(220) 상에 반도체칩(120)을 솔더 등의 범프(120B) 등을 이용하여 실장한 후 봉합재(130)로 봉합하고 추가로 백사이드 배선층(132) 및 백사이드 비아(133) 등을 형성하여 반도체 패키지(100F)를 형성한다. 즉, 소위 칩-라스트 공법으로 일체화된 복합 모듈(300F)을 제조한다. 따라서, 반도체 패키지(100F)의 연결부재(140)는 안테나 기판(200F)의 배선부재(220)에 통합된다. 즉, 도면에 도시한 바와 같이 배선부재(220)의 일부가 연결부재(140)의 역할을 수행한다. 즉, 배선부재(220)는 연결부재(140)를 포함한다. 한편, 이 경우 반도체 패키지(100F)는 코어부재(110)를 포함하지 않을 수 있으며, 봉합재(130)를 관통하는 관통비아(117)를 통하여 상부 및 하부의 전기적 연결 경로가 제공될 수 있다.
그 외에 다른 구성에 대한 설명은 상술한 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300A)에서 설명한 바와 실질적으로 동일한바 생략한다.
도 18은 안테나 기판 및 반도체 패키지 복합 모듈의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300G)은 안테나 기판(200G)과 반도체 패키지(100G)가 일체화된 형태를 가진다. 한편, 다른 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300G)은 반도체 패키지(100G)의 반도체칩(120)이 페이스-다운 형태로 배치되며, 이때 반도체칩(120)의 비활성면이 안테나 기판(200G)의 배선부재(220)에 다이부착필름(128)을 매개로 부착된다. 반도체칩(120)이 페이스-다운 형태로 배치되는 경우 활성면이 메인보드에 가까워지기 때문에 메인보드로의 고방열 효과를 가질 수 있다. 이 경우에도, 반도체 패키지(100G)의 연결부재(140)는 안테나 기판(200G)의 배선부재(220)에 통합된다. 즉, 도면에 도시한 바와 같이 배선부재(220)의 일부가 연결부재(140)의 역할을 수행한다. 즉, 배선부재(220)는 연결부재(140)를 포함한다. 한편, 이 경우 반도체 패키지(100G)는 코어부재(110)를 포함하지 않을 수 있으며, 봉합재(130)를 관통하는 관통비아(117)를 통하여 상부 및 하부의 전기적 연결 경로가 제공될 수 있다.
그 외에 다른 구성에 대한 설명은 상술한 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300A)에서 설명한 바와 실질적으로 동일한바 생략한다.
도 19는 안테나 기판 및 반도체 패키지 복합 모듈의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300H)은 안테나 기판(200H)과 반도체 패키지(100H)가 패키지-온-패키지(PoP) 형태로 결합되어 있다. 이때, 안테나 기판(200H)은 제1배선부재(220) 하부에 절연층(241)과 배선층(242)과 비아(243)를 포함하는 제2배선부재(240)를 더 포함한다. 연결부재(140) 및 제2배선부재(240) 상에는 각각 패시베이션층(190, 250)이 배치된다. 반도체 패키지(100H)의 연결부재(140)와 안테나 기판(200H)의 제2배선부재(240)는 솔더볼 등의 전기연결구조체(180)를 통하여 전기적으로 연결된다.
그 외에 다른 구성에 대한 설명은 상술한 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300A)에서 설명한 바와 실질적으로 동일한바 생략한다.
도 20은 안테나 기판 및 반도체 패키지 복합 모듈의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300I)은 상술한 다른 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300B)와 마찬가지로 반도체 패키지(100I)는 코어부재(110)가 연결부재(140)와 접하는 제1유전층(111a), 연결부재(140)와 접하며 제1유전층(111a)에 매립된 제1코어 코어 배선층(112a), 제1유전층(111a)의 제1코어 코어 배선층(112a)이 매립된측의 반대측 상에 배치된 제2코어 코어 배선층(112b), 제1유전층(111a) 상에 배치되며 제2코어 코어 배선층(112b)을 덮는 제2유전층(111b), 및 제2유전층(111b) 상에 배치된 제3코어 코어 배선층(112c)을 포함한다. 제1 내지 제3코어 코어 배선층(112a, 112b, 112c)은 접속패드(120P)와 전기적으로 연결된다. 제1 및 제2코어 코어 배선층(112a, 112b)과 제2및 제3코어 코어 배선층(112b, 112c)은 각각 제1 및 제2유전층(111a, 111b)을 관통하는 제1 및 제2코어 코어 비아(113a, 113b)를 통하여 전기적으로 연결된다. 한편, 제1 내지 제3코어 배선층(112a, 112b, 112c) 중 적어도 하나의 층은 안테나 패턴(212aA)와 전기적으로 연결된 필터패턴(미도시)을 포함할 수 있으며, 이 경우 안테나 부재(210)의 절연물질은 안테나의 소형화를 위하여 고유전율의 재료를 사용할 수 있고, 코어부재(110)의 절연물질은 필터 손실 최소화를 위하여 저유전율의 재료를 사용할 수 있으나, 이에 한정되는 것은 아니다.
그 외에 다른 구성에 대한 설명은 상술한 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300A) 및 다른 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300B, 300H)에서 설명한 바와 실질적으로 동일한바 생략한다.
도 21은 안테나 기판 및 반도체 패키지 복합 모듈의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300J)은 상술한 다른 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300C)와 마찬가지로 반도체 패키지(100J)는 코어부재(110)가 제1유전층(111a), 제1유전층(111a)의 양면에 배치된 제1코어 배선층(112a) 및 제2코어 배선층(112b), 제1절연층(112a) 상에 배치되며 제1코어 배선층(112a)을 덮는 제2유전층(111b), 제2유전층(111b) 상에 배치된 제3재배선층(111c), 제1유전층(111a) 상에 배치되어 제2코어 배선층(112b)을 덮는 제3유전층(111c), 및 제3유전층(111c) 상에 배치된 제4코어 배선층(112d)을 포함한다. 제1 내지 제4코어 배선층(112a, 112b, 112c, 112d)는 접속패드(120P)와 전기적으로 연결된다. 코어부재(110)가 더 많은 수의 코어 배선층(112a, 112b, 112c, 112d)을 포함하는바, 연결부재(140)를 더욱 간소화할 수 있다. 따라서, 연결부재(140) 형성 과정에서 발생하는 불량에 따른 수율 저하를 개선할 수 있다. 한편, 제1 내지 제4 코어 배선층(112a, 112b, 112c, 112d)은 제1 내지 제3 유전층(111a, 111b, 111c)을 각각 관통하는 제1 내지 제3코어 비아(113a, 113b, 113c)를 통하여 전기적으로 연결될 수 있다. 한편, 제1 내지 제4코어 배선층(112a, 112b, 112c, 112d) 중 적어도 하나의 층은 안테나 패턴(212aA)와 전기적으로 연결된 필터패턴(미도시)을 포함할 수 있으며, 이 경우 안테나 부재(210)의 절연물질은 안테나의 소형화를 위하여 고유전율의 재료를 사용할 수 있고, 코어부재(110)의 절연물질은 필터 손실 최소화를 위하여 저유전율의 재료를 사용할 수 있으나, 이에 한정되는 것은 아니다.
그 외에 다른 구성에 대한 설명은 상술한 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300A) 및 다른 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300C, 300H)에서 설명한 바와 실질적으로 동일한바 생략한다.
도 22는 안테나 기판 및 반도체 패키지 복합 모듈의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300K)은 상술한 다른 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300D)와 마찬가지로 안테나 기판(200K)은 배선부재(220)의 배선층(222)이 필터패턴(222R)을 포함한다. 필터패턴(222R)은 피딩라인(213F), 피딩패턴(222F) 등과 전기적으로 연결된다. 필터패턴(222R)은 마이크로 스트립라인 또는 스트립라인 등일 수 있으나, 이에 한정되는 것은 아니다. 안테나 부재(210)의 그라운드 패턴(212bG) 및/또는 배선부재(220)의 그라운드 패턴(222G)은 필터패턴(222R)을 위한 그라운드 면을 제공할 수 있다.
그 외에 다른 구성에 대한 설명은 상술한 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300A) 및 다른 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300D, 300H)에서 설명한 바와 실질적으로 동일한바 생략한다. 한편, 다른 일례에 따른 안테나 기판 및 반도체 패키지 모듈(300I, 300J)에서 설명한 코어부재(110)의 형태가 다른 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300K)에도 적용될 수 있음은 물론이다.
도 23은 안테나 기판 및 반도체 패키지 복합 모듈의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300L)은 반도체칩(120)은 페이스-다운 형태로 배치된다. 반도체칩(120)이 페이스-다운 형태로 배치되는 경우 활성면이 메인보드에 가까워지기 때문에 메인보드로의 고방열 효과를 가질 수 있다. 반도체칩(120)의 활성면 상에 연결부재(140)가 배치되며 비활성면 상에 백사이드 재배선(132)과 백사이드 비아(133)가 배치된다. 반도체칩(120)의 비활성면에 형성된 금속층(122)은 경우에 따라서 다이부착필름으로 대체될 수 있다.
그 외에 다른 구성에 대한 설명은 상술한 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300A) 및 다른 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300H)에서 설명한 바와 실질적으로 동일한바 생략한다. 한편, 다른 일례에 따른 안테나 기판 및 반도체 패키지 모듈(300I, 300J)에서 설명한 코어부재(110)의 형태가 다른 일례에 따른 안테나 기판 및 반도체 패키지 복합 모듈(300L)에도 적용될 수 있음은 물론이다.
본 개시에서 사용된 결합 이라는 표현은 두 구성요소가 서로 접하도록 일체화된 경우와 두 구성요소가 매개체를 이용하여 적층된 형태를 포함하는 개념이다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 예를 들면, 물리적으로 연결되지 않았으나 신호적으로 연결되는 경우를 포함한다. 또한, 제 1, 제 2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제 1 구성요소는 제 2 구성요소로 명명될 수도 있고, 유사하게 제 2 구성요소는 제 1 구성요소로 명명될 수도 있다.
본 개시에서 상부, 하부, 상측, 하측, 상면, 하면 등은 첨부된 도면을 기준으로 판단한다. 예를 들면, 제1연결부재는 재배선층 보다 상부에 위치한다. 다만, 특허청구범위가 이에 한정되는 것은 아니다. 또한, 수직 방향은 상술한 상부 및 하부 방향을 의미하며, 수평 방향은 이와 수직한 방향을 의미한다. 이때, 수직 단면은 수직 방향의 평면으로 절단한 경우를 의미하는 것으로, 도면에 도시한 단면도를 그 예로 들 수 있다. 또한, 수평 단면은 수평 방향의 평면으로 절단한 경우를 의미하는 것으로, 도면에서 도시한 평면도를 그 예로 들 수 있다.

Claims (25)

  1. 관통홀을 갖는 코어부재, 상기 코어부재의 상기 관통홀에 배치되며 접속패드가 배치된 활성면 및 상기 활성면의 반대측에 배치된 비활성면을 갖는 반도체칩, 상기 반도체칩의 적어도 일부를 캡슐화하는 봉합재, 및 상기 반도체칩의 상부에 배치되며 상기 접속패드와 전기적으로 연결된 재배선층을 포함하는 연결부재, 를 포함하는 팬-아웃 반도체 패키지; 및
    절연층과 상기 절연층의 상면에 배치되며 안테나 패턴을 포함하는 제1패턴층과 상기 절연층의 하면에 배치되며 그라운드 패턴을 포함하는 제2패턴층과 상기 절연층을 관통하며 상기 안테나 패턴과 전기적으로 연결된 피딩라인을 포함하는 비아를 포함하는 안테나 부재, 및 상기 안테나 부재의 하부에 배치되며 상기 피딩라인과 전기적으로 연결된 피딩패턴을 포함하는 배선층을 포함하는 배선부재, 를 포함하는 안테나 기판; 을 포함하며,
    상기 팬-아웃 반도체 패키지 및 상기 안테나 기판은 상기 연결부재 및 상기 배선부재가 서로 마주하도록 결합되고,
    상기 코어부재는 상기 접속패드와 전기적으로 연결된 적어도 하나의 코어 배선층을 포함하는,
    안테나 기판 및 반도체 패키지 복합 모듈.
  2. 제 1 항에 있어서,
    상기 반도체칩은 무선 주파수 집적회로(RFIC)를 포함하는,
    안테나 기판 및 반도체 패키지 복합 모듈.
  3. 제 1 항에 있어서,
    상기 안테나 패턴은 다이폴 안테나(Dipole antenna) 및 패치 안테나(Patch antenna) 중 적어도 하나를 포함하는,
    안테나 기판 및 반도체 패키지 복합 모듈.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 반도체칩은 상기 활성면이 상기 배선부재를 향하도록 페이스-업 배치된,
    안테나 기판 및 반도체 패키지 복합 모듈.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 제 1 항에 있어서,
    상기 팬-아웃 반도체 패키지는 상기 관통홀에 상기 반도체칩과 나란하게 배치되며 상기 연결부재의 재배선층을 통하여 상기 접속패드와 전기적으로 연결된 수동부품을 더 포함하는,
    안테나 기판 및 반도체 패키지 복합 모듈.
  17. 제 1 항에 있어서,
    상기 코어부재의 코어 배선층은 상기 피딩라인과 전기적으로 연결된 필터패턴을 포함하는,
    안테나 기판 및 반도체 패키지 복합 모듈.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 관통홀을 갖는 코어부재, 상기 관통홀에 배치되며 접속패드가 배치된 활성면 및 상기 활성면의 반대측에 배치된 비활성면을 갖는 반도체칩, 상기 반도체칩의 적어도 일부를 캡슐화하는 봉합재, 및 상기 코어부재 및 상기 반도체칩의 활성면 상에 배치된 연결부재, 를 포함하며, 상기 코어부재 및 상기 연결부재가 각각 상기 접속패드와 전기적으로 연결된 코어 배선층 및 재배선층을 포함하는 팬-아웃 반도체 패키지; 및
    절연층을 기준으로 일측에 안테나 패턴을 포함하는 제1패턴층이 배치되고 타측에 그라운드 패턴을 포함하는 제2패턴층이 배치되며 상기 절연층에 상기 절연층을 관통하며 상기 안테나 패턴과 전기적으로 연결된 피딩라인을 포함하는 비아가 형성된 안테나 부재, 및 상기 안테나 부재 상에 배치되며 상기 피딩라인과 전기적으로 연결된 피딩패턴을 포함하는 배선층을 포함하는 배선부재, 를 포함하는 안테나 기판; 을 포함하며,
    상기 안테나 기판이 상기 팬-아웃 반도체 패키지 상에 적층되며,
    상기 안테나 기판의 배선부재 및 상기 팬-아웃 반도체 패키지의 연결부재가 제1전기연결구조체를 통하여 서로 연결된,
    안테나 기판 및 반도체 패키지 복합 모듈.
  23. 제 22 항에 있어서,
    상기 팬-아웃 반도체 패키지는, 상기 관통홀의 벽면에 배치되며 상기 코어부재의 적어도 일면으로 연장된 제1금속층, 상기 봉합재 상에 적어도 상기 반도체칩의 비활성면을 커버하도록 배치된 제2금속층, 및 상기 봉합재를 관통하며 상기 제1금속층 및 상기 제2금속층을 연결하는 금속비아, 를 더 포함하는,
    안테나 기판 및 반도체 패키지 복합 모듈.
  24. 제 23 항에 있어서,
    상기 팬-아웃 반도체 패키지는, 상기 봉합재 상에 배치되며 상기 제2금속층의 적어도 일부를 노출시키는 개구부를 갖는 패시베이션층, 및 상기 패시베이션층의 개구부 상에 배치되며 상기 노출된 제2금속층과 연결된 제2전기연결구조체, 를 더 포함하는,
    안테나 기판 및 반도체 패키지 복합 모듈.
  25. 제 23 항에 있어서,
    상기 제1 및 제2금속층은 그라운드 패턴을 포함하는,
    안테나 기판 및 반도체 패키지 복합 모듈.
KR1020170118704A 2017-05-19 2017-09-15 안테나 기판 및 반도체 패키지 복합 모듈 KR102179166B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US15/941,334 US10347598B2 (en) 2017-05-19 2018-03-30 Composite antenna substrate and semiconductor package module
TW107112102A TWI670801B (zh) 2017-05-19 2018-04-09 複合天線基板以及半導體封裝模組
US16/218,203 US10475756B2 (en) 2017-05-19 2018-12-12 Composite antenna substrate and semiconductor package module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20170062550 2017-05-19
KR1020170062550 2017-05-19

Publications (2)

Publication Number Publication Date
KR20180127144A KR20180127144A (ko) 2018-11-28
KR102179166B1 true KR102179166B1 (ko) 2020-11-16

Family

ID=64561417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170118704A KR102179166B1 (ko) 2017-05-19 2017-09-15 안테나 기판 및 반도체 패키지 복합 모듈

Country Status (2)

Country Link
KR (1) KR102179166B1 (ko)
TW (1) TWI670801B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10978403B2 (en) 2019-01-30 2021-04-13 Delta Electronics, Inc. Package structure and method for fabricating the same
KR102565123B1 (ko) * 2018-12-14 2023-08-08 삼성전기주식회사 안테나 모듈 및 이를 포함하는 전자기기
US11227846B2 (en) 2019-01-30 2022-01-18 Mediatek Inc. Semiconductor package having improved thermal interface between semiconductor die and heat spreading structure
KR20200114084A (ko) 2019-03-27 2020-10-07 삼성전자주식회사 반도체 패키지
CN109888458B (zh) * 2019-04-02 2024-02-13 盛合晶微半导体(江阴)有限公司 天线封装结构、封装方法及外接天线连接方法
KR102574415B1 (ko) * 2019-04-04 2023-09-04 삼성전기주식회사 안테나 모듈
KR102436025B1 (ko) * 2019-04-10 2022-08-25 주식회사 네패스 안테나를 포함하는 반도체 패키지
TWI707408B (zh) 2019-04-10 2020-10-11 力成科技股份有限公司 天線整合式封裝結構及其製造方法
CN111816645A (zh) * 2019-04-10 2020-10-23 力成科技股份有限公司 天线整合式封装结构及其制造方法
KR102584960B1 (ko) * 2019-04-12 2023-10-05 삼성전기주식회사 반도체 패키지
KR102609138B1 (ko) 2019-04-29 2023-12-05 삼성전기주식회사 인쇄회로기판 어셈블리
KR102586072B1 (ko) * 2019-05-21 2023-10-05 삼성전기주식회사 반도체 패키지 및 이를 포함하는 안테나 모듈
US11508678B2 (en) * 2019-08-01 2022-11-22 Mediatek Inc. Semiconductor package structure including antenna
US11114745B2 (en) 2019-09-30 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna package for signal transmission
TWI728742B (zh) * 2019-09-30 2021-05-21 台灣積體電路製造股份有限公司 天線封裝、天線封裝系統及製造天線封裝的方法
KR102254880B1 (ko) 2019-12-06 2021-05-24 삼성전기주식회사 칩 안테나 모듈 집합체 및 칩 안테나 모듈
KR20220006246A (ko) 2020-07-08 2022-01-17 삼성전기주식회사 고주파 패키지
TWI825870B (zh) * 2022-02-21 2023-12-11 欣興電子股份有限公司 電子封裝結構及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160359221A1 (en) * 2012-12-13 2016-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Antenna Apparatus and Method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030088816A (ko) * 2002-05-15 2003-11-20 엘지이노텍 주식회사 이동 통신 시스템
US9230926B2 (en) * 2013-08-31 2016-01-05 Infineon Technologies Ag Functionalised redistribution layer
KR101833154B1 (ko) * 2013-12-09 2018-04-13 인텔 코포레이션 패키징된 다이용 세라믹 상의 안테나와 컴퓨팅 시스템 및 이의 제조방법
US9331030B1 (en) * 2014-12-15 2016-05-03 Industrial Technology Research Institute Integrated antenna package and manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160359221A1 (en) * 2012-12-13 2016-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Antenna Apparatus and Method

Also Published As

Publication number Publication date
TW201901864A (zh) 2019-01-01
KR20180127144A (ko) 2018-11-28
TWI670801B (zh) 2019-09-01

Similar Documents

Publication Publication Date Title
KR102179166B1 (ko) 안테나 기판 및 반도체 패키지 복합 모듈
US10475756B2 (en) Composite antenna substrate and semiconductor package module
US10511080B2 (en) Fan-out semiconductor package
KR102086364B1 (ko) 반도체 패키지
KR102117463B1 (ko) 팬-아웃 반도체 패키지
KR101982049B1 (ko) 팬-아웃 반도체 패키지
CN109411451B (zh) 扇出型半导体封装件
KR102574415B1 (ko) 안테나 모듈
KR101942727B1 (ko) 팬-아웃 반도체 패키지
KR102089285B1 (ko) 안테나 모듈
KR102055593B1 (ko) 팬-아웃 반도체 패키지
KR20200048971A (ko) 반도체 패키지 및 이를 포함하는 안테나 모듈
KR102632367B1 (ko) 반도체 패키지
KR102061564B1 (ko) 팬-아웃 반도체 패키지
KR101942736B1 (ko) 반도체 패키지 연결 시스템
KR101982057B1 (ko) 팬-아웃 반도체 패키지
KR102029544B1 (ko) 팬-아웃 반도체 패키지
KR20190075647A (ko) 팬-아웃 반도체 패키지
KR102554016B1 (ko) 반도체 패키지
US11205631B2 (en) Semiconductor package including multiple semiconductor chips
KR102484395B1 (ko) 반도체 패키지
KR102555814B1 (ko) 반도체 패키지
KR101942738B1 (ko) 팬-아웃 반도체 패키지

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant