KR102554016B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR102554016B1
KR102554016B1 KR1020180117696A KR20180117696A KR102554016B1 KR 102554016 B1 KR102554016 B1 KR 102554016B1 KR 1020180117696 A KR1020180117696 A KR 1020180117696A KR 20180117696 A KR20180117696 A KR 20180117696A KR 102554016 B1 KR102554016 B1 KR 102554016B1
Authority
KR
South Korea
Prior art keywords
layer
frame
disposed
semiconductor chip
semiconductor package
Prior art date
Application number
KR1020180117696A
Other languages
English (en)
Other versions
KR20200038059A (ko
Inventor
이석호
오동준
강주석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180117696A priority Critical patent/KR102554016B1/ko
Priority to US16/542,470 priority patent/US10607945B1/en
Priority to CN201910930785.5A priority patent/CN110993587A/zh
Priority to US16/819,413 priority patent/US10896881B2/en
Publication of KR20200038059A publication Critical patent/KR20200038059A/ko
Application granted granted Critical
Publication of KR102554016B1 publication Critical patent/KR102554016B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시는 제1 관통홀을 갖는 프레임, 프레임의 제1 관통홀에 배치되며, 접속패드가 배치된 활성면 및 활성면의 반대측에 배치된 비활성면을 갖는 반도체 칩, 반도체 칩의 비활성면 및 측면 각각의 적어도 일부를 덮는 제1 봉합재, 반도체 칩의 활성면 상에 배치되며, 반도체 칩의 접속패드와 전기적으로 연결된 재배선층 및 접지 신호가 인가되는 그라운드 패턴층을 포함하는 연결구조체, 프레임의 둘레에서, 적어도 프레임의 외측면을 덮는 측면 코팅층, 및 제1 봉합재의 상면 상에 배치되며, 제1 봉합재의 상면으로부터 측면 코팅층을 따라 하부로 연장되어 측면 커버층 및 연결구조체의 측면의 일부를 덮는 금속층을 포함하는 반도체 패키지에 관한 것이다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
본 개시는 반도체 패키지, 예를 들면, 팬-아웃 반도체 패키지에 관한 것이다.
전자제품의 크기가 작아지고 고성능화 되면서 부품간의 거리도 가까워지고 동작속도도 크게 증가되었다. 이로 인해 부품간의 전자파 간섭으로 인한 디바이스의 오작동 문제가 이슈 되고 있다. 이에 최근 전자파 차폐 기술에 대한 관심이 커지고 있다. 스마트폰의 경우 초기 통신 칩과 같은 일부 칩에만 전자파 차폐 기술을 적용하였으나, 최근에는 AP, RF칩 등으로 전자파 차폐 기술이 확대되고 있다.
전자파 차폐 기술로는 금속의 캔 구조물이나, 또는 스퍼터링과 같은 증착 방법이 주로 이용되고 있다. 스퍼터링과 같은 증착 방법을 이용하는 경우, 반도체 패키지의 싱귤레이션 후 EMI 차폐층을 형성함에 따라 공정이 복잡해지며, 유리 섬유나 세라믹 필러가 있는 부분에서의 증착 커버리지 확보가 어렵다. 따라서, 패키지의 상면에서보다 측면에서 EMI 차폐층의 커버리지 확보가 어려운 문제가 있다.
본 개시의 여러 목적 중 하나는 측면 차폐 성능이 향상된 반도체 패키지를 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 반도체 패키지에 있어서, 측면에 코팅층을 먼저 형성한 후, EMI 차폐층을 형성하는 것이다.
예를 들면, 본 개시에서 제안하는 일례에 따른 반도체 패키지는, 제1 관통홀을 갖는 프레임, 상기 프레임의 제1 관통홀에 배치되며, 접속패드가 배치된 활성면 및 상기 활성면의 반대측에 배치된 비활성면을 갖는 반도체 칩, 상기 반도체 칩의 비활성면 및 측면 각각의 적어도 일부를 덮는 제1 봉합재, 상기 반도체 칩의 활성면 상에 배치되며, 상기 반도체 칩의 접속패드와 전기적으로 연결된 재배선층 및 접지 신호가 인가되는 그라운드 패턴층을 포함하는 연결구조체, 상기 프레임의 둘레에서, 적어도 상기 프레임의 외측면을 덮는 측면 코팅층, 및 상기 제1 봉합재의 상면 상에 배치되며, 상기 제1 봉합재의 상면으로부터 상기 측면 코팅층을 따라 하부로 연장되어 상기 측면 커버층 및 상기 연결구조체의 측면의 일부를 덮는 금속층을 포함한다.
본 개시의 여러 효과 중 일 효과로서 측면 차폐 성능이 향상된 반도체 패키지를 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도이다.
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도이다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도이다.
도 5는 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
도 6은 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
도 7은 팬-아웃 반도체 패키지의 개략적인 모습을 나타낸 단면도이다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
도 9는 반도체 패키지의 일례를 개략적으로 나타낸 단면도이다.
도 10은 도 9의 반도체 패키지의 개략적인 Ⅰ-Ⅰ' 절단 평면도이다.
도 11은 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도이다.
도 12a 내지 도 12c는 도 9의 반도체 패키지의 개략적인 제조 일례를 나타낸 공정도들이다.
도 13은 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도이다.
도 14는 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도이다.
도 15는 본 개시에 따른 반도체 패키지를 전자기기에 적용하는 경우의 일 효과를 개략적으로 나타낸 평면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 다른 부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도이다.
도면을 참조하면, 반도체 패키지는 상술한 바와 같은 다양한 전자기기에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 인쇄회로기판(1110)이 수용되어 있으며, 인쇄회로기판(1110)에는 다양한 부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 인쇄회로기판(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 부품(1120) 중 일부는 칩 관련부품일 수 있으며, 예를 들면, 반도체 패키지(1121)일 수 있으나, 이에 한정되는 것은 아니다. 전자기기는 반드시 스마트 폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
반도체 패키지
일반적으로 반도체 칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체 칩 자체를 그대로 사용하지 않고 반도체 칩을 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.
반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체 칩과 전자기기의 메인보드의 회로 폭에 차이가 있기 때문이다. 구체적으로, 반도체 칩의 경우, 접속패드의 크기와 접속패드간의 간격이 매우 미세한 반면 전자기기에 사용되는 메인보드의 경우, 부품 실장 패드의 크기 및 부품 실장 패드의 간격이 반도체 칩의 스케일보다 훨씬 크다. 따라서, 반도체 칩을 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.
이러한 패키징 기술에 의하여 제조되는 반도체 패키지는 구조 및 용도에 따라서 팬-인 반도체 패키지(Fan-in semiconductor package)와 팬-아웃 반도체 패키지(Fan-out semiconductor package)로 구분될 수 있다.
이하에서는, 도면을 참조하여 팬-인 반도체 패키지와 팬-아웃 반도체 패키지에 대하여 보다 자세히 알아보도록 한다.
(팬-인 반도체 패키지)
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도이다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도이다.
도면을 참조하면, 반도체 칩(2220)은 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함하는 바디(2221), 바디(2221)의 일면 상에 형성된 알루미늄(Al) 등의 도전성 물질을 포함하는 접속패드(2222), 및 바디(2221)의 일면 상에 형성되며 접속패드(2222)의 적어도 일부를 덮는 산화막 또는 질화막 등의 패시베이션막(2223)을 포함하는, 예를 들면, 베어(Bare) 상태의 집적회로(IC)일 수 있다. 이때, 접속패드(2222)는 매우 작기 때문에, 집적회로(IC)는 전자기기의 메인보드 등은 물론, 중간 레벨의 인쇄회로기판(PCB)에도 실장 되기 어렵다.
이에, 접속패드(2222)를 재배선하기 위하여 반도체 칩(2220) 상에 반도체 칩(2220)의 사이즈에 맞춰 연결구조체(2240)를 형성한다. 연결구조체(2240)는 반도체 칩(2220) 상에 감광성 절연물질(PID)와 같은 절연물질로 절연층(2241)을 형성하고, 접속패드(2222)를 오픈시키는 비아홀(2243h)을 형성한 후, 배선패턴 (2242) 및 비아(2243)를 형성하여 형성할 수 있다. 그 후, 연결구조체(2240)를 보호하는 패시베이션층(2250)을 형성하고, 개구부(2251)를 형성한 후, 언더범프금속층(2260) 등을 형성한다. 즉, 일련의 과정을 통하여, 예를 들면, 반도체 칩(2220), 연결구조체(2240), 패시베이션층(2250), 및 언더범프금속층(2260)을 포함하는 팬-인 반도체 패키지(2200)가 제조된다.
이와 같이, 팬-인 반도체 패키지는 반도체 칩의 접속패드, 예컨대 I/O(Input / Output) 단자를 모두 소자 안쪽에 배치시킨 패키지 형태이며, 팬-인 반도체 패키지는 전기적 특성이 좋으며 저렴하게 생산할 수 있다. 따라서, 스마트폰에 들어가는 많은 소자들이 팬-인 반도체 패키지 형태로 제작되고 있으며, 구체적으로는 소형이면서도 빠른 신호 전달을 구현하는 방향으로 개발이 이루어지고 있다.
다만, 팬-인 반도체 패키지는 I/O 단자를 모두 반도체 칩 안쪽에 배치해야 하는바 공간적인 제약이 많다. 따라서, 이러한 구조는 많은 수의 I/O 단자를 갖는 반도체 칩이나 크기가 작은 반도체 칩에 적용하는데 어려운 점이 있다. 또한, 이러한 취약점으로 인하여 전자기기의 메인보드에 팬-인 반도체 패키지가 직접 실장 되어 사용될 수 없다. 반도체 칩의 I/O 단자를 재배선 공정으로 그 크기와 간격을 확대하였다 하더라도, 전자기기 메인보드에 직접 실장 될 수 있을 정도의 크기와 간격을 가지는 것은 아니기 때문이다.
도 5는 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
도 6은 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
도면을 참조하면, 팬-인 반도체 패키지(2200)는 반도체 칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 인터포저 기판(2301)을 통하여 다시 한 번 재배선되며, 최종적으로는 인터포저 기판(2301) 상에 팬-인 반도체 패키지(2200)가 실장된 상태로 전자기기의 메인보드(2500)에 실장될 수 있다. 이때, 솔더볼(2270) 등은 언더필 수지(2280) 등으로 고정될 수 있으며, 외측은 몰딩재(2290) 등으로 커버될 수 있다. 또는, 팬-인 반도체 패키지(2200)는 별도의 인터포저 기판(2302) 내에 내장(Embedded) 될 수 도 있으며, 내장된 상태로 인터포저 기판(2302)에 의하여 반도체 칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 다시 한 번 재배선되고, 최종적으로 전자기기의 메인보드(2500)에 실장될 수 있다.
이와 같이, 팬-인 반도체 패키지는 전자기기의 메인보드에 직접 실장 되어 사용되기 어렵기 때문에, 별도의 인터포저 기판 상에 실장된 후 다시 패키징 공정을 거쳐 전자기기 메인보드에 실장되거나, 또는 인터포저 기판 내에 내장된 채로 전자기기 메인보드에 실장되어 사용되고 있다.
(팬-아웃 반도체 패키지)
도 7은 팬-아웃 반도체 패키지의 개략적인 모습을 나타낸 단면도이다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는, 예를 들면, 반도체 칩(2120)의 외측이 봉합재(2130)로 보호되며, 반도체 칩(2120)의 접속패드(2122)가 연결구조체(2140)에 의하여 반도체 칩(2120)의 바깥쪽까지 재배선된다. 이때, 연결구조체(2140) 상에는 패시베이션층(2202)이 더 형성될 수 있으며, 패시베이션층(2202)의 개구부에는 언더범프금속층(2160)이 더 형성될 수 있다. 언더범프금속층(2160) 상에는 솔더볼(2170)이 더 형성될 수 있다. 반도체 칩(2120)은 바디(2121), 접속패드(2122), 패시베이션막(미도시) 등을 포함하는 집적회로(IC)일 수 있다. 연결구조체(2140)는 절연층(2141), 절연층(2241) 상에 형성된 재배선층(2142), 접속패드(2122)와 재배선층(2142) 등을 전기적으로 연결하는 비아(2143)를 포함할 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 반도체 칩 상에 형성된 연결구조체를 통하여 반도체 칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태이다. 상술한 바와 같이, 팬-인 반도체 패키지는 반도체 칩의 I/O 단자를 모두 반도체 칩 안쪽에 배치시켜야 하고 이에 소자 사이즈가 작아지면 볼 크기와 피치를 줄여야 하므로 표준화된 볼 레이아웃을 사용할 수 없다. 반면, 팬-아웃 반도체 패키지는 이와 같이 반도체 칩 상에 형성된 연결구조체를 통하여 반도체 칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태인바 반도체 칩의 크기가 작아지더라도 표준화된 볼 레이아웃을 그대로 사용할 수 있는바, 후술하는 바와 같이 전자기기의 메인보드에 별도의 인쇄회로기판 없이도 실장될 수 있다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도이다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는 솔더볼(2170) 등을 통하여 전자기기의 메인보드(2500)에 실장될 수 있다. 즉, 상술한 바와 같이, 팬-아웃 반도체 패키지(2100)는 반도체 칩(2120) 상에 반도체 칩(2120)의 사이즈를 벗어나는 팬-아웃 영역까지 접속패드(2122)를 재배선할 수 있는 연결구조체(2140)를 형성하기 때문에, 표준화된 볼 레이아웃을 그대로 사용할 수 있으며, 그 결과 별도의 인터포저 기판 등 없이도 전자기기의 메인보드(2500)에 실장될 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 별도의 인터포저 기판 없이도 전자기기의 메인보드에 실장 될 수 있기 때문에, 인터포저 기판을 이용하는 팬-인 반도체 패키지 대비 두께를 얇게 구현할 수 있는바 소형화 및 박형화가 가능하다. 또한, 열 특성과 전기적 특성이 우수하여 모바일 제품에 특히 적합하다. 또한, 인쇄회로기판(PCB)을 이용하는 일반적인 POP(Package on Package) 타입 보다 더 컴팩트하게 구현할 수 있고, 휨 현상 발생으로 인한 문제를 해결할 수 있다.
한편, 팬-아웃 반도체 패키지는 이와 같이 반도체 칩을 전자기기의 메인보드 등에 실장하기 위하여, 그리고 외부의 충격으로부터 반도체 칩을 보호하기 위한 패키지 기술을 의미하는 것으로, 이와는 스케일, 용도 등이 상이하며, 팬-인 반도체 패키지가 내장되는 인터포저 기판 등의 인쇄회로기판(PCB)과는 다른 개념이다.
이하에서는, 우수한 측면 커버력을 갖는 전자파 차폐를 위한 금속층을 포함하는 반도체 패키지에 대하여 도면을 참조하여 설명한다.
도 9는 반도체 패키지의 일례를 개략적으로 나타낸 단면도이다.
도 10은 도 9의 반도체 패키지의 개략적인 Ⅰ-Ⅰ' 절단 평면도이다.
도면을 참조하면, 일례에 따른 반도체 패키지(100A)는 제1 및 제2 관통홀(110HA1,110HA2, 110HB)을 갖는 프레임(110), 프레임(110)의 제1 관통홀(110HA1,110HA2)에 배치되는 적어도 하나의 수동부품(125a, 125b), 프레임(110)의 제2 관통홀(110HB)에 배치되며, 접속패드(122)가 배치된 활성면 및 활성면의 반대측에 배치된 비활성면을 갖는 반도체 칩(120), 프레임(110) 및 수동부품(125a, 125b)의 적어도 일부를 봉합하는 제1 봉합재(130a), 프레임(110) 및 반도체 칩(120)의 적어도 일부를 봉합하는 제2 봉합재(130b), 프레임(110), 수동부품(125a, 125b)의 하면 및 반도체 칩(120)의 활성면 상에 배치되며, 그라운드 패턴층(142G)을 포함하는 연결구조체(140), 연결구조체(140) 상에 배치된 패시베이션층(150), 패시베이션층(150)의 개구부 상에 배치된 언더범프금속층(160), 패시베이션층(150) 상에 배치되며 언더범프금속층(160)과 연결된 전기연결금속(170), 프레임(110)의 둘레에서 프레임(110)의 외측면을 덮는 측면 커버층(180), 및 제2 봉합재(130b)의 상면 상에 배치되며, 제2 봉합재(130b)의 상면으로부터 측면 커버층(180)을 따라 하부로 연장되어 측면 커버층(180)을 덮으며, 연결구조체(140)의 측면의 일부를 덮는 금속층(190)을 포함한다.
측면 커버층(180)은 프레임(110)의 외측면을 덮으며, 상단은 제2 봉합재(130b)의 외측면을 덮고, 하단은 연결구조체(140)의 일부를 덮을 수 있다. 측면 커버층(180)은 연결구조체(140)에서 그라운드 신호가 인가되는 배선층인 그라운드 패턴층(142G)의 상부까지만 연장된다. 따라서, 그라운드 패턴층(142G)은 측면 커버층(180)의 하부에서 금속층(190)에 의해 외측면이 덮이며 금속층(190)과 직접 연결된다.
금속층(190)은 반도체 패키지(100A)의 상면 및 측면의 일부를 이루도록 패키지 외측에 배치된다. 금속층(190)은 제2 봉합재(130b)의 상면을 덮으며, 패키지의 외측면을 따라 측면 커버층(180)을 덮으면서 하부로 연장된다. 금속층(190)은 하부에서 연결구조체(140)의 측면의 적어도 일부를 덮을 수 있으며, 도시된 것과 같이, 패시베이션층(150)의 적어도 일부를 덮을 수 있다. 다만, 금속층(190)의 하단은 패시베이션층(150)의 하면과 동일 레벨에 위치하지 않고, 그보다 높은 레벨에 위치할 수 있다. 따라서, 패키지의 측면에서 패시베이션층(150)의 적어도 일부는 금속층(190)에 의해 덮이지 않고 외부로 노출될 수 있다. 실시예들에 따라, 패키지의 측면에서, 패시베이션층(150) 뿐 아니라 연결구조체(140)의 일부도 금속층(190)에 의해 덮이지 않고 외부로 노출될 수 있다.
상술한 바와 같이, 전자파 차폐 기술로는 스퍼터링과 같은 증착 방법이 주로 이용되고 있다. 다만, 최근 프레임 및 봉합재 등으로 이용되는 물성이 개선된 자재 등은 내부에 유리 섬유 및/또는 세라믹 필러의 양이 많고, 이에 따라 재료의 에칭성도 좋지 않다. 따라서, 스퍼터링 등으로 EMI 차폐를 위한 금속층을 형성하게 되면, 이러한 유리 섬유나 세라믹 필러가 노출되는 패키지 측면에서 금속층의 커버리지 확보가 어려우며 밀착력이 떨어지는 문제가 있다.
또한, 기존의 공정에서는, 싱귤레이션 공정 후 EMI 차폐를 위한 금속층을 형성하므로, 스퍼터링을 위하여 별도의 접착성 테이프에 싱귤레이션된 단위 패키지를 옮겨야하며, 전기연결금속이 부착되는 하면에 증착되지 않도록 조건을 최적화하여야 한다. 또한, 스퍼터링 커버리지 확보를 위하여 단위 패키지들 사이의 간격도 설정하여야 하며, 스퍼터링 공정 후, 다시 상기 접착성 테이프에서 단위 패키지를 탈착하여야 하므로, 공정이 복잡한 문제가 있다.
반면, 일례에 따른 반도체 패키지(100A)는, 하기에 도 12a 내지 도 12c를 참조하여 설명하는 것과 같이, 싱귤레이션을 복수의 단계로 나누어 수행하면서, 측면 커버층(180) 및 금속층(190)을 형성하므로 공정이 단순화될 수 있다. 또한, 패키지의 외측면에 측면 커버층(180)을 형성한 후, 측면 커버층(180) 상에 금속층(190)을 형성하므로, 프레임(110)의 재료에 상관없이 패키지 측면에서의 금속층(190)의 커버리지 및 밀착력을 확보할 수 있다.
이하, 일례에 따른 반도체 패키지(100A)에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다.
프레임(110)은 구체적인 재료에 따라 반도체 패키지(100A)의 강성을 보다 개선시킬 수 있으며, 제1 및 제2 봉합재(130a, 130b)의 두께 균일성 확보 등의 역할을 수행할 수 있다. 프레임(110)은 다수의 제1 및 제2 관통홀(110HA1,110HA2, 110HB)을 가진다. 제1 및 제2 관통홀(110HA1,110HA2, 110HB)은 각각 물리적으로 이격되어 배치될 수 있다. 제1 관통홀(110HA1,110HA2)은 프레임(110)을 관통하며, 제1 관통홀(110HA1,110HA2) 내에는 수동부품(125a, 125b)이 배치될 수 있다. 도 10에 도시된 것과 같이, 수동부품(125a, 125b)은 제1 관통홀(110HA1,110HA2)의 벽면과 소정거리로 이격되어 배치되며, 제1 관통홀(110HA1,110HA2)의 벽면으로 둘러싸일 수 있으나, 이에 한정되지는 않는다. 제2 관통홀(110HB)은 프레임(110) 및 제1 봉합재(130a)를 관통하며, 제2 관통홀(110HB) 내에는 반도체 칩(120)이 배치될 수 있다. 반도체 칩(120)은 제2 관통홀(110HB)의 벽면과 소정거리로 이격되어 배치되며, 제2 관통홀(110HB)의 벽면으로 둘러싸일 수 있다. 다만, 이는 일례에 불과하며 다른 형태로 다양하게 변형될 수 있으며, 그 형태에 따라서 다른 기능을 수행할 수 있음은 물론이다. 필요에 따라서는 프레임(110)을 생략할 수 있으나, 프레임(110)을 가지는 경우가 본 개시에서 의도하는 보드레벨 신뢰성 확보에 보다 유리할 수 있다.
프레임(110)은 프레임 절연층(111) 및 프레임 절연층(111)을 둘러싸는 프레임 금속층(115)을 포함한다. 프레임 절연층(111)의 재료로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러 및/또는 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 절연물질, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 이러한 프레임(110)은 지지부재로 역할할 수 있다.
프레임 금속층(115)은 제1 및 제2 관통홀(110HA1,110HA2, 110HB)의 내측벽에 각각 배치될 수 있다. 프레임 금속층(115)은 도 10에 도시된 것과 같이, 각각 수동부품(125a, 125b) 및 반도체 칩(120)을 둘러싸도록 배치될 수 있다. 프레임 금속층(115)은 수동부품(125a, 125b) 및 반도체 칩(120)의 EMI 차폐 효과와 방열 효과의 향상을 위하여 도입될 수 있다. 프레임 금속층(115)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 포함할 수 있다. 프레임 금속층(115)은 공지의 도금공정으로 형성될 수 있으며, 시드층 및 도체층으로 구성될 수 있다. 프레임 금속층(115)은 그라운드로 이용될 수도 있으며, 이 경우 연결구조체(140)의 그라운드 패턴층(142G)과 전기적으로 연결될 수 있다.
반도체 칩(120)은 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(Intergrated Circuit: IC)일 수 있다. 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 필드 프로그램어블 게이트 어레이(FPGA), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 프로세서칩, 구체적으로는 어플리케이션 프로세서(AP: Application Processor)일 수 있으나, 이에 한정되는 것은 아니며, 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩이나, 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM 및 플래시 메모리) 등의 메모리 칩일 수도 있으나, 이에 한정되는 것은 아니다. 또한, 이들이 서로 조합되어 배치될 수도 있음은 물론이다.
반도체 칩(120)은 접속패드(122)가 배치된 면이 활성면이 되고, 반대측 면이 비활성면이 된다. 반도체 칩(120)은 액티브 웨이퍼를 기반으로 형성될 수 있으며, 이 경우 바디(121)를 이루는 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 바디(121)에는 다양한 회로가 형성되어 있을 수 있다. 접속패드(122)는 반도체 칩(120)을 다른 구성요소와 전기적으로 연결시키기 위한 것으로, 형성물질로는 알루미늄(Al) 등의 도전성 물질을 특별한 제한 없이 사용할 수 있다. 바디(121) 상에는 접속패드(122)를 노출시키는 패시베이션막(123)이 더 형성될 수 있으며, 패시베이션막(123)은 산화막 또는 질화막 등일 수 있고, 또는 산화막과 질화막의 이중층일 수도 있다.
수동부품(125a, 125b)은 각각 독립적으로 MLCC(Multi Layer Ceramic Capacitor)나 LICC(Low Inductance Chip Capacitor)와 같은 커패시터(capacitor), 파워 인덕터(Power Inductor)와 같은 인덕터(inductor), 비즈(bead) 등일 수 있다. 수동부품(125a, 125b)은 서로 다른 크기 및 두께를 가질 수 있다. 또한, 수동부품(125a, 125b)은 반도체 칩(120)과도 다른 두께를 가질 수 있다. 일례에 따른 반도체 패키지(100A)는 서로 다른 공정에서 수동부품(125a, 125b)과 반도체 칩(120)을 봉합하므로, 이러한 두께 편차에 따른 불량 문제를 최소화 시킬 수 있다. 수동부품(125a, 125b)의 개수는 특별히 한정되지 않으며, 도면에 도시된 것보다 많거나 적을 수도 있다.
한편, 일례에서는 반도체 칩(120)과 나란하게 배치되는 수동부품(125a, 125b)이 하나의 부품내장구조체를 이룰 수 있다. 상기 부품내장구조체는 수동부품(125a, 125b), 프레임(110), 제1 봉합재(130a), 및 연결구조체(140)의 제1 절연층(141a), 제1 재배선층(142a) 및 제1 비아(143)를 포함할 수 있다. 실시예들에 따라, 상기 부품내장구조체에서 프레임(110)은 생략될 수도 있으며, 이 경우, 측면 커버층(180) 및 금속층(190)은 제1 봉합재(130a)의 외측면 상에 순차적으로 적층될 수 있다.
제1 봉합재(130a)는 제1 관통홀(110HA1, 110A2)의 적어도 일부를 채우며, 하나 이상의 수동부품(125a, 125b)을 봉합한다. 봉합형태는 특별히 제한되지 않으며, 수동부품(125a, 125b)의 적어도 일부를 감싸는 형태이면 무방하다. 제1 봉합재(130a)는 수동부품(125a, 125b)의 상면의 적어도 일부를 덮을 수 있으며, 제1 관통홀(110HA1, 110A2)의 벽면 및 복수의 수동부품(125a, 125b)의 측면 사이의 공간의 적어도 일부를 채울 수 있다. 제1 봉합재(130a)는 프레임(110) 상으로 연장되어 프레임(110) 상에 배치될 수 있으며, 프레임 금속층(115)의 상면과 접촉할 수 있다.
제2 봉합재(130b)는 제2 관통홀(110HB)의 적어도 일부를 채우며, 반도체 칩(120)을 봉합한다. 봉합형태는 특별히 제한되지 않으며, 반도체 칩(120)의 적어도 일부를 감싸는 형태이면 무방하다. 예를 들면, 제2 봉합재(130b)는 프레임(110) 및 반도체 칩(120)의 비활성면의 적어도 일부를 덮을 수 있으며, 제2 관통홀(110HB)의 벽면 및 반도체 칩(120)의 측면 사이의 공간의 적어도 일부를 채울 수 있다. 한편, 제2 봉합재(130b)가 제2 관통홀(110HB)을 채움으로써, 구체적인 물질에 따라 반도체 칩(120)을 고정하기 위한 접착제 역할을 수행함과 동시에 버클링을 감소시킬 수 있다. 제2 봉합재(130b)는 이와 같이 반도체 칩(120)의 상부에 배치되면서, 수동부품(125a, 125b) 및 프레임(110)의 상부로 연장되어, 수동부품(125a, 125b) 및 프레임(110) 상의 제1 봉합재(130a) 상에 배치될 수 있다. 따라서, 수동부품(125a, 125b) 및 프레임(110) 상에는 제1 및 제2 봉합재(130a, 130b)가 순차적으로 적층되어 배치될 수 있으며, 반도체 칩(120) 상에는 제2 봉합재(130b)만 배치될 수 있다.
제1 및 제2 봉합재(130a, 130b)는 절연물질을 포함하며, 절연물질로는 무기필러 및 절연수지를 포함하는 재료, 예컨대 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 무기필러와 같은 보강재가 포함된 수지, 구체적으로 ABF, FR-4, BT, 수지 등이 사용될 수 있다. 또한, EMC, PIE 등을 사용할 수도 있다. 필요에 따라 열경화성 수지나 열가소성 수지와 같은 절연수지가 무기필러 및/또는 유리섬유 등의 심재에 함침된 재료를 사용할 수도 있다. 제1 및 제2 봉합재(130a, 130b)는 동일하거나 다른 재료를 사용할 수 있다.
연결구조체(140)는 반도체 칩(120)의 접속패드(122)를 재배선할 수 있다. 연결구조체(140)를 통하여 다양한 기능을 가지는 수십 수백의 반도체 칩(120)의 접속패드(122)가 재배선 될 수 있으며, 전기연결금속(170)을 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 연결구조체(140)는 프레임(110) 및 수동부품(125a, 125b) 상에 배치된 제1 절연층(141a), 제1 절연층(141a) 상에 배치된 제1 재배선층(142a), 제1 재배선층(142a)과 수동부품(125a, 125b) 및 프레임 금속층(115)을 연결하는 제1 비아(143a), 제1 절연층(141a) 상에 배치된 제2 절연층(141b), 제2 절연층(141b) 상에 배치된 제2 재배선층(142b), 제2 절연층(141b)을 관통하며 제1 및 제2 재배선층(142a, 142b)을 연결하거나 반도체 칩(120)의 접속패드(122)와 제2 재배선층(142b)을 연결하는 제2 비아(143b), 제2 절연층(141b) 상에 배치된 제3 절연층(141c), 제3 절연층(141c) 상에 배치된 제3 재배선층(142c), 제3 절연층(141c)을 관통하며 제2 및 제3 재배선층(142b, 142c)을 연결하는 제3 비아(143c)를 포함한다. 제1 재배선층(142a)은 수동부품(125a, 125b)과 전기적으로 연결되고, 제2 및 제3 재배선층(142b, 142c)은 반도체 칩(120)의 접속패드(122) 및 수동부품(125a, 125b)과 전기적으로 연결된다. 연결구조체(140)는 도면에 도시한 것 보다 많은 수의 절연층, 재배선층, 및 비아를 포함할 수 있다.
절연층(141a, 141b, 141c)의 물질로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 상술한 바와 같은 절연물질 외에도 PID 수지와 같은 감광성 절연물질을 사용할 수도 있다. 즉, 절연층(141a, 141b, 141c)은 각각 감광성 절연층일 수 있다. 절연층(141a, 141b, 141c)이 감광성의 성질을 가지는 경우, 절연층(141a, 141b, 141c)을 보다 얇게 형성할 수 있으며, 보다 용이하게 비아(143a, 143b, 143c)의 파인 피치를 달성할 수 있다. 절연층(141a, 141b, 141c)은 각각 절연수지 및 무기필러를 포함하는 감광성 절연층일 수 있다. 절연층(141a, 141b, 141c)이 다층인 경우, 이들의 물질은 서로 동일할 수 있고, 필요에 따라서는 서로 상이할 수도 있다. 절연층(141a, 141b, 141c)이 다층인 경우, 이들은 공정에 따라 일체화 되어 이들 자체로는 경계가 불분명할 수도 있다. 도면에 도시한바 보다 더 많은 수의 절연층이 형성될 수 있음은 물론이다.
재배선층(142a, 142b, 142c) 중 제2 및 제3 재배선층(142b, 142c)은 실질적으로 접속패드(122)를 재배선하는 역할을 수행할 수 있으며, 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 재배선층(142a, 142b, 142c)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴층(142G)을 포함할 수 있으며, 그 밖에, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 특히, 그라운드 패턴층(142G)은 연결구조체(140)의 측면을 통해 적어도 일 측면이 노출될 수 있으며, 노출된 측면은 금속층(190)에 의해 쉴딩된다. 여기서, 신호(S) 패턴은 그라운드(GND) 신호, 파워(PWR) 신호 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 재배선층(142a, 142b, 142c)은 비아패드 패턴, 전기연결금속 패드 패턴 등을 포함할 수 있다.
비아(143a, 143b, 143c)는 서로 다른 층에 형성된 재배선층(142a, 142b, 142c), 접속패드(122), 수동부품(125a, 125b) 등을 전기적으로 연결시키며, 그 결과 패키지(100A) 내에 전기적 경로를 형성시킨다. 비아(143a, 143b, 143c) 각각의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 비아(143a, 143b, 143c)는 각각 도전성 물질로 완전히 충전되거나, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
패시베이션층(150)은 연결구조체(140)를 외부의 물리적 화학적 손상 등으로부터 보호할 수 있다. 패시베이션층(150)은 연결구조체(140)의 제3 재배선층(142c)의 적어도 일부를 노출시키는 개구부를 가질 수 있다. 이러한 개구부는 패시베이션층(150)에 수십 내지 수천 개 형성될 수 있다. 패시베이션층(150)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 또는, 솔더레지스트(Solder Resist)가 사용될 수도 있다.
언더범프금속층(160)은 전기연결금속(170)의 접속 신뢰성을 향상시켜주며, 그 결과 패키지(100A)의 보드 레벨 신뢰성을 개선해준다. 언더범프금속층(160)은 패시베이션층(150)의 개구부를 통하여 노출된 연결구조체(140)의 제3 재배선층(142c)과 연결된다. 언더범프금속층(160)은 패시베이션층(150)의 개구부에 공지의 도전성 물질, 즉 금속을 이용하여 공지의 메탈화(Metallization) 방법으로 형성할 수 있으나, 이에 한정되는 것은 아니다.
전기연결금속(170)은 반도체 패키지(100A)를 외부와 물리적 및/또는 전기적으로 연결시킨다. 예를 들면, 반도체 패키지(100A)는 전기연결금속(170)을 통하여 전자기기의 메인보드에 실장될 수 있다. 전기연결금속(170)은 도전성 물질, 예를 들면, 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 전기연결금속(170)은 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 전기연결금속(170)은 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필라(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다. 전기연결금속(170)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 전기연결금속(170)의 수는 수십 내지 수천 개일 수 있으며, 그 이상 또는 그 이하의 수를 가질 수도 있다.
전기연결금속(170) 중 적어도 하나는 반도체 칩(120)의 팬-아웃 영역에 배치된다. 팬-아웃 영역이란 반도체 칩(120)이 배치된 영역을 벗어나는 영역을 의미한다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
측면 커버층(180)은 프레임(110)의 외측면을 덮으며, 도 10에 도시된 것과같이 패키지 전체에서 프레임(110)의 외측면을 둘러싼다. 측면 커버층(180)의 상단은 제2 봉합재(130b)의 외측면을 덮고, 하단은 연결구조체(140)의 일부를 덮을 수 있다. 측면 커버층(180)은 연결구조체(140)에서 그라운드 패턴층(142G)을 덮지 않도록 그라운드 패턴층(142G)의 상부까지만 연장된다. 측면 커버층(180)은 절연물질을 포함하며, 절연물질로는 절연수지를 포함하는 재료가 사용될 수 있다. 특히, 측면 커버층(180)은 비도전성 접착제를 포함할 수 있으며, 예를 들어, PDMS(polydimethylsiloxane) 및 실리카(silica)를 포함할 수 있다. 측면 커버층(180)은 제1 및 제2 봉합재(130a, 130b)와는 다른 물질을 포함할 수 있으며, 따라서 그 경계가 구분될 수 있다.
금속층(190)은 반도체 패키지(100A)의 상면 및 측면의 일부를 이루도록 패키지 외측에 배치된다. 금속층(190)은 제2 봉합재(130b)의 상면을 덮고, 측면 커버층(180), 연결구조체(140)의 측면을 덮을 수 있으며, 패시베이션층(150)의 일부를 덮을 수 있다. 특히, 금속층(190)은 연결구조체(140)의 그라운드 패턴층(142G)을 덮을 수 있다. 금속층(190)은 그라운드 패턴층(142G)의 하부에서 연결구조체(140) 및 패시베이션층(150)의 적어도 일부를 노출시킬 수 있다. 금속층(190)은 금속물질을 포함하며, 금속물질은, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등일 수 있다.
도 11은 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도이다.
도면을 참조하면, 다른 일례에 따른 반도체 패키지(100B)는, 측면 커버층(180)의 상단이 제2 봉합재(130b)를 덮지 않거나, 일부만 덮을 수 있다. 실시예들에 따라, 측면 커버층(180)은 프레임(110) 상에서 제1 봉합재(130a)를 일부만 덮는 것도 가능하다. 이러한 구조는 하기에 설명하는 제조 공정 중에 측면 커버층(180)을 이루는 물질을 채우는 높이에 따라 결정될 수 있다. 이 경우, 금속층(190)도 패키지의 코너에서 상면과 측면 사이에 경사면을 이룰 수 있다. 또한, 측면 커버층(180)은 굴곡진 상단 및 하단을 가질 수 있으며, 금속층(190)도 하단에서 굴곡을 가질 수 있다. 금속층(190)은 하단에서 패키지의 외측으로 수평하게 연장되는 영역을 더 가질 수도 있다. 그 외에 다른 구성이나 제조 방법에 대한 설명은 상술한 일례에 따른 반도체 패키지(100A)에서 설명한 바와 실질적으로 동일한바 생략한다.
도 12a 내지 도 12c는 도 9의 반도체 패키지의 개략적인 제조 일례를 나타낸 공정도들이다.
도 12a를 참조하면, 프레임(110)에, 프레임(110)의 상하면을 관통하는 제1 관통홀(110HA1,110HA2)을 형성하고 수동부품(125a, 125b)을 배치한 후 제1 봉합재(130a)로 밀봉한 후, 연결구조체(140)의 일부를 형성하고, 프레임(110)에 제2 관통홀(110HB)을 형성하고 반도체 칩(120)을 배치한 후 제2 봉합재(130b)로 밀봉하고, 하부에 연결구조체(140)의 다른 일부, 패시베이션층(150), 및 언더범프금속층(160)을 형성한다. 이러한 공정 단계들은 대량생산에 용이하도록 대용량 사이즈의 프레임(110)을 이용하여, 복수의 단위 패키지(PA)에 대해서 동시에 이루어진다. 실시예들에 따라, 언더범프금속층(160)은 이후의 단계에서 형성될 수도 있다. 다음으로, 단위 패키지(PA)의 경계에서 제1 소잉 장치(210)를 이용하여 싱귤레이션 라인을 따라 소잉 공정을 수행하여, 프레임(110), 제1 및 제2 봉합재(130a, 130b), 및 연결구조체(140)의 일부를 제거한다. 상기 소잉 공정은 상면으로부터 그라운드 패턴층(142G)이 노출되지 않는 깊이로 수행된다. 예를 들어, 연결구조체(140)의 제1 절연층(141a)의 적어도 일부까지 소잉이 진행될 수 있다.
도 12b를 참조하면, 먼저 상기 싱귤레이션 라인을 따라 프레임(110), 제1 및 제2 봉합재(130a, 130b), 및 연결구조체(140)의 일부가 제거된 영역에 디스펜서(dispenser)를 이용하여 절연물질을 분사하여 측면 커버층(180) 물질을 채운다. 다음으로, 언더범프금속층(160) 상에 전기연결금속(170)을 형성한다. 전기연결금속(170)의 형성방법은 특별히 한정되지 않으며, 그 구조나 형태에 따라 당해 기술분야에 잘 알려진 공지의 방법에 의하여 형성할 수 있다. 전기연결금속(170)은 리플로우(reflow)에 의하여 고정될 수 있으며, 고정력을 강화시키기 위하여 전기연결금속(170)의 일부는 패시베이션층(150)에 매몰되고 나머지 부분은 외부로 노출되도록 함으로써 신뢰도를 향상시킬 수 있다. 경우에 따라서는, 언더범프금속층(160)까지만 형성할 수도 있으며, 이후 공정은 구매 고객 社에서 별도의 공정으로 필요에 따라 형성할 수 있다. 다음으로, 단위 패키지(PA)의 경계에서 제2 소잉 장치(220)를 이용하여 싱귤레이션 라인을 따라 소잉 공정을 수행하여, 측면 커버층(180), 연결구조체(140), 및 패시베이션층(150)의 일부를 제거한다. 상기 소잉 공정은 상면으로부터 그라운드 패턴층(142G)이 노출되도록 그라운드 패턴층(142G)의 하부까지 수행된다. 상기 소잉 공정은 예를 들어, 연결구조체(140)의 일부 또는 패시베이션층(150)의 일부까지 진행될 수 있다. 제2 소잉 장치(220)는 제1 소잉 장치(210)보다 얇은 블레이드를 이용하여 좁은 폭으로 수행될 수 있다. 따라서, 단위 패키지(PA)의 경계에서 프레임(110)의 외측면에는 측면 커버층(180)이 잔존한다.
도 12c를 참조하면, 스퍼터링 또는 스프레이 방식을 통해 금속층(190)을 증착한다. 금속층(190)은 상부로부터 금속 물질이 전달되어 증착되므로, 전기연결금속(170)이 부착된 하면에는 형성되지 않는다. 금속층(190)은 제2 봉합재(130b)의 상면을 덮고, 측면에서는 측면 커버층(180) 및 그라운드 패턴층(142G)을 포함하는 연결구조체(140)의 측면의 일부 또는 전부를 덮을 수 있으며, 패시베이션층(150)도 일부 덮을 수 있다. 다음으로, 단위 패키지(PA)의 경계에서 제3 소잉 장치(230)를 이용하여 싱귤레이션 라인을 따라 소잉 공정을 수행하여, 도 9와 같은 각각의 패키지들로 완전히 분리할 수 있다. 따라서, 이전 단계들에서 연결되어 있던 패시베이션층(150)의 측면 또는 연결구조체(140) 및 패시베이션층(150)의 측면이 노출될 수 있다.
도 13은 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도이다.
도면을 참조하면, 다른 일례에 따른 반도체 패키지(100C)는 프레임(110)이, 연결구조체(140)와 접하는 제1 프레임 절연층(111a), 연결구조체(140)와 접하며 제1 프레임 절연층(111a)에 매립된 제1 배선층(112a), 제1 프레임 절연층(111a)의 제1 배선층(112a)이 매립된측의 반대측 상에 배치된 제2 배선층(112b), 제1 프레임 절연층(111a) 상에 배치되며 제2 배선층(112b)을 덮는 제2 프레임 절연층(111b), 및 제2 프레임 절연층(111b) 상에 배치된 제3 배선층(112c), 및 프레임 금속층(115)을 포함한다. 제1 내지 제3 배선층(112a, 112b, 112c)은 반도체 칩(120)의 접속패드(122) 및 수동부품(125a, 125b)과 전기적으로 연결된다. 제1 및 제2 배선층(112a, 112b)과 제2 및 제3 배선층(112b, 112c)은 각각 제1 및 제2 프레임 절연층(111a, 111b)을 관통하는 제1 및 제2 프레임 비아(113a, 113b)를 통하여 전기적으로 연결된다.
제1 배선층(112a)은 제1 프레임 절연층(111a)의 내부로 리세스될 수 있다. 이와 같이, 제1 배선층(112a)이 제1 프레임 절연층(111a)의 내부로 리세스되어 제1 프레임 절연층(111a)의 하면과 제1 배선층(112a)의 하면이 단차를 가지는 경우, 제1 봉합재(130) 형성물질이 블리딩되어 제1 배선층(112a)을 오염시키는 것을 방지할 수도 있다. 프레임(110)의 배선층(112a, 112b, 112c)의 두께는 연결구조체(140)의 재배선층(142a, 142b, 142c)의 두께보다 두꺼울 수 있다.
제1 프레임 비아(113a)를 위한 홀을 형성할 때 제1 배선층(112a)의 일부 패드가 스토퍼(stopper) 역할을 수행할 수 있는바, 제1 프레임 비아(113a)는 윗면의 폭이 아랫면의 폭보다 큰 테이퍼 형상인 것이 공정상 유리할 수 있다. 이 경우, 제1 프레임 비아(113a)는 제2 배선층(112b)의 패드 패턴과 일체화될 수 있다. 또한, 제2 프레임 비아(113b)를 위한 홀을 형성할 때 제2 배선층(112b)의 일부 패드가 스토퍼(stopper) 역할을 수행할 수 있는바, 제2 프레임 비아(113b)는 윗면의 폭이 아랫면의 폭보다 큰 테이퍼 형상인 것이 공정상 유리할 수 있다. 이 경우, 제2 프레임 비아(113b)는 제3 배선층(112c)의 패드 패턴과 일체화될 수 있다.
그 외에 다른 구성, 예를 들면, 도 9 등을 통하여 설명한 측면 커버층(180) 및 금속층(190)에 대한 내용 등도 다른 일례에 따른 반도체 패키지(100C)에 적용될 수 있으며, 자세한 설명은 상술한 반도체 패키지(100A) 등에서 설명한 바와 실질적으로 동일한바 자세한 설명은 생략한다. 다만, 본 실시예에서, 금속층(190)은 프레임(110)의 배선층(112c)을 상부에 배치되는 솔더 등에 연결하기 위하여 소정 영역에서 오픈될 수 있다.
도 14는 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도이다.
도면을 참조하면, 다른 일례에 따른 반도체 패키지(100D)는, 프레임(110)이 제1 프레임 절연층(111a), 제1 프레임 절연층(111a)의 양면에 배치된 제1 배선층(112a) 및 제2 배선층(112b), 제1 프레임 절연층(112a) 상에 배치되며 제1 배선층(112a)을 덮는 제2 프레임 절연층(111b), 제2 프레임 절연층(111b) 상에 배치된 제3 재배선층(112c), 제1 프레임 절연층(111a) 상에 배치되어 제2 배선층(112b)을 덮는 제3 프레임 절연층(111c), 및 제3 프레임 절연층(111c) 상에 배치된 제4 배선층(112d)을 포함한다. 제1 내지 제4 배선층(112a, 112b, 112c, 112d)는 접속패드(122)와 전기적으로 연결된다. 프레임(110)이 더 많은 수의 배선층(112a, 112b, 112c, 112d)을 포함하는바, 연결구조체(140)를 더욱 간소화할 수 있다. 따라서, 연결구조체(140) 형성 과정에서 발생하는 불량에 따른 수율 저하를 개선할 수 있다. 한편, 제1 내지 제4 배선층(112a, 112b, 112c, 112d)은 제1 내지 제3 프레임 절연층(111a, 111b, 111c)을 각각 관통하는 제1 내지 제3 프레임 비아(113a, 113b, 113c)를 통하여 전기적으로 연결될 수 있다.
제1 프레임 절연층(111a)은 제2 프레임 절연층(111b) 및 제3 프레임 절연층(111c)보다 두께가 두꺼울 수 있다. 제1 프레임 절연층(111a)은 기본적으로 강성 유지를 위하여 상대적으로 두꺼울 수 있으며, 제2 프레임 절연층(111b) 및 제3 프레임 절연층(111c)은 더 많은 수의 배선층(112c, 112d)을 형성하기 위하여 도입된 것일 수 있다. 제1 프레임 절연층(111a)은 제2 프레임 절연층(111b) 및 제3 프레임 절연층(111c)과 상이한 절연물질 포함할 수 있다. 예를 들면, 제1 프레임 절연층(111a)은 심재, 필러, 및 절연수지를 포함하는, 예컨대, 프리프레그일 수 있고, 제2 프레임 절연층(111c) 및 제3 프레임 절연층(111c)은 필러 및 절연수지를 포함하는 ABF 필름 또는 PID 필름일 수 있으나, 이에 한정되는 것은 아니다. 유사한 관점에서, 제1 프레임 절연층(111a)을 관통하는 제1 프레임 비아(113a)는 제2 및 제3 프레임 절연층(111b, 111c)을 관통하는 제2 및 제3 프레임 비아(113b, 113c)보다 직경이 클 수 있다. 프레임(110)의 배선층(112a, 112b, 112c, 112d)의 두께는 연결구조체(140)의 재배선층(142a, 142b, 142c)의 두께보다 두꺼울 수 있다.
그 외에 다른 구성, 예를 들면, 도 9 등을 통하여 설명한 측면 커버층(180) 및 금속층(190)에 대한 내용 등도 다른 일례에 따른 반도체 패키지(100D)에 적용될 수 있으며, 자세한 설명은 상술한 반도체 패키지(100A) 등에서 설명한 바와 실질적으로 동일한바 자세한 설명은 생략한다. 다만, 본 실시예에서, 금속층(190)은 프레임(110)의 배선층(112c)을 상부에 배치되는 솔더 등에 연결하기 위하여 소정 영역에서 오픈될 수 있다.
도 15는 본 개시에 따른 반도체 패키지를 전자기기에 적용하는 경우의 일 효과를 개략적으로 나타낸 평면도다.
도면을 참조하면, 최근 모바일(1100A, 1100B)을 위한 디스플레이의 대형화에 따라서 배터리 용량의 증가 필요성이 대두되고 있다. 배터리 용량의 증가에 따라 배터리(1180)가 차지하는 면적이 커지기 때문에, 이를 위해서 메인보드와 같은 인쇄회로기판(1101)의 사이즈 축소가 요구되고 있으며, 이에 따른 부품의 실장 면적 감소로, PMIC 및 이에 따른 수동부품들을 포함하는 모듈(1150)이 차지할 수 있는 면적이 지속적으로 작아지고 있다. 이때, 본 개시에 따른 반도체 패키지(100A, 100B, 100C, 100D)를 모듈(1150)로 적용하는 경우, 사이즈 최소화가 가능하기 때문에, 이와 같이 좁아진 면적도 효과적으로 이용할 수 있다.
본 개시에서 하측, 하부, 하면 등은 편의상 도면의 단면을 기준으로 팬-아웃 반도체 패키지의 실장 면을 향하는 방향을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등은 그 반대 방향으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아님은 물론이다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례라는 표현은 서로 동일한 실시예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
1000: 전자기기 1010: 메인보드
1020: 칩 관련 부품 1030: 네트워크 관련 부품
1040: 기타 부품 1050: 카메라
1060: 안테나 1070: 디스플레이
1080: 배터리 1090: 신호 라인
1100: 스마트 폰 1101: 스마트 폰 바디
1110: 스마트 폰 메인보드 1111: 메인보드 절연층
1112: 메인보드 배선 1120: 부품
1130: 스마트 폰 카메라 2200: 팬-인 반도체 패키지
2220: 반도체 칩 2221: 바디
2222: 접속패드 2223: 패시베이션막
2240: 연결구조체 2241: 절연층
2242: 재배선층 2243: 비아
2250: 패시베이션층 2260: 언더범프금속층
2270: 솔더볼 2280: 언더필 수지
2290: 몰딩재 2500: 메인보드
2301: 인터포저 기판 2302: 인터포저기판
2100: 팬-아웃 반도체 패키지 2120: 반도체 칩
2121: 바디 2122: 접속패드
2140: 연결구조체 2141: 절연층
2142: 재배선층 2143: 비아
2150: 패시베이션층 2160: 언더범프금속층
2170: 솔더볼 100A~100D: 반도체 패키지
110: 프레임
111, 112a, 112b, 112c: 프레임 절연층
112a, 112b, 112c, 112d: 배선층
113, 113a, 113b, 113c: 프레임 비아 120: 반도체 칩
121: 바디 122: 접속패드
123: 패시베이션막 125a, 125b: 수동부품
130a, 130b: 봉합재 140: 연결구조체
141a, 141b, 141c: 절연층 142a, 142b, 142c: 재배선층
143a, 143b, 143c: 비아 150: 패시베이션층
160: 언더범프금속층 170: 전기연결금속
180: 측면 커버층 190: 금속층

Claims (16)

  1. 제1 관통홀을 갖는 프레임;
    상기 프레임의 제1 관통홀에 배치되며, 접속패드가 배치된 활성면 및 상기 활성면의 반대측에 배치된 비활성면을 갖는 반도체 칩;
    상기 반도체 칩의 비활성면 및 측면 각각의 적어도 일부를 덮는 제1 봉합재;
    상기 반도체 칩의 활성면 상에 배치되며, 상기 반도체 칩의 접속패드와 전기적으로 연결된 재배선층 및 접지 신호가 인가되는 그라운드 패턴층을 포함하는 연결구조체;
    상기 프레임의 둘레에서, 적어도 상기 프레임의 외측면을 덮는 측면 커버층; 및
    상기 제1 봉합재의 상면 상에 배치되며, 상기 제1 봉합재의 상면으로부터 상기 측면 커버층을 따라 하부로 연장되어 상기 측면 커버층 및 상기 연결구조체의 측면의 일부를 덮는 금속층을 포함하고,
    상기 측면 커버층과 상기 제1 봉합재는 서로 다른 물질로 이루어지는 반도체 패키지.
  2. 제1 항에 있어서,
    상기 측면 커버층은 상기 프레임의 외측면으로부터 상기 연결구조체의 그라운드 패턴층의 상부까지 연장되는 반도체 패키지.
  3. 제2 항에 있어서,
    상기 그라운드 패턴층의 외측면은 상기 금속층으로 덮이는 반도체 패키지.
  4. 제1 항에 있어서,
    상기 연결구조체 상에 배치되는 패시베이션층을 더 포함하고,
    상기 금속층의 하단은 상기 패시베이션층의 하면보다 높은 레벨에 위치하는 반도체 패키지.
  5. 삭제
  6. 제1 항에 있어서,
    상기 측면 커버층은 비도전성 접착제를 포함하는 반도체 패키지.
  7. 제1 항에 있어서,
    상기 측면 커버층은 상기 제1 봉합재의 외측면의 적어도 일부를 덮는 반도체 패키지.
  8. 제1 항에 있어서,
    상기 프레임은 제2 관통홀을 더 갖고,
    상기 프레임의 제2 관통홀에 배치되는 하나 이상의 수동부품을 더 포함하는 반도체 패키지.
  9. 접속패드가 배치된 활성면 및 상기 활성면의 반대측에 배치된 비활성면을 갖는 반도체 칩;
    상기 반도체 칩의 비활성면 및 측면 각각의 적어도 일부를 덮는 제1 봉합재;
    상기 반도체 칩의 활성면 상에 배치되며, 상기 반도체 칩의 접속패드와 전기적으로 연결된 재배선층 및 접지 신호가 인가되는 그라운드 패턴층을 포함하는 연결구조체;
    상기 연결구조체 상에 상기 반도체 칩을 둘러싸도록 배치되며, 내부에 적어도 하나의 수동부품이 내장된 부품내장구조체;
    상기 부품내장구조체의 둘레에서, 상기 부품내장구조체의 외측면의 적어도 일부를 덮는 측면 커버층; 및
    상기 제1 봉합재의 상면 상에 배치되며, 상기 제1 봉합재의 상면으로부터 상기 측면 커버층을 따라 하부로 연장되어 상기 연결구조체의 측면의 일부를 덮는 금속층을 포함하는 반도체 패키지.
  10. 제9 항에 있어서,
    상기 부품내장구조체는 상기 적어도 하나의 수동부품, 상기 수동부품을 밀봉하는 제2 봉합재, 및 상기 수동부품의 하측에 배치되며 상기 수동부품과 전기적으로 연결된 배선층을 포함하며,
    상기 배선층은 상기 재배선층을 통하여 상기 접속패드와 전기적으로 연결된 반도체 패키지.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020180117696A 2018-10-02 2018-10-02 반도체 패키지 KR102554016B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180117696A KR102554016B1 (ko) 2018-10-02 2018-10-02 반도체 패키지
US16/542,470 US10607945B1 (en) 2018-10-02 2019-08-16 Semiconductor package
CN201910930785.5A CN110993587A (zh) 2018-10-02 2019-09-29 半导体封装件
US16/819,413 US10896881B2 (en) 2018-10-02 2020-03-16 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180117696A KR102554016B1 (ko) 2018-10-02 2018-10-02 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20200038059A KR20200038059A (ko) 2020-04-10
KR102554016B1 true KR102554016B1 (ko) 2023-07-11

Family

ID=69946134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180117696A KR102554016B1 (ko) 2018-10-02 2018-10-02 반도체 패키지

Country Status (3)

Country Link
US (2) US10607945B1 (ko)
KR (1) KR102554016B1 (ko)
CN (1) CN110993587A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102443028B1 (ko) * 2018-11-06 2022-09-14 삼성전자주식회사 반도체 패키지
US20200211980A1 (en) * 2018-12-27 2020-07-02 Powertech Technology Inc. Fan-out package with warpage reduction and manufacturing method thereof
WO2020250795A1 (ja) * 2019-06-10 2020-12-17 株式会社ライジングテクノロジーズ 電子回路装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130249101A1 (en) * 2012-03-23 2013-09-26 Stats Chippac, Ltd. Semiconductor Method of Device of Forming a Fan-Out PoP Device with PWB Vertical Interconnect Units
US9842789B2 (en) * 2015-05-11 2017-12-12 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
US10109593B2 (en) 2015-07-23 2018-10-23 Apple Inc. Self shielded system in package (SiP) modules
US10566289B2 (en) * 2015-10-13 2020-02-18 Samsung Electronics Co., Ltd. Fan-out semiconductor package and manufacturing method thereof
KR101933408B1 (ko) * 2015-11-10 2018-12-28 삼성전기 주식회사 전자부품 패키지 및 이를 포함하는 전자기기
KR102015335B1 (ko) * 2016-03-15 2019-08-28 삼성전자주식회사 전자부품 패키지 및 그 제조방법
US10276467B2 (en) * 2016-03-25 2019-04-30 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR101787882B1 (ko) * 2016-03-29 2017-10-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR101858952B1 (ko) 2016-05-13 2018-05-18 주식회사 네패스 반도체 패키지 및 이의 제조 방법
US9941248B2 (en) * 2016-05-30 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structures, pop devices and methods of forming the same
US10115675B2 (en) 2016-06-28 2018-10-30 Taiwan Semiconductor Manufacturing Co., Ltd. Packaged semiconductor device and method of fabricating a packaged semiconductor device
KR101982044B1 (ko) * 2016-08-31 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지
KR101952864B1 (ko) * 2016-09-30 2019-02-27 삼성전기주식회사 팬-아웃 반도체 패키지

Also Published As

Publication number Publication date
KR20200038059A (ko) 2020-04-10
CN110993587A (zh) 2020-04-10
US10896881B2 (en) 2021-01-19
US20200105680A1 (en) 2020-04-02
US10607945B1 (en) 2020-03-31
US20200219824A1 (en) 2020-07-09

Similar Documents

Publication Publication Date Title
KR102086364B1 (ko) 반도체 패키지
KR101982049B1 (ko) 팬-아웃 반도체 패키지
TWI670817B (zh) 扇出型半導體封裝模組
TWI667744B (zh) 扇出型半導體封裝模組
US10741510B2 (en) Semiconductor package
KR102513078B1 (ko) 반도체 패키지
KR102524812B1 (ko) 반도체 패키지
KR102632367B1 (ko) 반도체 패키지
KR20200114084A (ko) 반도체 패키지
KR102070563B1 (ko) 전자파 차폐 구조물 및 이를 포함하는 반도체 패키지
KR101982057B1 (ko) 팬-아웃 반도체 패키지
KR20200008886A (ko) 안테나 모듈
KR20210000391A (ko) 반도체 패키지
KR20200111003A (ko) 반도체 패키지
TW201919164A (zh) 扇出型半導體封裝模組
KR102145203B1 (ko) 팬-아웃 반도체 패키지
KR20200057358A (ko) 팬-아웃 반도체 패키지
KR102554016B1 (ko) 반도체 패키지
KR102509645B1 (ko) 팬-아웃 반도체 패키지
KR20200114313A (ko) 반도체 패키지
KR102653212B1 (ko) 반도체 패키지
KR102595864B1 (ko) 반도체 패키지
TWI818957B (zh) 半導體封裝
KR102509644B1 (ko) 패키지 모듈
KR102465535B1 (ko) 팬-아웃 반도체 패키지

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant