CN110729547B - 天线模块 - Google Patents

天线模块 Download PDF

Info

Publication number
CN110729547B
CN110729547B CN201910576529.0A CN201910576529A CN110729547B CN 110729547 B CN110729547 B CN 110729547B CN 201910576529 A CN201910576529 A CN 201910576529A CN 110729547 B CN110729547 B CN 110729547B
Authority
CN
China
Prior art keywords
wiring layer
insulating layer
layer
disposed
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910576529.0A
Other languages
English (en)
Other versions
CN110729547A (zh
Inventor
苏源煜
朴振嫙
许荣植
孔正喆
白龙浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110729547A publication Critical patent/CN110729547A/zh
Application granted granted Critical
Publication of CN110729547B publication Critical patent/CN110729547B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/08—Arrays of individually energised antenna units similarly polarised and spaced apart the units being spaced along or adjacent to a rectilinear path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种天线模块，所述天线模块包括：天线基板，包括天线图案；半导体封装件，设置在所述天线基板的下表面上，电连接到所述天线基板，并具有嵌入在所述半导体封装件中的至少一个半导体芯片；以及电子组件，设置在所述天线基板的所述下表面上或侧表面上，电连接到所述天线基板，并与所述半导体封装件间隔开预定距离。所述电子组件的厚度大于所述半导体芯片的厚度。

Description

天线模块
本申请要求于2018年7月17日在韩国知识产权局提交的第10-2018-0083118号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种天线模块。
背景技术
近来，根据电子装置纤薄化的趋势，在诸如智能电话的移动装置中的各种组件的厚度显著受限。因此，当毫米波/5G天线模块用在移动装置中时，为了确保毫米波/5G天线模块在设备(set)内的安装位置的自由度，不可避免地在毫米波/5G天线模块的尺寸、厚度等方面存在许多限制。
发明内容
本公开的一方面可提供一种天线模块，通过减小天线模块的总厚度，当天线模块安装在设备中时可确保其自由度。
根据本公开的一方面，可提供一种天线模块，在所述天线模块中，包括半导体芯片的半导体封装件安装在天线基板上并且具有比半导体芯片的厚度大的厚度的无源组件与半导体封装件分开地安装在天线基板或连接基板上。
根据本公开的一方面，一种天线模块可包括：天线基板，包括天线图案；半导体封装件，设置在所述天线基板的下表面上，电连接到所述天线基板，并具有嵌入在所述半导体封装件中的至少一个半导体芯片；以及电子组件，设置在所述天线基板的所述下表面上或侧表面上，电连接到所述天线基板，并与所述半导体封装件间隔开预定距离。所述电子组件的厚度可大于所述半导体芯片的厚度。
根据本公开的一方面，一种天线模块可包括：天线基板，包括天线图案；半导体封装件，设置在所述天线基板的下表面上，电连接到所述天线基板，并具有嵌入在所述半导体封装件中的半导体芯片；以及连接基板，电子组件设置在所述连接基板上，连接到所述天线基板。所述电子组件的厚度可大于所述半导体芯片的厚度，并且可与所述天线基板间隔开并通过所述连接基板电连接到所述天线基板。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示出电子装置系统的示例的示意性框图；
图2是示出电子装置的示例的示意性透视图；
图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图；
图4是示出扇入型半导体封装件的封装工艺的示意性截面图；
图5是示出扇入型半导体封装件安装在印刷电路板上并且最终安装在电子装置的主板上的情况的示意性截面图；
图6是示出扇入型半导体封装件嵌入在印刷电路板内并且最终安装在电子装置的主板上的情况的示意性截面图；
图7是示出扇出型半导体封装件的示意性截面图；
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；
图9是示出根据本公开中的示例性实施例的天线模块的示意性截面图；
图10是示出根据本公开中的另一示例性实施例的天线模块的示意性截面图；
图11是示出根据本公开中的另一示例性实施例的天线模块的示意性截面图；
图12是示出根据本公开中的另一示例性实施例的天线模块的示意性截面图；
图13是示出在天线模块中使用的根据另一示例性实施例的半导体封装件的示意性截面图；
图14是示出在天线模块中使用的根据另一示例性实施例的半导体封装件的示意性截面图；以及
图15是示出在天线模块中使用的根据另一示例性实施例的电子组件的示意性截面图。
具体实施方式
在下文中，将参照附图描述本公开中的示例性实施例。在附图中，为了清楚起见，可夸大或缩小组件的形状、尺寸等。
这里，为了方便起见，下侧、下部、下表面等用于指关于附图的截面向下的方向，而上侧、上部、上表面等用于指与向下的方向相反的方向。然而，这些方向是为了便于说明而定义的，权利要求不被如上所述定义的方向具体限制，上部和下部的概念可彼此交换。
在说明书中，组件与另一组件的“连接”的含义在概念上包括通过粘合层的间接连接以及两个组件之间的直接连接。另外，“电连接”在概念上包括物理连接和物理断开的概念。可理解的是，当利用诸如“第一”和“第二”的术语来提及元件时，该元件不由此受限。它们可仅用于将该元件与其他元件相区分的目的，并且可不限制元件的顺序或重要性。在一些情况下，在不脱离在此阐述的权利要求的范围的情况下，第一元件可被命名为第二元件。相似地，第二元件也可被称为第一元件。
在此使用的术语“示例性实施例”不指相同的示例性实施例，而是被提供来强调与另一示例性实施例的特征或特性不同的特定的特征或特性。然而，在此提供的示例性实施例被理解为能够通过彼此全部组合或部分组合来实现。例如，除非在此提供了相反或相矛盾的描述，否则在特定的示例性实施例中描述的一个元件即使其在另一示例性实施例中没有被描述，也可被理解为与另一示例性实施例相关的描述。
在此使用的术语仅用于描述示例性实施例而不是限制本公开。在这种情况下，除非上下文中另外解释，否则单数形式包括复数形式。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或者电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其他组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。
网络相关组件1030可包括实现诸如以下的协议的组件：无线保真(Wi-Fi)(电工电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括实现各种其他无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接和/或电连接到主板1010或者可不物理连接和/或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其他组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任意其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，电子装置可以是例如智能电话1100。在智能电话中，射频集成电路(RFIC)可以以半导体封装形式使用，并且天线可以以基板或模块形式使用。RFIC和天线可在智能电话1100中彼此电连接，并且可因此实现在各个方向上的天线信号的辐射R。包括RFIC和基板的半导体封装或包括天线的模块可以以各种形式用在诸如智能电话等的电子装置中。
半导体封装件
通常，半导体芯片中集成了大量的微电子电路。然而，半导体芯片本身可能无法用作成品的半导体产品，并且可能会由于外部的物理冲击或者化学冲击而损坏。因此，半导体芯片本身可能不被使用，而是可被封装并且在封装状态下在电子装置等中使用。
这里，就电连接而言，由于半导体芯片和电子装置的主板之间的电路宽度存在差异，因此需要半导体封装。详细地，半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距非常细小，而在电子装置中使用主板的组件安装焊盘的尺寸和主板的组件安装焊盘之间的间距显著大于半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距。因此，可能难以将半导体芯片直接安装在主板上，并且需要用于缓解半导体芯片和主板之间的电路宽度的差异的封装技术。
通过封装技术制造的半导体封装件可根据其结构和目的而分为扇入型半导体封装件和扇出型半导体封装件。
在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。
扇入型半导体封装件
图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图。
图4是示出扇入型半导体封装件的封装工艺的示意性截面图。
参照图3A至图4，半导体芯片2220可以是例如处于裸态的集成电路(IC)，并且包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接焊盘2222，形成在主体2221的一个表面上，并且包括诸如铝(Al)等的金属材料；以及诸如氧化物膜、氮化物膜等的钝化层2223，形成在主体2221的一个表面上并且覆盖连接焊盘2222的至少部分。在这种情况下，由于连接焊盘2222可能非常小，因此可能难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)以及电子装置的主板等上。
因此，根据半导体芯片2220的尺寸，可在半导体芯片2220上形成连接构件2240，以使连接焊盘2222重新分布。连接构件2240可通过如下步骤形成：使用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241，形成使连接焊盘2222敞开的通路孔2243h，然后形成布线图案2242和过孔2243。然后，可形成保护连接构件2240的钝化层2250，可形成开口2251，并且可形成凸块下金属层2260等。也就是说，可通过一系列工艺制造包括例如半导体芯片2220、连接构件2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。
如上所述，扇入型半导体封装件可具有半导体芯片的所有的连接焊盘(例如，输入/输出(I/O)端子)设置在半导体芯片的内部的封装件形式，可具有优异的电特性，并且可按照低成本生产。因此，安装在智能电话中的许多元件已经按照扇入型半导体封装件形式来制造。详细地，安装在智能电话中的许多元件已经被开发为在具有紧凑的尺寸的同时实现快速的信号传输。
然而，在扇入型半导体封装件中，由于所有的I/O端子需要设置在半导体芯片的内部，因此扇入型半导体封装件具有大的空间局限性。因此，难以将此结构应用于具有大量的I/O端子的半导体芯片或者具有紧凑尺寸的半导体芯片。另外，由于上述缺点，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。原因是：即使在半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距通过重新分布工艺被增大的情况下，半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距可能仍不足以将扇入型半导体封装件直接安装在电子装置的主板上。
图5是示出扇入型半导体封装件安装在印刷电路板上并且最终安装在电子装置的主板上的情况的示意性截面图。
图6是示出扇入型半导体封装件嵌入在印刷电路板内并且最终安装在电子装置的主板上的情况的示意性截面图。
参照图5，在扇入型半导体封装件2200中，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过印刷电路板2301重新分布，并且在扇入型半导体封装件2200安装在印刷电路板2301上的状态下，扇入型半导体封装件2200可最终安装在电子装置的主板2500上。在这种情况下，焊球2270等可通过底部填充树脂2280等固定，并且半导体芯片2220的外侧可利用模制材料2290等覆盖。可选地，参照图6，扇入型半导体封装件2200可嵌入在单独的印刷电路板2302中，在扇入型半导体封装件2200嵌入在印刷电路板2302中的状态下，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过印刷电路板2302重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。
如上所述，可能难以在电子装置的主板上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的印刷电路板上然后通过封装工艺安装在电子装置的主板上，或者可在扇入型半导体封装件嵌入在印刷电路板中的状态下在电子装置的主板上安装和使用扇入型半导体封装件。
扇出型半导体封装件
图7是示出扇出型半导体封装件的示意性截面图。
参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外侧可通过包封剂2130保护，并且半导体芯片2120的连接焊盘2122可通过连接构件2140重新分布到半导体芯片2120的外部。在这种情况下，钝化层2150还可形成在连接结构2140上，并且凸块下金属层2160还可形成在钝化层2150的开口中。焊球2170还可形成在凸块下金属层2160上。半导体芯片2120可以是包括主体2121、连接焊盘2122等的集成电路(IC)。连接结构2140可包括：绝缘层2141；布线层2142，形成在绝缘层2141上；及过孔2143，使连接焊盘2122和布线层2142彼此电连接。
如上所述，扇出型半导体封装件可具有半导体芯片的I/O端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有的I/O端子需要设置在半导体芯片的内部。因此，当半导体芯片的尺寸减小时，球的尺寸和节距需要减小，使得在扇入型半导体封装件中可能无法使用标准化的球布局。另一方面，如上所述，扇出型半导体封装件具有半导体芯片的I/O端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片的外部的形式。因此，即使在半导体芯片的尺寸减小的情况下，在扇出型半导体封装件中仍可按照原样使用标准化的球布局，使得扇出型半导体封装件可在不使用单独的印刷电路板的情况下安装在电子装置的主板上，如下所述。
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图。
参照图8，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括连接结构2140，连接结构2140形成在半导体芯片2120上并且能够使连接焊盘2122重新分布到位于半导体芯片2120的尺寸的外部的扇出区域，使得可在扇出型半导体封装件2100中按照原样使用标准化的球布局。结果，扇出型半导体封装件2100可在不使用单独的印刷电路板等的情况下安装在电子装置的主板2500上。
如上所述，由于扇出型半导体封装件可在不使用单独的印刷电路板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可按照比使用印刷电路板的扇入型半导体封装件的厚度小的厚度实现。因此，扇出型半导体封装件可被小型化和纤薄化。另外，扇出型半导体封装件具有优异的热特性和电特性，使得其特别适合于移动产品。因此，扇出型半导体封装件可按照比使用印刷电路板(PCB)的普通的层叠封装(POP)类型的形式更紧凑的形式实现，并且可解决由于翘曲现象的发生而引起的问题。
另一方面，扇出型半导体封装指的是如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击的影响的封装技术，并且是与诸如中介基板的印刷电路板(PCB)等(具有与扇出型半导体封装件的规格、用途等不同的规格、用途等，并且具有嵌入其中的扇入型半导体封装件)的概念不同的概念。
天线模块
图9是示出根据本公开中的示例性实施例的天线模块的示意性截面图。
参照图9，根据本公开中的示例性实施例的天线模块500A可包括：天线基板100A；半导体封装件200A，设置在天线基板100A的下表面上并电连接到天线基板100A；电子组件300，设置在天线基板100A的下表面上并电连接到天线基板100A；以及连接器410，设置在天线基板100A的下方并连接到天线基板100A。在这种情况下，电子组件300的厚度t1可大于半导体芯片221的厚度t2和半导体芯片222的厚度t3。电子组件300的厚度t1可大于半导体封装件200A的厚度t4。半导体封装件200A的厚度t4指的是除了诸如焊球的电连接结构260之外的厚度。
近来，根据电子装置纤薄化的趋势，在诸如智能电话的移动装置中的各种组件的厚度显著受限。因此，当毫米波/5G天线模块用在移动装置中时，为了确保毫米波/5G天线模块在设备(set)内的安装位置的自由度，不可避免地在毫米波/5G天线模块的尺寸、厚度等方面存在许多限制。
另外，当天线模块以普通系统级封装(SIP)型模块方式实现时，各种半导体芯片和无源组件通过表面贴装技术(SMT)安装在天线基板的底表面上，并且为了防止电磁干扰(EMI)，覆盖半导体芯片和无源组件的屏蔽罩附着到半导体芯片和无源组件，或者半导体芯片和无源组件用环氧树脂模塑料(EMC)覆盖，然后在EMC的外表面上形成金属层。在这种情况下，由于模块的总厚度由无源组件确定，具体地，由诸如功率电感器(PI)的具有大的厚度的组件决定，因此除非减小功率电感器的厚度或改变功率电感器的安装方法，否则在减小模块的总厚度方面存在限制。
另一方面，在根据示例性实施例的天线模块500A中，其中各种的半导体芯片221和222以及无源组件225被封装为单个封装件的半导体封装件200A可安装在天线基板100上，具有大的厚度的电子组件300可通过表面贴装技术(SMT)与半导体封装件200A分开安装在天线基板100A上。也就是说，具有小的厚度的半导体芯片221和222以及无源组件225可被封装为单个封装件，以制造即使其具有小的厚度也能够稳定地实现天线模块中所需的各种性能的半导体封装件200A，可考虑如下所述的用于在单个半导体封装件200A中屏蔽电磁波(EMI)的方法而省略如上所述的屏蔽罩，并且本身具有大的厚度的电子组件300可直接与半导体封装件200A分开安装在天线基板100A上。因此，可减小天线模块500A的总厚度。
下面将参照附图更详细地描述根据示例性实施例的天线模块500A的组件。
天线基板100A(能够实现毫米波/5G天线的区域)可包括天线图案112A和接地图案112G。详细地，天线基板100A可包括芯层111a、绝缘层111b、钝化层111c1和111c2、布线层112和连接过孔层113。根据示例性实施例的天线基板100A可具有绝缘层111b构建在芯层111a的相对的表面上的形式。在这种情况下，布线层112可设置在芯层111a和各个绝缘层111b上。布线层112可通过贯穿芯层111a和各个绝缘层111b的连接过孔层113彼此电连接。
布线层112的天线图案112A可设置在芯层111a的上表面上，布线层112的接地图案112G可设置在芯层111a的下表面上。天线图案112A可分别设置在构建于芯层111a上的绝缘层111b上。分别设置在构建于芯层111a上的绝缘层111b上的天线图案112A可直接彼此上下设置或彼此直接耦合。例如，天线图案112A可形成电容。然而，天线图案112A的布置可根据天线的类型而改变，并且如果需要，绝缘层111b可仅构建在芯层111a下方。在这种情况下，可省略形成在构建于芯层111a上的绝缘层111b上的天线图案112A。
设置在芯层111a的上表面上的天线图案112A可通过布线层112的馈电图案112F和连接过孔层113的馈电过孔113F以电方式和/或信号方式连接到半导体芯片221和222中的至少一个。接地图案112G可通过布线层112的其他接地图案和连接过孔层113的接地连接过孔电连接到半导体芯片221和222以及电子组件300中的至少一个。由于芯层111a设置在天线图案112A和接地图案112G之间，因此，不论外部环境的变化如何，均可通过在单个复合模块中稳定地确保天线和接地平面之间的距离来保持天线的辐射特性。另外，可通过适当地使用芯层111a的介电常数(Dk)使天线基板100A小型化来减小天线模块500A的尺寸。因此，可简化天线模块500A的整体结构，从而提高空间效率并降低成本。
绝缘材料可用作芯层111a的材料。在这种情况下，绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、包括诸如玻璃纤维(或玻璃布或玻璃织物)和/或无机填料的增强材料以及热固性树脂或热塑性树脂的材料(例如，半固化片)。然而，芯层111a的材料不限于树脂，并且可以是例如玻璃板或陶瓷板。芯层111a的厚度可大于绝缘层111b中的每个的厚度，以确保天线图案112A和接地图案112G之间的足够距离。
绝缘材料可用作绝缘层111b中的每个的材料。在这种情况下，绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、包括无机填料的增强材料以及热固性树脂或热塑性树脂的材料(例如，ABF(Ajinomoto Build-up Film))。然而，绝缘层中的每个的材料不限于此，而是可以是感光介电(PID)树脂。当绝缘层111b的材料彼此相同时，绝缘层之间的边界可以是明显的。
钝化层111c1和111c2可设置在天线基板100A的最外层上，以保护天线基板100A的内部组件。钝化层111c1和111c2中的每个也可包括绝缘材料，例如，ABF，但不限于此。使布线层112的至少一部分暴露以便将布线层112电连接到电子组件300和/或连接器410的开口(未用标号标出)可形成在下钝化层111c1中。
布线层112可包括基本上实现毫米波/5G天线的天线图案112A，并且可包括另外的接地图案112G、馈电图案112F等。根据天线图案112A的布置和形状，天线图案112A可以是偶极天线、贴片天线等。接地图案112G可具有接地平面形式。作为另一示例，天线图案112A可被设置在相同高度上的接地图案(未示出)围绕，但是不限于此。布线层112可以包括信号图案、电源图案、电阻器图案等。布线层112中的每个的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料，但不限于此。
连接过孔层113可使形成在不同层上的布线层112彼此电连接，从而在天线基板100A中形成电路径。连接过孔层113可包括馈电过孔113F，并且可包括接地连接过孔等。连接过孔层113还可包括信号连接过孔、电源连接过孔等。馈电过孔113F可以以电方式和/或信号方式连接到天线图案112A。一些接地连接过孔(未示出)可紧密地围绕馈电过孔113F。连接过孔层113中的每个的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。连接过孔层113中的每个的连接过孔可用导电材料完全填充，或者与附图中所示的不同，导电材料可沿着通路孔中的每个的壁形成。另外，连接过孔层中的每个可具有诸如圆柱形状、沙漏形状、锥形形状等的所有任何已知的竖直截面形状。
半导体封装件200A可包括：框架210，具有第一通孔210HA、第二通孔210HB和第三通孔210HC并且包括多个布线层212a和212b；第一半导体芯片221，设置在第一通孔210HA中并具有第一有效表面和与第一有效表面背对的第一无效表面，第一有效表面上设置有第一连接焊盘221P；第二半导体芯片222，设置在第二通孔210HB中并具有第二有效表面和与第二有效表面背对的第二无效表面，第二有效表面上设置有第二连接焊盘222P；无源组件225，设置在第三通孔210HC中；包封剂230，覆盖框架210、第一半导体芯片221的第一无效表面、第二半导体芯片222的第二无效表面和无源组件225中的每者的至少一部分并填充第一通孔210HA、第二通孔210HB和第三通孔210HC中的每个的至少一部分；以及连接结构240，设置在框架210、第一半导体芯片221的第一有效表面、第二半导体芯片222的第二有效表面和无源组件225上并且包括电连接到第一连接焊盘221P、第二连接焊盘222P和无源组件225中的每个的重新分布层242。
框架210可包括布线层212a和212b，从而减少连接结构240的层数。此外，框架210可根据绝缘层211的特定材料提高半导体封装件200A的刚性，并用于确保包封剂230的厚度的均匀性。可通过框架210的布线层212a和212b以及连接过孔213在半导体封装件200A中提供竖直电路径。框架210可具有第一通孔210HA、第二通孔210HB和第三通孔210HC。第一半导体芯片221、第二半导体芯片222和无源组件225可并排分别布置在第一通孔210HA、第二通孔210HB和第三通孔210HC中，并与框架210间隔开预定距离。半导体芯片221和222以及无源组件225的侧表面可被框架210围绕。然而，这种形式仅是示例并且可进行各种修改以具有其他形式，并且框架210可根据这样的形式执行另一功能。
框架210可包括：绝缘层211；第一布线层212a，设置在绝缘层211的上表面上；第二布线层212b，设置在绝缘层211的下表面上；以及连接过孔213，贯穿绝缘层211并使第一布线层212a和第二布线层212b彼此电连接。框架210的第一布线层212a的厚度和第二布线层212b的厚度可大于连接结构240的重新分布层242的厚度。由于框架210的厚度可与半导体芯片221和222等的厚度相近或大于半导体芯片221和222等的厚度，因此第一布线层212a和第二布线层212b也可根据框架210的大小(scale)通过基板工艺形成为具有大的尺寸。另一方面，为了纤薄化，连接结构240的重新分布层242可通过半导体工艺形成为具有小的尺寸。
绝缘层211的材料没有具体限制。例如，绝缘材料可用作绝缘层211的材料。在这种情况下，绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的树脂(例如半固化片等)，但不限于此。例如，可使用具有所需材料特性的玻璃或陶瓷基绝缘材料作为绝缘层211的材料。
布线层212a和212b可用于使半导体芯片221和222的连接焊盘221P和222P重新分布。此外，当半导体封装件200A电连接到设置在半导体封装件200A上和设置在半导体封装件200A的下方的其他组件时，布线层212a和212b可用作连接图案。布线层212a和212b中的每个的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。布线层212a和212b可以根据相应层的设计执行各种功能。例如，布线层212a和212b可包括接地(GND)图案、电源(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电源(PWR)图案等之外的诸如数据信号图案的各种信号图案等。另外，布线层212a和212b可包括过孔焊盘等。
连接过孔213可将形成在不同层上的布线层212a和212b彼此电连接，从而在框架210中形成电路径。连接过孔213中的每个的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。连接过孔213中的每个可完全填充有导电材料，或者导电材料可沿着连接通路孔中的每个的壁形成。另外，连接过孔213中的每个可具有沙漏形状、圆柱形状等任何已知的形状。连接过孔213还可包括信号连接过孔、接地连接过孔等。
如果需要，金属层215还可设置在框架210的通孔210HA、210HB和210HC的壁中的每个上。金属层215可形成在通孔210HA、210HB和210HC中的每个的整个壁上，以围绕半导体芯片221和222以及无源组件225。因此，可改善散热特性，并且可实现电磁波屏蔽效果。金属层215可延伸到框架210的上表面和下表面，，绝缘层211的上表面和下表面。金属层215的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。金属层215可电连接到第一布线层212a和/或第二布线层212b的接地图案和/或电源图案，以用作接地平面。
半导体芯片221和222中的每个可以是设置成数量为数百或数百万或者更多的元件集成在单个芯片中的处于裸态的集成电路(IC)。例如，第一半导体芯片221的IC可以是射频集成电路(RFIC)，第二半导体芯片222的IC可以是电源管理集成电路(PMIC)。半导体芯片221和222可分别包括形成有各种电路的主体，并且连接焊盘221P和222P可分别形成在主体的有效表面上。主体可在例如有效晶片的基础上形成。在这种情况下，主体的基体材料可以是硅(Si)、锗(Ge)、砷化镓(GaAs)等。连接焊盘221P和222P可分别将半导体芯片221和222电连接到其他组件，并且连接焊盘221P和222P中的每个的材料可以是诸如铝(Al)的导电材料，但不限于此。半导体芯片221和222的有效表面指的是半导体芯片221和222的设置有连接焊盘221P和222P的表面，并且半导体芯片221和222的无效表面指的是半导体芯片221和222的与有效表面相对的表面。虽然未在附图中示出，但是具有使连接焊盘221P和222P的至少部分暴露的开口并利用氧化物层、氮化物层等形成的钝化层可形成在半导体芯片221和222的有效表面上。半导体芯片221和222可以以面朝上的形式设置，从而具有直到天线基板100A的最短信号路径。
无源组件225可在第三通孔210HC中与半导体芯片221和222并排设置。无源组件225可以是诸如电容器、电感器等任何已知的无源组件。作为非限制性示例，无源组件225可以是电容器，更具体地，可以是多层陶瓷电容器(MLCC)。无源组件225可通过连接结构240电连接到半导体芯片221和222的连接焊盘221P和222P。无源组件225的数量没有具体限制。
半导体芯片221和222中的每个的厚度以及无源组件225中的每个的厚度可小于电子组件300的厚度，并且半导体封装件200A的除了电连接结构260之外的厚度也可小于上述天线模块500A的电子组件300的厚度。
包封剂230可被构造为保护半导体芯片221和222、无源组件225等，并提供绝缘区域。包封剂230的包封形式没有具体限制，并且可以是包封剂230包围半导体芯片221和222的至少一部分以及无源组件225的至少一部分的形式。例如，包封剂230可覆盖框架210的下表面、覆盖半导体芯片221和222的侧表面和无效表面并覆盖无源组件225的侧表面和下表面。另外，包封剂230可填充通孔210HA、210HB和210HC中的空间。包封剂230的特定材料没有具体限制，并且可以是诸如ABF等的绝缘材料。可选地，感光包封剂(PIE)可用作包封剂230的材料。如果需要，包封剂230可包括多个包封剂，诸如包封无源组件225的第一包封剂、包封半导体芯片221和222的第二包封剂等。
背侧布线层232和背侧金属层234可设置在包封剂230的下表面上。背侧布线层232可通过贯穿包封剂230的背侧连接过孔233连接到框架210的第二布线层212b。背侧金属层234可通过贯穿包封剂230的背侧金属过孔235连接到框架210的金属层215。背侧布线层232、背侧金属层234、背侧连接过孔233和背侧金属过孔235中的每个可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。背侧布线层232可包括信号图案、信号过孔焊盘等。背侧金属层234可覆盖半导体芯片221和222的无效表面以及无源组件225，并且可通过背侧金属过孔235连接到金属层215，以实现优异的散热效果和优异的电磁波屏蔽效果。背侧金属层234也可连接到框架210的布线层212a和212b的接地图案和/或电源图案以用作地。
连接结构240可使半导体芯片221和222的连接焊盘221P和222P重新分布。半导体芯片221和222的具有各种功能的数十到数百个连接焊盘221P和222P可通过连接结构240重新分布。另外，连接结构240可将半导体芯片221和222的连接焊盘221P和222P电连接到无源组件225。此外，连接结构240可提供半导体封装件200A和天线基板100A之间的电连接路径。连接结构240可包括绝缘层241、设置在绝缘层241上的重新分布层242以及贯穿绝缘层241并连接到重新分布层242的重新分布过孔243。连接结构240可形成为单层或者可形成为数量大于附图中所示的数量的多个层。
绝缘层241的材料可以是绝缘材料。在这种情况下，诸如PID树脂的感光绝缘材料也可用作绝缘材料。也就是说，绝缘层241可以是感光绝缘层。当绝缘层241具有感光性能时，绝缘层241可形成为具有较小的厚度，并且可更容易实现重新分布过孔243的细小间距。绝缘层241可以是包括绝缘树脂和无机填料的感光绝缘层。当绝缘层241是多层时，绝缘层241的材料可彼此相同，并且如果需要，也可彼此不同。当绝缘层241是多层时，绝缘层241可根据工艺彼此一体化，使得它们之间的边界也可以是不明显的。
重新分布层242可用于基本上使连接焊盘221P和222P重新分布。重新分布层242的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。重新分布层242可根据相应层的设计执行各种功能。例如，重新分布层242可包括接地(GND)图案、电源(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电源(PWR)图案等之外的诸如数据信号图案等的各种信号图案。另外，重新分布层242可包括过孔焊盘、连接端子焊盘等。重新分布层242也可包括馈电图案。
重新分布过孔243可使形成在不同层上的重新分布层242、连接焊盘221P和222P等彼此电连接，从而在半导体封装件200A中形成电路径。重新分布过孔243中的每个的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。重新分布过孔243中的每个可完全填充有导电材料，或者导电材料可沿着通路孔中的每个的壁形成。另外，重新分布过孔243中的每个可具有其方向与上述背侧连接过孔233和背侧金属过孔235中的每个的方向相反的锥形形状。重新分布过孔243还可包括馈电过孔。
具有使重新分布层242的至少一部分暴露的开口251的第一钝化层250可设置在连接结构240上。第一钝化层250可保护连接结构240免受外部物理或化学损坏。第一钝化层250可包括绝缘树脂和无机填料，但是可不包括玻璃纤维。例如，第一钝化层250可利用ABF形成。然而，第一钝化层250不限于此，并且可利用PID树脂、阻焊剂等形成。
电连接到暴露的重新分布层242的多个电连接结构260可设置在第一钝化层250的开口251上。电连接结构260可被构造为使半导体封装件200A物理连接和/或电连接到天线基板100A。电连接结构260中的每个可利用低熔点金属形成，例如，利用锡(Sn)或包括锡(Sn)的合金形成，更具体地，利用焊料形成。然而，这仅是示例，并且电连接结构260中的每个的材料不特别限于此。电连接结构260中的每个可以是焊盘、球、引脚等。电连接结构260可形成为多层结构或单层结构。当电连接结构260形成为多层结构时，电连接结构260可包括铜(Cu)柱和焊料。当电连接结构260形成为单层结构时，电连接结构260可包括锡-银焊料或铜(Cu)。然而，这仅是示例，并且电连接结构260不限于此。电连接结构260的数量、间隔、布置形式等没有特别限制，而是可根据本领域技术人员的设计细节进行充分修改。
电连接结构260中的至少一个可设置在扇出区域中。扇出区域指的是除了设置半导体芯片221和222的区域之外的区域。与扇入型封装件相比，扇出型封装件可以具有优异的可靠性，可实现多个输入/输出(I/O)端子，并且可促进3D互连。另外，与球栅阵列(BGA)封装件、栅格阵列(LGA)封装件等相比，扇出型封装件可被制造为具有小的厚度，并且可具有价格竞争力。
覆盖背侧布线层232和/或背侧金属层234的至少一部分的第二钝化层270可以设置在包封剂230下方。第二钝化层270可保护背侧布线层232和/或背侧金属层234免受外部物理或化学损坏。第二钝化层270也可包括绝缘树脂和无机填料，但是可不包括玻璃纤维。例如，第二钝化层270可利用ABF形成。然而，第二钝化层270不限于此，并且也可利用PID树脂、阻焊剂等形成。
电子组件300可以是诸如电容器、电感器等的无源组件，其厚度t1大于半导体芯片221和222的厚度t2和t3。作为非限制性示例，电子组件300可以是需要具有大的厚度以具有高电感的功率电感器(PI)。电子组件300的厚度t1可大于半导体封装件200A的厚度t4。电子组件300可安装在天线基板100A上并且电连接到天线基板100A的布线层112。另外，电子组件300还可通过天线基板100A的布线层112电连接到半导体封装件200A的半导体芯片221和222和/或无源组件225。电子组件300可使用焊料粘合剂等安装在天线基板100A上，但不限于此。
连接器410可设置在天线基板100A的下方。连接器410可连接到同轴电缆、柔性印刷电路板(FPCB)等，以在天线模块500A设置在设备中时提供至设备中的其他组件的物理连接路径和/或电连接路径。连接器410的材料、形状等没有特别限制，并且可以是任何已知的材料、形状等。
图10是示出根据本公开中的另一示例性实施例的天线模块的示意性截面图。
参照图10，在根据另一示例性实施例的天线模块500B中，可在天线基板100B的下侧形成凹部100h，并且电子组件300可设置在天线基板100B的凹部100h中。详细地，天线基板100B可具有贯穿下钝化层111c1并贯穿绝缘层111b中的最下绝缘层的至少一部分的凹部100h，并且电子组件300可使用焊料粘合剂等安装在凹部100h的暴露的内部布线层112上并电连接到暴露的内部布线层112。也就是说，电子组件300可直接连接到天线基板100B的内部布线层112而不是连接到天线基板100B的外层，从而可减小电子组件300在天线模块500B中所占据的厚度。结果，可进一步减小天线模块500B的总厚度。其他构造与根据示例性实施例的天线模块500A中的上述构造重复，因此省略它们的详细描述。
图11是示出根据本公开中的另一示例性实施例的天线模块的示意性截面图。
参照图11，在根据另一示例性实施例的天线模块500C中，连接基板420可代替连接器设置天线基板100C下方，并且连接基板420可通过低熔点金属425等连接到天线基板100C的下表面。在这种情况下，电子组件300可表面安装在连接基板420的上表面上，并且通过连接基板420电连接到天线基板100C。也就是说，具有大的厚度的电子组件300可通过连接基板420设置在天线基板100C的侧部上。因此，可进一步减小天线模块500C的总厚度。连接基板420可使用诸如焊球等的低熔点金属425连接到天线基板100C的下表面。连接基板420可以是任何已知的刚性-柔性印刷电路板(RFPCB)或柔性PCB(FPCB)，并且天线模块500C可通过连接基板420电连接到设备中的诸如主板等的其他组件。其他构造与根据示例性实施例的天线模块500A中的上述构造重复，因此省略它们的详细描述。
图12是示出根据本公开中的另一示例性实施例的天线模块的示意性截面图。
参照图12，在根据另一示例性实施例的天线模块500D中，连接基板430可代替连接器设置在天线基板100D的侧部上，并且连接基板430可连接到天线基板100D的侧表面。在这种情况下，电子组件300可通过焊料粘合剂等表面安装在连接基板430的上表面上，并且可通过连接基板430电连接到天线基板100D。也就是说，具有大的厚度的电子组件300可通过连接基板430设置在天线基板100D的侧部上。因此，可进一步减小天线模块500D的总厚度。连接基板430可以是与天线基板100D一体形成的任何已知的RFPCB或FPCB。例如，天线基板100D中的一个或两个下绝缘层111b可以是利用诸如聚酰亚胺的具有柔性特性的材料形成，并且在天线基板100D的刚性PCB区域之外提供柔性PCB区域，如果需要，刚性PCB区域可形成在柔性PCB区域的端部处，并且柔性PCB区域或柔性-刚性PCB区域可用作连接基板430。也就是说，天线基板100B本身可以是刚性-柔性PCB(RFPCB)或刚性柔性刚性PCB(RFRPCB)。在这种情况下，刚性PCB区域可用作天线基板100D，柔性PCB区域或柔性-刚性PCB区域可用作连接基板430。天线模块500D可在设备中通过连接基板430电连接到设备中的其他组件(诸如主板等)。其他构造与根据示例性实施例的天线模块500A中的上述构造重复，因此省略它们的详细描述。
图13是示出在天线模块中使用的根据另一示例性实施例的半导体封装件的示意性截面图。
参照图13，在根据另一示例性实施例的半导体封装件200B中，框架210可包括：第一绝缘层211a；第一布线层212a，嵌入在第一绝缘层211a的上侧中，使得第一布线层212a的上表面暴露；第二布线层212b，设置在第一绝缘层211a的下表面上；第二绝缘层211b，设置在第一绝缘层211a的下表面上并覆盖第二布线层212b；第三布线层212c，设置在第二绝缘层211b的下表面上。由于框架210可以包括大量布线层212a、212b和212c，因此可进一步简化连接结构240。因此，可抑制由于在形成连接结构240的工艺中发生的缺陷导致的良率降低。第一布线层212a和第二布线层212b以及第二布线层212b和第三布线层212c可分别通过贯穿第一绝缘层211a的第一连接过孔213a和贯穿第二绝缘层211b的第二连接过孔213b彼此电连接。
当第一布线层212a嵌入在第一绝缘层211a中时，由于第一布线层212a的厚度产生的台阶可显著减小，并且连接结构240的绝缘距离可因此变得恒定。也就是说，从连接结构240的重新分布层242到第一绝缘层211a的上表面的距离与从连接结构240的重新分布层242到半导体芯片221和222的连接焊盘221P和222P的距离之间的差可小于第一布线层212a的厚度。因此，连接结构240的高密度布线设计可以是容易的。
连接结构240的重新分布层242与框架210的第一布线层212a之间的距离可大于连接结构240的重新分布层242与半导体芯片221和222的连接焊盘221P和222P之间的距离。原因在于：第一布线层212a可凹入到第一绝缘层211a中。如上所述，当第一布线层212a凹入到第一绝缘层211a中，使得第一绝缘层211a的上表面和第一布线层212a的上表面之间具有台阶时，可防止包封剂230的材料渗入以污染第一布线层212a的现象。框架210的第二布线层212b可设置在半导体芯片221和222中的每个的有效表面和无效表面之间的高度上。
框架210的布线层212a、212b和212c的厚度可大于连接结构240的重新分布层242的厚度。由于框架210的厚度可等于或大于半导体芯片221和222的厚度，因此，根据框架210的大小，布线层212a、212b和212c可形成为具有大的尺寸。另一方面，为了纤薄化，连接结构240的重新分布层242可形成为具有比布线层212a、212b和212c的尺寸相对小的尺寸。
绝缘层211a和211b中的每个的材料没有特别限制。例如，绝缘材料可用作绝缘层211a和211b中的每个的材料。在这种情况下，绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、热固性树脂或热塑性树脂与无机填料混合或者热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的树脂(例如，半固化片、ABF、FR-4、双马来酰亚胺三嗪(BT)等)。可选地，也可使用感光介电(PID)树脂作为绝缘材料。
布线层212a、212b和212c可用于使半导体芯片221和222的连接焊盘221P和222P重新分布。布线层212a、212b和212c中的每个的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。布线层212a、212b和212c可根据相应层的设计执行各种功能。例如，布线层212a、212b和212c可包括接地(GND)图案、电源(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电源(PWR)图案等之外诸如数据信号图案等的各种信号图案。另外，布线层212a、212b和212c可包括信号过孔焊盘、接地过孔焊盘等。另外，布线层212a、212b和212c可包括馈电图案。
连接过孔213a和213b可使形成在不同层上的布线层212a、212b和212c彼此电连接，从而在框架210中形成电路径。连接过孔213a和213b中的每个的材料可以是导电材料。连接过孔213a和213b中的每个可完全填充有导电材料，或者导电材料可沿着通路孔中的每个的壁形成。另外，连接过孔213a和213b中的每个可具有其方向与连接结构240的重新分布过孔243中的每个的方向相反的锥形形状。当形成用于第一连接过孔213a的孔时，第一布线层212a的焊盘中的一些焊盘可用作阻挡件，因此可有利于进行第一连接过孔213a中的每个具有其下表面的宽度大于上表面的宽度的锥形形状的工艺。在这种情况下，第一连接过孔213a可与第二布线层212b的焊盘图案一体化。另外，当形成用于第二连接过孔213b的孔时，第二布线层212b的焊盘中的一些焊盘可以用作阻挡件，因此可有利于进行第二连接过孔213b中的每个具有其下表面的宽度大于上表面的宽度的锥形形状的工艺。在这种情况下，第二连接过孔213b可与第三布线层212c的焊盘图案一体化。
根据另一示例性实施例的半导体封装件200B的结构可应用于上述天线模块500A、500B、500C或500D。其他构造与根据示例性实施例的半导体封装件200A中的上述构造重复，因此省略它们的详细描述。
图14是示出在天线模块中使用的根据另一示例性实施例的半导体封装件的件示意性截面图。
参照图14，在半导体封装件200C中，框架210可包括：第一绝缘层211a；第一布线层212a和第二布线层212b，分别设置在第一绝缘层211a的上表面和下表面上；第二绝缘层211b，设置在第一绝缘层211a上并覆盖第一布线层212a；第三布线层212c，设置在第二绝缘层211b的上表面上；第三绝缘层211c，设置在第一绝缘层211a的下表面上并覆盖第二布线层212b；以及第四布线层212d，设置在第三绝缘层211c的下表面上。由于框架210可包括大量的布线层212a、212b、212c和212d，因此可进一步简化连接结构240。因此，可抑制由于在形成连接结构240的工艺中发生的缺陷导致的良率降低。另外，第一布线层至第四布线层212a、212b、212c和212d可通过分别贯穿第一绝缘层至第三绝缘层211a、211b和211c的第一连接过孔至第三连接过孔213a、213b和213c彼此电连接。
绝缘层211a、211b和211c中的每个的材料没有特别限制。例如，绝缘材料可用作绝缘层211a、211b和211c中的每个的材料。在这种情况下，绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、热固性树脂或热塑性树脂与无机填料混合或者热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的树脂(例如，半固化片、ABF、FR-4、BT等)。可选地，也可使用PID树脂作为绝缘材料。
第一绝缘层211a的厚度可大于第二绝缘层211b的厚度和第三绝缘层211c的厚度。第一绝缘层211a可基本上相对较厚以保持刚性，并且可引入第二绝缘层211b和第三绝缘层211c以形成更多数量的布线层212c和212d。第一绝缘层211a可包括与第二绝缘层211b和第三绝缘层211c的绝缘材料不同的绝缘材料。例如，第一绝缘层211a可以是例如包括芯材料、填料和绝缘树脂的半固化片，第二绝缘层211b和第三绝缘层211c可以是PID膜或包括填料和绝缘树脂的ABF。然而，第一绝缘层211a以及第二绝缘层211b和第三绝缘层211c的材料不限于此。
布线层212a、212b、212c和212d可用于使半导体芯片221和222的连接焊盘221P和222P重新分布。布线层212a、212b、212c和212d中的每个的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。布线层212a、212b、212c和212d可根据相应层的设计执行各种功能。例如，布线层212a、212b、212c和212d可包括接地(GND)图案、电源(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电源(PWR)图案等之外诸如数据信号图案等的各种信号图案。另外，布线层212a、212b、212c和212d可包括信号过孔焊盘、接地过孔焊盘等。另外，布线层212a、212b、212c和212d可包括馈电图案。
第一布线层212a和第二布线层212b可设置在半导体芯片221和222中的每个的有效表面和无效表面之间的高度上。框架210的布线层212a、212b、212c和212d的厚度可大于连接结构240的重新分布层242的厚度。
连接过孔213a、213b和213c可使形成在不同层上的布线层212a、212b、212c和212d彼此电连接，从而在框架210中形成电路径。连接过孔213a、213b和213c每个的材料可以是导电材料。连接过孔213a、213b和213c中的每个可完全填充有导电材料，或者导电材料也可沿着通路孔中的每个的壁形成。第一连接过孔213a可具有沙漏形状或圆柱形状，第二连接过孔213b和第三连接过孔213c可具有方向彼此相反的锥形形状。贯穿第一绝缘层211a的第一连接过孔213a的平均直径可大于贯穿第二绝缘层211b的第二连接过孔213b的平均直径和贯穿第三绝缘层211c的第三连接过孔213c的平均直径。
根据另一示例性实施例的半导体封装件200C的结构可应用于上述天线模块500A、500B、500C或500D。其他构造与根据示例性实施例的半导体封装件200A中的上述构造重复，因此省略它们的详细描述。
图15是示出在天线模块中使用的根据另一示例性实施例的电子组件的示意性截面图。
参照图15，电子组件300可以以封装组件310的形式用在上述天线模块500A、500B、500C或500D中。封装组件310可包括：电子组件300；包封剂330，覆盖电子组件300的至少一部分；布线结构340，包括形成在电子组件300下方的绝缘层341、形成在绝缘层341的下表面上的布线层342以及贯穿绝缘层341并使电子组件300的电极和布线层342彼此电连接的连接过孔343；钝化层350，设置在布线结构340下方并具有使布线层342的至少一部分暴露的开口；电连接结构360，设置在钝化层350的暴露开口上并连接到布线层342；金属层370，形成在包封剂330的外表面上。也就是说，电子组件300可设置成封装状态。在这种情况下，可通过金属层370有效地屏蔽从电子组件300产生的电磁波或从外部源引入到电子组件300中的电磁波。
包封剂330的材料可以是诸如ABF、EMC等任何已知的绝缘材料。绝缘层341的材料可以是诸如ABF、PID树脂等任何已知的绝缘材料。布线层342和连接过孔343中的每者的材料可以是诸如铜(Cu)等任何已知的导电材料。钝化层350的材料可以是诸如ABF、阻焊剂等任何已知的绝缘材料。电连接结构360中的每个的材料可以是诸如焊料的低熔点金属。金属层370的材料可以是诸如铜(Cu)的任何已知的金属。
如上所述，根据本公开中的示例性实施例，可以提供一种天线模块，当天线模块安装在设备中时，可通过减小天线模块的总厚度确保其自由度。
虽然以上已经示出和描述了示例性实施例，但是对本领域技术人员将明显的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可以进行修改和改变。

Claims (16)

1.一种天线模块，包括：
天线基板，包括天线图案；
半导体封装件，设置在所述天线基板的下表面上，电连接到所述天线基板，并具有嵌入在所述半导体封装件中的至少一个半导体芯片；以及
电子组件，设置在所述天线基板的所述下表面上或侧表面上，电连接到所述天线基板，并与所述半导体封装件间隔开预定距离，
其中，所述电子组件的厚度大于所述半导体芯片的厚度，并且
其中，所述天线基板具有形成在所述天线基板的下侧中的凹部，
所述电子组件设置在所述天线基板的所述凹部中，并且
所述电子组件连接到所述天线基板的内部布线层。
2.根据权利要求1所述的天线模块，其中，所述电子组件的厚度大于所述半导体封装件的厚度。
3.根据权利要求1所述的天线模块，其中，所述半导体封装件包括射频集成电路(RFIC)和电源管理集成电路(PMIC)作为所述半导体芯片，并且
在所述半导体封装件中还嵌入有至少一个无源组件。
4.根据权利要求1所述的天线模块，其中，所述电子组件是功率电感器(PI)。
5.根据权利要求1所述的天线模块，其中，所述凹部使所述天线基板的所述内部布线层暴露，并且
所述天线基板包括设置在所述内部布线层和所述半导体封装件之间的外部布线层。
6.根据权利要求1所述的天线模块，所述天线模块还包括连接到所述天线基板的所述下表面或所述侧表面的连接基板，
其中，所述电子组件设置在所述连接基板的上表面上。
7.根据权利要求6所述的天线模块，其中，所述连接基板是通过低熔点金属连接到所述天线基板的所述下表面的柔性印刷电路板(FPCB)或刚性-柔性印刷电路板(RFPCB)。
8.根据权利要求6所述的天线模块，其中，所述连接基板是与所述天线基板一体形成的柔性印刷电路板(FPCB)或刚性-柔性印刷电路板(RFPCB)。
9.根据权利要求1所述的天线模块，其中，所述半导体封装件包括：框架，具有第一通孔；第一半导体芯片，设置在所述第一通孔中并具有设置有第一连接焊盘的第一有效表面和与所述第一有效表面背对的第一无效表面；包封剂，覆盖所述框架和所述第一半导体芯片的所述第一无效表面中的每个的至少一部分并填充所述第一通孔的至少一部分；以及连接结构，设置在所述框架和所述半导体芯片的所述第一有效表面上，并包括电连接到所述第一连接焊盘的重新分布层。
10.根据权利要求9所述的天线模块，其中，所述框架还包括与所述第一通孔间隔开的第二通孔以及与所述第一通孔和所述第二通孔间隔开的第三通孔，
第二半导体芯片设置在所述第二通孔中，所述第二半导体芯片具有设置有第二连接焊盘的第二有效表面和与所述第二有效表面背对的第二无效表面，并且
无源组件设置在所述第三通孔中。
11.根据权利要求10所述的天线模块，所述框架包括设置在所述第一通孔、所述第二通孔和所述第三通孔的壁上并延伸到所述框架的下表面的金属层，并且
所述半导体封装件还包括设置在所述包封剂的下表面上的背侧金属层和贯穿所述包封剂并使所述背侧金属层连接到所述框架的所述金属层的背侧金属过孔。
12.根据权利要求9所述的天线模块，其中，所述框架包括：绝缘层；第一布线层，设置在所述绝缘层的上表面上；第二布线层，设置在所述绝缘层的下表面上；以及连接过孔，贯穿所述绝缘层并使所述第一布线层和所述第二布线层彼此电连接。
13.根据权利要求12所述的天线模块，其中，所述半导体封装件还包括设置在所述包封剂的下表面上的背侧布线层以及贯穿所述包封剂并使所述背侧布线层连接到所述框架的所述第二布线层的背侧连接过孔。
14.根据权利要求9所述的天线模块，其中，所述框架包括：第一绝缘层；第一布线层，设置在所述第一绝缘层的上表面上；第二布线层，设置在所述第一绝缘层的下表面上；第二绝缘层，设置在所述第一绝缘层的所述上表面上并覆盖所述第一布线层；第三布线层，设置在所述第二绝缘层的上表面上；第三绝缘层，设置在所述第一绝缘层的所述下表面上并覆盖所述第二布线层；第四布线层，设置在所述第三绝缘层的下表面上；第一连接过孔，贯穿所述第一绝缘层并使所述第一布线层和所述第二布线层彼此电连接；第二连接过孔，贯穿所述第二绝缘层并使所述第一布线层和所述第三布线层彼此电连接；以及第三连接过孔，贯穿所述第三绝缘层并使所述第二布线层和所述第四布线层彼此电连接。
15.根据权利要求9所述的天线模块，其中，所述框架包括：第一绝缘层；第一布线层，嵌入在所述第一绝缘层的上侧中，使得所述第一布线层的上表面暴露；第二布线层，设置在所述第一绝缘层的下表面上；第二绝缘层，设置在所述第一绝缘层的所述下表面上并覆盖所述第二布线层；第三布线层，设置在所述第二绝缘层的下表面上；第一连接过孔，贯穿所述第一绝缘层并使所述第一布线层和所述第二布线层彼此电连接；以及第二连接过孔，贯穿所述第二绝缘层并使所述第二布线层和所述第三布线层彼此电连接。
16.根据权利要求1所述的天线模块，其中，所述电子组件以所述电子组件被包封剂覆盖的状态设置，并且
金属层设置在覆盖所述电子组件的所述包封剂的外表面上。
CN201910576529.0A 2018-07-17 2019-06-28 天线模块 Active CN110729547B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180083118A KR102089285B1 (ko) 2018-07-17 2018-07-17 안테나 모듈
KR10-2018-0083118 2018-07-17

Publications (2)

Publication Number Publication Date
CN110729547A CN110729547A (zh) 2020-01-24
CN110729547B true CN110729547B (zh) 2024-04-02

Family

ID=69162578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910576529.0A Active CN110729547B (zh) 2018-07-17 2019-06-28 天线模块

Country Status (4)

Country Link
US (2) US11177551B2 (zh)
KR (1) KR102089285B1 (zh)
CN (1) CN110729547B (zh)
TW (1) TWI699864B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102574415B1 (ko) * 2019-04-04 2023-09-04 삼성전기주식회사 안테나 모듈
US11862594B2 (en) * 2019-12-18 2024-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure with solder resist underlayer for warpage control and method of manufacturing the same
US11581273B2 (en) * 2019-12-26 2023-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
KR20210119656A (ko) * 2020-03-25 2021-10-06 삼성전기주식회사 안테나 모듈
TWI768322B (zh) * 2020-04-15 2022-06-21 矽品精密工業股份有限公司 電子裝置及其製法
TWI741580B (zh) * 2020-04-30 2021-10-01 開酷科技股份有限公司 天線封裝結構
TWI720884B (zh) * 2020-04-30 2021-03-01 開酷科技股份有限公司 反電磁干擾天線
CN114126219A (zh) 2020-08-25 2022-03-01 鹏鼎控股(深圳)股份有限公司 天线电路板的制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108257926A (zh) * 2016-12-28 2018-07-06 三星电机株式会社 扇出型半导体封装模块

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972964B2 (en) 2002-06-27 2005-12-06 Via Technologies Inc. Module board having embedded chips and components and method of forming the same
CN101156162B (zh) * 2005-03-31 2012-05-16 株式会社半导体能源研究所 无线芯片以及具有无线芯片的电子设备
JP4394147B2 (ja) 2006-02-06 2010-01-06 三菱電機株式会社 高周波モジュール
JP5009576B2 (ja) 2006-09-19 2012-08-22 新光電気工業株式会社 半導体装置の製造方法
JP2009224379A (ja) * 2008-03-13 2009-10-01 Renesas Technology Corp 半導体装置およびその製造方法
US7629203B2 (en) * 2008-03-31 2009-12-08 Intel Corporation Thermal interface material for combined reflow
US9112272B2 (en) * 2010-08-12 2015-08-18 Feinics Amatech Teoranta Antenna modules for dual interface smart cards, booster antenna configurations, and methods
CN103026551B (zh) * 2010-09-14 2015-03-25 株式会社村田制作所 读写用天线模块以及天线装置
WO2012125186A1 (en) * 2011-03-15 2012-09-20 Intel Corporation Conformal phased array antenna with integrated transceiver
US9196958B2 (en) * 2012-07-26 2015-11-24 Apple Inc. Antenna structures and shield layers on packaged wireless circuits
US10134727B2 (en) * 2012-09-28 2018-11-20 Intel Corporation High breakdown voltage III-N depletion mode MOS capacitors
JP6279754B2 (ja) * 2013-12-09 2018-02-14 インテル コーポレイション パッケージングされたダイ用のセラミック上アンテナ
US10083923B2 (en) * 2015-09-21 2018-09-25 Intel Corporation Platform with thermally stable wireless interconnects
WO2017209761A1 (en) * 2016-06-03 2017-12-07 Intel IP Corporation Wireless module with antenna package and cap package
KR101999608B1 (ko) 2016-11-23 2019-07-18 삼성전자주식회사 팬-아웃 반도체 패키지
KR101983188B1 (ko) * 2016-12-22 2019-05-28 삼성전기주식회사 팬-아웃 반도체 패키지
US10103696B1 (en) * 2017-04-13 2018-10-16 Tagore Technology, Inc. Integrated gallium nitride power amplifier and switch
KR20200048971A (ko) * 2018-10-31 2020-05-08 삼성전자주식회사 반도체 패키지 및 이를 포함하는 안테나 모듈

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108257926A (zh) * 2016-12-28 2018-07-06 三星电机株式会社 扇出型半导体封装模块

Also Published As

Publication number Publication date
US20200028239A1 (en) 2020-01-23
TW202006916A (zh) 2020-02-01
KR20200008886A (ko) 2020-01-29
US11909099B2 (en) 2024-02-20
CN110729547A (zh) 2020-01-24
TWI699864B (zh) 2020-07-21
KR102089285B1 (ko) 2020-03-16
US11177551B2 (en) 2021-11-16
US20220059926A1 (en) 2022-02-24

Similar Documents

Publication Publication Date Title
CN110767613B (zh) 半导体封装件和包括该半导体封装件的天线模块
US10283439B2 (en) Fan-out semiconductor package including electromagnetic interference shielding layer
US11096269B2 (en) Printed circuit board assembly
CN110729547B (zh) 天线模块
TWI645526B (zh) 扇出型半導體裝置
CN110718738B (zh) 天线模块
CN110707416B (zh) 天线基板和包括天线基板的天线模块
US10903548B2 (en) Antenna module
CN111987054B (zh) 半导体封装件及包括该半导体封装件的天线模块
CN111786074B (zh) 天线模块
TWI694579B (zh) 半導體封裝
US10804215B2 (en) Semiconductor package
CN110444514B (zh) 扇出型半导体封装件
US20200118985A1 (en) Semiconductor package
CN110783295A (zh) 半导体封装件安装板
US20200152569A1 (en) Fan-out semiconductor package
US11985757B2 (en) Printed circuit board assembly
CN110444540B (zh) 扇出型半导体封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant