TW202006916A - 天線模組 - Google Patents

天線模組 Download PDF

Info

Publication number
TW202006916A
TW202006916A TW108106274A TW108106274A TW202006916A TW 202006916 A TW202006916 A TW 202006916A TW 108106274 A TW108106274 A TW 108106274A TW 108106274 A TW108106274 A TW 108106274A TW 202006916 A TW202006916 A TW 202006916A
Authority
TW
Taiwan
Prior art keywords
layer
wiring layer
connection
antenna
insulating layer
Prior art date
Application number
TW108106274A
Other languages
English (en)
Other versions
TWI699864B (zh
Inventor
蘇源煜
朴振嫙
許榮植
孔正喆
白龍浩
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202006916A publication Critical patent/TW202006916A/zh
Application granted granted Critical
Publication of TWI699864B publication Critical patent/TWI699864B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/08—Arrays of individually energised antenna units similarly polarised and spaced apart the units being spaced along or adjacent to a rectilinear path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種天線模組包括：天線基板，包括天線圖案；半導體封裝，設置於天線基板的下表面上並電性連接至天線基板，且半導體封裝中嵌置有至少一個半導體晶片；以及電子組件，設置於天線基板的下表面或側表面上並電性連接至天線基板，且與半導體封裝間隔開預定距離。電子組件具有大於半導體晶片的厚度的厚度。

Description

天線模組
本揭露是有關於一種天線模組。 [相關申請案的交叉參考]
本申請案主張在2018年7月17日在韓國智慧財產局提出申請的韓國專利申請案第10-2018-0083118號的優先權，所述韓國專利申請案的揭露內容全文併入本案供參考。
近來，根據電子裝置薄化的趨勢，行動裝置（例如智慧型電話）中的各種組件的厚度受到顯著限制。因此，當在行動裝置中使用毫米波/5G天線模組（millimeter wave/5G antenna module）時，為確保毫米波/5G天線模組在套組（set）內的安裝位置的自由度，在毫米波/5G天線模組的尺寸（size）、厚度等方面不可避免地存在諸多限制。
本揭露的態樣可提供一種天線模組，當所述天線模組安裝於套組（set）中時可藉由其總厚度減小來確保自由度。
根據本揭露的態樣，可提供一種天線模組，其中包括半導體晶片的半導體封裝安裝於天線基板上且具有厚度大於半導體晶片的厚度的被動組件與所述半導體封裝分離地安裝於所述天線基板或連接基板上。
根據本揭露的態樣，一種天線模組可包括：天線基板，包括天線圖案；半導體封裝，設置於所述天線基板的下表面上並電性連接至所述天線基板，且所述半導體封裝中嵌置有至少一個半導體晶片；以及電子組件，設置於所述天線基板的所述下表面或側表面上並電性連接至所述天線基板，且與所述半導體封裝間隔開預定距離。所述電子組件可具有大於所述半導體晶片的厚度的厚度。
根據本揭露的態樣，一種天線模組可包括：天線基板，包括天線圖案；半導體封裝，設置於所述天線基板的下表面上並電性連接至所述天線基板，且所述半導體封裝中嵌置有半導體晶片；以及連接基板，所述連接基板上設置有電子組件，所述連接基板連接至所述天線基板。所述電子組件可具有大於所述半導體晶片的厚度的厚度，且所述電子組件可與所述天線基板間隔開且藉由所述連接基板電性連接至所述天線基板。
在下文中，將參照附圖闡述本揭露中的各示例性實施例。在所述附圖中，為清晰起見，可誇大或縮小各組件的形狀、尺寸等。
在本文中，為方便起見，下側、下部分、下表面等用於指代相對於所述圖式的剖面的朝下的方向，而上側、上部分、上表面等用於指代與所述朝下的方向相反的方向。然而，該些方向是出於解釋方便而進行界定的，且申請專利範圍並非特別受限於上述所界定的方向，且上部分及下部分的概念可彼此互換。
在說明中組件與另一組件的「連接（connection）」的意義在概念上包括經由黏合層的間接連接以及兩個組件之間的直接連接。另外，「電性連接（electrically connected）」在概念上包括實體連接及實體斷開（disconnection）。應理解，當以例如「第一（first）」及「第二（second）」等用語來指代元件時，所述元件並非由此受到限制。使用「第一」及「第二」可能僅用於將所述元件與其他元件區分開的目的，且可不限制所述元件的順序或重要性。在一些情形中，在不背離本文中所提出的申請專利範圍的範圍的條件下，第一元件可被稱作第二元件。類似地，第二元件亦可被稱作第一元件。
本文中所使用的用語「示例性實施例」並不指代同一示例性實施例，而是為強調與另一示例性實施例的特定特徵或特性不同的特定特徵或特性而提供。然而，本文中所提供的示例性實施例被視為能夠藉由彼此整體地或部分地組合而實施。舉例而言，即使並未在另一示例性實施例中闡述在特定示例性實施例中闡述的一個元件，然而除非在另一示例性實施例中提供了相反或矛盾的說明，否則所述元件可被理解為與另一示例性實施例相關的說明。
使用本文中所使用的用語僅為了闡述示例性實施例而非限制本揭露。在此種情形中，除非在上下文中另有解釋，否則單數形式包括複數形式。電子裝置
圖1是示出電子裝置系統的實例的示意性方塊圖。
參照圖1，電子裝置1000中可容置有主板1010。主板1010可包括物理連接至或電性地連接至主板1010的晶片相關組件1020、網路相關組件1030以及其他組件1040等。該些組件可連接至以下將闡述的其他組件以形成各種訊號線1090。
晶片相關組件1020可包括：記憶體晶片，例如揮發性記憶體（例如，動態隨機存取記憶體（dynamic random access memory，DRAM））、非揮發性記憶體（例如，唯讀記憶體（read only memory，ROM））或快閃記憶體等；應用處理器晶片，例如中央處理器（例如，中央處理單元（central processing unit，CPU））、圖形處理器（例如，圖形處理單元（graphic processing unit，GPU））、數位訊號處理器、密碼處理器（cryptographic processor）、微處理器或微控制器等；以及邏輯晶片，例如類比至數位轉換器（analog-to-digital converter，ADC）或應用專用積體電路（application-specific integrated circuit，ASIC）等。然而，晶片相關組件1020並非僅限於此，而是亦可包括其他類型的晶片相關組件。另外，晶片相關組件1020可彼此組合。
網路相關組件1030可包括例如以下協定：無線保真（wireless fidelity，Wi-Fi）（電氣及電子工程師學會（Institute of Electrical And Electronics Engineers，IEEE）802.11家族等）、全球互通微波存取（worldwide interoperability for microwave access，WiMAX）（IEEE 802.16家族等）、IEEE 802.20、長期演進（long term evolution，LTE）、僅支援資料的演進（evolution data only，Ev-DO）、高速封包存取+（high speed packet access +，HSPA+）、高速下行封包存取+（high speed downlink packet access +，HSDPA+）、高速上行封包存取+（high speed uplink packet access +，HSUPA+）、增強型資料GSM環境（enhanced data GSM environment，EDGE）、全球行動通訊系統（global system for mobile communications，GSM）、全球定位系統（global positioning system，GPS）、通用封包無線電服務（general packet radio service，GPRS）、分碼多重存取（code division multiple access，CDMA）、分時多重存取（time division multiple access，TDMA）、數位增強型無線電訊（digital enhanced cordless telecommunications，DECT）、藍芽、3G協定、4G協定及5G協定以及繼上述協定之後指定的任何其他無線協定及有線協定。然而，網路相關組件1030並非僅限於此，而是亦可包括多種其他無線標準或協定或者有線標準或協定。另外，網路相關組件1030可與上述晶片相關組件1020一起彼此組合。
其他組件1040可包括高頻電感器（high frequency inductor）、鐵氧體電感器（ferrite inductor）、功率電感器（power inductor）、鐵氧體珠粒、低溫共燒陶瓷（low temperature co-fired ceramic，LTCC）、電磁干擾（electromagnetic interference，EMI）濾波器或多層陶瓷電容器（multilayer ceramic capacitor，MLCC）等。然而，其他組件1040並非僅限於此，而是亦可包括用於各種其他目的的被動組件等。另外，其他組件1040可與上述晶片相關組件1020或網路相關組件1030一起彼此組合。
端視電子裝置1000的類型，電子裝置1000可包括可物理連接至或電性地連接至主板1010的其他組件，或可不物理連接至或不電性地連接至主板1010的其他組件。該些其他組件可包括例如照相機1050、天線1060、顯示器1070、電池1080、音訊編解碼器（未繪示）、視訊編解碼器（未繪示）、功率放大器（未繪示）、羅盤（未繪示）、加速度計（未繪示）、陀螺儀（未繪示）、揚聲器（未繪示）、大容量儲存單元（例如，硬碟驅動機）（未繪示）、光碟（compact disk，CD）驅動機（未繪示）或數位多功能光碟（digital versatile disk，DVD）驅動機（未繪示）等。然而，該些其他組件並非僅限於此，而是端視電子裝置1000等的類型亦可包括用於各種目的的其他組件。
電子裝置1000可為智慧型電話、個人數位助理（personal digital assistant，PDA）、數位攝影機（digital video camera）、數位照相機（digital still camera）、網路系統、電腦、監視器、平板個人電腦（tablet PC）、膝上型個人電腦、隨身型易網機個人電腦（netbook PC）、電視、視訊遊戲機（video game machine）、智慧型手錶或汽車組件等。然而，電子裝置1000並非僅限於此，而是可為處理資料的任何其他電子裝置。
圖2是示出電子裝置的實例的示意性立體圖。
參照圖2，電子裝置可為例如智慧型電話1100。在智慧型電話1100中，可以半導體封裝形式使用射頻積體電路（radio frequency integrated circuit，RFIC），且可以基板形式或模組形式使用天線。在智慧型電話1100中，RFIC與天線可電性連接至彼此，且因此天線訊號在各個方向上的輻射R可為可能的。包括RFIC及基板的半導體封裝或包括天線的模組可以各種形式用於電子裝置（例如，智慧型電話等）中。半導體封裝
一般而言，在半導體晶片中整合有諸多精細的電路。然而，半導體晶片本身可能無法用作完成的半導體產品，且可因外部物理衝擊或化學衝擊而被損壞。因此，半導體晶片可能無法單獨使用，而是可被封裝於電子裝置等中且在電子裝置等中以封裝狀態使用。
此處，由於在電性連接方面，半導體晶片與電子裝置的主板之間存在電路寬度差，因此需要進行半導體封裝。詳言之，半導體晶片的連接墊的尺寸及半導體晶片的連接墊之間的間隔是非常精細的，但是在電子裝置中使用的主板的組件安裝墊的尺寸及主板的組件安裝墊之間的間隔顯著地大於半導體晶片的連接墊的尺寸及連接墊之間的間隔。因此，可能難以將半導體晶片直接安裝於主板上，且需要用於緩衝半導體晶片與主板之間的電路寬度差的封裝技術。
端視半導體封裝的結構及目的而定，藉由封裝技術製造的半導體封裝可被分類成扇入型半導體封裝或扇出型半導體封裝。
在下文中將參照圖式更詳細地闡述所述扇入型半導體封裝及所述扇出型半導體封裝。扇入型 半導體封裝
圖3A及圖3B是示出扇入型半導體封裝在被封裝之前及被封裝之後的狀態的示意性剖視圖。
圖4是示出扇入型半導體封裝的封裝製程的示意性剖視圖。
參照圖3A至圖4，半導體晶片2220可為例如處於裸露狀態下的積體電路（integrated circuit，IC），半導體晶片2220包括：本體2221，其包含矽（Si）、鍺（Ge）或砷化鎵（GaAs）等；連接墊2222，其形成於本體2221的一個表面上且包含例如鋁（Al）等金屬材料；以及例如氧化物層或氮化物層等鈍化層2223，形成於本體2221的一個表面上且覆蓋連接墊2222的至少部分。在此種情形中，由於連接墊2222可為顯著小的，因此可能難以將積體電路（IC）安裝於中級印刷電路板（printed circuit board，PCB）上以及電子裝置的主板上等。
因此，可端視半導體晶片2220的尺寸而在半導體晶片2220上形成連接結構2240以對連接墊2222進行重新分佈。可藉由以下方式來形成連接結構2240：利用例如感光成像介電（photoimagable dielectric，PID）樹脂等絕緣材料在半導體晶片2220上形成絕緣層2241；形成敞露連接墊2222的通孔孔洞2243h；且接著形成配線圖案2242及通孔2243。接著，可形成保護連接結構2240的鈍化層2250、可形成開口2251及可形成凸塊下金屬層2260等。亦即，可藉由一系列製程來製造包括例如半導體晶片2220、連接結構2240、鈍化層2250及凸塊下金屬層2260的扇入型半導體封裝2200。
如上所述，所述扇入型半導體封裝可具有其中所述半導體晶片的例如輸入/輸出（input/output，I/O）端子等所有的連接墊均設置於所述半導體晶片內的封裝形式，且可具有極佳的電性特性且以低成本進行生產。因此，已以扇入型半導體封裝形式製造出安裝於智慧型電話中的諸多元件。詳言之，已開發出安裝於智慧型電話中的諸多元件以在具有小型的尺寸（compact size）的同時實施快速訊號轉移。
然而，由於所有的輸入/輸出端子均需要設置於扇入型半導體封裝中的半導體晶片內，因此，扇入型半導體封裝具有顯著的空間限制。因此，難以將此結構應用於具有大的數目的輸入/輸出端子的半導體晶片或具有小型的尺寸的半導體晶片。另外，由於上述缺點，扇入型半導體封裝可能無法在電子裝置的主板上直接安裝及使用。原因是：即使在其中藉由重佈線製程增大了半導體晶片的輸入/輸出端子的尺寸及半導體晶片的輸入/輸出端子之間的間隔的情形中，半導體晶片的輸入/輸出端子的尺寸及半導體晶片的輸入/輸出端子之間的間隔可能仍不足以將扇入型電子組件封裝直接安裝於電子裝置的主板上。
圖5是示出其中扇入型半導體封裝安裝於印刷電路基板上且最終安裝於電子裝置的主板上的情形的示意性剖視圖。
圖6是示出其中扇入型半導體封裝嵌置於印刷電路板中且最終安裝於電子裝置的主板上的情形的示意性剖視圖。
參照圖5及圖6，在扇入型半導體封裝2200中，半導體晶片2220的連接墊2222（即，輸入/輸出端子）可經由印刷電路板2301進行重新分佈，且扇入型半導體封裝2200可在其安裝於印刷電路板2301上的狀態下最終安裝於電子裝置的主板2500上。在此種情形中，可藉由底部填充樹脂2280等來固定焊球2270等，且半導體晶片2220的外側可被覆蓋以模製材料2290等。作為另一種選擇，扇入型半導體封裝2200可嵌置於單獨的印刷電路板2302中，半導體晶片2220的連接墊2222（即，輸入/輸出端子）可在扇入型半導體封裝2200嵌置於印刷電路板2302中的狀態下藉由印刷電路板2302進行重新分佈，且扇入型半導體封裝2200可最終安裝於電子裝置的主板2500上。
如上所述，可能難以在電子裝置的主板上直接安裝並使用扇入型半導體封裝。因此，扇入型半導體封裝可安裝於單獨的印刷電路板上且接著藉由封裝製程安裝於電子裝置的主板上，或者可在扇入型半導體封裝嵌置於印刷電路板中的狀態下在電子裝置的主板上安裝及使用。扇出型 半導體封裝
圖7是示出扇出型半導體封裝的示意性剖視圖。
參照圖7，在扇出型半導體封裝2100中，舉例而言，半導體晶片2120的外側可被包封體2130保護，且半導體晶片2120的連接墊2122可藉由連接結構2140而在半導體晶片2120之外進行重新分佈。在此種情形中，可在連接結構2140上進一步形成鈍化層2150，且可在鈍化層2150的開口中進一步形成凸塊下金屬層2160。可在凸塊下金屬層2160上進一步形成焊球2170。半導體晶片2120可為包括本體2121、連接墊2122等的積體電路（IC）。連接結構2140可包括絕緣層2141、形成於絕緣層2141上的配線層2142及將連接墊2122與配線層2142電性連接至彼此的通孔2143。
如上所述，所述扇出型半導體封裝可具有一種形式，其中半導體晶片的輸入/輸出端子藉由形成於所述半導體晶片上的連接結構而在所述半導體晶片之外進行重新分佈並設置於所述半導體晶片之外。如上所述，在扇入型半導體封裝中，半導體晶片的所有輸入/輸出端子均需要設置於半導體晶片內。因此，當半導體晶片的尺寸減小時，需要減小球的尺寸及節距，進而使得可能無法在扇入型半導體封裝中使用標準化球佈局（standardized ball layout）。另一方面，所述扇出型半導體封裝具有其中半導體晶片的輸入/輸出端子如上所述藉由形成於半導體晶片上的連接結構而在半導體晶片之外進行重新分佈並設置於半導體晶片之外的形式。因此，即使在半導體晶片的尺寸減小的情形中，仍可照樣在扇出型半導體封裝中使用標準化球佈局，進而使得所述扇出型半導體封裝可在不使用單獨的印刷電路板的條件下安裝於電子裝置的主板上，如以下所闡述。
圖8是示出其中扇出型半導體封裝安裝於電子裝置的主板上的情形的示意性剖視圖。
參照圖8，扇出型半導體封裝2100可藉由焊球2170等安裝於電子裝置的主板2500上。亦即，如上所述，扇出型半導體封裝2100包括連接結構2140，連接結構2140形成於半導體晶片2120上且能夠將連接墊2122重新分佈至半導體晶片2120的尺寸之外的扇出區域，進而使得可照樣在扇出型半導體封裝2100中使用標準化球佈局。因此，扇出型半導體封裝2100可在不使用單獨的印刷電路板等的條件下安裝於電子裝置的主板2500上。
如上所述，由於所述扇出型半導體封裝可在不使用單獨的印刷電路板的條件下安裝於電子裝置的主板上，因此所述扇出型半導體封裝可被實施成具有較使用印刷電路板的扇入型半導體封裝的厚度小的厚度。因此，所述扇出型半導體封裝可被微型化及薄化。另外，所述扇出型電子組件封裝具有極佳的熱特性及電性特性，使得所述扇出型電子組件封裝尤其適合用於行動產品。因此，所述扇出型電子組件封裝可被實施成較使用印刷電路板（PCB）的一般疊層封裝（package-on-package，POP）型的形式更為小型的形式，且可解決因出現翹曲（warpage）現象而出現的問題。
同時，所述扇出型半導體封裝指代用於如上所述將半導體晶片安裝於電子裝置的主板等上，且保護所述半導體晶片不受外部衝擊的封裝技術，並且所述扇出型半導體封裝是與例如中介基板等印刷電路板（PCB）的概念不同的概念，所述印刷電路板具有與扇出型半導體封裝的規格、目的等不同的規格、目的等，且所述印刷電路板中嵌置有扇入型半導體封裝。天線模組
圖9是示出根據本揭露示例性實施例的天線模組的示意性剖視圖。
參照圖9，根據本揭露示例性實施例的天線模組500A可包括：天線基板100A；半導體封裝200A，設置於天線基板100A的下表面上且電性連接至天線基板100A；電子組件300，設置於天線基板100A的下表面上且電性連接至天線基板100A；以及連接件410，設置於天線基板100A下方且連接至天線基板100A。在此種情形中，電子組件300的厚度t1可大於半導體晶片221的厚度t2及半導體晶片222的厚度t3。電子組件300的厚度t1可大於半導體封裝200A的厚度t4。半導體封裝200A的厚度t4是指除例如焊球等電性連接結構260之外的厚度。
近來，根據電子裝置的朝薄化發展的趨勢，行動裝置（例如智慧型電話）中的各種組件的厚度受到顯著限制。因此，當毫米波/5G天線模組（millimeter wave/5G antenna module）使用於行動裝置中時，為了確保毫米波/5G天線模組在套組（set）內的安裝位置的自由度，毫米波/5G天線模組的尺寸、厚度等方面不可避免地存在諸多限制。
同時，當採用一般系統級封裝（system-in-package，SIP）型模組方式來實施天線模組時，藉由表面安裝技術（surface mount technology，SMT）將各種半導體晶片及被動組件安裝於天線基板的底表面上，且為防止電磁干擾（EMI），將覆蓋半導體晶片及被動組件的屏蔽罩貼附至半導體晶片及被動組件，或者利用環氧模制化合物（epoxy molding compound，EMC）來覆蓋半導體晶片及被動組件，且接著在EMC的外表面上形成金屬層。在此種情形中，由於模組的總厚度是由被動組件，特別是，具有大的厚度的組件，例如功率電感器（power inductor，PI）決定的，因此除非減小功率電感器的厚度或者改變安裝功率電感器的方法，否則在減小模組的總厚度方面存在限制。
另一方面，在根據示例性實施例的天線模組500A中，可在天線基板100A上安裝其中各種半導體晶片221及222以及被動組件225被封裝成單個封裝的半導體封裝200A，且具有大的厚度的電子組件300可藉由表面安裝技術（SMT）與半導體封裝200A分隔地安裝於天線基板100A上。亦即，具有小的厚度的半導體晶片221及222以及被動組件225可被封裝成單個封裝以製造即使天線模組具有小的厚度亦能夠穩定地實施天線模組中所需的各種效能的半導體封裝200A，可考慮如下所述在單個半導體封裝200A中用於屏蔽電磁干擾（EMI）的方法來省略上述屏蔽罩，且具有大的厚度的電子組件300本身可與半導體封裝200A分離地直接安裝於天線基板100A上。因此，天線模組500A的總厚度可減小。
在下文中將參照圖式更詳細地闡述根據示例性實施例的天線模組500A的各組件。
天線基板100A（其是能夠實施毫米波/5G天線的區域）可包括天線圖案112A及接地圖案112G。詳言之，天線基板100A可包括核心層111a、絕緣層111b、鈍化層111c1及111c2、配線層112以及連接通孔層113。根據示例性實施例的天線基板100A可具有其中絕緣層111b積層於核心層111a的相對的表面上的形式。在此種情形中，配線層112可設置於核心層111a及相應的絕緣層111b上。配線層112可經由穿透核心層111a及相應的絕緣層111b的連接通孔層113電性連接至彼此。
配線層112的天線圖案112A可設置於核心層111a的上表面上，且配線層112的接地圖案112G可設置於核心層111a的下表面上。天線圖案112A可分別設置於核心層111a上積層的絕緣層111b上。分別設置於核心層111a上積層的絕緣層111b上的天線圖案112A可直接設置於彼此之上或之下且耦合至彼此。舉例而言，天線圖案112A可形成電容。然而，天線圖案112A的設置可端視天線的類型而改變，且視需要，可僅在核心層111a的下方積層絕緣層111b。在此種情形中，可省略在積層於核心層111a上的絕緣層111b上所形成的天線圖案112A。
設置於核心層111a的上表面上的天線圖案112A可以電性方式及/或訊號方式藉由配線層112的饋電圖案112F及連接通孔層113的饋電通孔113F連接至半導體晶片221及222中的至少一者。接地圖案112G可藉由配線層112的其他接地圖案及連接通孔層113的接地連接通孔而電性連接至電子組件300以及半導體晶片221及222中的至少一者。由於核心層111a設置於天線圖案112A與接地圖案112G之間，因此無論外部環境如何變化，都可藉由在單個複合模組內穩定地確保天線與接地平面之間的距離來維持天線的輻射特性。另外，可藉由適當地使用核心層111a的介電常數（Dk）使天線基板100A微型化以減小天線模組500A的尺寸。因此，可簡化天線模組500A的整體結構，從而提高空間效率並降低成本。
可使用絕緣材料作為核心層111a的材料。在此種情形中，絕緣材料可為以下材料：熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；與熱固性樹脂及熱塑性樹脂一起的包含增強材料（例如玻璃纖維（或玻璃布或玻璃纖維布）及/或無機填料）的材料，例如預浸體。然而，核心層111a的材料並非僅限於所述樹脂，且可為例如玻璃板或陶瓷板。核心層111a的厚度可大於絕緣層111b中的每一者的厚度以確保天線圖案112A與接地圖案112G之間的足夠距離。
可使用絕緣材料作為絕緣層111b中的每一者的材料。在此種情形中，絕緣材料可為以下材料：熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；與熱固性樹脂及熱塑性樹脂一起的包含增強材料（例如無機填料）的材料，例如，味之素構成膜（Ajinomoto Build-up Film，ABF）。然而，絕緣層中的每一者的材料並非僅限於此，而是亦可為感光成像介電質（PID）。當絕緣層111b的材料彼此相同時，各絕緣層之間的界限可為明顯的。
鈍化層111c1及111c2可設置於天線基板100A的最外層上以保護天線基板100A的內部組件。鈍化層111c1及111c2中的每一者亦可包含絕緣材料，例如，ABF，但並非僅限於此。暴露出配線層112的至少部分以將配線層112電性連接至電子組件300及/或連接件410的開口（未使用參考編號標示）可在下部鈍化層111c1中形成。
配線層112可包括實質上實施毫米波/5G天線的天線圖案112A，且可包括其他接地圖案112G、饋電圖案112F等。端視天線圖案112A的設置及形狀而定，天線圖案112A可為偶極天線或塊狀天線等。接地圖案112G可具有接地平面形式（ground plane form）。天線圖案112A可被設置於同一水平高度上的接地圖案（未繪示）圍繞，但並非僅限於此。配線層112可包括訊號圖案、電源圖案或電阻器圖案等。配線層112中的每一者的材料可為導電材料，例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金，但並非僅限於此。
連接通孔層113可將形成於不同層上的配線層112電性連接至彼此，從而在天線基板100A中形成電性通路。連接通孔層113可包括饋電通孔113F，且可包括接地連接通孔等。連接通孔層113可更包括訊號連接通孔或電源連接通孔等。饋電通孔113F可以電性方式及/或訊號方式連接至天線圖案112A。一些接地連接通孔（未繪示）可緊密地圍繞饋電通孔113F。連接通孔層113中的每一者的材料可為導電材料，例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金。連接通孔層113中的每一者的連接通孔可被導電材料完全填充，或者不同於圖中所示可沿通孔孔洞中的每一者的壁形成導電材料。另外，連接通孔層中的每一者可具有所有任何已知的垂直剖面形狀，例如圓柱形狀、沙漏形狀或錐形形狀等。
半導體封裝200A可包括：框架210，具有第一貫穿孔210HA、第二貫穿孔210HB及第三貫穿孔210HC且包括多個配線層212a及212b；第一半導體晶片221，設置於第一貫穿孔210HA中且具有其上設置有第一連接墊221P的第一主動面及與所述第一主動面相對的第一非主動面；第二半導體晶片222，設置於第二貫穿孔210HB中且具有其上設置有第二連接墊222P的第二主動面及與所述第二主動面相對的第二非主動面；被動組件225，設置於第三貫穿孔210HC中；包封體230，覆蓋被動組件225、第二半導體晶片222的第二非主動面、第一半導體晶片221的第一非主動面以及框架210中的每一者的至少部分並填充第一貫穿孔210HA、第二貫穿孔210HB及第三貫穿孔210HC中的每一者的至少部分；以及連接結構240，設置於框架210、第一半導體晶片221的第一主動面、第二半導體晶片222的第二主動面以及被動組件225上且包括電性連接至被動組件225、第二連接墊222P以及第一連接墊221P中的每一者的重佈線層242。
框架210可包括配線層212a及212b以因此減少連接結構240的層的數目。另外，框架210可端視絕緣層211的特定材料來改善半導體封裝200A的剛性，且框架210用於確保包封體230的厚度均勻性。可藉由框架210的連接通孔213以及配線層212a及212b在半導體封裝200A中提供垂直電性通路。框架210可具有第一貫穿孔210HA、第二貫穿孔210HB及第三貫穿孔210HC。第一半導體晶片221、第二半導體晶片222及被動組件225可分別並排設置於第一貫穿孔210HA、第二貫穿孔210HB及第三貫穿孔210HC中以與框架210間隔開預定距離。被動組件225以及半導體晶片221及222的側表面可被框架210圍繞。然而，此種形式僅為實例且可進行各種修改以具有其他形式，且框架210可端視此種形式而執行另一種功能。
框架210可包括絕緣層211；第一配線層212a，設置於絕緣層211的上表面上；第二配線層212b，設置於絕緣層211的下表面上；以及連接通孔213，穿透絕緣層211且將第一配線層212a與第二配線層212b電性連接至彼此。框架210的第一配線層212a及第二配線層212b的厚度可大於連接結構240的重佈線層242的厚度。由於框架210的厚度可類似於或大於半導體晶片221及222等的厚度，因此亦可端視框架210的規格而藉由基板製程將第一配線層212a及第二配線層212b形成為具有大的尺寸。另一方面，可藉由半導體製程來將連接結構240的重佈線層242形成為具有小的尺寸以達成薄度。
絕緣層211的材料不受特別限制。舉例而言，可使用絕緣材料作為絕緣層211的材料。在此種情形中，絕緣材料可為以下材料：熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；將熱固性樹脂或熱塑性樹脂與無機填料一起浸入於例如玻璃纖維（或玻璃布或玻璃纖維布）等核心材料中的樹脂，例如預浸體等，但並非僅限於此。舉例而言，可使用具有所需材料特性的玻璃或陶瓷系絕緣材料作為絕緣層211的材料。
配線層212a及212b可用於對半導體晶片221及222的連接墊221P及222P進行重新分佈。另外，當半導體封裝200A電性連接至設置於半導體封裝200A上及半導體封裝200A下方的其他組件時，配線層212a及212b可用作連接圖案。配線層212a及212b中的每一者的材料可為導電材料，例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金。配線層212a及212b可端視對應層的設計而執行各種功能。舉例而言，配線層212a及212b可包括接地（GND）圖案、電源（PWR）圖案、訊號（S）圖案等。此處，訊號（S）圖案可包括除接地（GND）圖案、電源（PWR）圖案等之外的各種訊號，例如資料訊號等。另外，配線層212a及212b可包括通孔接墊等。
連接通孔213可將形成於不同層上的配線層212a與212b電性連接至彼此，從而在框架210中形成電性通路。連接通孔213中的每一者的材料可為導電材料，例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金。連接通孔213中的每一者可被導電材料完全填充，或者可沿連接通孔孔洞中的每一者的壁形成導電材料。另外，連接通孔213中的每一者可具有任何已知的形狀，例如沙漏形狀、圓柱形狀等。連接通孔213亦可包括訊號連接通孔、接地連接通孔等。
視需要，可在框架210的貫穿孔210HA、210HB及210HC的壁中的每一者上進一步設置金屬層215。金屬層215可形成於貫穿孔210HA、210HB及210HC中的每一者的整個壁之上以圍繞半導體晶片221及222以及被動組件225。因此，可改善散熱特性，且可達成電磁波屏蔽效果。金屬層215可延伸至框架210的上表面及下表面，亦即，絕緣層211的上表面及下表面。金屬層215的材料可為導電材料，例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金。金屬層215可電性連接至第一配線層212a及/或第二配線層212b的接地圖案及/或電源圖案以用作接地平面。
半導體晶片221及222中的每一者可為以數百至數百萬個或更多數量整合於單個晶片中的方式提供的呈裸露狀態的積體電路（IC）。舉例而言，第一半導體晶片221的積體電路可為射頻積體電路（RFIC），且第二半導體晶片222的積體電路可為電源管理積體電路（power management integrated circuit，PMIC）。半導體晶片221及222可分別包括其上形成有各種電路的本體，且連接墊221P及222P可分別形成於本體的主動面上。本體可基於例如主動晶圓形成。在此種情形中，本體的基礎材料可為矽（Si）、鍺（Ge）或砷化鎵（GaAs）等。連接墊221P及222P可分別將半導體晶片221及222電性連接至其他組件，且連接墊221P及222P中的每一者的材料可為導電材料（例如，鋁（Al）），但並非僅限於此。半導體晶片221及222的主動面是指半導體晶片221及222的其上設置有連接墊221P及222P的表面，且半導體晶片221及222的非主動面是指半導體晶片221及222的與主動面相對的表面。儘管未繪示，然而在半導體晶片221及222的主動面上可形成鈍化層，所述鈍化層具有暴露出連接墊221P及222P的至少部分的開口且由氧化物層或氮化物層等形成。半導體晶片221及222可以面朝上的形式設置，以因此具有到達天線基板100A的最小訊號通路。
被動組件225可與半導體晶片221及222並排設置於第三貫穿孔210HC中。被動組件225可為任何已知的被動組件，例如電容器或電感器等。作為非限制性實例，被動組件225可為電容器，更具體而言，可為多層陶瓷電容器（MLCC）。被動組件225可藉由連接結構240電性連接至半導體晶片221及222的連接墊221P及222P。被動組件225的數目不受特別限制。
半導體221及222中的每一者的厚度以及被動組件225中的每一者的厚度可小於電子組件300的厚度，且除電性連接結構260之外的半導體封裝200A的厚度亦可小於上述天線模組500A、500B或500C的電子組件300的厚度。
包封體230可被配置成保護半導體晶片221及222、被動組件225等，且提供絕緣區域。包封體230的包封形式不受特別限制，且可為其中包封體230圍繞被動組件225以及半導體晶片221及222的至少部分的形式。舉例而言，包封體230可覆蓋框架210的下表面，覆蓋半導體晶片221及222的側表面及非主動面，且覆蓋被動組件225的側表面及下表面。另外，包封體230可填充貫穿孔210HA、210HB及210HC中的空間。包封體230的特定材料不受特別限制，且可為例如絕緣材料，例如ABF等。作為另一種選擇，可使用感光成像包封體（photoimagable encapsulant，PIE）作為包封體230的材料。視需要，包封體230可包括多個包封體，例如，包封被動組件225的第一包封體、包封半導體晶片221及222的第二包封體等。
可在包封體230的下表面上設置背側配線層232及背側金屬層234。背側配線層232可經由穿透包封體230的背側連接通孔233連接至框架210的第二配線層212b。背側金屬層234可經由穿透包封體230的背側金屬通孔235連接至框架210的金屬層215。背側配線層232、背側金屬層234、背側連接通孔233及背側金屬通孔235中的每一者可包含導電材料，例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金。背側配線層232可包括訊號圖案或訊號通孔接墊等。背側金屬層234可覆蓋半導體晶片221及222的非主動面以及被動組件225，且可經由背側金屬通孔235連接至金屬層215以實施極佳的散熱效果及極佳的電磁波屏蔽效果。背側金屬層234亦可連接至框架210的配線層212a及212b的接地圖案及/或電源圖案以用作接地。
連接結構240可對半導體晶片221及222的連接墊221P及222P進行重新分佈。具有各種功能的半導體晶片221及222的數十至數百個連接墊221P及222P可藉由連接結構240進行重新分佈。另外，連接結構240可將半導體晶片221及222的連接墊221P及222P電性連接至被動組件225。另外，連接結構240可在半導體封裝200A與天線基板100A之間提供電性連接通路。連接結構240可包括：絕緣層241；重佈線層242，設置於絕緣層241上；以及重佈線通孔243，穿透絕緣層241且連接至重佈線層242。連接結構240可由單個層形成，或可由多個層形成，所述多個層的數目大於圖中所示的數目。
絕緣層241的材料可為絕緣材料。在此種情形中，亦可使用感光性絕緣材料（例如，PID樹脂）作為絕緣材料。亦即，絕緣層241可為感光性絕緣層。當絕緣層241具有感光性性質時，絕緣層241可被形成為具有較小的厚度，且可更容易地達成重佈線通孔243的精細節距。絕緣層241可為包含絕緣樹脂及無機填料的感光性絕緣層。當絕緣層241為多個層時，絕緣層241的材料可彼此相同，且視需要，亦可彼此不同。當絕緣層241為多個層時，絕緣層241可端視製程彼此整合，進而使得絕緣層241之間的界限亦可為不明顯的。
重佈線層242可用於實質上對連接墊221P及222P進行重新分佈。重佈線層242的材料可為導電材料，例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金。重佈線層242可端視對應層的設計而執行各種功能。舉例而言，重佈線層242可包括接地（GND）圖案、電源（PWR）圖案、訊號（S）圖案等。此處，訊號（S）圖案可包括除接地（GND）圖案、電源（PWR）圖案等之外的各種訊號，例如資料訊號等。另外，重佈線層242可包括通孔接墊、連接端子墊等。重佈線層242亦可包括饋電圖案。
重佈線通孔243可將形成於不同層上的重佈線層242或連接墊221P及222P等電性連接至彼此，從而在半導體封裝200A中形成電性通路。重佈線通孔243中的每一者的材料可為導電材料，例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金。重佈線通孔243中的每一者可被導電材料完全填充，或者可沿通孔孔洞中的每一者的壁形成導電材料。另外，重佈線通孔243中的每一者可具有方向與上述背側金屬通孔235及背側連接通孔233中的每一者的方向相反的錐形形狀。重佈線通孔243亦可包括饋電通孔。
在連接結構240上可設置有第一鈍化層250，第一鈍化層250具有開口251，開口251暴露出重佈線層242的至少部分。第一鈍化層250可保護連接結構240免受外部物理損壞或化學損壞。第一鈍化層250可包含絕緣樹脂及無機填料，但可不包含玻璃纖維。舉例而言，第一鈍化層250可由ABF形成。然而，第一鈍化層250並非僅限於此，且亦可由PID或阻焊劑等形成。
在第一鈍化層250的開口251上可設置有電性連接至被暴露出的重佈線層242的多個電性連接結構260。電性連接結構260可被配置成將半導體封裝200A物理連接至及/或電性地連接至天線基板100A。電性連接結構260中的每一者可由低熔點金屬（例如，錫（Sn）或包含錫（Sn）的合金）（更具體而言，焊料）形成。然而，此僅為實例，且第一電性連接結構260中的每一者的材料並非特別受限於此。電性連接結構260中的每一者可為接腳、球或引腳等。電性連接結構260可被形成為多層結構或單層結構。當電性連接結構260被形成為多層結構時，電性連接結構260可包含銅（Cu）柱及焊料。當電性連接結構260被形成為單層結構時，電性連接結構260可包含錫-銀焊料或銅（Cu）。然而，此僅為實例，且電性連接結構260並非僅限於此。電性連接結構260的數目、間隔、設置形式等不受特別限制，而是可由熟習此項技術者端視設計特定細節而進行充分修改。
電性連接結構260中的至少一者可設置於扇出區域中。扇出區域是指除其中設置有半導體晶片221及222的區域之外的區域。扇出型封裝相較於扇入型封裝而言可具有極佳的可靠性，可實施多個輸入/輸出（I/O）端子，且可有利於三維（three dimensional，3D）內連線。另外，相較於球柵陣列（ball grid array，BGA）封裝或接腳柵陣列（land grid array，LGA）封裝等而言，扇出型封裝可被製造成具有小的厚度，且可具有價格競爭力。
在包封體230下方可設置有覆蓋至少部分的背側配線層232及/或背側金屬層234的第二鈍化層270。第二鈍化層270可保護背側配線層232及/或背側金屬層234免受外部物理損壞或化學損壞。第二鈍化層270亦可包含絕緣樹脂及無機填料，但可不包含玻璃纖維。舉例而言，第二鈍化層270可由ABF形成。然而，第二鈍化層270並非僅限於此，且亦可由PID或阻焊劑等形成。
電子組件300可為被動組件，例如電容器或電感器等，電子組件300的厚度t1大於半導體晶片221的厚度t2及半導體晶片222的厚度t3。作為非限制性實例，電子組件300可為需要具有大的厚度以具有高電感的功率電感器（PI）。電子組件300的厚度t1可大於半導體封裝200A的厚度t4。電子組件300可安裝於天線基板100A上且電性連接至天線基板100A的配線層112。另外，電子組件300亦可藉由天線基板100A的配線層112電性連接至半導體封裝200A的半導體晶片221及222及/或被動組件225。電子組件300可使用焊料黏合劑等安裝於天線基板100A上，但並非僅限於此。
連接件410可設置於天線基板100A的下方。當天線模組500A設置於套組（set）中時，連接件410可連接至同軸纜線或可撓性印刷電路板（flexible printed circuit board，FPCB）等，以提供至套組（set）中的其他組件的實體及/或電性連接通路。連接件410的材料或形狀等不受特別限制，且可為任何已知的材料或形狀等。
圖10是示出根據本揭露另一示例性實施例的天線模組的示意性剖視圖。
參照圖10，在根據另一示例性實施例的天線模組500B中，凹陷部分100h可形成於天線基板100B的下側中，且電子組件300可設置於天線基板100B的凹陷部分100h中。詳言之，天線基板100B可具有穿透下部鈍化層111c1且穿透下部積層絕緣層111b的至少一部分的凹陷部分100h，且電子組件300可使用焊料黏合劑等安裝於凹陷部分100h的被暴露的內部配線層112上，且電性連接至被暴露的內部配線層112。亦即，電子組件300可直接連接至天線基板100B的內部配線層112而不是天線基板100B的外層，以使得天線模組500B中的電子組件300所佔據的厚度可得以減小。因此，天線模組500B的總厚度可進一步減小。其他配置與根據示例性實施例的天線模組500A中的上述配置重複，且因此不再對其予以贅述。
圖11是示出根據本揭露另一示例性實施例的天線模組的示意性剖視圖。
參照圖11，在根據另一示例性實施例的天線模組500C中，可在天線基板100C的下方設置連接基板420來代替連接件且連接基板420可連接至天線基板100C的下表面。在此種情形中，電子組件300可藉由低熔點金屬425等表面安裝於連接基板420的上表面上，且藉由連接基板420電性連接至天線基板100C。亦即，具有大的厚度的電子組件300可藉由連接基板420設置於天線基板100C的側部分上。因此，天線模組500C的總厚度可進一步減小。連接基板420可使用例如焊球等低熔點金屬425連接至天線基板100C的下表面。連接基板420可為任何已知的剛性-可撓性印刷電路板（rigid-flexible printed circuit board，RFPCB）或可撓性PCB（FPCB），且天線模組500C可藉由連接基板420電性連接至套組（set）中的其他組件，例如主板等。其他配置與根據示例性實施例的天線模組500A中的上述配置重複，且因此不再對其予以贅述。
圖12是示出根據本揭露另一示例性實施例的天線模組的示意性剖視圖。
參照圖12，在根據另一示例性實施例的天線模組500D中，可在天線基板100D的側部分上設置連接基板430來代替連接件，且連接基板430可連接至天線基板100D的側表面。在此種情形中，電子組件300可藉由焊料黏合劑等表面安裝於連接基板430的上表面上，且藉由連接基板430電性連接至天線基板100D。亦即，具有大的厚度的電子組件300可藉由連接基板430設置於天線基板100D的側部分上。因此，天線模組500D的總厚度可進一步減小。連接基板430可為與天線基板100D整合的任何已知的RFPCB或FCPB。舉例而言，天線基板100D的一個或兩個下部絕緣層111b可為由具有可撓性特性的材料（例如，聚醯亞胺）形成的絕緣層，且在天線基板100D的剛性PCB區域之外提供可撓性PCB區域，視需要，可在可撓性PCB區域的端部部分處形成剛性PCB區域，且可將可撓性PCB區域或可撓性-剛性PCB區域用作連接基板430。亦即，天線基板100D本身可為剛性-可撓性PCB（RFPCB）或剛性-可撓性-剛性（rigid-flexible-rigid，RFRPCB）。在此種情形中，剛性PCB區域可用作天線基板100D，且可撓性PCB區域或可撓性-剛性PCB區域可用作連接基板430。天線模組500D可藉由連接基板430電性連接至套組（set）中的其他組件，例如套組（set）中的主板等。其他配置與根據示例性實施例的天線模組500A中的上述配置重複，且因此不再對其予以贅述。
圖13是示出天線模組中使用的根據另一示例性實施例的的半導體封裝的示意性剖視圖。
參照圖13，在根據另一示例性實施例的半導體封裝200B中，框架210可包括：第一絕緣層211a；第一配線層212a，嵌置於第一絕緣層211a的上側中以使第一配線層212a的上表面被暴露出；第二配線層212b，設置於第一絕緣層211a的下表面上；第二絕緣層211b，設置於第一絕緣層211a的下表面上且覆蓋第二配線層212b；以及第三配線層212c，設置於第二絕緣層211b的下表面上。由於框架210可包括大的數目的配線層212a、212b及212c，因此可進一步簡化連接結構240。因此，由於在形成連接結構240的製程中出現的缺陷而導致的良率下降可得到抑制。第一配線層212a與第二配線層212b以及第二配線層212b與第三配線層212c可分別經由穿透第一絕緣層211a及第二絕緣層211b的第一連接通孔213a及第二連接通孔213b電性連接至彼此。
當第一配線層212a嵌置於第一絕緣層211a中時，因第一配線層212a的厚度而產生的台階可顯著減小，且連接結構240的絕緣距離可因此成為恆定的。亦即，自連接結構240的重佈線層242至第一絕緣層211a的上表面的距離與自連接結構240的重佈線層242至半導體晶片221及222的連接墊221P及222P的距離之間的差可小於第一配線層212a的厚度。因此，可容易達成連接結構240的高密度配線設計。
連接結構240的重佈線層242與框架210的第一配線層212a之間的距離可大於連接結構240的重佈線層242與半導體晶片221及222的連接墊221P及222P之間的距離。原因是：第一配線層212a可凹陷至第一絕緣層211a中。如上所述，當第一配線層212a凹陷至第一絕緣層211a中，進而使得第一絕緣層211a的上表面與第一配線層212a的上表面之間具有台階時，可防止包封體230的材料滲出而污染第一配線層212a的現象。框架210的第二配線層212b可設置於半導體晶片221及222中的每一者的主動面與非主動面之間的水平高度上。
框架210的配線層212a、212b及212c的厚度可大於連接結構240的重佈線層242的厚度。由於框架210的厚度可等於或大於半導體晶片221及222的厚度，因此端視框架210的規格而定，可將配線層212a、212b及212c形成為具有大的尺寸。另一方面，連接結構240的重佈線層242可被形成為尺寸相對小於配線層212a、212b及212c的尺寸以達成薄度。
絕緣層211a及211b中的每一者的材料不受特別限制。舉例而言，可使用絕緣材料作為絕緣層211a及211b中的每一者的材料。在此種情形中，絕緣材料可為以下材料：熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；將熱固性樹脂或熱塑性樹脂與無機填料混合的樹脂或是將熱固性樹脂或熱塑性樹脂與無機填料一起浸入例如玻璃纖維（或玻璃布或玻璃纖維布）等核心材料中的樹脂，例如預浸體、ABF、FR-4或雙馬來醯亞胺三嗪（Bismaleimide Triazine，BT）等。作為另一種選擇，亦可使用PID樹脂作為絕緣材料。
配線層212a、212b及212c可用於對半導體晶片221及222的連接墊221P及222P進行重新分佈。配線層212a、212b及212c中的每一者的材料可為導電材料，例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金。配線層212a、212b及212c可端視對應層的設計而執行各種功能。舉例而言，配線層212a、212b及212c可包括接地（GND）圖案、電源（PWR）圖案、訊號（S）圖案等。此處，訊號（S）圖案可包括除接地（GND）圖案、電源（PWR）圖案等之外的各種訊號，例如資料訊號等。另外，配線層212a、212b及212c可包括訊號通孔接墊、接地通孔接墊等。另外，配線層212a、212b及212c可包括饋電圖案。
連接通孔213a及213b可將形成於不同層上的配線層212a、212b及212c電性連接至彼此，從而在框架210中形成電性通路。連接通孔213a及213b中的每一者的材料可為導電材料。連接通孔213a及213b中的每一者可被導電材料完全填充，或者可沿通孔孔洞中的每一者的壁形成導電材料。另外，連接通孔213a及213b中的每一者可具有方向與連接結構240的重佈線通孔243中的每一者的方向相反的錐形形狀。當形成第一連接通孔213a的孔洞時，第一配線層212a的一些接墊可用作終止元件，且因此就第一連接通孔213a中的每一者具有下表面的寬度大於上表面的寬度的錐形形狀的製程而言可為有利的。在此種情形中，第一連接通孔213a可與第二配線層212b的接墊圖案整合。另外，當形成第二連接通孔213b的孔洞時，第二配線層212b的一些接墊可用作終止元件，且因此就第二連接通孔213b中的每一者具有下表面的寬度大於上表面的寬度的錐形形狀的製程而言可為有利的。在此種情形中，第二連接通孔213b可與第三配線層212c的接墊圖案整合。
根據另一示例性實施例的半導體封裝200B的結構可應用於上述天線模組500A、500B、500C或500D。其他配置與根據示例性實施例的半導體封裝200A中的上述配置重複，且因此不再對其予以贅述。
圖14是示出天線模組中使用的根據另一示例性實施例的半導體封裝的示意性剖視圖。
參照圖14，在半導體封裝200C中，框架210可包括第一絕緣層211a；第一配線層212a及第二配線層212b，分別設置於第一絕緣層211a的上表面及下表面上；第二絕緣層211b，設置於第一絕緣層211a上且覆蓋第一配線層212a；第三配線層212c，設置於第二絕緣層211b的上表面上；第三絕緣層211c，設置於第一絕緣層211a的下表面上且覆蓋第二配線層212b；以及第四配線層212d，設置於第三絕緣層211c的下表面上。由於框架210可包括大的數目的配線層212a、212b、212c及212d，因此可進一步簡化連接結構240。因此，可抑制在形成連接結構240的製程中出現的缺陷而導致的良率下降。同時，第一配線層212a、第二配線層212b、第三配線層212c及第四配線層212d可經由分別穿透第一絕緣層211a、第二絕緣層211b及第三絕緣層211c的第一連接通孔213a、第二連接通孔213b及第三連接通孔213c而電性連接至彼此。
絕緣層211a、211b及211c中的每一者的材料不受特別限制。舉例而言，可使用絕緣材料作為絕緣層211a、211b及211c中的每一者的材料。在此種情形中，絕緣材料可為以下材料：熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；將熱固性樹脂或熱塑性樹脂與無機填料混合的樹脂或是將熱固性樹脂或熱塑性樹脂與無機填料一起浸入例如玻璃纖維（或玻璃布或玻璃纖維布）等核心材料中的樹脂，例如預浸體、ABF、FR-4或BT等。作為另一種選擇，亦可使用PID樹脂作為絕緣材料。
第一絕緣層211a的厚度可大於第二絕緣層211b的厚度及第三絕緣層211c的厚度。第一絕緣層211a基本上可相對厚以維持剛性，且第二絕緣層211b及第三絕緣層211c可被引入以形成較大數目的配線層212c及212d。第一絕緣層211a可包含與第二絕緣層211b及第三絕緣層211c的絕緣材料不同的絕緣材料。舉例而言，第一絕緣層211a可為例如包含核心材料、填料及絕緣樹脂的預浸體，且第二絕緣層211b及第三絕緣層211c可為包含填料及絕緣樹脂的ABF或PID膜。然而，第一絕緣層211a的材料以及第二絕緣層211b的材料及第三絕緣層211c的材料並非僅限於此。
配線層212a、212b、212c及212d可用於對半導體晶片221及222的連接墊221P及222P進行重新分佈。配線層212a、212b、212c及212d中的每一者的材料可為導電材料，例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金。配線層212a、212b、212c及212d可端視對應層的設計而執行各種功能。舉例而言，配線層212a、212b、212c及212d可包括接地（GND）圖案、電源（PWR）圖案、訊號（S）圖案等。此處，訊號（S）圖案可包括除接地（GND）圖案、電源（PWR）圖案等之外的各種訊號，例如資料訊號等。另外，配線層212a、212b、212c及212d可包括訊號通孔接墊、接地通孔接墊等。另外，配線層212a、212b、212c及212d可包括饋電圖案。
第一配線層212a及第二配線層212b可設置於半導體晶片221及222中的每一者的主動面與非主動面之間的水平高度上。框架210的配線層212a、212b、212c及212d的厚度可大於連接結構240的重佈線層242的厚度。
連接通孔213a、213b及213c可將形成於不同層上的配線層212a、212b、212c及212d電性連接至彼此，從而在框架210中形成電性通路。連接通孔213a、213b及213c中的每一者的材料可為導電材料。連接通孔213a、213b及213c中的每一者可被導電材料完全填充，或者亦可沿通孔孔洞中的每一者的壁形成導電材料。第一連接通孔213a可具有沙漏形狀或圓柱形狀，且第二連接通孔213b及第三連接通孔213c可具有方向彼此相反的錐形形狀。穿透第一絕緣層211a的第一連接通孔213a的直徑可大於分別穿透第二絕緣層211b及第三絕緣層211c的第二連接通孔213b及第三連接通孔213c的直徑。
根據另一示例性實施例的半導體封裝200C的結構可應用於上述天線模組500A、500B、500C或500D。其他配置與根據示例性實施例的半導體封裝200A中的上述配置重複，且因此不再對其予以贅述。
圖15是示出天線模組中使用的根據另一示例性實施例的電子組件的示意性剖視圖。
參照圖15，在上述天線模組500A、500B、500C或500D中，電子組件300可以封裝組件310的形式使用。封裝組件310可包括：電子組件300；包封體330，覆蓋電子組件300的至少部分；配線結構340，包括形成於電子組件300下方的絕緣層341、形成於絕緣層341的下表面上的配線層342以及連接通孔343，連接通孔343穿透絕緣層341且將配線層342與電子組件300的電極電性連接至彼此；鈍化層350，設置於配線結構340下方且具有暴露配線層342的至少部分的開口；電性連接結構360，設置於鈍化層350的被暴露的開口上且連接至配線層342；以及金屬層370，形成於包封體330的外表面上。亦即，電子組件300可以封裝狀態設置。在此種情形中，可藉由金屬層370有效地屏蔽自電子組件300產生的電磁波或自外部源引入電子組件300中的電磁波。
包封體330的材料可為任何已知的絕緣材料，例如ABF或EMC等。絕緣層341的材料可為任何已知的絕緣材料，例如ABF或PID等。配線層342及連接通孔343中的每一者的材料可為任何已知的導電材料，例如銅（Cu）等。鈍化層350的材料可為任何已知的絕緣材料，例如ABF或阻焊劑等。電性連接結構360中的每一者的材料可為低熔點金屬，例如焊料。金屬層370的材料可為任何已知的金屬，例如銅（Cu）。
如上所述，根據本揭露示例性實施例，可提供一種天線模組，當所述天線模組安裝於套組（set）中時可藉由使天線模組的總厚度減小來確保天線模組的自由度。
儘管以上已示出並闡述了示例性實施例，但對於熟習此項技術者而言將顯而易見，在不背離由隨附申請專利範圍界定的本發明的範圍的條件下，可作出潤飾及變型。
100A、100B、100C、100D‧‧‧天線基板 100h‧‧‧凹陷部分 111a‧‧‧核心層 111b、211、241、341、2141、2241‧‧‧絕緣層 111c1、111c2、350、2223、2150、2250‧‧‧鈍化層 112‧‧‧配線層/內部配線層 112A‧‧‧天線圖案 112F‧‧‧饋電圖案 112G‧‧‧接地圖案 113‧‧‧連接通孔層 113F‧‧‧饋電通孔 200A、200B、200C‧‧‧半導體封裝 210‧‧‧框架 210HA‧‧‧第一貫穿孔 210HB‧‧‧第二貫穿孔 210HC‧‧‧第三貫穿孔 211a‧‧‧第一絕緣層/絕緣層 211b‧‧‧第二絕緣層/絕緣層 211c‧‧‧第三絕緣層/絕緣層 212a‧‧‧配線層/第一配線層 212b‧‧‧配線層/第二配線層 212c‧‧‧配線層/第三配線層 212d‧‧‧配線層/第四配線層 213、343‧‧‧連接通孔 213a‧‧‧第一連接通孔/連接通孔 213b‧‧‧第二連接通孔/連接通孔 213c‧‧‧第三連接通孔/連接通孔 215、370‧‧‧金屬層 221‧‧‧半導體晶片/第一半導體晶片 221P‧‧‧第一連接墊/連接墊 222‧‧‧半導體晶片/第二半導體晶片 222P‧‧‧第二連接墊/連接墊 225‧‧‧被動組件 230、330、2130‧‧‧包封體 232‧‧‧背側配線層 233‧‧‧背側連接通孔 234‧‧‧背側金屬層 235‧‧‧背側金屬通孔 240、2140、2240‧‧‧連接結構 242‧‧‧重佈線層 243‧‧‧重佈線通孔 250‧‧‧第一鈍化層 251、2251‧‧‧開口 260、360‧‧‧電性連接結構 270‧‧‧第二鈍化層 300‧‧‧電子組件 310‧‧‧封裝組件 340‧‧‧配線結構 342、2142‧‧‧配線層 410‧‧‧連接件 420、430‧‧‧連接基板 425‧‧‧低熔點金屬 500A、500B、500C、500D‧‧‧天線模組 1000‧‧‧電子裝置 1010、2500‧‧‧主板 1020‧‧‧晶片相關組件 1030‧‧‧網路相關組件 1040‧‧‧其他組件 1050‧‧‧照相機 1060‧‧‧天線 1070‧‧‧顯示器 1080‧‧‧電池 1090‧‧‧訊號線 1100‧‧‧智慧型電話 2100‧‧‧扇出型半導體封裝 2120、2220‧‧‧半導體晶片 2121、2221‧‧‧本體 2122、2222‧‧‧連接墊 2143、2243‧‧‧通孔 2160、2260‧‧‧凸塊下金屬層 2170、2270‧‧‧焊球 2200‧‧‧扇入型半導體封裝 2242‧‧‧配線圖案 2243h‧‧‧通孔孔洞 2280‧‧‧底部填充樹脂 2290‧‧‧模製材料 2301、2302‧‧‧印刷電路板 R‧‧‧輻射 t1、t2、t3、t4‧‧‧厚度
藉由結合所附圖式閱讀以下詳細說明，將更清楚地理解本揭露的以上及其他態樣、特徵及優點，在圖式中： 圖1是示出電子裝置系統的實例的示意性方塊圖。 圖2是示出電子裝置的實例的示意性立體圖。 圖3A及圖3B是示出扇入型半導體封裝在被封裝之前及被封裝之後的狀態的示意性剖視圖。 圖4是示出扇入型半導體封裝的封裝製程的示意性剖視圖。 圖5是示出其中扇入型半導體封裝安裝於印刷電路基板（printed circuit substrate）上且最終安裝於電子裝置的主板上的情形的示意性剖視圖。 圖6是示出其中扇入型半導體封裝嵌置於印刷電路板中且最終安裝於電子裝置的主板上的情形的示意性剖視圖。 圖7是示出扇出型半導體封裝的示意性剖視圖。 圖8是示出其中扇出型半導體封裝安裝於電子裝置的主板上的情形的示意性剖視圖。 圖9是示出根據本揭露示例性實施例的天線模組的示意性剖視圖。 圖10是示出根據本揭露另一示例性實施例的天線模組的示意性剖視圖。 圖11是示出根據本揭露另一示例性實施例的天線模組的示意性剖視圖。 圖12是示出根據本揭露另一示例性實施例的天線模組的示意性剖視圖。 圖13是示出天線模組中使用的根據另一示例性實施例的半導體封裝的示意性剖視圖。 圖14是示出天線模組中使用的根據另一示例性實施例的半導體封裝的示意性剖視圖。 圖15是示出天線模組中使用的根據另一示例性實施例的電子組件的示意性剖視圖。
100A‧‧‧天線基板
111a‧‧‧核心層
111b‧‧‧絕緣層
111c1、111c2‧‧‧鈍化層
112‧‧‧配線層/內部配線層
112A‧‧‧天線圖案
112F‧‧‧饋電圖案
112G‧‧‧接地圖案
113‧‧‧連接通孔層
113F‧‧‧饋電通孔
200A‧‧‧半導體封裝
210‧‧‧框架
210HA‧‧‧第一貫穿孔
210HB‧‧‧第二貫穿孔
210HC‧‧‧第三貫穿孔
211、241‧‧‧絕緣層
212a‧‧‧配線層/第一配線層
212b‧‧‧配線層/第二配線層
213‧‧‧連接通孔
215‧‧‧金屬層
221‧‧‧半導體晶片/第一半導體晶片
221P‧‧‧第一連接墊/連接墊
222‧‧‧半導體晶片/第二半導體晶片
222P‧‧‧第二連接墊/連接墊
225‧‧‧被動組件
230‧‧‧包封體
232‧‧‧背側配線層
233‧‧‧背側連接通孔
234‧‧‧背側金屬層
235‧‧‧背側金屬通孔
240‧‧‧連接結構
242‧‧‧重佈線層
243‧‧‧重佈線通孔
250‧‧‧第一鈍化層
251‧‧‧開口
260‧‧‧電性連接結構
270‧‧‧第二鈍化層
300‧‧‧電子組件
410‧‧‧連接件
500A‧‧‧天線模組
t1、t2、t3、t4‧‧‧厚度

Claims (20)

  1. 一種天線模組，包括： 天線基板，包括天線圖案； 半導體封裝，設置於所述天線基板的下表面上並電性連接至所述天線基板，且所述半導體封裝中嵌置有至少一個半導體晶片；以及 電子組件，設置於所述天線基板的所述下表面或側表面上並電性連接至所述天線基板，且與所述半導體封裝間隔開預定距離， 其中所述電子組件具有大於所述半導體晶片的厚度的厚度。
  2. 如申請專利範圍第1項所述的天線模組，其中所述電子組件具有大於所述半導體封裝的厚度的厚度。
  3. 如申請專利範圍第1項所述的天線模組，其中所述半導體封裝包括作為所述半導體晶片的電源管理積體電路（PMIC）及射頻積體電路（RFIC），且 在所述半導體封裝中更嵌置有至少一個被動組件。
  4. 如申請專利範圍第1項所述的天線模組，其中所述電子組件是功率電感器（power inductor，PI）。
  5. 如申請專利範圍第1項所述的天線模組，其中所述天線基板具有形成於其下側的凹陷部分， 所述電子組件設置於所述天線基板的所述凹陷部分中，且 所述電子組件連接至所述天線基板的內部配線層。
  6. 如申請專利範圍第5項所述的天線模組，其中所述凹陷部分暴露出所述天線基板的所述內部配線層，且 所述天線基板包括設置於所述內部配線與所述半導體封裝之間的外部配線。
  7. 如申請專利範圍第1項所述的天線模組，更包括： 連接基板，連接至所述天線基板的所述下表面或所述側表面， 其中所述電子組件設置於所述連接基板的上表面上。
  8. 如申請專利範圍第7項所述的天線模組，其中所述連接基板是藉由低熔點金屬而連接至所述天線基板的所述下表面的剛性-可撓性印刷電路板（RFPCB）或可撓性印刷電路板（FPCB）。
  9. 如申請專利範圍第7項所述的天線模組，其中所述連接基板是與所述天線基板整合的剛性-可撓性印刷電路板（RFPCB）或可撓性印刷電路板（FPCB）。
  10. 如申請專利範圍第1項所述的天線模組，其中所述半導體封裝包括框架、第一半導體晶片、包封體以及連接結構，所述框架具有第一貫穿孔，所述第一半導體晶片設置於所述第一貫穿孔中且具有其上設置有第一連接墊的第一主動面及與所述第一主動面相對的第一非主動面，所述包封體覆蓋所述第一半導體晶片的所述第一非主動面及所述框架中的每一者的至少部分並填充所述第一貫穿孔的至少部分，所述連接結構設置於所述框架及所述第一半導體晶片的所述第一主動面上且包括電性連接至所述第一連接墊的重佈線層。
  11. 如申請專利範圍第10項所述的天線模組，其中所述框架更具有與所述第一貫穿孔間隔開的第二貫穿孔以及與所述第一貫穿孔及所述第二貫穿孔間隔開的第三貫穿孔， 在所述第二貫穿孔中設置第二半導體晶片，所述第二半導體晶片具有其上設置有第二連接墊的第二主動面及與所述第二主動面相對的第二非主動面，且 在所述第三貫穿孔中設置被動組件。
  12. 如申請專利範圍第11項所述的天線模組，其中所述框架包括金屬層，所述金屬層設置於所述第一貫穿孔至所述第三貫穿孔的壁上且延伸至所述框架的下表面，且 所述半導體封裝更包括背側金屬層以及背側金屬通孔，所述背側金屬層設置於所述包封體的下表面上，所述背側金屬通孔穿透所述包封體且將所述背側金屬層連接至所述框架的所述金屬層。
  13. 如申請專利範圍第10項所述的天線模組，其中所述框架包括絕緣層、第一配線層、第二配線層以及連接通孔，所述第一配線層設置於所述絕緣層的上表面上，所述第二配線層設置於所述絕緣層的下表面上，所述連接通孔穿透所述絕緣層且將所述第一配線層與所述第二配線層電性連接至彼此。
  14. 如申請專利範圍第13項所述的天線模組，其中所述半導體封裝更包括背側配線層以及背側連接通孔，所述背側配線層設置於所述包封體的下表面上，所述背側連接通孔穿透所述包封體且將所述背側配線層連接至所述框架的所述第二配線層。
  15. 如申請專利範圍第10項所述的天線模組，其中所述框架包括第一絕緣層、第一配線層、第二配線層、第二絕緣層、第三配線層、第三絕緣層、第四配線層、第一連接通孔、第二連接通孔以及第三連接通孔，所述第一配線層設置於所述第一絕緣層的上表面上，所述第二配線層設置於所述第一絕緣層的下表面上，所述第二絕緣層設置於所述第一絕緣層的所述上表面上且覆蓋所述第一配線層，所述第三配線層設置於所述第二絕緣層的上表面上，所述第三絕緣層設置於所述第一絕緣層的所述下表面上且覆蓋所述第二配線層，所述第四配線層設置於所述第三絕緣層的下表面上，所述第一連接通孔穿透所述第一絕緣層且將所述第一配線層與所述第二配線層電性連接至彼此，所述第二連接通孔穿透所述第二絕緣層且將所述第一配線層與所述第三配線層電性連接至彼此，所述第三連接通孔穿透所述第三絕緣層且將所述第二配線層與所述第四配線層電性連接至彼此。
  16. 如申請專利範圍第10項所述的天線模組，其中所述框架包括第一絕緣層、第一配線層、第二配線層、第二絕緣層、第三配線層、第一連接通孔以及第二連接通孔，所述第一配線層嵌置於所述第一絕緣層的上側中以使得所述第一配線層的上表面被暴露，所述第二配線層設置於所述第一絕緣層的下表面上，所述第二絕緣層設置於所述第一絕緣層的所述下表面上且覆蓋所述第二配線層，所述第三配線層設置於所述第二絕緣層的下表面上，所述第一連接通孔穿透所述第一絕緣層且將所述第一配線層與所述第二配線層電性連接至彼此，所述第二連接通孔穿透所述第二絕緣層且將所述第二配線層與所述第三配線層電性連接至彼此。
  17. 如申請專利範圍第1項所述的天線模組，其中所述電子組件被設置為所述電子組件被包封體覆蓋的狀態，且 在覆蓋所述電子組件的所述包封體的外表面上設置金屬層。
  18. 一種天線模組，包括： 天線基板，包括天線圖案； 半導體封裝，設置於所述天線基板的下表面上並電性連接至所述天線基板，且所述半導體封裝中嵌置有半導體晶片；以及 連接基板，所述連接基板上設置有電子組件，且所述連接基板連接至所述天線基板， 其中所述電子組件具有大於所述半導體晶片的厚度的厚度，且所述電子組件與所述天線基板間隔開且藉由所述連接基板電性連接至所述天線基板。
  19. 如申請專利範圍第18項所述的天線模組，其中所述連接基板與所述天線基板整合且自所述天線基板的側表面延伸。
  20. 如申請專利範圍第18項所述的天線模組，其中所述連接基板設置於所述天線基板的所述下表面上且與所述半導體封裝間隔開。
TW108106274A 2018-07-17 2019-02-25 天線模組 TWI699864B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180083118A KR102089285B1 (ko) 2018-07-17 2018-07-17 안테나 모듈
KR10-2018-0083118 2018-07-17

Publications (2)

Publication Number Publication Date
TW202006916A true TW202006916A (zh) 2020-02-01
TWI699864B TWI699864B (zh) 2020-07-21

Family

ID=69162578

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108106274A TWI699864B (zh) 2018-07-17 2019-02-25 天線模組

Country Status (4)

Country Link
US (2) US11177551B2 (zh)
KR (1) KR102089285B1 (zh)
CN (1) CN110729547B (zh)
TW (1) TWI699864B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI720884B (zh) * 2020-04-30 2021-03-01 開酷科技股份有限公司 反電磁干擾天線
TWI741580B (zh) * 2020-04-30 2021-10-01 開酷科技股份有限公司 天線封裝結構
CN114126219A (zh) * 2020-08-25 2022-03-01 鹏鼎控股(深圳)股份有限公司 天线电路板的制作方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102574415B1 (ko) * 2019-04-04 2023-09-04 삼성전기주식회사 안테나 모듈
US11862594B2 (en) * 2019-12-18 2024-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure with solder resist underlayer for warpage control and method of manufacturing the same
US11581273B2 (en) * 2019-12-26 2023-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
KR20210119656A (ko) * 2020-03-25 2021-10-06 삼성전기주식회사 안테나 모듈
KR102712637B1 (ko) * 2020-04-14 2024-10-02 삼성전기주식회사 안테나
TWI768322B (zh) * 2020-04-15 2022-06-21 矽品精密工業股份有限公司 電子裝置及其製法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972964B2 (en) 2002-06-27 2005-12-06 Via Technologies Inc. Module board having embedded chips and components and method of forming the same
KR101287813B1 (ko) * 2005-03-31 2013-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 무선 칩 및 무선 칩을 갖는 전자 기기
WO2007091470A1 (ja) 2006-02-06 2007-08-16 Mitsubishi Electric Corporation 高周波モジュール
JP5009576B2 (ja) 2006-09-19 2012-08-22 新光電気工業株式会社 半導体装置の製造方法
JP2009224379A (ja) * 2008-03-13 2009-10-01 Renesas Technology Corp 半導体装置およびその製造方法
US7629203B2 (en) * 2008-03-31 2009-12-08 Intel Corporation Thermal interface material for combined reflow
US9112272B2 (en) * 2010-08-12 2015-08-18 Feinics Amatech Teoranta Antenna modules for dual interface smart cards, booster antenna configurations, and methods
EP2618426B1 (en) 2010-09-14 2019-05-08 Murata Manufacturing Co., Ltd. Reader/writer antenna module and antenna device
WO2012125186A1 (en) * 2011-03-15 2012-09-20 Intel Corporation Conformal phased array antenna with integrated transceiver
US9196958B2 (en) * 2012-07-26 2015-11-24 Apple Inc. Antenna structures and shield layers on packaged wireless circuits
US10134727B2 (en) * 2012-09-28 2018-11-20 Intel Corporation High breakdown voltage III-N depletion mode MOS capacitors
WO2015088486A1 (en) * 2013-12-09 2015-06-18 Intel Corporation Antenna on ceramics for a packaged die
US10083923B2 (en) * 2015-09-21 2018-09-25 Intel Corporation Platform with thermally stable wireless interconnects
EP3465751B1 (en) * 2016-06-03 2021-08-18 Intel Corporation Wireless module with antenna package and cap package
KR101999608B1 (ko) 2016-11-23 2019-07-18 삼성전자주식회사 팬-아웃 반도체 패키지
KR101983188B1 (ko) * 2016-12-22 2019-05-28 삼성전기주식회사 팬-아웃 반도체 패키지
US9978731B1 (en) * 2016-12-28 2018-05-22 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package module
US10103696B1 (en) * 2017-04-13 2018-10-16 Tagore Technology, Inc. Integrated gallium nitride power amplifier and switch
KR102713129B1 (ko) * 2018-10-31 2024-10-07 삼성전자주식회사 반도체 패키지 및 이를 포함하는 안테나 모듈

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI720884B (zh) * 2020-04-30 2021-03-01 開酷科技股份有限公司 反電磁干擾天線
TWI741580B (zh) * 2020-04-30 2021-10-01 開酷科技股份有限公司 天線封裝結構
CN114126219A (zh) * 2020-08-25 2022-03-01 鹏鼎控股(深圳)股份有限公司 天线电路板的制作方法

Also Published As

Publication number Publication date
TWI699864B (zh) 2020-07-21
KR20200008886A (ko) 2020-01-29
US20200028239A1 (en) 2020-01-23
US20220059926A1 (en) 2022-02-24
KR102089285B1 (ko) 2020-03-16
US11177551B2 (en) 2021-11-16
CN110729547A (zh) 2020-01-24
CN110729547B (zh) 2024-04-02
US11909099B2 (en) 2024-02-20

Similar Documents

Publication Publication Date Title
TWI689055B (zh) 半導體封裝
TWI707445B (zh) 半導體封裝與包括其的天線模組
TWI695478B (zh) 天線模組
US11096269B2 (en) Printed circuit board assembly
TWI645526B (zh) 扇出型半導體裝置
TWI699864B (zh) 天線模組
TWI732183B (zh) 天線模組
TWI809102B (zh) 天線模組
TWI651818B (zh) 扇出型半導體封裝
TWI705611B (zh) 天線基底以及包括其的天線模組
US11581275B2 (en) Antenna module
TWI695471B (zh) 扇出型半導體封裝模組
TW201820568A (zh) 扇出型半導體封裝
TW202044501A (zh) 半導體封裝以及包括其的天線模組
TWI707411B (zh) 半導體封裝的連接系統
TW201911981A (zh) 半導體封裝的連接系統
TW201944560A (zh) 扇出型半導體封裝
TW202023005A (zh) 半導體封裝
TW201929107A (zh) 半導體封裝及堆疊型被動組件模組
TWI698965B (zh) 扇出型半導體封裝模組
TWI700806B (zh) 扇出型半導體封裝