JP5009576B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5009576B2
JP5009576B2 JP2006252999A JP2006252999A JP5009576B2 JP 5009576 B2 JP5009576 B2 JP 5009576B2 JP 2006252999 A JP2006252999 A JP 2006252999A JP 2006252999 A JP2006252999 A JP 2006252999A JP 5009576 B2 JP5009576 B2 JP 5009576B2
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring
layer
via plug
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006252999A
Other languages
English (en)
Other versions
JP2008078207A (ja
Inventor
朋治 藤井
淳 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006252999A priority Critical patent/JP5009576B2/ja
Priority to KR1020070086452A priority patent/KR20080026028A/ko
Priority to TW096133676A priority patent/TWI409884B/zh
Priority to US11/898,973 priority patent/US7678612B2/en
Publication of JP2008078207A publication Critical patent/JP2008078207A/ja
Application granted granted Critical
Publication of JP5009576B2 publication Critical patent/JP5009576B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、能動素子と受動素子とが実装されてなる半導体装置の製造方法に関する。
例えば、能動素子や受動素子などの半導体素子が実装されてなる半導体装置には様々なタイプのものがあるが、近年、例えば、高周波（ＲＦ）通信部やＭＣＵ（マイコン）部、水晶振動子などを含む無線通信モジュールを有する半導体装置が様々な場面で多用されるようになってきている（例えば特許文献１参照）。
図１は、無線通信モジュールを有する半導体装置３０の概略を示した図である。図１を参照するに、本図に示す半導体装置３０は、配線基板１０に無線通信モジュール２０が実装されてなる構造を有している。
配線基板１０は、絶縁層１１乃至１５が積層された構造に、ビアプラグ１６、配線パターン１７乃至２０が形成された構造を有しており、バンプ２１が形成された側の反対側（表面）には、無線通信モジュール２０が実装されている。無線通信モジュール２０は、例えば、ボンディングワイヤにより配線パターンと接続された能動素子２１と、能動素子２１の周囲に実装された受動素子２２乃至２６により構成されている。
また、能動素子２１や、受動素子２２乃至２６は、いわゆるモールド樹脂と呼ばれる絶縁層２７で封止された構造となっている。
特開２００６−１９５９１８号公報 特開２００６−１０８４５１号公報 特開２００４―７１９６１号公報
しかし、近年の半導体装置の小型化・高性能化の要求に伴い、上記の半導体装置をさらに小型化・高密度化させる必要が生じていた。
上記の半導体装置の小型化や、または実装される素子の高密度化または素子の追加などを考えた場合、半導体素子の上層にさらに配線層などの層を形成する方法をとることが考えられる。しかし、例えば無線通信モジュール２０を構成する電子部品のうち、特に受動素子２２乃至２６には、実装面（配線基板１０の表面）からの高さが、能動素子２１よりも高いものがある。このために半導体装置のモジュール上に、ビアプラグを介して接続される構造を形成することが困難となっていた。
例えば、無線通信モジュールにおいては、主要部である能動素子に加えて、バランと呼ばれるインピーダンス変換のための素子や、キャパシタなどの受動素子が必要であり、これらの受動素子を含む無線通信モジュールを封止する絶縁層２７が厚くなってしまう。
このため、絶縁層２７を貫通するビアプラグを形成する場合には高いアスペクト比でビアプラグを形成する必要があり、一般的なメッキ法ではビアプラグの形成が困難となってしまう問題が生じていた。したがって、ビアプラグを介して接続される構造を上層に形成することが困難となり、半導体装置を多層化する上で問題となっていた。
そこで、本発明では上記の問題を解決した、新規で有用な半導体装置の製造方法を提供することを統括的課題としている。
本発明の具体的な課題は、電子部品が実装されてなる半導体装置を小型化する半導体装置の製造方法を提供することである。
本発明は上記の課題を、導電層に起立するビアプラグを形成し、該ビアプラグを絶縁層で埋設して配線構造を形成する工程と、無線通信モジュールを構成する能動素子と受動素子が実装された配線基板に前記配線構造を貼り付ける工程と、を有し、前記導電層は、前記無線通信モジュールを遮蔽するシールドを構成することを特徴とする半導体装置の製造方法により、解決する。
また、本発明は上記の課題を、導電層に起立するビアプラグを形成し、該ビアプラグを絶縁層で埋設して配線構造を形成する工程と、無線通信モジュールを構成する能動素子と受動素子が実装された配線基板に前記配線構造を貼り付ける工程と、前記導電層をパターニングして前記無線通信モジュールに接続されるアンテナを形成する工程と、を有することを特徴とする半導体装置の製造方法により、解決する。
本発明によれば、電子部品が実装されてなる半導体装置を小型化する半導体装置の製造方法を提供することが可能となる。
本発明による半導体装置の製造方法は、導電層に起立するビアプラグを形成し、該ビアプラグを絶縁層で埋設して配線構造を形成する工程と、電子部品（例えば能動素子と該能動素子よりも実装面からの高さが高い受動素子）が実装された配線基板に前記配線構造を貼り付ける工程と、を有することを特徴としている。
このため、本発明によれば、実装面からの高さが高い素子を含むモジュールの上層に、前記ビアプラグで接続される様々な構造を形成することが容易となる。このため、例えば、バランやキャパシタなどの実装面からの高さが高い素子を含む無線通信モジュールの上層にパターン配線などの構造体を形成することが可能になり、半導体装置の小型化・高密度化が可能となる。
次に、上記の半導体装置の製造方法の一例について、図面に基づき説明する。
図２は、本発明の実施例１による半導体装置の製造方法によって製造される半導体装置４００を模式的に示した図である。図２を参照するに、本図に示す半導体装置４００の概略は、配線基板１００に、電子部品として、能動素子２０１と受動素子２０２乃至２０６が実装されてなる構造となっている。
配線基板１００は、コア基板１０１よりなる絶縁層１０１の表側（素子が実装される側）に、絶縁層１０２，１０３が順に積層され、絶縁層１０１の裏側には絶縁層１０４、１０５が順に積層された構造となっている。また、絶縁層１０２，１０４は例えばビルドアップ樹脂（エポキシ、またはポリイミドなど）より、絶縁層１０３，１０５はソルダーレジスト層よりなるように構成される。
また、絶縁層１０２、１０３、１０４、１０５にはそれぞれパターン配線１０７、１０８、１０９、１１０が形成されている。さらに絶縁層（コア基板）１０１を貫通するビアプラグによって上記のパターン配線が接続され、絶縁層１０１の表側と裏側の接続がとられる構造になっている。
また、配線基板１００の表側（絶縁層１０３が形成された側）には、無線通信モジュール２００を構成する、能動素子２０１と受動素子２０２乃至２０６とが実装されている。能動素子２０１は、例えばボンディングワイヤ２０１Ａによって配線基板１００に形成されたパターン配線１０８に接続（接続部分は図示を省略）されている。また、受動素子２０２乃至２０６もパターン配線１０８に接続（接続部分は図示を省略）されている。
本実施例の場合、上記の構造において、配線基板１０１の表側（素子が実装された側）に、配線構造３００が貼り付けて接続されていることが特徴である。配線構造３００は、絶縁層３０４と、絶縁層３０４を貫通するビアプラグ３０１と、ビアプラグ３０１に接続される、パターン配線（電極パッド）３０２と、パターン配線３０２上に形成された接続層３０３とを有する構造となっている。
ビアプラグ３０１は、パターン配線３０２と接続された側の反対側が、配線基板１００のパターン配線１０８と接続され（接続部分は図示を省略）、パターン配線１０８とパターン配線３０２とがビアプラグ３０１を介して電気的に接続される構造になっている。また、絶縁層３０４は、無線通信モジュール２００（能動素子２０１、受動素子２０２乃至２０６）を封止している。
上記の構造においては、ビアプラグ３０１を含む配線構造３００が、貼り付けにより配線基板１００に接合されていることが特徴である。また、配線構造３００を形成する場合において、ビアプラグ３０１は、従来のようにビアフィルメッキ（ビアホールを埋設するメッキ）に依らず、導電層（配線パターン）に起立するように構成され、ビアプラグの形状が形成された後で絶縁層に埋設されていることが特徴である。
このため、本実施例による製造方法では、配線基板１００（無線通信モジュール２００）に接続される、アスペクト比の高いビアプラグを容易に形成することが可能となっている。
したがって、例えば実装面（絶縁層１０３またはパターン配線１０８）からの高さが、能動素子より高い受動素子を含むモジュールを実装する場合にも、当該モジュールの上層にパターン配線などの配線基板と接続される構造を形成することが可能になり、半導体装置を小型化・高密度化することが可能となる効果を奏する。
次に、上記の半導体装置４００を製造する製造方法について、図３Ａ〜図３Ｇを用いて、手順を追って説明する。ただし、先に説明した部分には同一の符号を付し、説明を省略する場合がある。
まず、図３Ａに示す工程において、例えばＣｕなどの導電材料よりなる被エッチング層３０１Ａに、樹脂製のフィルムなどよりなる固定層３０５を貼り付ける。
次に、図３Ｂに示す工程において、所定のマスクパターン（図示せず）をマスクにしたエッチング（例えばウエットエッチング）により、被エッチング層３０１Ａをパターンエッチングし、導電層３０２Ａ上に起立したビアプラグ３０１を形成する。上記のマスクパターンを形成する場合には、フィルムの貼り付け、または、塗布によりレジスト層を形成し、該レジスト層を露光・現像することにより形成することができる。
次に、図３Ｃに示す工程において、例えばビルドアップ樹脂（エポキシ樹脂、または、ポリイミド樹脂）よりなる絶縁層３０４を、ビアプラグ３０１の周囲を覆うように導電層３０２Ａ上に形成する。上記の絶縁層３０４は、例えばフィルム上の樹脂を貼り付けることにより、または、液状の樹脂を塗布することにより、形成することができる。さらに、絶縁層３０４を加熱・加圧することで硬化させる。
次に、図３Ｄに示す工程において、固定層３０５を除去（剥離）し、必要に応じて絶縁層３０４とビアプラグ３０１を研磨し、絶縁層３０４とビアプラグ３０１の先端が実質的に同一平面となるようにする。
次に、図３Ｅに示す工程において、所定のマスクパターン（図示せず）をマスクにしたエッチング（例えばウエットエッチング）により、導電層３０２をパターンエッチングし、ビアプラグ３０１にそれぞれ接続されたパターン配線（電極パッド）３０２を形成する。上記のマスクパターンを形成する場合には、フィルムの貼り付け、または、塗布によりレジスト層を形成し、該レジスト層を露光・現像することにより形成することができる。
次に、図３Ｆに示す工程において、例えばメッキ法により、パターン配線３０２上に、Ｎｉ層、Ａｕ層を順に形成して、Ｎｉ層とＡｕ層が積層されてなる接続層３０３を形成する。このようにして、絶縁層３０４、絶縁層３０４を貫通するビアプラグ３０１、ビアプラグ３０１に接続されるパターン配線３０２、およびパターン配線３０２上に形成された接続層３０３とを有する配線構造３００を形成することができる。
次に、図３Ｇに示す工程において、上記の配線構造３００を、図２で先に説明した、無線通信モジュール（能動素子２０１、受動素子２０２乃至２０６）が実装された配線基板１００に貼り付ける。この場合、配線構造３００を配線基板１００に押し付けるように加圧・加熱して配線基板１００に貼り付ける。
例えば、上記の配線構造３００の絶縁層３０４を構成する材料としては、熱硬化性樹脂もしくは熱可塑性樹脂などの熱により性質（硬度）が変化する樹脂材料を用いると好適である。
例えば、絶縁層３０４を構成する材料として熱硬化性樹脂を用いる場合には、図３Ｆに示す配線構造３００を形成する場合において、絶縁層３０４が半硬化状態（完全には硬化していないものの、図３Ｃの絶縁層形成直後からはある程度硬化が進行した状態）とすればよい。その後、本工程（図３Ｇ）において、配線基板１００上に配線構造３００を積層し、加熱・加圧して絶縁層３０４を実質的に完全に硬化させる（上記の半硬化状態からさらに硬化を進行させる）ようにすればよい。
また、絶縁層３０４を構成する材料として熱可塑性樹脂を用いる場合には、図３Ｆに示す配線構造３００を形成した後、次いで本工程（図３Ｇ）において、配線基板１００上に配線構造３００を積層し、加熱・加圧することにより、絶縁層３０４を軟化させ、電子部品（能動素子２０１、受動素子２０２乃至２０６）を絶縁層３０４内に埋め込むようにすればよい。
また、貼り付けられるビアプラグ３０１の先端は、配線基板１００に形成されたパターン配線１０８に接合するように貼り合わせが行われる。上記のビアプラグ３０１の先端には、メッキ等により、Ａｕ層よりなる接合層３０６が形成されていると、パターン配線１０８との接合が容易となり、好ましい。また、同様にパターン配線１０８のビアプラグ３０１に対応する部分には、メッキ等により、Ａｕ層よりなる接合層が形成されていることが好ましい。上記のビアプラグとパターン配線にそれぞれ形成された、Ａｕ層よりなる接合層は、熱圧着により接合される。
また、上記の接合層を構成する材料はＡｕに限定されるものではなく、例えばＣｕなどＡｕ以外の他の金属（合金）を用いてもよい。例えば、Ａｕ層とＣｕ層を用いても熱圧着による接合を行うことが可能である。また、接合層が、異なる金属（合金）の積層構造を有するように構成してもよい。
このようにして、図２に示した半導体装置４００を製造することができる。上記の半導体装置の製造方法では、導電層３０２Ａに起立するビアプラグ３０１を形成し、ビアプラグ３０１を絶縁層３０４で埋設して配線構造３００を形成した後で、配線構造３００を配線基板１００（モジュール２００上）に貼り付けていることが特徴である。
このため、例えば特開２００６−１０８４５１号公報に開示された従来の方法のように、絶縁層にビアホールを形成して、印刷法により導電ペーストでビアホールを埋設してビアプラグを形成する方法に比べて、アスペクト比の大きいビアプラグを容易に形成することが可能となっている。
例えば、本実施例に示したように、無線通信モジュールは、能動素子に加えて、能動素子よりも実装面からの高さが高い受動素子を含む構成になっている。このため、無線通信モジュールの上層にパターン配線を形成する場合には、ビアフィルメッキ法による方法ではメッキ液の浸透が問題となるために困難となっていた。
一方で本実施例による製造方法では、例えば無線通信モジュールなどの実装面からの高さが高い素子を含むモジュールの上層に、モジュールが実装された配線基板と接続されるパターン配線などの構造を容易に形成することが可能となる。
また、本発明による半導体装置の製造方法は上記の方法に限定されず、様々に変形・変更することができる。例えば、ビアプラグは、エッチングにより形成する方法に限定されず、例えば導電層上に突起状の導電体（ピンなど）を接合して形成するようにしてもよい。このような製造方法の例を、以下の実施例２において説明する。
次に、実施例２による半導体装置の製造方法について、図４Ａ〜図４Ｇを用いて、手順を追って説明する。ただし、先に説明した部分には同一の符号を付し、説明を省略する場合がある。
まず、図４Ａに示す工程において、樹脂製のフィルムなどよりなる固定層３０５上の、例えばＣｕなどの導電材料よりなる導電層３０１Ｂ上に、マスクパターン３０６を形成する。上記のマスクパターン３０６を形成する場合には、フィルムの貼り付け、または、塗布によりレジスト層を形成し、該レジスト層を露光・現像することにより形成することができる。
次に、図４Ｂに示す工程において、例えばウェットエッチングにより、マスクパターン３０６の開口部に対応する部分の導電層３０１Ｂをエッチングし、凹部３０１Ｃを形成する。
次に図４Ｃに示す工程において、例えば印刷法により、例えば半田よるなる接続ペースト３０７を上記の凹部３０１に形成する。
次に、図４Ｄに示す工程において、導電層３０１Ｂ上に起立するように、接続ペースト３０６を用いて突起状の導電体３０９Ａ（例えばピンなど）を接合する。本工程においては、導電体３０９Ａが挿入される穴部３０８Ａが形成された治具３０８を用いて、導電体３０９Ａを接合する。穴部３０８Ａに挿入された導電体３０９Ａは、その一端が接続ペースト３０７（導電層３０１Ｂ）に押し付けられるようにして導電層３０１Ｂに接合される。また、導電体３０９Ａの他方の一端は、平板状の加圧手段３１０によって接続ペースト３０７押し付けられる。さらに必要に応じて、接続ペースト３０７が溶融する程度に加熱されることが好ましい。
次に、図４Ｅに示す工程において、治具３０８を除去し、さらにマスクパターン３０６を除去（剥離）する。このようにして、導電層３０１Ｂ上に起立する突起状の導電体（ビアプラグ）３０９が形成される。
次に、図４Ｆに示す工程において、例えばビルドアップ樹脂（エポキシ樹脂、または、ポリイミド樹脂）よりなる絶縁層３０４を、ビアプラグ３０９の周囲を覆うように導電層３０１Ｂ上に形成する。上記の絶縁層３０４は、例えばフィルム上の樹脂を貼り付けることにより、または、液状の樹脂を塗布することにより、形成することができる。さらに、絶縁層３０４を加熱・加圧することで硬化させる。
次に、図４Ｇに示す工程において、固定層３０５を除去（剥離）し、所定のマスクパターン（図示せず）をマスクにしたエッチング（例えばウエットエッチング）により、導電層３０１Ｂをパターンエッチングし、ビアプラグ３０９にそれぞれ接続されたパターン配線（電極パッド）３０１Ｃを形成する。する。このようにして、絶縁層３０４、絶縁層３０４を貫通するビアプラグ（導電体）３０９、ビアプラグ３０９に接続されるパターン配線（導電層）３０１Ｃとを有する配線構造３００Ａを形成することができる。なお、実施例１のように、例えばメッキ法により、パターン配線（導電層）３０１Ｂ上に、Ｎｉ層、Ａｕ層を順に形成して、Ｎｉ層とＡｕ層が積層されてなる接続層を形成してもよい。
次に、図４Ｈに示す工程において、上記の配線構造３００Ａを、図２で先に説明した、無線通信モジュール（能動素子２０１、受動素子２０２乃至２０６）が実装された配線基板１００に貼り付ける。この場合、配線構造３００Ａを配線基板１００に押し付けるように加圧・加熱して配線基板１００に貼り付ける。
また、貼り付けられるビアプラグ３０９の先端が、配線基板１００に形成されたパターン配線１０８に接合するように貼り合わせが行われる。上記のビアプラグ３０１の先端には、実施例１のようにメッキ等によりＡｕ層よりなる接合層が形成されていると、パターン配線１０８との接合が容易となり、好ましい。また、同様にパターン配線１０８のビアプラグ３０１に対応する部分には、メッキ等によりＡｕ層よりなる接合層が形成されていることが好ましい。このようにして、本図に示す半導体装置４００Ａを製造することができる。
本実施例による製造方法では、実施例１による製造方法と同様の効果を奏することに加えて、実施例１よりも更に容易に微細なビアプラグを形成することができる。すなわち、本実施例においては、ビアプラグ形成時にエッチングに用いるエッチング液（ドライエッチングの場合にはエッチングガス）を用いる必要がなく、さらにマスクパターンを形成する工程も不要である。このため、半導体装置の製造方法が単純となり、製造コストが抑制される効果を奏する。
また、本実施例と、特開２００４―７１９６１号公報に開示された発明とを比較した場合、本実施例においてはビアプラグの微細化、またはビアプラグの狭ピッチでの形成が容易となっている。
特開２００４―７１９６１号公報に開示された発明では、素子が実装された基板に対してボンディングワイヤによってビアプラグを形成している。一方で、本実施例の場合には、素子が実装された基板と別個に配線構造を形成し、該配線構造を配線基板に貼り付けている。また、ビアプラグの形成は、突起状の導電体を導電層に接合する方法によっている。
本実施例では、素子が実装された基板に対してビアプラグを形成する場合のような、素子の配置による物理的なプラグ形成のためのスペースの制限が無く、狭ピッチでビアプラグを形成することができる。また、ワイヤボンディングによる方法に比べて導電体を接合する方法は、ビアプラグを微細化する上で有利である。
また、図５は、実施例３による半導体装置（半導体装置の製造方法）を示したものである。ただし、先に説明した部分には同一の符号を付し、説明を省略する。また、特に説明しない部分は、実施例１記載の方法で製造が可能である。
図５を参照するに、本図に示す半導体装置４００Ｂは、実施例１に記載した図２に示す半導体装置４００に対して、パターン配線（電極パッド）３０２上に電子部品４０１，４０２を実装して構成している。本実施例による半導体装置４００Ｂは、無線通信モジュール２００の上層にさらに電子部品４０１，４０２が実装された構造となっている。
例えば、電子部品４０１としては、無線通信モジュールに接続して用いられるＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）素子を用いることができる。例えば上記のＭＥＭＳ素子としては、各種のセンサ（温度センサ、加速度センサなど）がある。また、ＭＥＭＳ素子とともに、ＭＥＭＳ素子のドライバＩＣや、周辺回路に用いる受動素子（電子部品４０２）を実装してもよい。
また、上記の構成において、電子部品４０１，４０２と無線通信モジュール２００を入れ換えるように構成してもよい。すなわち、電子部品４０１，４０２を配線基板１００上に、無線通信モジュール２００を電子部品４０１，４０２の上層に実装してもよい。
また、図６は、実施例４による半導体装置（半導体装置の製造方法）を示したものである。ただし、先に説明した部分には同一の符号を付し、説明を省略する。また、特に説明しない部分は、実施例１記載の方法で製造が可能である。
図６を参照するに、本図に示す半導体装置４００Ｃでは、実施例１の半導体装置４００のパターン配線３０２に相当する導電層３０２Ｃが、無線通信モジュール２００を遮蔽するシールドを構成していることが特徴である。すなわち、実施例１の配線構造３００に相当する配線構造３００Ｃが、シールド（導電層３０２Ｃ）を含むように構成されている。
本実施例による半導体装置を構成するには、図３Ｅに示した、導電層３０２Ａをエッチングする工程において、導電層がシールドを構成する形状になるようにエッチングするか、またはエッチングをおこなわず、導電層がそのままシールドを構成するようにすればよい。
本実施例による半導体装置４００Ｃは、ノイズの影響が排除されるために、誤動作の少ない信頼性の高い半導体装置となっている。
また、図７は、実施例５による半導体装置（半導体装置の製造方法）を示したものである。ただし、先に説明した部分には同一の符号を付し、説明を省略する。また、特に説明しない部分は、実施例１記載の方法で製造が可能である。
図７を参照するに、本図に示す半導体装置４００Ｄでは、実施例１の半導体装置４００のパターン配線３０２に相当する導電層３０２Ｂが、無線通信モジュール２００に接続されるアンテナを構成していることが特徴である。すなわち、実施例１の配線構造３００に相当する配線構造３００Ｄが、アンテナ(導電層３０２Ｄ)を含むように構成されている。
本実施例による半導体装置を構成するには、図３Ｅに示した、導電層３０２Ａをエッチングする工程において、導電層がアンテナを構成する形状になるようにエッチングすればよい。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
例えば、無線通信モジュールの上層に形成される配線構造は１層に限定されず、さらに多層（例えば、２層、３層など）となるように形成してもよい。また、下層（配線基板１００上）に形成されるモジュールは、無線通信モジュールに限定されず、他の様々なモジュールであってもよい。
また、ビアプラグを埋設する絶縁層は、ビアプラグを配線基板に接合する工程において、フィルム上の絶縁層をビアプラグと配線基板の間に挿入し、硬化させて形成するようにしてもよい。
本発明によれば、電子部品が実装されてなる半導体装置を小型化する半導体装置の製造方法を提供することが可能となる。
従来の半導体装置を示す図である。 実施例１による半導体装置を示す図である。 実施例１による半導体装置の製造方法を示す図（その１）である。 実施例１による半導体装置の製造方法を示す図（その２）である。 実施例１による半導体装置の製造方法を示す図（その３）である。 実施例１による半導体装置の製造方法を示す図（その４）である。 実施例１による半導体装置の製造方法を示す図（その５）である。 実施例１による半導体装置の製造方法を示す図（その６）である。 実施例１による半導体装置の製造方法を示す図（その７）である。 実施例２による半導体装置の製造方法を示す図（その１）である。 実施例２による半導体装置の製造方法を示す図（その２）である。 実施例２による半導体装置の製造方法を示す図（その３）である。 実施例２による半導体装置の製造方法を示す図（その４）である。 実施例２による半導体装置の製造方法を示す図（その５）である。 実施例２による半導体装置の製造方法を示す図（その６）である。 実施例２による半導体装置の製造方法を示す図（その７）である。 実施例２による半導体装置の製造方法を示す図（その８）である。 実施例３による半導体装置の製造方法を示す図である。 実施例４による半導体装置の製造方法を示す図である。 実施例５による半導体装置の製造方法を示す図である。
符号の説明
１００ 配線基板
１０１，１０２，１０３，１０４，１０５ 絶縁層
１０６ ビアプラグ
１０７，１０８，１０９，１１０ パターン配線
１１１ バンプ
２００ 無線通信モジュール
２０１ 能動素子
２０１Ａ ボンディングワイヤ
２０２，２０３，２０４，２０５，２０６ 受動素子
３００ 配線構造
３０１ ビアプラグ
３０２ パターン配線
３０２Ａ シールド
３０２Ｂ アンテナ
３０３ 接続層
３０４ 絶縁層

Claims (4)

  1. 導電層に起立するビアプラグを形成し、該ビアプラグを絶縁層で埋設して配線構造を形成する工程と、
    無線通信モジュールを構成する能動素子と受動素子が実装された配線基板に前記配線構造を貼り付ける工程と、を有し、
    前記導電層は、前記無線通信モジュールを遮蔽するシールドを構成することを特徴とする半導体装置の製造方法。
  2. 導電層に起立するビアプラグを形成し、該ビアプラグを絶縁層で埋設して配線構造を形成する工程と、
    無線通信モジュールを構成する能動素子と受動素子が実装された配線基板に前記配線構造を貼り付ける工程と、
    前記導電層をパターニングして前記無線通信モジュールに接続されるアンテナを形成する工程と、を有することを特徴とする半導体装置の製造方法。
  3. 前記配線構造を形成する工程では、導電性の被エッチング層をパターンエッチングすることで前記導電層と前記ビアプラグが形成されることを特徴とする請求項１または２記載の半導体装置の製造方法。
  4. 前記配線構造を形成する工程では、前記導電層に突起状の導電体を接合することで、前記ビアプラグが形成されることを特徴とする請求項１または２記載の半導体装置の製造方法。
JP2006252999A 2006-09-19 2006-09-19 半導体装置の製造方法 Active JP5009576B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006252999A JP5009576B2 (ja) 2006-09-19 2006-09-19 半導体装置の製造方法
KR1020070086452A KR20080026028A (ko) 2006-09-19 2007-08-28 반도체 장치의 제조방법
TW096133676A TWI409884B (zh) 2006-09-19 2007-09-10 半導體裝置之製造方法
US11/898,973 US7678612B2 (en) 2006-09-19 2007-09-18 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006252999A JP5009576B2 (ja) 2006-09-19 2006-09-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008078207A JP2008078207A (ja) 2008-04-03
JP5009576B2 true JP5009576B2 (ja) 2012-08-22

Family

ID=39225502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006252999A Active JP5009576B2 (ja) 2006-09-19 2006-09-19 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US7678612B2 (ja)
JP (1) JP5009576B2 (ja)
KR (1) KR20080026028A (ja)
TW (1) TWI409884B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008065896A1 (fr) * 2006-11-28 2008-06-05 Kyushu Institute Of Technology Procédé de fabrication d'un dispositif semi-conducteur ayant une structure d'électrode à double face et dispositif semi-conducteur fabriqué par le procédé
US9142502B2 (en) * 2011-08-31 2015-09-22 Zhiwei Gong Semiconductor device packaging having pre-encapsulation through via formation using drop-in signal conduits
US8916421B2 (en) * 2011-08-31 2014-12-23 Freescale Semiconductor, Inc. Semiconductor device packaging having pre-encapsulation through via formation using lead frames with attached signal conduits
JP5831057B2 (ja) * 2011-09-07 2015-12-09 株式会社村田製作所 モジュールの製造方法
US8597983B2 (en) 2011-11-18 2013-12-03 Freescale Semiconductor, Inc. Semiconductor device packaging having substrate with pre-encapsulation through via formation
US10249579B2 (en) * 2017-04-25 2019-04-02 Nuvoton Technology Corporation Active shield for protecting a device from backside attacks
KR102059814B1 (ko) * 2018-07-12 2019-12-27 삼성전기주식회사 안테나 모듈
KR102089285B1 (ko) 2018-07-17 2020-03-16 삼성전자주식회사 안테나 모듈
KR102066904B1 (ko) 2018-09-18 2020-01-16 삼성전자주식회사 안테나 모듈
JP7460764B2 (ja) * 2019-09-30 2024-04-02 デンタルイージー・インコーポレイテッド 埋込無線通信デバイスを伴う歯科用ハンドピース

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404643B1 (en) * 1998-10-15 2002-06-11 Amerasia International Technology, Inc. Article having an embedded electronic device, and method of making same
US6262692B1 (en) * 1999-01-13 2001-07-17 Brady Worldwide, Inc. Laminate RFID label and method of manufacture
JP3558595B2 (ja) * 2000-12-22 2004-08-25 松下電器産業株式会社 半導体チップ，半導体チップ群及びマルチチップモジュール
JP4072816B2 (ja) * 2002-08-08 2008-04-09 太陽誘電株式会社 複合モジュール及びその製造方法
CN1723587A (zh) * 2002-11-07 2006-01-18 碎云股份有限公司 含微型天线的集成电路封装
JP2004311788A (ja) * 2003-04-08 2004-11-04 Matsushita Electric Ind Co Ltd シート状モジュールとその製造方法
JP2004356526A (ja) * 2003-05-30 2004-12-16 Mitsumi Electric Co Ltd 電子モジュール
JP4055717B2 (ja) * 2004-01-27 2008-03-05 カシオ計算機株式会社 半導体装置およびその製造方法
JP2006108451A (ja) 2004-10-06 2006-04-20 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュールとその製造方法
CN101048863B (zh) * 2004-10-28 2010-12-01 京瓷株式会社 电子部件模块以及无线通信设备
JP2006165252A (ja) * 2004-12-07 2006-06-22 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
JP4718192B2 (ja) 2005-01-17 2011-07-06 新光電気工業株式会社 リーダ／ライタ
US7519328B2 (en) * 2006-01-19 2009-04-14 Murata Manufacturing Co., Ltd. Wireless IC device and component for wireless IC device

Also Published As

Publication number Publication date
US7678612B2 (en) 2010-03-16
KR20080026028A (ko) 2008-03-24
JP2008078207A (ja) 2008-04-03
US20080076249A1 (en) 2008-03-27
TW200818343A (en) 2008-04-16
TWI409884B (zh) 2013-09-21

Similar Documents

Publication Publication Date Title
JP5009576B2 (ja) 半導体装置の製造方法
US8116066B2 (en) Method of manufacturing electronic component built-in substrate
JP3709882B2 (ja) 回路モジュールとその製造方法
JP4662079B2 (ja) 配線基板の製造方法及び電子部品の製造方法
US20120080221A1 (en) Printed wiring board with built-in component and its manufacturing method
US20090310323A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
JP4183199B2 (ja) 半導体パッケージ及びその製造方法
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
WO2001026155A1 (fr) Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique
KR20080035974A (ko) 전자 부품이 탑재된 다층 배선 기판 및 그 제조 방법
JP4864810B2 (ja) チップ内蔵基板の製造方法
JP5110163B2 (ja) 部品内蔵モジュールの製造方法
KR101139084B1 (ko) 다층 프린트 기판 및 그 제조 방법
JP5934154B2 (ja) 電子部品が実装された基板構造及びその製造方法
JP3320932B2 (ja) チップパッケージ実装体、及びチップパッケージが実装される回路基板、並びに回路基板の形成方法
JP2010040721A (ja) 半導体モジュール、半導体装置、携帯機器、半導体モジュールの製造方法および半導体装置の製造方法
JP5446623B2 (ja) センサ素子モジュール
JP3851585B2 (ja) プリント配線板へのベアチップ半導体素子の接続方法
JP5087302B2 (ja) 回路装置およびその製造方法
JP2000200855A (ja) Ｐｇａ型配線基板及びその製造方法並びに半導体装置
JP4619104B2 (ja) 半導体装置
KR101104021B1 (ko) 인쇄회로기판 및 그 제조방법
JP5593715B2 (ja) パッケージ化半導体装置、パッケージ化半導体装置の製造方法
JP5005636B2 (ja) 配線基板および配線基板の製造方法
JP2006059957A (ja) 半導体パッケージの構造および半導体パッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120531

R150 Certificate of patent or registration of utility model

Ref document number: 5009576

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3