JP4662079B2 - 配線基板の製造方法及び電子部品の製造方法 - Google Patents
配線基板の製造方法及び電子部品の製造方法 Download PDFInfo
- Publication number
- JP4662079B2 JP4662079B2 JP2007281920A JP2007281920A JP4662079B2 JP 4662079 B2 JP4662079 B2 JP 4662079B2 JP 2007281920 A JP2007281920 A JP 2007281920A JP 2007281920 A JP2007281920 A JP 2007281920A JP 4662079 B2 JP4662079 B2 JP 4662079B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring pattern
- manufacturing
- wiring
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
- H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5387—Flexible insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Combinations Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
前記第1の配線パターン及び前記第2の配線パターンの少なくとも一方は、電子素子の搭載領域を有し、
前記第1の配線パターンと前記第2の配線パターンとが電気的に接続されてなる。
前記第1の基板よりも前記第2の基板が大きく、前記第1の基板の全体が前記第2の基板に貼り付けられていてもよい。
前記第1の配線パターンは、前記第1の基板の一方の面に形成され、
前記第2の配線パターンは、前記第2の基板の一方の面に形成され、
前記第1の基板における前記第1の配線パターンが形成された面とは反対側の面と、前記第2の基板における前記第2の配線パターンが形成された面と、が対向して配置されていてもよい。
前記第1の基板には、複数の貫通穴が形成されており、前記貫通穴を介して前記第1の配線パターンと前記第2の配線パターンとが電気的に接続されていてもよい。
前記第1の配線パターンは、前記貫通穴上を通り、
前記貫通穴は、前記第2の配線パターン上に位置し、
前記貫通穴内に、前記第1及び第2の配線パターンに接触する導電材料が設けられていてもよい。
前記貫通穴は、前記第2の配線パターン上に位置し、
前記第1の配線パターンの一部は、前記貫通穴内に入り込んで、前記第2の配線パターンに接続されていてもよい。
前記第2の基板には、前記第2の配線パターンと電気的に接続されて前記第2の配線パターンが形成された面とは反対側に突出する複数の外部端子を形成するための複数の貫通穴が形成されていてもよい。
前記第1の基板に形成された前記貫通穴と、前記第2の基板に形成された前記貫通穴とは、連通する位置に形成されていてもよい。
前記第2の配線パターンの一部は、前記第1の基板に形成された前記貫通穴内に入り込んで、前記第1の配線パターンに接続されていてもよい。
前記第1及び第2の配線パターンの一部は、前記第2の基板に形成された前記貫通穴を介して前記第2の基板の面から突出して外部端子を構成してもよい。
前記第2の配線パターンの一部は、前記第1の配線パターンとの接触を避けて、前記第2の基板に形成された前記貫通穴の内側に突出してもよい。
前記第1及び第2の基板は、導電粒子を含有する異方性導電膜を介して貼り付けられてもよい。
前記第1及び第2の配線パターンは、前記導電粒子によって電気的に接続されてもよい。
前記第1の基板の少なくとも一部が対向して配置された領域を有し、前記第1の配線パターンと電気的に接続された第2の配線パターンが形成された第2の基板と、
前記第1の配線パターン及び前記第2の配線パターンの少なくとも一方に電気的に接続された電子素子と、
を含む。
前記第1の基板における前記第1の配線パターンが形成された面とは反対側の面と、前記第2の基板における前記第2の配線パターンが形成された面と、が貼り付けられてもよい。
前記第1の基板には、複数の貫通穴が形成されており、前記貫通穴を介して前記第1の配線パターンと前記第2の配線パターンとが電気的に接続されてもよい。
前記第2の基板には、複数の貫通穴が形成され、
前記第2の基板に形成された前記貫通穴を介して前記第2の配線パターンに電気的に接続された外部端子が設けられてもよい。
前記第1の基板に形成された前記貫通穴と、前記第2の基板に形成された前記貫通穴とは、連通する位置に形成され、
前記外部端子は、前記第2の基板に形成された前記貫通穴を介して前記第2の配線パターンに接触し、かつ、前記第1の基板に形成された前記貫通穴を介して前記第1の配線パターン上に設けられてもよい。
前記第2の基板における前記第2の配線パターンが形成された面には、導電粒子を含有する異方性導電膜が設けられ、
前記異方性導電膜は、前記第1及び第2の基板を接着するとともに、前記第2の配線パターンと前記電子素子とを電気的に接続してもよい。
前記第2の基板が屈曲して、前記第1の基板上に搭載された前記第1の電子素子と、前記第2の基板上に搭載された前記第2の電子素子と、が接着されてもよい。
前記第1及び第2の配線パターンを電気的に接続する接続工程と、
を含む。
前記配置工程で、前記第1の基板における前記第1の配線パターンが形成された面とは反対側の面と、前記第2の基板における前記第2の配線パターンが形成された面と、を貼り付け、
前記第1の基板には複数の貫通穴が形成されており、前記第1の配線パターンは、前記貫通穴上を通って形成されてもよい。
前記配置工程の前に、前記第1の基板に形成された前記貫通穴を介して前記第1の配線パターンに導電材料を設け、
前記配置工程で前記第1及び第2の基板を貼り付けるときに、前記導電材料を前記第2の配線パターンに接触させることで、前記接続工程を行ってもよい。
前記接続工程で、前記第1の配線パターンの一部を、前記第1の基板に形成された貫通穴内に屈曲させて前記第2の配線パターンに接続してもよい。
前記第2の基板には、複数の貫通穴が形成され、
前記第1及び第2の基板に形成された貫通穴は、連通する位置に形成されていてもよい。
前記接続工程で、前記第2の配線パターンの一部を、前記第1の基板に形成された貫通穴内に屈曲させて前記第1の配線パターンに接続してもよい。
前記接続工程で、前記第1及び第2の配線パターンの一部を、一体的に、前記第2の基板に形成された前記貫通穴を介して前記第2の基板の面から突出させて外部端子を形成してもよい。
前記接続工程で、外部端子の形成材料を、前記第2の配線パターンに接触させて前記第1及び第2の基板に形成された前記貫通穴を介して、前記第1の配線パターン上に設けてもよい。
前記第1及び第2の基板には、位置決め用の穴が形成され、
前記配置工程前に、前記位置決め用の穴に治具を挿通して、前記第1及び第2の基板の位置決めを行う工程を含んでもよい。
前記第1及び第2の配線パターンを電気的に接続する接続工程と、
前記第1の基板に、前記第1の配線パターンに電気的に接続される第1の電子素子を搭載する第1の搭載工程と、
前記第2の基板の前記電子素子の搭載領域に、前記第2の配線パターンに電気的に接続される第2の電子素子を搭載する第2の搭載工程と、
を含む。
前記配置工程で、前記第1の基板における前記第1の配線パターンが形成された面とは反対側の面と、前記第2の基板における前記第2の配線パターンが形成された面と、を貼り付け、
前記第1の基板には複数の貫通穴が形成されており、前記第1の配線パターンは、前記貫通穴上を通って形成されてもよい。
前記第2の基板には、複数の貫通穴が形成され、
前記第1及び第2の基板に形成された前記貫通穴は、連通する位置に形成されてもよい。
前記接続工程で、外部端子の形成材料を、前記第2の配線パターンに接触させて前記第1及び第2の基板に形成された前記貫通穴を介して、前記第1の配線パターン上に設けてもよい。
前記配置工程及び前記第2の搭載工程で、前記第2の基板における前記第2の配線パターンが形成された面に導電粒子を含有する異方性導電膜を設け、前記異方性導電膜によって、前記第1及び第2の基板を接着するとともに、前記第2の配線パターンと前記第2の電子素子とを電気的に接続してもよい。
前記第2の基板を屈曲させて、前記第1の基板上に搭載された前記第1の電子素子と、前記第2の基板上に搭載された前記第2の電子素子と、を接着する工程を含んでもよい。
前記第1の搭載工程の後に、前記配置工程を行ってもよい。
前記第2の基板は、フレキシブル基板の一部であり、
前記配置工程後に、前記フレキシブル基板を打ち抜いて前記第2の基板を形成してもよい。
図1は、本発明を適用した第1の実施の形態に係る配線基板の製造方法を示す図であり、図2は、本発明を適用した第1の実施の形態に係る配線基板を示す図である。
図3は、本発明を適用した第2の実施の形態に係る半導体装置を示す図である。本実施の形態に係る半導体装置は、第1の実施の形態で説明した配線基板を含む。配線基板については、第1の実施の形態で説明した通りであり詳しい説明を省略する。また、第1の基板10における第1の配線パターン12が形成された面とは反対側の面が、第2の基板20における第2の配線パターン22が形成された面に貼り付けられている。
この例は、予め第1の実施の形態で説明した配線基板を用意し、これに半導体チップ40、42を搭載し、外部端子44を設ける方法である。その詳細については、上述した内容から自明であるため説明を省略する。
この例では、第1及び第2の基板10、20を用意する。そして、第1及び第2の基板10、20を貼り付けて配線基板を構成する前に、半導体チップ40、42の少なくとも一方を搭載する方法である。例えば、半導体チップ40を第1の基板10の搭載領域14に搭載し、半導体チップ42を第2の基板20の搭載領域24に搭載した後に、第1及び第2の基板10、20を貼り付ける。
図4は、本発明を適用した第3の実施の形態に係る半導体装置を示す図である。本実施の形態に係る半導体装置は、第2の実施の形態で説明した半導体装置の構成部材を含み、各構成部材は、第2の実施の形態で説明した通りであり詳しい説明を省略する。また、第1の基板10における第1の配線パターン12が形成された面とは反対側の面が、第2の基板20における第2の配線パターン22が形成された面に貼り付けられている。
図5は、本発明を適用した第4の実施の形態に係る配線基板を示す図である。本実施の形態では、第1の配線パターン12の一部が、第1の基板10に形成された貫通穴18内に入り込んで第2の配線パターン22に接続されている。詳しくは、貫通穴18の内部に、第1の配線パターン12の一部からなる屈曲部60が、凸部62により押圧されることで形成されている。屈曲部60は、第2の配線パターン22に接触している。貫通穴28中の第2の配線パターン22を屈曲時の加圧方向とは逆方向から保持すると接触が容易となる。凸型62の一点又は複数点を一括して加熱し、屈曲部60と第2の配線パターン22とをハンダ付け、ロウ付けしてもよく、導電接着剤等で接合してもよい。また、凸型62に超音波を印加する超音波接合を適用してもよい。また、凸型62の代わりにシングルポイントボンダを用いて1点ずつ屈曲部60と第2の配線パターン22とを接合してもよい。この際、貫通穴28中の第2の配線パターン22を、屈曲時の加圧方向とは逆方向から保持してもよい。その前提として、第1の基板10に形成された貫通穴18は、第2の配線パターン22上に位置している。なお、屈曲部60は、一部が破断していてもよい。これ以外の構成は、第1の実施の形態で説明した内容を適用することができる。また、第1の基板10における第1の配線パターン12が形成された面とは反対側の面が、第2の基板20における第2の配線パターン22が形成された面に貼り付けられている。
図7は、本発明を適用した第5の実施の形態に係る配線基板を示す図である。本実施の形態では、第2の配線パターン22の一部が、第1の基板10に形成された貫通穴18内に入り込んで第1の配線パターン12に接続されている。詳しくは、貫通穴18の内部に、第2の配線パターン22の一部からなる屈曲部66が形成されている。屈曲部66は、第1の配線パターン12に接触又は接合している。なお、屈曲部66は、図7に示すようにその一部が破断されていてもよいし、図5に示す屈曲部60のように破断のない連続的な形状であってもよい。これ以外の構成並びに形成及び接合方法は、前述した実施の形態で説明した内容を適用することができる。なお、第1の基板10における第1の配線パターン12が形成された面とは反対側の面が、第2の基板20における第2の配線パターン22が形成された面に貼り付けられている。本実施の形態によれば、屈曲部66によって、第1及び第2の配線パターン12、22の電気的接続が図られている。
図8は、本発明を適用した第6の実施の形態に係る配線基板を示す図である。本実施の形態では、第1の基板10における第1の配線パターン12が形成された面とは反対側の面が、第2の基板20における第2の配線パターン22が形成された面に貼り付けられている。
図9は、本発明を適用した第7の実施の形態に係る配線基板の製造方法を示す図である。本実施の形態では、第1及び第2の基板10、20の配置工程で異方性導電膜72を使用する。すなわち、第1及び第2の基板10、20の間に、異方性導電膜72を介在させて両者を接着する。なお、異方性導電膜72は、予めテープ状又はシート状をなす異方性導電材料であってもよいし、第1及び第2の基板10、20の少なくとも一方に塗られている液状の異方性導電材料であってもよい。異方性導電材料は、接着剤に導電粒子が分散されてなる。なお、第1の基板10における第1の配線パターン12が形成された面とは反対側の面が、第2の基板20における第2の配線パターン22が形成された面に貼り付けられている。
図10は、本発明を適用した第8の実施の形態に係る配線基板を示す図である。本実施の形態では、第1及び第2の基板10、20の貫通穴18、28が連通する位置に形成されている。第1の配線パターン12は、貫通穴18上を通る。第2の配線パターン22の一部は、図10に示す突片82のように、貫通穴28の内側に突出することが好ましいが、第2の配線パターン22と貫通穴28とが連通する空間があれば、突出していなくてもよい。また、第2の配線パターン22の一部は、第1の配線パターン12に接触している必要はないが、接触していてもよい。なお、第1の基板10における第1の配線パターン12が形成された面とは反対側の面が、第2の基板20における第2の配線パターン22が形成された面に貼り付けられている。
Claims (9)
- 第1の配線パターンが形成された第1の基板の少なくとも一部を、第2の配線パターンが形成された第2の基板における電子素子の搭載領域を除く領域に対向させて配置する配置工程と、
前記第1及び第2の配線パターンを電気的に接続する接続工程と、
を含み、
前記第1の基板には複数の貫通穴が形成されており、前記第1の配線パターンは、前記貫通穴上を通って形成されてなり、
前記配置工程で、前記第1の基板における前記第1の配線パターンが形成された面とは反対側の面と、前記第2の基板における前記第2の配線パターンが形成された面と、を貼り付け、
前記接続工程で、前記第1の配線パターンの一部を、押圧部材でもって前記第1の基板に形成された前記貫通穴内に屈曲させ、前記押圧部材に超音波振動を印加しながら前記第2の配線パターンに向けて加圧し、前記第2の配線パターンと接続させる配線基板の製造方法。 - 請求項1記載の配線基板の製造方法において、
前記配置工程で、前記第1の基板における前記第1の配線パターンが形成された面とは反対側の面と、前記第2の基板における前記第2の配線パターンが形成された面と、を、第1の部分が前記第2の配線パターンの前記第1の配線パターンとの接続部上に設けられた接着剤を介して貼り付け、
前記接続工程で、前記第1の配線パターンの一部で前記接着剤の前記第1の部分を押しのけながら、前記第2の配線パターンと接続させる配線基板の製造方法。 - 請求項1又は請求項2のいずれかに記載の配線基板の製造方法において、
前記第1及び第2の基板には、位置決め用の穴が形成され、
前記配置工程前に、前記位置決め用の穴に治具を挿通して、前記第1及び第2の基板の位置決めを行う工程を含む配線基板の製造方法。 - 電子素子の搭載領域を有して第1の配線パターンが形成された第1の基板の少なくとも一部を、第2の配線パターンが形成された第2の基板における電子素子の搭載領域を除く
領域に貼り付ける配置工程と、
前記第1及び第2の配線パターンを電気的に接続する接続工程と、
前記第1の基板に、前記第1の配線パターンに電気的に接続される第1の電子素子を搭載する第1の搭載工程と、
前記第2の基板の前記電子素子の搭載領域に、前記第2の配線パターンに電気的に接続される第2の電子素子を搭載する第2の搭載工程と、
を含み、
前記第1の基板には複数の貫通穴が形成されており、前記第1の配線パターンは、前記貫通穴上を通って形成され、
前記配置工程で、前記第1の基板における前記第1の配線パターンが形成された面とは反対側の面と、前記第2の基板における前記第2の配線パターンが形成された面と、を貼り付け、
前記接続工程で、前記第1の配線パターンの一部を、押圧部材でもって前記第1の基板に形成された前記貫通穴内に屈曲させ、前記押圧部材に超音波振動を印加しながら前記第2の配線パターンに向けて加圧し、前記第2の配線パターンと接続させる電子部品の製造方法。 - 請求項4記載の電子部品の製造方法において、
前記配置工程で、前記第1の基板における前記第1の配線パターンが形成された面とは反対側の面と、前記第2の基板における前記第2の配線パターンが形成された面と、を、第1の部分が前記第2の配線パターンの前記第1の配線パターンとの接続部上に設けられた接着剤を介して貼り付け、
前記接続工程で、前記第1の配線パターンの一部で前記接着剤の前記第1の部分を押しのけながら、前記第2の配線パターンと接続させる電子部品の製造方法。 - 請求項4記載の電子部品の製造方法において、
前記配置工程及び前記第2の搭載工程で、前記第2の基板における前記第2の配線パターンが形成された面に導電粒子を含有する異方性導電膜を設け、前記異方性導電膜によって、前記第1及び第2の基板を接着するとともに、前記第2の配線パターンと前記第2の電子素子とを電気的に接続する電子部品の製造方法。 - 請求項4から請求項6のいずれかに記載の電子部品の製造方法において、
前記第2の基板を屈曲させて、前記第1の基板上に搭載された前記第1の電子素子と、前記第2の基板上に搭載された前記第2の電子素子と、を接着する工程を含む電子部品の製造方法。 - 請求項4から請求項7のいずれかに記載の電子部品の製造方法において、
前記第1の搭載工程の後に、前記配置工程を行う電子部品の製造方法。 - 請求項8記載の電子部品の製造方法において、
前記第2の基板は、フレキシブル基板の一部であり、
前記配置工程後に、前記フレキシブル基板を打ち抜いて前記第2の基板を形成する電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007281920A JP4662079B2 (ja) | 1999-08-19 | 2007-10-30 | 配線基板の製造方法及び電子部品の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23256599 | 1999-08-19 | ||
JP2007281920A JP4662079B2 (ja) | 1999-08-19 | 2007-10-30 | 配線基板の製造方法及び電子部品の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001519491A Division JP4058607B2 (ja) | 1999-08-19 | 2000-08-11 | 配線基板及びその製造方法、電子部品、回路基板並びに電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008060602A JP2008060602A (ja) | 2008-03-13 |
JP4662079B2 true JP4662079B2 (ja) | 2011-03-30 |
Family
ID=16941341
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001519491A Expired - Fee Related JP4058607B2 (ja) | 1999-08-19 | 2000-08-11 | 配線基板及びその製造方法、電子部品、回路基板並びに電子機器 |
JP2007105802A Expired - Fee Related JP4716038B2 (ja) | 1999-08-19 | 2007-04-13 | 電子部品及びその製造方法 |
JP2007281920A Expired - Fee Related JP4662079B2 (ja) | 1999-08-19 | 2007-10-30 | 配線基板の製造方法及び電子部品の製造方法 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001519491A Expired - Fee Related JP4058607B2 (ja) | 1999-08-19 | 2000-08-11 | 配線基板及びその製造方法、電子部品、回路基板並びに電子機器 |
JP2007105802A Expired - Fee Related JP4716038B2 (ja) | 1999-08-19 | 2007-04-13 | 電子部品及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6977441B2 (ja) |
JP (3) | JP4058607B2 (ja) |
TW (1) | TW567561B (ja) |
WO (1) | WO2001015228A1 (ja) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6882034B2 (en) * | 2001-08-29 | 2005-04-19 | Micron Technology, Inc. | Routing element for use in multi-chip modules, multi-chip modules including the routing element, and methods |
JP3918708B2 (ja) * | 2002-10-08 | 2007-05-23 | セイコーエプソン株式会社 | 回路基板及びその製造方法、転写チップ、転写元基板、電気光学装置、電子機器 |
US6995465B2 (en) * | 2003-06-04 | 2006-02-07 | Intel Corporation | Silicon building block architecture with flex tape |
DE10343255B4 (de) * | 2003-09-17 | 2006-10-12 | Infineon Technologies Ag | Verfahren zum Herstellen elektrischer Verbindungen zwischen einem Halbleiterchip in einem BGA-Gehäuse und einer Leiterplatte |
JP2005150154A (ja) * | 2003-11-11 | 2005-06-09 | Sharp Corp | 半導体モジュールとその実装方法 |
WO2005067044A1 (en) * | 2004-01-12 | 2005-07-21 | Infineon Technologies Ag | A method for connecting a die assembly to a substrate in an integrated circuit and a semiconductor device comprising a die assembly |
US20050230821A1 (en) * | 2004-04-15 | 2005-10-20 | Kheng Lee T | Semiconductor packages, and methods of forming semiconductor packages |
US20060033217A1 (en) * | 2004-08-10 | 2006-02-16 | Brian Taggart | Flip-chips on flex substrates, flip-chip and wire-bonded chip stacks, and methods of assembling same |
US7413995B2 (en) * | 2004-08-23 | 2008-08-19 | Intel Corporation | Etched interposer for integrated circuit devices |
US7358444B2 (en) * | 2004-10-13 | 2008-04-15 | Intel Corporation | Folded substrate with interposer package for integrated circuit devices |
JP4666345B2 (ja) * | 2004-11-05 | 2011-04-06 | ローム株式会社 | チャージポンプ回路 |
US7495330B2 (en) * | 2005-06-30 | 2009-02-24 | Intel Corporation | Substrate connector for integrated circuit devices |
US7767543B2 (en) | 2005-09-06 | 2010-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a micro-electro-mechanical device with a folded substrate |
TWI307154B (en) * | 2005-09-30 | 2009-03-01 | Advanced Semiconductor Eng | Package method and structure for preventing chips from being interfered |
US7608920B2 (en) * | 2006-01-11 | 2009-10-27 | Entorian Technologies, Lp | Memory card and method for devising |
US20070158811A1 (en) * | 2006-01-11 | 2007-07-12 | James Douglas Wehrly | Low profile managed memory component |
US7508058B2 (en) * | 2006-01-11 | 2009-03-24 | Entorian Technologies, Lp | Stacked integrated circuit module |
WO2007102358A1 (ja) * | 2006-03-07 | 2007-09-13 | Nec Corporation | 電子デバイスパッケージ、モジュール、および電子機器 |
KR100746361B1 (ko) * | 2006-07-11 | 2007-08-06 | 삼성전기주식회사 | 인쇄회로기판 제조방법 |
US7901989B2 (en) | 2006-10-10 | 2011-03-08 | Tessera, Inc. | Reconstituted wafer level stacking |
US8513789B2 (en) | 2006-10-10 | 2013-08-20 | Tessera, Inc. | Edge connect wafer level stacking with leads extending along edges |
KR101458538B1 (ko) | 2007-07-27 | 2014-11-07 | 테세라, 인코포레이티드 | 적층형 마이크로 전자 유닛, 및 이의 제조방법 |
US7727887B2 (en) * | 2007-10-30 | 2010-06-01 | International Business Machines Corporation | Method for improved power distribution in a three dimensional vertical integrated circuit |
US7701064B2 (en) * | 2007-10-31 | 2010-04-20 | International Business Machines Corporation | Apparatus for improved power distribution in a three dimensional vertical integrated circuit |
US7955954B2 (en) * | 2008-04-14 | 2011-06-07 | Infineon Technologies Ag | Method of making semiconductor devices employing first and second carriers |
WO2009154761A1 (en) | 2008-06-16 | 2009-12-23 | Tessera Research Llc | Stacking of wafer-level chip scale packages having edge contacts |
EP2338173A1 (en) * | 2008-08-26 | 2011-06-29 | Siemens Medical Instruments Pte. Ltd. | Substrate arrangement |
JP2010225943A (ja) * | 2009-03-24 | 2010-10-07 | Toshiba Corp | 半導体装置 |
US8363418B2 (en) * | 2011-04-18 | 2013-01-29 | Morgan/Weiss Technologies Inc. | Above motherboard interposer with peripheral circuits |
KR101768960B1 (ko) * | 2011-07-04 | 2017-08-18 | 삼성전자 주식회사 | 칩 적층 반도체 패키지 |
EP2936945B1 (de) * | 2012-12-19 | 2020-07-01 | Forster Rohner Ag | Bauelement, verfahren zur herstellung eines bauelements, bauelementanordnung, sowie verfahren zum applizieren eines bauelements |
US8698288B1 (en) * | 2013-05-23 | 2014-04-15 | Freescale Semiconductor, Inc. | Flexible substrate with crimping interconnection |
US20150049443A1 (en) * | 2013-08-13 | 2015-02-19 | Infineon Technologies Ag | Chip arrangement |
US20160172562A1 (en) * | 2014-01-31 | 2016-06-16 | Sharp Laboratories Of America, Inc. | Method for forming Circuit-on-Wire |
TWI620296B (zh) * | 2015-08-14 | 2018-04-01 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
JP2018011805A (ja) * | 2016-07-21 | 2018-01-25 | オリンパス株式会社 | 撮像ユニット、および内視鏡 |
JP7397564B2 (ja) * | 2017-06-06 | 2023-12-13 | 川崎重工業株式会社 | リード線の挿入方法 |
JP7044007B2 (ja) | 2018-07-31 | 2022-03-30 | 株式会社オートネットワーク技術研究所 | 回路構成体 |
JP7397299B2 (ja) | 2019-11-27 | 2023-12-13 | 日亜化学工業株式会社 | 貼り合わせ治具及び貼り合わせ方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62158397A (ja) * | 1985-12-30 | 1987-07-14 | イ−・アイ・デユポン・ド・ネモア−ス・アンド・コンパニ− | 導電貫通孔の形成方法 |
JPH06164143A (ja) * | 1992-07-23 | 1994-06-10 | Robert Bosch Gmbh | 多層ハイブリッド回路の製造方法 |
JPH0658941B2 (ja) * | 1991-10-28 | 1994-08-03 | インターナショナル・ビジネス・マシーンズ・コーポレイション | コンピュータシステム内への機能的サブシステム形成方法 |
Family Cites Families (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3780352A (en) * | 1968-06-25 | 1973-12-18 | J Redwanz | Semiconductor interconnecting system using conductive patterns bonded to thin flexible insulating films |
US3760090A (en) * | 1971-08-19 | 1973-09-18 | Globe Union Inc | Electronic circuit package and method for making same |
US3888639A (en) * | 1974-01-02 | 1975-06-10 | Teledyne Electro Mechanisms | Method for connecting printed circuits |
JPS55138291A (en) * | 1979-04-11 | 1980-10-28 | Alps Electric Co Ltd | Substrate for mounting electric parts |
US4599636A (en) * | 1984-03-08 | 1986-07-08 | General Semiconductor Industries, Inc. | Two terminal axial lead suppressor and diode bridge device |
US4817280A (en) * | 1985-06-10 | 1989-04-04 | O. Key Printed Wiring Co., Ltd. | Method of manufacturing printed circuit boards |
JPS62117391A (ja) * | 1985-11-18 | 1987-05-28 | ブラザー工業株式会社 | 回路基板の接続方法 |
US4935749A (en) * | 1986-03-04 | 1990-06-19 | Brother Kogyo Kabushiki Kaisha | Image transfer system with preliminary-exposure device |
US4914259A (en) * | 1987-09-08 | 1990-04-03 | The Furukawa Electric Co., Ltd. | Molded circuit board |
US4935584A (en) | 1988-05-24 | 1990-06-19 | Tektronix, Inc. | Method of fabricating a printed circuit board and the PCB produced |
US5004639A (en) * | 1990-01-23 | 1991-04-02 | Sheldahl, Inc. | Rigid flex printed circuit configuration |
DE4003345C1 (ja) * | 1990-02-05 | 1991-08-08 | Fa. Carl Freudenberg, 6940 Weinheim, De | |
JPH04196350A (ja) * | 1990-11-28 | 1992-07-16 | Hitachi Ltd | マルチチップ半導体装置 |
US5165984A (en) * | 1991-07-30 | 1992-11-24 | At&T Bell Laboratories | Stepped multilayer interconnection apparatus and method of making the same |
US5128831A (en) * | 1991-10-31 | 1992-07-07 | Micron Technology, Inc. | High-density electronic package comprising stacked sub-modules which are electrically interconnected by solder-filled vias |
JP3469620B2 (ja) * | 1992-11-06 | 2003-11-25 | 大日本印刷株式会社 | 多層プリント配線板およびその製造方法 |
EP0608440A1 (en) * | 1992-12-18 | 1994-08-03 | Fujitsu Limited | Semiconductor device having a plurality of chips having identical circuit arrangements sealed in package |
US5384691A (en) * | 1993-01-08 | 1995-01-24 | General Electric Company | High density interconnect multi-chip modules including embedded distributed power supply elements |
JPH0794868A (ja) * | 1993-09-24 | 1995-04-07 | Shinko Electric Ind Co Ltd | 多層配線基板及びその製造方法 |
US5483024A (en) * | 1993-10-08 | 1996-01-09 | Texas Instruments Incorporated | High density semiconductor package |
US5448511A (en) * | 1994-06-01 | 1995-09-05 | Storage Technology Corporation | Memory stack with an integrated interconnect and mounting structure |
JP3142723B2 (ja) * | 1994-09-21 | 2001-03-07 | シャープ株式会社 | 半導体装置及びその製造方法 |
JP3007023B2 (ja) * | 1995-05-30 | 2000-02-07 | シャープ株式会社 | 半導体集積回路およびその製造方法 |
US5646446A (en) * | 1995-12-22 | 1997-07-08 | Fairchild Space And Defense Corporation | Three-dimensional flexible assembly of integrated circuits |
JP3942206B2 (ja) * | 1995-12-25 | 2007-07-11 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
JPH09232377A (ja) | 1996-02-27 | 1997-09-05 | Toshiba Corp | 実装構造体およびその製造方法 |
KR100204753B1 (ko) * | 1996-03-08 | 1999-06-15 | 윤종용 | 엘오씨 유형의 적층 칩 패키지 |
JP3166611B2 (ja) * | 1996-04-19 | 2001-05-14 | 富士ゼロックス株式会社 | プリント配線板及びその製造方法 |
US5789815A (en) * | 1996-04-23 | 1998-08-04 | Motorola, Inc. | Three dimensional semiconductor package having flexible appendages |
US6225688B1 (en) * | 1997-12-11 | 2001-05-01 | Tessera, Inc. | Stacked microelectronic assembly and method therefor |
US6121676A (en) * | 1996-12-13 | 2000-09-19 | Tessera, Inc. | Stacked microelectronic assembly and method therefor |
US6208521B1 (en) * | 1997-05-19 | 2001-03-27 | Nitto Denko Corporation | Film carrier and laminate type mounting structure using same |
JP3611957B2 (ja) * | 1997-10-29 | 2005-01-19 | 日東電工株式会社 | 積層型実装体 |
US6014316A (en) * | 1997-06-13 | 2000-01-11 | Irvine Sensors Corporation | IC stack utilizing BGA contacts |
JPH11112150A (ja) * | 1997-09-30 | 1999-04-23 | Hokuriku Electric Ind Co Ltd | 多層基板とその製造方法 |
JPH11112144A (ja) | 1997-10-07 | 1999-04-23 | Hitachi Cable Ltd | 積層型配線基板の製造方法 |
JPH11340631A (ja) * | 1998-05-26 | 1999-12-10 | Yamaichi Electronics Co Ltd | Ivh多層配線基板およびその製造方法 |
US6300679B1 (en) * | 1998-06-01 | 2001-10-09 | Semiconductor Components Industries, Llc | Flexible substrate for packaging a semiconductor component |
US5977640A (en) * | 1998-06-26 | 1999-11-02 | International Business Machines Corporation | Highly integrated chip-on-chip packaging |
JP2000068444A (ja) * | 1998-08-26 | 2000-03-03 | Mitsubishi Electric Corp | 半導体装置 |
US6118176A (en) * | 1999-04-26 | 2000-09-12 | Advanced Semiconductor Engineering, Inc. | Stacked chip assembly utilizing a lead frame |
JP2001007472A (ja) * | 1999-06-17 | 2001-01-12 | Sony Corp | 電子回路装置およびその製造方法 |
-
2000
- 2000-08-11 WO PCT/JP2000/005395 patent/WO2001015228A1/ja active Application Filing
- 2000-08-11 JP JP2001519491A patent/JP4058607B2/ja not_active Expired - Fee Related
- 2000-08-18 TW TW089116795A patent/TW567561B/zh not_active IP Right Cessation
-
2004
- 2004-03-01 US US10/788,397 patent/US6977441B2/en not_active Expired - Fee Related
-
2007
- 2007-04-13 JP JP2007105802A patent/JP4716038B2/ja not_active Expired - Fee Related
- 2007-10-30 JP JP2007281920A patent/JP4662079B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62158397A (ja) * | 1985-12-30 | 1987-07-14 | イ−・アイ・デユポン・ド・ネモア−ス・アンド・コンパニ− | 導電貫通孔の形成方法 |
JPH0658941B2 (ja) * | 1991-10-28 | 1994-08-03 | インターナショナル・ビジネス・マシーンズ・コーポレイション | コンピュータシステム内への機能的サブシステム形成方法 |
JPH06164143A (ja) * | 1992-07-23 | 1994-06-10 | Robert Bosch Gmbh | 多層ハイブリッド回路の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TW567561B (en) | 2003-12-21 |
US20040164396A1 (en) | 2004-08-26 |
JP2007243207A (ja) | 2007-09-20 |
JP2008060602A (ja) | 2008-03-13 |
WO2001015228A1 (fr) | 2001-03-01 |
JP4716038B2 (ja) | 2011-07-06 |
US6977441B2 (en) | 2005-12-20 |
JP4058607B2 (ja) | 2008-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4662079B2 (ja) | 配線基板の製造方法及び電子部品の製造方法 | |
EP1041633B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
JP5660263B1 (ja) | 電子部品、電子部品の製造方法、および、回路基板 | |
US7768795B2 (en) | Electronic circuit device, electronic device using the same, and method for manufacturing the same | |
JP4051531B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3838331B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US10083887B2 (en) | Chip component-embedded resin multilayer substrate and manufacturing method thereof | |
JP4102969B2 (ja) | 半導体装置 | |
WO2001026155A1 (fr) | Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique | |
JPH10199934A (ja) | 半導体素子実装構造体及び半導体素子実装方法 | |
JP4019251B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
WO2000019515A1 (fr) | Dispositif semi-conducteur et procede de fabrication de celui-ci, carte de circuit imprime et equipement electronique | |
JP4123321B2 (ja) | 配線基板の接合方法 | |
KR20040045017A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP3897278B2 (ja) | フレキシブル配線基板の製造方法 | |
WO2000026959A1 (en) | Semiconductor device, method of manufacture thereof, circuit board and electronic device | |
JP2001203229A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2000307055A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4172433B2 (ja) | 基板接続部材とそれを用いた三次元接続構造体並びに三次元接続構造体の製造方法 | |
JP4562006B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3879803B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3269506B2 (ja) | 半導体装置 | |
JP2001068620A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
CN116963394A (zh) | 嵌埋连接器的电路板及其制作方法 | |
JPH10233573A (ja) | プリント配線板及び部品実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080703 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101221 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |