JP4562006B2 - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP4562006B2 JP4562006B2 JP2007093068A JP2007093068A JP4562006B2 JP 4562006 B2 JP4562006 B2 JP 4562006B2 JP 2007093068 A JP2007093068 A JP 2007093068A JP 2007093068 A JP2007093068 A JP 2007093068A JP 4562006 B2 JP4562006 B2 JP 4562006B2
- Authority
- JP
- Japan
- Prior art keywords
- substrates
- substrate
- semiconductor device
- bent portion
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
Landscapes
- Combinations Of Printed Boards (AREA)
Description
少なくともいずれか1つの前記基板に搭載された半導体チップと、
を有し、
2つの前記基板のうち第1の前記基板に形成された第1の前記配線パターンは、前記第1の基板の表面から突出する屈曲部を有し、
前記屈曲部は、前記2つの基板のうち第2の前記基板に形成された第2の前記配線パターンの平坦部に電気的に接続されてなる。
前記第1の基板には、貫通穴が形成されてなり、
前記屈曲部は、前記貫通穴に入り込み、前記第1の基板における前記第1の配線パターンが形成された面とは反対側の面から突出していてもよい。
前記第1の基板には、貫通穴が形成されてなり、
前記屈曲部は、前記貫通穴上で、前記第1の基板における前記第1の配線パターンが形成された面から突出していてもよい。
前記貫通穴の内側に、複数の前記屈曲部が形成されていてもよい。
前記第1の基板には、複数の前記貫通穴が形成され、
前記第1の配線パターンには、複数の前記屈曲部が形成され、
1つの前記貫通穴と重なるように、1つの前記屈曲部が形成されていてもよい。
前記第2の配線パターンは、前記第2の基板における前記第1の基板側の面に形成されていてもよい。
前記第2の配線パターンは、前記第2の基板における前記第1の基板とは反対側の面に形成され、
前記第2の基板に形成された貫通穴を介して、前記屈曲部と前記第2の配線パターンとが電気的に接続されていてもよい。
前記第1及び第2の基板の間に、前記半導体チップが配置され、
前記屈曲部は、前記半導体チップの側に突出し、かつ、前記半導体チップよりも高く形成されていてもよい。
前記第1及び第2の基板のそれぞれに、前記半導体チップが配置されていてもよい。
前記第1及び第2の基板のいずれか一方のみに、前記半導体チップが配置されていてもよい。
前記基板は、3つ以上重なるように配置され、
3つの前記基板のうち、中央の基板は、前記第1の基板であって、両面のそれぞれから突出して前記屈曲部が形成され、
3つの前記基板のうち、両側の基板が前記第2の基板であってもよい。
前記基板は、3つ以上重なるように配置され、
3つの前記基板のうち、中央の基板が前記第2の基板であり、両側の基板が前記第1の基板であってもよい。
前記基板は、3つ以上重なるように配置され、
外側に位置する2つの基板の一方は、前記第1の基板であり、他方は、前記第2の基板であり、
内側に位置する少なくとも1つの前記基板は、前記屈曲部及び前記平坦部を有して、両隣の前記基板のうち一方の前記基板に対して前記第1の基板であり、両隣の前記基板のうち他方の前記基板に対して前記第2の基板であってもよい。
前記2つの基板のうち第1の前記基板に形成された第1の前記配線パターンは、前記第1の基板の表面から突出する屈曲部を有し、
前記屈曲部を、前記2つの基板のうち第2の前記基板に形成された第2の前記配線パターンの平坦部に電気的に接続する。
前記複数の基板を、それぞれの前記基板の外形を基準として、位置合わせしてもよい。
前記複数の基板を、それぞれの前記基板に形成された穴を基準として、位置合わせしてもよい。
前記屈曲部に対して押圧力及び熱のうち少なくとも一方を加えて、前記屈曲部と前記平坦部とを電気的に接続してもよい。
2つ以上の前記基板に形成された前記配線パターンに前記屈曲部が形成され、
前記2つ以上の前記基板に形成された前記屈曲部と前記平坦部とを一括して電気的に接続してもよい。
図1は、本発明を適用した第1の実施の形態に係る半導体装置を示す図である。半導体装置は、第1及び第2の基板10、20を有する。なお、3つ以上の基板を有する半導体装置においては、任意の2つの基板が、第1及び第2の基板10、20である。あるいは、第1及び第2の基板10、20は、間を飛ばさずに並んだ隣同士の2つの基板であってもよい。
図8は、本発明を適用した第2の実施の形態に係る半導体装置を説明する図である。
図9は、本発明を適用した第3の実施の形態に係る半導体装置を説明する図である。本実施の形態は、以下の点で第2の実施の形態と異なる。
図10は、本発明を適用した第4の実施の形態に係る半導体装置を説明する図である。本実施の形態は、外部端子について第1の実施の形態と異なる。
図11は、本発明を適用した第5の実施の形態に係る半導体装置を説明する図である。本実施の形態に係る半導体装置は、第1及び第2の基板10、20のうちの一方(図11では第1の基板10)に半導体チップ30が実装されていない点で、第1の実施の形態で説明した半導体装置と異なる。
図12は、本発明を適用した第6の実施の形態に係る半導体装置を説明する図である。
図13は、本発明を適用した第7の実施の形態に係る半導体装置を説明する図である。
図14は、本発明を適用した第8の実施の形態に係る半導体装置を説明する図である。本実施の形態に係る半導体装置は、3つの基板250、260、270を有しているが、3つを超える基板を有していてもよい。3つを超える基板を有する場合、3つの基板とは、3つを超える基板のうち任意の3つの基板をいうが、間を飛ばさずに並んだ3つの基板であってもよい。
図15は、本発明を適用した第9の実施の形態に係る半導体装置を説明する図である。本実施の形態に係る半導体装置は、3つの基板310、320、330を有しているが、3つを超える基板を有していてもよい。3つを超える基板を有する場合、3つの基板とは、3つを超える基板のうち任意の3つの基板をいうが、間を飛ばさずに並んだ3つの基板であってもよい。
図16は、本発明を適用した第10の実施の形態に係る半導体装置を説明する図である。本実施の形態に係る半導体装置は、3つの基板340、350、360を有しているが、3つを超える基板を有していてもよい。
図17には、上述した実施の形態に係る方法によって製造された半導体装置1を実装した回路基板1000が示されている。回路基板1000には、例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板1000には、例えば銅からなる配線パターンが所望の回路となるように形成されている。そして、配線パターンと半導体装置1の外部端子とを機械的に接続することでそれらの電気的導通が図られる。そして、半導体装置1又は回路基板1000を備える電子機器として、図18にはノート型パーソナルコンピュータ2000が示され、図19には携帯電話3000が示されている。
Claims (20)
- 配線パターンが形成されており、重なるように配置された複数の基板と、
少なくともいずれか1つの前記基板に搭載された半導体チップと、
を有し、
2つの前記基板のうち第1の前記基板に形成された第1の前記配線パターンは、前記第1の基板の表面から突出する屈曲部を有し、
前記屈曲部は、前記2つの基板のうち第2の前記基板に形成された第2の前記配線パターンの平坦部に電気的に接続されてなり、
前記第1の基板には、第1の貫通穴が形成されてなり、
前記屈曲部は、前記第1の貫通穴に入り込み、前記第1の基板における前記第1の配線パターンが形成された面とは反対側の面から突出してなり、
前記屈曲部の凹部内には樹脂が設けられている半導体装置。 - 配線パターンが形成されており、重なるように配置された複数の基板と、
少なくともいずれか1つの前記基板に搭載された半導体チップと、
を有し、
2つの前記基板のうち第1の前記基板に形成された第1の前記配線パターンは、前記第1の基板の表面から突出する屈曲部を有し、
前記屈曲部は、前記2つの基板のうち第2の前記基板に形成された第2の前記配線パターンの平坦部に電気的に接続されてなり、
前記第1の基板には、第1の貫通穴が形成されてなり、
前記屈曲部は、前記第1の貫通穴上で、前記第1の基板における前記第1の配線パターンが形成された面から突出してなり、
前記屈曲部の凹部内には樹脂が設けられている半導体装置。 - 請求項1または2に記載の半導体装置において、
前記第1の貫通穴の内側に、複数の前記屈曲部が形成されてなる半導体装置。 - 請求項1または2に記載の半導体装置において、
前記第1の基板には、複数の前記第1の貫通穴が形成され、
前記第1の配線パターンには、複数の前記屈曲部が形成され、
1つの前記第1の貫通穴と重なるように、1つの前記屈曲部が形成されてなる半導体装置。 - 請求項1から請求項4のいずれかに記載の半導体装置において、
前記第2の配線パターンは、前記第2の基板における前記第1の基板側の面に形成されてなる半導体装置。 - 請求項1から請求項4のいずれかに記載の半導体装置において、
前記第2の配線パターンは、前記第2の基板における前記第1の基板とは反対側の面に形成され、
前記第2の基板は、前記第2の配線パターンの少なくとも一部と重なるように形成された第2の貫通穴を有し、
前記屈曲部の少なくとも一部は、前記屈曲部に入り込み、
前記第2の基板に形成された前記第2の貫通穴を介して、前記屈曲部と前記第2の配線パターンとが電気的に接続されてなる半導体装置。 - 請求項1から請求項4のいずれかに記載の半導体装置において、
前記第1及び第2の基板の間に、前記半導体チップが配置され、
前記屈曲部は、前記半導体チップの側に突出し、かつ、前記半導体チップよりも高く形成されてなる半導体装置。 - 請求項1から請求項4のいずれかに記載の半導体装置において、
前記第1及び第2の基板のそれぞれに、前記半導体チップが配置されてなる半導体装置。 - 請求項1から請求項4のいずれかに記載の半導体装置において、
前記第1及び第2の基板のいずれか一方のみに、前記半導体チップが配置されてなる半導体装置。 - 請求項1から請求項4のいずれかに記載の半導体装置において、
前記基板は、3つ以上重なるように配置され、
3つの前記基板のうち、中央の基板は、前記第1の基板であって、両面のそれぞれから突出して前記屈曲部が形成され、
3つの前記基板のうち、両側の基板が前記第2の基板である半導体装置。 - 請求項1から請求項4のいずれかに記載の半導体装置において、
前記基板は、3つ以上重なるように配置され、
3つの前記基板のうち、中央の基板が前記第2の基板であり、両側の基板が前記第1の基板である半導体装置。 - 請求項1から請求項4のいずれかに記載の半導体装置において、
前記基板は、3つ以上重なるように配置され、
外側に位置する2つの基板の一方は、前記第1の基板であり、他方は、前記第2の基板であり、
内側に位置する少なくとも1つの前記基板は、前記屈曲部及び前記平坦部を有して、両隣の前記基板のうち一方の前記基板に対して前記第1の基板であり、両隣の前記基板のうち他方の前記基板に対して前記第2の基板である半導体装置。 - 請求項1から請求項4のいずれかに記載の半導体装置が実装された回路基板。
- 請求項1から請求項4のいずれかに記載の半導体装置を有する電子機器。
- 配線パターンが形成された複数の基板のうち、少なくとも1つの前記基板に半導体チップを搭載し、前記複数の基板を重なるように配置し、2つの前記基板を電気的に接続することを含み、
前記第1の基板には、第1の貫通穴が形成されてなり、
前記2つの基板のうち第1の前記基板に形成された第1の前記配線パターンは、前記第1の基板の表面から突出する屈曲部を有し、前記屈曲部は、前記第1の貫通穴に入り込み、前記第1の基板における前記第1の配線パターンが形成された面とは反対側の面から突出し、前記屈曲部の凹部内には樹脂が設けられており、
前記屈曲部を、前記2つの基板のうち第2の前記基板に形成された第2の前記配線パターンの平坦部に電気的に接続する半導体装置の製造方法。 - 配線パターンが形成された複数の基板のうち、少なくとも1つの前記基板に半導体チップを搭載し、前記複数の基板を重なるように配置し、2つの前記基板を電気的に接続することを含み、
前記第1の基板には、第1の貫通穴が形成されてなり、
前記2つの基板のうち第1の前記基板に形成された第1の前記配線パターンは、前記第1の基板の表面から突出する屈曲部を有し、前記屈曲部は、前記第1の貫通穴上で、前記第1の基板における前記第1の配線パターンが形成された面から突出し、前記屈曲部の凹部内には樹脂が設けられており、
前記屈曲部を、前記2つの基板のうち第2の前記基板に形成された第2の前記配線パターンの平坦部に電気的に接続する半導体装置の製造方法。 - 請求項15または16に記載の半導体装置の製造方法において、
前記複数の基板を、それぞれの前記基板の外形を基準として、位置合わせする半導体装置の製造方法。 - 請求項15または16に記載の半導体装置の製造方法において、
前記複数の基板を、それぞれの前記基板に形成された穴を基準として、位置合わせする半導体装置の製造方法。 - 請求項15から請求項18のいずれかに記載の半導体装置の製造方法において、
前記屈曲部に対して押圧力及び熱のうち少なくとも一方を加えて、前記屈曲部と前記平坦部とを電気的に接続する半導体装置の製造方法。 - 請求項19記載の半導体装置の製造方法において、
2つ以上の前記基板に形成された前記配線パターンに前記屈曲部が形成され、
前記2つ以上の前記基板に形成された前記屈曲部と前記平坦部とを一括して電気的に接続する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007093068A JP4562006B2 (ja) | 1999-07-22 | 2007-03-30 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20790599 | 1999-07-22 | ||
JP2007093068A JP4562006B2 (ja) | 1999-07-22 | 2007-03-30 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001512637A Division JP4051531B2 (ja) | 1999-07-22 | 2000-07-21 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007214583A JP2007214583A (ja) | 2007-08-23 |
JP2007214583A5 JP2007214583A5 (ja) | 2007-10-04 |
JP4562006B2 true JP4562006B2 (ja) | 2010-10-13 |
Family
ID=38492680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007093068A Expired - Fee Related JP4562006B2 (ja) | 1999-07-22 | 2007-03-30 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4562006B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6773008B2 (ja) * | 2017-11-15 | 2020-10-21 | オムロン株式会社 | 静電容量式圧力センサ |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62117391A (ja) * | 1985-11-18 | 1987-05-28 | ブラザー工業株式会社 | 回路基板の接続方法 |
JPH02198148A (ja) * | 1989-01-27 | 1990-08-06 | Hitachi Ltd | 半導体装置及びその製造方法 |
JPH08222691A (ja) * | 1995-02-14 | 1996-08-30 | Fujitsu Ltd | 半導体装置 |
JPH1167963A (ja) * | 1997-08-26 | 1999-03-09 | Matsushita Electric Works Ltd | 半導体装置 |
-
2007
- 2007-03-30 JP JP2007093068A patent/JP4562006B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62117391A (ja) * | 1985-11-18 | 1987-05-28 | ブラザー工業株式会社 | 回路基板の接続方法 |
JPH02198148A (ja) * | 1989-01-27 | 1990-08-06 | Hitachi Ltd | 半導体装置及びその製造方法 |
JPH08222691A (ja) * | 1995-02-14 | 1996-08-30 | Fujitsu Ltd | 半導体装置 |
JPH1167963A (ja) * | 1997-08-26 | 1999-03-09 | Matsushita Electric Works Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2007214583A (ja) | 2007-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4051531B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
KR100459971B1 (ko) | 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기 | |
JP4662079B2 (ja) | 配線基板の製造方法及び電子部品の製造方法 | |
US7009293B2 (en) | Interconnect substrate, semiconductor device, methods of fabricating, inspecting, and mounting the semiconductor device, circuit board, and electronic instrument | |
JP4019251B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4102969B2 (ja) | 半導体装置 | |
WO2000014802A1 (fr) | Dispositif a semi-conducteur et son procede de fabrication, carte de circuit imprime, dispositif electronique | |
WO2001026147A1 (fr) | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique | |
US6410366B1 (en) | Semiconductor device and manufacturing method thereof, circuit board and electronic equipment | |
JP4123321B2 (ja) | 配線基板の接合方法 | |
JP4562006B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2001250907A (ja) | 半導体装置及びその製造方法 | |
JP3332555B2 (ja) | 半導体装置およびその製造方法 | |
JP2004087936A (ja) | 半導体装置及び半導体装置の製造方法並びに電子機器 | |
JP3879803B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2008311347A (ja) | 半導体モジュール及びその製造方法 | |
JP2001068620A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2001035997A (ja) | 半導体装置及びその製造方法 | |
JP2001085592A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2001060656A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2000243894A (ja) | 半導体モジュール及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070717 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070717 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080702 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100421 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100707 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100720 |
|
LAPS | Cancellation because of no payment of annual fees |