JP4051531B2 - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP4051531B2 JP4051531B2 JP2001512637A JP2001512637A JP4051531B2 JP 4051531 B2 JP4051531 B2 JP 4051531B2 JP 2001512637 A JP2001512637 A JP 2001512637A JP 2001512637 A JP2001512637 A JP 2001512637A JP 4051531 B2 JP4051531 B2 JP 4051531B2
- Authority
- JP
- Japan
- Prior art keywords
- substrates
- substrate
- bent portion
- wiring pattern
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06579—TAB carriers; beam leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
- H01L2225/06586—Housing with external bump or bump-like connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Combinations Of Printed Boards (AREA)
- Wire Bonding (AREA)
Description
［技術分野］
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
［背景技術］
従来、半導体装置として、配線パターンが形成された基板（インターポーザ）を有し、インターポーザに半導体チップが搭載されたものが知られている。半導体装置の小型化及び多ピン化にともなって、配線パターンの微細化が要求されるが、１枚のインターポーザに形成された配線パターンの微細化には限界がある。また、多層基板は高価である。
そこで、複数のインターポーザを使用することで、多ピン化に対応することがある。例えば、片面又は両面に半導体チップが実装された複数のインターポーザが貼り合わされた構造を有するスタック型の半導体装置が開発されている。
公知の例として、特許第２８７０５３０号公報には、バンプによって、上下のインターポーザに形成された配線パターン同士を電気的に接続することが記載されている。しかし、これによれば、バンプの形成に時間とコストがかかるという問題がある。
本発明は、上記課題を解決するためになされたもので、簡単な構造で基板間が電気的に接続される半導体装置及びその製造方法、回路基板並びに電子機器を提供することを目的としている。
［発明の開示］
（１）本発明に係る半導体装置は、配線パターンが形成されており、重なるように配置された複数の基板と、
少なくともいずれか１つの前記基板に搭載された半導体チップと、
を有し、
２つの前記基板のうち第１の前記基板に形成された第１の前記配線パターンは、前記第１の基板の表面から突出する屈曲部を有し、
前記屈曲部は、前記２つの基板のうち第２の前記基板に形成された第２の前記配線パターンの平坦部に電気的に接続されてなる。
本発明によれば、屈曲部は、第１の配線パターンの一部が第１の基板の表面から突出して形成されたものであって、簡単な構造である。屈曲部によって２つの基板間の電気的な接続が図られているので、バンプを形成する必要がない。
（２）この半導体装置において、
前記第１の基板には、貫通穴が形成されてなり、
前記屈曲部は、前記貫通穴に入り込み、前記第１の基板における前記第１の配線パターンが形成された面とは反対側の面から突出していてもよい。
これによれば、第１の配線パターンは、第１の基板における屈曲部が突出する側の面とは反対側の面に形成されている。したがって、第１及び第２の配線パターンの間に、第１の基板が介在するので、両者のショートを防止することができる。
（３）この半導体装置において、
前記第１の基板には、貫通穴が形成されてなり、
前記屈曲部は、前記貫通穴上で、前記第１の基板における前記第１の配線パターンが形成された面から突出していてもよい。
これによれば、第１の基板における第１の配線パターンが形成された側で屈曲部が突出するので、屈曲部を第１の基板の表面から高く形成することができる。
（４）この半導体装置において、
前記貫通穴の内側に、複数の前記屈曲部が形成されていてもよい。
これによれば、複数の屈曲部に対して１つの貫通穴を形成すればよい。
（５）この半導体装置において、
前記第１の基板には、複数の前記貫通穴が形成され、
前記第１の配線パターンには、複数の前記屈曲部が形成され、
１つの前記貫通穴と重なるように、１つの前記屈曲部が形成されていてもよい。
これによれば、隣同士の屈曲部間には、第１の基板の材料が存在するので、屈曲部間のショートを防止することができる。
（６）この半導体装置において、
前記第２の配線パターンは、前記第２の基板における前記第１の基板側の面に形成されていてもよい。
これによれば、第２の配線パターンが第１の基板に近いので、低い屈曲部であっても、平坦部との電気的な接続が可能である。
（７）この半導体装置において、
前記第２の配線パターンは、前記第２の基板における前記第１の基板とは反対側の面に形成され、
前記第２の基板に形成された貫通穴を介して、前記屈曲部と前記第２の配線パターンとが電気的に接続されていてもよい。
これによれば、第１及び第２の配線パターンの間に第２の基板が介在するので、両者のショートが防止される。
（８）この半導体装置において、
前記第１及び第２の基板の間に、前記半導体チップが配置され、
前記屈曲部は、前記半導体チップの側に突出し、かつ、前記半導体チップよりも高く形成されていてもよい。
これによれば、半導体チップの存在に阻害されることなく、第１及び第２の基板間の電気的導通を確保することができる。また、屈曲部によって、第１及び第２の基板間に半導体チップの高さよりも大きな間隔を設けることができ、間隔保持のためのスペーサを別途設ける必要がない。
（９）この半導体装置において、
前記第１及び第２の基板のそれぞれに、前記半導体チップが配置されていてもよい。
これは、複数の半導体チップが積み重ねられたスタック型の半導体装置である。
（１０）この半導体装置において、
前記第１及び第２の基板のいずれか一方のみに、前記半導体チップが配置されていてもよい。
これによれば、第１及び第２の配線パターンによって、多層配線を構成することができる。
（１１）この半導体装置において、
前記基板は、３つ以上重なるように配置され、
３つの前記基板のうち、中央の基板は、前記第１の基板であって、両面のそれぞれから突出して前記屈曲部が形成され、
３つの前記基板のうち、両側の基板が前記第２の基板であってもよい。
これによれば、中央部の基板に形成された配線パターンの屈曲部が、両側の基板に形成された配線パターンの平坦部に電気的に接続される。
（１２）この半導体装置において、
前記基板は、３つ以上重なるように配置され、
３つの前記基板のうち、中央の基板が前記第２の基板であり、両側の基板が前記第１の基板であってもよい。
これによれば、中央部の基板に形成された配線パターンの平坦部に、両側の基板に形成された配線パターンの屈曲部が電気的に接続される。
（１３）この半導体装置において、
前記基板は、３つ以上重なるように配置され、
外側に位置する２つの基板の一方は、前記第１の基板であり、他方は、前記第２の基板であり、
内側に位置する少なくとも１つの前記基板は、前記屈曲部及び前記平坦部を有して、両隣の前記基板のうち一方の前記基板に対して前記第１の基板であり、両隣の前記基板のうち他方の前記基板に対して前記第２の基板であってもよい。
これによれば、内側に位置する基板は、第１及び第２の基板としての機能を兼ねる構成になっている。
（１４）本発明に係る回路基板は、上記半導体装置が実装されたものである。
（１５）本発明に係る電子機器は、半導体装置を有する。
（１６）本発明に係る半導体装置の製造方法は、配線パターンが形成された複数の基板のうち、少なくとも１つの前記基板に半導体チップを搭載し、前記複数の基板を重なるように配置し、２つの前記基板を電気的に接続することを含み、
前記２つの基板のうち第１の前記基板に形成された第１の前記配線パターンは、前記第１の基板の表面から突出する屈曲部を有し、
前記屈曲部を、前記２つの基板のうち第２の前記基板に形成された第２の前記配線パターンの平坦部に電気的に接続する。
本発明によれば、屈曲部は、第１の配線パターンの一部が第１の基板の表面から突出して形成されたものであって、簡単な構造である。屈曲部によって２つの基板間の電気的な接続を図るので、バンプを形成する必要がない。
（１７）この半導体装置の製造方法において、
前記複数の基板を、それぞれの前記基板の外形を基準として、位置合わせしてもよい。
（１８）この半導体装置の製造方法において、
前記複数の基板を、それぞれの前記基板に形成された穴を基準として、位置合わせしてもよい。
（１９）この半導体装置の製造方法において、
前記屈曲部に対して押圧力及び熱のうち少なくとも一方を加えて、前記屈曲部と前記平坦部とを電気的に接続してもよい。
（２０）この半導体装置の製造方法において、
２つ以上の前記基板に形成された前記配線パターンに前記屈曲部が形成され、
前記２つ以上の前記基板に形成された前記屈曲部と前記平坦部とを一括して電気的に接続してもよい。
これによれば、複数の屈曲部と複数の平坦部との電気的な接続を一括して行うので工程を短縮することができる。
［発明を実施するための最良の形態］
以下、本発明の実施の形態を、添付図面を参照して詳細に説明する。
（第１の実施の形態）
図１は、本発明を適用した第１の実施の形態に係る半導体装置を示す図である。半導体装置は、第１及び第２の基板１０、２０を有する。なお、３つ以上の基板を有する半導体装置においては、任意の２つの基板が、第１及び第２の基板１０、２０である。あるいは、第１及び第２の基板１０、２０は、間を飛ばさずに並んだ隣同士の２つの基板であってもよい。
第１及び第２の基板１０、２０のそれぞれには、配線パターン（本実施の形態では第１又は第２の配線パターン１２、２２）が形成されている。第１又は第２の配線パターン１２、２２が形成された状態で、第１又は第２の基板１０、２０を、配線基板と称することができる。
第１又は第２の基板１０、２０の材質は、有機系材料、無機系材料のいずれでも良い。有機系材料として、ポリイミド、ポリエステル、ポリサルフォン系樹脂などがあり、無機系材料として、シリコン、ガラス、セラミック、金属などがあり、有機系及び無機系の材料を組み合わせて使用してもよい。
第１又は第２の基板１０、２０として、ポリイミド樹脂からなるフレキシブル基板（例えばＴＡＢテープ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ Ｔａｐｅ）、セラミック基板、ガラス基板、ガラスエポキシ基板などが挙げられる。
本実施の形態では、第１又は第２の基板１０、２０には、少なくとも１つの（１つ又は複数の）貫通穴（あるいはビア又は開口部）１４、２４が形成されている。図２は、第１の基板１０を示す平面図である。貫通穴１４は、半導体チップ３０の搭載領域を避けて形成されている。１つの貫通穴１４は、図２に示すように複数の屈曲部１６が重なるような長穴であってもよいし、１つの屈曲部１６のみが重なる大きさであってもよい。
第２の基板２０に形成される貫通穴２４も、半導体チップ３０の搭載領域を避けて形成されている。また、１つの貫通穴２４が、複数の屈曲部１６の先端が入る長穴であってもよいし、１つの屈曲部１６の先端のみが入る大きさであってもよい。
第１又は第２の配線パターン１２、２２は、第１又は第２の基板１０、２０の一方の面に形成してもよいし、両面に形成してもよい。第１又は第２の配線パターン１２、２２は、半導体チップ３０の電極（パッド）や外部端子４０との接続のためにランドが形成されていてもよい。また、第１及び第２の配線パターン１２、２２は、電気的に接続する部分（例えばランド、屈曲部１６、平坦部２６）を除き、ソルダーレジストなどの保護膜で覆われていることが好ましい。
第１又は第２の配線パターン１２、２２は、接着剤（図示せず）を介して第１又は第２の基板１０、２０に貼り付けられて、３層基板を構成してもよい。この場合、第１又は第２の配線パターン１２、２２は、銅箔等の金属箔又は導電箔をエッチングして形成することが多い。銅箔等の金属箔又は導電箔は、予め第１又は第２の基板１０、２０に接着剤（図示しない）を介して接着される。
第１又は第２の配線パターン１２、２２を、複数層で構成してもよい。例えば、銅（Ｃｕ）、クローム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）のうち、いずれかの膜を積層した後、これをエッチングして第１又は第２の配線パターン１２、２２を形成してもよい。エッチングにはフォトリソグラフィを適用してもよい。
あるいは、第１又は第２の配線パターン１２、２２を、接着剤なしで第１又は第２の基板１０に形成して２層基板を構成してもよい。２層基板では、スパッタリングなどで薄い膜を形成し、メッキを施して、第１又は第２の配線パターン１２、２２を形成する。アディティブ法で第１又は第２の配線パターン１２、２２を形成してもよい。２層基板であっても、第１又は第２の配線パターン１２、２２は、塑性加工が可能な程度の厚みを有する。
第１又は第２の配線パターン１２、２２が形成された第１又は第２の基板１０、２０（配線基板）として、絶縁樹脂と配線パターンが積層して構成されるビルドアップ配線板や、複数の基板が積層されてなる多層基板や、両面基板などを用いてもよい。
配線パターン１２には、少なくとも１つの（１つ又は複数の）屈曲部１６が形成されている。配線パターン１２におけるライン状の部分（配線）が屈曲して、屈曲部１６が形成されている。屈曲部１６は、第１の基板１０の表面から突出している。屈曲部１６の先端部は、図１に示すように丸く屈曲している。屈曲部１６は、第１の配線パターン１２の一部を塑性変形して形成されてなる。第１の配線パターン１２が可撓性を有していれば、屈曲部１６も可撓性を有する。
変形例として、図３に示す屈曲部５６は、ほぼ平坦な頂部を有する。屈曲部５６によれば、平坦な頂部によって、他の配線パターン（具体的には第２の配線パターン２２）との接触面積が大きくなり、電気的導通をより確実に確保することができる。本実施の形態で説明する内容は、この変形例にも適用できる。
図１に示す屈曲部１６の凸面、つまり第２の配線パターン２２と接続される面には、電気的導通の確保をより確実にするためにメッキが施されていることが好ましい。例えば、スズやハンダのメッキを適用してもよく、酸化されにくい金メッキを適用してもよい。
屈曲部１６は、貫通穴１４と重なるように形成されている。また、１つの貫通穴１４と重なるように、複数の屈曲部１６が形成されている。本実施の形態では、屈曲部１６は、貫通穴１４に入り込まない。詳しくは、屈曲部１６は、貫通穴１４上で、第１の基板１０における第１の配線パターン１２が形成された面から突出する。
変形例として、図４に示す屈曲部６６は、第１の基板６０に形成された貫通穴６４に入り込んでいる。詳しくは、屈曲部６６は、第１の基板６０における第１の配線パターン６２が形成された面とは反対側の面から突出する。また、１つの屈曲部６６と１つの貫通穴６４とが重なるように形成されている。屈曲部６６は、ドーム状をなしている。屈曲部６６は、第１の配線パターン６２における貫通穴６４を塞ぐ部分（貫通穴６４よりも大きい部分）を塑性変形させて形成する。形成工程において、電気的な導通を妨げない範囲であれば、屈曲部６６に破断（亀裂）が生じてもよい。本実施の形態で説明する内容は、この変形例にも適用できる。
なお、第１の基板６０と第１の配線パターン６２との間に接着剤が介在している場合、屈曲部６６を形成するときに、貫通穴６４と屈曲部６６との間に接着剤が介在する場合がある。これによれば、屈曲部６６に加えられた熱ストレスを、接着剤が吸収することができる。
図１に示すように、屈曲部１６が突出する側に半導体チップ３０が配置される場合には、屈曲部１６を、半導体チップよりも高く形成する。詳しくは、屈曲部１６を、その先端が、半導体チップ３０における第１の基板１０とは反対側の面を超えて、第２の配線パターン２２に接触するように形成する。
第２の配線パターン２２は、少なくとも１つの（１つ又は複数の）平坦部２６を有する。言い換えると、第２の配線パターン２２は、平坦部２６以外の部分において、屈曲部（上述した屈曲部１６と同じ内容）が形成されていてもよい。平坦部２６は、貫通穴２４と重なるように形成されている。したがって、貫通穴２４を介して、平坦部２６に対する電気的な接続が可能になっている。
ここで、平坦部２６は、屈曲部１６の先端面は接触するが側面が接触しないように平坦な面を有していればよい。したがって、平坦部２６は、屈曲部１６に対向する方向に屈曲していてもよい。あるいは、平坦部２６は、メッキやハーフエッチング等によって、第２の配線パターン２２に形成されたバンプ（突起部）であってもよい。平坦部２６が屈曲部１６の方向に突出していれば、屈曲部１６の屈曲量を減らし、その形成時にクラックの発生を防止することができる。この場合、第１及び第２の配線パターン１２、２２を電気的に接続する部分は、バンプ（平坦部２６）を含むが、屈曲部１６も含んでいる。したがって、この例であっても、バンプのみで電気的に接続する従来技術とは異なる。
第１及び第２の基板１０、２０は、重なるように配置されている。第１及び第２の基板１０、２０は、少なくとも一部において重なっていればよい。第１及び第２の基板１０、２０は、同じ大きさ及び形状であれば、全体的に重なっていてもよい。
本実施の形態では、第２の配線パターン２２が、第２の基板２０における第１の基板１０とは反対側の面に位置する。貫通穴２４を介して、第１の配線パターン１２に形成された屈曲部１６が、第２の配線パターン２２の平坦部２６に電気的に接続されている。
電気的接続のために、屈曲部１６及び平坦部２６の表面に形成された金属（例えばメッキによって形成される）を接合してもよい。具体的には、Ａｕ−Ａｕ、Ａｕ−Ｓｎ、ハンダなどによる金属接合がある。金属接合は、シングルポイントボンディングを適用してもよく、超音波、熱又は圧力を加えて材料を拡散させて行ってもよい。さらに、カシメなどによる機械的な圧接を適用してもよい。
または、ハンダ付け等のロウ付けによって、あるいは、導電ペースト（銀ペーストを含有する樹脂など）又は導電性接着剤等を使用して、屈曲部１６と平坦部２６とを電気的に接続してもよい。
あるいは、屈曲部１６と平坦部２６との電気的な接続に、異方性導電接着材料を使用してもよい。異方性導電接着材料は、圧力がかかった方向にのみ導電性を発揮する接着材料であり、接着剤としての樹脂中にＡｌなどの金属粒子あるいは金属コートを施した樹脂粒子を拡散混合したものである。シート状に形成されて接着箇所に貼り付けて使用する異方性導電膜（ＡＣＦ）と、ペースト状をなして接着箇所に塗りつけて使用する異方性導電接着剤（ＡＣＰ）とがある。
あるいは、導電粒子を混合していない接着剤を用いてもよい。例えば、絶縁樹脂の収縮力によって、屈曲部１６と平坦部２６とを接合してもよい。この場合、導電粒子を混合していない接着剤の方がより安価なので、半導体装置製造の低コスト化を図ることができる。
屈曲部１６と平坦部２６との電気的接続に使用される材料は、半導体チップと配線パターンとの電気的な接続に用いられるものと同じものでもよい。
本実施の形態によれば、第１及び第２の配線パターン１２、２２を電気的に接続することが可能となる。屈曲部１６が撓みやすい場合には、屈曲部１６が応力を吸収し、電気的な接続部分に破断が生じることを抑制することができる。
本実施の形態では、第１及び第２の基板１０、２０のそれぞれに半導体チップ３０が搭載されている。第１の基板１０には、第２の基板２０側の面に第１の配線パターン１２が形成されており、この面に半導体チップ３０が搭載されている。すなわち、半導体チップ３０は、第１及び第２の基板１０、２０の間に配置されている。第２の基板２０には、第１の基板１０とは反対側の面に第２の配線パターン２２が形成されており、この面に半導体チップ３０が搭載されている。
あるいは、第１又は第２の基板１０、２０における第１又は第２の配線パターン１２、２２が形成された面とは反対側の面に半導体チップ３０を搭載してもよい。その場合、第１又は第２の基板１０、２０の両面間の電気的接続部（スルーホール又はビアホール等）を介して、半導体チップ３０と第１又は第２の配線パターン１２、２２との電気的な接続を図る。
なお、本発明に係る半導体装置は、複数の基板を有し、いずれか１つの基板に半導体チップが搭載されている。したがって、第１及び第２の基板のうち一方のみに半導体チップが搭載されていてもよいし、第１及び第２の基板以外の基板に半導体チップが搭載されていてもよい。
本実施の形態では、実装の方式としてフェースダウン実装方式が適用されている。フェースダウン実装方式において、半導体チップ３０のバンプと、配線パターン（例えば第１又は第２の配線パターン１２、２２）との電気的な接続には、上述した屈曲部１６と平坦部２６との電気的な接続方法を適用することができる。
半導体チップ３０と基板（例えば第１又は第２の基板１０、２０）との間には樹脂（アンダーフィル）が設けられてもよい。異方性導電材料が使用された場合には、異方性導電材料が封止樹脂を兼ねる。
また、フェースダウン実装の他に、ワイヤーボンディングを用いたフェースアップ型の実装や、フィンガー（インナーリード）を用いたＴＡＢ実装方式を適用してもよい。また、１つの基板（例えば第１又は第２の基板１０、２０）に、複数の半導体チップ３０を搭載してもよい。
第１及び第２の基板１０、２０に搭載された半導体チップ３０は、同じものであってもよい。屈曲部１６と平坦部２６とが電気的に接続されているので、２つの半導体チップ３０における同じ位置の電極（パッド）と、１つの外部端子とを電気的に接続することができる。そして、半導体チップ３０がメモリであるときに、１つの外部端子から、それぞれのメモリの同じアドレスのメモリセルに、情報の読み出し又は書き込みを行うことができる。なお、２つの半導体チップ３０のそれぞれのチップセレクト端子を、異なる外部端子に電気的に接続しておくことで、チップセレクトがなされる。あるいは、２つの半導体チップ３０における同じ位置の電極（パッド）を、異なる外部端子４０に電気的に接続してもよい。この場合、屈曲部１６が、第１の基板１０に搭載された半導体チップ３０に電気的に接続されないように、第１の配線パターン１２が形成される。異なる外部端子４０から信号を入力することで、チップセレクトがなされる。
本実施の形態に係る半導体装置は、複数の外部端子４０を有する。外部端子４０は、複数の基板のうち外側に位置する基板、例えば第１及び第２の基板１０、２０の少なくともいずれか一方（両方であってもよい）に設けられている。
本実施の形態では、第１の基板１０に外部端子４０が設けられている。外部端子４０は、第１の配線パターン１２に電気的に接続されている。詳しくは、第１の基板１０に貫通穴が形成され、貫通穴を介して第１の配線パターン１２上に外部端子４０が設けられている。外部端子４０は、ハンダ等で形成される。貫通穴に充填されたハンダを溶融させて表面張力でボールを形成してもよいし、貫通穴に設けられた導電材料にハンダボールを載せてもよい。貫通穴の内面をメッキしてスルーホールを形成してもよい。変形例として、スルーホールなどで第１の基板１０の両面を電気的に接続し、第１の基板１０における第１の配線パターン１２とは反対側の面に、配線を形成し、その配線上に外部端子を設けてもよい。
あるいは、半導体装置をマザーボードに実装するときに、マザーボード側に塗布されるハンダクリームを利用し、その溶融時の表面張力で第１の配線パターン１２（例えばそのランド）に外部端子を形成してもよい。この半導体装置は、いわゆるランドグリッドアレイ型の半導体装置である。
あるいは、第１の基板１０の一部を第２の基板２０から延出させて、延出した部分に外部端子を形成してもよい。その場合、第１の配線パターン１２の一部が外部端子であってもよい。あるいは、外部端子となるコネクタを第１の基板１０上に実装してもよい。
本実施の形態によれば、屈曲部１６は、第１の配線パターン１２の一部が第１の基板１０の表面から突出して形成されたものであって、簡単な構造である。屈曲部１６によって、第１及び第２の基板１０、２０間の電気的な接続が図られているので、バンプを形成する必要がない。
本実施の形態に係る半導体装置は、上述したように構成されており、以下その製造方法について説明する。
本実施の形態では、複数の基板（例えば第１又は第２の配線パターン１２、２２が形成された第１及び第２の基板１０、２０）を用意する。少なくとも１つの基板（例えば第１及び第２の基板１０、２０）に半導体チップ３０を搭載する。また、第１及び第２の基板１０、２０を重なるように配置し、隣同士の第１及び第２の基板１０、２０を電気的に接続する。なお、半導体チップ３０を搭載する工程は、第１及び第２の基板１０、２０を電気的に接続する工程の前に行ってもよいし、その後に行ってもよいし、それと同時に行ってもよい。
第１及び第２の基板１０、２０の電気的接続は、すなわち、それぞれに形成された第１及び第２の配線パターン１２、２２の電気的接続である。第１の配線パターン１２に形成された屈曲部１６は、第２の配線パターン２２の平坦部２６に電気的に接続される。
屈曲部１６の形成方法について、図５を参照して説明する。屈曲部１６は、第１の配線パターン１２を塑性変形させることにより形成する。例えば、第１の基板１０を、屈曲部１６の凹面の反転形状をなす凸部５１を有する型（例えば金型）５０と、屈曲部１６の凸面の反転形状をなす凹部５３を有する型（例えば金型）５２との間に位置させる。なお、凸部５１は、貫通穴１４を貫通する大きさに形成されている。次に、型５０、５２によって、第１の配線パターン１２をプレスして、屈曲部１６を形成する。
屈曲部１６は、第１の基板１０を形成する段階（実装工程より前の段階）で形成されていてもよいし、第１及び第２の配線パターン１２、２２を接続するとき、同時に形成してもよい。この場合、屈曲部１６を形成しながら、最終的に屈曲部１６と平坦部２６とが接合される。
図６は、複数の基板を重なるように配置する工程を説明する図である。本実施の形態では、複数の基板を重なるように配置するので基板の位置合わせが必要である。そこで、複数の基板（例えば第１及び第２の基板１０、２０）を、その外形を基準として位置合わせしてもよい。
例えば、図６に示すように、凹部が形成された容器７０を使用する。容器７０に形成された凹部は、第１及び第２の基板１０、２０の外形に対応している。詳しくは、第１及び第２の基板１０、２０が、同じ外形で形成されており、全体的に重なるように配置される場合には、凹部の内側面は直立した面になっている。したがって、凹部内に第１及び第２の基板１０、２０を投入すれば、これらの外形を基準として相互の位置決めがなされる。そして、屈曲部１６及び平坦部２６も、第１及び第２の基板１０、２０の外形に対して正確な位置に形成されていれば正確に位置決めされる。なお、第１及び第２の基板１０、２０の外形の一部を基準として位置決めしてもよい。例えば、第１及び第２の基板１０、２０の４つの角部を基準として、その位置決めをしてもよい。
変形例として、図７に示すように、第１及び第２の基板８０、９０に貫通穴８４を形成し、貫通穴８４を基準として、その位置決めをしてもよい。例えば、貫通穴８４にピン８６を挿入してもよい。
図６に示すように、屈曲部１６と平坦部２６との接合には、ツール７２を使用してもよい。例えば、ツール７２によって屈曲部１６に対して押圧力及び熱のうち少なくとも一方を加える。複数の屈曲部１６と複数の平坦部２６とを同時に接合してもよい。また、重ねられる３つ以上の基板のうち、２つ以上の基板に形成された配線パターンが屈曲部を有する場合、これらの平坦部に対する接合を同時に行ってもよい。こうして、屈曲部１６と平坦部２６とを接合する。
屈曲部１６と平坦部２６とを接合するには、上述した材料（例えば接着剤など）を、予め、屈曲部１６及び平坦部２６の少なくとも一方に設けておいてもよい。熱硬化性の接着剤を使用したときには、加熱することで、接着剤の接着能が発揮される。半導体チップ３０のボンディングにおいて接着剤等を設ける工程と、屈曲部１６と平坦部２６との接合のために接着剤等を設ける工程と、同時に行えば工程を簡略化することができる。
屈曲部１６と平坦部２６との接合は、（１）ハンダを含むろう材による接合、（２）超音波振動の印加及び加熱による洗浄表面同士の固体拡散接合（金属接合）、（３）機械的なカシメによる接合、（４）導電性ペーストなどによる接着導電接合などであってもよい。どの方式であっても、屈曲部１６と平坦部２６とを１つずつ接合してもよいし、複数ずつ接合してもよいし、全て同時に接合しても良い。半導体チップ３０と配線パターンとの電気的接続と同一の手法を用いれば、それらの準備工程は簡略化される。
本実施の形態によれば、屈曲部１６は、第１の配線パターン１６の一部を屈曲させて形成するので、簡単に形成可能である。屈曲部１６によって第１及び第２の基板１０、２０間の電気的な接続を図るので、バンプを形成する必要がない。
（第２の実施の形態）
図８は、本発明を適用した第２の実施の形態に係る半導体装置を説明する図である。
本実施の形態では、屈曲部１１６は、第１の基板１１０における第１の配線パターン１１２が形成された面とは反対側の面から突出する。また、屈曲部１１６は、第１の基板１１０に形成された貫通穴１１４に入り込んでいる。
屈曲部１１６の凹部側には、樹脂１１８を付着させて設けてもよい。樹脂１１８によって、屈曲部１１６を補強し、応力によって屈曲部１１６が過剰に撓んで変形することを防止し、屈曲部１１６に加えられた応力を吸収することができる。樹脂１１８によって、屈曲部１１６に亀裂が生じていても、屈曲部１１６の破壊を防止することができる。樹脂１１８は、屈曲部１１６の凹部側の全体に充填されていることが好ましい。
樹脂１１８は、応力を吸収する程度に変形するが、一定の形状を維持できる性質であることが好ましい。また、樹脂１１８は、柔軟性に富み、耐熱性にも富むことが好ましい。柔軟性に富む樹脂を使用すると、外部からの応力や熱応力などを樹脂に吸収する上で有利である。
樹脂１１８として、例えば、ポリイミド樹脂等を使用してもよく、中でもヤング率が低いもの（例えばオレフィン系のポリイミド樹脂や、ポリイミド樹脂以外としてはダウケミカル社製のＢＣＢ等）を用いることが好ましい。特にヤング率が３００ｋｇ／ｍｍ２以下程度であることが好ましい。あるいは、樹脂１１８として、例えばシリコーン変性ポリイミド樹脂、エポキシ樹脂やシリコーン変性エポキシ樹脂等を用いてもよい。
本実施の形態でも、第１及び第２の基板１１０、１２０が重なるように配置されている。第１の配線パターン１１２は、第１の基板１１０における第２の基板１２０とは反対側の面に位置する。第２の配線パターン１２２は、第２の基板１２０における第１の基板１１０側の面に位置する。第１の基板１１０に形成された貫通穴１１４を介して突出する屈曲部１１６が、平坦部１２６に電気的に接続されている。
本実施の形態では、第１及び第２の基板１１０、１２０のそれぞれに半導体チップ３０が搭載されている。第１の基板１１０には、第２の基板１２０とは反対側の面に第１の配線パターン１１２が形成されており、この面に半導体チップ３０が搭載されている。第２の基板１２０には、第１の基板１１０側の面に第２の配線パターン１２２が形成されており、この面に半導体チップ３０が搭載されている。すなわち、半導体チップ３０は、第１及び第２の基板１１０、１２０の間に配置されている。
外部端子４０は、第２の基板１２０に設けられている。詳しくは、第１の実施の形態で説明した外部端子４０と同じ内容を、本実施の形態にも適用できる。
本実施の形態には、上記第１の実施の形態及びその変形例で説明した内容を適用することができる。本実施の形態でも、第１の実施の形態で説明した効果を達成することができる。
（第３の実施の形態）
図９は、本発明を適用した第３の実施の形態に係る半導体装置を説明する図である。本実施の形態は、以下の点で第２の実施の形態と異なる。
第１及び第２の基板１３０、１４０には、大きさの異なる半導体チップ１５０、１５２が実装されている。また、外部端子１６０が、配線パターンを屈曲させて形成されている。例えば、第２の配線パターン１４２を屈曲させて外部端子１６０が形成されている。外部端子１６０には、第１の実施の形態で説明した屈曲部１６の内容を適用することができる。
その他の点で、本実施の形態には、第１の実施の形態及びその変形例並びに第２の実施の形態で説明した内容を適用することができる。本実施の形態でも、第１の実施の形態で説明した効果を達成することができる。
（第４の実施の形態）
図１０は、本発明を適用した第４の実施の形態に係る半導体装置を説明する図である。本実施の形態は、外部端子について第１の実施の形態と異なる。
すなわち、本実施の形態では、第２の基板１７０に外部端子１８０が設けられている。外部端子１８０は、第２の配線パターン１７２を屈曲させて形成されている。外部端子１８０には、第１の実施の形態で説明した屈曲部１６の内容を適用することができる。これ以外の点については、図１０では、図１に示す半導体装置を上下逆に示してある。
その他の点で、本実施の形態には、第１の実施の形態及びその変形例で説明した内容を適用することができる。本実施の形態でも、第１の実施の形態で説明した効果を達成することができる。
（第５の実施の形態）
図１１は、本発明を適用した第５の実施の形態に係る半導体装置を説明する図である。本実施の形態に係る半導体装置は、第１及び第２の基板１０、２０のうちの一方（図１１では第１の基板１０）に半導体チップ３０が実装されていない点で、第１の実施の形態で説明した半導体装置と異なる。
この場合、第１の基板１０に形成された第１の配線パターン１２（あるいは変形例として第２の基板２０に形成された第２の配線パターン２２）によって、多層配線と同様の構造が得られる。これにより、高価なジャンパー構造を有する多層基板や、ビルドアップ基板を使用する必要がなくなる。本実施の形態の内容は、他の実施の形態にも適用することができる。本実施の形態でも、第１の実施の形態で説明した効果を達成することができる。
（第６の実施の形態）
図１２は、本発明を適用した第６の実施の形態に係る半導体装置を説明する図である。
本実施の形態では、第１の基板２１０は、間隔をあけて略同一平面上に配置された複数の基板２０２、２０４と、第１の配線パターン２１２とを有する。第１の配線パターン２１２のうち、基板２０２、２０４の間に掛け渡された部分（配線リード）の一部が変形して屈曲部２１６が形成されている。
第２の基板２２０は、間隔をあけて略同一平面上に配置された複数の基板２０６、２０８と、第２の配線パターン２２２とを有する。第２の配線パターン２２２の一部、例えば基板２０６、２０８の間に掛け渡された部分（配線リード）の少なくとも一部が平坦部２２６である。そして、屈曲部２１６と平坦部２２６とが接合されている。本実施の形態によれば、基板２０２、２０４又は基板２０６、２０８を接続する配線リードを、積層された第１及び第２の基板２１０、２２０間の電気的な接続に利用することができる。
その他の点で、本実施の形態には、上述した実施の形態及びその変形例で説明した内容を適用することができる。本実施の形態でも、第１の実施の形態で説明した効果を達成することができる。
（第７の実施の形態）
図１３は、本発明を適用した第７の実施の形態に係る半導体装置を説明する図である。
本実施の形態では、ポリイミド樹脂など柔軟な材料で形成された第１及び第２の基板２３０、２４０が屈曲して配置されている。第１の基板２３０に形成された貫通穴２３４から第１の配線パターン２３２の一部が貫通して屈曲部２３６が形成されている。屈曲部２３６は、第２の配線パターン２４２における貫通穴２４４から露出する部分（平坦部２４６）に接合されている。
その他の点で、本実施の形態には、上述した実施の形態及びその変形例で説明した内容を適用することができる。本実施の形態でも、第１の実施の形態で説明した効果を達成することができる。
（第８の実施の形態）
図１４は、本発明を適用した第８の実施の形態に係る半導体装置を説明する図である。本実施の形態に係る半導体装置は、３つの基板２５０、２６０、２７０を有しているが、３つを超える基板を有していてもよい。３つを超える基板を有する場合、３つの基板とは、３つを超える基板のうち任意の３つの基板をいうが、間を飛ばさずに並んだ３つの基板であってもよい。
３つの基板２５０、２６０、２７０のうち、中央の基板２６０は、第１の基板であって、両面のそれぞれから突出して屈曲部２６６が形成されている。基板２６０及び屈曲部２６６については、上述した実施の形態及びその変形例で説明した第１の基板及び屈曲部の内容が該当する。
３つの基板２５０、２６０、２７０のうち、両側の基板２５０、２７０は、第２の基板であって、平坦部２５６、２７６が形成されている。基板２５０、２７０及び平坦部２５６、２７６については、上述した実施の形態及びその変形例で説明した第２の基板及び平坦部の内容が該当する。
その他の点で、本実施の形態には、上述した実施の形態及びその変形例で説明した内容を適用することができる。本実施の形態でも、第１の実施の形態で説明した効果を達成することができる。
なお、本実施の形態に係る半導体装置の製造方法では、３つ以上の基板２５０、２６０、２７０を全て重ねてから、全ての屈曲部２６６と全ての平坦部２５６、２７６とを同時に接合してもよい。こうすることで、工程を短縮することができる。
（第９の実施の形態）
図１５は、本発明を適用した第９の実施の形態に係る半導体装置を説明する図である。本実施の形態に係る半導体装置は、３つの基板３１０、３２０、３３０を有しているが、３つを超える基板を有していてもよい。３つを超える基板を有する場合、３つの基板とは、３つを超える基板のうち任意の３つの基板をいうが、間を飛ばさずに並んだ３つの基板であってもよい。
３つの基板３１０、３２０、３３０のうち、両側の基板３１０、３３０は、第１の基板であって屈曲部３１６、３３６が形成されている。基板３１０、３３０及び屈曲部３１６、３３６については、上述した実施の形態及びその変形例で説明した第１の基板及び屈曲部の内容が該当する。
３つの基板３１０、３２０、３３０のうち、中央の基板３２０は、第２の基板であって、複数の平坦部３２６が形成されている。それぞれの平坦部３２６は、屈曲部３１６、３３６のいずれかが接合される。基板３２０及び平坦部３２６については、上述した実施の形態及びその変形例で説明した第２の基板及び平坦部の内容が該当する。
その他の点で、本実施の形態には、上述した実施の形態及びその変形例で説明した内容を適用することができる。本実施の形態でも、第１の実施の形態で説明した効果を達成することができる。
なお、本実施の形態に係る半導体装置の製造方法では、３つ以上の基板３１０、３２０、３３０を全て重ねてから、全ての屈曲部３１６、３３６と全ての平坦部３２６とを同時に接合してもよい。
これによれば、２つの以上の基板３１０、３３０に形成された屈曲部３１６、３３６と、平坦部３２６とを一括して接合することができ、工程を短縮することができる。
（第１０の実施の形態）
図１６は、本発明を適用した第１０の実施の形態に係る半導体装置を説明する図である。本実施の形態に係る半導体装置は、３つの基板３４０、３５０、３６０を有しているが、３つを超える基板を有していてもよい。
外側に位置する２つの基板３４０、３６０の一方（図１６の例では基板３６０）は、第１の基板であって、屈曲部３６６が形成されている。外側に位置する２つの基板３４０、３６０の他方（図１６の例では基板３４０）は、第２の基板であって、平坦部３４６が形成されている。
内側に位置する少なくとも１つの基板（図１６の例では基板３５０）は、屈曲部３５６及び平坦部３５７を有する。基板３５０は、両隣の基板３４０、３６０のうち一方の基板（図１６の例では基板３４０）に対して第１の基板である。基板３５０は、両隣の基板３４０、３６０のうち他方の基板（図１６の例では基板３６０）に対して第２の基板である。これによれば、基板３５０は、第１及び第２の基板としての機能を兼ねる構成になっている。
なお、基板３４０、３５０、３６０、屈曲部３５６、３６６、平坦部３４６、３５７については、上述した実施の形態及びその変形例で説明した第１及び第２の基板、屈曲部並びに平坦部の内容が該当する。
その他の点で、本実施の形態には、上述した実施の形態及びその変形例で説明した内容を適用することができる。本実施の形態でも、第１の実施の形態で説明した効果を達成することができる。
なお、本実施の形態に係る半導体装置の製造方法では、３つ以上の基板３４０、３５０、３６０を全て重ねてから、全ての屈曲部３５６、３６６と全ての平坦部３４６、３５７とを同時に接合してもよい。
これによれば、２つの以上の基板３５０、３６０に形成された屈曲部３５６、３６６と、平坦部３４６、３５７とを一括して接合することができ、工程を短縮することができる。
（その他の実施の形態）
図１７には、上述した実施の形態に係る方法によって製造された半導体装置１を実装した回路基板１０００が示されている。回路基板１０００には、例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１０００には、例えば銅からなる配線パターンが所望の回路となるように形成されている。そして、配線パターンと半導体装置１の外部端子とを機械的に接続することでそれらの電気的導通が図られる。そして、半導体装置１又は回路基板１０００を備える電子機器として、図１８にはノート型パーソナルコンピュータ２０００が示され、図１９には携帯電話３０００が示されている。
なお、本実施の形態で使用した半導体チップの代わりに電子素子（能動素子か受動素子かを問わない）を、第１又は第２の基板に実装して電子部品を製造することができる。このような電子素子を使用して製造される電子部品として、例えば、光素子、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
さらに、半導体チップに加えて、上述した電子素子を第１又は第２の基板に混載実装して、実装モジュールを構成してもよい。
【図面の簡単な説明】
図１は、本発明を適用した第１の実施の形態に係る半導体装置を示す図であり、
図２は、本発明を適用した第１の実施の形態に係る半導体装置の第１の基板を示す図であり、
図３は、第１の実施の形態の変形例を示す図であり、
図４は、第１の実施の形態の変形例を示す図であり、
図５は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図であり、
図６は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図であり、
図７は、第１の実施の形態の変形例に係る半導体装置の製造方法を示す図であり、
図８は、本発明を適用した第２の実施の形態に係る半導体装置を示す図であり、
図９は、本発明を適用した第３の実施の形態に係る半導体装置を示す図であり、
図１０は、本発明を適用した第４の実施の形態に係る半導体装置を示す図であり、
図１１は、本発明を適用した第５の実施の形態に係る半導体装置を示す図であり、
図１２は、本発明を適用した第６の実施の形態に係る半導体装置を示す図であり、
図１３は、本発明を適用した第７の実施の形態に係る半導体装置を示す図であり、
図１４は、本発明を適用した第８の実施の形態に係る半導体装置を示す図であり、
図１５は、本発明を適用した第９の実施の形態に係る半導体装置を示す図であり、
図１６は、本発明を適用した第１０の実施の形態に係る半導体装置を示す図であり、
図１７は、本発明を適用した実施の形態に係る回路基板を示す図であり、
図１８は、本発明を適用した実施の形態に係る電子機器を示す図であり、
図１９は、本発明を適用した実施の形態に係る電子機器を示す図である。
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
［背景技術］
従来、半導体装置として、配線パターンが形成された基板（インターポーザ）を有し、インターポーザに半導体チップが搭載されたものが知られている。半導体装置の小型化及び多ピン化にともなって、配線パターンの微細化が要求されるが、１枚のインターポーザに形成された配線パターンの微細化には限界がある。また、多層基板は高価である。
そこで、複数のインターポーザを使用することで、多ピン化に対応することがある。例えば、片面又は両面に半導体チップが実装された複数のインターポーザが貼り合わされた構造を有するスタック型の半導体装置が開発されている。
公知の例として、特許第２８７０５３０号公報には、バンプによって、上下のインターポーザに形成された配線パターン同士を電気的に接続することが記載されている。しかし、これによれば、バンプの形成に時間とコストがかかるという問題がある。
本発明は、上記課題を解決するためになされたもので、簡単な構造で基板間が電気的に接続される半導体装置及びその製造方法、回路基板並びに電子機器を提供することを目的としている。
［発明の開示］
（１）本発明に係る半導体装置は、配線パターンが形成されており、重なるように配置された複数の基板と、
少なくともいずれか１つの前記基板に搭載された半導体チップと、
を有し、
２つの前記基板のうち第１の前記基板に形成された第１の前記配線パターンは、前記第１の基板の表面から突出する屈曲部を有し、
前記屈曲部は、前記２つの基板のうち第２の前記基板に形成された第２の前記配線パターンの平坦部に電気的に接続されてなる。
本発明によれば、屈曲部は、第１の配線パターンの一部が第１の基板の表面から突出して形成されたものであって、簡単な構造である。屈曲部によって２つの基板間の電気的な接続が図られているので、バンプを形成する必要がない。
（２）この半導体装置において、
前記第１の基板には、貫通穴が形成されてなり、
前記屈曲部は、前記貫通穴に入り込み、前記第１の基板における前記第１の配線パターンが形成された面とは反対側の面から突出していてもよい。
これによれば、第１の配線パターンは、第１の基板における屈曲部が突出する側の面とは反対側の面に形成されている。したがって、第１及び第２の配線パターンの間に、第１の基板が介在するので、両者のショートを防止することができる。
（３）この半導体装置において、
前記第１の基板には、貫通穴が形成されてなり、
前記屈曲部は、前記貫通穴上で、前記第１の基板における前記第１の配線パターンが形成された面から突出していてもよい。
これによれば、第１の基板における第１の配線パターンが形成された側で屈曲部が突出するので、屈曲部を第１の基板の表面から高く形成することができる。
（４）この半導体装置において、
前記貫通穴の内側に、複数の前記屈曲部が形成されていてもよい。
これによれば、複数の屈曲部に対して１つの貫通穴を形成すればよい。
（５）この半導体装置において、
前記第１の基板には、複数の前記貫通穴が形成され、
前記第１の配線パターンには、複数の前記屈曲部が形成され、
１つの前記貫通穴と重なるように、１つの前記屈曲部が形成されていてもよい。
これによれば、隣同士の屈曲部間には、第１の基板の材料が存在するので、屈曲部間のショートを防止することができる。
（６）この半導体装置において、
前記第２の配線パターンは、前記第２の基板における前記第１の基板側の面に形成されていてもよい。
これによれば、第２の配線パターンが第１の基板に近いので、低い屈曲部であっても、平坦部との電気的な接続が可能である。
（７）この半導体装置において、
前記第２の配線パターンは、前記第２の基板における前記第１の基板とは反対側の面に形成され、
前記第２の基板に形成された貫通穴を介して、前記屈曲部と前記第２の配線パターンとが電気的に接続されていてもよい。
これによれば、第１及び第２の配線パターンの間に第２の基板が介在するので、両者のショートが防止される。
（８）この半導体装置において、
前記第１及び第２の基板の間に、前記半導体チップが配置され、
前記屈曲部は、前記半導体チップの側に突出し、かつ、前記半導体チップよりも高く形成されていてもよい。
これによれば、半導体チップの存在に阻害されることなく、第１及び第２の基板間の電気的導通を確保することができる。また、屈曲部によって、第１及び第２の基板間に半導体チップの高さよりも大きな間隔を設けることができ、間隔保持のためのスペーサを別途設ける必要がない。
（９）この半導体装置において、
前記第１及び第２の基板のそれぞれに、前記半導体チップが配置されていてもよい。
これは、複数の半導体チップが積み重ねられたスタック型の半導体装置である。
（１０）この半導体装置において、
前記第１及び第２の基板のいずれか一方のみに、前記半導体チップが配置されていてもよい。
これによれば、第１及び第２の配線パターンによって、多層配線を構成することができる。
（１１）この半導体装置において、
前記基板は、３つ以上重なるように配置され、
３つの前記基板のうち、中央の基板は、前記第１の基板であって、両面のそれぞれから突出して前記屈曲部が形成され、
３つの前記基板のうち、両側の基板が前記第２の基板であってもよい。
これによれば、中央部の基板に形成された配線パターンの屈曲部が、両側の基板に形成された配線パターンの平坦部に電気的に接続される。
（１２）この半導体装置において、
前記基板は、３つ以上重なるように配置され、
３つの前記基板のうち、中央の基板が前記第２の基板であり、両側の基板が前記第１の基板であってもよい。
これによれば、中央部の基板に形成された配線パターンの平坦部に、両側の基板に形成された配線パターンの屈曲部が電気的に接続される。
（１３）この半導体装置において、
前記基板は、３つ以上重なるように配置され、
外側に位置する２つの基板の一方は、前記第１の基板であり、他方は、前記第２の基板であり、
内側に位置する少なくとも１つの前記基板は、前記屈曲部及び前記平坦部を有して、両隣の前記基板のうち一方の前記基板に対して前記第１の基板であり、両隣の前記基板のうち他方の前記基板に対して前記第２の基板であってもよい。
これによれば、内側に位置する基板は、第１及び第２の基板としての機能を兼ねる構成になっている。
（１４）本発明に係る回路基板は、上記半導体装置が実装されたものである。
（１５）本発明に係る電子機器は、半導体装置を有する。
（１６）本発明に係る半導体装置の製造方法は、配線パターンが形成された複数の基板のうち、少なくとも１つの前記基板に半導体チップを搭載し、前記複数の基板を重なるように配置し、２つの前記基板を電気的に接続することを含み、
前記２つの基板のうち第１の前記基板に形成された第１の前記配線パターンは、前記第１の基板の表面から突出する屈曲部を有し、
前記屈曲部を、前記２つの基板のうち第２の前記基板に形成された第２の前記配線パターンの平坦部に電気的に接続する。
本発明によれば、屈曲部は、第１の配線パターンの一部が第１の基板の表面から突出して形成されたものであって、簡単な構造である。屈曲部によって２つの基板間の電気的な接続を図るので、バンプを形成する必要がない。
（１７）この半導体装置の製造方法において、
前記複数の基板を、それぞれの前記基板の外形を基準として、位置合わせしてもよい。
（１８）この半導体装置の製造方法において、
前記複数の基板を、それぞれの前記基板に形成された穴を基準として、位置合わせしてもよい。
（１９）この半導体装置の製造方法において、
前記屈曲部に対して押圧力及び熱のうち少なくとも一方を加えて、前記屈曲部と前記平坦部とを電気的に接続してもよい。
（２０）この半導体装置の製造方法において、
２つ以上の前記基板に形成された前記配線パターンに前記屈曲部が形成され、
前記２つ以上の前記基板に形成された前記屈曲部と前記平坦部とを一括して電気的に接続してもよい。
これによれば、複数の屈曲部と複数の平坦部との電気的な接続を一括して行うので工程を短縮することができる。
［発明を実施するための最良の形態］
以下、本発明の実施の形態を、添付図面を参照して詳細に説明する。
（第１の実施の形態）
図１は、本発明を適用した第１の実施の形態に係る半導体装置を示す図である。半導体装置は、第１及び第２の基板１０、２０を有する。なお、３つ以上の基板を有する半導体装置においては、任意の２つの基板が、第１及び第２の基板１０、２０である。あるいは、第１及び第２の基板１０、２０は、間を飛ばさずに並んだ隣同士の２つの基板であってもよい。
第１及び第２の基板１０、２０のそれぞれには、配線パターン（本実施の形態では第１又は第２の配線パターン１２、２２）が形成されている。第１又は第２の配線パターン１２、２２が形成された状態で、第１又は第２の基板１０、２０を、配線基板と称することができる。
第１又は第２の基板１０、２０の材質は、有機系材料、無機系材料のいずれでも良い。有機系材料として、ポリイミド、ポリエステル、ポリサルフォン系樹脂などがあり、無機系材料として、シリコン、ガラス、セラミック、金属などがあり、有機系及び無機系の材料を組み合わせて使用してもよい。
第１又は第２の基板１０、２０として、ポリイミド樹脂からなるフレキシブル基板（例えばＴＡＢテープ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ Ｔａｐｅ）、セラミック基板、ガラス基板、ガラスエポキシ基板などが挙げられる。
本実施の形態では、第１又は第２の基板１０、２０には、少なくとも１つの（１つ又は複数の）貫通穴（あるいはビア又は開口部）１４、２４が形成されている。図２は、第１の基板１０を示す平面図である。貫通穴１４は、半導体チップ３０の搭載領域を避けて形成されている。１つの貫通穴１４は、図２に示すように複数の屈曲部１６が重なるような長穴であってもよいし、１つの屈曲部１６のみが重なる大きさであってもよい。
第２の基板２０に形成される貫通穴２４も、半導体チップ３０の搭載領域を避けて形成されている。また、１つの貫通穴２４が、複数の屈曲部１６の先端が入る長穴であってもよいし、１つの屈曲部１６の先端のみが入る大きさであってもよい。
第１又は第２の配線パターン１２、２２は、第１又は第２の基板１０、２０の一方の面に形成してもよいし、両面に形成してもよい。第１又は第２の配線パターン１２、２２は、半導体チップ３０の電極（パッド）や外部端子４０との接続のためにランドが形成されていてもよい。また、第１及び第２の配線パターン１２、２２は、電気的に接続する部分（例えばランド、屈曲部１６、平坦部２６）を除き、ソルダーレジストなどの保護膜で覆われていることが好ましい。
第１又は第２の配線パターン１２、２２は、接着剤（図示せず）を介して第１又は第２の基板１０、２０に貼り付けられて、３層基板を構成してもよい。この場合、第１又は第２の配線パターン１２、２２は、銅箔等の金属箔又は導電箔をエッチングして形成することが多い。銅箔等の金属箔又は導電箔は、予め第１又は第２の基板１０、２０に接着剤（図示しない）を介して接着される。
第１又は第２の配線パターン１２、２２を、複数層で構成してもよい。例えば、銅（Ｃｕ）、クローム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）のうち、いずれかの膜を積層した後、これをエッチングして第１又は第２の配線パターン１２、２２を形成してもよい。エッチングにはフォトリソグラフィを適用してもよい。
あるいは、第１又は第２の配線パターン１２、２２を、接着剤なしで第１又は第２の基板１０に形成して２層基板を構成してもよい。２層基板では、スパッタリングなどで薄い膜を形成し、メッキを施して、第１又は第２の配線パターン１２、２２を形成する。アディティブ法で第１又は第２の配線パターン１２、２２を形成してもよい。２層基板であっても、第１又は第２の配線パターン１２、２２は、塑性加工が可能な程度の厚みを有する。
第１又は第２の配線パターン１２、２２が形成された第１又は第２の基板１０、２０（配線基板）として、絶縁樹脂と配線パターンが積層して構成されるビルドアップ配線板や、複数の基板が積層されてなる多層基板や、両面基板などを用いてもよい。
配線パターン１２には、少なくとも１つの（１つ又は複数の）屈曲部１６が形成されている。配線パターン１２におけるライン状の部分（配線）が屈曲して、屈曲部１６が形成されている。屈曲部１６は、第１の基板１０の表面から突出している。屈曲部１６の先端部は、図１に示すように丸く屈曲している。屈曲部１６は、第１の配線パターン１２の一部を塑性変形して形成されてなる。第１の配線パターン１２が可撓性を有していれば、屈曲部１６も可撓性を有する。
変形例として、図３に示す屈曲部５６は、ほぼ平坦な頂部を有する。屈曲部５６によれば、平坦な頂部によって、他の配線パターン（具体的には第２の配線パターン２２）との接触面積が大きくなり、電気的導通をより確実に確保することができる。本実施の形態で説明する内容は、この変形例にも適用できる。
図１に示す屈曲部１６の凸面、つまり第２の配線パターン２２と接続される面には、電気的導通の確保をより確実にするためにメッキが施されていることが好ましい。例えば、スズやハンダのメッキを適用してもよく、酸化されにくい金メッキを適用してもよい。
屈曲部１６は、貫通穴１４と重なるように形成されている。また、１つの貫通穴１４と重なるように、複数の屈曲部１６が形成されている。本実施の形態では、屈曲部１６は、貫通穴１４に入り込まない。詳しくは、屈曲部１６は、貫通穴１４上で、第１の基板１０における第１の配線パターン１２が形成された面から突出する。
変形例として、図４に示す屈曲部６６は、第１の基板６０に形成された貫通穴６４に入り込んでいる。詳しくは、屈曲部６６は、第１の基板６０における第１の配線パターン６２が形成された面とは反対側の面から突出する。また、１つの屈曲部６６と１つの貫通穴６４とが重なるように形成されている。屈曲部６６は、ドーム状をなしている。屈曲部６６は、第１の配線パターン６２における貫通穴６４を塞ぐ部分（貫通穴６４よりも大きい部分）を塑性変形させて形成する。形成工程において、電気的な導通を妨げない範囲であれば、屈曲部６６に破断（亀裂）が生じてもよい。本実施の形態で説明する内容は、この変形例にも適用できる。
なお、第１の基板６０と第１の配線パターン６２との間に接着剤が介在している場合、屈曲部６６を形成するときに、貫通穴６４と屈曲部６６との間に接着剤が介在する場合がある。これによれば、屈曲部６６に加えられた熱ストレスを、接着剤が吸収することができる。
図１に示すように、屈曲部１６が突出する側に半導体チップ３０が配置される場合には、屈曲部１６を、半導体チップよりも高く形成する。詳しくは、屈曲部１６を、その先端が、半導体チップ３０における第１の基板１０とは反対側の面を超えて、第２の配線パターン２２に接触するように形成する。
第２の配線パターン２２は、少なくとも１つの（１つ又は複数の）平坦部２６を有する。言い換えると、第２の配線パターン２２は、平坦部２６以外の部分において、屈曲部（上述した屈曲部１６と同じ内容）が形成されていてもよい。平坦部２６は、貫通穴２４と重なるように形成されている。したがって、貫通穴２４を介して、平坦部２６に対する電気的な接続が可能になっている。
ここで、平坦部２６は、屈曲部１６の先端面は接触するが側面が接触しないように平坦な面を有していればよい。したがって、平坦部２６は、屈曲部１６に対向する方向に屈曲していてもよい。あるいは、平坦部２６は、メッキやハーフエッチング等によって、第２の配線パターン２２に形成されたバンプ（突起部）であってもよい。平坦部２６が屈曲部１６の方向に突出していれば、屈曲部１６の屈曲量を減らし、その形成時にクラックの発生を防止することができる。この場合、第１及び第２の配線パターン１２、２２を電気的に接続する部分は、バンプ（平坦部２６）を含むが、屈曲部１６も含んでいる。したがって、この例であっても、バンプのみで電気的に接続する従来技術とは異なる。
第１及び第２の基板１０、２０は、重なるように配置されている。第１及び第２の基板１０、２０は、少なくとも一部において重なっていればよい。第１及び第２の基板１０、２０は、同じ大きさ及び形状であれば、全体的に重なっていてもよい。
本実施の形態では、第２の配線パターン２２が、第２の基板２０における第１の基板１０とは反対側の面に位置する。貫通穴２４を介して、第１の配線パターン１２に形成された屈曲部１６が、第２の配線パターン２２の平坦部２６に電気的に接続されている。
電気的接続のために、屈曲部１６及び平坦部２６の表面に形成された金属（例えばメッキによって形成される）を接合してもよい。具体的には、Ａｕ−Ａｕ、Ａｕ−Ｓｎ、ハンダなどによる金属接合がある。金属接合は、シングルポイントボンディングを適用してもよく、超音波、熱又は圧力を加えて材料を拡散させて行ってもよい。さらに、カシメなどによる機械的な圧接を適用してもよい。
または、ハンダ付け等のロウ付けによって、あるいは、導電ペースト（銀ペーストを含有する樹脂など）又は導電性接着剤等を使用して、屈曲部１６と平坦部２６とを電気的に接続してもよい。
あるいは、屈曲部１６と平坦部２６との電気的な接続に、異方性導電接着材料を使用してもよい。異方性導電接着材料は、圧力がかかった方向にのみ導電性を発揮する接着材料であり、接着剤としての樹脂中にＡｌなどの金属粒子あるいは金属コートを施した樹脂粒子を拡散混合したものである。シート状に形成されて接着箇所に貼り付けて使用する異方性導電膜（ＡＣＦ）と、ペースト状をなして接着箇所に塗りつけて使用する異方性導電接着剤（ＡＣＰ）とがある。
あるいは、導電粒子を混合していない接着剤を用いてもよい。例えば、絶縁樹脂の収縮力によって、屈曲部１６と平坦部２６とを接合してもよい。この場合、導電粒子を混合していない接着剤の方がより安価なので、半導体装置製造の低コスト化を図ることができる。
屈曲部１６と平坦部２６との電気的接続に使用される材料は、半導体チップと配線パターンとの電気的な接続に用いられるものと同じものでもよい。
本実施の形態によれば、第１及び第２の配線パターン１２、２２を電気的に接続することが可能となる。屈曲部１６が撓みやすい場合には、屈曲部１６が応力を吸収し、電気的な接続部分に破断が生じることを抑制することができる。
本実施の形態では、第１及び第２の基板１０、２０のそれぞれに半導体チップ３０が搭載されている。第１の基板１０には、第２の基板２０側の面に第１の配線パターン１２が形成されており、この面に半導体チップ３０が搭載されている。すなわち、半導体チップ３０は、第１及び第２の基板１０、２０の間に配置されている。第２の基板２０には、第１の基板１０とは反対側の面に第２の配線パターン２２が形成されており、この面に半導体チップ３０が搭載されている。
あるいは、第１又は第２の基板１０、２０における第１又は第２の配線パターン１２、２２が形成された面とは反対側の面に半導体チップ３０を搭載してもよい。その場合、第１又は第２の基板１０、２０の両面間の電気的接続部（スルーホール又はビアホール等）を介して、半導体チップ３０と第１又は第２の配線パターン１２、２２との電気的な接続を図る。
なお、本発明に係る半導体装置は、複数の基板を有し、いずれか１つの基板に半導体チップが搭載されている。したがって、第１及び第２の基板のうち一方のみに半導体チップが搭載されていてもよいし、第１及び第２の基板以外の基板に半導体チップが搭載されていてもよい。
本実施の形態では、実装の方式としてフェースダウン実装方式が適用されている。フェースダウン実装方式において、半導体チップ３０のバンプと、配線パターン（例えば第１又は第２の配線パターン１２、２２）との電気的な接続には、上述した屈曲部１６と平坦部２６との電気的な接続方法を適用することができる。
半導体チップ３０と基板（例えば第１又は第２の基板１０、２０）との間には樹脂（アンダーフィル）が設けられてもよい。異方性導電材料が使用された場合には、異方性導電材料が封止樹脂を兼ねる。
また、フェースダウン実装の他に、ワイヤーボンディングを用いたフェースアップ型の実装や、フィンガー（インナーリード）を用いたＴＡＢ実装方式を適用してもよい。また、１つの基板（例えば第１又は第２の基板１０、２０）に、複数の半導体チップ３０を搭載してもよい。
第１及び第２の基板１０、２０に搭載された半導体チップ３０は、同じものであってもよい。屈曲部１６と平坦部２６とが電気的に接続されているので、２つの半導体チップ３０における同じ位置の電極（パッド）と、１つの外部端子とを電気的に接続することができる。そして、半導体チップ３０がメモリであるときに、１つの外部端子から、それぞれのメモリの同じアドレスのメモリセルに、情報の読み出し又は書き込みを行うことができる。なお、２つの半導体チップ３０のそれぞれのチップセレクト端子を、異なる外部端子に電気的に接続しておくことで、チップセレクトがなされる。あるいは、２つの半導体チップ３０における同じ位置の電極（パッド）を、異なる外部端子４０に電気的に接続してもよい。この場合、屈曲部１６が、第１の基板１０に搭載された半導体チップ３０に電気的に接続されないように、第１の配線パターン１２が形成される。異なる外部端子４０から信号を入力することで、チップセレクトがなされる。
本実施の形態に係る半導体装置は、複数の外部端子４０を有する。外部端子４０は、複数の基板のうち外側に位置する基板、例えば第１及び第２の基板１０、２０の少なくともいずれか一方（両方であってもよい）に設けられている。
本実施の形態では、第１の基板１０に外部端子４０が設けられている。外部端子４０は、第１の配線パターン１２に電気的に接続されている。詳しくは、第１の基板１０に貫通穴が形成され、貫通穴を介して第１の配線パターン１２上に外部端子４０が設けられている。外部端子４０は、ハンダ等で形成される。貫通穴に充填されたハンダを溶融させて表面張力でボールを形成してもよいし、貫通穴に設けられた導電材料にハンダボールを載せてもよい。貫通穴の内面をメッキしてスルーホールを形成してもよい。変形例として、スルーホールなどで第１の基板１０の両面を電気的に接続し、第１の基板１０における第１の配線パターン１２とは反対側の面に、配線を形成し、その配線上に外部端子を設けてもよい。
あるいは、半導体装置をマザーボードに実装するときに、マザーボード側に塗布されるハンダクリームを利用し、その溶融時の表面張力で第１の配線パターン１２（例えばそのランド）に外部端子を形成してもよい。この半導体装置は、いわゆるランドグリッドアレイ型の半導体装置である。
あるいは、第１の基板１０の一部を第２の基板２０から延出させて、延出した部分に外部端子を形成してもよい。その場合、第１の配線パターン１２の一部が外部端子であってもよい。あるいは、外部端子となるコネクタを第１の基板１０上に実装してもよい。
本実施の形態によれば、屈曲部１６は、第１の配線パターン１２の一部が第１の基板１０の表面から突出して形成されたものであって、簡単な構造である。屈曲部１６によって、第１及び第２の基板１０、２０間の電気的な接続が図られているので、バンプを形成する必要がない。
本実施の形態に係る半導体装置は、上述したように構成されており、以下その製造方法について説明する。
本実施の形態では、複数の基板（例えば第１又は第２の配線パターン１２、２２が形成された第１及び第２の基板１０、２０）を用意する。少なくとも１つの基板（例えば第１及び第２の基板１０、２０）に半導体チップ３０を搭載する。また、第１及び第２の基板１０、２０を重なるように配置し、隣同士の第１及び第２の基板１０、２０を電気的に接続する。なお、半導体チップ３０を搭載する工程は、第１及び第２の基板１０、２０を電気的に接続する工程の前に行ってもよいし、その後に行ってもよいし、それと同時に行ってもよい。
第１及び第２の基板１０、２０の電気的接続は、すなわち、それぞれに形成された第１及び第２の配線パターン１２、２２の電気的接続である。第１の配線パターン１２に形成された屈曲部１６は、第２の配線パターン２２の平坦部２６に電気的に接続される。
屈曲部１６の形成方法について、図５を参照して説明する。屈曲部１６は、第１の配線パターン１２を塑性変形させることにより形成する。例えば、第１の基板１０を、屈曲部１６の凹面の反転形状をなす凸部５１を有する型（例えば金型）５０と、屈曲部１６の凸面の反転形状をなす凹部５３を有する型（例えば金型）５２との間に位置させる。なお、凸部５１は、貫通穴１４を貫通する大きさに形成されている。次に、型５０、５２によって、第１の配線パターン１２をプレスして、屈曲部１６を形成する。
屈曲部１６は、第１の基板１０を形成する段階（実装工程より前の段階）で形成されていてもよいし、第１及び第２の配線パターン１２、２２を接続するとき、同時に形成してもよい。この場合、屈曲部１６を形成しながら、最終的に屈曲部１６と平坦部２６とが接合される。
図６は、複数の基板を重なるように配置する工程を説明する図である。本実施の形態では、複数の基板を重なるように配置するので基板の位置合わせが必要である。そこで、複数の基板（例えば第１及び第２の基板１０、２０）を、その外形を基準として位置合わせしてもよい。
例えば、図６に示すように、凹部が形成された容器７０を使用する。容器７０に形成された凹部は、第１及び第２の基板１０、２０の外形に対応している。詳しくは、第１及び第２の基板１０、２０が、同じ外形で形成されており、全体的に重なるように配置される場合には、凹部の内側面は直立した面になっている。したがって、凹部内に第１及び第２の基板１０、２０を投入すれば、これらの外形を基準として相互の位置決めがなされる。そして、屈曲部１６及び平坦部２６も、第１及び第２の基板１０、２０の外形に対して正確な位置に形成されていれば正確に位置決めされる。なお、第１及び第２の基板１０、２０の外形の一部を基準として位置決めしてもよい。例えば、第１及び第２の基板１０、２０の４つの角部を基準として、その位置決めをしてもよい。
変形例として、図７に示すように、第１及び第２の基板８０、９０に貫通穴８４を形成し、貫通穴８４を基準として、その位置決めをしてもよい。例えば、貫通穴８４にピン８６を挿入してもよい。
図６に示すように、屈曲部１６と平坦部２６との接合には、ツール７２を使用してもよい。例えば、ツール７２によって屈曲部１６に対して押圧力及び熱のうち少なくとも一方を加える。複数の屈曲部１６と複数の平坦部２６とを同時に接合してもよい。また、重ねられる３つ以上の基板のうち、２つ以上の基板に形成された配線パターンが屈曲部を有する場合、これらの平坦部に対する接合を同時に行ってもよい。こうして、屈曲部１６と平坦部２６とを接合する。
屈曲部１６と平坦部２６とを接合するには、上述した材料（例えば接着剤など）を、予め、屈曲部１６及び平坦部２６の少なくとも一方に設けておいてもよい。熱硬化性の接着剤を使用したときには、加熱することで、接着剤の接着能が発揮される。半導体チップ３０のボンディングにおいて接着剤等を設ける工程と、屈曲部１６と平坦部２６との接合のために接着剤等を設ける工程と、同時に行えば工程を簡略化することができる。
屈曲部１６と平坦部２６との接合は、（１）ハンダを含むろう材による接合、（２）超音波振動の印加及び加熱による洗浄表面同士の固体拡散接合（金属接合）、（３）機械的なカシメによる接合、（４）導電性ペーストなどによる接着導電接合などであってもよい。どの方式であっても、屈曲部１６と平坦部２６とを１つずつ接合してもよいし、複数ずつ接合してもよいし、全て同時に接合しても良い。半導体チップ３０と配線パターンとの電気的接続と同一の手法を用いれば、それらの準備工程は簡略化される。
本実施の形態によれば、屈曲部１６は、第１の配線パターン１６の一部を屈曲させて形成するので、簡単に形成可能である。屈曲部１６によって第１及び第２の基板１０、２０間の電気的な接続を図るので、バンプを形成する必要がない。
（第２の実施の形態）
図８は、本発明を適用した第２の実施の形態に係る半導体装置を説明する図である。
本実施の形態では、屈曲部１１６は、第１の基板１１０における第１の配線パターン１１２が形成された面とは反対側の面から突出する。また、屈曲部１１６は、第１の基板１１０に形成された貫通穴１１４に入り込んでいる。
屈曲部１１６の凹部側には、樹脂１１８を付着させて設けてもよい。樹脂１１８によって、屈曲部１１６を補強し、応力によって屈曲部１１６が過剰に撓んで変形することを防止し、屈曲部１１６に加えられた応力を吸収することができる。樹脂１１８によって、屈曲部１１６に亀裂が生じていても、屈曲部１１６の破壊を防止することができる。樹脂１１８は、屈曲部１１６の凹部側の全体に充填されていることが好ましい。
樹脂１１８は、応力を吸収する程度に変形するが、一定の形状を維持できる性質であることが好ましい。また、樹脂１１８は、柔軟性に富み、耐熱性にも富むことが好ましい。柔軟性に富む樹脂を使用すると、外部からの応力や熱応力などを樹脂に吸収する上で有利である。
樹脂１１８として、例えば、ポリイミド樹脂等を使用してもよく、中でもヤング率が低いもの（例えばオレフィン系のポリイミド樹脂や、ポリイミド樹脂以外としてはダウケミカル社製のＢＣＢ等）を用いることが好ましい。特にヤング率が３００ｋｇ／ｍｍ２以下程度であることが好ましい。あるいは、樹脂１１８として、例えばシリコーン変性ポリイミド樹脂、エポキシ樹脂やシリコーン変性エポキシ樹脂等を用いてもよい。
本実施の形態でも、第１及び第２の基板１１０、１２０が重なるように配置されている。第１の配線パターン１１２は、第１の基板１１０における第２の基板１２０とは反対側の面に位置する。第２の配線パターン１２２は、第２の基板１２０における第１の基板１１０側の面に位置する。第１の基板１１０に形成された貫通穴１１４を介して突出する屈曲部１１６が、平坦部１２６に電気的に接続されている。
本実施の形態では、第１及び第２の基板１１０、１２０のそれぞれに半導体チップ３０が搭載されている。第１の基板１１０には、第２の基板１２０とは反対側の面に第１の配線パターン１１２が形成されており、この面に半導体チップ３０が搭載されている。第２の基板１２０には、第１の基板１１０側の面に第２の配線パターン１２２が形成されており、この面に半導体チップ３０が搭載されている。すなわち、半導体チップ３０は、第１及び第２の基板１１０、１２０の間に配置されている。
外部端子４０は、第２の基板１２０に設けられている。詳しくは、第１の実施の形態で説明した外部端子４０と同じ内容を、本実施の形態にも適用できる。
本実施の形態には、上記第１の実施の形態及びその変形例で説明した内容を適用することができる。本実施の形態でも、第１の実施の形態で説明した効果を達成することができる。
（第３の実施の形態）
図９は、本発明を適用した第３の実施の形態に係る半導体装置を説明する図である。本実施の形態は、以下の点で第２の実施の形態と異なる。
第１及び第２の基板１３０、１４０には、大きさの異なる半導体チップ１５０、１５２が実装されている。また、外部端子１６０が、配線パターンを屈曲させて形成されている。例えば、第２の配線パターン１４２を屈曲させて外部端子１６０が形成されている。外部端子１６０には、第１の実施の形態で説明した屈曲部１６の内容を適用することができる。
その他の点で、本実施の形態には、第１の実施の形態及びその変形例並びに第２の実施の形態で説明した内容を適用することができる。本実施の形態でも、第１の実施の形態で説明した効果を達成することができる。
（第４の実施の形態）
図１０は、本発明を適用した第４の実施の形態に係る半導体装置を説明する図である。本実施の形態は、外部端子について第１の実施の形態と異なる。
すなわち、本実施の形態では、第２の基板１７０に外部端子１８０が設けられている。外部端子１８０は、第２の配線パターン１７２を屈曲させて形成されている。外部端子１８０には、第１の実施の形態で説明した屈曲部１６の内容を適用することができる。これ以外の点については、図１０では、図１に示す半導体装置を上下逆に示してある。
その他の点で、本実施の形態には、第１の実施の形態及びその変形例で説明した内容を適用することができる。本実施の形態でも、第１の実施の形態で説明した効果を達成することができる。
（第５の実施の形態）
図１１は、本発明を適用した第５の実施の形態に係る半導体装置を説明する図である。本実施の形態に係る半導体装置は、第１及び第２の基板１０、２０のうちの一方（図１１では第１の基板１０）に半導体チップ３０が実装されていない点で、第１の実施の形態で説明した半導体装置と異なる。
この場合、第１の基板１０に形成された第１の配線パターン１２（あるいは変形例として第２の基板２０に形成された第２の配線パターン２２）によって、多層配線と同様の構造が得られる。これにより、高価なジャンパー構造を有する多層基板や、ビルドアップ基板を使用する必要がなくなる。本実施の形態の内容は、他の実施の形態にも適用することができる。本実施の形態でも、第１の実施の形態で説明した効果を達成することができる。
（第６の実施の形態）
図１２は、本発明を適用した第６の実施の形態に係る半導体装置を説明する図である。
本実施の形態では、第１の基板２１０は、間隔をあけて略同一平面上に配置された複数の基板２０２、２０４と、第１の配線パターン２１２とを有する。第１の配線パターン２１２のうち、基板２０２、２０４の間に掛け渡された部分（配線リード）の一部が変形して屈曲部２１６が形成されている。
第２の基板２２０は、間隔をあけて略同一平面上に配置された複数の基板２０６、２０８と、第２の配線パターン２２２とを有する。第２の配線パターン２２２の一部、例えば基板２０６、２０８の間に掛け渡された部分（配線リード）の少なくとも一部が平坦部２２６である。そして、屈曲部２１６と平坦部２２６とが接合されている。本実施の形態によれば、基板２０２、２０４又は基板２０６、２０８を接続する配線リードを、積層された第１及び第２の基板２１０、２２０間の電気的な接続に利用することができる。
その他の点で、本実施の形態には、上述した実施の形態及びその変形例で説明した内容を適用することができる。本実施の形態でも、第１の実施の形態で説明した効果を達成することができる。
（第７の実施の形態）
図１３は、本発明を適用した第７の実施の形態に係る半導体装置を説明する図である。
本実施の形態では、ポリイミド樹脂など柔軟な材料で形成された第１及び第２の基板２３０、２４０が屈曲して配置されている。第１の基板２３０に形成された貫通穴２３４から第１の配線パターン２３２の一部が貫通して屈曲部２３６が形成されている。屈曲部２３６は、第２の配線パターン２４２における貫通穴２４４から露出する部分（平坦部２４６）に接合されている。
その他の点で、本実施の形態には、上述した実施の形態及びその変形例で説明した内容を適用することができる。本実施の形態でも、第１の実施の形態で説明した効果を達成することができる。
（第８の実施の形態）
図１４は、本発明を適用した第８の実施の形態に係る半導体装置を説明する図である。本実施の形態に係る半導体装置は、３つの基板２５０、２６０、２７０を有しているが、３つを超える基板を有していてもよい。３つを超える基板を有する場合、３つの基板とは、３つを超える基板のうち任意の３つの基板をいうが、間を飛ばさずに並んだ３つの基板であってもよい。
３つの基板２５０、２６０、２７０のうち、中央の基板２６０は、第１の基板であって、両面のそれぞれから突出して屈曲部２６６が形成されている。基板２６０及び屈曲部２６６については、上述した実施の形態及びその変形例で説明した第１の基板及び屈曲部の内容が該当する。
３つの基板２５０、２６０、２７０のうち、両側の基板２５０、２７０は、第２の基板であって、平坦部２５６、２７６が形成されている。基板２５０、２７０及び平坦部２５６、２７６については、上述した実施の形態及びその変形例で説明した第２の基板及び平坦部の内容が該当する。
その他の点で、本実施の形態には、上述した実施の形態及びその変形例で説明した内容を適用することができる。本実施の形態でも、第１の実施の形態で説明した効果を達成することができる。
なお、本実施の形態に係る半導体装置の製造方法では、３つ以上の基板２５０、２６０、２７０を全て重ねてから、全ての屈曲部２６６と全ての平坦部２５６、２７６とを同時に接合してもよい。こうすることで、工程を短縮することができる。
（第９の実施の形態）
図１５は、本発明を適用した第９の実施の形態に係る半導体装置を説明する図である。本実施の形態に係る半導体装置は、３つの基板３１０、３２０、３３０を有しているが、３つを超える基板を有していてもよい。３つを超える基板を有する場合、３つの基板とは、３つを超える基板のうち任意の３つの基板をいうが、間を飛ばさずに並んだ３つの基板であってもよい。
３つの基板３１０、３２０、３３０のうち、両側の基板３１０、３３０は、第１の基板であって屈曲部３１６、３３６が形成されている。基板３１０、３３０及び屈曲部３１６、３３６については、上述した実施の形態及びその変形例で説明した第１の基板及び屈曲部の内容が該当する。
３つの基板３１０、３２０、３３０のうち、中央の基板３２０は、第２の基板であって、複数の平坦部３２６が形成されている。それぞれの平坦部３２６は、屈曲部３１６、３３６のいずれかが接合される。基板３２０及び平坦部３２６については、上述した実施の形態及びその変形例で説明した第２の基板及び平坦部の内容が該当する。
その他の点で、本実施の形態には、上述した実施の形態及びその変形例で説明した内容を適用することができる。本実施の形態でも、第１の実施の形態で説明した効果を達成することができる。
なお、本実施の形態に係る半導体装置の製造方法では、３つ以上の基板３１０、３２０、３３０を全て重ねてから、全ての屈曲部３１６、３３６と全ての平坦部３２６とを同時に接合してもよい。
これによれば、２つの以上の基板３１０、３３０に形成された屈曲部３１６、３３６と、平坦部３２６とを一括して接合することができ、工程を短縮することができる。
（第１０の実施の形態）
図１６は、本発明を適用した第１０の実施の形態に係る半導体装置を説明する図である。本実施の形態に係る半導体装置は、３つの基板３４０、３５０、３６０を有しているが、３つを超える基板を有していてもよい。
外側に位置する２つの基板３４０、３６０の一方（図１６の例では基板３６０）は、第１の基板であって、屈曲部３６６が形成されている。外側に位置する２つの基板３４０、３６０の他方（図１６の例では基板３４０）は、第２の基板であって、平坦部３４６が形成されている。
内側に位置する少なくとも１つの基板（図１６の例では基板３５０）は、屈曲部３５６及び平坦部３５７を有する。基板３５０は、両隣の基板３４０、３６０のうち一方の基板（図１６の例では基板３４０）に対して第１の基板である。基板３５０は、両隣の基板３４０、３６０のうち他方の基板（図１６の例では基板３６０）に対して第２の基板である。これによれば、基板３５０は、第１及び第２の基板としての機能を兼ねる構成になっている。
なお、基板３４０、３５０、３６０、屈曲部３５６、３６６、平坦部３４６、３５７については、上述した実施の形態及びその変形例で説明した第１及び第２の基板、屈曲部並びに平坦部の内容が該当する。
その他の点で、本実施の形態には、上述した実施の形態及びその変形例で説明した内容を適用することができる。本実施の形態でも、第１の実施の形態で説明した効果を達成することができる。
なお、本実施の形態に係る半導体装置の製造方法では、３つ以上の基板３４０、３５０、３６０を全て重ねてから、全ての屈曲部３５６、３６６と全ての平坦部３４６、３５７とを同時に接合してもよい。
これによれば、２つの以上の基板３５０、３６０に形成された屈曲部３５６、３６６と、平坦部３４６、３５７とを一括して接合することができ、工程を短縮することができる。
（その他の実施の形態）
図１７には、上述した実施の形態に係る方法によって製造された半導体装置１を実装した回路基板１０００が示されている。回路基板１０００には、例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１０００には、例えば銅からなる配線パターンが所望の回路となるように形成されている。そして、配線パターンと半導体装置１の外部端子とを機械的に接続することでそれらの電気的導通が図られる。そして、半導体装置１又は回路基板１０００を備える電子機器として、図１８にはノート型パーソナルコンピュータ２０００が示され、図１９には携帯電話３０００が示されている。
なお、本実施の形態で使用した半導体チップの代わりに電子素子（能動素子か受動素子かを問わない）を、第１又は第２の基板に実装して電子部品を製造することができる。このような電子素子を使用して製造される電子部品として、例えば、光素子、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
さらに、半導体チップに加えて、上述した電子素子を第１又は第２の基板に混載実装して、実装モジュールを構成してもよい。
【図面の簡単な説明】
図１は、本発明を適用した第１の実施の形態に係る半導体装置を示す図であり、
図２は、本発明を適用した第１の実施の形態に係る半導体装置の第１の基板を示す図であり、
図３は、第１の実施の形態の変形例を示す図であり、
図４は、第１の実施の形態の変形例を示す図であり、
図５は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図であり、
図６は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図であり、
図７は、第１の実施の形態の変形例に係る半導体装置の製造方法を示す図であり、
図８は、本発明を適用した第２の実施の形態に係る半導体装置を示す図であり、
図９は、本発明を適用した第３の実施の形態に係る半導体装置を示す図であり、
図１０は、本発明を適用した第４の実施の形態に係る半導体装置を示す図であり、
図１１は、本発明を適用した第５の実施の形態に係る半導体装置を示す図であり、
図１２は、本発明を適用した第６の実施の形態に係る半導体装置を示す図であり、
図１３は、本発明を適用した第７の実施の形態に係る半導体装置を示す図であり、
図１４は、本発明を適用した第８の実施の形態に係る半導体装置を示す図であり、
図１５は、本発明を適用した第９の実施の形態に係る半導体装置を示す図であり、
図１６は、本発明を適用した第１０の実施の形態に係る半導体装置を示す図であり、
図１７は、本発明を適用した実施の形態に係る回路基板を示す図であり、
図１８は、本発明を適用した実施の形態に係る電子機器を示す図であり、
図１９は、本発明を適用した実施の形態に係る電子機器を示す図である。
Claims (19)
- 配線パターンが形成されており、重なるように配置された複数の基板と、
少なくともいずれか１つの前記基板に搭載された半導体チップと、
を有し、
２つの前記基板のうち第１の前記基板に形成された第１の前記配線パターンは、前記第１の基板の表面から突出する屈曲部を有し、
前記屈曲部は、前記２つの基板のうち第２の前記基板に形成された第２の前記配線パターンの平坦部に電気的に接続され、
前記第１の基板には、貫通穴が形成されてなり、
前記屈曲部は、前記貫通穴上で、前記第１の基板における前記第１の配線パターンが形成された面から突出してなる半導体装置。 - 配線パターンが形成されており、重なるように配置された複数の基板と、
少なくともいずれか１つの前記基板に搭載された半導体チップと、
を有し、
２つの前記基板のうち第１の前記基板に形成された第１の前記配線パターンは、前記第１の基板の表面から突出する屈曲部を有し、
前記屈曲部は、前記２つの基板のうち第２の前記基板に形成された第２の前記配線パターンの平坦部に電気的に接続され、
前記第１の基板には、貫通穴が形成されてなり、
前記屈曲部は、前記貫通穴に入り込み、前記第１の基板における前記第１の配線パターンが形成された面とは反対側の面から突出し、
前記貫通穴の内側に、複数の前記屈曲部が形成されてなる半導体装置。 - 請求項１記載の半導体装置において、
前記貫通穴の内側に、複数の前記屈曲部が形成されてなる半導体装置。 - 配線パターンが形成されており、重なるように配置された複数の基板と、
少なくともいずれか１つの前記基板に搭載された半導体チップと、
を有し、
２つの前記基板のうち第１の前記基板に形成された第１の前記配線パターンは、前記第１の基板の表面から突出する屈曲部を有し、
前記屈曲部は、前記２つの基板のうち第２の前記基板に形成された第２の前記配線パターンの平坦部に電気的に接続され、
前記第１の基板には、貫通穴が形成されてなり、
前記屈曲部は、前記貫通穴に入り込み、前記第１の基板における前記第１の配線パターンが形成された面とは反対側の面から突出し、
前記第１の基板には、複数の前記貫通穴が形成され、
前記第１の配線パターンには、複数の前記屈曲部が形成され、
１つの前記貫通穴と重なるように、１つの前記屈曲部が形成されてなる半導体装置。 - 請求項１記載の半導体装置において、
前記第１の基板には、複数の前記貫通穴が形成され、
前記第１の配線パターンには、複数の前記屈曲部が形成され、
１つの前記貫通穴と重なるように、１つの前記屈曲部が形成されてなる半導体装置。 - 請求項１から請求項５のいずれかに記載の半導体装置において、
前記第２の配線パターンは、前記第２の基板における前記第１の基板側の面に形成されてなる半導体装置。 - 配線パターンが形成されており、重なるように配置された複数の基板と、
少なくともいずれか１つの前記基板に搭載された半導体チップと、
を有し、
２つの前記基板のうち第１の前記基板に形成された第１の前記配線パターンは、前記第１の基板の表面から突出する屈曲部を有し、
前記屈曲部は、前記２つの基板のうち第２の前記基板に形成された第２の前記配線パターンの平坦部に電気的に接続され、
前記第２の配線パターンは、前記第２の基板における前記第１の基板とは反対側の面に形成され、
前記第２の基板に形成された貫通穴を介して、前記屈曲部と前記第２の配線パターンとが電気的に接続されてなる半導体装置。 - 配線パターンが形成されており、重なるように配置された複数の基板と、
少なくともいずれか１つの前記基板に搭載された半導体チップと、
を有し、
２つの前記基板のうち第１の前記基板に形成された第１の前記配線パターンは、前記第１の基板の表面から突出する屈曲部を有し、
前記屈曲部は、前記２つの基板のうち第２の前記基板に形成された第２の前記配線パターンの平坦部に電気的に接続され、
前記第１及び第２の基板の間に、前記半導体チップが配置され、
前記屈曲部は、前記半導体チップの側に突出し、かつ、前記半導体チップよりも高く形成されてなる半導体装置。 - 請求項１から請求項５のいずれかに記載の半導体装置において、
前記第１及び第２の基板のそれぞれに、前記半導体チップが配置されてなる半導体装置。 - 請求項１から請求項５のいずれかに記載の半導体装置において、
前記第１及び第２の基板のいずれか一方のみに、前記半導体チップが配置されてなる半導体装置。 - 配線パターンが形成されており、重なるように配置された複数の基板と、
少なくともいずれか１つの前記基板に搭載された半導体チップと、
を有し、
２つの前記基板のうち第１の前記基板に形成された第１の前記配線パターンは、前記第１の基板の表面から突出する屈曲部を有し、
前記屈曲部は、前記２つの基板のうち第２の前記基板に形成された第２の前記配線パターンの平坦部に電気的に接続され、
前記基板は、３つ以上重なるように配置され、
３つの前記基板のうち、中央の基板は、前記第１の基板であって、両面のそれぞれから突出して前記屈曲部が形成され、
３つの前記基板のうち、両側の基板が前記第２の基板である半導体装置。 - 配線パターンが形成されており、重なるように配置された複数の基板と、
少なくともいずれか１つの前記基板に搭載された半導体チップと、
を有し、
２つの前記基板のうち第１の前記基板に形成された第１の前記配線パターンは、前記第１の基板の表面から突出する屈曲部を有し、
前記屈曲部は、前記２つの基板のうち第２の前記基板に形成された第２の前記配線パターンの平坦部に電気的に接続され、
前記基板は、３つ以上重なるように配置され、
３つの前記基板のうち、中央の基板が前記第２の基板であり、両側の基板が前記第１の基板である半導体装置。 - 配線パターンが形成されており、重なるように配置された複数の基板と、
少なくともいずれか１つの前記基板に搭載された半導体チップと、
を有し、
２つの前記基板のうち第１の前記基板に形成された第１の前記配線パターンは、前記第１の基板の表面から突出する屈曲部を有し、
前記屈曲部は、前記２つの基板のうち第２の前記基板に形成された第２の前記配線パターンの平坦部に電気的に接続され、
前記基板は、３つ以上重なるように配置され、
外側に位置する２つの基板の一方は、前記第１の基板であり、他方は、前記第２の基板であり、
内側に位置する少なくとも１つの前記基板は、前記屈曲部及び前記平坦部を有して、両隣の前記基板のうち一方の前記基板に対して前記第１の基板であり、両隣の前記基板のうち他方の前記基板に対して前記第２の基板である半導体装置。 - 請求項１から請求項５のいずれかに記載の半導体装置が実装された回路基板。
- 請求項１から請求項５のいずれかに記載の半導体装置を有する電子機器。
- 配線パターンが形成された複数の基板のうち、少なくとも１つの前記基板に半導体チップを搭載し、前記複数の基板を重なるように配置し、２つの前記基板を電気的に接続することを含み、
前記２つの基板のうち第１の前記基板に形成された第１の前記配線パターンは、前記第１の基板の表面から突出する屈曲部を有し、
前記屈曲部を、前記２つの基板のうち第２の前記基板に形成された第２の前記配線パターンの平坦部に電気的に接続し、
前記複数の基板を、それぞれの前記基板の外形を基準として、位置合わせする半導体装置の製造方法。 - 配線パターンが形成された複数の基板のうち、少なくとも１つの前記基板に半導体チップを搭載し、前記複数の基板を重なるように配置し、２つの前記基板を電気的に接続することを含み、
前記２つの基板のうち第１の前記基板に形成された第１の前記配線パターンは、前記第１の基板の表面から突出する屈曲部を有し、
前記屈曲部を、前記２つの基板のうち第２の前記基板に形成された第２の前記配線パターンの平坦部に電気的に接続し、
前記複数の基板を、それぞれの前記基板に形成された穴を基準として、位置合わせする半導体装置の製造方法。 - 請求項１６又は１７に記載の半導体装置の製造方法において、
前記屈曲部に対して押圧力及び熱のうち少なくとも一方を加えて、前記屈曲部と前記平坦部とを電気的に接続する半導体装置の製造方法。 - 配線パターンが形成された複数の基板のうち、少なくとも１つの前記基板に半導体チップを搭載し、前記複数の基板を重なるように配置し、２つの前記基板を電気的に接続することを含み、
前記２つの基板のうち第１の前記基板に形成された第１の前記配線パターンは、前記第１の基板の表面から突出する屈曲部を有し、
前記屈曲部を、前記２つの基板のうち第２の前記基板に形成された第２の前記配線パターンの平坦部に電気的に接続し、
前記屈曲部に対して押圧力及び熱のうち少なくとも一方を加えて、前記屈曲部と前記平坦部とを電気的に接続し、
２つ以上の前記基板に形成された前記配線パターンに前記屈曲部が形成され、
前記２つ以上の前記基板に形成された前記屈曲部と前記平坦部とを一括して電気的に接続する半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20790599 | 1999-07-22 | ||
| PCT/JP2000/004886 WO2001008223A1 (fr) | 1999-07-22 | 2000-07-21 | Dispositif a semiconducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007093068A Division JP4562006B2 (ja) | 1999-07-22 | 2007-03-30 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP4051531B2 true JP4051531B2 (ja) | 2008-02-27 |
Family
ID=16547523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001512637A Expired - Fee Related JP4051531B2 (ja) | 1999-07-22 | 2000-07-21 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6521483B1 (ja) |
| JP (1) | JP4051531B2 (ja) |
| TW (1) | TW449843B (ja) |
| WO (1) | WO2001008223A1 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003124595A (ja) * | 2001-10-11 | 2003-04-25 | Alps Electric Co Ltd | 電子回路ユニット |
| US6566610B1 (en) * | 2001-11-01 | 2003-05-20 | Virtium Technology, Inc. | Stacking multiple devices using direct soldering |
| SG109495A1 (en) * | 2002-04-16 | 2005-03-30 | Micron Technology Inc | Semiconductor packages with leadfame grid arrays and components and methods for making the same |
| TW550770B (en) * | 2002-06-20 | 2003-09-01 | Advanced Semiconductor Eng | Optical integrated circuit element package and process for making the same |
| US7327022B2 (en) * | 2002-12-30 | 2008-02-05 | General Electric Company | Assembly, contact and coupling interconnection for optoelectronics |
| US6903449B2 (en) * | 2003-08-01 | 2005-06-07 | Micron Technology, Inc. | Semiconductor component having chip on board leadframe |
| US7202105B2 (en) * | 2004-06-28 | 2007-04-10 | Semiconductor Components Industries, L.L.C. | Multi-chip semiconductor connector assembly method |
| WO2006035258A1 (en) * | 2004-09-30 | 2006-04-06 | Infineon Technologies Ag | Semiconductor chip assembly including stacked components and method for producing it |
| TWI250592B (en) * | 2004-11-16 | 2006-03-01 | Siliconware Precision Industries Co Ltd | Multi-chip semiconductor package and fabrication method thereof |
| JP2005347273A (ja) * | 2005-06-06 | 2005-12-15 | Hitachi Chem Co Ltd | 熱架橋型回路接続材料及びそれを用いた回路板の製造方法 |
| US7511371B2 (en) * | 2005-11-01 | 2009-03-31 | Sandisk Corporation | Multiple die integrated circuit package |
| US7352058B2 (en) * | 2005-11-01 | 2008-04-01 | Sandisk Corporation | Methods for a multiple die integrated circuit package |
| US7538413B2 (en) * | 2006-12-28 | 2009-05-26 | Micron Technology, Inc. | Semiconductor components having through interconnects |
| US20090051019A1 (en) * | 2007-08-20 | 2009-02-26 | Chih-Feng Huang | Multi-chip module package |
| JP5192860B2 (ja) * | 2008-03-18 | 2013-05-08 | 日本特殊陶業株式会社 | パッケージ |
| US20110051385A1 (en) * | 2009-08-31 | 2011-03-03 | Gainteam Holdings Limited | High-density memory assembly |
| US9019674B2 (en) * | 2010-11-23 | 2015-04-28 | Fairchild Semiconductor Corporation | Input power port protection component |
| JP2012146353A (ja) * | 2011-01-07 | 2012-08-02 | Sumitomo Electric Printed Circuit Inc | フレキシブル配線板、配線板の接続構造、およびこれらの製造方法 |
| US8861164B2 (en) | 2011-02-04 | 2014-10-14 | Fairchild Semiconductor Corporation | Integrated overdrive and overvoltage protection device |
| US9112346B2 (en) | 2013-03-14 | 2015-08-18 | Fairchild Semiconductor Corporation | Input power protection |
| US9172239B2 (en) | 2013-03-15 | 2015-10-27 | Fairchild Semiconductor Corporation | Methods and apparatus related to a precision input power protection device |
| JP6357371B2 (ja) * | 2014-07-09 | 2018-07-11 | 新光電気工業株式会社 | リードフレーム、半導体装置及びリードフレームの製造方法 |
| US9735147B2 (en) | 2014-09-15 | 2017-08-15 | Fairchild Semiconductor Corporation | Fast and stable ultra low drop-out (LDO) voltage clamp device |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2642359B2 (ja) | 1987-09-11 | 1997-08-20 | 株式会社日立製作所 | 半導体装置 |
| KR970003915B1 (ko) | 1987-06-24 | 1997-03-22 | 미다 가쓰시게 | 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈 |
| US5455740A (en) * | 1994-03-07 | 1995-10-03 | Staktek Corporation | Bus communication system for stacked high density integrated circuit packages |
| JPH07193098A (ja) | 1993-11-22 | 1995-07-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH10335580A (ja) * | 1997-06-02 | 1998-12-18 | Mitsubishi Electric Corp | 半導体パッケージおよびこれを用いた半導体モジュール |
| US6028352A (en) * | 1997-06-13 | 2000-02-22 | Irvine Sensors Corporation | IC stack utilizing secondary leadframes |
| JPH1197619A (ja) * | 1997-07-25 | 1999-04-09 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法と実装方法 |
| JP2870530B1 (ja) | 1997-10-30 | 1999-03-17 | 日本電気株式会社 | スタックモジュール用インターポーザとスタックモジュール |
| JP2000068444A (ja) * | 1998-08-26 | 2000-03-03 | Mitsubishi Electric Corp | 半導体装置 |
-
2000
- 2000-07-21 US US09/787,697 patent/US6521483B1/en not_active Expired - Fee Related
- 2000-07-21 TW TW089114647A patent/TW449843B/zh not_active IP Right Cessation
- 2000-07-21 WO PCT/JP2000/004886 patent/WO2001008223A1/ja unknown
- 2000-07-21 JP JP2001512637A patent/JP4051531B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6521483B1 (en) | 2003-02-18 |
| TW449843B (en) | 2001-08-11 |
| WO2001008223A1 (fr) | 2001-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4051531B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR100459971B1 (ko) | 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기 | |
| JP4662079B2 (ja) | 配線基板の製造方法及び電子部品の製造方法 | |
| US7009293B2 (en) | Interconnect substrate, semiconductor device, methods of fabricating, inspecting, and mounting the semiconductor device, circuit board, and electronic instrument | |
| JP4019251B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4102969B2 (ja) | 半導体装置 | |
| US6846699B2 (en) | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument | |
| WO2000014802A1 (fr) | Dispositif a semi-conducteur et son procede de fabrication, carte de circuit imprime, dispositif electronique | |
| WO2001026147A1 (fr) | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique | |
| US6410366B1 (en) | Semiconductor device and manufacturing method thereof, circuit board and electronic equipment | |
| JP4123321B2 (ja) | 配線基板の接合方法 | |
| JP4562006B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2001250907A (ja) | 半導体装置及びその製造方法 | |
| JP3332555B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004087936A (ja) | 半導体装置及び半導体装置の製造方法並びに電子機器 | |
| JP3879803B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2008311347A (ja) | 半導体モジュール及びその製造方法 | |
| JP2001068620A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2001035997A (ja) | 半導体装置及びその製造方法 | |
| JP2001085592A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2001060656A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2000243894A (ja) | 半導体モジュール及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070829 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071009 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071120 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131214 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |