JP5192860B2 - パッケージ - Google Patents
パッケージ Download PDFInfo
- Publication number
- JP5192860B2 JP5192860B2 JP2008069075A JP2008069075A JP5192860B2 JP 5192860 B2 JP5192860 B2 JP 5192860B2 JP 2008069075 A JP2008069075 A JP 2008069075A JP 2008069075 A JP2008069075 A JP 2008069075A JP 5192860 B2 JP5192860 B2 JP 5192860B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- package body
- electronic component
- mounting area
- convex portions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
本発明は、上方に別のパッケージが搭載されるパッケージであって、その表面上に電子部品の実装が容易に行えると共に、全体の小型化にも対応できるパッケージに関する。
全体が箱形状を呈し且つ内側にキャビティを有する下層側および上層側のセラミックパッケージを積層し、下層側のセラミックパッケージに搭載した回路素子と上層側のセラミックパッケージに搭載した水晶振動素子とを、互いに接続される両パッケージの各電極パッドを介して、導通させた水晶発振器が用いられている。かかる水晶発振器では、水晶振動素子を搭載した上層側の水晶振動子（セラミックパッケージ）を下層側のセラミックパッケージに実装する際に、両パッケージ間で生じるカップリング現象を防ぐため、水晶振動子側の電極パッドの位置を変更すると、かかる水晶振動子の実装に際して、方向性が制約されてしまう。
前記カップリング現象を防ぎ且つ水晶振動子（セラミックパッケージ）の実装時における方向性の制約を解消するため、上層側の水晶振動子の外部底面に水晶振動素子と導通した２つの電極パッド、ダミー電極パッド、および接地電極パッドを配置し、下層側のセラミックパッケージの上面に上記電極パッドに対応した２つの電極パッド、および接地電極パッドを配置した水晶発振器などが提案されている（特許文献１参照）。
特開２００３−１５８４４１号公報（第１〜７頁、図１〜４）
ところで、パッケージの小型化に伴って、キャビティの底面に水晶振動子などの実装すべき電子部品の実装エリアの確保が一層困難になっている。そのため、例えば、キャビティの周囲を囲む側壁の厚みをより薄くすることも検討されている。しかし、複数のセラミック層を積層してなるパッケージでは、キャビティを囲む側壁の薄肉化は、製造上の限界があり、且つコスト高に至るおそれがあった。
更に、たとえ、キャビティの側壁を薄肉化したパッケージが得られても、該キャビティの底面とその上方に実装された電子部品の底面との間に、両者の接続導体を封止する程度にアンダーフィル剤を十分に充填したり、実装に伴う洗浄作業などを有効に行い難くなる、という問題もあった。
更に、たとえ、キャビティの側壁を薄肉化したパッケージが得られても、該キャビティの底面とその上方に実装された電子部品の底面との間に、両者の接続導体を封止する程度にアンダーフィル剤を十分に充填したり、実装に伴う洗浄作業などを有効に行い難くなる、という問題もあった。
本発明は、背景技術において説明した問題点を解決し、電子部品の実装エリアを確実に確保でき、当該エリアとその上方に実装した電子部品の底面との間にアンダーフィル剤の充填操作などが容易に行えると共に、小型化にも対応し得るパッケージを提供する、ことを課題とする。
本発明は、前記課題を解決するため、電子部品を実装するためのパッケージにおいて、電子部品が実装される面を平坦な表面とすると共に、かかる表面の周辺側に上方に搭載される別のパッケージとの導通を成すための導体からなる少なくとも１つの凸部を含む複数の凸部を形成する、ことに着想して成されたものである。
即ち、本発明のパッケージ（請求項１）は、上方に別のパッケージが搭載されるパッケージであって、平面視が矩形の表面および裏面を有し、絶縁材からなる平板のパッケージ本体と、かかるパッケージ本体の表面における中央部に配置された電子部品実装エリアと、上記パッケージ本体の表面のうち、上記実装エリアを除いた周辺側に形成された複数の凸部と、を備え、かかる凸部の高さは、前記実装エリアに実装される電子部品の高さよりも高く、上記複数の凸部のうち、少なくとも１つは、下層側のメタライズ層、その上に積層されたロウ材、およびこれらの周囲に被覆されたメッキ層の導体からなり、かかる導体からなる凸部の何れかは、前記パッケージ本体の表面に形成され、前記実装エリアに実装される電子部品と接続される表面端子電極と導通している、ことを特徴とする。
即ち、本発明のパッケージ（請求項１）は、上方に別のパッケージが搭載されるパッケージであって、平面視が矩形の表面および裏面を有し、絶縁材からなる平板のパッケージ本体と、かかるパッケージ本体の表面における中央部に配置された電子部品実装エリアと、上記パッケージ本体の表面のうち、上記実装エリアを除いた周辺側に形成された複数の凸部と、を備え、かかる凸部の高さは、前記実装エリアに実装される電子部品の高さよりも高く、上記複数の凸部のうち、少なくとも１つは、下層側のメタライズ層、その上に積層されたロウ材、およびこれらの周囲に被覆されたメッキ層の導体からなり、かかる導体からなる凸部の何れかは、前記パッケージ本体の表面に形成され、前記実装エリアに実装される電子部品と接続される表面端子電極と導通している、ことを特徴とする。
これによれば、平板のパッケージ本体の表面における中央部に電子部品実装エリアが配置されており、且つかかる表面の周辺側に少なくとも１つの導体からなる凸部を含む複数の凸部が形成されている。そのため、パッケージ本体が小型化しても、電子部品実装エリアをパッケージ本体の表面における中央部に十分な面積で確保できると共に、導体からなる凸部を通じて、該パッケージの上方に搭載される別のパッケージとの導通を取ることができる。
更に、前記複数の凸部の高さがパッケージ本体の表面における実装エリアに実装される電子部品の高さよりも高いため、本パッケージに実装された電子部品が別のパッケージの底面に当たって変形したり、破損することなどを防止できる。その結果、実装された電子部品の性能を確実に保証することができる。
しかも、パッケージ本体の表面における周辺側では、複数の凸部の間に空間が位置するため、かかる空間を利用して、前記実装エリアとそこに実装される電子部品の底面との間に、アンダーフィル剤を十分に充填したり、あるいは、その後などに行われる洗浄作業などを有効に行うことも可能となる。
加えて、前記導体からなる凸部の何れかは、前記パッケージ本体の表面に形成され、前記実装エリアに実装される電子部品と接続される表面端子電極と導通しているので、本パッケージの実装エリアに実装された電子部品と、導体からなる凸部とが、上記表面端子電極を介して導通されるため、上記電子部品と別のパッケージに実装される別の電子部品との導通を容易に取ることが可能となる。
従って、低背化を含む小型化および高性能化に適応したパッケージとすることが可能となる。
更に、前記複数の凸部の高さがパッケージ本体の表面における実装エリアに実装される電子部品の高さよりも高いため、本パッケージに実装された電子部品が別のパッケージの底面に当たって変形したり、破損することなどを防止できる。その結果、実装された電子部品の性能を確実に保証することができる。
しかも、パッケージ本体の表面における周辺側では、複数の凸部の間に空間が位置するため、かかる空間を利用して、前記実装エリアとそこに実装される電子部品の底面との間に、アンダーフィル剤を十分に充填したり、あるいは、その後などに行われる洗浄作業などを有効に行うことも可能となる。
加えて、前記導体からなる凸部の何れかは、前記パッケージ本体の表面に形成され、前記実装エリアに実装される電子部品と接続される表面端子電極と導通しているので、本パッケージの実装エリアに実装された電子部品と、導体からなる凸部とが、上記表面端子電極を介して導通されるため、上記電子部品と別のパッケージに実装される別の電子部品との導通を容易に取ることが可能となる。
従って、低背化を含む小型化および高性能化に適応したパッケージとすることが可能となる。
尚、前記パッケージ本体を構成する絶縁材は、例えば、アルミナなどの高温焼成セラミックや、ガラス−セラミックなどの低温焼成セラミック、あるいはエポキシ系などの樹脂である。
また、前記「周辺側」は、前記パッケージ本体の表面において、その「中央部」を占める前記電子部品実装エリアを除いた部分を指している。
更に、前記電子部品実装エリアは、パッケージ本体の表面と実装される電子部品の底面との間に充填されるアンダーフィル剤が充填される領域である。
また、導体からなる前記凸部は、前記パッケージ本体の絶縁材が高温焼成セラミックの場合には、ＷまたはＭｏなどからなるメタライズ層が含まれ、低温焼成セラミックあるいは前記樹脂の場合には、ＣｕまたはＡｇなどからなるメタライズ層が含まれると共に、これらの上方にＡｇロウ層などが積層され、且つこれらの全表面にＮｉメッキ層およびＡｕメッキ層などが被覆される。
また、前記「周辺側」は、前記パッケージ本体の表面において、その「中央部」を占める前記電子部品実装エリアを除いた部分を指している。
更に、前記電子部品実装エリアは、パッケージ本体の表面と実装される電子部品の底面との間に充填されるアンダーフィル剤が充填される領域である。
また、導体からなる前記凸部は、前記パッケージ本体の絶縁材が高温焼成セラミックの場合には、ＷまたはＭｏなどからなるメタライズ層が含まれ、低温焼成セラミックあるいは前記樹脂の場合には、ＣｕまたはＡｇなどからなるメタライズ層が含まれると共に、これらの上方にＡｇロウ層などが積層され、且つこれらの全表面にＮｉメッキ層およびＡｕメッキ層などが被覆される。
更に、導体以外の前記凸部は、セラミックあるいは樹脂からなり、セラミックの場合には、前記パッケージ本体を形成するセラミックと同じか、同種のセラミックからなるペーストを複数層に印刷して形成され、樹脂の場合には、パッケージ本体を形成する樹脂と同じか、同種の樹脂を塗布あるいは印刷して形成される。
加えて、前記別のパッケージは、前記パッケージ本体の表面の上方に、前記導体からなる凸部およびそれ以外の凸部の上に配設したハンダ、および該別のパッケージの裏面に形成された各端子電極を介して、本パッケージと導通可能に積層・搭載される。かかる別のパッケージは、１個だけに限らず、互いに導通して積層される複数個の場合も含まれる。
加えて、前記別のパッケージは、前記パッケージ本体の表面の上方に、前記導体からなる凸部およびそれ以外の凸部の上に配設したハンダ、および該別のパッケージの裏面に形成された各端子電極を介して、本パッケージと導通可能に積層・搭載される。かかる別のパッケージは、１個だけに限らず、互いに導通して積層される複数個の場合も含まれる。
尚、電子部品の前記高さには、該電子部品の底面の端子電極、これに接合するハンダ、およびパッケージ本体側の表面端子電極の各厚みも含まれる。
また、前記電子部品には、ＩＣ素子、水晶振動子、圧電振動子などが含まれる。
また、前記電子部品には、ＩＣ素子、水晶振動子、圧電振動子などが含まれる。
更に、本発明には、前記複数の凸部は、前記パッケージ本体の表面の四辺のうち、対向する一対の辺に沿って形成されている、パッケージ（請求項２）も含まれる。
これによれば、パッケージ本体の表面の四辺のうち、複数の凸部が形成されていない一対の辺には、これらの凸部に挟まれた空間が形成されるので、該空間を活用することで、前記実装エリアとそこに実装される電子部品の底面との間に、アンダーフィル剤を十分に充填する操作などを容易に行うことが可能となる。
また、本発明には、前記複数の凸部は、前記パッケージ本体の表面における４隅に形成されている、パッケージ（請求項３）も含まれる。
これによれば、４隅付近を除いたパッケージ本体の表面の四辺ごとに、各辺の両端に立設する凸部同士の間に空間が形成されるので、該空間を活用することで、前記実装エリアとそこに実装される電子部品の底面との間に、アンダーフィル剤を十分に充填する操作などを容易に行うことが可能となる。
これによれば、パッケージ本体の表面の四辺のうち、複数の凸部が形成されていない一対の辺には、これらの凸部に挟まれた空間が形成されるので、該空間を活用することで、前記実装エリアとそこに実装される電子部品の底面との間に、アンダーフィル剤を十分に充填する操作などを容易に行うことが可能となる。
また、本発明には、前記複数の凸部は、前記パッケージ本体の表面における４隅に形成されている、パッケージ（請求項３）も含まれる。
これによれば、４隅付近を除いたパッケージ本体の表面の四辺ごとに、各辺の両端に立設する凸部同士の間に空間が形成されるので、該空間を活用することで、前記実装エリアとそこに実装される電子部品の底面との間に、アンダーフィル剤を十分に充填する操作などを容易に行うことが可能となる。
また、本発明には、前記複数の凸部は、前記パッケージ本体の表面における４隅のみに形成されている、パッケージ（請求項４）も含まれる。
加えて、本発明には、前記複数の凸部は、前記パッケージ本体の表面において対向する一対の辺に沿って形成されると共に、少なくとも一方の辺に沿って形成される凸部は、平面視が長方形で且つ全体が細長い直方体、あるいは平面視が長円形で且つ全体が扁平な長円柱体を呈する、パッケージ（請求項５）も含まれる。
尚、前記表面端子電極と導体からなる凸部とは、パッケージ本体の内部に形成される配線層やビア導体を介して、導通可能とされたり、あるいはパッケージ本体の表面に形成される表面配線を介して、導通可能とされる。
加えて、本発明には、前記複数の凸部は、前記パッケージ本体の表面において対向する一対の辺に沿って形成されると共に、少なくとも一方の辺に沿って形成される凸部は、平面視が長方形で且つ全体が細長い直方体、あるいは平面視が長円形で且つ全体が扁平な長円柱体を呈する、パッケージ（請求項５）も含まれる。
尚、前記表面端子電極と導体からなる凸部とは、パッケージ本体の内部に形成される配線層やビア導体を介して、導通可能とされたり、あるいはパッケージ本体の表面に形成される表面配線を介して、導通可能とされる。
以下において、本発明を実施するための最良の形態について説明する。
図１は、本発明による一形態のパッケージＰ１、その上方に搭載される別のパッケージＰ２、および、該別のパッケージＰ２のキャビティ５の開口部を封止する蓋板Ｌを示す斜視図、図２は、図１中のＸ−Ｘ線の矢視に沿った部分断面図、図３は、上記パッケージＰ１の垂直断面図である。
パッケージＰ１は、図１〜図３に示すように、複数のセラミック（絶縁材）層ｓ１，ｓ２を積層してなり、平面視が長方形（矩形）の表面３および裏面４を有する全体が平板のパッケージ本体２と、その表面３における中央部に配置された電子部品実装エリア５と、かかる実装エリア５を除いたパッケージ本体２の表面３における周辺側の四隅に形成された４個（複数）の凸部８と、を備えている。
図１は、本発明による一形態のパッケージＰ１、その上方に搭載される別のパッケージＰ２、および、該別のパッケージＰ２のキャビティ５の開口部を封止する蓋板Ｌを示す斜視図、図２は、図１中のＸ−Ｘ線の矢視に沿った部分断面図、図３は、上記パッケージＰ１の垂直断面図である。
パッケージＰ１は、図１〜図３に示すように、複数のセラミック（絶縁材）層ｓ１，ｓ２を積層してなり、平面視が長方形（矩形）の表面３および裏面４を有する全体が平板のパッケージ本体２と、その表面３における中央部に配置された電子部品実装エリア５と、かかる実装エリア５を除いたパッケージ本体２の表面３における周辺側の四隅に形成された４個（複数）の凸部８と、を備えている。
前記パッケージ本体２を形成するセラミック層ｓ１，ｓ２は、アルミナなどの高温焼成セラミックや、あるいはガラス−セラミックなどの低温焼成セラミックからなる。因みに、該パッケージ本体２のサイズは、３．２ｍｍ×２．５ｍｍ×０．５ｍｍである。
また、パッケージ本体２の中央部に配置された電子部品実装エリア（以下、単に実装エリアと称する）５には、追って実装される電子部品と接続される４個の表面端子電極６が形成され、パッケージ本体２の裏面４における４隅付近には、４個の裏面端子電極７が形成されている。該裏面端子電極７と上記表面端子電極６とは、図３に示すように、セラミック層ｓ１，ｓ２を貫通するビア導体ｖ、およびセラミック層ｓ１，ｓ２間に形成された配線層１３を介して、互いに導通可能とされている。尚、表面端子電極６、裏面端子電極７、配線層１３、およびビア導体ｖは、ＷまたはＭｏ、あるいはこれらの一方をベースとする合金からなる。
また、パッケージ本体２の中央部に配置された電子部品実装エリア（以下、単に実装エリアと称する）５には、追って実装される電子部品と接続される４個の表面端子電極６が形成され、パッケージ本体２の裏面４における４隅付近には、４個の裏面端子電極７が形成されている。該裏面端子電極７と上記表面端子電極６とは、図３に示すように、セラミック層ｓ１，ｓ２を貫通するビア導体ｖ、およびセラミック層ｓ１，ｓ２間に形成された配線層１３を介して、互いに導通可能とされている。尚、表面端子電極６、裏面端子電極７、配線層１３、およびビア導体ｖは、ＷまたはＭｏ、あるいはこれらの一方をベースとする合金からなる。
更に、４個の前記凸部８は、図２に示すように、パッケージ本体２の表面３に形成され、ＷまたはＭｏからなるメタライズ層９、その上に積層されたＡｇロウ層１０、およびこれらの周囲に被覆されたＮｉメッキ層１１、Ａｕメッキ層１２の導体からなり、全体がほぼ直方体を呈している。該凸部８は、図３に示すように、セラミック層ｓ１，ｓ２を貫通するビア導体ｖおよび配線層１３を介して、実装エリア５の各表面端子電極６や、裏面端子電極７と導通可能とされている。
尚、各凸部８の高さｈは、図３に示すように、実層エリア５の表面端子電極６の厚み、これらの上に後述するハンダ、これを介して実装される電子部品の高さ、およびその底面の端子電極の厚みを合計した高さよりも、高くなるように設定されている。
尚、各凸部８の高さｈは、図３に示すように、実層エリア５の表面端子電極６の厚み、これらの上に後述するハンダ、これを介して実装される電子部品の高さ、およびその底面の端子電極の厚みを合計した高さよりも、高くなるように設定されている。
図１に示すように、前記パッケージＰ１の上方に搭載される別のパッケージＰ２は、表面１５および裏面１６を有するパッケージ本体１４、前記表面１５に開口し、４つの側面１９および底面２０からなるキャビティ１８、該底面２０の４隅に形成された端子電極２１、および裏面１６の４隅に形成された裏面端子電極２２を有している。別のパッケージＰ２のパッケージ本体１４における表面１５には、平面視が矩形枠状である封止用金属帯１７が各辺に沿って形成されている。
上記パッケージ本体１４は、平板のセラミック層と矩形枠状のセラミック層とを積層したものである。また、前記封止用金属帯１７は、ＷまたはＭｏからなり、キャビティ１８内に電子部品を実装した後、金属製の蓋板Ｌと後述するハンダを介して接合され、該キャビティ１８の開口部を封止する。
更に、図４に示すように、各端子電極２１と各裏面端子電極２２とは、パッケージ本体１４の底部側を貫通するビア導体ｖを介して、導通可能とされている。
上記パッケージ本体１４は、平板のセラミック層と矩形枠状のセラミック層とを積層したものである。また、前記封止用金属帯１７は、ＷまたはＭｏからなり、キャビティ１８内に電子部品を実装した後、金属製の蓋板Ｌと後述するハンダを介して接合され、該キャビティ１８の開口部を封止する。
更に、図４に示すように、各端子電極２１と各裏面端子電極２２とは、パッケージ本体１４の底部側を貫通するビア導体ｖを介して、導通可能とされている。
前記蓋板Ｌは、４２アロイ（Ｆｅ−４２ｗｔ％Ｎｉ）、コバール（Ｆｅ−２９ｗｔ％Ｎｉ−１７ｗｔ％Ｃｏ）、１９６合金（Ｃｕ−２．３ｗｔ％Ｆｅ−０．０３ｗｔ％Ｐ）などからなり、図１に示すように、平面視が矩形の平板である。
前記のようなパッケージＰ１，Ｐ２は、以下のようにして積層される。
図４に示すように、パッケージＰ１の実装エリア５内に、例えば、ＩＣなどの電子部品Ｃ１を各表面端子電極６とハンダ２３を介して実装する。
次いで、実装エリア５内の表面３と電子部品Ｃ１の底面との間にアンダーフィル剤（図示せず）を充填・固化させて、表面端子電極６やハンダ２３などの接続導体を外部から封止する。かかる充填の際に、隣接する凸部８，８間の空間があるので、充填操作がし易くなる。
一方、別のパッケージＰ２のキャビティ１８内に、例えば、水晶振動子などの電子部品Ｃ２を、各端子電極２１の上にハンダ２５を介して実装する。
前記のようなパッケージＰ１，Ｐ２は、以下のようにして積層される。
図４に示すように、パッケージＰ１の実装エリア５内に、例えば、ＩＣなどの電子部品Ｃ１を各表面端子電極６とハンダ２３を介して実装する。
次いで、実装エリア５内の表面３と電子部品Ｃ１の底面との間にアンダーフィル剤（図示せず）を充填・固化させて、表面端子電極６やハンダ２３などの接続導体を外部から封止する。かかる充填の際に、隣接する凸部８，８間の空間があるので、充填操作がし易くなる。
一方、別のパッケージＰ２のキャビティ１８内に、例えば、水晶振動子などの電子部品Ｃ２を、各端子電極２１の上にハンダ２５を介して実装する。
次に、図４に示すように、電子部品Ｃ１が実装され且つアンダーフィル剤によって封止された実層エリア５を有する前記パッケージＰ１の凸部８ごとの上に、ハンダ２４を載置した後、図１中の矢印で示すように、電子部品Ｃ２が実装されたキャビティ１８を有する前記別のパッケージＰ２を搭載する。この際、各凸部８の高さｈが、各表面端子電極６の厚み、上記ハンダ２３の厚み、電子部品Ｃ１の高さ、その底面端子電極（図示せず）の厚みを合計した高さよりも高いため、電子部品Ｃ１と別のパッケージＰ２のパッケージ本体１４の裏面１６とが接触しない。
次いで、図１の矢印および図４中に示すように、別のパッケージＰ２の封止用金属帯１７の上に、ハンダ２６を載置し、且つその上に前記蓋板Ｆを載置する。
次いで、図１の矢印および図４中に示すように、別のパッケージＰ２の封止用金属帯１７の上に、ハンダ２６を載置し、且つその上に前記蓋板Ｆを載置する。
更に、図４中の矢印で示すように、蓋板ＦおよびパッケージＰ１，Ｐ２を、厚み方向に沿って押圧しつつ、上記ハンダ２４，２６を所定の温度で溶融した後、凝固させる。
その結果、図４に示すように、パッケージＰ１の上方に別のパッケージＰ２が搭載され、前者の実装エリア５に実装された電子部品Ｃ１の接続導体部分、あるいは後者のキャビティ１８に実装された電子部品Ｃ２が外部から封止されたパッケージ積層体Ｕが製作される。
かかるパッケージ積層体Ｕにおいて、電子部品Ｃ１，Ｃ２は、パッケージＰ１，Ｐ２の各端子電極６，２１、各ビア導体ｖ、導体の凸部８、配線層１３、および各裏面電極７，２２を介して、当該積層体Ｕが実装される図示しないプリント基板などとの導通が可能となっている。
その結果、図４に示すように、パッケージＰ１の上方に別のパッケージＰ２が搭載され、前者の実装エリア５に実装された電子部品Ｃ１の接続導体部分、あるいは後者のキャビティ１８に実装された電子部品Ｃ２が外部から封止されたパッケージ積層体Ｕが製作される。
かかるパッケージ積層体Ｕにおいて、電子部品Ｃ１，Ｃ２は、パッケージＰ１，Ｐ２の各端子電極６，２１、各ビア導体ｖ、導体の凸部８、配線層１３、および各裏面電極７，２２を介して、当該積層体Ｕが実装される図示しないプリント基板などとの導通が可能となっている。
しかも、本発明による下層側のパッケージＰ１によれば、パッケージ本体２の表面３における周辺部の４隅付近ごとに、実装エリア５内に実装される電子部品Ｃ１の高さよりも高い凸部８が突出し、隣接する凸部８，８間に空間が形成されている。このため、実装エリア５内の表面３と電子部品Ｃ１の底面との間に、アンダーフィル剤を容易に充填する操作が行え、その後に行う洗浄作業も容易に行えると共に、それらの結果も容易に視認することが可能となる。更に、従来のようなキャビティを形成するための側壁が不要となるため、実装エリア５の確保が容易となり、且つ低背化を含む小型化のニーズに対しても容易に対応可能となる。
従って、前記パッケージＰ１，Ｐ２およびこれらを含む前記パッケージ積層体Ｕによれば、電子部品Ｃ１，Ｃ２の動作を正確に成さしめ得るので、信頼性を高めることが可能となる。
従って、前記パッケージＰ１，Ｐ２およびこれらを含む前記パッケージ積層体Ｕによれば、電子部品Ｃ１，Ｃ２の動作を正確に成さしめ得るので、信頼性を高めることが可能となる。
尚、本発明による前記パッケージＰ１は、以下のようにして製造した。
先ず、アルミナ粉末を含む２層のグリーンシートを製作し、これらにおける所定の位置ごとに形成したビアホールにＷ粉末を含む導電性ペーストを充填して、未焼成の前記ビア導体ｖを形成した。次に、上記２層のグリーンシートの表面および裏面の少なくとも一方に、上記同様の導電性ペーストをスクリーン印刷して、未焼成の前記端子電極６、配線層１３、各裏面端子電極７、および凸部８のメタライズ層９を形成した。更に、これら２層のグリーンシートを積層・圧着した後、所定の温度で焼成して、前記パッケージ本体２を得た。そして、パッケージ本体２の表面３における４隅に位置するメタライズ層９ごとの上にＡｇロウ層１０を形成した後、これらの表面に電解Ｎｉメッキおよび電解Ａｕメッキを順次施して、Ｎｉメッキ層１１およびＡｕメッキ層１２を被覆した。その結果、前記図１〜図３に示した本発明のパッケージＰ１が得られた。
先ず、アルミナ粉末を含む２層のグリーンシートを製作し、これらにおける所定の位置ごとに形成したビアホールにＷ粉末を含む導電性ペーストを充填して、未焼成の前記ビア導体ｖを形成した。次に、上記２層のグリーンシートの表面および裏面の少なくとも一方に、上記同様の導電性ペーストをスクリーン印刷して、未焼成の前記端子電極６、配線層１３、各裏面端子電極７、および凸部８のメタライズ層９を形成した。更に、これら２層のグリーンシートを積層・圧着した後、所定の温度で焼成して、前記パッケージ本体２を得た。そして、パッケージ本体２の表面３における４隅に位置するメタライズ層９ごとの上にＡｇロウ層１０を形成した後、これらの表面に電解Ｎｉメッキおよび電解Ａｕメッキを順次施して、Ｎｉメッキ層１１およびＡｕメッキ層１２を被覆した。その結果、前記図１〜図３に示した本発明のパッケージＰ１が得られた。
図５は、前記パッケージＰ１の変形形態であるパッケージＰ１ａを示す斜視図である。該パッケージＰ１ａは、前記同様のパッケージ本体２、複数の表面端子電極６を有する実装エリア５、および裏面端子電極７を備えている。
パッケージＰ１ａは、図５に示すように、パッケージ本体２の表面３における周辺側の４隅のうち、対角位置に前記同様の導体からなる凸部８を有し、別の対角位置にセラミックからなり、凸部８と同じ高さの凸部２９を有している。該凸部２９は、パッケージ本体２を構成する前記セラミック層ｓ１，ｓ２と同じか、同種のセラミックペーストｓｐを、パッケージ本体２の表面３における４隅付近に、複数回印刷した後、焼成することで形成されている。
パッケージＰ１ａは、図５に示すように、パッケージ本体２の表面３における周辺側の４隅のうち、対角位置に前記同様の導体からなる凸部８を有し、別の対角位置にセラミックからなり、凸部８と同じ高さの凸部２９を有している。該凸部２９は、パッケージ本体２を構成する前記セラミック層ｓ１，ｓ２と同じか、同種のセラミックペーストｓｐを、パッケージ本体２の表面３における４隅付近に、複数回印刷した後、焼成することで形成されている。
また、図６は、前記パッケージＰ１の異なる変形形態であるパッケージＰ１ｂを示す斜視図である。該パッケージＰ１ｂも、前記同様のパッケージ本体２、複数の表面端子電極６を有する実装エリア５、および裏面端子電極７を備えている。
パッケージＰ１ｂは、図６に示すように、パッケージ本体２の表面３における周辺側の４隅のうち、右側に位置する短辺の一端付近に前記同様の凸部８を有し、他端付近に前記同様のセラミックからなる凸部２９を有している。一方、パッケージ本体２の表面３における図５で左側の短辺に沿って、平面視が長方形で且つ全体が細長い直方体を呈する凸部２８を有している。該凸部２８は、前記凸部８と同様な断面構造を有する導体からなる。
パッケージＰ１ｂは、図６に示すように、パッケージ本体２の表面３における周辺側の４隅のうち、右側に位置する短辺の一端付近に前記同様の凸部８を有し、他端付近に前記同様のセラミックからなる凸部２９を有している。一方、パッケージ本体２の表面３における図５で左側の短辺に沿って、平面視が長方形で且つ全体が細長い直方体を呈する凸部２８を有している。該凸部２８は、前記凸部８と同様な断面構造を有する導体からなる。
更に、図７は、本発明の異なる形態であるパッケージＰ１ｃを示す斜視図である。該パッケージＰ１ｃも、前記パッケージＰ１ｓ同様のパッケージ本体２、複数の表面端子電極６を有する実装エリア５、および裏面端子電極７を備えている。
パッケージＰ１ｃは、図７に示すように、パッケージ本体２の表面３における周辺側のうち、左側の短辺に沿って、前記同様の導体からなる凸部２８を有し、図７で右側の短辺に沿って、セラミックからなり、平面視が長方形で且つ全体が細長い直方体を呈する凸部３０を有している。該凸部３０も、セラミックペーストｓｐを、パッケージ本体２の表面３に複数回印刷した後、焼成することで形成されている。
パッケージＰ１ｃは、図７に示すように、パッケージ本体２の表面３における周辺側のうち、左側の短辺に沿って、前記同様の導体からなる凸部２８を有し、図７で右側の短辺に沿って、セラミックからなり、平面視が長方形で且つ全体が細長い直方体を呈する凸部３０を有している。該凸部３０も、セラミックペーストｓｐを、パッケージ本体２の表面３に複数回印刷した後、焼成することで形成されている。
図８は、前記パッケージＰ１の更に異なる変形形態であるパッケージＰ１ｄを示す斜視図である。該パッケージＰ１ｄも、前記同様のパッケージ本体２、複数の表面端子電極６を有する実装エリア５、および裏面端子電極７を備えている。
該パッケージＰ１ｄは、図８に示すように、パッケージ本体２の表面３における周辺側の４隅ごとに、前記同様の断面構造を有する導体からなり、平面が円形で且つ全体がほぼ円柱形を呈する凸部８ｒを有している。
該パッケージＰ１ｄは、図８に示すように、パッケージ本体２の表面３における周辺側の４隅ごとに、前記同様の断面構造を有する導体からなり、平面が円形で且つ全体がほぼ円柱形を呈する凸部８ｒを有している。
また、図９は、更に異なる形態であるパッケージＰ１ｅを示す斜視図である。
該パッケージＰ１ｅも、前記パッケージＰ１と同様のパッケージ本体２、複数の表面端子電極６を有する実装エリア５、および裏面端子電極７を備えている。
該パッケージＰ１ｅは、図９に示すように、パッケージ本体２の表面３における周辺側のうち、左側の短辺に沿って、前記同様の断面構造を有する導体からなり、平面視が細長い長円形で且つ全体が偏平な長円柱体を呈する凸部２８ｒを有している。一方、右側の短辺における各コーナ（隅）には、前記同様の導体からなる凸部８ｒと、セラミックからなり、平面が円形で且つ全体がほぼ円柱形を呈する凸部２９ｒとを有している。該凸部２９ｒも、セラミックペーストを前記同様に印刷・焼成したものである。
該パッケージＰ１ｅも、前記パッケージＰ１と同様のパッケージ本体２、複数の表面端子電極６を有する実装エリア５、および裏面端子電極７を備えている。
該パッケージＰ１ｅは、図９に示すように、パッケージ本体２の表面３における周辺側のうち、左側の短辺に沿って、前記同様の断面構造を有する導体からなり、平面視が細長い長円形で且つ全体が偏平な長円柱体を呈する凸部２８ｒを有している。一方、右側の短辺における各コーナ（隅）には、前記同様の導体からなる凸部８ｒと、セラミックからなり、平面が円形で且つ全体がほぼ円柱形を呈する凸部２９ｒとを有している。該凸部２９ｒも、セラミックペーストを前記同様に印刷・焼成したものである。
更に、図１０は、別の異なる形態であるパッケージＰ１ｆを示す斜視図である。
該パッケージＰ１ｆも、前記パッケージＰ１と同様のパッケージ本体２、複数の表面端子電極６を有する実装エリア５、および裏面端子電極７を備えている。
該パッケージＰ１ｆは、図１０に示すように、パッケージ本体２の表面３における周辺側のうち、左側の短辺に沿って、前記同様の導体からなる凸部２８ｒを有し、右側の短辺に沿って、前記同様のセラミックからなる凸部２９ｒを有している。
該パッケージＰ１ｆも、前記パッケージＰ１と同様のパッケージ本体２、複数の表面端子電極６を有する実装エリア５、および裏面端子電極７を備えている。
該パッケージＰ１ｆは、図１０に示すように、パッケージ本体２の表面３における周辺側のうち、左側の短辺に沿って、前記同様の導体からなる凸部２８ｒを有し、右側の短辺に沿って、前記同様のセラミックからなる凸部２９ｒを有している。
以上のようなパッケージＰ１ｂ〜Ｐ１ｆによれば、それらのパッケージ本体２の表面３における４隅、あるいは表面３において対向する一対の短辺の何れかに、２個〜４個の凸部８，８ｒ，２８，２８ｒ，２９，２９ｒ，３０，３０ｒが形成され、少なくとも１個の凸部８，８ｒ，２８，２８ｒが導体からなっている。
しかも、上記凸部８ｒ，２８，２８ｒ，２９，２９ｒ，３０，３０ｒの高さ（ｈ）も、実装エリア５に実装される前記電子部品Ｃ１の高さよりも高く設定されている。更に、導体からなる上記凸部８，８ｒ，２８，２８ｒと実装エリア５内の表面端子電極６とが前記同様に導通されているため、前記電子部品Ｃ１を実装エリア５に実装した後、前記凸部８，８ｒ，２８，２８ｒ，２９，２９ｒ，３０，３０ｒの間から、アンダーフィル剤を容易に充填でき、実装に伴う洗浄操作なども容易になし得ると共に、それらの検査も確実に行うことができる。
尚、実装エリア５に設ける前記表面端子電極６の数は、導体からなる凸部の数に応じて調整される。あるいは、表面端子電極６の一部を電気的に独立したものとし、残りの表面端子電極６と導体からなる凸部とを同数としても良い。
しかも、上記凸部８ｒ，２８，２８ｒ，２９，２９ｒ，３０，３０ｒの高さ（ｈ）も、実装エリア５に実装される前記電子部品Ｃ１の高さよりも高く設定されている。更に、導体からなる上記凸部８，８ｒ，２８，２８ｒと実装エリア５内の表面端子電極６とが前記同様に導通されているため、前記電子部品Ｃ１を実装エリア５に実装した後、前記凸部８，８ｒ，２８，２８ｒ，２９，２９ｒ，３０，３０ｒの間から、アンダーフィル剤を容易に充填でき、実装に伴う洗浄操作なども容易になし得ると共に、それらの検査も確実に行うことができる。
尚、実装エリア５に設ける前記表面端子電極６の数は、導体からなる凸部の数に応じて調整される。あるいは、表面端子電極６の一部を電気的に独立したものとし、残りの表面端子電極６と導体からなる凸部とを同数としても良い。
本発明は、前述した各形態のパッケージに限定されるものではない。
例えば、本発明によるパッケージおよび別のパッケージのパッケージ本体を、ガラス−セラミックなどの低温焼成セラミックからなるものとしたり、あるいはエポキシ系などの樹脂からなるものとしても良い。それらのパッケージ本体の表面の周辺側に形成する凸部は、前記導体からなる凸部のほかに、前記セラミックからなる凸部、あるいは上記樹脂と同様の樹脂からなる凸部としても、前記同様の効果を奏することが可能である。
また、本発明のパッケージおよび別のパッケージのパッケージ本体は、平面視がほぼ正方形（矩形）を呈する形態としても良い。
例えば、本発明によるパッケージおよび別のパッケージのパッケージ本体を、ガラス−セラミックなどの低温焼成セラミックからなるものとしたり、あるいはエポキシ系などの樹脂からなるものとしても良い。それらのパッケージ本体の表面の周辺側に形成する凸部は、前記導体からなる凸部のほかに、前記セラミックからなる凸部、あるいは上記樹脂と同様の樹脂からなる凸部としても、前記同様の効果を奏することが可能である。
また、本発明のパッケージおよび別のパッケージのパッケージ本体は、平面視がほぼ正方形（矩形）を呈する形態としても良い。
更に、パッケージ本体の表面において、実装エリア内の前記表面端子電極と、導体からなる前記凸部とは、該パッケージ本体の表面に形成した表面配線層を介して、相互に導通を取るようにした形態としても良い。
また、別のパッケージのパッケージ本体も、本発明のパッケージにような平板の形態とし、その表面における４隅、あるいは表面において対向する一対の短辺または長辺の何れかに沿って、複数の前記同様の凸部を形成したものとしても良い。
加えて、前記凸部は、平面視でほぼ半円形、あるいはほぼＤ字形を呈し、それらの円弧形の曲面をパッケージ本体の表面の中央部に位置する実装エリア側に面するように配置した形態としても良い。
また、別のパッケージのパッケージ本体も、本発明のパッケージにような平板の形態とし、その表面における４隅、あるいは表面において対向する一対の短辺または長辺の何れかに沿って、複数の前記同様の凸部を形成したものとしても良い。
加えて、前記凸部は、平面視でほぼ半円形、あるいはほぼＤ字形を呈し、それらの円弧形の曲面をパッケージ本体の表面の中央部に位置する実装エリア側に面するように配置した形態としても良い。
２………………………………パッケージ本体
３………………………………表面
４………………………………裏面
５………………………………実装エリア
６………………………………表面端子電極
８,８ｒ，２８,２８ｒ………導体からなる凸部
２９,２９ｒ，３０,３０ｒ…セラミック（絶縁材）からなる凸部
Ｐ１，Ｐ１ａ〜Ｐ１ｆ………パッケージ
Ｐ２……………………………別のパッケージ
ｈ………………………………高さ
Ｃ１，Ｃ２……………………電子部品
ｓ１，ｓ２……………………セラミック層（絶縁材）
３………………………………表面
４………………………………裏面
５………………………………実装エリア
６………………………………表面端子電極
８,８ｒ，２８,２８ｒ………導体からなる凸部
２９,２９ｒ，３０,３０ｒ…セラミック（絶縁材）からなる凸部
Ｐ１，Ｐ１ａ〜Ｐ１ｆ………パッケージ
Ｐ２……………………………別のパッケージ
ｈ………………………………高さ
Ｃ１，Ｃ２……………………電子部品
ｓ１，ｓ２……………………セラミック層（絶縁材）
Claims (5)
- 上方に別のパッケージが搭載されるパッケージであって、
平面視が矩形の表面および裏面を有し、絶縁材からなる平板のパッケージ本体と、
上記パッケージ本体の表面における中央部に配置された電子部品実装エリアと、
上記パッケージ本体の表面のうち、上記実装エリアを除いた周辺側に形成された複数の凸部と、を備え、
上記凸部の高さは、前記実装エリアに実装される電子部品の高さよりも高く、
上記複数の凸部のうち、少なくとも１つは、下層側のメタライズ層、その上に積層されたロウ材、およびこれらの周囲に被覆されたメッキ層の導体からなり、
上記導体からなる凸部の何れかは、前記パッケージ本体の表面に形成され、前記実装エリアに実装される電子部品と接続される表面端子電極と導通している、
ことを特徴とするパッケージ。 - 前記複数の凸部は、前記パッケージ本体の表面の四辺のうち、対向する一対の辺に沿って形成されている、
ことを特徴とする請求項１に記載のパッケージ。 - 前記複数の凸部は、前記パッケージ本体の表面における４隅に形成されている、
ことを特徴とする請求項１または２に記載のパッケージ。 - 前記複数の凸部は、前記パッケージ本体の表面における４隅のみに形成されている、
ことを特徴とする請求項３に記載のパッケージ。 - 前記複数の凸部は、前記パッケージ本体の表面において対向する一対の辺に沿って形成されると共に、少なくとも一方の辺に沿って形成される凸部は、平面視が長方形で且つ全体が細長い直方体、あるいは平面視が長円形で且つ全体が扁平な長円柱体を呈する、
ことを特徴とする請求項２に記載のパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008069075A JP5192860B2 (ja) | 2008-03-18 | 2008-03-18 | パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008069075A JP5192860B2 (ja) | 2008-03-18 | 2008-03-18 | パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009224654A JP2009224654A (ja) | 2009-10-01 |
| JP5192860B2 true JP5192860B2 (ja) | 2013-05-08 |
Family
ID=41241107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008069075A Expired - Fee Related JP5192860B2 (ja) | 2008-03-18 | 2008-03-18 | パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5192860B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI746033B (zh) * | 2019-07-09 | 2021-11-11 | 大陸商成都泰美克晶體技術有限公司 | 一種邊緣具有凸台結構的拋光石英晶體震盪片 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3673417B2 (ja) * | 1998-12-03 | 2005-07-20 | ローム株式会社 | 多層状ハイブリッド集積回路装置の構造及びその製造方法 |
| JP4051531B2 (ja) * | 1999-07-22 | 2008-02-27 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| GB2382527A (en) * | 2001-12-03 | 2003-06-04 | Acordis Speciality Fibres Ltd | Wound dressings |
| JP4086657B2 (ja) * | 2002-12-27 | 2008-05-14 | 富士通株式会社 | 積層型半導体装置 |
| JP4096774B2 (ja) * | 2003-03-24 | 2008-06-04 | セイコーエプソン株式会社 | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法 |
| JP3685185B2 (ja) * | 2003-06-27 | 2005-08-17 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
-
2008
- 2008-03-18 JP JP2008069075A patent/JP5192860B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI746033B (zh) * | 2019-07-09 | 2021-11-11 | 大陸商成都泰美克晶體技術有限公司 | 一種邊緣具有凸台結構的拋光石英晶體震盪片 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009224654A (ja) | 2009-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20160110127A (ko) | 세라믹패키지, 전자부품장치, 및 그 제조방법 | |
| JP5791283B2 (ja) | 電子部品収納用パッケージ、およびそれを備えた電子装置 | |
| US10985098B2 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
| JP5192860B2 (ja) | パッケージ | |
| US9313888B2 (en) | Package | |
| JP2012174713A (ja) | 電子部品収納用パッケージ、およびそれを備えた電子装置 | |
| CN110832773B (zh) | 电子部件收纳用封装、电子装置以及电子模块 | |
| JP3854095B2 (ja) | 多層回路基板 | |
| JP6993220B2 (ja) | 電子部品収納用パッケージ、電子装置および電子モジュール | |
| JP6312256B2 (ja) | 電子部品収納用パッケージ | |
| JP5175078B2 (ja) | パッケージ | |
| JP2004356391A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2007180080A (ja) | セラミックパッケージおよびその製造方法 | |
| JP6258748B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP5383545B2 (ja) | 多数個取り配線基板および配線基板 | |
| JP2007124223A (ja) | 圧電振動子収納用パッケージおよび圧電振動装置 | |
| JP5832986B2 (ja) | パッケージ | |
| JP2006237274A (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP4227477B2 (ja) | 電子部品搭載用基板、電子装置および電子部品搭載用基板の製造方法 | |
| JP2017174872A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2005244146A (ja) | 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造 | |
| JP3140439B1 (ja) | 電子部品収納用パッケージ | |
| JP4753539B2 (ja) | 電子部品搭載用基板およびこれを用いた電子装置 | |
| JP2017011025A (ja) | 電子部品収納用パッケージ、電子装置および電子モジュール | |
| JP2002231845A (ja) | 電子部品収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130201 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5192860 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160208 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |