JP5192860B2 - パッケージ - Google Patents
パッケージ Download PDFInfo
- Publication number
- JP5192860B2 JP5192860B2 JP2008069075A JP2008069075A JP5192860B2 JP 5192860 B2 JP5192860 B2 JP 5192860B2 JP 2008069075 A JP2008069075 A JP 2008069075A JP 2008069075 A JP2008069075 A JP 2008069075A JP 5192860 B2 JP5192860 B2 JP 5192860B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- package body
- electronic component
- mounting area
- convex portions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
更に、たとえ、キャビティの側壁を薄肉化したパッケージが得られても、該キャビティの底面とその上方に実装された電子部品の底面との間に、両者の接続導体を封止する程度にアンダーフィル剤を十分に充填したり、実装に伴う洗浄作業などを有効に行い難くなる、という問題もあった。
即ち、本発明のパッケージ(請求項1)は、上方に別のパッケージが搭載されるパッケージであって、平面視が矩形の表面および裏面を有し、絶縁材からなる平板のパッケージ本体と、かかるパッケージ本体の表面における中央部に配置された電子部品実装エリアと、上記パッケージ本体の表面のうち、上記実装エリアを除いた周辺側に形成された複数の凸部と、を備え、かかる凸部の高さは、前記実装エリアに実装される電子部品の高さよりも高く、上記複数の凸部のうち、少なくとも1つは、下層側のメタライズ層、その上に積層されたロウ材、およびこれらの周囲に被覆されたメッキ層の導体からなり、かかる導体からなる凸部の何れかは、前記パッケージ本体の表面に形成され、前記実装エリアに実装される電子部品と接続される表面端子電極と導通している、ことを特徴とする。
更に、前記複数の凸部の高さがパッケージ本体の表面における実装エリアに実装される電子部品の高さよりも高いため、本パッケージに実装された電子部品が別のパッケージの底面に当たって変形したり、破損することなどを防止できる。その結果、実装された電子部品の性能を確実に保証することができる。
しかも、パッケージ本体の表面における周辺側では、複数の凸部の間に空間が位置するため、かかる空間を利用して、前記実装エリアとそこに実装される電子部品の底面との間に、アンダーフィル剤を十分に充填したり、あるいは、その後などに行われる洗浄作業などを有効に行うことも可能となる。
加えて、前記導体からなる凸部の何れかは、前記パッケージ本体の表面に形成され、前記実装エリアに実装される電子部品と接続される表面端子電極と導通しているので、本パッケージの実装エリアに実装された電子部品と、導体からなる凸部とが、上記表面端子電極を介して導通されるため、上記電子部品と別のパッケージに実装される別の電子部品との導通を容易に取ることが可能となる。
従って、低背化を含む小型化および高性能化に適応したパッケージとすることが可能となる。
また、前記「周辺側」は、前記パッケージ本体の表面において、その「中央部」を占める前記電子部品実装エリアを除いた部分を指している。
更に、前記電子部品実装エリアは、パッケージ本体の表面と実装される電子部品の底面との間に充填されるアンダーフィル剤が充填される領域である。
また、導体からなる前記凸部は、前記パッケージ本体の絶縁材が高温焼成セラミックの場合には、WまたはMoなどからなるメタライズ層が含まれ、低温焼成セラミックあるいは前記樹脂の場合には、CuまたはAgなどからなるメタライズ層が含まれると共に、これらの上方にAgロウ層などが積層され、且つこれらの全表面にNiメッキ層およびAuメッキ層などが被覆される。
加えて、前記別のパッケージは、前記パッケージ本体の表面の上方に、前記導体からなる凸部およびそれ以外の凸部の上に配設したハンダ、および該別のパッケージの裏面に形成された各端子電極を介して、本パッケージと導通可能に積層・搭載される。かかる別のパッケージは、1個だけに限らず、互いに導通して積層される複数個の場合も含まれる。
また、前記電子部品には、IC素子、水晶振動子、圧電振動子などが含まれる。
これによれば、パッケージ本体の表面の四辺のうち、複数の凸部が形成されていない一対の辺には、これらの凸部に挟まれた空間が形成されるので、該空間を活用することで、前記実装エリアとそこに実装される電子部品の底面との間に、アンダーフィル剤を十分に充填する操作などを容易に行うことが可能となる。
また、本発明には、前記複数の凸部は、前記パッケージ本体の表面における4隅に形成されている、パッケージ(請求項3)も含まれる。
これによれば、4隅付近を除いたパッケージ本体の表面の四辺ごとに、各辺の両端に立設する凸部同士の間に空間が形成されるので、該空間を活用することで、前記実装エリアとそこに実装される電子部品の底面との間に、アンダーフィル剤を十分に充填する操作などを容易に行うことが可能となる。
加えて、本発明には、前記複数の凸部は、前記パッケージ本体の表面において対向する一対の辺に沿って形成されると共に、少なくとも一方の辺に沿って形成される凸部は、平面視が長方形で且つ全体が細長い直方体、あるいは平面視が長円形で且つ全体が扁平な長円柱体を呈する、パッケージ(請求項5)も含まれる。
尚、前記表面端子電極と導体からなる凸部とは、パッケージ本体の内部に形成される配線層やビア導体を介して、導通可能とされたり、あるいはパッケージ本体の表面に形成される表面配線を介して、導通可能とされる。
図1は、本発明による一形態のパッケージP1、その上方に搭載される別のパッケージP2、および、該別のパッケージP2のキャビティ5の開口部を封止する蓋板Lを示す斜視図、図2は、図1中のX−X線の矢視に沿った部分断面図、図3は、上記パッケージP1の垂直断面図である。
パッケージP1は、図1〜図3に示すように、複数のセラミック(絶縁材)層s1,s2を積層してなり、平面視が長方形(矩形)の表面3および裏面4を有する全体が平板のパッケージ本体2と、その表面3における中央部に配置された電子部品実装エリア5と、かかる実装エリア5を除いたパッケージ本体2の表面3における周辺側の四隅に形成された4個(複数)の凸部8と、を備えている。
また、パッケージ本体2の中央部に配置された電子部品実装エリア(以下、単に実装エリアと称する)5には、追って実装される電子部品と接続される4個の表面端子電極6が形成され、パッケージ本体2の裏面4における4隅付近には、4個の裏面端子電極7が形成されている。該裏面端子電極7と上記表面端子電極6とは、図3に示すように、セラミック層s1,s2を貫通するビア導体v、およびセラミック層s1,s2間に形成された配線層13を介して、互いに導通可能とされている。尚、表面端子電極6、裏面端子電極7、配線層13、およびビア導体vは、WまたはMo、あるいはこれらの一方をベースとする合金からなる。
尚、各凸部8の高さhは、図3に示すように、実層エリア5の表面端子電極6の厚み、これらの上に後述するハンダ、これを介して実装される電子部品の高さ、およびその底面の端子電極の厚みを合計した高さよりも、高くなるように設定されている。
上記パッケージ本体14は、平板のセラミック層と矩形枠状のセラミック層とを積層したものである。また、前記封止用金属帯17は、WまたはMoからなり、キャビティ18内に電子部品を実装した後、金属製の蓋板Lと後述するハンダを介して接合され、該キャビティ18の開口部を封止する。
更に、図4に示すように、各端子電極21と各裏面端子電極22とは、パッケージ本体14の底部側を貫通するビア導体vを介して、導通可能とされている。
前記のようなパッケージP1,P2は、以下のようにして積層される。
図4に示すように、パッケージP1の実装エリア5内に、例えば、ICなどの電子部品C1を各表面端子電極6とハンダ23を介して実装する。
次いで、実装エリア5内の表面3と電子部品C1の底面との間にアンダーフィル剤(図示せず)を充填・固化させて、表面端子電極6やハンダ23などの接続導体を外部から封止する。かかる充填の際に、隣接する凸部8,8間の空間があるので、充填操作がし易くなる。
一方、別のパッケージP2のキャビティ18内に、例えば、水晶振動子などの電子部品C2を、各端子電極21の上にハンダ25を介して実装する。
次いで、図1の矢印および図4中に示すように、別のパッケージP2の封止用金属帯17の上に、ハンダ26を載置し、且つその上に前記蓋板Fを載置する。
その結果、図4に示すように、パッケージP1の上方に別のパッケージP2が搭載され、前者の実装エリア5に実装された電子部品C1の接続導体部分、あるいは後者のキャビティ18に実装された電子部品C2が外部から封止されたパッケージ積層体Uが製作される。
かかるパッケージ積層体Uにおいて、電子部品C1,C2は、パッケージP1,P2の各端子電極6,21、各ビア導体v、導体の凸部8、配線層13、および各裏面電極7,22を介して、当該積層体Uが実装される図示しないプリント基板などとの導通が可能となっている。
従って、前記パッケージP1,P2およびこれらを含む前記パッケージ積層体Uによれば、電子部品C1,C2の動作を正確に成さしめ得るので、信頼性を高めることが可能となる。
先ず、アルミナ粉末を含む2層のグリーンシートを製作し、これらにおける所定の位置ごとに形成したビアホールにW粉末を含む導電性ペーストを充填して、未焼成の前記ビア導体vを形成した。次に、上記2層のグリーンシートの表面および裏面の少なくとも一方に、上記同様の導電性ペーストをスクリーン印刷して、未焼成の前記端子電極6、配線層13、各裏面端子電極7、および凸部8のメタライズ層9を形成した。更に、これら2層のグリーンシートを積層・圧着した後、所定の温度で焼成して、前記パッケージ本体2を得た。そして、パッケージ本体2の表面3における4隅に位置するメタライズ層9ごとの上にAgロウ層10を形成した後、これらの表面に電解Niメッキおよび電解Auメッキを順次施して、Niメッキ層11およびAuメッキ層12を被覆した。その結果、前記図1〜図3に示した本発明のパッケージP1が得られた。
パッケージP1aは、図5に示すように、パッケージ本体2の表面3における周辺側の4隅のうち、対角位置に前記同様の導体からなる凸部8を有し、別の対角位置にセラミックからなり、凸部8と同じ高さの凸部29を有している。該凸部29は、パッケージ本体2を構成する前記セラミック層s1,s2と同じか、同種のセラミックペーストspを、パッケージ本体2の表面3における4隅付近に、複数回印刷した後、焼成することで形成されている。
パッケージP1bは、図6に示すように、パッケージ本体2の表面3における周辺側の4隅のうち、右側に位置する短辺の一端付近に前記同様の凸部8を有し、他端付近に前記同様のセラミックからなる凸部29を有している。一方、パッケージ本体2の表面3における図5で左側の短辺に沿って、平面視が長方形で且つ全体が細長い直方体を呈する凸部28を有している。該凸部28は、前記凸部8と同様な断面構造を有する導体からなる。
パッケージP1cは、図7に示すように、パッケージ本体2の表面3における周辺側のうち、左側の短辺に沿って、前記同様の導体からなる凸部28を有し、図7で右側の短辺に沿って、セラミックからなり、平面視が長方形で且つ全体が細長い直方体を呈する凸部30を有している。該凸部30も、セラミックペーストspを、パッケージ本体2の表面3に複数回印刷した後、焼成することで形成されている。
該パッケージP1dは、図8に示すように、パッケージ本体2の表面3における周辺側の4隅ごとに、前記同様の断面構造を有する導体からなり、平面が円形で且つ全体がほぼ円柱形を呈する凸部8rを有している。
該パッケージP1eも、前記パッケージP1と同様のパッケージ本体2、複数の表面端子電極6を有する実装エリア5、および裏面端子電極7を備えている。
該パッケージP1eは、図9に示すように、パッケージ本体2の表面3における周辺側のうち、左側の短辺に沿って、前記同様の断面構造を有する導体からなり、平面視が細長い長円形で且つ全体が偏平な長円柱体を呈する凸部28rを有している。一方、右側の短辺における各コーナ(隅)には、前記同様の導体からなる凸部8rと、セラミックからなり、平面が円形で且つ全体がほぼ円柱形を呈する凸部29rとを有している。該凸部29rも、セラミックペーストを前記同様に印刷・焼成したものである。
該パッケージP1fも、前記パッケージP1と同様のパッケージ本体2、複数の表面端子電極6を有する実装エリア5、および裏面端子電極7を備えている。
該パッケージP1fは、図10に示すように、パッケージ本体2の表面3における周辺側のうち、左側の短辺に沿って、前記同様の導体からなる凸部28rを有し、右側の短辺に沿って、前記同様のセラミックからなる凸部29rを有している。
しかも、上記凸部8r,28,28r,29,29r,30,30rの高さ(h)も、実装エリア5に実装される前記電子部品C1の高さよりも高く設定されている。更に、導体からなる上記凸部8,8r,28,28rと実装エリア5内の表面端子電極6とが前記同様に導通されているため、前記電子部品C1を実装エリア5に実装した後、前記凸部8,8r,28,28r,29,29r,30,30rの間から、アンダーフィル剤を容易に充填でき、実装に伴う洗浄操作なども容易になし得ると共に、それらの検査も確実に行うことができる。
尚、実装エリア5に設ける前記表面端子電極6の数は、導体からなる凸部の数に応じて調整される。あるいは、表面端子電極6の一部を電気的に独立したものとし、残りの表面端子電極6と導体からなる凸部とを同数としても良い。
例えば、本発明によるパッケージおよび別のパッケージのパッケージ本体を、ガラス−セラミックなどの低温焼成セラミックからなるものとしたり、あるいはエポキシ系などの樹脂からなるものとしても良い。それらのパッケージ本体の表面の周辺側に形成する凸部は、前記導体からなる凸部のほかに、前記セラミックからなる凸部、あるいは上記樹脂と同様の樹脂からなる凸部としても、前記同様の効果を奏することが可能である。
また、本発明のパッケージおよび別のパッケージのパッケージ本体は、平面視がほぼ正方形(矩形)を呈する形態としても良い。
また、別のパッケージのパッケージ本体も、本発明のパッケージにような平板の形態とし、その表面における4隅、あるいは表面において対向する一対の短辺または長辺の何れかに沿って、複数の前記同様の凸部を形成したものとしても良い。
加えて、前記凸部は、平面視でほぼ半円形、あるいはほぼD字形を呈し、それらの円弧形の曲面をパッケージ本体の表面の中央部に位置する実装エリア側に面するように配置した形態としても良い。
3………………………………表面
4………………………………裏面
5………………………………実装エリア
6………………………………表面端子電極
8,8r,28,28r………導体からなる凸部
29,29r,30,30r…セラミック(絶縁材)からなる凸部
P1,P1a〜P1f………パッケージ
P2……………………………別のパッケージ
h………………………………高さ
C1,C2……………………電子部品
s1,s2……………………セラミック層(絶縁材)
Claims (5)
- 上方に別のパッケージが搭載されるパッケージであって、
平面視が矩形の表面および裏面を有し、絶縁材からなる平板のパッケージ本体と、
上記パッケージ本体の表面における中央部に配置された電子部品実装エリアと、
上記パッケージ本体の表面のうち、上記実装エリアを除いた周辺側に形成された複数の凸部と、を備え、
上記凸部の高さは、前記実装エリアに実装される電子部品の高さよりも高く、
上記複数の凸部のうち、少なくとも1つは、下層側のメタライズ層、その上に積層されたロウ材、およびこれらの周囲に被覆されたメッキ層の導体からなり、
上記導体からなる凸部の何れかは、前記パッケージ本体の表面に形成され、前記実装エリアに実装される電子部品と接続される表面端子電極と導通している、
ことを特徴とするパッケージ。 - 前記複数の凸部は、前記パッケージ本体の表面の四辺のうち、対向する一対の辺に沿って形成されている、
ことを特徴とする請求項1に記載のパッケージ。 - 前記複数の凸部は、前記パッケージ本体の表面における4隅に形成されている、
ことを特徴とする請求項1または2に記載のパッケージ。 - 前記複数の凸部は、前記パッケージ本体の表面における4隅のみに形成されている、
ことを特徴とする請求項3に記載のパッケージ。 - 前記複数の凸部は、前記パッケージ本体の表面において対向する一対の辺に沿って形成されると共に、少なくとも一方の辺に沿って形成される凸部は、平面視が長方形で且つ全体が細長い直方体、あるいは平面視が長円形で且つ全体が扁平な長円柱体を呈する、
ことを特徴とする請求項2に記載のパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008069075A JP5192860B2 (ja) | 2008-03-18 | 2008-03-18 | パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008069075A JP5192860B2 (ja) | 2008-03-18 | 2008-03-18 | パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009224654A JP2009224654A (ja) | 2009-10-01 |
JP5192860B2 true JP5192860B2 (ja) | 2013-05-08 |
Family
ID=41241107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008069075A Expired - Fee Related JP5192860B2 (ja) | 2008-03-18 | 2008-03-18 | パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5192860B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI746033B (zh) * | 2019-07-09 | 2021-11-11 | 大陸商成都泰美克晶體技術有限公司 | 一種邊緣具有凸台結構的拋光石英晶體震盪片 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3673417B2 (ja) * | 1998-12-03 | 2005-07-20 | ローム株式会社 | 多層状ハイブリッド集積回路装置の構造及びその製造方法 |
JP4051531B2 (ja) * | 1999-07-22 | 2008-02-27 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
GB2382527A (en) * | 2001-12-03 | 2003-06-04 | Acordis Speciality Fibres Ltd | Wound dressings |
JP4086657B2 (ja) * | 2002-12-27 | 2008-05-14 | 富士通株式会社 | 積層型半導体装置 |
JP4096774B2 (ja) * | 2003-03-24 | 2008-06-04 | セイコーエプソン株式会社 | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法 |
JP3685185B2 (ja) * | 2003-06-27 | 2005-08-17 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
-
2008
- 2008-03-18 JP JP2008069075A patent/JP5192860B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI746033B (zh) * | 2019-07-09 | 2021-11-11 | 大陸商成都泰美克晶體技術有限公司 | 一種邊緣具有凸台結構的拋光石英晶體震盪片 |
Also Published As
Publication number | Publication date |
---|---|
JP2009224654A (ja) | 2009-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20160110127A (ko) | 세라믹패키지, 전자부품장치, 및 그 제조방법 | |
JP5791283B2 (ja) | 電子部品収納用パッケージ、およびそれを備えた電子装置 | |
US10985098B2 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
JP5192860B2 (ja) | パッケージ | |
US9313888B2 (en) | Package | |
JP2012174713A (ja) | 電子部品収納用パッケージ、およびそれを備えた電子装置 | |
CN110832773B (zh) | 电子部件收纳用封装、电子装置以及电子模块 | |
JP3854095B2 (ja) | 多層回路基板 | |
JP6993220B2 (ja) | 電子部品収納用パッケージ、電子装置および電子モジュール | |
JP6312256B2 (ja) | 電子部品収納用パッケージ | |
JP5175078B2 (ja) | パッケージ | |
JP2004356391A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2007180080A (ja) | セラミックパッケージおよびその製造方法 | |
JP6258748B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP5383545B2 (ja) | 多数個取り配線基板および配線基板 | |
JP2007124223A (ja) | 圧電振動子収納用パッケージおよび圧電振動装置 | |
JP5832986B2 (ja) | パッケージ | |
JP2006237274A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP4227477B2 (ja) | 電子部品搭載用基板、電子装置および電子部品搭載用基板の製造方法 | |
JP2017174872A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2005244146A (ja) | 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造 | |
JP3140439B1 (ja) | 電子部品収納用パッケージ | |
JP4753539B2 (ja) | 電子部品搭載用基板およびこれを用いた電子装置 | |
JP2017011025A (ja) | 電子部品収納用パッケージ、電子装置および電子モジュール | |
JP2002231845A (ja) | 電子部品収納用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5192860 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160208 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |