JP3673417B2 - 多層状ハイブリッド集積回路装置の構造及びその製造方法 - Google Patents
多層状ハイブリッド集積回路装置の構造及びその製造方法 Download PDFInfo
- Publication number
- JP3673417B2 JP3673417B2 JP34457598A JP34457598A JP3673417B2 JP 3673417 B2 JP3673417 B2 JP 3673417B2 JP 34457598 A JP34457598 A JP 34457598A JP 34457598 A JP34457598 A JP 34457598A JP 3673417 B2 JP3673417 B2 JP 3673417B2
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- boards
- hybrid integrated
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
【発明の属する技術分野】
本発明は，回路基板に各種の部品を搭載して成るハイブリッド集積回路装置において，その複数個を多層状に積み重ねて一体化した多層状ハイブリッド集積回路装置の構造と，その製造方法とに関するものである。
【０００２】
【従来の技術】
一般に，このように，回路基板に各種の部品を搭載して成るハイブリッド集積回路装置の複数個を多層状に積み重ねて一体化するに際しては，各プリント基板の相互間に，その各々に搭載されている各種の部品が互いに接触しないように，適宜寸法の隙間をあけることが必要である。
【０００３】
そこで，従来は，例えば，第１段のプリント基板に対して第２段のプリント基板を積み重ねる場合，前記第２段のプリント基板における少なくとも左右両側の部分の各々に，下端を外向きに折り曲げた金属製のリード端子の複数個を，下向きに突出すると共に，当該各リード端子の各々を第２段のプリント基板における各種の端子電極パターンに電気的に接続するように半田付け等にて固着し，次いで，この第２段のプリント基板を，前記第１段のプリント基板の上面に載せたのち，その各リード端子の下端における外向き片を，第１段プリント基板における各種の端子電極パターンに対して，半田付け等にて固着するようにしている。
【０００４】
【発明が解決しようとする課題】
しかし，このように，第２段のプリント基板を，第１段のプリント基板に対して，当該第２段のプリント基板における少なくともその左右両側に固着した外向きに曲げたリード端子を介して載せるように構成した場合，前記第１段のプリント基板に対して積み重ねられる第２段のプリント基板は，少なくともその左右両側の各々に外向きに曲げたリード端子を固着する分だけ，前記第１段のプリント基板によりも小さくしなければならず，換言すると，多層状に積み重ねる各プリント基板における大きさは，上段のプリント基板ほど次第に小さくするように構成しなければならないから，各種の部品の実装密度がそれだけ低くなると言う問題があった。
【０００５】
また，従来の構造では，各プリント基板に搭載する部品の高くなると，これに応じて，各プリント基板の相互間の隙間を大きくしなければならないから，全体の高さが高くなって，大型化を招来すると言う問題もあった。
【０００６】
本発明は，これらの問題を解消した多層状ハイブリッド集積回路装置の構造と，その製造方法とを提供とするものである。
【０００７】
【課題を解決するための手段】
この技術的課題を達成するため本発明の構造は，
「電子部品等の各種の部品を搭載したプリント基板の複数枚を，その相互間に隙間を形成する金属製スペーサ体の複数個を挟んで多層状に積み重ねて成るハイブリッド集積回路装置において，
前記各スペーサ体を，当該スペーサ体を挟む両プリント基板における端子電極パターンに半田接合する一方，前記各プリント基板における各スペーサ体のうち一部又は全部を，各プリント基板の外周面より内側のうち各種の部品の間の部分に配設する。」
と言う構成にした。
【０００８】
また，本発明の製造方法は，
「電子部品等の各種の部品を搭載した複数枚の各プリント基板における表裏両面には，当該プリント基板における外周面より内側のうち各種の部品の間の部分に複数個の端子電極パターンを形成し，次いで，前記各プリント基板の裏面における各端子電極パターンの各々に金属製のスペーサ体を半田接合し，次いで，前記各プリント基板を，その裏面における各スペーサ体が下向きになるように積み重ねたのち，各スペーサ体を各プリント基板の表面における各端子電極パターンに半田付けすることを特徴とする。」
ものである。
【０００９】
【発明の作用・効果】
このように構成することにより，各プリント基板を，その相互間のうち外周面よりも内側の部分に配設したスペーサ体にて連結することができるから，各プリント基板における大きさを，前記した従来のように上段のプリント基板ほど小さくすることなく，略同じにすることができ，場合によっては，むしろ上段のプリント基板を大きくすることができるのである。
【００１０】
従って，本発明によると，多層状ハイブリッド集積回路装置における実装密度を，大幅に向上できる効果を有する。
【００１１】
この場合において，各プリント基板における各スペーサ体のうち一部又は全部を，各プリント基板の外周面より内側のうち各種の部品の間の部分に配設するという構成にしたことにより，各プリント基板のうちこれに搭載した各種の部品の間の空白部分を，前記スペーサ体の配設に利用できるから，この分だけ各プリント基板における幅及び長さ寸法を縮小できて，更なる小型・軽量化と，高密度化とを図ることができると共に，各プリント基 板において，各スペーサ体と各種の部品との間を引き回す回路パターンが，各スペーサ体をプリント基板の周囲に配設する場合によりも短く，且つ，簡単になるのである。
【００１２】
また，請求項２に記載したように，各プリント基板のうち上段又は下段に位置するプリント基板に，その下段又は上段に位置するプリント基板に搭載した部品が嵌まる貫通孔を穿設することにより，各プリント基板に高さの高い部品を搭載する場合に，この高い部品を，前記貫通孔内に配設することができて，各プリント基板の相互間の間隔寸法を大きくすることを回避できるから，多層状ハイブリッド集積回路装置における高さ寸法を低して，その小型・軽量化及び高密度化を図ることができるのである。
【００１３】
更にまた，請求項３に記載したように，各プリント基板のうち最下段のプリント基板を大きくし，この最下段のプリント基板に積み重ねた各プリント基板を，合成樹脂にてパッケージすることにより，全体を合成樹脂にてパッケージした場合において，全体の大きさが，前記最下段のプリント基板よりも大きくなることを回避できる利点がある。
【００１４】
次に，本発明の製造方法によると，複数枚の各プリント基板を，予めその裏面に複数個のスヘーサ体を半田接合したのち積み重ねて，各スペーサ体を下段のプリント基板に対して半田付けするだけで良く，従来のように，各プリント基板の外周部にリード端子を固着する場合よりも工程が簡単であるから，製造コストを大幅に低減できる。
【００１５】
【発明の実施の形態】
以下，本発明の実施の形態を図面について説明する。
【００１６】
図１〜図３は，本発明における第１の実施の形態を示す。
【００１７】
この図において，符号１，２，３は，多層状に積み重ねられる各プリント基板を示し，これら各プリント基板１，２，３の各々には，電子部品等の各種の部品４，５，６が搭載されているほか，前記各プリント基板１，２，３のうち第１段のプリント基板１には，高さの高い部品７が搭載されている。
【００１８】
前記各プリント基板１，２，３のうち第２段のプリント基板２には，前記第１段のプリント基板１における高い部品７が該当する箇所にこの高い部品７が嵌まる貫通孔８が穿設されている。
【００１９】
前記各プリント基板１，２，３の裏面（下面）のうち少なくとも左右両側の部分には，前記各種の部品３，４，５における高さ寸法より少しだけ高い寸法にした金属製のスペーサ体９，１０，１１の複数個が，左右両側面に沿って適宜間隔で並べるように配設され，この各スペーサ体９，１０，１１は，その各々のプリント基板１，２，３の裏面（下面）に予め形成されている各種の端子電極パターン（図示せず）（この各端子電極パターンは，各プリント基板に回路パターンを形成するとき同時に形成される）に対して半田接合にて固着されている。
【００２０】
そして，前記各プリント基板１，２，３のうち第３段のプリント基板３を，第２段のプリント基板２の表面（上面）に重ねて，その裏面（下面）における各スペーサ体１１を，第２段のプリント基板２の表面（上面）に予め形成されている各種の端子電極パターン（図示せず）（この各端子電極パターンは，プリント基板に回路パターンを形成するとき同時に形成される）に対して半田付けにて接合する。
【００２１】
次いで，これら第２段のプリント基板２及び第３段のプリント基板３を，前記第１段のプリント基板１に重ねて，第２段のプリント基板２の裏面（下面）における各スペーサ１０を，第１段のプリント基板１の表面（上面）に予め形成されている各種の端子電極パターン（図示せず）（この各端子電極パターンは，プリント基板に回路パターンを形成するとき同時に形成される）に対して半田付けにて接合する。
【００２２】
なお，図示した実施の形態においては，前記各プリント基板１，２，３とは別にこれより大きいメインのプリント基板１２を使用し，このメインのプリント基板１２の表面（上面）に，前記したように積み重ねた各プリント基板１，２，３を重ねて，第１段のプリント基板１の裏面（下面）における各スペーサ体９を，前記メインのプリント基板１２の表面（上面）に予め形成されている各種の端子電極パターン（図示せず）（この各端子電極パターンは，メインのプリント基板に回路パターンを形成するとき同時に形成される）に対して半田付けにて接合したものに構成されている。
【００２３】
この場合において，前記メインのプリント基板１２には，各種の部品１３が搭載され，且つその裏面（下面）には，前記各プリント基板１，２，３と同様に，金属製の複数個のスペーサ体１４が，メインのプリント基板１２の裏面（下面）に予めに形成されている端子電極パターン（図示せず）に半田付けにて固着され，この各スペーサ体１４にて，電気機器等におけるマザーのプリント基板１５に対して接合するように構成されている。
【００２４】
また，前記メインのプリント基板１２を大きくし，これに各プリント基板１，２，３を積み重ねることにより，前記各プリント基板１，２，３の全体を，二点鎖線で示すように，合成樹脂１６にてパッケージするように構成することができるから，合成樹脂１６にてパッケージした全体の大きさが，前記メインのプリント基板１２よりも大きくなることを回避できるのである。
【００２５】
このように構成したことにより，各プリント基板１，２，３を，その相互間のうち外周面よりも内側の部分に配設したスペーサ体１０，１１にて連結することができるから，各プリント基板１，２，３における大きさを，前記した従来のように上段のプリント基板ほど小さくすることなく，略同じにすることができるのであり，また，場合によっては，むしろ第２段のプリント基板２を第１段のプリント基板１よりも大きく，第３段のプリント基板３を第２段のプリント基板２よりも大きくすると言うように，上段のプリント基板を下段のプリント基板よりも大きくすることができるのである。
【００２６】
また，第１段のプリント基板１に搭載されている高さの高い部品７は，第２段のプリント基板２に穿設した貫通孔８内に嵌めることができるので，第１段のプリント基板１と第２段のプリント基板２との間の間隔を，高さの高い部品７に合わせて大きくしなければならないことを回避できる。
【００２７】
そして，前記した構成の多層状ハイブリッド集積回路装置は，以下に述べるように方法にて製造される。
【００２８】
すなわち，図４に示すように，前記第１段のプリント基板１の複数枚を同時に作ることができる大きさに設定した素材基板Ａを使用し，この素材基板Ａにおける各プリント基板１の箇所に各々に，各種の回路パターン及び端子電極パターンを形成したのち，各種の部品を半田付けにて搭載すると共に，その裏面（下面）に，図５に示すように，各スペーサ体９を，各種の部品を半田付けにて搭載するときと同じ方法にて半田付けにて固着し，次いで，前記素材基板Ａを，各プリント基板１ごとに切断することにより，前記第１段のプリント基板１を製作する。
【００２９】
また，第２段のプリント基板２及び第３段のプリント基板３も，同じ方法にて製作する。
【００３０】
そして，第３段のプリント基板３を第２段のプリント基板２に対して積み重ねたのち，その裏面（下面）における各スペーサ体１１を第２段のプリント基板２の表面（上面）における端子電極パターンに対して半田付けすることにより接合する。次いで，これを第１段のプリント基板１に対して積み重ねたのち，第２段のプリント基板２の裏面（下面）における各スペーサ体１０を第１段のプリント基板１の表面（上面）における端子電極パターンに対して半田付けすることにより接合する。
【００３１】
一方，図６に示すように，前記メインのプリント基板１２の複数枚を同時に作ることができる大きさに設定した素材基板Ｂを使用し，この素材基板Ｂにおける各メインのプリント基板１２の箇所に各々に，各種の回路パターン及び端子電極パターンを形成したのち，各種の部品を半田付けにて搭載すると共に，その裏面（下面）に，図７に示すように，各スペーサ体１４を，各種の部品を半田付けにて搭載するとき同じ方法にて半田付けにて固着する。
【００３２】
次いで，図８に示すように，前記メインのプリント基板１２用の素材基板Ｂの表面（上面）に，前記各プリント基板１，２，３を三枚重ねのまま載置したのち，その第１段のプリント基板１の裏面（下面）における各スペーサ体９を，メインのプリント基板１２の表面（上面）に予め形成されている端子電極パターンに対して半田付けすることにより接合し，次いで，前記三枚重ねの各プリント基板１，２，３の部分の全体を，合成樹脂にてパッケージ体１６にて密封したのち，前記素材基板Ｂを，各メインのプリント基板１２ごとに切断することにより，前記図１〜図３に示すように，最下段に大きいメインのプリント基板１２を備えた形態の多層状ハイブリッド集積回路装置の複数個を，同時に，低コストで製造することができる。
【００３３】
この場合，他の製造方法では，プリント基板１，２，３を三枚重ねに半田付けにて固着したのちこれを素材基板Ｂにおける各メインのプリント基板１２の箇所に半田付けにて固着することに代えて，素材基板Ｂにおける各メインのプリント基板１２の箇所に，第１段のプリント基板１を固着し，この第１段のプリント基板１の上に第２段のプリント基板２を重ねて固着し，この第２段のプリント基板２の上に第３段のプリント基板３を重ねて固着し，この三枚のプリント基板１，２，３の全体を，合成樹脂にてパッケージ体１６にて密封したのち，前記素材基板Ｂを，各メインのプリント基板１２ごとに切断するようにして良いのである。
【００３４】
この別の製造方法によると，全体の製造を，前記素材基板Ｂを各メインのプリント基板１２ごとに分断する前の状態で，素材基板Ｂの一つの単位として行うことができるので，生産性を向上できる利点がある。
【００３５】
次に，図９は，本発明における第２の実施の形態を示す。
【００３６】
この第２の実施の形態は，上下両面のうちいずれか一方又は両方に各種の部品４を搭載した第１のプリント基板１と，同じく上下両面のうちいずれか一方又は両方に各種の部品５を搭載した第２のプリント基板２とを，上下両面のうちいずれか一方又は両方に各種の部品１３を搭載し且つ下面に複数個のスペーサ１４を備えたメインのプリント基板１５の上面に対して，前記第１のプリント基板１の下面に半田付けした複数個のスペーサ体９を，前記第２のプリント基板２の上面に対して半田付けする一方，前記第２のプリント基板２の下面に半田付けした複数個のスペーサ体１０を，前記メインのプリント基板１２の上面に対して半田付けするように積み重ねるに際して，以下に述べるように構成する。
【００３７】
すなわち，前記第１のプリント基板１における各スペーサ体９，及び，前記第２のプリント基板２における各スペーサ体１０のうち一部又は全部を，各プリント基板１，２，１２における各種の部品４，５，１３の間の部分に配設すると言う構成にしたものである。
なお，この第２の実施の形態の製造方法は，前記第１の実施の形態の製造方法と同じである。
【００３８】
この第２の実施の形態のように，各プリント基板１，２，１２の相互間を連結する各スペーサ体９，１０の一部又は全部を，各プリント基板１，２，１２の外周面より内側のうち各種の部品４，５，１３の間の部分に配設することにより，各プリント基板１，２，１２のうちこれに搭載した各種の部品４，５，１３の間の空白部分を，前記スペーサ体の配設に利用できるから，この分だけ各プリント基板１，２，１２における幅及び長さ寸法を縮小できて，更なる小型・軽量化と，高密度化とを図ることができると共に，各プリント基板１，２，１２において，各スペーサ体９，１０と各種の部品との間を引き回す回路パターンが，各スペーサ体９，１０の全てをプリント基板の周囲に配設する場合によりも短く，且つ，簡単になるのである。
【図面の簡単な説明】
【図１】 本発明における第１の実施の形態のハイブリッド集積回路装置の分解斜視図である。
【図２】 図１の拡大縦断正面図である。
【図３】 本発明の実施の形態のハイブリッド集積回路装置の縦断正面図である。
【図４】 前記ハイブリッド集積回路装置におけるプリント基板の製造用素材基板を示す斜視図である。
【図５】 前記図４の素材基板にスペーサ体を固着した状態を示す斜視図である。
【図６】 前記ハイブリッド集積回路装置におけるメインプリント基板の製造用素材基板を示す斜視図である。
【図７】 前記図６の素材基板にスペーサ体を固着した状態を示す斜視図である。
【図８】 前記図６の素材基板に多層状ハイブリッド集積回路装置を搭載した状態を示す斜視図である。
【図９】 本発明における第２の実施の形態のハイブリッド集積回路装置の分解斜視図である。
【符号の説明】
１，２，３ プリント基板
４，５，６ 部品
７ 高い高さの部品
８ 貫通孔
９，１０，１１ スペーサ体
１２ メインのプリント基板
１３ 部品
１４ スペーサ体
Ａ プリント基板の製造用素材基板
Ｂ メインのプリント基板の製造用素材基板
【発明の属する技術分野】
本発明は，回路基板に各種の部品を搭載して成るハイブリッド集積回路装置において，その複数個を多層状に積み重ねて一体化した多層状ハイブリッド集積回路装置の構造と，その製造方法とに関するものである。
【０００２】
【従来の技術】
一般に，このように，回路基板に各種の部品を搭載して成るハイブリッド集積回路装置の複数個を多層状に積み重ねて一体化するに際しては，各プリント基板の相互間に，その各々に搭載されている各種の部品が互いに接触しないように，適宜寸法の隙間をあけることが必要である。
【０００３】
そこで，従来は，例えば，第１段のプリント基板に対して第２段のプリント基板を積み重ねる場合，前記第２段のプリント基板における少なくとも左右両側の部分の各々に，下端を外向きに折り曲げた金属製のリード端子の複数個を，下向きに突出すると共に，当該各リード端子の各々を第２段のプリント基板における各種の端子電極パターンに電気的に接続するように半田付け等にて固着し，次いで，この第２段のプリント基板を，前記第１段のプリント基板の上面に載せたのち，その各リード端子の下端における外向き片を，第１段プリント基板における各種の端子電極パターンに対して，半田付け等にて固着するようにしている。
【０００４】
【発明が解決しようとする課題】
しかし，このように，第２段のプリント基板を，第１段のプリント基板に対して，当該第２段のプリント基板における少なくともその左右両側に固着した外向きに曲げたリード端子を介して載せるように構成した場合，前記第１段のプリント基板に対して積み重ねられる第２段のプリント基板は，少なくともその左右両側の各々に外向きに曲げたリード端子を固着する分だけ，前記第１段のプリント基板によりも小さくしなければならず，換言すると，多層状に積み重ねる各プリント基板における大きさは，上段のプリント基板ほど次第に小さくするように構成しなければならないから，各種の部品の実装密度がそれだけ低くなると言う問題があった。
【０００５】
また，従来の構造では，各プリント基板に搭載する部品の高くなると，これに応じて，各プリント基板の相互間の隙間を大きくしなければならないから，全体の高さが高くなって，大型化を招来すると言う問題もあった。
【０００６】
本発明は，これらの問題を解消した多層状ハイブリッド集積回路装置の構造と，その製造方法とを提供とするものである。
【０００７】
【課題を解決するための手段】
この技術的課題を達成するため本発明の構造は，
「電子部品等の各種の部品を搭載したプリント基板の複数枚を，その相互間に隙間を形成する金属製スペーサ体の複数個を挟んで多層状に積み重ねて成るハイブリッド集積回路装置において，
前記各スペーサ体を，当該スペーサ体を挟む両プリント基板における端子電極パターンに半田接合する一方，前記各プリント基板における各スペーサ体のうち一部又は全部を，各プリント基板の外周面より内側のうち各種の部品の間の部分に配設する。」
と言う構成にした。
【０００８】
また，本発明の製造方法は，
「電子部品等の各種の部品を搭載した複数枚の各プリント基板における表裏両面には，当該プリント基板における外周面より内側のうち各種の部品の間の部分に複数個の端子電極パターンを形成し，次いで，前記各プリント基板の裏面における各端子電極パターンの各々に金属製のスペーサ体を半田接合し，次いで，前記各プリント基板を，その裏面における各スペーサ体が下向きになるように積み重ねたのち，各スペーサ体を各プリント基板の表面における各端子電極パターンに半田付けすることを特徴とする。」
ものである。
【０００９】
【発明の作用・効果】
このように構成することにより，各プリント基板を，その相互間のうち外周面よりも内側の部分に配設したスペーサ体にて連結することができるから，各プリント基板における大きさを，前記した従来のように上段のプリント基板ほど小さくすることなく，略同じにすることができ，場合によっては，むしろ上段のプリント基板を大きくすることができるのである。
【００１０】
従って，本発明によると，多層状ハイブリッド集積回路装置における実装密度を，大幅に向上できる効果を有する。
【００１１】
この場合において，各プリント基板における各スペーサ体のうち一部又は全部を，各プリント基板の外周面より内側のうち各種の部品の間の部分に配設するという構成にしたことにより，各プリント基板のうちこれに搭載した各種の部品の間の空白部分を，前記スペーサ体の配設に利用できるから，この分だけ各プリント基板における幅及び長さ寸法を縮小できて，更なる小型・軽量化と，高密度化とを図ることができると共に，各プリント基 板において，各スペーサ体と各種の部品との間を引き回す回路パターンが，各スペーサ体をプリント基板の周囲に配設する場合によりも短く，且つ，簡単になるのである。
【００１２】
また，請求項２に記載したように，各プリント基板のうち上段又は下段に位置するプリント基板に，その下段又は上段に位置するプリント基板に搭載した部品が嵌まる貫通孔を穿設することにより，各プリント基板に高さの高い部品を搭載する場合に，この高い部品を，前記貫通孔内に配設することができて，各プリント基板の相互間の間隔寸法を大きくすることを回避できるから，多層状ハイブリッド集積回路装置における高さ寸法を低して，その小型・軽量化及び高密度化を図ることができるのである。
【００１３】
更にまた，請求項３に記載したように，各プリント基板のうち最下段のプリント基板を大きくし，この最下段のプリント基板に積み重ねた各プリント基板を，合成樹脂にてパッケージすることにより，全体を合成樹脂にてパッケージした場合において，全体の大きさが，前記最下段のプリント基板よりも大きくなることを回避できる利点がある。
【００１４】
次に，本発明の製造方法によると，複数枚の各プリント基板を，予めその裏面に複数個のスヘーサ体を半田接合したのち積み重ねて，各スペーサ体を下段のプリント基板に対して半田付けするだけで良く，従来のように，各プリント基板の外周部にリード端子を固着する場合よりも工程が簡単であるから，製造コストを大幅に低減できる。
【００１５】
【発明の実施の形態】
以下，本発明の実施の形態を図面について説明する。
【００１６】
図１〜図３は，本発明における第１の実施の形態を示す。
【００１７】
この図において，符号１，２，３は，多層状に積み重ねられる各プリント基板を示し，これら各プリント基板１，２，３の各々には，電子部品等の各種の部品４，５，６が搭載されているほか，前記各プリント基板１，２，３のうち第１段のプリント基板１には，高さの高い部品７が搭載されている。
【００１８】
前記各プリント基板１，２，３のうち第２段のプリント基板２には，前記第１段のプリント基板１における高い部品７が該当する箇所にこの高い部品７が嵌まる貫通孔８が穿設されている。
【００１９】
前記各プリント基板１，２，３の裏面（下面）のうち少なくとも左右両側の部分には，前記各種の部品３，４，５における高さ寸法より少しだけ高い寸法にした金属製のスペーサ体９，１０，１１の複数個が，左右両側面に沿って適宜間隔で並べるように配設され，この各スペーサ体９，１０，１１は，その各々のプリント基板１，２，３の裏面（下面）に予め形成されている各種の端子電極パターン（図示せず）（この各端子電極パターンは，各プリント基板に回路パターンを形成するとき同時に形成される）に対して半田接合にて固着されている。
【００２０】
そして，前記各プリント基板１，２，３のうち第３段のプリント基板３を，第２段のプリント基板２の表面（上面）に重ねて，その裏面（下面）における各スペーサ体１１を，第２段のプリント基板２の表面（上面）に予め形成されている各種の端子電極パターン（図示せず）（この各端子電極パターンは，プリント基板に回路パターンを形成するとき同時に形成される）に対して半田付けにて接合する。
【００２１】
次いで，これら第２段のプリント基板２及び第３段のプリント基板３を，前記第１段のプリント基板１に重ねて，第２段のプリント基板２の裏面（下面）における各スペーサ１０を，第１段のプリント基板１の表面（上面）に予め形成されている各種の端子電極パターン（図示せず）（この各端子電極パターンは，プリント基板に回路パターンを形成するとき同時に形成される）に対して半田付けにて接合する。
【００２２】
なお，図示した実施の形態においては，前記各プリント基板１，２，３とは別にこれより大きいメインのプリント基板１２を使用し，このメインのプリント基板１２の表面（上面）に，前記したように積み重ねた各プリント基板１，２，３を重ねて，第１段のプリント基板１の裏面（下面）における各スペーサ体９を，前記メインのプリント基板１２の表面（上面）に予め形成されている各種の端子電極パターン（図示せず）（この各端子電極パターンは，メインのプリント基板に回路パターンを形成するとき同時に形成される）に対して半田付けにて接合したものに構成されている。
【００２３】
この場合において，前記メインのプリント基板１２には，各種の部品１３が搭載され，且つその裏面（下面）には，前記各プリント基板１，２，３と同様に，金属製の複数個のスペーサ体１４が，メインのプリント基板１２の裏面（下面）に予めに形成されている端子電極パターン（図示せず）に半田付けにて固着され，この各スペーサ体１４にて，電気機器等におけるマザーのプリント基板１５に対して接合するように構成されている。
【００２４】
また，前記メインのプリント基板１２を大きくし，これに各プリント基板１，２，３を積み重ねることにより，前記各プリント基板１，２，３の全体を，二点鎖線で示すように，合成樹脂１６にてパッケージするように構成することができるから，合成樹脂１６にてパッケージした全体の大きさが，前記メインのプリント基板１２よりも大きくなることを回避できるのである。
【００２５】
このように構成したことにより，各プリント基板１，２，３を，その相互間のうち外周面よりも内側の部分に配設したスペーサ体１０，１１にて連結することができるから，各プリント基板１，２，３における大きさを，前記した従来のように上段のプリント基板ほど小さくすることなく，略同じにすることができるのであり，また，場合によっては，むしろ第２段のプリント基板２を第１段のプリント基板１よりも大きく，第３段のプリント基板３を第２段のプリント基板２よりも大きくすると言うように，上段のプリント基板を下段のプリント基板よりも大きくすることができるのである。
【００２６】
また，第１段のプリント基板１に搭載されている高さの高い部品７は，第２段のプリント基板２に穿設した貫通孔８内に嵌めることができるので，第１段のプリント基板１と第２段のプリント基板２との間の間隔を，高さの高い部品７に合わせて大きくしなければならないことを回避できる。
【００２７】
そして，前記した構成の多層状ハイブリッド集積回路装置は，以下に述べるように方法にて製造される。
【００２８】
すなわち，図４に示すように，前記第１段のプリント基板１の複数枚を同時に作ることができる大きさに設定した素材基板Ａを使用し，この素材基板Ａにおける各プリント基板１の箇所に各々に，各種の回路パターン及び端子電極パターンを形成したのち，各種の部品を半田付けにて搭載すると共に，その裏面（下面）に，図５に示すように，各スペーサ体９を，各種の部品を半田付けにて搭載するときと同じ方法にて半田付けにて固着し，次いで，前記素材基板Ａを，各プリント基板１ごとに切断することにより，前記第１段のプリント基板１を製作する。
【００２９】
また，第２段のプリント基板２及び第３段のプリント基板３も，同じ方法にて製作する。
【００３０】
そして，第３段のプリント基板３を第２段のプリント基板２に対して積み重ねたのち，その裏面（下面）における各スペーサ体１１を第２段のプリント基板２の表面（上面）における端子電極パターンに対して半田付けすることにより接合する。次いで，これを第１段のプリント基板１に対して積み重ねたのち，第２段のプリント基板２の裏面（下面）における各スペーサ体１０を第１段のプリント基板１の表面（上面）における端子電極パターンに対して半田付けすることにより接合する。
【００３１】
一方，図６に示すように，前記メインのプリント基板１２の複数枚を同時に作ることができる大きさに設定した素材基板Ｂを使用し，この素材基板Ｂにおける各メインのプリント基板１２の箇所に各々に，各種の回路パターン及び端子電極パターンを形成したのち，各種の部品を半田付けにて搭載すると共に，その裏面（下面）に，図７に示すように，各スペーサ体１４を，各種の部品を半田付けにて搭載するとき同じ方法にて半田付けにて固着する。
【００３２】
次いで，図８に示すように，前記メインのプリント基板１２用の素材基板Ｂの表面（上面）に，前記各プリント基板１，２，３を三枚重ねのまま載置したのち，その第１段のプリント基板１の裏面（下面）における各スペーサ体９を，メインのプリント基板１２の表面（上面）に予め形成されている端子電極パターンに対して半田付けすることにより接合し，次いで，前記三枚重ねの各プリント基板１，２，３の部分の全体を，合成樹脂にてパッケージ体１６にて密封したのち，前記素材基板Ｂを，各メインのプリント基板１２ごとに切断することにより，前記図１〜図３に示すように，最下段に大きいメインのプリント基板１２を備えた形態の多層状ハイブリッド集積回路装置の複数個を，同時に，低コストで製造することができる。
【００３３】
この場合，他の製造方法では，プリント基板１，２，３を三枚重ねに半田付けにて固着したのちこれを素材基板Ｂにおける各メインのプリント基板１２の箇所に半田付けにて固着することに代えて，素材基板Ｂにおける各メインのプリント基板１２の箇所に，第１段のプリント基板１を固着し，この第１段のプリント基板１の上に第２段のプリント基板２を重ねて固着し，この第２段のプリント基板２の上に第３段のプリント基板３を重ねて固着し，この三枚のプリント基板１，２，３の全体を，合成樹脂にてパッケージ体１６にて密封したのち，前記素材基板Ｂを，各メインのプリント基板１２ごとに切断するようにして良いのである。
【００３４】
この別の製造方法によると，全体の製造を，前記素材基板Ｂを各メインのプリント基板１２ごとに分断する前の状態で，素材基板Ｂの一つの単位として行うことができるので，生産性を向上できる利点がある。
【００３５】
次に，図９は，本発明における第２の実施の形態を示す。
【００３６】
この第２の実施の形態は，上下両面のうちいずれか一方又は両方に各種の部品４を搭載した第１のプリント基板１と，同じく上下両面のうちいずれか一方又は両方に各種の部品５を搭載した第２のプリント基板２とを，上下両面のうちいずれか一方又は両方に各種の部品１３を搭載し且つ下面に複数個のスペーサ１４を備えたメインのプリント基板１５の上面に対して，前記第１のプリント基板１の下面に半田付けした複数個のスペーサ体９を，前記第２のプリント基板２の上面に対して半田付けする一方，前記第２のプリント基板２の下面に半田付けした複数個のスペーサ体１０を，前記メインのプリント基板１２の上面に対して半田付けするように積み重ねるに際して，以下に述べるように構成する。
【００３７】
すなわち，前記第１のプリント基板１における各スペーサ体９，及び，前記第２のプリント基板２における各スペーサ体１０のうち一部又は全部を，各プリント基板１，２，１２における各種の部品４，５，１３の間の部分に配設すると言う構成にしたものである。
なお，この第２の実施の形態の製造方法は，前記第１の実施の形態の製造方法と同じである。
【００３８】
この第２の実施の形態のように，各プリント基板１，２，１２の相互間を連結する各スペーサ体９，１０の一部又は全部を，各プリント基板１，２，１２の外周面より内側のうち各種の部品４，５，１３の間の部分に配設することにより，各プリント基板１，２，１２のうちこれに搭載した各種の部品４，５，１３の間の空白部分を，前記スペーサ体の配設に利用できるから，この分だけ各プリント基板１，２，１２における幅及び長さ寸法を縮小できて，更なる小型・軽量化と，高密度化とを図ることができると共に，各プリント基板１，２，１２において，各スペーサ体９，１０と各種の部品との間を引き回す回路パターンが，各スペーサ体９，１０の全てをプリント基板の周囲に配設する場合によりも短く，且つ，簡単になるのである。
【図面の簡単な説明】
【図１】 本発明における第１の実施の形態のハイブリッド集積回路装置の分解斜視図である。
【図２】 図１の拡大縦断正面図である。
【図３】 本発明の実施の形態のハイブリッド集積回路装置の縦断正面図である。
【図４】 前記ハイブリッド集積回路装置におけるプリント基板の製造用素材基板を示す斜視図である。
【図５】 前記図４の素材基板にスペーサ体を固着した状態を示す斜視図である。
【図６】 前記ハイブリッド集積回路装置におけるメインプリント基板の製造用素材基板を示す斜視図である。
【図７】 前記図６の素材基板にスペーサ体を固着した状態を示す斜視図である。
【図８】 前記図６の素材基板に多層状ハイブリッド集積回路装置を搭載した状態を示す斜視図である。
【図９】 本発明における第２の実施の形態のハイブリッド集積回路装置の分解斜視図である。
【符号の説明】
１，２，３ プリント基板
４，５，６ 部品
７ 高い高さの部品
８ 貫通孔
９，１０，１１ スペーサ体
１２ メインのプリント基板
１３ 部品
１４ スペーサ体
Ａ プリント基板の製造用素材基板
Ｂ メインのプリント基板の製造用素材基板
Claims (4)
- 電子部品等の各種の部品を搭載したプリント基板の複数枚を，その相互間に隙間を形成する金属製スペーサ体の複数個を挟んで多層状に積み重ねて成るハイブリッド集積回路装置において，
前記各スペーサ体を，当該スペーサ体を挟む両プリント基板における端子電極パターンに半田接合する一方，前記各プリント基板における各スペーサ体のうち一部又は全部を，各プリント基板の外周面より内側のうち各種の部品の間の部分に配設したことを特徴とする多層状ハイブリッド集積回路装置の構造。 - 前記各プリント基板のうち上段又は下段に位置するプリント基板に，その下段又は上段に位置するプリント基板に搭載した部品が嵌まる貫通孔を穿設したことを特徴とする前記請求項１に記載した多層状ハイブリッド集積回路装置の構造。
- 各プリント基板のうち最下段のプリント基板を大きくし，この最下段のプリント基板に積み重ねた各プリント基板を，合成樹脂にてパッケージしたことを特徴とする前記請求項１又は２に記載した多層状ハイブリッド集積回路装置の構造。
- 電子部品等の各種の部品を搭載した複数枚の各プリント基板における表裏両面には，当該プリント基板における外周面より内側のうち各種の部品の間の部分に複数個の端子電極パターンを形成し，次いで，前記各プリント基板の裏面における各端子電極パターンの各々に金属製のスペーサ体を半田接合し，次いで，前記各プリント基板を，その裏面における各スペーサ体が下向きになるように積み重ねたのち，各スペーサ体を各プリント基板の表面における各端子電極パターンに半田付けすることを特徴とする多層状ハイブリッド集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34457598A JP3673417B2 (ja) | 1998-12-03 | 1998-12-03 | 多層状ハイブリッド集積回路装置の構造及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34457598A JP3673417B2 (ja) | 1998-12-03 | 1998-12-03 | 多層状ハイブリッド集積回路装置の構造及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000174200A JP2000174200A (ja) | 2000-06-23 |
| JP3673417B2 true JP3673417B2 (ja) | 2005-07-20 |
Family
ID=18370342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34457598A Expired - Fee Related JP3673417B2 (ja) | 1998-12-03 | 1998-12-03 | 多層状ハイブリッド集積回路装置の構造及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3673417B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007103750A (ja) * | 2005-10-06 | 2007-04-19 | Murata Mfg Co Ltd | 回路モジュール |
| JP2007318183A (ja) * | 2007-09-03 | 2007-12-06 | Fujitsu Ltd | 積層型半導体装置 |
| JP5192860B2 (ja) * | 2008-03-18 | 2013-05-08 | 日本特殊陶業株式会社 | パッケージ |
| TWI518878B (zh) * | 2012-12-18 | 2016-01-21 | Murata Manufacturing Co | Laminated type electronic device and manufacturing method thereof |
| JP6048481B2 (ja) * | 2014-11-27 | 2016-12-21 | 株式会社豊田自動織機 | 電子機器 |
| CN117121199A (zh) * | 2021-03-31 | 2023-11-24 | 株式会社村田制作所 | 高频模块 |
| CN117203764A (zh) * | 2021-03-31 | 2023-12-08 | 株式会社村田制作所 | 高频模块 |
| WO2022244130A1 (ja) * | 2021-05-19 | 2022-11-24 | 日本電信電話株式会社 | 半導体装置およびその製造方法 |
-
1998
- 1998-12-03 JP JP34457598A patent/JP3673417B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000174200A (ja) | 2000-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2976049B2 (ja) | 積層電子部品 | |
| US20130037911A1 (en) | Chip-component structure and method of producing same | |
| JPH10289837A (ja) | 積層電子部品 | |
| JPWO2008044483A1 (ja) | 複合電気素子 | |
| JP3673417B2 (ja) | 多層状ハイブリッド集積回路装置の構造及びその製造方法 | |
| JPH0437057A (ja) | 電子部品搭載用基板 | |
| CN100501989C (zh) | 安装电子零部件用封装体及封装体集中基板 | |
| KR102488402B1 (ko) | 인쇄 회로 기판, 인쇄 회로 기판의 제작 방법 및 이동 단말 | |
| US6151775A (en) | Multilayer circuit board and method of producing the same | |
| JPH03181191A (ja) | 配線基板 | |
| JP2004265929A (ja) | 高周波多層プリント基板 | |
| JP3855798B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
| US5682674A (en) | Dielectric filter and method of manufacturing the same | |
| JPH04118987A (ja) | チップ部品の実装方法 | |
| JP3257531B2 (ja) | 積層電子部品 | |
| JP2006196608A (ja) | 回路配線基板及びその製造方法 | |
| JPH1041677A (ja) | 電磁干渉シールド型印刷配線板及びその製造方法 | |
| JPH10200257A (ja) | 多層回路基板及びその製造方法 | |
| JP2008130618A (ja) | 多層配線基板 | |
| WO2021005965A1 (ja) | 回路基板 | |
| JPH03208391A (ja) | 混成集積回路部品の構造 | |
| JP2006287262A (ja) | 積層セラミック電子部品 | |
| JP3237212B2 (ja) | 段付き基板の製造方法 | |
| JPH03191592A (ja) | 混成集積回路の組立構造 | |
| JPH06314885A (ja) | プリント多層配線基板モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050422 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |