JP2006196608A - 回路配線基板及びその製造方法 - Google Patents

Abstract

【課題】小形化および高周波帯域動作に適した受動素子内蔵形の回路配線基板及びその製造方法を提供するものである。
【解決手段】回路配線基板１において、互いに誘電率が異なり板面に沿う方向に相互に隣接された第1基板部分２１及び第２基板部分２２によって構成された平板状の絶縁基板２と、少なくとも前記第２基板部分２２に設けられた受動素子と、前記受動素子の電極部分を構成する素子用導電層Ｃ１ａ乃至Ｃ５ａ、Ｌ１、Ｌ２等と、前記導電層に電気的に接続され前記第１基板部分に設けられた回路配線層３１ａ乃至３４ａ等とを備え、前記第1及び第２基板部分はそれぞれの板面が前記絶縁基板の平板状板面にほぼ面一に揃うように配置され、前記素子用導電層及び回路配線層は前記絶縁基板の板面上に並置されている。
【選択図】図１

Description

本発明は、電子機器用の受動素子内蔵形の回路配線基板及びその製造方法に関する。

電子機器に組み込まれる回路配線基板には、トランジスタや集積回路素子などの能動素子及びキャパシタ、インダクタ及び抵抗などのような受動素子が実装されるが、近時、電子機器の高性能化や高周波化に伴い、特に、受動素子の実装部品点数が増加する傾向にある。また、例えば携帯電話機やデジタルカメラなどのような小型機器にあっても更に薄小化が進み、このような機器に組み込まれる回路配線基板にも小面積化及び薄形化の要求が高まってきている。

その小面積化及び薄形化の一方法として部品内蔵技術がある。その内蔵技術としては大別すると次の２つの方法が採られているが、いずれも問題点を抱えている。即ち、
第１内蔵方法：予め製造された個別の受動素子チップ部品を回路配線基板に内蔵する方法である（一例として松下電器産業社のＳＩＭＰＡＣＴやＤＴサーキットテクノロジー社のＢ２ｉｔプリント配線板などの技術がある）。この場合、実装部品点数の増加に従い実装工程が益々煩雑となりチップ部品の現行以上の薄形化及びチップ部品を含む配線基板全体の薄形化が困難な傾向にある。

第２内蔵方法：スクリーン印刷、スパッタ或いは電解酸化などの薄膜技術によって受動素子用の部品材料薄膜層を回路配線基板上に直接被着して素子形成する方法である。この薄膜技術の採用は、薄形化には適するものの、プリント基板製造設備の他に新規設備の追加を招き、プリント基板製造ラインでの工程の複雑化及び高コスト化を生じ易い。

前記各内蔵方法の問題点を改善できる従来技術の一例としては、一般に広く利用されている回路配線基板技術及び積層技術のもとに、回路配線層及びキャパシタ（受動素子）を共に一回路配線基板に造り込むキャパシタ内蔵形の回路配線基板を開示したものがある（例えば特許文献１参照）。

前記従来例では、前記キャパシタ素材には、キャパシタ誘電体シートとしての絶縁板材の両面に銅箔からなる導電シートを積層したＣＣＬ（カッパークラッドラミネート）が使用される。そして前記キャパシタ用の電極は通常のプリント配線層パターンニング工程中の一工程である選択エッチングで前記両面銅箔導電シートを所望の面積（形状）にパターニングすることによって形成され、このようにして前記誘電体シート及び前記電極からなるシート状の前記キャパシタが前記第１及び第２内蔵方法に比して簡単に組み込まれる。

前記従来例の回路配線基板は、前記シート状キャパシタを、そのシートに重ね合わせた回路配線基板用の絶縁基板によってサンドイッチ状に挟んだ積層構造に形成され、容量の大きいキャパシタを内蔵するためには、基板面に直交する方向（基板の厚さ方向）に、複数の前記シート状キャパシタ及び絶縁基板が多層状態に積層される。
米国特許第５０７９０６９号特許公報

ところで、高周波動作が望まれる例えば携帯電話やＢｌｕｅｔｏｏｔｈ（短距離無線システムに関する通信規格）などに使用されるＲＦモジュールでは、寄生成分に由来するインピーダンス増加を極力抑えることが必要であるが、前記キャパシタ誘電体シートを内蔵した前記従来例の技術を前記ＲＦモジュールに適用する場合、次のような問題がある。

前記キャパシタ誘電体を構成する絶縁基板上に回路層やインダクタパターンを形成すると、その絶縁基板は一般に誘電率が大きく、前記寄生成分に由来するインピーダンスを低く抑え難い。

また、キャパシタ誘電体シートは回路配線基板の広い範囲に亘って存在し、部品点数の増加に伴って前記電極や導電シート及び回路配線基板上の配線層などの多くの回路導体層が広い範囲に亘って前記キャパシタ誘電体シートに重なるため、この点でも寄生容量が無視できないほどに大きくなって、高周波動作の安定化や高速化が妨げられ易くなる。

一方、前記キャパシタ誘電体シートに、回路配線基板の絶縁基板として広く用いられるエポキシ樹脂のように誘電率が４．４程度の絶縁板材を用いると、そのシート厚さを例えば５μｍとしても単位面積（１平方ｍｍ）当たり６ｐＦ程度しか得られない。そこで、例えば２．４５ＧＨｚ帯のローパスフィルタを作製する場合、容量約１００ｐＦ乃至約１０ｎＦのキャパシタを数個用いる必要があり、各キャパシタ用の各誘電体シートは一辺が４乃至４０ｍｍ程度の矩形サイズとなって、その小形（小面積）化が困難である。

即ち、前記従来例の配線基板構造では、特に高周波帯域動作用として適用する場合に、前述のような大きな寄生成分の影響を受けて高周波動作の安定化や高速化などが妨げられる問題及びキャパシタの小形（小面積）化が困難となる問題を共に解決することが困難な状況にある。

本発明は、前記問題を解決するためになされたものであり、特に高周波帯域動作に適した受動素子内蔵形の回路配線基板及びその製造方法を提供するものである。」

請求項１に記載の発明の回路配線基板は、互いに誘電率が異なり板面に沿う方向に相互に隣接された第1基板部分及び第２基板部分によって構成された平板状の絶縁基板と、少なくとも前記第２基板部分に設けられた受動素子と、前記受動素子の電極部分を構成する素子用導電層と、前記導電層に電気的に接続され前記第１基板部分に設けられた回路配線層とを備え、前記第1及び第２基板部分はそれぞれの板面が前記絶縁基板の平板状板面にほぼ面一に揃うように配置され、前記素子用導電層及び回路配線層は前記絶縁基板の板面上に並置されていることを特徴とするのである。

請求項２に記載の発明は、請求項１に記載の回路配線基板において、前記板状第２基板部分は第1基板部分よりも大きな誘電率の高誘電体によって構成され、前記第２基板部分の受動素子は、前記高誘電体の第２基板部分からなるキャパシタ誘電体層及びその誘電体層両面にそれぞれ形成された前記素子用導電層からなるキャパシタ電極を有するキャパシタであることを特徴とするものである。

請求項３に記載の発明は、請求項１又は請求項２に記載の回路配線基板において、前記第1基板部分の一部表面に、インダクタパターン化された素子用導電層からなるインダクタが設けられていることを特徴とするものである。

請求項４に記載の発明は、請求項１に記載の回路配線基板において、前記第２基板部分は第1基板部分よりも小さな誘電率の低誘電体によって構成され、前記第２基板部分上にインダクタパターン化された素子用導電層からなるインダクタが設けられていることを特徴とするものである。

請求項５に記載の発明は、互いに誘電率が異なり板面に沿う方向に相互隣接する第1及び第２基板部分によって構成された絶縁基板、少なくとも前記第２基板部分に設けられた受動素子、前記受動素子の電極部分を構成する素子用導電層及び前記第１基板部分に設けられた回路配線層を有する受動素子内蔵形の回路配線基板の製造方法であって、少なくとも片側板面に金属箔がそれぞれ積層され誘電率が互に異なる平板状の第１及び第２絶縁基板材料を用意する工程と、前記第１絶縁基板材料及びその積層金属箔の前記第２基板部分に対応する部分に開口部を設けることによって前記第１基板部分を形成する工程と、前記第２絶縁基板材料及びその積層金属箔を前記開口部とほぼ同一形状及び寸法に加工することによって前記第２基板部分を形成する工程と、前記各基板部分の各積層金属箔が同一板面に沿って並置されるように前記第２基板部分を前記開口部に組み込むことによって前記絶縁基板を形成する工程と、前記第１及び第２基板部分の各金属箔相互の隣接部分を連結して同一層化処理を施す工程と、前記同一層化された金属箔に回路パターニングを施すことによって回路配線層及び素子用導電層を形成する工程とを備えたことを特徴とするものである。

請求項６に記載の発明は、互いに誘電率が異なり板面に沿う方向に相互隣接する第1及び第２基板部分によって構成された絶縁基板、少なくとも前記第２基板部分に設けられた受動素子、前記受動素子の電極部分を構成する素子用導電層及び前記第１基板部分に設けられた回路配線層を有する受動素子内蔵形の回路配線基板の製造方法であって、平板状の第１絶縁基板材料の前記第２基板部分に対応する部分に開口部を設けることによって第１基板部分を形成する工程と、前記第１絶縁基板材料と誘電率が異なる平板状の第２絶縁基板材料を前記開口部とほぼ同一形状及び寸法の外形を有するように加工して前記第２基板部分を形成する工程と、前記各基板部分の板面が面一に揃うように前記第２基板部分を前記開口部に組み込むことによって前記絶縁基板を形成する工程と、前記第１及び第２基板部分を含む前記絶縁基板の板面上に導電材料層を形成する工程と、前記導電材料層に回路パターンニングを施すことによって回路配線層及び素子用導電層を形成する工程とを備えたことを特徴とするものである。

本発明の回路配線基板によれば、回路配線層及び素子用導電層は、相互に隣接する第1基板部分及び第２基板部分にそれぞれ対応して並置され、素子用導電層以外の回路導体層が前記第２基板部分板面に殆ど重なり合わないように構成されている。

従って、前記第２基板部分を例えばキャパシタ誘電体層として用いる場合、高周波帯域動作に適するほどに大きな誘電率としても前記回路導体層及び前記第２基板部分に係わる寄生成分を無視できるほどに小さくでき、また、そのために、前記誘電体層の誘電率を自由に大きくできるので、キャパシタ形状寸法の小面積（小形）化が図れる。

そして、第1基板部分をできるだけ小さい誘電率とすることによって、この基板部分に配置された多くの回路導体層に係わる寄生容量を小さくでき、高周波帯域動作の回路に適用してもその安定化及び高速化が得られ、回路配線基板の小面積化も可能である。

本発明の製造方法によれば、前記第1及び第２基板部分に設けられる回路配線層及び素子用導電層を一般的な配線基板技術による金属箔のパターニングによって形成でき、回路配線層長の短いコンパクト化された回路配線基板が簡単かつ容易に製作できるという効果を奏する。

以下に、本発明の実施形態に係る回路配線基板の構造及びその製造方法について図１乃至図５を参照して説明する。

図１は本発明をキャパシタ及びインダクタを有するローパスフィルタ回路に適用した受動素子内蔵形の回路配線基板の構造に関する一実施形態を示している。そして、図１（ａ）は前記ローパスフィルタ回路図、図１（ｂ）は前記回路を組み込んだ回路配線基板の一方の面（上面）を示す斜視図、図１（ｃ）は前記回路配線基板の他方の面（下面又は裏面）に配置されるキャパシタ電極を示す平面図、図１（ｄ）は図１（ｂ）のＡ−Ａ線に沿う断面図である。

図１（ａ）に示されたローパスフィルタ回路は、その受動素子として第１乃至第５キャパシタＣ１乃至Ｃ５、第１及び第２インダクタＬ１、Ｌ２を備えて構成されていて、前記各キャパシタはいずれも１対のキャパシタ電極ａ及びｂを有し、各キャパシタ電極ａは回路配線基板１の一方の面（上面）に、各キャパシタ電極ｂは他方の面（下面）にそれぞれ配置される。

前記第１インダクタＬ１及び第４キャパシタＣ４からなる並列回路と第２インダクタＬ２及び第５キャパシタＣ５からなる他の並列回路とは、第１入力端子Ｉａと第１出力端子Ｏａとの間に接続されている。前記第1キャパシタＣ１は第１及び第２入力端子Ｉａ及びＩｂ間に接続され、前記第３キャパシタＣ３は第１及び第２出力端子Ｏａ及びＯｂ間に接続されている。

そして第２キャパシタＣ２の電極ａは層間導電路Ｔｚを通じて、第２入力端子Ｉｂ及び第２出力端子Ｏｂに接続され、第２キャパシタＣ２の電極ｂは第４及び第５キャパシタＣ４及びＣ５の各電極ｂに接続されると共に、前記各インダクタＬ１、Ｌ２にそれぞれ接続された各層間導電路Ｔｘ、Ｔｙに接続されている。

次に図１（ｂ）に示された矩形平板状の回路配線基板１に形成された受動素子の配置パターンについて説明する。キャパシタ電極の参照符号については、以後、キャパシタの参照符号とその電極の参照符号とを結びつけ、前記キャパシタＣ１乃至Ｃ５の各電極ａ及びｂはそれぞれＣ１ａ乃至Ｃ５ａ、Ｃ１ｂ乃至Ｃ５ｂと表す（図１（ｃ）及び（ｄ）においても同様）。

前記回路配線基板１の一方の面（上面）には、前記第１乃至第５キャパシタＣ１乃至Ｃ５の各一方の電極ａを構成する矩形平板状の第１乃至第５キャパシタ電極Ｃ１ａ乃至Ｃ５ａが配置され、また、いずれも直線成分を有する螺旋板状の電極により構成された第１及び第２インダクタＬ１、Ｌ２図が配置されている。なお、このインダクタは、製品毎の回路設計に応じて螺旋曲線状やクランク蛇行線状などの形状に適宜パターン化される。

そして前記回路配線基板１の図中右下のコーナーに設けられた第１入力端子Ｉａと前記第１インダクタＬ１との間には、第１キャパシタ電極Ｃ１ａ、回路配線層３１ａ、第４キャパシタ電極Ｃ４ａ及び回路配線層３２ａがこの順序で電気的に直列に接続して配置されている。

前記回路配線基板１の図中右上のコーナーに設けられた第１出力端子Ｏａと前記第２インダクタＬ２との間には、第３キャパシタ電極Ｃ３ａ、回路配線層３３ａ、第５キャパシタ電極Ｃ５ａ及び回路配線層３４ａがこの順序で電気的に接続して配置されている。前記第１キャパシタ電極Ｃ１ａと第３キャパシタ電極Ｃ３ａとの間に配置された前記第２キャパシタ電極Ｃ２ａは他のいずれのキャパシタ電極Ｃ１ａ、Ｃ３ａ乃至Ｃ５ａとは離間しているが、層間導電路Ｔｚによって前記回路配線基板１の他方の面（下面）へ電気的に導かれる。

図１（ｃ）示された前記各キャパシタの各他方の電極ｂを構成する矩形平板状の第１乃至第５キャパシタ電極Ｃ１ｂ乃至Ｃ５ｂは、前記第１乃至第５キャパシタ電極Ｃ１ａ乃至Ｃ５ａとほぼ同一な形状、寸法及び配置パターンを有し、これらキャパシタ電極Ｃ１ａ乃至Ｃ５ａに対向するように前記回路配線基板１の他方の面（下面）に配置される（図１（ｂ）及び（ｃ）の前記各配置パターンは紙面に平行移動するとほぼ重なり合う）。

そして、前記第１入力端子Ｉａに対向配置された第２入力端子Ｉｂと前記第１インダクタ層間導電路Ｔｘとの間には、第１キャパシタ電極Ｃ１ｂ、回路配線層３１ｂ、第４キャパシタ電極Ｃ４ｂ及び回路配線層３２ｂがこの順序で配置されている。前記第１出力端子Ｏａと対向配置された第２出力端子Ｏｂと前記第２インダクタＬ２側の層間導電路Ｔｙとの間には、第３キャパシタ電極Ｃ３ｂ、回路配線層３３ｂ、第５キャパシタ電極Ｃ５ｂ及び回路配線層３４ｂがこの順序で配置されている。また、第２キャパシタ電極Ｃ２ｂは、第４及び第５キャパシタ電極Ｃ４ｂ、Ｃ５ｂに回路配線層３５ｂ、３６ｂによって電気的に接続されている。

前記第１及び第３キャパシタ電極Ｃ１ｂ、Ｃ３ｂを相互接続する回路配線層３７ｂは、前記層間導電路Ｔｚを通じて、前記回路配線基板１の上面の第２キャパシタ電極Ｃ２ａに接続されている。前記第１インダクタＬ１は前記層間導電路Ｔｘ及び基板裏面の配線層３２ｂを通じて、第４キャパシタ電極Ｃ４ｂに、前記第２インダクタＬ２は前記層間導電路Ｔｙ及び基板裏面の配線層３４ｂを通じて第５キャパシタ電極Ｃ５ｂに接続されている。

ここで前記回路配線層のパターン形状及び配置について補足説明すると、回路配線層３１ａと３１ｂ、３２ａと３２ｂ、３３ａと３３ｂ、３４ａと３４ｂのそれぞれの配置関係は図１（ｂ）（ｃ）では、回路配線基板１を挟んでほぼ重なる状態にあるが、寄生成分をできるだけ抑制するためには、板面沿う方向に互いにできるだけ離間させた方がよい。また、インダクタＬ１、Ｌ２に接続された回路配線層３２ａ、３２ｂ、３４ａ及び３４ｂは寄生成分抑制のためできるだけ短い層長とする方がよい。

次に、図１（ｂ）及び（ｄ）に示すように回路配線基板１は、その基板基礎材としての平板状の絶縁基板２を有する。この絶縁基板２は、その基板の外形を形作る基礎材としての平板状の第1基板部分２１及び前記複数のキャパシタＣ１乃至Ｃ５の各電極の配置パターンに対向配置され前記第1基板部分２１とほぼ同一板厚を有する矩形平板状の複数の第２基板部分２２によって構成されている。

前記第１基板部分２１には、回路配線基板分野で一般的な例えば比誘電率４．４程度のガラスエポキシ樹脂系の絶縁基板材料が用いられ、前記各キャパシタ電極の配置パターンに対応する各位置に、前記各キャパシタ電極の形状及び寸法にそれぞれ見合った形状の複数の開口部２３が例えば切抜き或いは打抜き加工によって形成されている。前記第１基板部分２１の材料としては、アラミド樹脂、ポリプロピレンエチルフタレート（ＰＰＥ）樹脂及びフッ素樹脂のいずれかを使用してもよい。

前記複数の第２基板部分２２は、ここでは、前記各キャパシタの誘電体層として用いられるもので、前記第１及び第２基板部分２１、２２の各板両面がそれぞれほぼ面一に揃うように配置されて前記各開口部内に挿入固定されていて、前記第１基板部分２１の板面に沿う横方向に隣接する構成となっている。

キャパシタ誘電体層としての前記各第２基板部分２２は、その平面形状及び寸法が各両板面に対設された各１対のキャパシタ電極のそれとほぼ同一とされ、各キャパシタ電極及び誘電体層は各キャパシタに要求される静電容量値に応じた面積とされている。

前記第２基板部分２２の材料としては、前記第１基板部分の材料に比して遥かに大きい比誘電率例えば約３０にも及ぶ高誘電体材料、例えばチタン酸バリウム、チタン酸ストロンチウム、チタン酸ジルコニウム鉛及び高分子材料の混合物からなる絶縁物（誘電体）樹脂材料が用いられている。ところで、前記第１及び第２基板部分２１、２２の相互固定は、これらを板両面から加熱加圧し、各基板部分の隣接し合う部分を押圧接触させ各基板樹脂成分を相互溶着及び硬化させることによって得られる。

キャパシタ誘電体としてこのように大きな比誘電率の材料が用いられることにより、特に高周波帯域動作用のキャパシタに要求されるような大きな静電容量値であっても、その誘電体の面積を小さく設計することができ、キャパシタ内蔵回路配線基板の小面積化が図れる。このことを数値比較で示すと、前記のようにキャパシタ誘電体の比誘電率を３０程度とした場合は、比誘電率が４．４程度のキャパシタ誘電体の場合に比して、同じ静電容量値を得るためにキャパシタ面積が約１／７に小面積化される。

また、前記複数の第２基板部分２２は、前記第１基板部分２１の板面に沿う横方向に隣接する構成となっているので、所望の比誘電率を有する誘電体材料を予め用意しておき、前記各開口部２３に対して、それぞれ簡単に挿入固定することによって、各キャパシタを容易に組み込むことができる。更に、前記複数の第２基板部分２２は、複数のキャパシタの各静電容量値に応じてそれぞれ異なる比誘電率の材料或いは異なる板厚の材料をそれぞれ使用してもよい。

前記キャパシタ電極Ｃ１ａ乃至Ｃ５ａ、Ｃ１ｂ乃至Ｃ５ｂ、インダクタＬ１及びＬ２（これらキャパシタ電極及びインダクタ電極を総称する場合は素子用導電層と表現する）、回路配線層３１ａ乃至３４ａ、３１ｂ乃至３７ｂ、入出力端子Ｉａ、Ｉｂ、Ｏａ、Ｏｂ（これら回路配線層及び入出力端子を総称する場合は回路導体層と表現する）は、いずれも例えば銅箔からなる金属箔で構成されている。

前記各回路配線層、各入出力端子及び各インダクタは、いずれも例えば化学的選択エッチング技術によって前記金属箔をパターニングすることによって形成されていて、比誘電率の小さい第１基板部分の板面上に配置され、この部分での寄生容量等の寄生成分が小さく抑えられている。

しかも、前記各回路配線層、各入出力端子及び各インダクタは、各キャパシタ電極とは絶縁基板２の板面に沿って並置された関係にあり、比誘電率の大きい前記複数の第２基板部分２２（高誘電体層）と殆ど重なり合わないので、この部分での寄生成分もまた無視できるほどの小さい値に抑制される。

また、相互並置された前記インダクタＬ１、Ｌ２及びキャパシタ電極Ｃ１ａ乃至Ｃ５ａは絶縁基板２の表面に位置し回路配線基板の最外層にあるので、これらを構成する金属箔からなる素子用導電層をトリミングによってインダクタンスや静電容量値を容易に調整することができる。

前記第１基板部分の絶縁（誘電体）素材として、例えば日立化成工業社製の商品名であるＭＣＬ−ＬＸ−６７Ｙ（誘電体基板の比誘電率３．５乃至３．７ ＠１ＭＨｚ）のような低誘電率（多層）材料基板を用いると、前記寄生成分がなお一層小さくなり、より高い高周波帯域動作用の回路基板を提供することができる。

前記第２基板部分２２のキャパシタ高誘電体素材としては、例えばオーク三井テクノロジー社製の商品名であるＦａｒａｄＦｌｅｘ ＢＣ１６Ｔ（Ｃステージ 両面銅箔張り、誘電体基板の比誘電率３０ ＠１ＭＨｚ）のような高誘電体基板材料を用いることにより、前記のような高周波帯域動作に適した小面積化されたキャパシタ及び回路基板を提供することができる。

ところで、絶縁基板２に設けられた層間導電路Ｔｘは図１（ｄ）に示されているように、第１基板部分２１の一方の面（上面）上のインダクタＬ１の螺旋中央部（コンタクト部）の位置にビアホール２４を設け、そのコンタクト部と前記第４キャパシタの電極Ｃ４ｂに係わる配線層３２ｂとに連なる銅メッキを施すことによって形成されている。また、層間導電路Ｔｘは前記ビアホール技術に限らず、一般的なスルーホール技術を用いて形成してもよく、層間導電路Ｔｙ及びＴｚも前記層間導電路Ｔｘと同様にビアホール又はスルーホール技術のいずれを利用して形成してもよい。

図２はインダクタＬ１、Ｌ２に関連する部分の変形例を示すものであり、できるだけ小さい誘電率の低誘電体材料で構成された第２基板部分２２Ｌが、前記インダクタＬ１（Ｌ２）に対向する位置に設けられ、インダクタに係わる寄生成分をできるだけ小さく抑えるような工夫がなされている。この工夫は、前記インダクタ電極を構成する素子用導電層がパターン設計上、所望のインダクタンス値を確保するだけのかなり長い層長になるだけに、特に効果的である。

このように、前記第１基板部分２１は、機能要求度及び材料コスト要求度に応じてできるだけ小さな誘電率の材料で構成しておいてよいが、前記第２基板部分２２、２２Ｌは、この部分に関連する受動素子の種類に応じて高誘電体材料及び低誘電体材料を選択使用することができる。そのために、種々の回路特性に応じた回路設計並びに種々の受動素子内蔵形回路配線基板の品揃えが容易である。

また、前記インダクタ電極やキャパシタ電極などの素子用導電層及び回路配線層は、絶縁基板２表面に一面に形成された銅箔に対して一つのマスクを用いて回路パターンニングすることによって形成できるために、これら相互の接続部分に半田を使用する必要がなく、その接続部の機械的及び電気的な信頼性が高く、基板の軽量化が得られる。

次に、前記実施形態に係る回路配線基板１の製造方法の一実施形態（第１製法例）について図３を参照して説明する。この図３の工程断面図は、図１（ｄ）のキャパシタＣ１及びＣ４、インダクタＬ１に係わる部分の断面図にほぼ対応したものとして示されている。

まず、図３（ａ）に示す工程では、平板状の絶縁基台４０の片面に金属箔例えば銅箔が積層或いは張合わされた回路配線基板材料として、例えば日立化成工業社製の商品名であるＭＣＬ−ＨＤ−６７（絶縁基台材料の比誘電率は１０．２乃至１０．６ ＠１ＭＨｚ）を用い、前記銅箔に化学的選択エッチングによる回路パターニングを行う。このパターンニングにより図１（ｃ）に示されたパターン形状のキャパシタ電極Ｃ１ｂ乃至Ｃ５ｂ及び回路配線層３１ｂ乃至３７ｂ等が形成され、そのうち前記キャパシタ電極Ｃ１ｂ、Ｃ４ｂ及び回路配線層３２ｂが図３に示されている。

図３（ｂ）に示す工程では、前記各電極及び各回路配線層の相互間の隙間を埋めるように、平坦化絶縁樹脂層（４１）によって前記絶縁基台４０の表面を被覆することによって、その表面の平面（平坦）化処理を行う。

図３（ｃ）に示す工程は、前記第１及び第２基板部分２１、２２を有する前記絶縁基板２にキャパシタ電極Ｃ１ａ乃至Ｃ５ａ、インダクタＬ１、Ｌ２、回路配線層３１ａ乃至３７ａなどを形成するための部品素材を用意する工程である。主として回路配線層やインダクタを形成するための片面銅箔３０を有する回路配線基板材料としては、例えば日立化成工業社製の商品名であるＭＣＦ−６０００Ｅ（その絶縁基板材料の比誘電率は４．２乃至４．４ ＠１ＭＨｚ）を用いる。

そして、例えばＮＣルータ機を使用して、前記回路配線基板材料に、前記各キャパシタＣ１乃至Ｃ５の各キャパシタ電極の平面形状及び寸法に見合った矩形状の切り抜き加工を施すことによって形成された複数個の開口部２３を有する片面銅箔積層状態の第1の絶縁基板材料からなる前記第１基板部分２１を形成する。

また、前記各キャパシタ形成のために、片面に銅箔が積層された高誘電体板材を有する他の回路配線基板材料としては、例えばオーク三井テクノロジー社製の商品名であるＦａｒａｄＦｌｅｘ ＢＣ１６Ｔ（Ｂステージ 片面銅箔、第２の絶縁（誘電体）基板材料の比誘電率３０ ＠１ＭＨｚ）を用いる。

そして、前記各キャパシタＣ１乃至Ｃ５の静電容量値に応じた面積を有する各キャパシタ電極Ｃ１ａ乃至Ｃ５ａ（図１（ｂ）のキャパシタ電極パターン参照）の矩形形状及び寸法に合わせて、前記第２絶縁（誘電体）基板材料を含む他の回路配線基板材料を裁断することにより、前記各キャパシタ電極が積層された高誘電体層からなる複数の第２基板部分２２を個々に切り出す。

図３（ｃ）には前記銅箔製のキャパシタ電極Ｃ１ａ、Ｃ４ａ及びこれらがそれぞれ積層された第２基板部分２２が示されている。そして、矩形状の第２基板部分２２の外形寸法はその一辺の長さが、前記第１基板部分２１の矩形状開口部２３の内壁面の一辺の長さより例えば０．３ｍｍ程度小さくなるように、これら相互間のマージンがとられている。

図３（ｄ）に示す工程は、前記工程において用意された部材を一体化組立てする工程であり、前記各基板部分上にそれぞれ積層された各銅箔が同一板面に沿って並置されるように、前記各第２基板部分２２を第１基板部分２１の各開口部２３にそれぞれ挿入或いは嵌め合わせて組み込み、前記第１及び第２基板部分２１、２２を前記絶縁基台４０上方に重ね合わせて積層する。そこで、前記第１及び第２基板部分２１、２２の各上表面側から前記絶縁基台４０に向けてホットプレスをかける。

このプレスは、例えば約４．０Ｍｐａ（メガパスカル）の荷重をかけた状態において、約３．５℃／ｍｉｎの昇温速度で室温から約１９０℃まで上昇させ、約１９０℃の温度を約１時間保持した後、−５℃／ｍｉｎの降温速度で放冷することによって行われる。このホットプレスの結果、前記第１及び第２基板部分の隣接し合う各側壁は各基板部分に含まれる各樹脂成分の側方押出しが生じ相互溶着されて絶縁基板２が構成される。

次に、前記各層間導電路Ｔｘ、Ｔｙ、Ｔｚ（図３ではＴｘのみ図示）を例えばスルーホール方式により形成するためにそれぞれに対応する基板部分に、ＮＣドリルによりスルーホールＴＨを形成する。なお、前記開口部２３に係るマージンのために前記銅箔３０とＣ１ａやＣ４ａなどの銅箔製の各キャパシタ電極との間には複数の隙間Ｇが残っている。

図３（ｅ）に示す工程では、まず、これまでの加工工程において生じた残滓を除去するためにデスミア処理を行った後、前記銅箔３０と各キャパシタ電極との間の前記複数の隙間Ｇやスルーホール内に露出する絶縁材料表面を例えばパラジウム触媒によって導通化処理を施す。その後、この導通化処理された部分や前記銅箔の表面全体にパネルメッキ法により金属メッキ例えば銅メッキすることによって、前記各隙間Ｇをその金属メッキにより補填すると共に、前記スルーホールＴＨ内面に金属メッキ層による各層間導電路Ｔｘ、Ｔｙ、Ｔｚを形成する。

前記隙間Ｇ補填に係わる導通化処理及び金属メッキ工程は、前記第１基板部分２１上の銅箔３０と前期第２基板部分２２上のキャパシタ電極用（素子用導体層）の銅箔との相互隣接部分を連結して、各銅箔相互を前記絶縁基板２表面全体に亘って横並びに連続した実質的に同一層或いは同一銅箔構造とするための同一層化処理工程である。この同一層化処理工程により、前記同一層化された銅箔は、前記第1及び第２基板部分２１、２２を含む絶縁基板２表面全体に亘って連続して広がる平坦表面を有する。

図３（ｆ）に示す工程では、前記同一層化処理によって形成された平坦表面を有する同一層化構造の銅箔に対して化学的選択エッチングによるパターニングを施すことによって、図１（ｂ）に示されたパターン形状のキャパシタ電極Ｃ１ａ乃至Ｃ５ａ、インダクタＬ１、Ｌ２及び回路配線層３１ａ乃至３４ａを形成する。その後、これらの回路導体層表面を化学的処理により整面し、その表面上にソルダーレジスト及びカバーフィルムとして例えば感光性のアクリルフィルムをラミネートする。

なお、前記キャパシタ電極Ｃ１ａ乃至Ｃ５ａは、図３（ｂ）に示す工程で、当初のパターン形状及び寸法を有するものの、図３（ｅ）に示す前記同一層化処理によりその輪郭が一旦前記メッキによって覆われるが、前記パターンニング工程によって当初のパターン形状及び寸法とほぼ同一の形状に再現される。

この第1製法例によれば、図３（ｅ）及び（ｆ）に示す工程から分かるように、前記絶縁基板２表面上の同一層化されたの銅箔が全体的に平坦表面を有するために、一つのパターンマスクを用いて、１回の回路パターンニング工程によって、微細なマスクパターン精度のもとに、相互に並置関係にあるインダクタ電極やキャパシタ電極などの素子用導電層及び回路配線層などを含む回路導体層のパターンを一挙に形成することができる。

従って、受動素子間を結ぶ回路配線長は、個々に形成された受動素子チップを回路配線基板に実装する従来の前記第１内蔵方法に比して著しく短縮され、寄生容量及び寄生インダクタンスなどの寄生成分が小さく抑えられる。また、従来の前記第２内蔵方法のようなスクリーン印刷、スパッタ或いは電解酸化などの薄膜技術及びそのための格別な新規設備の投入をする必要がなく、一般的な回路配線基板技術及び通常の設備のもとで、受動素子内蔵形の回路配線基板が簡単に低コストで製作できる。

また、大容量のキャパシタを内蔵させるに当たって、前記特許文献１に示された従来例のものでは、複数のシート状キャパシタを多層化積層するために、その工程数が多く、回路基板厚が厚くなり、多層間の層間導通路の形成が複雑となり易いが、この第1製法例では、複数のキャパシタ及び複数の層間導通路はいずれも、比較的薄肉の回路配線基板の板面に沿った横並び位置に簡単に組込まれ、各層間導通路はその長さを短くでき電気的接続の信頼性の高いものにすることができる。

次に回路配線基板の製造方法の他の実施形態（第２製法例）について図４を参照して説明する。この製法ではキャパシタ用の素材に両面銅箔積層タイプの回路配線基板材料（素材）を用い、１対のキャパシタ電極のうち基板裏面側に位置する電極に対する電極引出構造（層間導電路）の形成のために例えばビアホール技術を採用している。

図４（ａ）に示す工程では、主として回路配線層やインダクタを形成するための片面銅箔３０を有する回路配線基板材料として、例えば日立化成工業社製の商品名ＭＣＬ−ＬＸ−６７Ｙ（比誘電率３．５乃至３．７＠１ＭＨｚ）を用い、前記基板材料のキャパシタ設置部分に例えばＮＣルータ機による切り抜き加工を施して形成された開口部２３を有する第１基板部分２１を形成する。この基板材料は比誘電率が前記実施形態におけるガラスエポキシ樹脂製絶縁基板よりも小さいので、回路配線層に係わる寄生成分をより一層小さくできる。

一方キャパシタ形成のための両面銅箔積層タイプの他の回路配線基板材料として、例えばオーク三井テクノロジー社製の商品名であるＦａｒａｄＦｌｅｘ ＢＣ１６Ｔ（Ｃステージ両面銅箔 比誘電率３０＠１ＭＨｚ）を用いる。そして、前記他の回路配線基板材料の裁断加工により、キャパシタの静電容量値に応じた面積を有する矩形状の１対のキャパシタ電極ＣＸａ及びＣＸｂが積層された高誘電体層からなる複数の第２基板部分２２を個々に切り出す。

ところで、前記第１基板部分２１の板厚は前記第２基板部分２２よりも銅箔一枚分の厚さだけ厚くされ、矩形状の第２基板部分２２の外形は前記第１基板部分２１の矩形状開口部２３内壁面の一辺の長さに対し０．５ｍｍ程度のマージンがとられている。

図４（ｂ）に示す工程では、前記各第２基板部分２２を第１基板部分２１の各開口部２３にそれぞれ挿入或いは嵌め合わせ、前記第１及び第２基板部分２１、２２を絶縁樹脂プリプレグ４２（例えば新神戸電機社製の商品名ＥＡ−５４１）に重ね合わせて積層させる。そこで、前記第１及び第２基板部分２１、２２及び前記プリプレグ４２を挟むようにホットプレスをかける。このプレスは例えば約３．５Ｍｐａ（メガパスカル）の荷重をかけた状態において約３．５℃／ｍｉｎの昇温速度で室温から約１８０℃まで上昇させ、その温度に約１時間保持した後、−５℃／ｍｉｎの降温速度で放冷することによって行われる。

このホットプレスの結果、前記第１及び第２基板部分２１、２２の隣接し合う各側壁は各基板部分に含まれる各樹脂成分の側方押出しが生じ相互溶着されて絶縁基板２が構成され、前記第１基板部分２１及び前記プリプレグ４２は相互に熱圧着されが、この圧着面に予め接着剤を塗布しておいてもよい。

次に、絶縁基板２の裏面側のキャパシタ電極ＣＸｂの一部に設けられる電極引出用のコンタクト部を露出させるために、前記キャパシタ電極ＣＸａの前記コンタクト部に対向する部分に化学的エッチングにより開口し、更に、第２基板部分２２の前記開口に対向する部分に例えば炭酸ガスレーザーによりビアホールＶＨを形成し、前記コンタクト部に対するコンタクト孔を設ける。なお、この工程では前記第1製法例と同様に前記銅箔３０とキャパシタ電極ＣＸａとの間には隙間Ｇが残っている。

図４（ｃ）に示す工程では、まず、前工程に生じた残滓を除去するためにデスミア処理を行った後、前記隙間ＧやビアホールＶＨ内に露出する絶縁材料表面を例えばパラジウム触媒によって導通化処理する。その後、この導電化処理された部分及び前記銅箔の表面全体にパネルメッキにより例えば銅の金属メッキを施し、その金属メッキで前記各隙間Ｇを補填すると共に、裏面キャパシタ電極ＣＸｂのコンタクト部から電極引出しするための層間導電路Ｔｃを形成する
前記隙間Ｇ補填に係わる導通化処理及び金属メッキ工程において、前記第1製法例の図３（ｅ）の工程と同様に、前記第１基板部分２１上の銅箔３０と前期第２基板部分２２上のキャパシタ電極用ＣＸａ（素子用導体層）の銅箔とが相互に連続するよう同一層化処理され、前記同一層化された銅箔表面は絶縁基板２表面全体に亘って連続して広がる平坦表面に形成される。

図４（ｄ）に示す工程では、前記第1製法例の図３（ｆ）の工程と同様に、前記同一化処理により絶縁基板２表面全体に亘って連続して広がる同一層化銅箔に対して化学的選択エッチングによるパターニングを施すことによって、キャパシタ電極ＣＸａ、インダクタＬ及び回路配線層（図示せず）を形成し、その後、回路導体層表面の化学的処理による整面、その表面上へのソルダーレジスト及びカバーフィルムのラミネートを行う。

このような第２製法例は前記第１製法例とほぼ同様な効果を奏することができる。また、回路配線基板材料（素材）には市販されているものとして、絶縁基板材料の比誘電率などの電気的特性に関しても金属箔の積層に関しても片面、両面或いは多層など様々な種類のものがあり、受動素子内蔵形の回路配線基板作製に当たって、回路特性上最適な市販の基板材料の選択のもとに、前記第１製法例、第２製法例或いはこれらの組合せを適用することによって、最適な回路特性の回路配線基板を容易に製作することができる。

また、前記第１及び第２基板部分２１、２２からなる前記絶縁基板２を形成する際、前記第１及び第２基板部分２１、２２は、互いに誘電率が異なり前記銅箔のような導電材料層が積層されてない状態の平板状の第１及び第２絶縁基板材料をそれぞれ用いて形成してもよい。この場合には、前記第１及び第２基板部分２１、２２は、前記第１及び第２製法例において説明した加工方法、加工形状及び寸法とほぼ同様に前記第１及び第２絶縁基板材料をそれぞれ加工して形成され、前記絶縁基板２は、前記各基板部分の板面が面一に揃うように前記第２基板部分２２を前記開口部２３に挿入固定して組立てられる。

そして、前記第１及び第２基板部分２１、２２を含む前記絶縁基板２の板面上に金属箔或いは導電金属被着層などの導電材料層が形成され、回路配線層及び素子用導電層は、前記導電材料層に回路パターンニングを施すことによって前記前記第１及び第２基板部分２１、２２を含む前記絶縁基板２上に形成される。

このような方法によれば、最終的にパターンニングされる前記導電材料層が、前記第１及び第２基板部分２１、２２の板面全体にに亘って連続した一層構造で形成されるので、前記第１及び第２製法例におけるような導通化処理や同一層化処理の工程を省略することができる。

次に、前記受動素子として抵抗素子を組込んだ例について図５を参照して説明する。図５（ａ）の例では、その抵抗素子が、第２基板部分２２Ｒの一方の面に設けられた１対の抵抗端電極Ｒａの間に例えばカーボンからなる抵抗層Ｒ１を被着し、前記１対の抵抗端電極Ｒａを第１基板部分２１上の回路配線層３８ａ及び３９ａに接続して構成されている。

また図５（ｂ）はより高い抵抗値の抵抗素子例を示し、その素子は第２基板部分２２Ｒの両面の各一片隅に設けられた１対の抵抗端電極ＲａとＲｂとの間にカーボン抵抗層Ｒ２を第２基板部分２２Ｒ上面からその一側面を通じて裏面へと延在するように被着し、前記１対の抵抗端電極Ｒａ及びＲｂを回路配線層３８ａ及び３８ｂに接続して構成されている。

前記各抵抗素子は第２基板部分２２Ｒを基台とする個別チップとして予め形成しておき、前記第１基板部分２１に設けられた開口部（前記個別チップとほぼ同一形状及び寸法を有する）に、嵌め込むことによって簡単に組み込むことができる。

本発明の実施形態に係る回路配線基板を説明するための図である。 本発明の実施形態に係る回路配線基板のインダクタ部分構造の他の例を説明するための部分縦断面図である。 本発明の実施形態に係る回路配線基板の製造方法（第１製法例）を説明するための工程別縦断面である。 本発明の実施形態に係る回路配線基板の製造方法（第２製法例）を説明するための工程別縦断面である。 本発明の実施形態に係る回路配線基板の受動素子として抵抗を組み込んだ例を説明するための一部縦断斜視図である。

符号の説明

１ 回路配線基板
２ 絶縁基板
２１ 第１基板部分
２２、２２Ｌ、２２Ｒ 第２基板部分
２３ 開口部
２４、ＶＨ ビアホール
３０ 銅箔
３１ａ乃至３４ａ、３１ｂ乃至３８ｂ、３８ａ、３９ａ 回路配線層
４０ 絶縁基台
４１ 平坦化絶縁樹脂層
４２ プリプレグ
Ｃ１乃至Ｃ５、ＣＸａ、ＣＸｂ キャパシタ
Ｃ１ａ乃至Ｃ５ａ、Ｃ１ｂ乃至Ｃ５ｂ キャパシタ電極
Ｇ 隙間
Ｌ、Ｌ１、Ｌ２ インダクタ（電極）
Ｒ１、Ｒ２ 抵抗層
Ｒａ、Ｒｂ 抵抗端電極
Ｔｃ、Ｔｘ、Ｔｙ、Ｔｚ 層間導電路

Claims (6)

1. 互いに誘電率が異なり板面に沿う方向に相互に隣接された第1基板部分及び第２基板部分によって構成された平板状の絶縁基板と、少なくとも前記第２基板部分に設けられた受動素子と、前記受動素子の電極部分を構成する素子用導電層と、前記導電層に電気的に接続され前記第１基板部分に設けられた回路配線層とを備え、前記第1及び第２基板部分はそれぞれの板面が前記絶縁基板の平板状板面にほぼ面一に揃うように配置され、前記素子用導電層及び回路配線層は前記絶縁基板の板面上に並置されていることを特徴とする回路配線基板。
2. 請求項１に記載の回路配線基板において、前記板状第２基板部分は第1基板部分よりも大きな誘電率の高誘電体によって構成され、前記第２基板部分の受動素子は、前記高誘電体の第２基板部分からなるキャパシタ誘電体層及びその誘電体層両面にそれぞれ形成された前記素子用導電層からなるキャパシタ電極を有するキャパシタであることを特徴とする回路配線基板。
3. 請求項１又は請求項２に記載の回路配線基板において、前記第1基板部分の一部表面に、インダクタパターン化された素子用導電層からなるインダクタが設けられていることを特徴とする回路配線基板。
4. 請求項１に記載の回路配線基板において、前記第２基板部分は第1基板部分よりも小さい誘電率の低誘電体によって構成され、前記第２基板部分上にインダクタパターン化された素子用導電層からなるインダクタが設けられていることを特徴とする回路配線基板。
5. 互いに誘電率が異なり板面に沿う方向に相互隣接する第1及び第２基板部分によって構成された絶縁基板、少なくとも前記第２基板部分に設けられた受動素子、前記受動素子の電極部分を構成する素子用導電層及び前記第１基板部分に設けられた回路配線層を有する受動素子内蔵形の回路配線基板の製造方法であって、少なくとも片側板面に金属箔がそれぞれ積層され誘電率が互に異なる平板状の第１及び第２絶縁基板材料を用意する工程と、前記第１絶縁基板材料及びその積層金属箔の前記第２基板部分に対応する部分に開口部を設けることによって前記第１基板部分を形成する工程と、前記第２絶縁基板材料及びその積層金属箔を前記開口部とほぼ同一形状及び寸法に加工することによって前記第２基板部分を形成する工程と、前記各基板部分の各積層金属箔が同一板面に沿って並置されるように前記第２基板部分を前記開口部に組み込むことによって前記絶縁基板を形成する工程と、前記第１及び第２基板部分の各金属箔相互の隣接部分を連結して同一層化処理を施す工程と、前記同一層化された金属箔に回路パターンニングを施すことによって回路配線層及び素子用導電層を形成する工程とを備えたことを特徴とする回路配線基板の製造方法。
6. 互いに誘電率が異なり板面に沿う方向に相互隣接する第1及び第２基板部分によって構成された絶縁基板、少なくとも前記第２基板部分に設けられた受動素子、前記受動素子の電極部分を構成する素子用導電層及び前記第１基板部分に設けられた回路配線層を有する受動素子内蔵形の回路配線基板の製造方法であって、平板状の第１絶縁基板材料の前記第２基板部分に対応する部分に開口部を設けることによって第１基板部分を形成する工程と、前記第１絶縁基板材料と誘電率が異なる平板状の第２絶縁基板材料を前記開口部とほぼ同一形状及び寸法の外形を有するように加工して前記第２基板部分を形成する工程と、前記各基板部分の板面が面一に揃うように前記第２基板部分を前記開口部に組み込むことによって前記絶縁基板を形成する工程と、前記第１及び第２基板部分を含む前記絶縁基板の板面上に導電材料層を形成する工程と、前記導電材料層に回路パターンニングを施すことによって前記回路配線層及び素子用導電層を形成する工程とを備えたことを特徴とする回路配線基板の製造方法。
   
   
   
   
   
   

Images