JP2009049241A - 電子部品内蔵基板 - Google Patents
電子部品内蔵基板 Download PDFInfo
- Publication number
- JP2009049241A JP2009049241A JP2007214941A JP2007214941A JP2009049241A JP 2009049241 A JP2009049241 A JP 2009049241A JP 2007214941 A JP2007214941 A JP 2007214941A JP 2007214941 A JP2007214941 A JP 2007214941A JP 2009049241 A JP2009049241 A JP 2009049241A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- built
- vias
- substrate
- filter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Structure Of Printed Boards (AREA)
- Filters And Equalizers (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【課題】基体内に設けられたフィルタを構成する素子間の結合を抑制することができ、所望の特性を有する電子部品内蔵基板を提供する。
【解決手段】電子部品内蔵基板1は、複数の絶縁層11,12,13の積層体からなる基体10と、基体10に内蔵された電子部品3と、基体10に内蔵され、電子部品3の端子3aに接続されるフィルタ回路部とを備え、フィルタ回路部2が、複数の絶縁層11,12,13のうち電子部品3を収容する絶縁層12を貫通するビア21,22でそれぞれ構成されるインダクタL1,L2を有しており、さらに、ビア21の少なくとも一部とビア22の少なくとも一部が、電子部品3によって死角となるような位置に配置されたものである。
【選択図】図1
【解決手段】電子部品内蔵基板1は、複数の絶縁層11,12,13の積層体からなる基体10と、基体10に内蔵された電子部品3と、基体10に内蔵され、電子部品3の端子3aに接続されるフィルタ回路部とを備え、フィルタ回路部2が、複数の絶縁層11,12,13のうち電子部品3を収容する絶縁層12を貫通するビア21,22でそれぞれ構成されるインダクタL1,L2を有しており、さらに、ビア21の少なくとも一部とビア22の少なくとも一部が、電子部品3によって死角となるような位置に配置されたものである。
【選択図】図1
Description
本発明は、電子部品およびフィルタ回路部を内蔵する電子部品内蔵基板に関する。
近年、携帯電話や移動体通信に用いられる電子機器などの小型化に対する要求が高まる中、これらに搭載される電子部品の小型化のみならず、実装基板自体の小型化も切望されている。このような状況下、実装基板内部に導体パターンによってインダクタやキャパシタを構成することにより、部品点数を減少させ、小型化および高密度化実装を実現することを企図した配線基板が提案されている(特許文献1参照)。また、半導体装置のような電子部品を基板内に内蔵する技術なども提案されている(特許文献2参照)。
特開2004−254257号公報
特開平05−211275号公報
上記従来の如く、実装基板内部にフィルタを形成する際、近時の小型化の要求に応えるべく、これらインダクタやキャパシタなどの構成素子を近接配置すればするほど、それらの素子間に誘導性や容量性の結合が生じてしまい、設計通りのフィルタ特性が得られないことがある。また、それらの結合の度合いがほぼ一定(固定値)であれば、それらの結合の度合いを予め予測して設計に反映させることにより対処することも考えられるが、実際上、製品製造においては無視し得ない程度のばらつきが生じてしまい、これによりフィルタ特性に影響を与える結合の度合い自体がばらついてしまい易い傾向にあるため、設計上の対処が困難となり、最終的に所望のフィルタ特性が得られないという問題がある。
そこで、本発明は上記の事情に鑑みてなされたものであり、基体に設けられたフィルタを構成する素子間の結合を抑制することができ、所望の特性を有する電子部品内蔵基板を提供することを目的とする。
上記の目的を達成するために、本発明による電子部品内蔵基板は、複数の絶縁層を含む積層体を有する基体と、基体に内蔵された電子部品と、電子部品の端子に接続されたフィルタ回路部とを備えており、フィルタ回路部は、複数の絶縁層のうち電子部品が収容(埋設)された絶縁層を貫通し、かつ、各々がインダクタを構成する複数のビアを有しており、それら複数のビアのうちの一方のビアの少なくとも一部と、それら複数のビアのうち他方のビアの少なくとも一部が、電子部品によって死角となるような位置に配置されたものである。
上記構成では、電子部品が収容された絶縁層を貫通するように設けられた複数のビアの各々からフィルタ回路部のインダクタが構成され、それらのビアのそれぞれの少なくとも一部、好ましくは全部同士が、電子部品によって死角となるような状態で配置されている。よって、例えばビア間の距離を増大させて互いの影響を排除するべく基板自体を大きくすることなく、電子部品の大きさの分だけビア同士を離間させることができるとともに、ビア同士が電子部品によって物理的かつ電磁的に遮蔽されるので、ビア間に結合が生じてしまうことを有効に抑制することができる。
また、電子部品が収容された絶縁層は、通常、他の絶縁層よりも厚くされているおり、そのような比較的厚い絶縁層を貫通するビアによってインダクタを形成することにより、他の絶縁層を貫通するビアを形成した場合に比してビア長を比較的長くすることができ、これにより、比較的大きなインダクタンスを得ることができる。なお、比較的薄い複数の絶縁層を貫通するようにビアを形成してビア長を長くすることも考えられるが、その場合には、ビア接続用のビアキャップ同士が容量性の結合を生じてしまい、フィルタ特性を悪化させるおそれがあり、また、ビア・オン・ビアの形成のために工数が余計に必要となってしまい、生産性の観点からも好ましくないのに対し、本発明の場合には、厚い絶縁層を利用しているので、そのような問題が生起されることを防止できる。
また、換言すれば、本発明による電子部品内蔵基板は、複数の絶縁層を含む積層体を有する基体と、基体に内蔵された電子部品と、電子部品の端子に接続されたフィルタ回路部とを備えており、フィルタ回路部は、複数の絶縁層のうち電子部品が収容された絶縁層を貫通し、かつ、各々がインダクタを構成する複数のビアを有しており、電子部品が前記複数のビアの間に介在するように配置されたものである。
好ましくは、フィルタ回路部は、上記一方のビアと上記他方のビアとを接続しかつ電子部品の端子形成面とは反対側に形成された導体パターンを有する。このように、ビア同士を接続する導体パターンを電子部品の端子形成面とは反対側に設けることにより、電子部品の端子を介した電子部品の内部回路との結合をも抑制することができ、また、ノイズ等が電子部品の内部回路に流入または伝達してしまうことが防止される。
さらに、好ましくは、電子部品の端子形成面とは反対側の面に形成された金属層を備える。このような構成により、電子部品が収容された絶縁層が比較的誘電率の高い材料で形成されていたとしても、導体パターンと電子部品の内部回路との結合の発生を確実に抑制することができる。
本発明によれば、フィルタ回路部のインダクタを構成する複数のビア同士が、電子部品によって死角となるように配置され、換言すれば、電子部品がそれらの複数のビア間に介在しているので、電子部品による物理的な遮蔽効果によりビア間の結合の発生を抑制することができ、これにより、所望の特性を有する電子部品内蔵基板を実現することができる。
以下、本発明の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。
(第1実施形態)
図1は、本発明による電子部品内蔵基板の第1実施形態の概略構成を示す断面図である。図2は、図1に示す電子部品内蔵基板に内蔵されたフィルタ回路部の構成を示す等価回路図である。
図1は、本発明による電子部品内蔵基板の第1実施形態の概略構成を示す断面図である。図2は、図1に示す電子部品内蔵基板に内蔵されたフィルタ回路部の構成を示す等価回路図である。
電子部品内蔵基板1は、複数の絶縁層11,12,13の積層体から構成されている基体10に電子部品3が内蔵されたものであり、より具体的には、電子部品3が絶縁層12中に収容されている。また、絶縁層11および絶縁層12には、ビア21が貫通するように穿設されており、これによりインダクタL1が構成されている。また、絶縁層12には、ビア22も貫通するように設けられており、これによりインダクタL2が構成されている。なお、ビアが長くなるほど、インダクタンスは大きくなり、よって、インダクタL1単体のインダクタンスは、インダクタL2単体のインダクタンスよりも大きい傾向にある。
ビア21およびビア22の一端(図示上端)は、絶縁層12の図示上面または図示上面側に形成された導体パターン31、すなわち、電子部品3の端子形成面(図示下面)とは反対側に形成された導体パターン31により接続されている。また、絶縁層11上には導体パターン32が形成されており、これにより、電子部品3の端子3aとビア22の他端が接続されている。
さらに、電子部品3の端子3bは、絶縁層11上に形成された導体パターン33に接続されている。導体パターン33および導体パターン31は、絶縁層12を介して対向するように配置されており、これらからキャパシタC1が構成されている。またさらに、導体パターン33は、絶縁層11を貫通するように設けられたビア24を介して接地層34に接続されている。
ビア22は、導体パターン32を介して、絶縁層11を貫通するビア23に接続されている。ビア23の図示下端部は、絶縁層11の図示下部に形成された導体パターン35に接続されている。また、導体パターン35および接地層34は、対向するように配置されており、端部がそれぞれ導体パターン35及び接地層34に接続されるようにキャパシタC2が設けられている。
ここで、かかる構成を有する電子部品内蔵基板1を製造するための方法としては、特に制限されず、例えば絶縁層11,12,13がセラミックスからなる場合であれば、キャビティ及びビア用の孔が形成された誘電体セラミックグリーンシートに導体ペーストを塗布して電極、導体パターン及びビアを形成して焼成した後、そのキャビティ内に電子部品を実装し、別工程にて電極、導体パターン及びビアが形成されて焼成されたセラミック基板をそのキャビティを覆うように張り合わせ、最後に基板表面に他の電子部品を実装することにより製作することができる。あるいは、絶縁層11,12,13がフッ素樹脂やガラスエポキシ樹脂、ポリイミド樹脂のような樹脂からなる場合であれば、樹脂基板を用い、その表面に被着させた銅箔をエッチングして各電極パターンの形成を行い、ビア導体を形成して積層プレスすることによって製作してもよい。
また、絶縁層11,12,13には、アルミナセラミックス、ムライトセラミックスなどのセラミック材料やガラスセラミックスなどの無機系材料、あるいは四フッ化エチレン樹脂(ポリテトラフルオロエチレン:PTFE)、四フッ化エチレン−エチレン共重合樹脂(テトラフルオロエチレン−エチレン共重合樹脂:ETFE)、四フッ化エチレン−パーフルオロアルコキシエチレン共重合樹脂(テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合樹脂:PFA)などのフッ素樹脂やガラスエポキシ樹脂、ポリイミド等の樹脂系材料が用いられる。
また、導体パターンなどを構成する導体材料には、例えば、Cu層、Mo−Mnのメタライズ層上にNiメッキ層およびAuメッキ層を被着させたもの、Wのメタライズ層上にNiメッキ層およびAuメッキ層を被着させたもの、Cr−Cu合金層、Cr−Cu合金層上にNiメッキ層およびAuメッキ層を被着させたもの、Ta2N層上にNi−Cr合金層およびAuメッキ層を被着させたもの、Ti層上にPt層およびAuメッキ層を被着させたもの、またはNi−Cr合金層上にPt層およびAuメッキ層を被着させたものなどが用いられ、厚膜印刷法あるいは各種の薄膜形成方法やメッキ法などにより形成される。
図2に示すように、電子部品内蔵基板1におけるフィルタ回路部2は、直列接続されたインダクタL1およびインダクタL2と、インダクタL2の両端に接続された2つのキャパシタC1,C2とを有するローパスフィルタである。フィルタ回路部2の入力端(Vin)がビア21から構成されるインダクタL1の図示下端(図1)により構成され、フィルタ回路部2の出力端(Vout)が電子部品3の端子3aに接続される。キャパシタC1,C2のキャパシタンスおよびインダクタL1,L2のインダクタンスを調整することにより、所望のローパス特性を有するローパスフィルタ、例えば、電源からの高周波ノイズを除去して、所定の電源出力を電子部品3に供給するデカップリング回路などを得ることできる。
ここで、図3は、電子部品3、ビア21およびビア22の配置を幾何学的に示す模式平面図である。図3は、電子部品3をその端子形成面側から見た図である。図示の如く、電子部品内蔵基板1では、フィルタ回路部2の構成素子の一つであるビア21(インダクタL1)の少なくとも一部と、同ビア22(インダクタL2)の少なくとも一部が、電子部品3によって死角となるような位置に配置されている。
より詳細には、図3に示すように、ビア21は、ビア22に対して、電子部品3により影になる領域A(図中、斜線で示す領域)に配置されている。ここで、「影になる領域A」とは、平面視において、ビア22に外接し、かつ、電子部品3の外形に接する線B(図中、点線で示す直線)よりも内側(電子部品3側)の領域を示す。なお、ビア21の全体が、領域Aに配置されることが好ましいが、ビア21の一部が領域Aの外に位置していてもかまない。また、図3においては、ビア22を基準に説明したが、ビア21を基準にして領域Aを画定し、ビア22が上記と同様の配置関係、すなわち、ビア22の少なくも一部がその領域A内に存していてももちろんよい。さらに言えば、電子部品3が、ビア21,22間に介在するように配置されていると言い換えることもできる。
また、例えば、フィルタ回路部2がインダクタL1,L2の他に、インダクタL3,L4(図3参照)を含んでいる場合には、全てのインダクタL1,L2,L3,L4のそれぞれの少なくとも一部同士が、電子部品3によって互いに死角となるような位置に配置されていることが好ましい。
このような構成を有する電子部品内蔵基板1によれば、フィルタ回路部2の構成素子であるインダクタL1,L2を構成するビア21,22同士が、電子部品3によって死角となるような位置に配置されているので、例えばビア間の距離を増大させて互いの影響を排除するべく基板自体の寸法形状を増大させることなく、電子部品の大きさの分だけビア21,22同士を離間させることができるとともに、ビア21,22同士が電子部品3によって物理的かつ電磁的に遮蔽されるので、ビア21,22間に結合が生じてしまうことを有効に抑制することができる。これにより、所望の特性を有するフィルタ回路部2を備える電子部品内蔵基板を実現可能となる。
また、電子部品3が収容された絶縁層12は、通常、他の絶縁層11,13よりも厚くされており、そのような比較的厚い絶縁層12を貫通するビア21,22によってインダクタL1,L2が構成されるので、他の絶縁層11,13のみを用いてビア21,22を形成した場合に比してそれらのビア長を比較的長くすることができ、これにより、比較的大きなインダクタンスを得ることができる。さらに、比較的薄い複数の絶縁層を連通するようにビアを形成してビア長を長くする場合に比して、そのような場合に必要となるビア接続用のビアキャップ同士に容量性の結合を生じてしまうといった不都合がないので、フィルタ特性をより一層向上させることができる。
さらに、フィルタ回路部2の構成要素であるビア21,22同士を接続する導体パターン31を電子部品3の端子形成面とは反対側に設けることにより、導体パターン31と電子部品3の端子3a,3bとが近接したり直接的に対向配置されたりしないので、導体パターン31と電子部品3の内部回路とが、端子3a,3bを介して結合してしまうことを抑制でき、電子部品3の内部回路へのノイズ等の流入または伝達を有効に防止することができる。これにより、フィルタ特性が更に向上され、しかも電子部品3の機能動作を保護することができる。
(第2実施形態)
図4は、第2実施形態に係る電子部品内蔵基板の概略構成を示す断面図である。この第2実施形態にかかる電子部品内蔵基板1は、電子部品3の端子形成面(図示下面)とは反対側の面(図示上面)に金属層4が形成されていること以外は、第1実施形態に係る電子部品内蔵基板1と同様に構成されたものである。この金属層4の材料は特に限定されるものではない。
図4は、第2実施形態に係る電子部品内蔵基板の概略構成を示す断面図である。この第2実施形態にかかる電子部品内蔵基板1は、電子部品3の端子形成面(図示下面)とは反対側の面(図示上面)に金属層4が形成されていること以外は、第1実施形態に係る電子部品内蔵基板1と同様に構成されたものである。この金属層4の材料は特に限定されるものではない。
かかる構成の第2実施形態に係る電子部品内蔵基板1によれば、電子部品3の端子形成面とは反対側の面に金属層4が形成されているので、キャパシタC1の十分なキャパシタンスを得るために、電子部品3が収容された絶縁層12が他の絶縁層11、13に比して比較的誘電率の高い材料で形成されていたとしても、金属層4の遮蔽効果により、導体パターン31と電子部品3の内部回路との結合を確実に抑制することができる。
なお、上述したとおり、本発明は、上述した各実施形態に限定されるものではなく、その要旨を変更しない限度において様々な変形が可能である。例えば、フィルタ回路部2としてローパスフィルタに代えて、他の構成素子が組み合わされたローパスフィルタ、ハイパスフィルタ、バンドパスフィルタなどを採用してもよい。
また、フィルタ回路部2を構成するインダクタL1,L2に代えてまたは加えて、そのようなビア単体により形成されたインダクタ以外にも、ビアと導体パターンとから形成されたスパイラル状のパターン構造を有する積層型インダクタなどを含んでいてもよい。さらに、電子部品内蔵基板1は、電子部品3以外にも他の電子部品や回路を内蔵していてもよい。またさらに、絶縁層11,12,13の厚さを変えたり、これらに高誘電率材料を用いたり、磁性体を混ぜたりしてもよい。
以上説明した通り、本発明の電子部品内蔵基板によれば、電子部品が収容された樹脂層を貫通するように設けられた複数のビアの各々からフィルタ回路部のインダクタが構成され、それらのビアのそれぞれの少なくとも一部同士が、電子部品によって死角となるような状態で配置されており、これにより、ビア間に誘導性や容量性の結合が生起されることが抑止され、その結果、所望の優れたフィルタ特性を得ることができるので、電子部品およびフィルタ回路部を内蔵する電子部品内蔵基板、および、それらを備える携帯電話や移動体通信に用いられる電子機器、装置、システム、各種デバイス等、特に小型化及び高性能化が要求されるものに広くかつ有効に利用することができる。
1…電子部品内蔵基板、2…フィルタ回路部、3…電子部品、3a,3b…端子、4…金属層、10…基体、11,12,13…絶縁層、21,22,23,24…ビア、31…導体パターン、32,33,35…導体パターン、34…接地層、A…領域、C1,C2…キャパシタ、L1,L2,L3,L4…インダクタ。
Claims (3)
- 複数の絶縁層を含む積層体を有する基体と、
前記基体に内蔵された電子部品と、
前記電子部品の端子に接続されたフィルタ回路部と、
を備え、
前記フィルタ回路部は、
前記複数の絶縁層のうち前記電子部品が収容された絶縁層を貫通し、かつ、各々がインダクタを構成する複数のビアを有しており、前記複数のビアのうちの一方のビアの少なくとも一部と、前記複数のビアのうちの他方のビアの少なくとも一部が、前記電子部品によって死角となるような位置に配置されている、
電子部品内蔵基板。 - 前記フィルタ回路部は、前記一方のビアと前記他方のビアとを接続しかつ電子部品の端子形成面とは反対側に形成された導体パターンを有する、
請求項1記載の電子部品内蔵基板。 - 前記電子部品の端子形成面とは反対側の面に形成された金属層を備える、
請求項2記載の電子部品内蔵基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007214941A JP2009049241A (ja) | 2007-08-21 | 2007-08-21 | 電子部品内蔵基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007214941A JP2009049241A (ja) | 2007-08-21 | 2007-08-21 | 電子部品内蔵基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009049241A true JP2009049241A (ja) | 2009-03-05 |
Family
ID=40501183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007214941A Withdrawn JP2009049241A (ja) | 2007-08-21 | 2007-08-21 | 電子部品内蔵基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009049241A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011239162A (ja) * | 2010-05-10 | 2011-11-24 | Mitsumi Electric Co Ltd | 受信装置 |
JP2012109502A (ja) * | 2010-11-19 | 2012-06-07 | Toshiba Corp | 高周波回路 |
-
2007
- 2007-08-21 JP JP2007214941A patent/JP2009049241A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011239162A (ja) * | 2010-05-10 | 2011-11-24 | Mitsumi Electric Co Ltd | 受信装置 |
JP2012109502A (ja) * | 2010-11-19 | 2012-06-07 | Toshiba Corp | 高周波回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8174840B2 (en) | Multi-functional composite substrate structure | |
KR102004793B1 (ko) | 적층 전자부품 및 그 실장기판 | |
US7338892B2 (en) | Circuit carrier and manufacturing process thereof | |
JP2009094333A (ja) | キャパシタを内蔵したプリント配線板およびその製造方法 | |
JP2004522304A (ja) | プリント回路基板を形成する方法およびこの方法によって形成したプリント回路基板 | |
JP4840725B2 (ja) | 積層型バラン | |
JPWO2005067359A1 (ja) | セラミック多層基板 | |
JP5429376B2 (ja) | 積層型セラミック電子部品およびその製造方法 | |
US10930435B2 (en) | Multilayer element and LC filter | |
WO2008044483A1 (fr) | Élément électrique composite | |
JP5842859B2 (ja) | 多層配線基板およびこれを備えるモジュール | |
JP4693588B2 (ja) | バンドパスフィルタ | |
JP2009049241A (ja) | 電子部品内蔵基板 | |
TWI539653B (zh) | 雙工器 | |
JP4616016B2 (ja) | 回路配線基板の製造方法 | |
JP2001044074A (ja) | 積層セラミックコンデンサ | |
KR20080111952A (ko) | 캐패시터 내장형 다층 세라믹 기판 | |
CN106341945A (zh) | 一种柔性线路板及其制作方法 | |
KR100940529B1 (ko) | 수직한 방향으로 형성되는 인덕터 및 상기 인덕터를포함하는 전자 소자 | |
JP2009027044A (ja) | 積層コンデンサ及びコンデンサ内蔵配線基板 | |
JP2010016141A (ja) | 部品内蔵セラミックス基板およびその製造方法 | |
JP2006093996A (ja) | ダイプレクサ | |
JP2009049242A (ja) | 電子部品内蔵基板 | |
JP2004296927A (ja) | 電子部品収納用配線基板 | |
JP4667070B2 (ja) | 配線基板及び配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20101102 |