JP4693588B2

JP4693588B2 - バンドパスフィルタ

Info

Publication number: JP4693588B2
Application number: JP2005309487A
Authority: JP
Inventors: 哲也岡元
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2005-10-25
Filing date: 2005-10-25
Publication date: 2011-06-01
Anticipated expiration: 2025-10-25
Also published as: JP2007123994A

Description

本発明は、例えば携帯電話や無線ＬＡＮ等の無線通信機器、その他の各種通信機器等において使用されるバンドパスフィルタに関するものであり、特に、複数の誘電体層が積層されてなる積層基板を用いて形成された積層型のバンドパスフィルタ（以下、積層バンドパスフィルタと呼ぶ）に関するものである。

近年、携帯電話機等の移動体通信機器等に使用されるバンドパスフィルタは、移動体通信機器等の薄型化、小型化の要求に伴い、誘電体同軸型共振器を用いたフィルタから複数の誘電体層を積層した積層バンドパスフィルタへと進展してきている。

積層バンドパスフィルタは、誘電体層が積層された基板の内部に、インダクタおよびコンデンサにより構成される共振器が配設されて形成されている。

また、移動体通信機器で使用する周波数の多様化に伴い、容易に様々な周波数特性を得ることのできるフィルタの要求が高まってきている。

これらの要求に対して例えば特許文献１に示されるような構造のバンドパスフィルタが提案されている。特許文献１に示される構造のバンドパスフィルタによると、２つの共振回路（共振器）のホット側端子（入出力端子）同士の間に、ポール（減衰極）形成用インダクタとポール形成用コンデンサの一方が接続され、他方が２つの共振回路（共振器）のアース端子側同士の間に接続されているので、ポール（減衰極）形成用インダクタを通る周波数と、ポール（減衰極）形成用コンデンサを通る周波数とを逆位相にすることが可能となり、中心周波数の両側にポール（減衰極）を形成することが出来るというものである。
特開平３−２６５２０５号公報

近年、携帯電話やチューナー等の機器の小型化や高性能化に伴い、機器の内部に内蔵される部品としてのバンドパスフィルタにおいても、他のＩＣやコンデンサ等の部品と同様に、より小型で低価格なものが要求されている。また誘電体層が積層されてなる積層基板の内部にバンドパスフィルタを内蔵し、表面にＩＣやコンデンサ等の部品を実装することにより、より小型化した高周波モジュールという要求も増えてきている。

また、高周波モジュールを構成する積層基板の内部にバンドパスフィルタを内蔵しようとした場合には、バンドパスフィルタと上面に実装されるＩＣやコンデンサ等の部品やパターンとの干渉を防ぐ為に、バンドパスフィルタの上下面を、例えば対向する一対の接地電極を配設することによりシールドする必要がある。

しかしながら、特許文献１に示されたバンドパスフィルタにおいては、中心周波数の両側にポールを形成することが出来るものの、フィルタの上面側にシールド電極が設けられておらず、高周波モジュールのように基板の内部にバンドパスフィルタを内蔵しつつ上面にＩＣやコンデンサ等の部品を実装するような用途に用いた場合、バンドパスフィルタが上面のＩＣやコンデンサ等の部品やパターンの影響を受けフィルタ特性が悪化してしまう。

また、バンドパスフィルタと積層基板の上面に実装されるＩＣやコンデンサ等の部品やパターンとの干渉を防ぐ目的で、新たに積層基板の上面とバンドパスフィルとの間（例えばバンドパスフィルタの上端）にシールド電極を設けた場合、シールド電極（接地電極）と入出力のコンデンサ電極および２つの共振回路間に接続されているポール形成用コンデンサとの間に浮遊容量が発生する。浮遊容量が発生すると、信号が浮遊容量を通じて接地側に流れてしまうことにより通過帯域の挿入損失が劣化したり、浮遊容量により共振回路のＱ値が低下し減衰特性が劣化してしまう。この問題を解決するためには、浮遊容量を生じる、シールド電極と入出力のコンデンサ電極および２つの共振回路に接続されているポール形成用コンデンサ（コンデンサ電極を対向させることにより形成）との間を広げる手段が有効であるが、この場合、バンドパスフィルタ（積層バンドパスフィルタ）としての薄型化が困難となる。

また、２つの共振回路間に接続されているポール形成用コンデンサは、例えば特許文献１の図４や図１１に示されているＣ５のように、２つのコンデンサを直列に接続し形成しているため所望のポール形成用コンデンサの容量値を得るのに単独でコンデンサを形成する場合に比べ、それぞれのコンデンサ電極において２倍以上の大きさが必要となり、全体の形状が大きくなってしまう。

本発明は、上記従来の技術の問題点を解決するために案出されたものであり、その目的は、通過帯域の両側に減衰極を設けることが出来るとともに、高周波モジュールのように積層基板の内部にバンドパスフィルタを内蔵しつつ上面にＩＣやコンデンサ等の部品を実装するような用途に用いても通過帯域や減衰特性等の特性が劣化せず、かつ低背化が可能な積層バンドパスフィルタを提供することにある。

本発明のバンドパスフィルタは、入力端子に接続された第１の共振器と、出力端子に接続された第２の共振器と、前記第１の共振器および前記第２の共振器を接続する結合素子とからなるバンドパスフィルタであって、前記第１の共振器は、一方端が前記入力端子に接続され他方端が接地された第１のインダクタと、一方端が接地された第１の接地容量と、一方端が前記第１の接地容量の他方端と接続され他方端が前記入力端子に接続された第３のインダクタとを備え、前記第２の共振器は、一方端が前記出力端子に接続され他方端が接地された第２のインダクタと、一方端が接地された第２の接地容量と、一方端が前記第２の接地容量の他方端と接続され他方端が前記出力端子に接続された第４のインダクタとを備え、前記結合素子は、前記入力端子および前記出力端子の間を接続する第５のインダクタと、前記第１の接地容量と前記第３のインダクタとの接続点および前記第２の接地容量と前記第４のインダクタの接続点を接続する結合容量とを備えるバンドパスフィルタにおいて、複数の誘電体層が積層されてなり、上下端に一対の接地電極が対向して形成されている積層基板と、前記誘電体層の層間に形成されて前記第１乃至第５のインダクタを生じる第１乃至第５のインダクタ線路と、前記誘電体層の層間に前記各接地電極とそれぞれ前記誘電体層を挟んで対向して形成され、前記各接地電極との間に前記第１の接地容量および前記第２の接地容量を生じる第１の接地容量電極および第２の接地容量電極と、該第１の接地容量電極および第２の接地容量電極にそれぞれ前記誘電体層を挟んで対向して形成され、前記結合容量を生じる一対の結合容量電極とを備えることを特徴とするものである。

また、本発明のバンドパスフィルタは、好ましくは上記構成において、前記第１乃至第５のインダクタ線路は前記第１の接地容量電極および前記第２の接地容量電極の間に位置する前記誘電体層間に形成されていることを特徴とするものである。

また、本発明のバンドパスフィルタは、好ましくは上記構成において、前記一対の結合容量電極は、平面透視して前記第１の接地容量電極の外周および前記第２の接地容量電極の外周よりも内側に形成されていることを特徴とするものである。

本発明のバンドパスフィルタは、入力端子に接続された第１の共振器と、出力端子に接続された第２の共振器と、前記第１の共振器および前記第２の共振器を接続する結合素子とからなるバンドパスフィルタであって、前記第１の共振器は、一方端が前記入力端子に接続され他方端が接地された第１のインダクタと、一方端が接地された第１の接地容量と、一方端が前記第１の接地容量の他方端と接続され他方端が前記入力端子に接続された第３のインダクタとを備え、前記第２の共振器は、一方端が前記出力端子に接続され他方端が接地された第２のインダクタと、一方端が接地された第２の接地容量と、一方端が前記第２の接地容量の他方端と接続され他方端が前記出力端子に接続された第４のインダクタとを備え、前記結合素子は、前記入力端子および前記出力端子の間を接続する第５のインダクタと、前記第１の接地容量と前記第３のインダクタとの接続点および前記第２の接地容量と前記第４のインダクタの接続点を接続する結合容量とを備えることから、入力および出力端子の間は、第５のインダクタと結合容量からなる並列共振回路にて接続される。そのため、この並列共振回路の並列共振周波数すなわち通過帯域の低域側の周波数にて入力および出力端子の間のインピーダンスがほぼ無限大（＝オープン状態）となり減衰極が発現する。また、第１および第２の共振器が、一方端が接地された第１および第２の接地容量と、第３および第４のインダクタとからなる直列共振回路を含む構成であるため、この直列共振回路の直列共振周波数すなわち通過帯域より高域側の周波数にて一対の共振器のインピーダンスがゼロ（ショート状態）となり、入力された信号は接地側に流れ、出力される信号が減少し減衰極が発現する。よって、通過帯域の両側に減衰極を設けることが可能となる。

また、結合容量は、第１の接地容量と第３のインダクタとの接続点および第２の接地容量と第４のインダクタの接続点を接続するので、結合容量を生じさせる容量電極と、接地容量を生じさせる容量電極とを兼用させることができる。そのため、所望の結合容量および接地容量を生じさせるための容量電極の数を抑えることができる。また、接地容量を形成する容量電極は、その一方の電極を接地電極とすることにより、例えば積層基板の上下端に接地電極を設けることもできるので、積層基板の内外の間の電磁的なシールドを良好とすることともに、新たに接地電極を設ける必要がなくなる。このような理由によりバンドパスフィルタを、例えば積層基板に形成するときの薄型化を容易とすることができる。この場合、各接地電極は、それぞれ、接地容量を形成する電極と対向するように配設されるので、結合容量（ポール形成用容量）との間に浮遊容量を生じることはなく、浮遊容量に起因する、通過帯域の挿入損失の劣化や共振回路のＱ値の低下等の特性の劣化は効果的に防止することができる。そのため、浮遊容量を防止する手段を講じる必要はなく、薄型化や特性の確保等に有利である。

また、第１の共振器と第２の共振器との結合を磁気結合でなく、第５のインダクタで結合したことにより、磁気結合により生じるインダクタで結合した場合に比べ他の素子からの影響を受けにくいものとなり、特性を安定化することができる。

したがって、本発明のバンドパスフィルタによれば、通過帯域および減衰特性等の特性に優れるとともに、低背化や高周波モジュールの形成等が容易なバンドパスフィルタを提供することができる。

また、本発明のバンドパスフィルタは、複数の誘電体層が積層されてなり、上下端に一対の接地電極が対向して形成されている積層基板と、前記誘電体層の層間に形成されて前記第１乃至第５のインダクタを生じる第１乃至第５のインダクタ線路と、前記誘電体層の層間に前記各接地電極とそれぞれ前記誘電体層を挟んで対向して形成され、前記各接地電極との間に前記第１の接地容量および前記第２の接地容量を生じる第１の接地容量電極および第２の接地容量電極と、該第１の接地容量電極および第２の接地容量電極にそれぞれ前記誘電体層を挟んで対向して形成され、前記結合容量を生じる一対の結合容量電極とを
備えることから、上記構成のバンドパスフィルタを積層基板中に形成しているので、通過帯域の両側に減衰極を設けることが可能なバンドパスフィルタ（積層バンドパスフィルタ）を提供することができる。

また、積層基板の上下端に設けられた一対の接地電極のシールド効果により、積層基板の内部に形成されるインダクタ線路や接地容量電極、結合容量電極は、外部との間で有効に電磁的にシールドされる。そのため、積層基板の上下端の外面に、ＩＣやコンデンサ等の部品が搭載されたとしても、その部品と、積層基板の内部に形成されるバンドパスフィルタとの間で電磁的な干渉が生じることは抑制される。したがって、高周波モジュールのように積層基板の内部にバンドパスフィルタを内蔵しつつ上面にＩＣやコンデンサ等の部品を実装するような用途に用いても通過帯域や減衰特性等の特性が劣化することは効果的に防止される。

結合容量電極と接地容量電極と接地電極とが、それぞれ間に誘電体層を挟んで配置された構造とすることにより、結合容量および接地容量を効果的に生じさせることができるので余分に誘電体層を積層する必要がなく、バンドパスフィルタの薄型化が容易となる。

また、各接地電極は、それぞれ、接地容量電極と誘電体層を間に挟んで対向して形成されるので、結合容量電極との間に浮遊容量を生じることはなく、浮遊容量に起因する、通過帯域の挿入損失の劣化や共振回路のＱ値の低下等の特性の劣化は効果的に防止することができる。そのため、浮遊容量を防止する手段を講じる必要はなく、薄型化や特性の確保等に有利である。

したがって、通過帯域および減衰特性等の特性に優れるとともに、低背化や高周波モジュールの形成等が容易な積層バンドパスフィルタを提供することができる。

また、本発明のバンドパスフィルタは、好ましくは、第１乃至第５のインダクタ線路は第１および第２の接地容量電極の間に位置する誘電体層間に形成されていることから、全部のインダクタ線路について、少なくとも誘電体層の厚さの分だけ第１乃至第５のインダクタと一対の接地電極、一対の接地容量電極との距離を離すことができる。そのため、第１乃至第５のインダクタ線路と一対の接地電極および第１および第２の接地容量電極との距離が離れることとなり、第１乃至第５のインダクタンス線路自体のＱ値が大きくなる。したがって、より一層通過帯域の損失が少なくかつ優れた減衰特性をもつフィルタ特性が得られるものとなる。

また、本発明のバンドパスフィルタは、好ましくは、一対の結合容量電極は、平面透視して第１の接地容量電極の外周および第２の接地容量電極の外周よりも内側に形成されていることから、一対の結合容量電極と一対の接地電極との間に生じる不要な接地容量（浮遊容量）を抑制することができる。すなわち、結合容量電極と接地電極との間に、第１または第２の接地容量電極が、平面透視して結合容量電極を完全に覆うように介在するため、結合容量電極と接地電極との間に不要な静電容量が生じるのを第１または第２の接地容量電極によって有効に防止することができる。そのため、信号が結合容量電極より接地側に漏れる量を減らせ挿入損失をさらに確実に少なくすることができる。また、同じ理由により一対の結合容量電極と一対の接地電極との距離を近づけることが可能となり薄型化することができる。

本発明のバンドパスフィルタについて図面を用いて以下に説明する。なお、以下の実施の形態は、Ｂｌｕｅｔｏｏｔｈ（登録商標）用途として、通過帯域を２．４ＧＨｚから２．５ＧＨｚ付近とし、通過帯域より低域側の減衰極を２．０ＧＨｚ付近とし、通過帯域より高域側の減衰極を５．１ＧＨｚ付近として設計したものである。

図１は本発明におけるバンドパスフィルタについて実施の形態の一例を示す等価回路図である。図１において、１は入力端子、２は出力端子、３は第１のインダクタ、４は第１の接地容量、５は第３のインダクタ、６は第２のインダクタ、７は第２の接地容量、８は第４のインダクタ、９は第５のインダクタ、１０は結合容量である。第１の共振器は第１のインダクタ３と第１の接地容量４と第３のインダクタ５より形成され、第２の共振器は第２のインダクタ６と第２の接地容量７と、第４のインダクタ８より形成されている。ここで、入力端子１および出力端子２の間は、第５のインダクタ９と結合容量１０からなる並列共振回路にて接続される。この並列共振回路を構成する第５のインダクタ９と結合容量１０の値は、２．０ＧＨｚ付近において並列共振によりインピーダンスがほぼ無限大となるように設定されているため、入力端子１および出力端子２の間のインピーダンスが、２．０ＧＨｚ付近の周波数においてほぼ無限大（＝オープン状態）となるために２．０ＧＨｚ付近に減衰極が発現する。また、第１の共振器は、第１の接地容量４と第３のインダクタ５からなる直列共振回路、第２の共振器は、第２の接地容量７と第４のインダクタ８からなる直列共振回路を含む構成となっている。この２つの直列共振回路を構成する、第１の接地容量４と第３のインダクタ５と、第２の接地容量７と第４のインダクタ８の値は、５．１ＧＨｚ付近において直列共振によりインピーダンスがほぼゼロ（ショート状態）となるような値に設定されているため、入力端子１から入力された信号は接地側に流れるため、出力端子２に出力される信号が減少し５．１ＧＨｚ付近に減衰極が発現する。よって、通過帯域の両側に減衰極を設けることが可能となる。

また、結合容量１０は、第１の接地容量４と第３のインダクタ５との接続点および第２の接地容量７と第４のインダクタ８の接続点を接続するので、結合容量１０を生じさせる容量電極と、第１および第２の接地容量４、７を生じさせる容量電極とを兼用させることができる。

そのため、所望の結合容量１０および第１および第２の接地容量４、７を生じさせるための容量電極の数を抑えることができる。また、第１および第２の接地容量４、７を形成する容量電極は、その一方の電極を接地電極とすることにより、例えば積層基板の上下端に接地電極を設けることもできるので、積層基板の内外の間の電磁的なシールドを良好とすることともに、新たに接地電極を設ける必要がなくなる。このような理由によりバンドパスフィルタを、例えば積層基板に形成するときの薄型化を容易とすることができる。この場合、各接地電極は、それぞれ、第１および第２の接地容量４、７を形成する電極と対向するように配設されるので、結合容量１０（ポール形成用容量）との間に浮遊容量を生じることはなく、浮遊容量に起因する、通過帯域の挿入損失の劣化や共振回路のＱ値の低下等の特性の劣化は効果的に防止することができる。そのため、浮遊容量を防止する手段を講じる必要はなく、薄型化や特性の確保等に有利である。

また、第１の共振器と第２の共振器との結合を磁気結合でなく、第５のインダクタ９で結合したことにより、磁気結合により生じるインダクタで結合した場合に比べ他の素子からの影響を受けにくいものとなり、特性を安定化することができる。

図２は本発明のバンドパスフィルタの実施の形態、特に積層バンドパスフィルタとして実施した場合の形態の一例を示す分解斜視図である。図２において、１は入力端子、２は出力端子、１１は複数の誘電体層、１２は一対の接地電極、１３は第１のインダクタ３を生じる第１のインダクタ線路、１４は第３のインダクタ５を生じる第３のインダクタ線路、１５は第２のインダクタ６を生じる第２のインダクタ線路、１６は第４のインダクタ８を生じる第４のインダクタ線路、１７は第５のインダクタ９を生じる第５のインダクタ線路、１８は第１の接地容量電極、１９は第２の接地容量電極、２０は一対の結合容量電極である。

第１の接地容量４は、第１の接地容量電極１８と下端側の接地電極１２とが対向することにより生じる接地容量であり、第２の接地容量７は、第２の接地容量電極１９と上端側の接地電極１２とが対向することにより生じる接地容量であり、結合容量１０は、第１および第２の接地容量電極１８、１９が、一対の結合容量電極２０と対向することにより生じる容量の合計となる。このことから図１の構成のバンドパスフィルタを積層基板中に形成することができるので、通過帯域の両側に減衰極を設けることが可能なバンドパスフィルタ（積層バンドパスフィルタ）を提供することができる。

また、積層基板の上下端に設けられた一対の接地電極１２のシールド効果により、積層基板の内部に形成される第１乃至第５のインダクタ線路１３〜１７や第１および第２の接地容量電極１８、１９、一対の結合容量電極２０は、外部との間で有効に電磁的にシールドされる。そのため、積層基板の上下端の外面に、ＩＣやコンデンサ等の部品が搭載されたとしても、その部品と、積層基板の内部に形成されるバンドパスフィルタとの間で電磁的な干渉が生じることは抑制される。したがって、高周波モジュールのように積層基板の内部にバンドパスフィルタを内蔵しつつ上面にＩＣやコンデンサ等の部品を実装するような用途に用いても通過帯域や減衰特性等の特性が劣化することは効果的に防止される。

このようなシールド効果を得る上で、一対の接地電極１２は、平面透視で前記第１乃至第５のインダクタ線路１３〜１７や、第１および第２の接地容量電極１８、１９、一対の結合容量電極２０を内側に含む領域に、全面に（いわゆるベタパターン状に）設けられることが好ましい。

一対の結合容量電極２０と、第１および第２の接地容量電極１８、１９と、一対の接地電極１２とが、それぞれ間に誘電体層１１を挟んで配置された構造とすることにより、結合容量１０および第１および第２の接地容量４、７を効果的に生じさせることができるので余分に誘電体層を積層する必要がなく、バンドパスフィルタの薄型化が容易となる。

また、一対の接地電極１２は、それぞれ、第１および第２の接地容量電極１８、１９と誘電体層１１を間に挟んで対向して形成されるので、一対の結合容量電極２０との間に浮遊容量を生じることはなく、浮遊容量に起因する、通過帯域の挿入損失の劣化や共振回路のＱ値の低下等の特性の劣化は効果的に防止することができる。そのため、浮遊容量を防止する手段を講じる必要はなく、薄型化や特性の確保等に有利である。

なお、入力端子１および出力端子２は、本実施形態では、第１および第３のインダクタ線路１３、１４の接続点と、第２および第４のインダクタ線路１５、１６の接続点とに配置されており、第１乃至第５のインダクタ線路１３〜１７と同じ層間に配置されているが、他の層間に設けても構わない。

また、本実施形態においては、第１および第２のインダクタ線路１３、１５と一対の接地電極１２との接続、第３のインダクタ１４と第１の接地容量電極１８と一対の接地容量２０との接続、第４のインダクタ１６と第２の接地容量電極１９と一対の接地容量２０との接続は、貫通導体（ビア導体）をもちいて行われている。また、第１乃至第５のインダクタ線路１３〜１７は、本実施形態において、一つの層間に、互いに端部同士が直接接することにより電気的に接続されて形成されているが、例えば第１乃至第５のインダクタ線路１３〜１７を異なる層間に形成し、電気的な接続を、例えば、複数の誘電体層１１を厚み方向に貫通する貫通導体（ビア導体）（図示せず）を介して行ってもよい。

また、本発明のバンドパスフィルタは、好ましくは、第１乃至第５のインダクタ線路１３〜１７は第１および第２の接地容量電極１８、１９の間に位置する誘電体層間に形成されていることから、第１乃至第５のインダクタ線路１３〜１７について、少なくとも誘電体層１１の厚さの分だけ第１乃至第５のインダクタ線路１３〜１７と一対の接地電極１２、第１および第２の接地容量電極１８、１９との距離を離すことができる。そのため、第１乃至第５のインダクタ線路１３〜１７と一対の接地電極１２、および、第１および第２の接地容量電極１８、１９との距離が離れることとなり、第１乃至第５のインダクタンス線路１３〜１７自体のＱ値が大きくなる。したがって、より一層通過帯域の損失が少なくかつ優れた減衰特性をもつフィルタ特性が得られるものとなる。

また、本発明のバンドパスフィルタは、好ましくは、一対の結合容量電極２０は、第１の接地容量電極１８および第２の接地容量電極１９の間に位置する誘電体層１１間に形成されているのがよい。これにより、結合容量電極２０と接地電極１２との間に第１または第２の接地容量電極１８、１９が介在することとなり、結合容量電極２０と接地電極１２との間に不要な接地容量（浮遊容量）が生じるのを抑制することができる。

より好ましくは、一対の結合容量電極２０は、平面透視して第１の接地容量電極１８の外周および第２の接地容量電極１９の外周よりも内側に形成されているのがよい。これにより、一対の結合容量電極２０と一対の接地電極１２との間に生じる不要な接地容量（浮遊容量）をより有効に抑制することができる。すなわち、結合容量電極２０と接地電極１２との間に、第１または第２の接地容量電極１８、１９が、平面透視して結合容量電極２０を完全に覆うように介在するため、結合容量電極２０と接地電極１２との間、さらには結合容量電極２０の端部と接地電極１２との間に不要な静電容量が生じるのを第１または第２の接地容量電極１８、１９によってより有効に防止することができる。そのため、信号が一対の結合容量電極２０より一対の接地電極１２側に漏れる量を減らせ挿入損失をさらに確実に少なくすることができる。また、同じ理由により一対の結合容量電極２０と一対の接地電極１２との距離を近づけることが可能となり薄型化することができる。ここで、高周波モジュールのように積層基板の内部にバンドパスフィルタを内蔵しつつ上面にＩＣやコンデンサ等の部品を実装するような用途に用いても、複数の誘電体層１１の上下端に設けられた一対の接地電極１２のシールド効果により、バンドパスフィルタと上面に実装されるＩＣやコンデンサ等の部品やパターンとの干渉が防げるため、通過帯域や減衰特性が劣化したりせず所望のフィルタ特性が得られるものとなる。

第１乃至第５のインダクタ線路１３〜１７は、第１の接地容量電極１８と第２の接地容量電極１９の間に形成されていることから、第１乃至第５のインダクタ線路１３〜１７と、第１および第２の接地容量電極１８、１９および一対の接地電極１２との距離を離すことができるため、第１乃至第５のインダクタ線路１３〜１７のＱ値を大きくすることができ、通過帯域の損失が少なくかつ優れた減衰特性をもつフィルタ特性が得ることができる。

また、結合容量１０は、第１の接地容量電極１８および第２の接地容量電極１９と、一対の結合容量電極２０と対向することにより生じる容量の合計となることから、一対の結合容量電極２０おのおのの面積を小さくすることができるため、一対の結合容量電極２０を、平面透視して第１の接地容量電極１８の外周および第２の接地容量電極１９の外周よりも内側に形成することが容易となる。

なお、本発明のバンドパスフィルタは、例えば複数の誘電体層１１がセラミックスから成る場合、焼成後に各誘電体層となるセラミックグリーンシート（以下、グリーンシートともいう）に所定の孔開け加工を施すとともに、各電極のパターン形状および貫通導体となる貫通孔やグリーンシートに導体ペーストを塗布し、これらを積層して焼成することによって製作される。あるいは、誘電体層がフッ素樹脂やガラスエポキシ樹脂、ポリイミド樹脂のような樹脂から成る場合、樹脂基板を用い、その表面に被着させた銅箔をエッチングして各電極パターンの形成を行ない、層間接続用のビアを形成して積層プレスすることによって製作される。ビアは、例えば、後述するような導体層と同様の金属材料を、あらかじめ誘電体層に設けておいた貫通孔内に充填することにより形成、ビアの数形状や径は適宜設定される。

複数の誘電体層１１を始めとする誘電体層には、アルミナセラミックス、ムライトセラミックス等のセラミックス材料やガラスセラミックス等の無機系材料、または四フッ化エチレン樹脂（ポリテトラフルオロエチレン；ＰＴＦＥ）、四フッ化エチレン−エチレン共重合樹脂（テトラフルオロエチレン−エチレン共重合樹脂；ＥＴＦＥ）、四フッ化エチレン−パーフルオロアルコキシエチレン共重合樹脂（テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合樹脂；ＰＦＡ）等のフッ素樹脂やガラスエポキシ樹脂、ポリイミド等の樹脂系材料等が用いられる。

入力端子１、出力端子２、一対の接地電極１２、第１乃至第５のインダクタ線路１３〜１７、第１および第２の接地容量電極１８、１９、一対の結合容量電極２０には、高周波信号伝送用の金属材料から成る導体層が用いられる。例えば、Ｃｕ層、Ｍｏ−Ｍｎのメタライズ層上にＮｉメッキ層およびＡｕメッキ層を被着させたもの、Ｗのメタライズ層上にＮｉメッキ層およびＡｕメッキ層を被着させたもの、Ｃｒ−Ｃｕ合金層、Ｃｒ−Ｃｕ合金層上にＮｉメッキ層およびＡｕメッキ層を被着させたもの、Ｔａ_２Ｎ層上にＮｉ−Ｃｒ合金層およびＡｕメッキ層を被着させたもの、Ｔｉ層上にＰｔ層およびＡｕメッキ層を被着させたもの、またはＮｉ−Ｃｒ合金層上にＰｔ層およびＡｕメッキ層を被着させたもの等が用いられ、厚膜印刷法あるいは各種の薄膜形成方法やメッキ法等により形成される。その厚みや幅は、伝送される高周波信号の周波数や用途等に応じて設定される。

なお、本発明のバンドパスフィルタ（積層バンドパスフィルタ）において、複数の誘電体層１１を始めとする誘電体層には、アルミナセラミックス、ムライトセラミックス等のセラミックス材料やガラスセラミックス等の無機系材料、または四フッ化エチレン樹脂（ポリテトラフルオロエチレン；ＰＴＦＥ）、四フッ化エチレン−エチレン共重合樹脂（テトラフルオロエチレン−エチレン共重合樹脂；ＥＴＦＥ）、四フッ化エチレン−パーフルオロアルコキシエチレン共重合樹脂（テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合樹脂；ＰＦＡ）等のフッ素樹脂やガラスエポキシ樹脂、ポリイミド等の樹脂系材料等が用いられる。

例えば、複数の誘電体層１１がセラミックスから成る場合、焼成後に各誘電体層となるセラミックグリーンシート（以下、グリーンシートともいう）に切断加工や孔開け加工を施して、所定の寸法、形状に加工するとともに、これらを積層して焼成することによって製作される。あるいは、誘電体層がフッ素樹脂やガラスエポキシ樹脂、ポリイミド樹脂のような樹脂系材料から成る場合、樹脂基板を、層間絶縁樹脂等を介して積層し、積層プレスすることによって製作される。

また、入力端子１、出力端子２、一対の接地電極１２、第１乃至第５のインダクタ線路１３〜１７、第１および第２の接地容量電極１８、１９、一対の結合容量電極２０には、高周波信号伝送用の金属材料から成る導体層が用いられる。例えば、Ｃｕ層、Ｍｏ−Ｍｎのメタライズ層上にＮｉメッキ層およびＡｕメッキ層を被着させたもの、Ｗのメタライズ層上にＮｉメッキ層およびＡｕメッキ層を被着させたもの、Ｃｒ−Ｃｕ合金層、Ｃｒ−Ｃｕ合金層上にＮｉメッキ層およびＡｕメッキ層を被着させたもの、Ｔａ_２Ｎ層上にＮｉ−Ｃｒ合金層およびＡｕメッキ層を被着させたもの、Ｔｉ層上にＰｔ層およびＡｕメッキ層を被着させたもの、またはＮｉ−Ｃｒ合金層上にＰｔ層およびＡｕメッキ層を被着させたもの等が用いられ、厚膜印刷法あるいは各種の薄膜形成方法やメッキ法等により形成される。その厚みや幅は、伝送される高周波信号の周波数や用途等に応じて設定される。

例えば、Ｃｕのメタライズ層は、Ｃｕ粉末に有機溶剤、バインダを添加混練して作製した金属ペーストを、誘電体層１１となるグリーンシートの表面に、スクリーン印刷法等の印刷法で、所定パターンに印刷することにより形成することができる。

入力端子１、出力端子２、一対の接地電極１２、第１乃至第５のインダクタ線路１３〜１７、第１および第２の接地容量電極１８、１９、一対の結合容量電極２０は、生産性や電気的な特性の設計等を考慮すれば、露出表面に被着されるメッキ層を除いて、同じ材料で形成されることが好ましい。

また、Ｃｕメタライズ層上のＮｉメッキ層やＡｕメッキ層は、Ｃｕメタライズ層を、ＮｉやＡｕの電解メッキ液中に浸漬しながらメッキ用の電流を各Ｃｕメタライズ層の露出部分に供給することにより形成される。

また、複数の誘電体層１１が樹脂系材料の場合、樹脂基板を用い、その表面に被着させた銅箔をエッチングして各電極パターンの形成を行ない、層間接続用のビアを形成して積層プレスすることによって製作される。

ビア導体は、例えば、複数の誘電体層１１にあらかじめ形成された貫通孔（ビア）内に、上記入力端子１、出力端子２、一対の接地電極１２、第１乃至第５のインダクタ線路１３〜１７、第１および第２の接地容量電極１８、１９、一対の結合容量電極２０等を形成するのと同様の導体材料を充填することにより形成されている。

貫通孔は、例えば、複数の誘電体層１１となるグリーンシートに上記孔開け加工を施すことにより形成される。

このグリーンシートのビア内に、真空吸引を併用してスクリーン印刷を行なう手法によりＣｕの金属ペーストを充填することにより、各ビア導体が形成される。

また、樹脂系材料の場合であれば、ビア導体は、例えば、各容量電極やインダクタ線路を形成する導体層と同様の金属材料を、あらかじめエッチング等の手段で誘電体層に設けておいた貫通孔内にめっき法等の手段で充填することにより形成、
なお、ビア導体の数や形状、径は適宜設定される。

図３は、図１および図２の本発明のバンドパスフィルタの周波数特性を示すグラフである。図３においては、横軸は周波数（単位：ＧＨｚ）を、縦軸はバンドパスフィルタの信号通過量Ｓ２１（単位：ｄＢ）を表わす。

図３に示すように、本発明のバンドパスフィルタでは、通過帯域の両側の２．０ＧＨｚ付近と５．１ＧＨｚ付近に減衰極が発現していることがわかる。

なお、本発明は以上の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を加えることは何ら差し支えない。例えば、第１乃至第５のインダクタ線路１３〜１７を複数の層を使って形成したり、複数の誘電体層１０を部分的に高誘電率材料や磁性体などを用いることによって、より小型化することが可能となる。

本発明のバンドパスフィルタについて実施の形態を示す等価回路図である。本発明のバンドパスフィルタについて実施の形態を示す分解斜視図である。本発明のバンドパスフィルタついて実施のシミュレーション結果を示すグラフである。

符号の説明

１・・・入力端子
２・・・出力端子
３・・・第１のインダクタ
４・・・第１の接地容量
５・・・第３のインダクタ
６・・・第２のインダクタ
７・・・第２の接地容量
８・・・第４のインダクタ
９・・・第５のインダクタ
１０・・・結合容量
１１・・・複数の誘電体層
１２・・・一対の接地電極
１３・・・第１のインダクタ線路
１４・・・第３のインダクタ線路
１５・・・第２のインダクタ線路
１６・・・第４のインダクタ線路
１７・・・第５のインダクタ線路
１８・・・第１の接地容量電極
１９・・・第２の接地容量電極
２０・・・一対の結合容量電極

Claims

入力端子に接続された第１の共振器と、出力端子に接続された第２の共振器と、前記第１の共振器および前記第２の共振器を接続する結合素子とからなるバンドパスフィルタであって、前記第１の共振器は、一方端が前記入力端子に接続され他方端が接地された第１のインダクタと、一方端が接地された第１の接地容量と、一方端が前記第１の接地容量の他方端と接続され他方端が前記入力端子に接続された第３のインダクタとを備え、前記第２の共振器は、一方端が前記出力端子に接続され他方端が接地された第２のインダクタと、一方端が接地された第２の接地容量と、一方端が第２の接地容量の他方端と接続され他方端が前記出力端子に接続された第４のインダクタとを備え、前記結合素子は、前記入力端子および前記出力端子の間を接続する第５のインダクタと、前記第１の接地容量と前記第３のインダクタとの接続点および前記第２の接地容量と前記第４のインダクタの接続点を接続する結合容量とを備えるバンドパスフィルタにおいて、複数の誘電体層が積層されてなり、上下端に一対の接地電極が対向して形成されている積層基板と、前記誘電体層の層間に形成されて前記第１乃至第５のインダクタを生じる第１乃至第５のインダクタ線路と、前記誘電体層の層間に前記各接地電極とそれぞれ前記誘電体層を挟んで対向して形成され、前記各接地電極との間に前記第１の接地容量および前記第２の接地容量を生じる第１の接地容量電極および第２の接地容量電極と、該第１の接地容量電極および第２の接地容量電極にそれぞれ前記誘電体層を挟んで対向して形成され、前記結合容量を生じる一対の結合容量電極とを備えることを特徴とするバンドパスフィルタ。
前記第１乃至第５のインダクタ線路は前記第１の接地容量電極および前記第２の接地容量電極の間に位置する前記誘電体層間に形成されていることを特徴とする請求項１記載のバンドパスフィルタ。
前記一対の結合容量電極は、平面透視して前記第１の接地容量電極の外周および前記第２の接地容量電極の外周よりも内側に形成されていることを特徴とする請求項１または請求項２記載のバンドパスフィルタ。