JP2002100948A - 誘電体フィルタ - Google Patents
誘電体フィルタInfo
- Publication number
- JP2002100948A JP2002100948A JP2000290930A JP2000290930A JP2002100948A JP 2002100948 A JP2002100948 A JP 2002100948A JP 2000290930 A JP2000290930 A JP 2000290930A JP 2000290930 A JP2000290930 A JP 2000290930A JP 2002100948 A JP2002100948 A JP 2002100948A
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- inductor
- filter
- dielectric filter
- resonators
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 導体パターンで形成されたインダクタンスに
よるフィルタ回路の形成で共振器を有し、チップインダ
クタ等の搭載を必要としないようにする。 【解決手段】 誘電体にインダクタＢを有する複数の共
振器３４、３５をインダクタ導体パターン２６〜２９で
形成し、複数の共振器３４、３５の結合を複数のインダ
クタ導体パターン２６〜２９を接合して形成する誘電体
フィルタ１０において、インダクタ導体パターン２６〜
２９の入出力側と反対側の複数のインダクタ導体パター
ン２６〜２９を接合導体パターン３２で接合し、しかも
接地するグランド用電極端子２０、２１と接続された繋
ぎ導体パターン３３を接合導体パターン３２と接続する
ことで急峻なフィルタ特性を発現させる。
よるフィルタ回路の形成で共振器を有し、チップインダ
クタ等の搭載を必要としないようにする。 【解決手段】 誘電体にインダクタＢを有する複数の共
振器３４、３５をインダクタ導体パターン２６〜２９で
形成し、複数の共振器３４、３５の結合を複数のインダ
クタ導体パターン２６〜２９を接合して形成する誘電体
フィルタ１０において、インダクタ導体パターン２６〜
２９の入出力側と反対側の複数のインダクタ導体パター
ン２６〜２９を接合導体パターン３２で接合し、しかも
接地するグランド用電極端子２０、２１と接続された繋
ぎ導体パターン３３を接合導体パターン３２と接続する
ことで急峻なフィルタ特性を発現させる。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、無線通信
情報機器や計測器等に用いられ、所定範囲の無線周波数
信号を選択的に通過させたり、減衰させたりするための
誘電体フィルタに関する。
情報機器や計測器等に用いられ、所定範囲の無線周波数
信号を選択的に通過させたり、減衰させたりするための
誘電体フィルタに関する。
【０００２】
【従来の技術】従来より、マイクロ波帯のフィルタとし
て用いられる表面実装タイプの誘電体フィルタでは、ブ
ロック状の誘電体に集中定数素子による等価回路で表さ
れたフィルタ回路を導体パターンによって形成してい
る。このフィルタ回路を構成する場合、所望の周波数で
共振する共振器を用いるが、要求されるフィルタ特性に
よっては共振器を２個以上用いて、より急峻なフィルタ
特性を発現させる必要がある。複数の共振器でフィルタ
を構成する場合、共振器間を結合させる必要があり、Ｌ
（インダクタンス）結合とＣ（キャパシタンス）結合が
ある。図７の等価回路に示すように、それぞれインダク
タ５１とキャパシタ５２、インダクタ５１ａとキャパシ
タ５２ａで構成された共振器においてＬ結合の場合は、
インダクタ５１とインダクタ５１ａ間の相互インダクタ
ンス５３によって結合を行なうのが一般的である。
て用いられる表面実装タイプの誘電体フィルタでは、ブ
ロック状の誘電体に集中定数素子による等価回路で表さ
れたフィルタ回路を導体パターンによって形成してい
る。このフィルタ回路を構成する場合、所望の周波数で
共振する共振器を用いるが、要求されるフィルタ特性に
よっては共振器を２個以上用いて、より急峻なフィルタ
特性を発現させる必要がある。複数の共振器でフィルタ
を構成する場合、共振器間を結合させる必要があり、Ｌ
（インダクタンス）結合とＣ（キャパシタンス）結合が
ある。図７の等価回路に示すように、それぞれインダク
タ５１とキャパシタ５２、インダクタ５１ａとキャパシ
タ５２ａで構成された共振器においてＬ結合の場合は、
インダクタ５１とインダクタ５１ａ間の相互インダクタ
ンス５３によって結合を行なうのが一般的である。
【０００３】共振器中のインダクタを誘電体に導体パタ
ーンで形成する場合、図８の等価回路に示すように、各
々の導体パターンによるインダクタ５４、５４ａを接近
させることで相互インダクタンス５３を得ることができ
る。しかしながら、所望の相互インダクタンス値を大き
くしたい場合、導体パターン間のギャップを小さくする
のには設計ルールの上で限界があるため、必要な相互イ
ンダクタンス５３が得られないという問題があった。ま
た、一旦フィルタとして形成すると、面積と距離がきま
るので相互インダクタンス５３を調整することができ
ず、歩留の低下をまねいていた。更に、導体パターンに
よるインダクタ５４、５４ａがある場合、通常、その導
体パターンの上下に接地用電極の導体パターンが存在す
るが、十分な相互インダクタンスを得るためには、この
接地用電極の導体パターンをインダクタ５４、５４ａか
らある程度離す必要があり、誘電体フィルタの厚み方向
の寸法が増大するという問題があった。これらの問題を
解決するために、図９の等価回路に示すように、インダ
クタ５１とインダクタ５１ａの間に橋渡しのインダクタ
５５を用いて共振器間を接合して所望の相互インダクタ
ンスを得るようにしている。
ーンで形成する場合、図８の等価回路に示すように、各
々の導体パターンによるインダクタ５４、５４ａを接近
させることで相互インダクタンス５３を得ることができ
る。しかしながら、所望の相互インダクタンス値を大き
くしたい場合、導体パターン間のギャップを小さくする
のには設計ルールの上で限界があるため、必要な相互イ
ンダクタンス５３が得られないという問題があった。ま
た、一旦フィルタとして形成すると、面積と距離がきま
るので相互インダクタンス５３を調整することができ
ず、歩留の低下をまねいていた。更に、導体パターンに
よるインダクタ５４、５４ａがある場合、通常、その導
体パターンの上下に接地用電極の導体パターンが存在す
るが、十分な相互インダクタンスを得るためには、この
接地用電極の導体パターンをインダクタ５４、５４ａか
らある程度離す必要があり、誘電体フィルタの厚み方向
の寸法が増大するという問題があった。これらの問題を
解決するために、図９の等価回路に示すように、インダ
クタ５１とインダクタ５１ａの間に橋渡しのインダクタ
５５を用いて共振器間を接合して所望の相互インダクタ
ンスを得るようにしている。
【０００４】
【発明が解決しようとする課題】しかしながら、前述し
たような従来の誘電体フィルタは、次のような課題があ
る。橋渡しのインダクタ５５は、共振器内のインダクタ
５１の値に比べて比較的大きく（数１０ｎＨ以上）な
り、誘電体に形成するのが困難で、図１０の等価回路に
示すように、橋渡しのインダクタとして、チップインダ
クタ５６等を使用する必要がある。これにより、接合さ
れた共振器５４、５４ａ間の相互インダクタンスを調整
できるという利点はあるものの、チップインダクタ５６
等を例えば、フィルタ表面に実装する必要が生じ、工数
の増加とフィルタ自体の寸法を大きくしていた。本発明
は、かかる事情に鑑みてなされたものであって、導体パ
ターンで形成されたインダクタによるフィルタ回路の形
成で共振器を有し、チップインダクタ等の搭載を必要と
せず、フィルタ特性の調整が容易で、しかも急峻なフィ
ルタ特性が得られる誘電体フィルタを提供することを目
的とする。
たような従来の誘電体フィルタは、次のような課題があ
る。橋渡しのインダクタ５５は、共振器内のインダクタ
５１の値に比べて比較的大きく（数１０ｎＨ以上）な
り、誘電体に形成するのが困難で、図１０の等価回路に
示すように、橋渡しのインダクタとして、チップインダ
クタ５６等を使用する必要がある。これにより、接合さ
れた共振器５４、５４ａ間の相互インダクタンスを調整
できるという利点はあるものの、チップインダクタ５６
等を例えば、フィルタ表面に実装する必要が生じ、工数
の増加とフィルタ自体の寸法を大きくしていた。本発明
は、かかる事情に鑑みてなされたものであって、導体パ
ターンで形成されたインダクタによるフィルタ回路の形
成で共振器を有し、チップインダクタ等の搭載を必要と
せず、フィルタ特性の調整が容易で、しかも急峻なフィ
ルタ特性が得られる誘電体フィルタを提供することを目
的とする。
【０００５】
【課題を解決するための手段】前記目的に沿う第１の発
明に係る誘電体フィルタは、誘電体にインダクタを有す
る複数の共振器をインダクタ導体パターンで形成し、複
数の共振器の結合を複数のインダクタ導体パターンを接
合して形成する誘電体フィルタにおいて、インダクタ導
体パターンの入出力側と反対側の複数のインダクタ導体
パターンを接合導体パターンで接合し、しかも接地する
グランド用電極端子と接続された繋ぎ導体パターンを接
合導体パターンと接続することで急峻なフィルタ特性を
発現させる。これにより、所望の周波数で共振する共振
器を２個以上使うことで、より急峻なフィルタ特性が発
現でき、また、接地された繋ぎ導体パターンの長さ、幅
で共振器間の相互インダクタンスを調整することができ
るので、フィルタ回路の設計段階においてフィルタ特性
の調整が可能である。更に、チップインダクタ等の後付
け部品の接合を必要としないので、容易に所望の周波数
で共振する共振器を用いた誘電体フィルタを得ることが
できる。
明に係る誘電体フィルタは、誘電体にインダクタを有す
る複数の共振器をインダクタ導体パターンで形成し、複
数の共振器の結合を複数のインダクタ導体パターンを接
合して形成する誘電体フィルタにおいて、インダクタ導
体パターンの入出力側と反対側の複数のインダクタ導体
パターンを接合導体パターンで接合し、しかも接地する
グランド用電極端子と接続された繋ぎ導体パターンを接
合導体パターンと接続することで急峻なフィルタ特性を
発現させる。これにより、所望の周波数で共振する共振
器を２個以上使うことで、より急峻なフィルタ特性が発
現でき、また、接地された繋ぎ導体パターンの長さ、幅
で共振器間の相互インダクタンスを調整することができ
るので、フィルタ回路の設計段階においてフィルタ特性
の調整が可能である。更に、チップインダクタ等の後付
け部品の接合を必要としないので、容易に所望の周波数
で共振する共振器を用いた誘電体フィルタを得ることが
できる。
【０００６】前記目的に沿う第２の発明に係る誘電体フ
ィルタは、誘電体にインダクタを有する複数の共振器を
インダクタ導体パターンで形成し、複数の共振器の結合
を複数のインダクタ導体パターンを接合して形成する誘
電体フィルタにおいて、インダクタ導体パターンの入出
力側と反対側の複数のインダクタ導体パターンを接合導
体パターンで接合し、しかも接地するグランド用電極端
子と接続されたビアホール又はスルーホールを接合導体
パターンと接続することで急峻なフィルタ特性を発現さ
せる。所望の周波数で共振する共振器を２個以上使うこ
とで、より急峻なフィルタ特性が発現でき、また、接地
されたビアホール又はスルーホールの径を変えることに
より共振器間の相互インダクタンスを調整することがで
きるので、フィルタ回路の設計段階においてフィルタ特
性の調整が可能である。また、チップインダクタ等の後
付け部品の接合を必要としないので、容易に所望の周波
数で共振する共振器を用いた誘電体フィルタを得ること
ができる。更に、インダクタを接合したビアホール又は
スルーホールの接地がフィルタ側面のグランド用電極端
子によって行なわれ、フィルタを形成後、グランド用電
極端子面を削ることで接地されたビアホール又はスルー
ホールの長さを調整することとなり、共振器間の相互イ
ンダクタンスを調整することができる。また、平面的な
配線パターンに代わってビアホール又はスルーホールで
形成できるので誘電体フィルタをより小さくすることが
できる。
ィルタは、誘電体にインダクタを有する複数の共振器を
インダクタ導体パターンで形成し、複数の共振器の結合
を複数のインダクタ導体パターンを接合して形成する誘
電体フィルタにおいて、インダクタ導体パターンの入出
力側と反対側の複数のインダクタ導体パターンを接合導
体パターンで接合し、しかも接地するグランド用電極端
子と接続されたビアホール又はスルーホールを接合導体
パターンと接続することで急峻なフィルタ特性を発現さ
せる。所望の周波数で共振する共振器を２個以上使うこ
とで、より急峻なフィルタ特性が発現でき、また、接地
されたビアホール又はスルーホールの径を変えることに
より共振器間の相互インダクタンスを調整することがで
きるので、フィルタ回路の設計段階においてフィルタ特
性の調整が可能である。また、チップインダクタ等の後
付け部品の接合を必要としないので、容易に所望の周波
数で共振する共振器を用いた誘電体フィルタを得ること
ができる。更に、インダクタを接合したビアホール又は
スルーホールの接地がフィルタ側面のグランド用電極端
子によって行なわれ、フィルタを形成後、グランド用電
極端子面を削ることで接地されたビアホール又はスルー
ホールの長さを調整することとなり、共振器間の相互イ
ンダクタンスを調整することができる。また、平面的な
配線パターンに代わってビアホール又はスルーホールで
形成できるので誘電体フィルタをより小さくすることが
できる。
【０００７】
【発明の実施の形態】続いて、添付した図面を参照しつ
つ、本発明を具体化した実施の形態について説明し、本
発明の理解に供する。ここに、図１（Ａ）、（Ｂ）はそ
れぞれ本発明の一実施の形態に係る誘電体フィルタの外
観斜視図、断面図、図２は同誘電体フィルタの積層体の
構造を示す説明図、図３は同誘電体フィルタの等価回路
図、図４は同誘電体フィルタのフィルタ特性を示すデー
タ図、図５（Ａ）、（Ｂ）はそれぞれ同誘電体フィルタ
に適用される変形例に係る構造を示す等価回路図、断面
図、図６は同誘電体フィルタに適用される変形例に係る
繋ぎ導体パターンのパターン図である。
つ、本発明を具体化した実施の形態について説明し、本
発明の理解に供する。ここに、図１（Ａ）、（Ｂ）はそ
れぞれ本発明の一実施の形態に係る誘電体フィルタの外
観斜視図、断面図、図２は同誘電体フィルタの積層体の
構造を示す説明図、図３は同誘電体フィルタの等価回路
図、図４は同誘電体フィルタのフィルタ特性を示すデー
タ図、図５（Ａ）、（Ｂ）はそれぞれ同誘電体フィルタ
に適用される変形例に係る構造を示す等価回路図、断面
図、図６は同誘電体フィルタに適用される変形例に係る
繋ぎ導体パターンのパターン図である。
【０００８】先ず、図１（Ａ）、（Ｂ）を参照して、本
発明の一実施の形態に係る誘電体フィルタ１０の外観構
造を説明する。この誘電体フィルタ１０は、複数層（本
実施の形態では６層）の誘電体であるセラミック層１
２、１３、１４、１５、１６、１７が積層された積層体
１１と、この積層体１１の外表面に形成された入出力用
電極端子１８、１９と、グランド用電極端子２０、２１
とで構成されている。ここで、図３を参照して、誘電体
フィルタ１０の回路を説明しておくと、入出力側回路Ａ
はそれぞれ複数（この場合２個）のインダクタＢの入出
力側とキャパシタＣの入出力側に並列に接続されて共振
器３４、３５を形成している。２個のインダクタＢの接
地側は互いに接合導体パターン３２で接合され、繋ぎ導
体パターン３３を介して接地Ｄに接続されており、同じ
くキャパシタＣの接地側も接地Ｄに接続されている。
発明の一実施の形態に係る誘電体フィルタ１０の外観構
造を説明する。この誘電体フィルタ１０は、複数層（本
実施の形態では６層）の誘電体であるセラミック層１
２、１３、１４、１５、１６、１７が積層された積層体
１１と、この積層体１１の外表面に形成された入出力用
電極端子１８、１９と、グランド用電極端子２０、２１
とで構成されている。ここで、図３を参照して、誘電体
フィルタ１０の回路を説明しておくと、入出力側回路Ａ
はそれぞれ複数（この場合２個）のインダクタＢの入出
力側とキャパシタＣの入出力側に並列に接続されて共振
器３４、３５を形成している。２個のインダクタＢの接
地側は互いに接合導体パターン３２で接合され、繋ぎ導
体パターン３３を介して接地Ｄに接続されており、同じ
くキャパシタＣの接地側も接地Ｄに接続されている。
【０００９】次に、図１、図２を参照して、本発明の一
実施の形態に係る誘電体フィルタ１０の積層体１１の構
造を詳細に説明する。積層体１１は、ドクターブレード
法等でシート状に形成されたＢａＴｉＯ3 系等の誘電率
の高いセラミック層１２〜１７からなり、セラミック層
１２の表面にはグランド用電極端子２０、セラミック層
１２と１３の間にはキャパシタ導体パターン２４、２
５、セラミック層１３と１４の間にはインダクタ導体パ
ターン２６、２７、セラミック層１４と１５の間には内
層グランド導体パターン２３、セラミック層１５と１６
の間にはインダクタ導体パターン２８、２９、セラミッ
ク層１７の表面（底面側）にはグランド用電極端子２１
がＡｇ、Ａｇ合金系等の導体ペーストを用いたスクリー
ン印刷法で形成されている。また、キャパシタ導体パタ
ーン２４、２５は、それぞれ積層体１１の外表面に形成
された入出力用電極端子１８、１９に接続している。イ
ンダクタ導体パターン２６、２７、２８、２９は、それ
ぞれインダクタ導体パターン２６、２８間をビアホール
３０、インダクタ導体パターン２７、２９間をビアホー
ル３１で接続し、共振器３４、３５（図３参照）を形成
している。内層グランド導体パターン２３は積層体１１
の外表面に形成されたグランド導体パターン２２と接続
し、グランド導体パターン２２を介して、積層体１１の
外表面に形成されたグランド用電極端子２０、２１に接
続している。
実施の形態に係る誘電体フィルタ１０の積層体１１の構
造を詳細に説明する。積層体１１は、ドクターブレード
法等でシート状に形成されたＢａＴｉＯ3 系等の誘電率
の高いセラミック層１２〜１７からなり、セラミック層
１２の表面にはグランド用電極端子２０、セラミック層
１２と１３の間にはキャパシタ導体パターン２４、２
５、セラミック層１３と１４の間にはインダクタ導体パ
ターン２６、２７、セラミック層１４と１５の間には内
層グランド導体パターン２３、セラミック層１５と１６
の間にはインダクタ導体パターン２８、２９、セラミッ
ク層１７の表面（底面側）にはグランド用電極端子２１
がＡｇ、Ａｇ合金系等の導体ペーストを用いたスクリー
ン印刷法で形成されている。また、キャパシタ導体パタ
ーン２４、２５は、それぞれ積層体１１の外表面に形成
された入出力用電極端子１８、１９に接続している。イ
ンダクタ導体パターン２６、２７、２８、２９は、それ
ぞれインダクタ導体パターン２６、２８間をビアホール
３０、インダクタ導体パターン２７、２９間をビアホー
ル３１で接続し、共振器３４、３５（図３参照）を形成
している。内層グランド導体パターン２３は積層体１１
の外表面に形成されたグランド導体パターン２２と接続
し、グランド導体パターン２２を介して、積層体１１の
外表面に形成されたグランド用電極端子２０、２１に接
続している。
【００１０】積層体１１の外表面に形成された入出力用
電極端子１８、１９に接続しているキャパシタ導体パタ
ーン２４、２５とで、例えばキャパシタＣ（図３参照）
を形成している。入出力側のインダクタ導体パターン２
６、２７とは反対側になるインダクタ導体パターン２
８、２９は、これらを接続する接合導体パターン３２で
接合され、更に、接合導体パターン３２には繋ぎ導体パ
ターン３３が接合され、繋ぎ導体パターン３３は、積層
体１１の外表面に形成された接地用電極であるグランド
用電極端子２０、２１と接続するグランド導体パターン
２２に接続されている。
電極端子１８、１９に接続しているキャパシタ導体パタ
ーン２４、２５とで、例えばキャパシタＣ（図３参照）
を形成している。入出力側のインダクタ導体パターン２
６、２７とは反対側になるインダクタ導体パターン２
８、２９は、これらを接続する接合導体パターン３２で
接合され、更に、接合導体パターン３２には繋ぎ導体パ
ターン３３が接合され、繋ぎ導体パターン３３は、積層
体１１の外表面に形成された接地用電極であるグランド
用電極端子２０、２１と接続するグランド導体パターン
２２に接続されている。
【００１１】この繋ぎ導体パターン３３は、パターン長
さが長いほど、あるいはパターン幅が狭いほど共振器３
４、３５間の結合したときの相互インダクタンスを増加
し、パターン長さが短いほど、あるいはパターン幅が広
いほど共振器３４、３５間の結合したときの相互インダ
クタンスが減少するので、これによりフィルタの設計に
おける調整が可能になり、設計段階で繋ぎ導体パターン
３３の幅及び長さを調節して相互インダクタンスを変え
ることにより、図４に示すような、急峻なフィルタ特性
を求めることができる。また、インダクタ導体パターン
２６、２７、２８、２９が積層体１１に内層され、繋ぎ
導体パターン３３の接地が積層体１１の外表面に形成さ
れたグランド導体パターン２２とグランド用電極端子２
０、２１を介して行われるので、誘電体フィルタ１０と
して実装した後に、半田で接地接合された半田面を直接
削ったり、グランド用電極端子２０、２１やグランド導
体パターン２２の実装された表面をトリミング（幅や長
さを変える）することによって繋ぎ導体パターン３３の
長さや幅を調整することができ、急峻なフィルタ特性を
得るための共振器の調整を誘電体フィルタ１０として実
装した後に行うことができる。なお、キャパシタ導体パ
ターンやインダクタ導体パターンの形状、数、及びそれ
らを形成するセラミック層の層数は、限定されるもので
はなく、必要に応じて変更できることはいうまでもな
い。
さが長いほど、あるいはパターン幅が狭いほど共振器３
４、３５間の結合したときの相互インダクタンスを増加
し、パターン長さが短いほど、あるいはパターン幅が広
いほど共振器３４、３５間の結合したときの相互インダ
クタンスが減少するので、これによりフィルタの設計に
おける調整が可能になり、設計段階で繋ぎ導体パターン
３３の幅及び長さを調節して相互インダクタンスを変え
ることにより、図４に示すような、急峻なフィルタ特性
を求めることができる。また、インダクタ導体パターン
２６、２７、２８、２９が積層体１１に内層され、繋ぎ
導体パターン３３の接地が積層体１１の外表面に形成さ
れたグランド導体パターン２２とグランド用電極端子２
０、２１を介して行われるので、誘電体フィルタ１０と
して実装した後に、半田で接地接合された半田面を直接
削ったり、グランド用電極端子２０、２１やグランド導
体パターン２２の実装された表面をトリミング（幅や長
さを変える）することによって繋ぎ導体パターン３３の
長さや幅を調整することができ、急峻なフィルタ特性を
得るための共振器の調整を誘電体フィルタ１０として実
装した後に行うことができる。なお、キャパシタ導体パ
ターンやインダクタ導体パターンの形状、数、及びそれ
らを形成するセラミック層の層数は、限定されるもので
はなく、必要に応じて変更できることはいうまでもな
い。
【００１２】次いで、図５（Ａ）、（Ｂ）を参照して、
本発明の一実施の形態に係る変形例の誘電体フィルタ４
０の構造を説明する。なお、前述した本発明の一実施の
形態と同じ部分については同じ記号を使用する。誘電体
フィルタ４０は、入出力側回路Ａをそれぞれ２個のイン
ダクタＢとキャパシタＣの入出力側に並列に接続して共
振器３４、３５を形成している。２個のインダクタＢの
接地側は互いにグランド用電極端子２１に接合導体パタ
ーン３２で接合され、セラミック層１５、１６に設けた
スルーホール又はビアホール３６を介してグランド用電
極端子２１に接地されており、同じくキャパシタＣの接
地側（グランド用電極端子２１）も接地Ｄに接続されて
いる。スルーホール又はビアホール３６は、セラミック
層１６、１７のそれぞれに貫通して形成された孔に導体
ペーストを充填したビアホールの状態や貫通して形成さ
れた孔の壁面に導体ペーストを塗布したスルーホールの
状態とし、グランド用電極端子２１に接続されている。
なお、本実施の形態においては、前述の実施の形態にお
ける繋ぎ導体パターン３３をスルーホール又はビアホー
ル３６とする以外は前述の実施の形態と同様の構造がと
られている。
本発明の一実施の形態に係る変形例の誘電体フィルタ４
０の構造を説明する。なお、前述した本発明の一実施の
形態と同じ部分については同じ記号を使用する。誘電体
フィルタ４０は、入出力側回路Ａをそれぞれ２個のイン
ダクタＢとキャパシタＣの入出力側に並列に接続して共
振器３４、３５を形成している。２個のインダクタＢの
接地側は互いにグランド用電極端子２１に接合導体パタ
ーン３２で接合され、セラミック層１５、１６に設けた
スルーホール又はビアホール３６を介してグランド用電
極端子２１に接地されており、同じくキャパシタＣの接
地側（グランド用電極端子２１）も接地Ｄに接続されて
いる。スルーホール又はビアホール３６は、セラミック
層１６、１７のそれぞれに貫通して形成された孔に導体
ペーストを充填したビアホールの状態や貫通して形成さ
れた孔の壁面に導体ペーストを塗布したスルーホールの
状態とし、グランド用電極端子２１に接続されている。
なお、本実施の形態においては、前述の実施の形態にお
ける繋ぎ導体パターン３３をスルーホール又はビアホー
ル３６とする以外は前述の実施の形態と同様の構造がと
られている。
【００１３】このスルーホール又はビアホール３６は、
孔径が小さいほど共振器３４、３５間の結合された相互
インダクタンスが増加し、孔径が大きいほど共振器３
４、３５間の結合された相互インダクタンスが減少する
ので、これによりフィルタの設計における相互インダク
タンス値の調整が可能になり、また、インダクタ導体パ
ターン２６、２７、２８、２９が積層体１１に内層さ
れ、スルーホール又はビアホール３６の接地が積層体１
１の外表面に形成されたグランド用電極端子２１で行わ
れるので、誘電体フィルタ４０として実装した後に接地
接続した半田面を直接削ったり、グランド用電極端子２
１の表面をトリミングすることによりスルーホール又は
ビアホール３６の長さや径を調整することができ、急峻
なフィルタ特性を得るための共振器３４、３５の調整を
誘電体フィルタ４０として実装した後に行うことができ
る。
孔径が小さいほど共振器３４、３５間の結合された相互
インダクタンスが増加し、孔径が大きいほど共振器３
４、３５間の結合された相互インダクタンスが減少する
ので、これによりフィルタの設計における相互インダク
タンス値の調整が可能になり、また、インダクタ導体パ
ターン２６、２７、２８、２９が積層体１１に内層さ
れ、スルーホール又はビアホール３６の接地が積層体１
１の外表面に形成されたグランド用電極端子２１で行わ
れるので、誘電体フィルタ４０として実装した後に接地
接続した半田面を直接削ったり、グランド用電極端子２
１の表面をトリミングすることによりスルーホール又は
ビアホール３６の長さや径を調整することができ、急峻
なフィルタ特性を得るための共振器３４、３５の調整を
誘電体フィルタ４０として実装した後に行うことができ
る。
【００１４】なお、上記何れの実施の形態においても、
セラミック層を６層で構成したが、層数は限定されるも
のではない。更に、形成される導体パターンの形状も自
由に選択できる。また、本発明の誘電体フィルタにおい
ては、図６に示すように、従来は、個々のインダクタが
それぞれグランド用電極端子又はグランド導体パターン
に接続していたのを、インダクタ導体パターン２８、２
９とグランド導体パターン２２の間に一旦接合導体パタ
ーン３２を設け、接合導体パターン３２に接続して繋ぎ
導体パターン３３を設けることが重要であり、例えば、
繋ぎ導体パターン３３は、所望の結合された共振器３
４、３５の相互インダクタンス値を得るために、形状、
長さ、幅は、適当に選択できる。また、繋ぎ導体パター
ン３３に変えてスルーホール又はビアホール３６を設け
る場合においては、スルーホール又はビアホール３６の
形状、径、本数も適当に選択できる。更に、結合するイ
ンダクタは３個以上であってもよい。
セラミック層を６層で構成したが、層数は限定されるも
のではない。更に、形成される導体パターンの形状も自
由に選択できる。また、本発明の誘電体フィルタにおい
ては、図６に示すように、従来は、個々のインダクタが
それぞれグランド用電極端子又はグランド導体パターン
に接続していたのを、インダクタ導体パターン２８、２
９とグランド導体パターン２２の間に一旦接合導体パタ
ーン３２を設け、接合導体パターン３２に接続して繋ぎ
導体パターン３３を設けることが重要であり、例えば、
繋ぎ導体パターン３３は、所望の結合された共振器３
４、３５の相互インダクタンス値を得るために、形状、
長さ、幅は、適当に選択できる。また、繋ぎ導体パター
ン３３に変えてスルーホール又はビアホール３６を設け
る場合においては、スルーホール又はビアホール３６の
形状、径、本数も適当に選択できる。更に、結合するイ
ンダクタは３個以上であってもよい。
【００１５】
【発明の効果】請求項１記載の誘電体フィルタにおいて
は、インダクタ導体パターンの入出力側と反対側の複数
のインダクタ導体パターンを接合導体パターンで接合
し、しかも接地するグランド用電極端子と接続された繋
ぎ導体パターンを接合導体パターンと接続することで急
峻なフィルタ特性を発現させるので、共振器を複数接合
してより急峻なフィルタ特性が発現でき、接地された繋
ぎ導体パターンの長さ、幅を変えることで共振器間の相
互インダクタンスを調整することができ、フィルタ回路
の設計段階においてフィルタ特性の調整を可能とし、チ
ップインダクタ等の後付け部品の接合を必要とせず、容
易に所望の周波数で共振する共振器を用いた誘電体フィ
ルタを提供することができる。
は、インダクタ導体パターンの入出力側と反対側の複数
のインダクタ導体パターンを接合導体パターンで接合
し、しかも接地するグランド用電極端子と接続された繋
ぎ導体パターンを接合導体パターンと接続することで急
峻なフィルタ特性を発現させるので、共振器を複数接合
してより急峻なフィルタ特性が発現でき、接地された繋
ぎ導体パターンの長さ、幅を変えることで共振器間の相
互インダクタンスを調整することができ、フィルタ回路
の設計段階においてフィルタ特性の調整を可能とし、チ
ップインダクタ等の後付け部品の接合を必要とせず、容
易に所望の周波数で共振する共振器を用いた誘電体フィ
ルタを提供することができる。
【００１６】請求項２記載の誘電体フィルタにおいて
は、インダクタ導体パターンの入出力側と反対側の複数
のインダクタ導体パターンを接合導体パターンで接合
し、しかも接地するグランド用電極端子と接続されたビ
アホール又はスルーホールを接合導体パターンと接続す
ることで急峻なフィルタ特性を発現させるので、共振器
を複数個結合し、より急峻なフィルタ特性が発現でき、
接地されたビアホール又はスルーホールの径を変えるこ
とで共振器間の相互インダクタンスを調整することがで
き、フィルタ回路の設計段階においてフィルタ特性の調
整が可能である。また、チップインダクタ等の後付け部
品の接合を必要とせず、容易に所望の周波数で共振する
共振器を用いた誘電体フィルタを得ることができる。更
に、グランド用電極端子面を削ることで共振器間の相互
インダクタンスを調整することができ、また、平面的な
配線パターンに変わってビアホール又はスルーホールで
あるので誘電体フィルタをより小さく形成することがで
きる。
は、インダクタ導体パターンの入出力側と反対側の複数
のインダクタ導体パターンを接合導体パターンで接合
し、しかも接地するグランド用電極端子と接続されたビ
アホール又はスルーホールを接合導体パターンと接続す
ることで急峻なフィルタ特性を発現させるので、共振器
を複数個結合し、より急峻なフィルタ特性が発現でき、
接地されたビアホール又はスルーホールの径を変えるこ
とで共振器間の相互インダクタンスを調整することがで
き、フィルタ回路の設計段階においてフィルタ特性の調
整が可能である。また、チップインダクタ等の後付け部
品の接合を必要とせず、容易に所望の周波数で共振する
共振器を用いた誘電体フィルタを得ることができる。更
に、グランド用電極端子面を削ることで共振器間の相互
インダクタンスを調整することができ、また、平面的な
配線パターンに変わってビアホール又はスルーホールで
あるので誘電体フィルタをより小さく形成することがで
きる。
【図１】（Ａ）、（Ｂ）はそれぞれ本発明の一実施の形
態に係る誘電体フィルタの外観斜視図と断面図である。
態に係る誘電体フィルタの外観斜視図と断面図である。
【図２】同誘電体フィルタの積層体の構造を示す説明図
である。
である。
【図３】同誘電体フィルタの等価回路図である。
【図４】同誘電体フィルタのフィルタ特性を示すデータ
図である。
図である。
【図５】（Ａ）、（Ｂ）はそれぞれ同誘電体フィルタに
適用される変形例に係る構造を示す等価回路図、断面図
である。
適用される変形例に係る構造を示す等価回路図、断面図
である。
【図６】同誘電体フィルタに適用される変形例に係る繋
ぎ導体パターンのパターン図である。
ぎ導体パターンのパターン図である。
【図７】従来の誘電体フィルタの共振器をインダクタ結
合する場合の等価回路図である。
合する場合の等価回路図である。
【図８】従来の誘電体フィルタのインダクタを導体パタ
ーンで形成する場合の等価回路図である。
ーンで形成する場合の等価回路図である。
【図９】従来の誘電体フィルタの共振器を橋渡しのイン
ダクタで結合する場合の等価回路図である。
ダクタで結合する場合の等価回路図である。
【図１０】従来の誘電体フィルタの橋渡しのインダクタ
にチップインダクタを用いた場合の等価回路図である。
にチップインダクタを用いた場合の等価回路図である。
１０：誘電体フィルタ、１１：積層体、１２〜１７：セ
ラミック層、１８、１９：入出力用電極端子、２０、２
１：グランド用電極端子、２２：グランド導体パター
ン、２３：内層グランド導体パターン、２４、２５：キ
ャパシタ導体パターン、２６〜２９：インダクタ導体パ
ターン、３０、３１：ビアホール、３２：接合導体パタ
ーン、３３：繋ぎ導体パターン、３４、３５：共振器、
３６：スルーホール又はビアホール、４０：誘電体フィ
ルタ、Ａ：入出力側回路、Ｂ：インダクタ、Ｃ：キャパ
シタ、Ｄ：接地
ラミック層、１８、１９：入出力用電極端子、２０、２
１：グランド用電極端子、２２：グランド導体パター
ン、２３：内層グランド導体パターン、２４、２５：キ
ャパシタ導体パターン、２６〜２９：インダクタ導体パ
ターン、３０、３１：ビアホール、３２：接合導体パタ
ーン、３３：繋ぎ導体パターン、３４、３５：共振器、
３６：スルーホール又はビアホール、４０：誘電体フィ
ルタ、Ａ：入出力側回路、Ｂ：インダクタ、Ｃ：キャパ
シタ、Ｄ：接地
Claims (2)
- 【請求項１】 誘電体にインダクタを有する複数の共振
器をインダクタ導体パターンで形成し、複数の前記共振
器の結合を複数の前記インダクタ導体パターンを接合し
て形成する誘電体フィルタにおいて、前記インダクタ導
体パターンの入出力側と反対側の複数の前記インダクタ
導体パターンを接合導体パターンで接合し、しかも接地
するグランド用電極端子と接続された繋ぎ導体パターン
を前記接合導体パターンと接続することで急峻なフィル
タ特性を発現させることを特徴とする誘電体フィルタ。 - 【請求項２】 誘電体にインダクタを有する複数の共振
器をインダクタ導体パターンで形成し、複数の前記共振
器の結合を複数の前記インダクタ導体パターンを接合し
て形成する誘電体フィルタにおいて、前記インダクタ導
体パターンの入出力側と反対側の複数の前記インダクタ
導体パターンを接合導体パターンで接合し、しかも接地
するグランド用電極端子と接続されたビアホール又はス
ルーホールを前記接合導体パターンと接続することで急
峻なフィルタ特性を発現させることを特徴とする誘電体
フィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000290930A JP2002100948A (ja) | 2000-09-25 | 2000-09-25 | 誘電体フィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000290930A JP2002100948A (ja) | 2000-09-25 | 2000-09-25 | 誘電体フィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002100948A true JP2002100948A (ja) | 2002-04-05 |
Family
ID=18774087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000290930A Pending JP2002100948A (ja) | 2000-09-25 | 2000-09-25 | 誘電体フィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002100948A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007123993A (ja) * | 2005-10-25 | 2007-05-17 | Kyocera Corp | バンドパスフィルタ |
| JP2007123994A (ja) * | 2005-10-25 | 2007-05-17 | Kyocera Corp | バンドパスフィルタ |
-
2000
- 2000-09-25 JP JP2000290930A patent/JP2002100948A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007123993A (ja) * | 2005-10-25 | 2007-05-17 | Kyocera Corp | バンドパスフィルタ |
| JP2007123994A (ja) * | 2005-10-25 | 2007-05-17 | Kyocera Corp | バンドパスフィルタ |
| JP4693587B2 (ja) * | 2005-10-25 | 2011-06-01 | 京セラ株式会社 | バンドパスフィルタ |
| JP4693588B2 (ja) * | 2005-10-25 | 2011-06-01 | 京セラ株式会社 | バンドパスフィルタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100643412B1 (ko) | 프론트 엔드 모듈 | |
| JP3471679B2 (ja) | プリント基板 | |
| JPH07321550A (ja) | アンテナ装置 | |
| JP2004254257A (ja) | ローパスフィルタ内蔵配線基板 | |
| US20020101303A1 (en) | Multilayer LC composite component | |
| US20060103488A1 (en) | Duplexer, and laminate-type high-frequency device and communication equipment using the same | |
| KR100744203B1 (ko) | 수동 부품 | |
| JP3390344B2 (ja) | 積層型誘電体フィルタ及び高周波回路基板 | |
| JP2000252716A (ja) | 分布定数フィルタおよびその製造方法、ならびに分布定数フィルタ回路基板 | |
| JP3126155B2 (ja) | 高周波フィルタ | |
| JP4249595B2 (ja) | 高周波スイッチ回路及び高周波スイッチ部品 | |
| JP2002100948A (ja) | 誘電体フィルタ | |
| US7142067B2 (en) | Voltage-controlled oscillator, composite module, and communication apparatus | |
| JP2003258547A (ja) | アンテナ装置 | |
| JP3176859B2 (ja) | 誘電体フィルタ | |
| JPH11225033A (ja) | 積層型バンドパスフィルタ | |
| JP2758889B2 (ja) | １チップ形ローパスフィルタ | |
| JP2003023332A (ja) | 電子回路用配線基板 | |
| JP2000295007A (ja) | 積層形バンドパスフィルタ | |
| JP2000341005A (ja) | ハイパスフィルタおよび回路基板 | |
| JP2003283284A (ja) | 平面化フィルタ | |
| JP3295333B2 (ja) | 誘電体フィルタ | |
| JPH04284703A (ja) | 多層基板による誘電体フィルタ | |
| JPH0936603A (ja) | アンテナスイッチ | |
| JP2004247797A (ja) | 受動部品 |