JPH0936603A - アンテナスイッチ - Google Patents

Abstract

(57)【要約】 【課題】 本発明はアンテナスイッチに関し、小型化、
薄型化したアンテナスイッチを実現すると共に、挿入損
失を少なくし、十分なアイソレーションを持つアンテナ
スイッチを実現すること。 【解決手段】 制御電源端子Ｖｃｏｎｔに近い第１のＰ
ＩＮダイオードＤ１とそれに続く第２のＰＩＮダイオー
ドＤ２と、第１、第２のＰＩＮダイオード間に接続した
インダクタンス素子（コイルＬ１１）を備え、制御電源
端子の制御電源によりＰＩＮダイオードをオン／オフ制
御して送受信の切り替えを行うアンテナスイッチにおい
て、インダクタンス素子に対しインピーダンス補正用の
容量素子（コンデンサＣ１４）を並列接続した。また、
複数の誘電体シート上に受動素子をパターン形成し、そ
れらを積層成形した多層基板１２上にＰＩＮダイオード
Ｄ１、Ｄ２を搭載し、多層基板１２の側面部に外部接続
端子を設けた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、携帯電話、自動車
電話等の無線機器、或いはその他各種通信機器等の分野
において利用可能なアンテナスイッチに関し、特に、多
層基板を使用し、ＳＭＤ（表面実装部品）化したアンテ
ナスイッチに関する。

【０００２】

【従来の技術】図６は従来例の説明図であり、Ａ図は例
１、Ｂ図は例２である。以下、図６に基づいて従来例を
説明する。

【０００３】図６のＡ中Ｃ５０〜Ｃ５３は直流カット及
び、交流ショート用コンデンサ、Ｌ５０は高周波信号に
対するチョークコイル、Ｄ１、Ｄ２はＰＩＮダイオー
ド、ＳＬはストリップライン、ＶｃｏｎｔはＰＩＮダイ
オードをＯＮ／ＯＦＦさせるバイアス電流の電源端子、
ＴＸは送信入力端子、ＲＸは受信出力端子、ＡＮＴはア
ンテナ端子である。

【０００４】先ず基本的動作について説明すると、上記
のようなアンテナスイッチＶｃｏｎｔよりバイアス電流
が入力されるとＤ１及びＤ２のＰＩＮダイオードがＯＮ
状態となり、ＰＩＮダイオードの両端の抵抗は非常に小
さな導通状態になる。この時ストリップラインＳＬのＰ
ＩＮダイオードＤ２が接続した側が接地状態となるた
め、その長さがＴＸ端子から入力された信号の波長の１
／４波長に設定されていればストリップラインＳＬのＤ
１側端部ではストリップラインＳＬの１／４波長共振の
ために入力インピーダンスが無限大になる。そのため、
ＴＸ端子から入力された信号はＰＩＮダイオードＤ１通
過し、殆どがＡＮＴ端子へ流れる。この時のＴＸ端子か
らＲＸ端子への漏れをアイソレーションと呼ぶ。

【０００５】一方、Ｖｃｏｎｔからのバイアス電流を切
るとＰＩＮダイオードＤ１及びＤ２はＯＦＦ状態とな
り、ＰＩＮダイオード両端の抵抗は無限大となる。この
時ＴＸ端子側はＰＩＮダイオードＤ１でＡＮＴ端子と絶
縁状態となるが、ＲＸ端子側は、ＰＩＮダイオードＤ２
のＯＦＦによりコンデンサＣ５３とストリップラインＳ
Ｌは導通状態となるためＡＮＴ端子から入力した信号の
殆どがＲＸ端子へ流れる。

【０００６】一般に送信電力は受信電力に比べ非常に大
きいため、アイソレーションは送信時のＴＸ−ＲＸ端子
間において重要であるが、受信時は余り重要視する必要
はない。

【０００７】また、他の従来例を図６のＢに示す。図６
のＢ中Ｃ６０〜Ｃ６４はコンデンサ、Ｌ６０、Ｌ６１、
はコイル、その他共通する記号は前述の通りである。こ
の回路ではストリップライン共振器を使う代わりにコイ
ルＬ６１及びコンデンサＣ６４を使用し、ＴＸ−ＡＮＴ
間及びＡＮＴ−ＲＸ間の挿入損失、更にＰＩＮダイオー
ドＯＮ時のＴＸ−ＲＸ間のアイソレーションが良好にな
るようにコイルＬ６１及びコンデンサＣ６４の定数は調
整される。このアンテナスイッチの動作は図６のＡと基
本的に同様であるが、この方式ではＰＩＮダイオードＯ
Ｎ時はコイル６１及びコンデンサＣ６４がＴＸ端子から
入力される信号に対して並列共振することによりアイソ
レーションを発現させるため、それらの定数は並列共振
を起こす組み合わせに設定される必要がある。

【０００８】

【発明が解決しようとする課題】前記のような従来のも
のにおいては、次のような課題があった。 (1) ストリップライン共振器を使用した上記のアンテナ
スイッチは使用する周波数に対して、その波長の１／４
の長さのストリップライン共振器を形成する必要がある
ため小型のＳＭＤ化したアンテナスイッチを設計する場
合、小型化を困難にしている。

【０００９】(2) ストリップライン共振器を使用した上
記のアンテナスイッチを多層基板で設計する場合、スト
リップライン共振器を基板内に収納させる必要があり、
通常ＧＮＤ電極で挟まれたトリプレート型のストリップ
ライン共振器にするが、その共振器のＱ及びラインイン
ピーダンスを確保するためにはＧＮＤ電極とストリップ
ラインの間の距離をある程度大きく設定する必要があ
る。そのため、基板として厚くなりやすい。このことは
基板をセラミックで設計した場合、焼成時に脱バインダ
ーしづらく、且つ製造時に元基板から部品としての基板
形状に個別分割する際に困難を伴うという問題がある。

【００１０】(3) コイルを使用した上記のアンテナスイ
ッチは、５００ＭＨｚ程度の周波数では波長の影響を受
けずに小型のモジュールとして構成するのに有効である
が、１ＧＨｚ及びそれを超える帯域ではＰＩＮダイオー
ドのもつ周波数特性及びコイル自身が持つ浮遊容量によ
りＴＸ−ＡＮＴ間及びＡＮＴ−ＲＸ間の挿入損失、とＰ
ＩＮダイオードＯＮ時のＴＸ−ＲＸ間のアイソレーショ
ンを両立させづらくなり、実質的には使用できなくな
る。

【００１１】本発明はアンテナスイッチの小型化、薄型
化、軽量化を実現する共に、低挿入損失で十分なアイソ
レーションを得ることのできるアンテナスイッチの実現
を目的とする。

【００１２】

【課題を解決するための手段】図１は本発明の原理説明
図である。本発明は上記の目的を達成するため、次のよ
うに構成した。

【００１３】(1) ：制御電源端子Ｖｃｏｎｔに近い第１
のＰＩＮダイオードＤ１と、それに続く第２のＰＩＮダ
イオードＤ２と、前記第１、第２のＰＩＮダイオードＤ
１、Ｄ２との間に接続したインダクタンス素子（コイル
Ｌ１１）を備え、前記制御電源端子Ｖｃｏｎｔの制御電
源により前記ＰＩＮダイオードＤ１、Ｄ２をオン／オフ
制御して送受信の切り替えを行うアンテナスイッチにお
いて、前記インダクタンス素子に対し、インピーダンス
補正用の容量素子（コンデンサＣ１４）を並列接続し
た。

【００１４】(2) ：前記(1) のアンテナスイッチにおい
て、複数の誘電体シート上に、前記アンテナスイッチを
構成する受動素子をパターン形成し、それらを積層成形
した多層基板１２上にＰＩＮダイオードＤ１、Ｄ２を搭
載し、前記多層基板１２の側面部に外部接続端子を設け
た。

【００１５】(3) ：前記(2) のアンテナスイッチにおい
て、多層基板１２は、底面側の誘電体層に略全面にわた
って接地電極（ＧＮＤ電極）を形成し、積層方向でその
直ぐ上の層に接地コンデンサの対向電極を配置し、その
積層方向で上側にはスペーサ層が形成され、更に、その
上に前記接地コンデンサ以外のコンデンサ、及びコイル
を混在させて形成した。

【００１６】（作用）前記構成に基づく本発明の作用
を、図１に基づいて説明する。本構成は上記のように構
成したので、次の様な作用がある。

【００１７】コイルは通常周波数に対して直線的にイン
ピーダンスを増大させる。（Ｚ＝ωＬ Ｚ：インピーダ
ンス、ω：角周波数、Ｌ：コイルの持つインダクタン
ス）しかし、高周波帯ではコイル自身がもつ浮遊容量に
より周波数に対して非直線的にインピーダンスが増大
し、自己共振に行き着く。そのため高周波帯ではコイル
のもつ浮遊容量は無視できない。

【００１８】そこで本発明では、ＰＩＮダイオードのＤ
１とＤ２の間に挿入するコイルＬ１１に対して予め浮遊
容量分を含めるためにコンデンサＣ１４（インピーダン
ス補正用のコンデンサ）を並列に付加して回路計算を行
った。

【００１９】回路計算を行うに当たりＰＩＮダイオード
の周波数特性は予めＳパラメータとして実測し、その結
果を図１のＡの等価回路の伝送方程式に代入して、最適
なコンデンサ及びコイルの定数を求めた結果、図１のＡ
の等価回路で対象となる信号の通過帯（ＴＸ−ＡＮＴ、
ＡＮＴ−ＲＸ端子間）で挿入損失を最小化し、ＰＩＮダ
イオードのＯＮ時のＴＸ−ＲＸ間のアイソレーションを
２０ｄＢ以上確保できる定数の組み合わせがあることが
判明した。

【００２０】この時のコンデンサＣ１４の容量値はコイ
ルＬ１１の浮遊容量よりある程度大きな値となり、コイ
ルＬ１１とコンデンサＣ１４の並列共振周波数は送信及
び受信周波数付近の周波数にはならない。従って、従来
例にあったように共振現象によってアイソレーションを
発現しているのではない。

【００２１】一方、ストリップライン共振器を使用せず
にコンデンサとコイルの構成でアンテナスイッチを構成
できるため、複数の誘電体シート上に受動素子をパター
ン形成し、それらを積層整形した多層基板に図１のＡの
等価回路を使ってアンテナスイッチを構成すればアンテ
ナスイッチを小型化する上で好適である。

【００２２】図１のＢに多層基板でアンテナスイッチを
構成したときの概略の断面図を示してある。図にあるよ
うに多層基板１２は、積層方向で下側の層にＧＮＤ電極
パターン１１がその層の表面の略全面に形成され、その
上側の層に接地コンデンサの対向電極が形成され、それ
らにより接地コンデンサ部を形成するようにする。これ
によりアンテナスイッチを搭載するマザーボードからの
電気的影響を受けにくい構成となる。

【００２３】更に、前記接地コンデンサ部の上側に殆ど
パターンが施されていないスぺーサー部を設定し、その
スペーサー部の積層方向で上側に前記接地コンデンサ以
外のコンデンサ及びコイルを混在させてパターニングを
行うコンデンサ及びコイル形成部を設定する。これによ
り、パターニングされたコンデンサ及びコイルはＧＮＤ
に対する浮遊容量を低下させることができる。特に、コ
イルは積層方向で電極パターンが近くに存在するとＱが
劣化する傾向があり、それにより挿入損失の悪化や、ア
イソレーションの低下が起こるため、ＧＮＤから距離を
置くと共に、基板表面の部品搭載用電極からもはずれた
位置にパターニングしたほうが更に良好である。

【００２４】このような上記構成にすることにより、ス
トリップラインを基板に内蔵した設計に比べ基板内のス
ペースの利用度があがり、かつスペーサー部の厚みは、
ＧＮＤ電極でストリップラインを挟むトリプレート型の
ストリップライン共振器で設定される時のＧＮＤ電極と
ストリップラインの間の距離程度のスぺーサー層の厚み
からアンテナスイッチの特性によっては設定できる。そ
のため、トリプレート型のストリップライン共振器を使
ったアンテナスイッチの基板の厚みに比べれば、上記構
成の基板の厚みは約半分に近い厚みで設計可能となる。

【００２５】従って、上記多層基板の構成によって小型
化が可能で、基板厚みを従来の設計よりも薄く設計で
き、しかも低挿入損失でかつ十分なアイソレーションを
有するアンテナスイッチが可能となる。

【００２６】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図２〜図５は本発明の実施の形態
例１を示した図であり、中、図１、図６と同じものは同
一符号で示してある。

【００２７】また、図２はアンテナスイッチの回路図、
図３はアンテナスイッチの分解斜視図、図４のＡはダイ
オードのパッケージを示した図、図４のＢはアンテナス
イッチの完成品を示した図である。なお、図１と同一の
ものは同一符号で示してある。

【００２８】図２の回路図においてＣ２０〜Ｃ２４はコ
ンデンサ、Ｌ２０〜Ｌ２２はコイルである。本実施例回
路は約１ＧＨｚ付近で使用するアンテナスイッチであ
り、図１のＡの等価回路に比べコイルＬ２２が付加され
ているが、これはＡＮＴ−ＲＸ間の挿入損失を改善する
ために付加されたものであり、その定数は数ｎＨ程度で
あったので上記周波数帯ではそれ自身がもつ浮遊容量を
ある程度無視しても計算上大きな影響がなかったためコ
イルＬ２２はそのまま使用した。また、コンデンサＣ２
４の容量値は、コイルＬ２１が有する浮遊容量を自己共
振周波数の測定を予め行って算出しておき、その値の分
だけ差し引いた容量値に設定した。

【００２９】図４のＡ、Ｂにおいて１はアンテナ接続端
子（ＡＮＴ）、２〜４及び６は接地端子（ＧＮＤ）、５
は受信信号出力端子（ＲＸ）、７は制御電源端子（Ｖｃ
ｏｎｔ）、８は（送信信号入力端子（ＴＸ）を示す。ま
た、本実施例で使用したＰＩＮダイオードは図４のＢに
示すパッケージのＳＭＤ部品を用いている。従って、図
３に示した搭載部品用の電極５０１にはＰＩＮダイオー
ドＤ１のアノード、搭載部品用の電極５０４にはＰＩＮ
ダイオードＤ１のカソードが接続される。同様に搭載部
品用の電極５０２にはＰＩＮダイオードＤ２のアノー
ド、搭載部品用の電極５０３にはＰＩＮダイオードＤ２
のカソードが接続される。

【００３０】図３の分解斜視図において、１２−１〜１
２−８は多層基板１２の第１層目〜第８層目（誘電体
層）を示す。先ず、電極２１１及び電極２１２は第２層
１−２を介して対向してコンデンサＣ２１を形成し、電
極２１１はスルーホール電極１０１により搭載部品用の
電極５０１に接続しＰＩＮダイオードＤ１のアノード側
に接続する。一方、電極２１２は電極２１０により多層
基板端部に引き出され外部接続電極８のＴＸ端子に接続
する。また電極２１１から延びた電極３０１はスルーホ
ール電極１０７により電極３０２に接続し、更にスルー
ホール電極１０８により電極３０３に接続してコイルＬ
２０を形成している。このコイルＬ２０は電極３００に
より多層基板端部に引き出され外部接続電極７のＶｃｏ
ｎｔ端子に接続される。

【００３１】ＰＩＮダイオードＤ１のカソードに接続す
るコンデンサＣ２２は電極２２１及び電極２２２が第２
層１２−２を介して対向して形成されるが、搭載部品用
の電極５０４からスルーホール電極１０４を介して電極
２２１に接続している。更に、電極２２１から電極２４
１及び、電極３１１が接続しており、電極２４１は第２
層１２−２を介して対向する電極２４２によりコンデン
サＣ２４を形成し、電極３１１はスルーホール電極１０
５により電極３１２に接続してコイルＬ２１を形成す
る。第３層１２−３の電極３１２は更に、電極２４２及
び電極２３２のそれぞれに接続される。電極２４２は前
述のコンデンサＣ２４の片側の電極であるため、これに
よりコイルＬ２１とコンデンサＣ２４の並列接続が完成
する。また、電極２３２は第２層１２−２を介して対向
する電極２３１によりコンデンサＣ２３を形成してい
る。

【００３２】第３層１２−３の電極２３２は更に第２層
１２−２を通過して部品搭載用電極５０２に接続するス
ルーホール電極１０２に接続し、部品搭載用電極５０２
はＰＩＮダイオードＤ２のアノードに接続している。コ
ンデンサＣ２３の一方の電極２３１は電極３２１に接続
し、電極３２１はスルーホール電極１０６により電極３
２２に接続することによりコイルＬ２２を形成してい
る。コイルＬ２２は電極３２０により多層基板端部に引
き出され外部接続電極５のＲＸ端子に接続する。

【００３３】また、ＰＩＮダイオードＤ２のカソード側
は、部品搭載用電極５０３に接続され、スルーホール電
極１０３を介して第２層１２−２上の電極４０１に接続
されこれにより多層基板端部に引き出され外部接続電極
４のＧＮＤ端子に接続する。

【００３４】第４層１２−４及び第５層１２−５、第６
層１２−６の誘電層はスペーサー層として使用される。
第７層の電極２０１は接地コンデンサＣ２０のＧＮＤで
はない側の電極であり第７層１２−７を介して対向する
ＧＮＤ電極１０により接地コンデンサＣ２０を形成す
る。接地コンデンサＣ２０の電極２０１は２００電極に
より多層基板端部に引き出され外部接続電極７のＶｃｏ
ｎｔ端子に接続される。

【００３５】第８層１２−８は誘電体表面の略全面にＧ
ＮＤ電極を形成している。このＧＮＤ電極１０は電極１
０−１、１０−２、１０−３、１０−４により多層基板
端部に引き出されそれぞれ外部接続電極６、４、３、２
のＧＮＤ端子に接続する。

【００３６】本実施例においては第１から第２層及び第
３層の表面がコンデンサ及びコイルの形成部、第４層の
誘電体層及び第５、第６層がスペーサー部、第７層及び
第８層の表面が接地コンデンサ部となっている。

【００３７】コンデンサ及びコイルの形成部において特
にコイルのパターニングについては基板表面の搭載部用
電極（５０１、５０２、５０３、５０４）に重なる部分
をできるだけ避けてパターニングしたほうがコイルのＱ
を劣化させないですむ。また、基板内に形成される複数
のコイル同士は近づき過ぎると迷結合を起こしやすいた
め、できるだけ離すか、コイルとコイルの間に積極的に
コンデンサを形成させて迷結合を起こりづらくさせてや
る必要がある。特に、コイルとコイルの間にコンデンサ
を形成する方法はコイル同士のシールディング効果をつ
くり、且つ狭い領域を有効活用する上で非常に有効な方
法である。

【００３８】スペーサー部は厚くする程、接地しないコ
ンデンサやコイルにとっては特性的に良好であるが、例
えば、本構成をセラミックで行った場合、焼成時の脱バ
インダー性、及び製造時の部品としての基板形状に元基
板から個別分割する方法が問題になる。従って、目安と
して全体の基板厚みが約１．５ｍｍ程度以下の厚み（セ
ラミックの場合は焼成後の基板厚み）になるようにスペ
ーサー部の厚みを調整する。

【００３９】（他の実施の形態）以上実施の形態例につ
いて説明したが、本発明は次のようにしても実施可能で
ある。

【００４０】他の例として図５のＡに回路例を示す。図
中Ｃ３０〜Ｃ３７はコンデンサ、Ｌ３０〜Ｌ３３はコイ
ルを示す。本実施例は図２の回路に対してＴＸ端子にロ
ーパスフィルター（ＬＰＦ）が付加されたものである
が、この構成であっても本発明のＰＩＮダイオードＤ
１、Ｄ２間に挿入するコイル（Ｌ３１）とコンデンサ
（Ｃ３４）を並列挿入する方法は有効である。

【００４１】更に他の例として図５のＢに回路例を示
す。図中Ｃ４０〜Ｃ４９及び、Ｃ４０１、Ｃ４０２はコ
ンデンサ、Ｌ４０〜Ｌ４４はコイルを示す。本実施例は
特に１ＧＨｚを越えるアプリケーション用のアンテナス
イッチである。本回路ではＰＩＮダイオードのＯＦＦ時
の特性劣化を補正するためのコイル及びコンデンサ及び
ＴＸ端子にローパスフィルター（ＬＰＦ）を付加させて
いる。使用周波数が１ＧＨｚを越えるためコイルについ
ては浮遊容量を予め設定しておく必要があり、図のよう
な回路形態になっているが、前述同様に本発明のＰＩＮ
ダイオードＤ１、Ｄ２間に挿入するコイル（Ｌ３１）と
コンデンサ（Ｃ３４）を並列挿入する方法は有効であ
る。

【００４２】

【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 (1) ストリップラインを使用しない分アンテナスイッチ
を小型に設計できる。

【００４３】(2) セラミックの多層基板を使った場合、
基板厚みを薄く設計できるため焼成時の脱インダー性を
良好にし、且つ製造時の元基板から部品としての基板形
状に個別分割する方法を容易にする。

【００４４】(3) 上記実施例に示したような形状の下で
も低挿入損失で、十分なアイソレーションをもつアンテ
ナスイッチが得られる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】実施例におけるアンテナスイッチの回路図であ
る。

【図３】実施例におけるアンテナスイッチの分解斜視図
である。

【図４】Ａはダイオードのパッケージを示した図、Ｂは
アンテナスイッチの完成品を示した図である。

【図５】Ａは他の回路図（その１）、Ｂは他の回路図
（その２）である。

【図６】従来例の説明図であり、Ａは例１、Ｂは例２で
ある。

【符号の説明】

１０ ＧＮＤ電極 １１ 外部接続用電極 １２ 多層基板 ＡＮＴ アンテナ端子 ＴＸ 送信端子 ＲＸ 受信端子

Claims (3)

【特許請求の範囲】
1. 【請求項１】 制御電源端子に近い第１のＰＩＮダイオ
   ードと、それに続く第２のＰＩＮダイオードと、前記第
   １、第２のＰＩＮダイオードとの間に接続したインダク
   タンス素子を備え、前記制御電源端子の制御電源により
   前記ＰＩＮダイオードをオン／オフ制御して送受信の切
   り替えを行うアンテナスイッチにおいて、 前記インダクタンス素子に対し、インピーダンス補正用
   の容量素子を並列接続したことを特徴とするアンテナス
   イッチ。
2. 【請求項２】 複数の誘電体シート上に、前記アンテナ
   スイッチを構成する受動素子をパターン形成し、それら
   を積層成形した多層基板上にＰＩＮダイオードを搭載
   し、前記多層基板の側面部に外部接続端子を設けたこと
   を特徴とする請求項１記載のアンテナスイッチ。
3. 【請求項３】 前記多層基板は、底面側の誘電体層に略
   全面にわたって接地電極を形成し、積層方向でその直ぐ
   上の層に接地コンデンサの対向電極を配置し、その積層
   方向で上側にはにスペーサ層が形成され、更に、その上
   に前記接地コンデンサ以外のコンデンサ、及びコイルを
   混在させて形成したことを特徴とする請求項２記載のア
   ンテナスイッチ。