JP2758889B2 - １チップ形ローパスフィルタ - Google Patents
１チップ形ローパスフィルタInfo
- Publication number
- JP2758889B2 JP2758889B2 JP8183492A JP18349296A JP2758889B2 JP 2758889 B2 JP2758889 B2 JP 2758889B2 JP 8183492 A JP8183492 A JP 8183492A JP 18349296 A JP18349296 A JP 18349296A JP 2758889 B2 JP2758889 B2 JP 2758889B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- pass filter
- chip
- lpf
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は容量性線路と誘導性
線路とを一枚の誘電体基板上に交互にパターン構成し，
このパターンの入力端と出力端との間で高域周波数信号
を減衰させる１チップ形ローパスフィルタに関し、特に
マイクロ波帯やミリ波帯においてマイクロ波ＩＣ（ＭＩ
Ｃ）を用いる高周波装置のバイアス回路として小型で高
減衰を得るのに適する１チップ形ローパスフィルタに関
する。
線路とを一枚の誘電体基板上に交互にパターン構成し，
このパターンの入力端と出力端との間で高域周波数信号
を減衰させる１チップ形ローパスフィルタに関し、特に
マイクロ波帯やミリ波帯においてマイクロ波ＩＣ（ＭＩ
Ｃ）を用いる高周波装置のバイアス回路として小型で高
減衰を得るのに適する１チップ形ローパスフィルタに関
する。
【０００２】
【従来の技術】従来のこの種の１チップ形ローパスフィ
ルタについて、図面を参照して説明する。図６は従来技
術による１チップ形ローパスフィルタの一つである単板
コンデンサ２４，２５および２６を使用した電圧制御発
振器を示す図であり、（ａ）は１部截欠して示す平面
図、（ｂ）は回路図である。なお、図６（ａ）はこの電
圧制御発振器（ＶＣＯ）の筐体を外してみた平面図であ
る。
ルタについて、図面を参照して説明する。図６は従来技
術による１チップ形ローパスフィルタの一つである単板
コンデンサ２４，２５および２６を使用した電圧制御発
振器を示す図であり、（ａ）は１部截欠して示す平面
図、（ｂ）は回路図である。なお、図６（ａ）はこの電
圧制御発振器（ＶＣＯ）の筐体を外してみた平面図であ
る。
【０００３】図６の電圧制御発振器は、出力端子１５か
ら高周波数信号を出力する発振器部１００と、発振器部
１００にバイアス供給を行うバイアス部２００Ａとを含
む。発振器部１００は、可変容量ダイオード（ＶＣ）
１，誘電体基板１９，２０および発振用能動素子である
コレクタ接地のトランジスタ（ＴＲ）５を筐体に直接取
り付けている。可変容量ダイオード１と，誘電体基板１
９上に形成された高周波用マイクロチップコンデンタで
あるコンデンサ２，４と，主線路３とがトランジスタ５
のベース整合回路を形成し、誘電体基板２０上に形成さ
れた主線路６，８と，上記と同様のコンデンサ７とがト
ランジスタ５のエミッタ整合回路を形成する。この電圧
制御発振器は、トランジスタ５のエミッタまたはエミッ
タ整合回路からトランジスタ５のベースまたはベース整
合回路への高周波数信号の帰還によって発振する。高周
波数信号の発振周波数は可変容量ダイオード１の容量変
化によって変化され、この容量変化はバイアス供給部９
ａから供給される制御電圧によって制御される。発振し
た高周波数信号はトランジスタ５のエミッタから主線路
６，コンデンサ７および主線路８を介して出力端子１５
から取り出される。
ら高周波数信号を出力する発振器部１００と、発振器部
１００にバイアス供給を行うバイアス部２００Ａとを含
む。発振器部１００は、可変容量ダイオード（ＶＣ）
１，誘電体基板１９，２０および発振用能動素子である
コレクタ接地のトランジスタ（ＴＲ）５を筐体に直接取
り付けている。可変容量ダイオード１と，誘電体基板１
９上に形成された高周波用マイクロチップコンデンタで
あるコンデンサ２，４と，主線路３とがトランジスタ５
のベース整合回路を形成し、誘電体基板２０上に形成さ
れた主線路６，８と，上記と同様のコンデンサ７とがト
ランジスタ５のエミッタ整合回路を形成する。この電圧
制御発振器は、トランジスタ５のエミッタまたはエミッ
タ整合回路からトランジスタ５のベースまたはベース整
合回路への高周波数信号の帰還によって発振する。高周
波数信号の発振周波数は可変容量ダイオード１の容量変
化によって変化され、この容量変化はバイアス供給部９
ａから供給される制御電圧によって制御される。発振し
た高周波数信号はトランジスタ５のエミッタから主線路
６，コンデンサ７および主線路８を介して出力端子１５
から取り出される。
【０００４】発振器部１００は高インピーダンス線路９
のバイアス供給部９ａからコンデンサ２の電極を中継し
て可変容量ダイオード１に制御電圧を供給する。また、
発振器部１００は、高インピーダンス線路１０のバイア
ス供給部１０ａからコンデンサ４の電極を中継してトラ
ンジスタ５のベースにベースバイアスを供給し、高イン
ピーダンス線路１１のバイアス供給部１１ａから主線路
６を介してトランジスタ５のエミッタにエミッタバイア
スを供給する。高インピーダンス線路９，１０および１
１は、主線路３，６および８より高インピーダンス（約
２倍以上）を呈するように構成され、長さを上記高周波
数信号において１／４波長近くにしてあるので誘導性素
子として動作する。
のバイアス供給部９ａからコンデンサ２の電極を中継し
て可変容量ダイオード１に制御電圧を供給する。また、
発振器部１００は、高インピーダンス線路１０のバイア
ス供給部１０ａからコンデンサ４の電極を中継してトラ
ンジスタ５のベースにベースバイアスを供給し、高イン
ピーダンス線路１１のバイアス供給部１１ａから主線路
６を介してトランジスタ５のエミッタにエミッタバイア
スを供給する。高インピーダンス線路９，１０および１
１は、主線路３，６および８より高インピーダンス（約
２倍以上）を呈するように構成され、長さを上記高周波
数信号において１／４波長近くにしてあるので誘導性素
子として動作する。
【０００５】バイアス部２００Ａはバイアス端子１６，
１７および１８にそれぞれ接続した単板コンデンサ２
４，２５および２６を備える。単板コンデンサ２４，２
５および２６は、高誘電率の１枚の誘電体基板の表面お
よび裏面に導電体を形成してコンデンサを形成したもの
であり、コンデンサ２，４および７と同様に高周波数特
性に優れている。単板コンデンサ２４，２５および２６
は、ボンディングワイヤ２１，２２および２３によって
バイアス供給部９ａ，１０ａおよび１１ａにそれぞれ接
続されている。従って、バイアス端子１６，１７および
１８に供給された制御電圧，ベースバイアスおよびエミ
ッタバイアスは、バイアス供給部９ａ，１０ａおよび１
１ａ等を介して可変容量ダイオード１，トランジスタ５
のベースおよびエミッタにそれぞれ供給される。なお、
ボンディングワイヤ２１，２２および２３も、細い金線
等で作られているので、誘導性素子として動作する。
１７および１８にそれぞれ接続した単板コンデンサ２
４，２５および２６を備える。単板コンデンサ２４，２
５および２６は、高誘電率の１枚の誘電体基板の表面お
よび裏面に導電体を形成してコンデンサを形成したもの
であり、コンデンサ２，４および７と同様に高周波数特
性に優れている。単板コンデンサ２４，２５および２６
は、ボンディングワイヤ２１，２２および２３によって
バイアス供給部９ａ，１０ａおよび１１ａにそれぞれ接
続されている。従って、バイアス端子１６，１７および
１８に供給された制御電圧，ベースバイアスおよびエミ
ッタバイアスは、バイアス供給部９ａ，１０ａおよび１
１ａ等を介して可変容量ダイオード１，トランジスタ５
のベースおよびエミッタにそれぞれ供給される。なお、
ボンディングワイヤ２１，２２および２３も、細い金線
等で作られているので、誘導性素子として動作する。
【０００６】図１の電圧制御発振器では、可変容量ダイ
オード１，トランジスタ５に生じている上記高周波数信
号が、バイアス端子１６，１７および１８から外部に漏
洩しないようにすることが重要である。この電圧制御発
振器では、高インピーダンス線路９，１０および１１と
単板コンデンサ２４，２５および２６とが上記高周波数
信号の漏洩を防ぐ低域通過ろ波（ローパスフィルタ，Ｌ
ＰＦ）特性を主として与え、特に単板コンデンサ２４，
２５および２６の役割が大きい。
オード１，トランジスタ５に生じている上記高周波数信
号が、バイアス端子１６，１７および１８から外部に漏
洩しないようにすることが重要である。この電圧制御発
振器では、高インピーダンス線路９，１０および１１と
単板コンデンサ２４，２５および２６とが上記高周波数
信号の漏洩を防ぐ低域通過ろ波（ローパスフィルタ，Ｌ
ＰＦ）特性を主として与え、特に単板コンデンサ２４，
２５および２６の役割が大きい。
【０００７】図３の本発明に係わる１チップ形ローパス
フィルタの減衰／周波数特性図を参照すると、単板コン
デンサ２４の減衰特性が周波数１０ＭＨｚから５０ＧＨ
ｚに亘って示されている。なお、この単板コンデンサ２
４は、比誘電率２８００，厚さｈ＝０．１ｍｍ，１辺１
ｍｍの誘電体基板を用いており、コンデンサのパターン
（表面）は１辺０．９ｍｍである。このパラメータにお
いて、単板コンデンサ２４の容量は１６０ｐＦになる。
単板コンデンサ２４の減衰量は、周波数が高くなるにつ
れて徐々に増大するが、１０ＧＨｚにおいても約５５ｄ
Ｂに過ぎない（電源インピーダンスおよび負荷インピー
ダンスを５０Ωとした場合）。なお、単板コンデンサ２
５および２６も同じ性能を有する。
フィルタの減衰／周波数特性図を参照すると、単板コン
デンサ２４の減衰特性が周波数１０ＭＨｚから５０ＧＨ
ｚに亘って示されている。なお、この単板コンデンサ２
４は、比誘電率２８００，厚さｈ＝０．１ｍｍ，１辺１
ｍｍの誘電体基板を用いており、コンデンサのパターン
（表面）は１辺０．９ｍｍである。このパラメータにお
いて、単板コンデンサ２４の容量は１６０ｐＦになる。
単板コンデンサ２４の減衰量は、周波数が高くなるにつ
れて徐々に増大するが、１０ＧＨｚにおいても約５５ｄ
Ｂに過ぎない（電源インピーダンスおよび負荷インピー
ダンスを５０Ωとした場合）。なお、単板コンデンサ２
５および２６も同じ性能を有する。
【０００８】図１に示した単板コンデンサ２４（および
２５，２６）は、高域周波数帯においても減衰量が十分
に大きくならないという欠点がある。この欠点を解消す
るために、低域周波数信号は損失少く通過させるが高域
周波数信号に対しては減衰量が多くなるローパスフィル
タを誘電体基板に構成することが考えられる。特開平３
−７１７０２号公報には、入力線路と出力線路との間に
誘導性線路と容量性線路とを直線的に交互に配置したロ
ーパスフィルタが開示されている。また、特開平５−２
９９９６１号公報には、誘導性部と容量性部とを誘電体
層を挟んで複数段数形成するローパスフィルタ構成が開
示されている。
２５，２６）は、高域周波数帯においても減衰量が十分
に大きくならないという欠点がある。この欠点を解消す
るために、低域周波数信号は損失少く通過させるが高域
周波数信号に対しては減衰量が多くなるローパスフィル
タを誘電体基板に構成することが考えられる。特開平３
−７１７０２号公報には、入力線路と出力線路との間に
誘導性線路と容量性線路とを直線的に交互に配置したロ
ーパスフィルタが開示されている。また、特開平５−２
９９９６１号公報には、誘導性部と容量性部とを誘電体
層を挟んで複数段数形成するローパスフィルタ構成が開
示されている。
【０００９】
【発明が解決しようとする課題】図示して説明した単板
コンデンサは、単一の容量性素子で高域周波数に対する
減衰を得るため、高域周波数信号に対して十分な減衰量
が得られないという欠点があった。
コンデンサは、単一の容量性素子で高域周波数に対する
減衰を得るため、高域周波数信号に対して十分な減衰量
が得られないという欠点があった。
【００１０】高域周波数信号に対して十分な減衰量が得
られないという上記欠点を解消するために、誘電体基板
に誘導性素子と容量性素子とを誘電体基板に一体化して
ローパスフィルタを構成する第１の開示例は、誘導性線
路と容量性線路とを直線上に交互に配置するので小型化
が困難であり、特に小型化が要求される高マイクロ波領
域やミリ波帯でのバイアス供給部用には使用困難である
いう欠点があった。また、第２の開示例は、複数の誘電
体基板を積層してローパスフィルタを構成するので、製
造工程が複雑であり、費用が嵩むという欠点があった。
られないという上記欠点を解消するために、誘電体基板
に誘導性素子と容量性素子とを誘電体基板に一体化して
ローパスフィルタを構成する第１の開示例は、誘導性線
路と容量性線路とを直線上に交互に配置するので小型化
が困難であり、特に小型化が要求される高マイクロ波領
域やミリ波帯でのバイアス供給部用には使用困難である
いう欠点があった。また、第２の開示例は、複数の誘電
体基板を積層してローパスフィルタを構成するので、製
造工程が複雑であり、費用が嵩むという欠点があった。
【００１１】従って本発明の目的は、高域周波数信号に
対して十分な減衰量を得ることができるとともに小型化
が容易である１チップ形ローパスフィルタを提供するこ
とにある。
対して十分な減衰量を得ることができるとともに小型化
が容易である１チップ形ローパスフィルタを提供するこ
とにある。
【００１２】
【課題を解決するための手段】本発明による１チップ形
ローパスフィルタは、容量性線路と誘導性線路とを一枚
の誘電体基板上に交互にパターン構成し，このパターン
の入力端と出力端との間で高域周波数信号を減衰させる
１チップ形ローパスフィルタにおいて、前記容量性線路
および前記誘導性線路の最大外形を連ねる線が、前記誘
電体基板上においてほぼ四辺形になるようにパターン構
成されており、前記誘導性線路と前記容量性線路との接
続点が、前記四辺形の最大外形を連ねる線にほぼ沿った
位置に配置され、前記容量性線路の開放端部が、前記四
辺形の内側方向に形成されている。
ローパスフィルタは、容量性線路と誘導性線路とを一枚
の誘電体基板上に交互にパターン構成し，このパターン
の入力端と出力端との間で高域周波数信号を減衰させる
１チップ形ローパスフィルタにおいて、前記容量性線路
および前記誘導性線路の最大外形を連ねる線が、前記誘
電体基板上においてほぼ四辺形になるようにパターン構
成されており、前記誘導性線路と前記容量性線路との接
続点が、前記四辺形の最大外形を連ねる線にほぼ沿った
位置に配置され、前記容量性線路の開放端部が、前記四
辺形の内側方向に形成されている。
【００１３】
【００１４】前記１チップ形ローパスフィルタの第１
は、前記入力端と，前記出力端と，これら入力端と出力
端との間に交互にパターン構成された前記容量性線路と
前記誘導性線路とを１組とするＬＰＦパターンが、前記
一枚の誘電体基板上に複数組配置されている構成をとる
ことができる。
は、前記入力端と，前記出力端と，これら入力端と出力
端との間に交互にパターン構成された前記容量性線路と
前記誘導性線路とを１組とするＬＰＦパターンが、前記
一枚の誘電体基板上に複数組配置されている構成をとる
ことができる。
【００１５】前記１チップ形ローパスフィルタの第２
は、前記容量性線路が、前記四辺形の各頂点部に配置さ
れている構成をとることができる。
は、前記容量性線路が、前記四辺形の各頂点部に配置さ
れている構成をとることができる。
【００１６】前記１チップ形ローパスフィルタの第３
は、前記誘導性線路の一つが前記四辺形の少くとも１辺
全部にほぼ沿って配置されている構成をとることができ
る。
は、前記誘導性線路の一つが前記四辺形の少くとも１辺
全部にほぼ沿って配置されている構成をとることができ
る。
【００１７】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【００１８】図１は本発明による１チップ形ローパスフ
ィルタの実施の形態の一つを適用した電圧制御発振器を
示す図であり、（ａ）は１部截欠して示す平面図、
（ｂ）は回路図である。図２は図１に使用したＬＰＦチ
ップ１２の拡大図である。
ィルタの実施の形態の一つを適用した電圧制御発振器を
示す図であり、（ａ）は１部截欠して示す平面図、
（ｂ）は回路図である。図２は図１に使用したＬＰＦチ
ップ１２の拡大図である。
【００１９】図１の電圧制御発振器は、図６と同じ発振
器部１００と、発振器部１００にバイアス供給を行うバ
イアス部２００とを含む。バイアス部２００はＬＰＦチ
ップ１２，１３および１４の入力端をバイアス端子１
６，１７および１８にそれぞれ接続している。ＬＰＦチ
ップ１２，１３および１４の出力端はボンディングワイ
ヤ２１，２２および２３によってバイアス供給部９ａ，
１０ａおよび１１ａにそれぞれ接続されている。従っ
て、バイアス端子１６，１７および１８に供給された制
御電圧，ベースバイアスおよびエミッタバイアスは、高
インピーダンス線路９，１０および１１にそれぞれ接続
されているバイアス供給部９ａ，１０ａおよび１１ａか
ら、可変容量ダイオード１，トランジスタ５のベースお
よびエミッタにそれぞれ供給される。
器部１００と、発振器部１００にバイアス供給を行うバ
イアス部２００とを含む。バイアス部２００はＬＰＦチ
ップ１２，１３および１４の入力端をバイアス端子１
６，１７および１８にそれぞれ接続している。ＬＰＦチ
ップ１２，１３および１４の出力端はボンディングワイ
ヤ２１，２２および２３によってバイアス供給部９ａ，
１０ａおよび１１ａにそれぞれ接続されている。従っ
て、バイアス端子１６，１７および１８に供給された制
御電圧，ベースバイアスおよびエミッタバイアスは、高
インピーダンス線路９，１０および１１にそれぞれ接続
されているバイアス供給部９ａ，１０ａおよび１１ａか
ら、可変容量ダイオード１，トランジスタ５のベースお
よびエミッタにそれぞれ供給される。
【００２０】ここで、ＬＰＦチップ１２，１３および１
３は、本発明による実施の形態の一つである１チップ形
ローパスフィルタであり、同じ構成・作用を有する。以
下、図１および図２を併せ参照して本実施の形態の１チ
ップ形ローパスフィルタであるＬＰＦチップ１２につい
て詳細に説明する。
３は、本発明による実施の形態の一つである１チップ形
ローパスフィルタであり、同じ構成・作用を有する。以
下、図１および図２を併せ参照して本実施の形態の１チ
ップ形ローパスフィルタであるＬＰＦチップ１２につい
て詳細に説明する。
【００２１】ＬＰＦチップ１２は、高誘電率の一枚の誘
電体基板１２ａの表面のＬＰＦパターン１２ｂの部分と
裏面（図示せず）の全体とに導体膜を形成している。Ｌ
ＰＦパターン１２ｂは幅の広い部分と幅の狭い部分とを
交互にパターン形成しており、幅の広い部分が容量性線
路，つまりコンデンサＣ１，Ｃ２，Ｃ３およびＣ４とな
り、幅の狭い部分が誘導性線路，つまりインダクタＬ
１，Ｌ２およびＬ３となる。ＬＰＦパターン１２ｂは、
図示の通り、コンデンサＣ４，インダクタＬ３，コンデ
ンサＣ３，インダクタＬ２，コンデンサＣ２，インダク
タＬ１，コンデンサＣ１を交互に接続しているので、Ｌ
ＰＦチップ１２はローパスフィルタを形成している。コ
ンデンサＣ４をローパスフィルタの入力端，コンデンサ
Ｃ１をローパスフィルタの出力端とすると、ＬＰＦチッ
プ１２は上記入力端と出力端との間でカットオフ周波数
以上の周波数の高周波数信号を大きく減衰させる。
電体基板１２ａの表面のＬＰＦパターン１２ｂの部分と
裏面（図示せず）の全体とに導体膜を形成している。Ｌ
ＰＦパターン１２ｂは幅の広い部分と幅の狭い部分とを
交互にパターン形成しており、幅の広い部分が容量性線
路，つまりコンデンサＣ１，Ｃ２，Ｃ３およびＣ４とな
り、幅の狭い部分が誘導性線路，つまりインダクタＬ
１，Ｌ２およびＬ３となる。ＬＰＦパターン１２ｂは、
図示の通り、コンデンサＣ４，インダクタＬ３，コンデ
ンサＣ３，インダクタＬ２，コンデンサＣ２，インダク
タＬ１，コンデンサＣ１を交互に接続しているので、Ｌ
ＰＦチップ１２はローパスフィルタを形成している。コ
ンデンサＣ４をローパスフィルタの入力端，コンデンサ
Ｃ１をローパスフィルタの出力端とすると、ＬＰＦチッ
プ１２は上記入力端と出力端との間でカットオフ周波数
以上の周波数の高周波数信号を大きく減衰させる。
【００２２】ここで、カットオフ周波数以上の特定周波
数の減衰量を大きくするには、ローパスフィルタのカッ
トオフ周波数を低くする必要がある。そこで、このＬＰ
Ｆチップ１２では、ＬＰＦパターン１２ｂの容量性線
路，つまりコンデンサＣ１〜Ｃ４および誘導性線路，つ
まりインダクタＬ１〜Ｌ３の最大外形を連ねた線がほぼ
四辺形（図２は正方形）になるようにパターン構成して
いる。ここで、上述の最大外形を連ねた線とは、ＬＰＦ
チップ１２上における上記容量性線路および上記誘導性
線路の最外側導体部分を連ねる線のことである。また、
上記容量性線路と上記誘導性線路との接続点の各各，つ
まりコンデンサＣ４とインダクタＬ３との接続点Ｌ３
ｂ，インダクタＬ３とコンデンサＣ３との接続点Ｌ３
ａ，コンデンサＣ３とインダクタＬ２との接続点Ｌ２
ｂ，インダクタＬ２とコンデンサＣ２との接続点Ｌ２
ａ，コンデンサＣ２とインダクタＬ１との接続点Ｌ１ｂ
およびインダクタＬ１とコンデンサＣ１との接続点Ｌ１
ａの各各を上記四辺形の最大外形を連ねる線にほぼ沿っ
た位置に配置している。上述のとおりに接続点Ｌ１ａ，
Ｌ１ｂ，Ｌ２ａ，Ｌ２ｂ，Ｌ３ａ，Ｌ３ｂを配置するこ
とにより、ＬＰＦチップ１２は、誘導性線路の長さを長
くすることでインダクタＬ１〜Ｌ３のインダクタンス値
を大きくすることができ、ローパスフィルタのカットオ
フ周波数を低くすることができる。また、インダクタＬ
１〜Ｌ３の相互間距離を大きくとれるので、ＬＰＦチッ
プ１２の入力端と出力端との間のアイソレーションを大
きくとれるという利点もある。なお、図２では誘導性線
路を直線形状にしているが、この線路を蛇行させるとイ
ンダクタＬ１〜Ｌ３のインダクタンスをさらに大きくす
ることができる。
数の減衰量を大きくするには、ローパスフィルタのカッ
トオフ周波数を低くする必要がある。そこで、このＬＰ
Ｆチップ１２では、ＬＰＦパターン１２ｂの容量性線
路，つまりコンデンサＣ１〜Ｃ４および誘導性線路，つ
まりインダクタＬ１〜Ｌ３の最大外形を連ねた線がほぼ
四辺形（図２は正方形）になるようにパターン構成して
いる。ここで、上述の最大外形を連ねた線とは、ＬＰＦ
チップ１２上における上記容量性線路および上記誘導性
線路の最外側導体部分を連ねる線のことである。また、
上記容量性線路と上記誘導性線路との接続点の各各，つ
まりコンデンサＣ４とインダクタＬ３との接続点Ｌ３
ｂ，インダクタＬ３とコンデンサＣ３との接続点Ｌ３
ａ，コンデンサＣ３とインダクタＬ２との接続点Ｌ２
ｂ，インダクタＬ２とコンデンサＣ２との接続点Ｌ２
ａ，コンデンサＣ２とインダクタＬ１との接続点Ｌ１ｂ
およびインダクタＬ１とコンデンサＣ１との接続点Ｌ１
ａの各各を上記四辺形の最大外形を連ねる線にほぼ沿っ
た位置に配置している。上述のとおりに接続点Ｌ１ａ，
Ｌ１ｂ，Ｌ２ａ，Ｌ２ｂ，Ｌ３ａ，Ｌ３ｂを配置するこ
とにより、ＬＰＦチップ１２は、誘導性線路の長さを長
くすることでインダクタＬ１〜Ｌ３のインダクタンス値
を大きくすることができ、ローパスフィルタのカットオ
フ周波数を低くすることができる。また、インダクタＬ
１〜Ｌ３の相互間距離を大きくとれるので、ＬＰＦチッ
プ１２の入力端と出力端との間のアイソレーションを大
きくとれるという利点もある。なお、図２では誘導性線
路を直線形状にしているが、この線路を蛇行させるとイ
ンダクタＬ１〜Ｌ３のインダクタンスをさらに大きくす
ることができる。
【００２３】なお、ＬＰＦパターン１２ｂは、上記容量
性線路と上記誘導性線路との接続点を上記四辺形の最大
外形を連ねる線にほぼ沿った位置に配置しているので、
上記容量性線路（コンデンサＣ１〜Ｃ４）の各各は、先
端開放のスタブであると考えることができる。上記四辺
形の最大外形線から最も離れた辺，この辺がない場合は
頂点を開放端Ｃ１ａ〜Ｃ４ａと名付けると、これら開放
端Ｃ１ａ〜Ｃ４ａの部分は上記四辺形の内側方向に形成
されている。また、上記容量性線路（コンデンサＣ１〜
Ｃ４）の各各は、上記四辺形の各頂点部に配置されてい
る。上述した容量性線路の配置により、誘電体基板１２
ａの面積当り、コンデンサＣ１〜Ｃ４の容量値を大きく
することができている。
性線路と上記誘導性線路との接続点を上記四辺形の最大
外形を連ねる線にほぼ沿った位置に配置しているので、
上記容量性線路（コンデンサＣ１〜Ｃ４）の各各は、先
端開放のスタブであると考えることができる。上記四辺
形の最大外形線から最も離れた辺，この辺がない場合は
頂点を開放端Ｃ１ａ〜Ｃ４ａと名付けると、これら開放
端Ｃ１ａ〜Ｃ４ａの部分は上記四辺形の内側方向に形成
されている。また、上記容量性線路（コンデンサＣ１〜
Ｃ４）の各各は、上記四辺形の各頂点部に配置されてい
る。上述した容量性線路の配置により、誘電体基板１２
ａの面積当り、コンデンサＣ１〜Ｃ４の容量値を大きく
することができている。
【００２４】ＬＰＦチップ１２の誘電体基板１２ａは厚
さｔ＝０．１ｍｍ，比誘電率εｒ＝２８００のチタン酸
バリウム磁器を用いている。ＬＰＦパターン１２ｂは図
示した寸法パラメータ（単位ｍｍ）を有する。この寸法
パラメータは、誘電体基板１２ａの面積が図６で示した
単板コンデンサ２４の誘電体基板と同じ（１ｍｍ×１ｍ
ｍ）になるように設定したものである。このパラメータ
によって近似計算すると、コンデンサＣ１〜Ｃ４の容量
はそれぞれ２２ｐＦ，インダクタＬ１〜Ｌ３のインダク
タンスはそれぞれ０．１５ｎＨになる。これらの数値を
用いたＬＰＦチップ１２の減衰／周波数特性図を図３に
示している。ＬＰＦチップ１２は、カットオフ周波数が
約２．８ＧＨｚの７リアクタンス素子構成ローパスフィ
ルタであり、１００ＭＨｚ近傍までは減衰量を殆ど生じ
ないが、１０ＧＨｚにおいては約９５ｄＢの減衰量を生
じる（電源インピーダンスおよび負荷インピーダンスを
５０Ωとした場合）。即ち、ＬＰＦチップ１２は、多段
構成のローパスフィルタであるので、高域周波数帯域で
ある１０ＧＨｚにおける減衰量が単板コンデンサ２４に
比べて４０ｄＢも多くとれるという特徴がある。
さｔ＝０．１ｍｍ，比誘電率εｒ＝２８００のチタン酸
バリウム磁器を用いている。ＬＰＦパターン１２ｂは図
示した寸法パラメータ（単位ｍｍ）を有する。この寸法
パラメータは、誘電体基板１２ａの面積が図６で示した
単板コンデンサ２４の誘電体基板と同じ（１ｍｍ×１ｍ
ｍ）になるように設定したものである。このパラメータ
によって近似計算すると、コンデンサＣ１〜Ｃ４の容量
はそれぞれ２２ｐＦ，インダクタＬ１〜Ｌ３のインダク
タンスはそれぞれ０．１５ｎＨになる。これらの数値を
用いたＬＰＦチップ１２の減衰／周波数特性図を図３に
示している。ＬＰＦチップ１２は、カットオフ周波数が
約２．８ＧＨｚの７リアクタンス素子構成ローパスフィ
ルタであり、１００ＭＨｚ近傍までは減衰量を殆ど生じ
ないが、１０ＧＨｚにおいては約９５ｄＢの減衰量を生
じる（電源インピーダンスおよび負荷インピーダンスを
５０Ωとした場合）。即ち、ＬＰＦチップ１２は、多段
構成のローパスフィルタであるので、高域周波数帯域で
ある１０ＧＨｚにおける減衰量が単板コンデンサ２４に
比べて４０ｄＢも多くとれるという特徴がある。
【００２５】図４は本発明による１チップ形ローパスフ
ィルタの実施の形態の別の一つの平面図である。
ィルタの実施の形態の別の一つの平面図である。
【００２６】図４の実施の形態によるＬＰＦチップ４１
は、一枚の誘電体基板４１ａの表面に二つのＬＰＦパタ
ーン４１ａおよび４２ｂを構成し、裏面には全体に導体
膜を構成している。ＬＰＦパターン４１ｂは、図２に示
したＬＰＦチップ１２のＬＰＦパターン１２ｂと同じ誘
導性線路と容量性線路を交互に配置したパターンであ
り、従ってＬＰＦパターン４１ｂの部分はＬＰＦチップ
１２と同じ減衰／周波数特性を持つ。ＬＰＦパターン４
１ｃは、ＬＰＦパターン４１ｂとは対称にパターン構成
したものであり、ＬＰＦパターン４１ｂの部分と同じ減
衰／周波数特性を持つ。このＬＰＦチップ４１は、図１
のバイアス部１００のＬＰＦチップ１２と１３の機能を
兼ねている。従って、このＬＰＦチップ４１を図１のバ
イアス部１００に用いると、２個のＬＰＦチップ１２，
１３を用いるのに比べて、電圧制御発振器の実装作業が
容易になるという特徴がある。なお、一枚の誘電体基板
にさらに多数のＬＰＦパターンを構成できるのは勿論で
ある。
は、一枚の誘電体基板４１ａの表面に二つのＬＰＦパタ
ーン４１ａおよび４２ｂを構成し、裏面には全体に導体
膜を構成している。ＬＰＦパターン４１ｂは、図２に示
したＬＰＦチップ１２のＬＰＦパターン１２ｂと同じ誘
導性線路と容量性線路を交互に配置したパターンであ
り、従ってＬＰＦパターン４１ｂの部分はＬＰＦチップ
１２と同じ減衰／周波数特性を持つ。ＬＰＦパターン４
１ｃは、ＬＰＦパターン４１ｂとは対称にパターン構成
したものであり、ＬＰＦパターン４１ｂの部分と同じ減
衰／周波数特性を持つ。このＬＰＦチップ４１は、図１
のバイアス部１００のＬＰＦチップ１２と１３の機能を
兼ねている。従って、このＬＰＦチップ４１を図１のバ
イアス部１００に用いると、２個のＬＰＦチップ１２，
１３を用いるのに比べて、電圧制御発振器の実装作業が
容易になるという特徴がある。なお、一枚の誘電体基板
にさらに多数のＬＰＦパターンを構成できるのは勿論で
ある。
【００２７】図５は本発明による１チップ形ローパスフ
ィルタの実施の形態のさらに別の一つの平面図である。
ィルタの実施の形態のさらに別の一つの平面図である。
【００２８】図４の実施の形態によるＬＰＦチップ５１
は、高誘電率の一枚の誘電体基板４１ａの表面のＬＰＦ
パターン５１ｂの部分と裏面（図示せず）の全体とに導
体膜を形成している。ＬＰＦパターン５１ｂは幅の広い
容量性線路，つまりコンデンサＣ５１およびＣ５２と、
幅の狭い誘導性線路，つまりインダクタＬ５１とからな
る。インダクタＬ５１は、コンデンサＣ５１と接続点Ｌ
５１ａで接続され、コンデンサＣ５２と接続点Ｌ５２ａ
で接続されている。従って、ＬＰＦチップ５１は３リア
クタンス素子のローパスフィルタを形成している。コン
デンサＣ５１をローパスフィルタの入力端，コンデンサ
Ｃ５２をローパスフィルタの出力端とすると、ＬＰＦチ
ップ５１は上記入力端と出力端との間でカットオフ周波
数以上の周波数の高周波数信号を大きく減衰させる。
は、高誘電率の一枚の誘電体基板４１ａの表面のＬＰＦ
パターン５１ｂの部分と裏面（図示せず）の全体とに導
体膜を形成している。ＬＰＦパターン５１ｂは幅の広い
容量性線路，つまりコンデンサＣ５１およびＣ５２と、
幅の狭い誘導性線路，つまりインダクタＬ５１とからな
る。インダクタＬ５１は、コンデンサＣ５１と接続点Ｌ
５１ａで接続され、コンデンサＣ５２と接続点Ｌ５２ａ
で接続されている。従って、ＬＰＦチップ５１は３リア
クタンス素子のローパスフィルタを形成している。コン
デンサＣ５１をローパスフィルタの入力端，コンデンサ
Ｃ５２をローパスフィルタの出力端とすると、ＬＰＦチ
ップ５１は上記入力端と出力端との間でカットオフ周波
数以上の周波数の高周波数信号を大きく減衰させる。
【００２９】このＬＰＦチップ５１も、ＬＰＦパターン
５１ｂの容量性線路，つまりコンデンサＣ５１，Ｃ５２
の最大外形と誘導性線路，つまりインダクタＬ５１の最
大外形とを連ねた線がほぼ四辺形（図４は正方形）にな
るようにパターン構成し、また上記容量性線路と上記誘
導性線路との接続点の各各，つまり接続点Ｌ５１ａおよ
びＬ５１ｂの各各を上記四辺形の最大外形を連ねる線に
ほぼ沿った位置に配置している。また、インダクタＬ５
１は上記四辺形の１辺の全部にほぼ沿う部分を有する。
上述のとおりにインダクタＬ５１，接続点Ｌ５１ａおよ
びＬ５１ｂを配置することにより、ＬＰＦチップ５１も
誘導性線路の長さを長くすることでインダクタＬ５１の
インダクタンス値を大きくすることができ、ローパスフ
ィルタのカットオフ周波数を低くすることができる。こ
のＬＰＦパターン５１ｂにおいても、上記容量性線路と
上記誘導性線路との接続点を上記四辺形の最大外形を連
ねる線にほぼ沿った位置に配置しているので、上記容量
性線路（コンデンサＣ５１，Ｃ５２）の各各も先端開放
のスタブであると考えることができる。上記四辺形の最
大外形線から最も離れた辺を開放端Ｃ５１ａ，Ｃ５２ａ
と名付けると、これら開放端Ｃ５１ａおよびＣ５２ａの
部分も上記四辺形の内側方向に形成されている。
５１ｂの容量性線路，つまりコンデンサＣ５１，Ｃ５２
の最大外形と誘導性線路，つまりインダクタＬ５１の最
大外形とを連ねた線がほぼ四辺形（図４は正方形）にな
るようにパターン構成し、また上記容量性線路と上記誘
導性線路との接続点の各各，つまり接続点Ｌ５１ａおよ
びＬ５１ｂの各各を上記四辺形の最大外形を連ねる線に
ほぼ沿った位置に配置している。また、インダクタＬ５
１は上記四辺形の１辺の全部にほぼ沿う部分を有する。
上述のとおりにインダクタＬ５１，接続点Ｌ５１ａおよ
びＬ５１ｂを配置することにより、ＬＰＦチップ５１も
誘導性線路の長さを長くすることでインダクタＬ５１の
インダクタンス値を大きくすることができ、ローパスフ
ィルタのカットオフ周波数を低くすることができる。こ
のＬＰＦパターン５１ｂにおいても、上記容量性線路と
上記誘導性線路との接続点を上記四辺形の最大外形を連
ねる線にほぼ沿った位置に配置しているので、上記容量
性線路（コンデンサＣ５１，Ｃ５２）の各各も先端開放
のスタブであると考えることができる。上記四辺形の最
大外形線から最も離れた辺を開放端Ｃ５１ａ，Ｃ５２ａ
と名付けると、これら開放端Ｃ５１ａおよびＣ５２ａの
部分も上記四辺形の内側方向に形成されている。
【００３０】ＬＰＦチップ５１の誘電体基板５１ａも厚
さｔ＝０．１ｍｍ，比誘電率εｒ＝２８００のチタン酸
バリウム磁器を用いている。ＬＰＦパターン５１ｂは図
示した寸法パラメータ（単位ｍｍ）を有する。この寸法
パラメータも、誘電体基板５１ａの面積が図６で示した
単板コンデンサ２４の誘電体基板と同じ（１ｍｍ×１ｍ
ｍ）になるように設定したものである。このパラメータ
によって近似計算すると、コンデンサＣ５１，Ｃ５２の
容量はそれぞれ４０ｐＦ，インダクタＬ５１のインダク
タンスは０．９ｎＨになる。これらの数値を用いたＬＰ
Ｆチップ５１の減衰／周波数特性図も図３に示してい
る。ＬＰＦチップ５１は、カットオフ周波数が約８００
ＭＨｚのローパスフィルタであり、１００ＭＨｚ近傍ま
では減衰量を殆ど生じないが、１０ＧＨｚにおいては約
８５ｄＢの減衰量を生じる（電源インピーダンスおよび
負荷インピーダンスを５０Ωとした場合）。即ち、簡単
なパターン構成である３リアクタンス素子のＬＰＦチッ
プ５１でも、１０ＧＨｚにおける減衰量が単板コンデン
サ２４に比べて３０ｄＢも多くとれるという特徴があ
る。
さｔ＝０．１ｍｍ，比誘電率εｒ＝２８００のチタン酸
バリウム磁器を用いている。ＬＰＦパターン５１ｂは図
示した寸法パラメータ（単位ｍｍ）を有する。この寸法
パラメータも、誘電体基板５１ａの面積が図６で示した
単板コンデンサ２４の誘電体基板と同じ（１ｍｍ×１ｍ
ｍ）になるように設定したものである。このパラメータ
によって近似計算すると、コンデンサＣ５１，Ｃ５２の
容量はそれぞれ４０ｐＦ，インダクタＬ５１のインダク
タンスは０．９ｎＨになる。これらの数値を用いたＬＰ
Ｆチップ５１の減衰／周波数特性図も図３に示してい
る。ＬＰＦチップ５１は、カットオフ周波数が約８００
ＭＨｚのローパスフィルタであり、１００ＭＨｚ近傍ま
では減衰量を殆ど生じないが、１０ＧＨｚにおいては約
８５ｄＢの減衰量を生じる（電源インピーダンスおよび
負荷インピーダンスを５０Ωとした場合）。即ち、簡単
なパターン構成である３リアクタンス素子のＬＰＦチッ
プ５１でも、１０ＧＨｚにおける減衰量が単板コンデン
サ２４に比べて３０ｄＢも多くとれるという特徴があ
る。
【００３１】
【発明の効果】以上説明したように本発明は、容量性線
路と誘導性線路とを一枚の誘電体基板上に交互に配置し
た１チップ形ローパスフィルタにおいて、前記容量性線
路の最大外形と前記誘導性線路の最大外形とを連ねる線
がほぼ四辺形になるようにパターン構成されており、前
記誘導性線路と前記容量性線路との接続点が、前記四辺
形の最大外形を連ねる線にほぼ沿った位置に配置されて
いるので、カットオフ周波数を低くすることができ、高
域周波数信号に対して十分な減衰量を得ることができる
という効果がある。
路と誘導性線路とを一枚の誘電体基板上に交互に配置し
た１チップ形ローパスフィルタにおいて、前記容量性線
路の最大外形と前記誘導性線路の最大外形とを連ねる線
がほぼ四辺形になるようにパターン構成されており、前
記誘導性線路と前記容量性線路との接続点が、前記四辺
形の最大外形を連ねる線にほぼ沿った位置に配置されて
いるので、カットオフ周波数を低くすることができ、高
域周波数信号に対して十分な減衰量を得ることができる
という効果がある。
【図１】本発明による１チップ形ローパスフィルタの実
施の形態の一つを適用した電圧制御発振器を示す図であ
り、（ａ）は１部截欠して示す平面図、（ｂ）は回路図
である。
施の形態の一つを適用した電圧制御発振器を示す図であ
り、（ａ）は１部截欠して示す平面図、（ｂ）は回路図
である。
【図２】図１に使用したＬＰＦチップ１２の拡大図であ
る。
る。
【図３】本発明に係わる１チップ形ローパスフィルタの
減衰／周波数特性図である。
減衰／周波数特性図である。
【図４】本発明による１チップ形ローパスフィルタの実
施の形態の別の一つの平面図である。
施の形態の別の一つの平面図である。
【図５】本発明による１チップ形ローパスフィルタの実
施の形態のさらに別の一つの平面図である。
施の形態のさらに別の一つの平面図である。
【図６】従来技術による１チップ形ローパスフィルタの
一つである単板コンデンサを適用した電圧制御発振器を
示す図であり、（ａ）は１部截欠して示す平面図、
（ｂ）は回路図である。
一つである単板コンデンサを適用した電圧制御発振器を
示す図であり、（ａ）は１部截欠して示す平面図、
（ｂ）は回路図である。
１００ 発振器部 ９〜１１ 高インピーダンス線路 ９ａ〜１１ａ バイアス供給部 １９，２０ 誘電体基板 ２００ バイアス部 １２〜１４ ＬＰＦチップ １２ａ 誘電体基板 １２ｂ ＬＰＦパターン Ｃ１〜Ｃ４ 容量部 Ｃ１ａ〜Ｃ４ａ 開放端 Ｌ１〜Ｌ３ 誘導部 Ｌ１ａ，Ｌ１ｂ，Ｌ２ａ，Ｌ２ｂ，Ｌ３ａ，Ｌ３ｂ
接続点 １６〜１８ バイアス端子 ２１〜２３ ボンディングワイヤ ４１，５１ ＬＰＦチップ ４１ａ，５１ａ 誘電体基板 ４１ｂ，４１ｃ，５１ｂ ＬＰＦパターン Ｃ５１，Ｃ５２ 容量部 Ｃ５１ａ〜Ｃ５２ａ 開放端 Ｌ５１ 誘導部 Ｌ５１ａ，Ｌ５１ｂ 接続点
接続点 １６〜１８ バイアス端子 ２１〜２３ ボンディングワイヤ ４１，５１ ＬＰＦチップ ４１ａ，５１ａ 誘電体基板 ４１ｂ，４１ｃ，５１ｂ ＬＰＦパターン Ｃ５１，Ｃ５２ 容量部 Ｃ５１ａ〜Ｃ５２ａ 開放端 Ｌ５１ 誘導部 Ｌ５１ａ，Ｌ５１ｂ 接続点
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01P 1/203 H01G 4/40
Claims (4)
- 【請求項１】 容量性線路と誘導性線路とを一枚の誘電
体基板上に交互にパターン構成し，このパターンの入力
端と出力端との間で高域周波数信号を減衰させる１チッ
プ形ローパスフィルタにおいて、 前記容量性線路および前記誘導性線路の最大外形を連ね
る線が、前記誘電体基板上においてほぼ四辺形になるよ
うにパターン構成されており、 前記誘導性線路と前記容量性線路との接続点が、前記四
辺形の最大外形を連ねる線にほぼ沿った位置に配置さ
れ、 前記容量性線路の開放端部が、前記四辺形の内側方向に
形成されていることを特徴とする １チップ形ローパスフ
ィルタ。 - 【請求項２】 前記入力端と，前記出力端と，これら入
力端と出力端との間に交互にパターン構成された前記容
量性線路と前記誘導性線路とを１組とするＬＰＦパター
ンが、前記一枚の誘電体基板上に複数組配置されている
ことを特徴とする請求項１記載の１チップ形ローパスフ
ィルタ。 - 【請求項３】 前記容量性線路が、前記四辺形の各頂点
部に配置されていることを特徴とする請求項１記載の１
チップ形ローパスフィルタ。 - 【請求項４】 前記誘導性線路の一つが、前記四辺形の
少くとも１辺全部にほぼ沿って配置されていることを特
徴とする請求項１記載の１チップ形ローパスフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8183492A JP2758889B2 (ja) | 1996-07-12 | 1996-07-12 | １チップ形ローパスフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8183492A JP2758889B2 (ja) | 1996-07-12 | 1996-07-12 | １チップ形ローパスフィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1028001A JPH1028001A (ja) | 1998-01-27 |
| JP2758889B2 true JP2758889B2 (ja) | 1998-05-28 |
Family
ID=16136772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8183492A Expired - Fee Related JP2758889B2 (ja) | 1996-07-12 | 1996-07-12 | １チップ形ローパスフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2758889B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6046641A (en) * | 1998-07-22 | 2000-04-04 | Eni Technologies, Inc. | Parallel HV MOSFET high power stable amplifier |
| JP2007208671A (ja) * | 2006-02-02 | 2007-08-16 | Mitsubishi Electric Corp | マイクロ波モジュール用パッケージ |
| JP4415986B2 (ja) * | 2006-12-07 | 2010-02-17 | Ｔｄｋ株式会社 | 積層型電子部品 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2804118C2 (de) | 1978-01-31 | 1982-03-04 | Siemens AG, 1000 Berlin und 8000 München | Mikrowellen-Ringhybridschaltung in Streifenleitungstechnik |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6029242B2 (ja) * | 1978-12-28 | 1985-07-09 | 富士通株式会社 | バイアス回路モジユ−ル |
| JPS59101502U (ja) * | 1982-12-27 | 1984-07-09 | 株式会社東芝 | 超高周波回路 |
| JPS604004U (ja) * | 1983-06-20 | 1985-01-12 | 株式会社村田製作所 | ストリツプラインを用いた高周波部品 |
-
1996
- 1996-07-12 JP JP8183492A patent/JP2758889B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2804118C2 (de) | 1978-01-31 | 1982-03-04 | Siemens AG, 1000 Berlin und 8000 München | Mikrowellen-Ringhybridschaltung in Streifenleitungstechnik |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1028001A (ja) | 1998-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5357227A (en) | Laminated high-frequency low-pass filter | |
| JPH07326904A (ja) | 誘電体フィルター | |
| US6806793B2 (en) | MLC frequency selective circuit structures | |
| JP2008113432A (ja) | 積層型帯域通過フィルター | |
| JP2002261561A (ja) | フィルタ部品 | |
| US8018305B2 (en) | Electronic component | |
| JPH10270976A (ja) | 分波器パッケージ | |
| JP2758889B2 (ja) | １チップ形ローパスフィルタ | |
| WO2004034578A1 (ja) | 可変遅延線 | |
| US7782157B2 (en) | Resonant circuit, filter circuit, and multilayered substrate | |
| JP2003188626A (ja) | モジュール一体型アンテナ | |
| JP2811382B2 (ja) | 誘電体フィルタ | |
| JP2006310895A (ja) | フィルター回路、バンドパス・フィルターおよびフィルター回路の製造方法 | |
| JP2001060809A (ja) | 回路素子およびプリント配線板 | |
| JP2003258547A (ja) | アンテナ装置 | |
| JP4812243B2 (ja) | 可変遅延線 | |
| JP4009178B2 (ja) | ローパスフィルタ | |
| JP2003158467A (ja) | Ｒｆデバイスおよびそれを用いた通信機器 | |
| JP2000295007A (ja) | 積層形バンドパスフィルタ | |
| JP3650433B2 (ja) | アンテナスイッチ | |
| JP3936857B2 (ja) | 積層型誘電体フィルタ | |
| KR100764397B1 (ko) | 적층형 대역 통과 필터 | |
| KR100764398B1 (ko) | 적층형 대역 통과 필터 | |
| JP2590686B2 (ja) | 混成集積回路 | |
| JPH09306738A (ja) | インダクタ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980217 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |