JP2590686B2 - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JP2590686B2 JP2590686B2 JP5163053A JP16305393A JP2590686B2 JP 2590686 B2 JP2590686 B2 JP 2590686B2 JP 5163053 A JP5163053 A JP 5163053A JP 16305393 A JP16305393 A JP 16305393A JP 2590686 B2 JP2590686 B2 JP 2590686B2
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- adjustment
- integrated circuit
- hybrid integrated
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Waveguides (AREA)
Description
【０００１】
【産業上の利用分野】本発明は混成集積回路に関し、特
に移動体通信の送受信機等に用いる高周波の混成集積回
路に関する。
に移動体通信の送受信機等に用いる高周波の混成集積回
路に関する。
【０００２】
【従来の技術】従来のこの種の混成集積回路は、平面図
およびそのＸＹ断面図である図３（Ａ），（Ｂ）に示す
ように、放熱板４の上に半田付けされた例えば、誘電率
（εｒ）８〜１０のセラミック等の基板３上に形成され
たマイクロストリップ線路６と、マイクロストリップ線
路６に搭載されたチップ抵抗Ｒ１〜Ｒ４と、チップコン
デンサＣ１〜Ｃ８と、スルーホール７を介して放熱板４
に半田付けされ基板３に搭載されたトランジスタ１，２
と、外部回路接続用の複数のリード５とを備える。トラ
ンジスタ２の出力側マイクロストリップ線路６にはトラ
ンジスタ２の出力インピーダンス整合用のラダー状に形
成された調整回路９を備える。
およびそのＸＹ断面図である図３（Ａ），（Ｂ）に示す
ように、放熱板４の上に半田付けされた例えば、誘電率
（εｒ）８〜１０のセラミック等の基板３上に形成され
たマイクロストリップ線路６と、マイクロストリップ線
路６に搭載されたチップ抵抗Ｒ１〜Ｒ４と、チップコン
デンサＣ１〜Ｃ８と、スルーホール７を介して放熱板４
に半田付けされ基板３に搭載されたトランジスタ１，２
と、外部回路接続用の複数のリード５とを備える。トラ
ンジスタ２の出力側マイクロストリップ線路６にはトラ
ンジスタ２の出力インピーダンス整合用のラダー状に形
成された調整回路９を備える。
【０００３】従来の混成集積回路の動作について説明す
ると、細部を図４（Ａ）に示す調整回路９はコンデンサ
Ｃ７とＬＣ共振回路を構成し、次のようにして、トラン
ジスタ２の出力インピーダンスと外部回路との整合を取
る。すなわち、図４（Ａ）において、調整回路９のバー
ａ，ｂ，ｃを順次切断することにより、調整回路９のＬ
Ｃ成分が大きくなり、図４（Ｂ）に示すスミスチャート
上におけるトランジスタ２の出力インピーダンス（Ａ
点）が、誘導性（＋ｘｊ）領域をＢ点の方向に移動する
とともに、容量性（−ｘｊ）領域側（Ｃ方向）に変化す
る。したがって、チップコンデンサＣ７の容量値を変更
すなわち交換することなくインピーダンス整合の調整が
できる。
ると、細部を図４（Ａ）に示す調整回路９はコンデンサ
Ｃ７とＬＣ共振回路を構成し、次のようにして、トラン
ジスタ２の出力インピーダンスと外部回路との整合を取
る。すなわち、図４（Ａ）において、調整回路９のバー
ａ，ｂ，ｃを順次切断することにより、調整回路９のＬ
Ｃ成分が大きくなり、図４（Ｂ）に示すスミスチャート
上におけるトランジスタ２の出力インピーダンス（Ａ
点）が、誘導性（＋ｘｊ）領域をＢ点の方向に移動する
とともに、容量性（−ｘｊ）領域側（Ｃ方向）に変化す
る。したがって、チップコンデンサＣ７の容量値を変更
すなわち交換することなくインピーダンス整合の調整が
できる。
【０００４】なお、上記インピーダンス調整方法は、特
開昭６１−１３３７０２号公報（文献１）記載のマイク
ロストリップ線路に設けたインピーダンス調整用のオー
プンスタブの一部の切断によりこのインピーダンス調整
を行なう方法の一変形である。
開昭６１−１３３７０２号公報（文献１）記載のマイク
ロストリップ線路に設けたインピーダンス調整用のオー
プンスタブの一部の切断によりこのインピーダンス調整
を行なう方法の一変形である。
【０００５】
【発明が解決しようとする課題】上述した従来の混成集
積回路は、基板の誘電率が大きいため、調整回路の調整
のため切断すべきバーの間隔を実用上の最小値である２
００μｍ以下と小さくしてもインピーダンス変化量が大
きく回路の最適値に調整することが困難であるという欠
点があった。また、上記調整の容易化を図るため、低誘
電率の基板を用いると回路全体が大型化してしまい製品
としての実用化が困難になるという欠点があった。
積回路は、基板の誘電率が大きいため、調整回路の調整
のため切断すべきバーの間隔を実用上の最小値である２
００μｍ以下と小さくしてもインピーダンス変化量が大
きく回路の最適値に調整することが困難であるという欠
点があった。また、上記調整の容易化を図るため、低誘
電率の基板を用いると回路全体が大型化してしまい製品
としての実用化が困難になるという欠点があった。
【０００６】
【課題を解決するための手段】本発明の混成集積回路
は、第１の誘電率の第１の誘電体基板の一主面に搭載し
た複数の周辺回路素子を含む高周波半導体装置と、入出
力インピーダンス整合用のインピーダンス調整素子と、
このインピーダンス調整素子を除く部分を前記第１の誘
電体基板の一主面に第１のマイクロストリップ線路で形
成した前記高周波半導体装置の入出力回路を含む信号伝
送路とを備える混成集積回路において、前記インピーダ
ンス調整素子が、前記第１の誘電率よりも低い第２の誘
電率の第２の誘電体の一主面に形成した予め定めた形状
の第２のマイクロストリップ線路で形成されたことを特
徴とする。
は、第１の誘電率の第１の誘電体基板の一主面に搭載し
た複数の周辺回路素子を含む高周波半導体装置と、入出
力インピーダンス整合用のインピーダンス調整素子と、
このインピーダンス調整素子を除く部分を前記第１の誘
電体基板の一主面に第１のマイクロストリップ線路で形
成した前記高周波半導体装置の入出力回路を含む信号伝
送路とを備える混成集積回路において、前記インピーダ
ンス調整素子が、前記第１の誘電率よりも低い第２の誘
電率の第２の誘電体の一主面に形成した予め定めた形状
の第２のマイクロストリップ線路で形成されたことを特
徴とする。
【０００７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。この発明の一実施例の平面図である図１を
参照すると、この実施例の混成集積回路は、上述の従来
の混成集積回路の諸構成要素１〜７，Ｃ１〜Ｃ７，Ｒ１
〜Ｒ４に加えて、従来の調整部９の代りに調整部８を備
える。
て説明する。この発明の一実施例の平面図である図１を
参照すると、この実施例の混成集積回路は、上述の従来
の混成集積回路の諸構成要素１〜７，Ｃ１〜Ｃ７，Ｒ１
〜Ｒ４に加えて、従来の調整部９の代りに調整部８を備
える。
【０００８】この発明を特徴ずける調整部８の細部を示
す図２を参照すると、この調整部８は基板３の誘電率
（εｒ＝８〜１０）より低い誘電率の例えばテフロン系
（εｒ＝２〜３）の誘電体を用い裏面全面に接地導体を
蒸着あるいは金属箔の接着により形成した基板８１と、
基板８１の表面上に従来の調整部９と同様にマイクロス
トリップ線路として形成した調整用のバーｅ，ｆ，ｇを
有するラダー部８２とを備える。基板８１は裏面を接着
剤等で基板３の表面に接着され、ラダー部８２は半田付
けにより、マイクロストリップ線路６に接続される。
す図２を参照すると、この調整部８は基板３の誘電率
（εｒ＝８〜１０）より低い誘電率の例えばテフロン系
（εｒ＝２〜３）の誘電体を用い裏面全面に接地導体を
蒸着あるいは金属箔の接着により形成した基板８１と、
基板８１の表面上に従来の調整部９と同様にマイクロス
トリップ線路として形成した調整用のバーｅ，ｆ，ｇを
有するラダー部８２とを備える。基板８１は裏面を接着
剤等で基板３の表面に接着され、ラダー部８２は半田付
けにより、マイクロストリップ線路６に接続される。
【０００９】動作について説明すると、基板８１はベー
スの基板３に比較して誘電率がおよそ１／３〜１／５で
あり、基板３とは独立した基板であるため、それら基板
上のマイクロストリップ線路が同一の物理長でもラダー
部８２の電気長は基板３上の調整部９の電気長の１／√
３〜１／√５、平均をとって約１／２となる。したがっ
て、インピーダンス調整のために物理長を変更するため
のラダー部８２のバーｅ，ｆ，ｇの間隔を調整部９のバ
ーａ，ｂ，ｃの間隔と同一の寸法としても、他の条件が
同一であれば、電気長の変化は従来の約１／２ステップ
となり、よりきめの細かい調整が可能となる。
スの基板３に比較して誘電率がおよそ１／３〜１／５で
あり、基板３とは独立した基板であるため、それら基板
上のマイクロストリップ線路が同一の物理長でもラダー
部８２の電気長は基板３上の調整部９の電気長の１／√
３〜１／√５、平均をとって約１／２となる。したがっ
て、インピーダンス調整のために物理長を変更するため
のラダー部８２のバーｅ，ｆ，ｇの間隔を調整部９のバ
ーａ，ｂ，ｃの間隔と同一の寸法としても、他の条件が
同一であれば、電気長の変化は従来の約１／２ステップ
となり、よりきめの細かい調整が可能となる。
【００１０】以上、本発明の実施例を説明したが、本発
明は上述の実施例に限られることがなく種々の変形が可
能である。例えば、ラダー部の代りに文献１記載のよう
なオープンスタブを用いることも、本発明の趣旨を逸脱
しない限り適用できることは勿論である。
明は上述の実施例に限られることがなく種々の変形が可
能である。例えば、ラダー部の代りに文献１記載のよう
なオープンスタブを用いることも、本発明の趣旨を逸脱
しない限り適用できることは勿論である。
【００１１】
【発明の効果】以上説明したように、本発明の混成集積
回路は、インピーダンス調整素子がベース基板の誘電率
よりも低い誘電率の誘電体上に形成されるマイクロスト
リップ線路を用いた調整部を備えることにより、回路全
体を大型化することなく上記マイクロストリップ線路の
物理長の変化対応のインピーダンス変化量が小さく、回
路を容易に最適値に調整することが可能であるという効
果がある。
回路は、インピーダンス調整素子がベース基板の誘電率
よりも低い誘電率の誘電体上に形成されるマイクロスト
リップ線路を用いた調整部を備えることにより、回路全
体を大型化することなく上記マイクロストリップ線路の
物理長の変化対応のインピーダンス変化量が小さく、回
路を容易に最適値に調整することが可能であるという効
果がある。
【図１】本発明の混成集積回路の一実施例を示す平面図
である。
である。
【図２】図１の調整部の細部を示す平面図である。
【図３】従来の混成集積回路の一例を示す平面図および
断面図である。
断面図である。
【図４】図３の調整部の細部を示す平面図および調整の
一例を示すスミスチャートである。
一例を示すスミスチャートである。
１，２ トランジスタ ３，８１ 基板 ４ 放熱板 ５ リード ６ マイクロストリップ線路 ７ スルーホール ８，９ 調整部 ８２ ラダー部 Ｃ１〜Ｃ７ チップコンデンサ Ｒ１〜Ｒ４ チップ抵抗
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｐ 3/08 Ｈ０１Ｐ 3/08
Claims (3)
- 【請求項１】 第１の誘電率の第１の誘電体基板の一主
面に搭載した複数の周辺回路素子を含む高周波半導体装
置と、入出力インピーダンス整合用のインピーダンス調
整素子と、このインピーダンス調整素子を除く部分を前
記第１の誘電体基板の一主面に第１のマイクロストリッ
プ線路で形成した前記高周波半導体装置の入出力回路を
含む信号伝送路とを備える混成集積回路において、 前記インピーダンス調整素子が、前記第１の誘電率より
も低い第２の誘電率の第２の誘電体の一主面に形成した
予め定めた形状の第２のマイクロストリップ線路で形成
されたことを特徴とする混成集積回路。 - 【請求項２】 前記インピーダンス調整素子が、前記伝
送線路と直交する方向に平行に配置した予め定めた幅の
２つの第１の線路とこれら２つの第１の線路を短絡する
ように配置した横方向の複数の第２の線路とから成るは
しご形の形状のスタブ回路を備え、 前記複数の第２の線路を１つずつ切断することによりイ
ンピーダンス調整を行なうことを特徴とする請求項１記
載の混成集積回路。 - 【請求項３】 前記インピーダンス調整素子が、予め定
めた形状のオープンスタブを備え、 前記オープンスタブを予め定めた調整規則に基づいて１
ステップづつ切除することによりインピーダンス調整を
行なうことを特徴とする請求項１記載の混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5163053A JP2590686B2 (ja) | 1993-07-01 | 1993-07-01 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5163053A JP2590686B2 (ja) | 1993-07-01 | 1993-07-01 | 混成集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0722819A JPH0722819A (ja) | 1995-01-24 |
| JP2590686B2 true JP2590686B2 (ja) | 1997-03-12 |
Family
ID=15766283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5163053A Expired - Fee Related JP2590686B2 (ja) | 1993-07-01 | 1993-07-01 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2590686B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100294980B1 (ko) * | 1997-12-12 | 2001-09-17 | 김춘호 | 신호경로의길이가조절가능한분포정수라인을이용한rf스위치 |
| JP3267276B2 (ja) * | 1999-08-25 | 2002-03-18 | 株式会社村田製作所 | 可変インダクタンス素子 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07114322B2 (ja) * | 1987-02-04 | 1995-12-06 | 株式会社村田製作所 | 回路パタ−ン決定方法 |
| JPH02215209A (ja) * | 1989-02-16 | 1990-08-28 | Matsushita Electric Ind Co Ltd | マイクロ波低雑音コンバータ |
| JPH03119806A (ja) * | 1989-10-03 | 1991-05-22 | Kyocera Corp | マイクロ波平面回路調整方法 |
| JP2775192B2 (ja) * | 1990-04-19 | 1998-07-16 | 株式会社トーキン | 高周波回路インピーダンス調整方法 |
-
1993
- 1993-07-01 JP JP5163053A patent/JP2590686B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0722819A (ja) | 1995-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3062485B2 (ja) | 半導体デバイス | |
| JP2001168234A (ja) | 半導体チップ用の接地平面 | |
| JP2788838B2 (ja) | 高周波集積回路 | |
| JP2590686B2 (ja) | 混成集積回路 | |
| KR20010109151A (ko) | 면설치형 전자회로유닛 | |
| US6642617B2 (en) | Semiconductor device | |
| JPS60214601A (ja) | マイクロ波集積回路 | |
| JPH0645810A (ja) | マイクロ波増幅器及びその製造方法 | |
| JPH07263901A (ja) | 高周波部品 | |
| JP2758889B2 (ja) | １チップ形ローパスフィルタ | |
| JPH10256850A (ja) | 半導体装置及び高周波電力増幅器 | |
| JPH06291293A (ja) | 光受信モジュール | |
| JP2001326444A (ja) | チップ部品の実装基板 | |
| TW517447B (en) | Semiconductor electronic circuit unit | |
| JP2802375B2 (ja) | 電気素子・光素子混載回路の周波数特性伸張法 | |
| JP2900736B2 (ja) | インピーダンス変換素子 | |
| JP2005065170A (ja) | 高周波回路装置 | |
| JPS634662A (ja) | 電子回路装置 | |
| JPS6399566A (ja) | 高周波高出力混成集積回路 | |
| JPS6399565A (ja) | 高周波混成集積回路 | |
| JP2002217619A (ja) | イコライザ | |
| JP2004112466A (ja) | マイクロ波回路 | |
| JPS584184Y2 (ja) | バイアス用コンデンサ | |
| JPH053229A (ja) | 半導体装置 | |
| JPH0832308A (ja) | 誘電体フィルタとその特性調整方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961022 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |