JPH10270976A

JPH10270976A - 分波器パッケージ

Info

Publication number: JPH10270976A
Application number: JP12483998A
Authority: JP
Inventors: Osamu Igata; 理伊形; Yoshio Sato; 良夫佐藤; Nobuaki Hirasawa; 暢朗平沢; Hideki Omori; 秀樹大森
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1998-05-07
Filing date: 1998-05-07
Publication date: 1998-10-09
Anticipated expiration: 2019-05-10
Also published as: JP3525408B2

Abstract

(57)【要約】【課題】この発明は、分波器パッケージに関し、多層構
造のパッケージ内部に埋め込まれたストリップ線路の接
地端子数の調整によってフィルタ特性の劣化を改善する
ことを目的とする。【解決手段】それぞれ異なる帯域中心周波数を有する
２つの弾性表面波フィルタチップと、２つのフィルタ間
の位相整合用回路とを一つに収めた多層分波器パッケー
ジであって、前記位相整合用回路が積層化された少なく
とも２つのストリップ線路により形成され、前記フィル
タチップが、前記外部回路を接続するための共通信号端
子と前記ストリップ線路を接続する信号線に対して並列
に接続される並列腕の弾性表面波共振器と、直列に接続
される直列腕の弾性表面波共振器とから構成され、さら
に前記フィルタチップを接地するための接地用端子の数
が前記並列腕の弾性表面波共振器の数よりも多く設けら
れることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、弾性表面波帯域通過フ
ィルタを用いた分波器パッケージに関し、特に、位相整
合用回路を備えた多階層の分波器用パッケージに関す
る。

【０００２】近年、携帯用電話機に代表される移動通信
機器の小型化が急速に進められ、これらに使用される部
品の小型・高性能化が要望されている。これら無線通信
機器における信号の分岐、生成を行うために送信信号及
び受信信号が干渉しないように、分波器が用いられてい
る。分波器は誘電体を用いた帯域通過フィルタ、帯域阻
止フィルタあるいはそれらの組み合わせにより構成され
たものが多いが、今日では弾性表面フィルタを用いたも
のが研究開発されている。

【０００３】

【従来の技術】二つの帯域通過弾性表面波フィルタチッ
プＦ₁及びＦ₂を用いて分波器を構成する場合、互いのフ
ィルタ特性を干渉しないように設計する必要があり、そ
のために各フィルタに対して位相整合回路が付加され
る。

【０００４】これは、一般に、上記のフィルタチップＦ
₁及びＦ₂は、それぞれの通過帯域の中心周波数付近では
分波器回路全体の特性インピーダンス（通常50Ω）に近
い値を持ち、他の周波数帯域では特性インピーダンスは
はるかに大きな値を持つように設計されるが、回路パタ
ーンに存在する抵抗分等の影響のため相手のフィルタチ
ップの通過帯域において相手のフィルタ特性に対して干
渉しないようにすることは難しいためである。この位相
整合回路の定数は２つのフィルタチップの中心周波数
（ｆ₁及びｆ₂）の値とその差によって決定される。

【０００５】従来、この位相整合回路としては、Ｌ（イ
ンダクタンス）素子やＣ（コンデンサ）素子を用いるも
の、又はＬ、Ｃ成分としての役割を果たす線路を用いる
もの等が提案されている。

【０００６】例えば、特開平５−１６７３８８号公報、
及び特開平５−１６７３８９号公報には、ガラスエポキ
シ基板またはセラミック基板上に金属のストリップ線路
により位相整合回路を形成した分波器が記載されてい
る。また、２つのフィルタチップ及び位相整合回路を多
層のセラミックパッケージの中に納めたものもある。

【０００７】この従来の多層セラミックパッケージを用
いた分波器の例を図１０（ａ），（ｂ）に示す。これ
は、同図に示すように、複数のグランド層ＧＮＤと、位
相整合回路１及び２と、接地用端子３、フィルタ側信号
端子４、共通信号端子５とが設けられた多層セラミック
パッケージ６に、フィルタチップ７及び８が搭載され、
フィルタチップ７、８と各端子３、４、５間をワイヤ９
で接続している。

【０００８】パッケージ内に納められた位相整合回路１
及び２は、同図に示すように、フィルタチップの層の下
方でＧＮＤ層にはさまれた位置にあり、通常ストリップ
線路により形成され、その特性インピーダンスが共通信
号端子５に接続される外部回路の特性インピーダンスと
一致させるように作成される。これにより回路損失の低
減が図られる。

【０００９】

【発明が解決しようとする課題】しかしながら、分波器
を構成する２つの異なる中心周波数を持ったフィルタチ
ップは使用する信号の周波数により特性インピーダンス
が変化する。例えば、フィルタチップの特性インピーダ
ンスは通過帯域においては外部回路の特性インピーダン
スと略同等の値となり、阻止域においては外部回路の特
性インピーダンスよりも遙に小さいかあるいは大きな値
となる。そして、回路損失を低減するために、これらを
用いて分波器を構成する際には、フィルタチップ及び外
部回路の互いの特性を劣化させないようにしなければな
らない。そのためには、互いの通過域においては、相手
方の特性インピーダンスが無限大に且つ反射係数も略１
になっていることが理想である。

【００１０】このような理想的特性に近づけるために位
相を整合する回路が必要であり、前記したようなストリ
ップ線路を形成させることが提案されているが、この場
合、線路長に比例して抵抗も増加する。抵抗が増加する
ということは、信号の伝搬損失の発生や、分布定数にお
ける浮遊容量の増加をもたらすおそれがある。この浮遊
容量の増加は、位相回路定数等に影響を及ぼし、使用す
る信号の周波数が高周波数になる程、その影響の度合い
は大きくなる。すなわち、送受信信号の分岐の特性の劣
化となり、さらに送受信信号の伝達の損失につながる。

【００１１】また、パッケージに高誘電率の材料を使う
と、高温で各層の結合をさせなければならず、したがっ
てストリップ線路にも高融点のものを使わなければなら
ないため、上記のフィルタ特性の劣化の度合いが大きく
なる。

【００１２】そこで、この発明は、以上のような事情を
考慮してなされたものであり、分波器パッケージに内蔵
された位相整合回路であるストリップ線路の特性インピ
ーダンスの設定及び分波器パッケージの接地用端子の数
の調整によって、帯域中心周波数の異なる２つのフィル
タの特性劣化を改善することができる分波器パッケージ
を提供することを目的とする。

【００１３】ここで、ストリップ線路の特性インピーダ
ンスの値を分波器に接続される外部回路の特性インピー
ダンスの値よりも高めに設定することによって、上記２
つの特性インピーダンスを一致させた時に比べて通常帯
域の信号損失を減らし、特性劣化を改善することを目的
とする。

【００１４】また、分波用パッケージの接地用端子の数
をフィルタチップを構成する並列腕の弾性表面波共振器
の数よりも多くすることによって、阻止帯域の信号減衰
量を増加させて、特性劣化を改善することを目的とす
る。

【００１５】

【課題を解決するための手段】この発明は、それぞれ異
なる帯域中心周波数を有する２つの弾性表面波フィルタ
チップと、２つのフィルタ間の位相整合用回路とを一つ
に収めた多層分波器パッケージであって、前記位相整合
用回路が積層化された少なくとも２つのストリップ線路
により形成され、前記フィルタチップが、前記外部回路
を接続するための共通信号端子と前記ストリップ線路を
接続する信号線に対して並列に接続される並列腕の弾性
表面波共振器と、直列に接続される直列腕の弾性表面波
共振器とから構成され、さらに前記フィルタチップを接
地するための接地用端子の数が前記並列腕の弾性表面波
共振器の数よりも多く設けられることを特徴とする分波
器パッケージを提供するものである。

【００１６】ここで、前記ストリップ線路の特性インピ
ーダンス値を分波パッケージに接続される外部回路の特
性インピーダンス値よりも大きくしてもよく、特に1.11
倍±７％以内とすることが好ましい。また、前記ストリ
ップ線路の幅を、そのストリップ線路の両端において異
ならしめるようにしてもよい。

【００１７】また、前記フィルタチップと前記ストリッ
プ線路は階層化されて形成されるようにしてもよい。

【００１８】ここで、分波器パッケージは一般にアルミ
ナ又はガラスセラミックで形成されるが、高誘電率を持
つ材料であればよい。また、ストリップ線路は、金、タ
ングステン、銅等の金属が用いられるが、抵抗分が少な
く導電率の高い材料が好ましい。また、２つのストリッ
プ線路は、前記したような高誘電率の材料で作られたパ
ッケージの層間に挟まれて形成され、２つのストリップ
線路は、パッケージの層を介在して積層化して形成され
ることが好ましい。

【００１９】

【作用】この発明によれば、フィルタチップを接地する
ための接地用端子の数を、フィルタチップを構成する並
列腕の弾性表面波共振器の数よりも多く設けるため、フ
ィルタチップの阻止帯域の信号減衰量を増加させ、特性
劣化を改善することができる。

【００２０】また、ストリップ線路の特性インピーダン
スの値を分波器パッケージに接続される外部回路の特性
インピーダンス値よりも大きく設定しているため、フィ
ルタチップの通過帯域の信号損失を減らし、特性劣化を
改善することができる。

【００２１】また、フィルタチップとストリップ線路が
階層化されて形成されるため、分波器パッケージを小型
化することができる。

【００２２】

【実施例】以下、図面に示す実施例に基づいてこの発明
を詳述する。なお、これによってこの発明が限定される
ものではない。

【００２３】第１実施例図１にこの発明に関する分波器の概略構成図を示す。同
図に示すように、共通端子Ｔ−Ｔ’に対し、２つの弾性
表面波帯域通過フィルタチップＦ１及びＦ２が接続さ
れ、これらのフィルタチップとＴ−Ｔ’の間に２つの位
相整合回路１及び２が設けられる。

【００２４】ここで、共通端子Ｔ，Ｔ’は、アンテナを
通して電波を送受信する外部回路を接続する端子であ
る。また、同図のフィルタチップＦ１及びＦ２に接続さ
れ、たとえば外部の送信用回路が接続されるＦ₁用端子
及び外部の受信用回路が接続されるＦ₂用端子が設けら
れる。

【００２５】図２に分波器のフィルタチップの周波数特
性の説明図を示す。同図に示すように、弾性表面波帯域
通過フィルタチップＦ１，Ｆ２は、互いに異なる帯域中
心周波数を有しており、例えばフィルタチップＦ１の中
心周波数f₁は932MH_Z、フィルタチップＦ２の中心周波数
f₂は878MH_zに設定される。このとき、各フィルタチップ
の帯域通過特性が互いに干渉し合わないようにするた
め、すなわち、図２における各フィルタチップの通過強
度の山がなるべく干渉し合わないようにするために、位
相整合用の回路が付加される。

【００２６】図３（ａ），（ｂ）に、この発明における
多層セラミックパッケージを用いた分波器の平面図及び
断面図を示す。同図において、１，２は位相整合回路で
あり、タングステン等の材料を用いたストリップ線路に
よって形成される。ＧＮＤは、グランド層であり、２つ
のストリップ線路を間にはさんで積層される。３はこの
分波器を接地するための接地用端子であり、４は信号を
分岐した後のフィルタチップに接続されるフィルタ側信
号端子であり、５は外部回路に接続する共通側信号端子
である。

【００２７】７及び８はフィルタチップであり、ＧＮＤ
層の上方に搭載される。また、フィルタチップ７及び８
と、接地用端子３、フィルタ側信号端子４、共通側信号
端子５とはワイヤ９によって接続される。また、ストリ
ップ線路１，２と各信号端子及びフィルタチップとは階
層構造をなすため、層間にわたって形成され電気的に接
続されたスルーホール及びビアを通して結合される。

【００２８】以上のような構成を持った多層セラミック
パッケージ６はガラスセラミック材料（誘電率＝５）で
作成され、縦7.5 mm、横8.5 mm、高さ2.1 mm程度の高さ
で形成できる。

【００２９】また、ＧＮＤ層の間に埋め込まれた２つの
ストリップ線路１、２は単なる直線ラインではなく、同
一平面上で適当に折れ曲がった直線状の線路から構成さ
れる。図４にこのストリップ線路１の形状の平面図の例
を示す。なお、ストリップ線路１の長さは35mm、線幅は
0.2mm 程度である。もう１つのストリップ線路２はスト
リップ線路１と形状が異なり、長さも25mmと短いが線幅
は同じ0.2mmである。

【００３０】２つのストリップ線路は図３（ａ）、
（ｂ）に示すようにガラスセラミック材料で作成された
ＧＮＤ層の間に形成されるが、２つのストリップ線路の
パターンの特性インピーダンス値を５５Ωとするため、
各ＧＮＤ層の厚みは図３（ｂ）に示すような値とした。
ここで、ストリップ線路の特性インピーダンス値（＝55
Ω）は、外部回路の特性インピーダンス値（＝50Ω）よ
りも大きく設定している。

【００３１】図３に表面に複数の接地用端子を有する分
波器パッケージの例を示したが、まず、この接地用端子
すなわち接地用ボンディングパッドの数がフィルタチッ
プを構成するその内部の並列腕弾性表面波共振器の数よ
りも多い場合の特性について説明する。

【００３２】一般にフィルタチップの内部は、前記した
共通端子及びストリップ線路を接続する信号線に対して
並列に接続される並列腕の弾性表面波共振器とこの信号
に対して直列に接続される直列腕の弾性表面波共振器と
で構成される。

【００３３】また、図３（ａ）に示したように、フィル
タチップのこれらの共振器の一端のと、表面に存在する
接地用端子３、フィルタ側端子４、及び共通信号端子５
がワイヤ９によって接続される。ただし、この分波器は
積層化されているため、下層部のストリップ線路や接地
のためには、スルーホール及びビアが用いられる。

【００３４】図８に図３の分波器パッケージの電気的な
等価モデルを示す。ここでは、フィルタチップ７及び８
が、どちらも１つの直列腕弾性表面波共振器と、２つの
並列腕弾性表面波共振器で構成されている。また、ワイ
ヤ９によってフィルタチップは各端子と接続されるが、
ワイヤ９にはインダクタンス成分が存在し、さらに、下
層のストリップラインや接地端子と接続するためのスル
ーホールにも図に示すようなインダクタンス成分が存在
する。

【００３５】この並列腕弾性表面波共振器に接続された
ワイヤの数を変えることでフィルタの阻止帯域の信号減
衰量が変化することが知られているが、これは、ワイヤ
９及びスルーホール及びビアによるインダクタンス成分
が変化するためである。一般に、このインダクタンス成
分は、高周波信号のもれとして減衰量に悪影響を及ぼす
ので、インダクタンス成分を減少させた方がよい。

【００３６】そのため、図３（ａ）に示すように、分波
器表面に接地用端子３を並列腕弾性表面波共振器の数よ
りも多く設置する。これにより、フィルタと接地用端子
３を接続するワイヤ９の数とスルーホール及びビアの数
が並列に増加させられるため、これらが寄与していたイ
ンダクタンス成分が減少できる。

【００３７】図９に、上記したように接地用端子の数を
増加させた場合（Ａ）と並列腕弾性表面波共振器の数と
同数の接地用端子を設けた場合（Ｂ）の帯域特性の比較
例を示す。ここで、接地用端子の数を増加させる場合、
一つの並列腕弾性表面波共振器に対して少なくとも２個
設けるものとする。同図において、接地用端子の数を増
加させた場合の方が５ｄＢ程度フィルタチップの阻止帯
域において減衰量が改善できることがわかる。なお、こ
のとき図９のようにフィルタチップの通過帯域に対して
は、特性の劣化はほとんど見られない。

【００３８】また、上記のように接地端子数を増加させ
る場合の他、接地端子数を増加させずに同じ接地端子と
フィルタとを接続するワイヤの数を増加させることによ
っても減衰量を改善することができる。これらは、いず
れも前記したように、スルーホール及びワイヤに存在す
るインダクタンス成分を減少させることによると考えら
れる。

【００３９】以上のことにより、接地用端子３を、分波
器パッケージのスペースの許す限り多く設けた方が、フ
ィルタの特性を改善できる。したがって、接地用端子の
数を並列腕弾性表面波共振器の数よりも多く設けること
によって、フィルタチップの通過帯域に対しては特性の
劣化をさせずに、阻止帯域に対してのみ信号減衰量を増
加させることができる。このことは、互いに相手のフィ
ルタチップの通過帯域に対する特性が改善できることを
意味する。

【００４０】図５に、ストリップ線路の特性インピーダ
ンス値に対するフィルタ特性の変化の測定図を示す。フ
ィルタ特性値として、縦軸にストリップ線路による位相
回転後の通過帯域内ＶＳＷＲ（Voltage Standing Wave
Ratio:電圧定存波比）、ストリップ線路による位相回転
前後での相手通過帯域での反射係数変化分、ストリップ
線路による位相回転後、相手側フィルタと組み合わせた
ときの相手側フィルタチップの通過帯域における損失増
加分を示している。

【００４１】ここで、通過帯域内ＶＳＷＲは、通常２以
下で用いられるものであり、理想的なフィルタでは１を
示すものである。従って、ＶＳＷＲは、２以下でできる
だけ１に近い値を示すほうがよい。

【００４２】また、相手側通過帯域内における反射係数
は、理想的には１であることが望ましいが、通常用いら
れるフィルタでは、0.85〜0.90の値を示しており、フィ
ルタの特性劣化をさけるためには、反射係数変化分は、
反射係数をできるだけ１に近づける方向の値、すなわち
０以上であることが必須条件である。

【００４３】また、ストリップ線路の特性インピーダン
スを変化させると、損失もそれに応じて増減するが、こ
こでは、実質的な信号伝送に問題のない損失増加分とし
て０から0.5 までの範囲は許容するものとする。

【００４４】同図において、たとえば、特性インピーダ
ンスが50Ωの場合には、55Ωの場合に比べてＶＳＷＲは
良い数値を示しているが、反射係数変化分と損失増加分
の値は、悪い数値を示している。

【００４５】従って、図５において、ストリップ線路の
特性インピーダンスが50Ωよりも55Ωにした方がフィル
タの特性劣化が少ないと言うことができる。すなわち、
ストリップ線路の特性インピーダンスは、外部回路の特
性インピーダンスよりも若干大きな値を持つようにした
方が特性劣化が少ないことを意味する。また、特性イン
ピーダンスが60Ω付近になるとＶＳＷＲ値が２以上とな
り、また不整合損失の増加分が0.5を越えるようにな
り、無視できないフィルタ特性の劣化が発生しつつある
状態にある。

【００４６】そこで、実用上問題のないストリップ線路
の特性インピーダンスを選ぶ基準としてＶＳＷＲは２以
下、反射係数変化分は０以上、損失増加分は0.5 以下を
採用することにする。このとき、フィルタ特性の劣化を
押え、実質的な信号伝送に問題とならないために、スト
リップ線路の特性インピーダンスとしては、外部回路の
特性インピーダンス値５０Ωに対して、1.11倍±7%(51.
615 〜59.385Ω：図５の斜線で示した範囲)を利用する
ことができる。

【００４７】ここで、ストリップ線路の特性インピーダ
ンスの上限値としては、ＶＳＷＲが２となるものを採用
し、その下限値としては、反射係数変化分が０となるも
のを採用している。この特性インピーダンスの上限値と
下限値の範囲を外部回路の特性インピーダンス値５０Ω
で規格化したものが1.11倍±7%である。

【００４８】以上のように、位相整合回路であるストリ
ップ線路の特性インピーダンス値を外部回路の特性イン
ピーダンス値よりも大きく設定することによって、フィ
ルタチップ通過帯域の信号損失を減少し、フィルタチッ
プの特性劣化を改善することができる。

【００４９】また、２つのストリップ線路を積層化し、
さらに、フィルタチップをストリップ線路の上方に搭載
しているため、分波器パッケージ全体の大きさを小型化
することができる。また、前記のようにフィルタチップ
の特性劣化が改善できるので、分波器パッケージの製造
上の歩留りも向上させることができる。

【００５０】第２実施例次に、ストリップ線路の幅をその両端において異ならせ
た場合の分波器の実施例を示す。図３におけるような層
構成を持つ分波器において、図４に示したようなグラン
ド層の間に埋め込まれたストリップ線路のパターンの幅
を変化させるわけであるが、ストリップ線路１を例にと
るとフィルタチップと接続される側を240μｍとし、線
路長方向に対して徐々にパターン幅を狭くしていき、ス
トリップ線路の共通端子と接続される側を180μｍと
し、線路中間で200μｍとする。

【００５１】図６にストリップ線路の線路幅を異ならせ
た場合の特性インピーダンスの変化を測定した図を示
す。ただし、この中には、線路の抵抗による成分も含ま
れる。同図において、横軸が線路長に相当し、縦軸がス
トリップ線路の特性インピーダンスである。図６の上の
グラフはストリップ線路１に対応する線路長が35mmのも
のであり、下のグラフはストリップ線路２に対応する線
路長が25mmのものである。

【００５２】また、グラフの左側が線路幅の広いフィル
タチップ側であり、グラフの右側が線路幅の狭い共通端
子側である。同図のグラフより、外部回路の特性インピ
ーダンス値50Ωで規格化した場合には、ストリップ線路
の特性インピーダンスは線路幅の広いフィルタチップ側
で0.95倍、線路幅の狭い共通端子側で1.3倍、全体平均
で1.11倍となっていることがわかる。

【００５３】図７に、第１実施例におけるような線路幅
を一定にした場合と、この第２実施例における線路幅を
変化させた場合の比較の測定図を示す。横幅が周波数で
あり、縦軸が通過強度である。

【００５４】これによれば、線幅を変化させた場合の方
が通過強度が改善され、不整合損失は約0.20ｄＢとな
り、第１実施例の線幅一定の場合に比べて不整合損失が
８割程度に低減されていることがわかる。これはストリ
ップ線路の特性インピーダンス値と外部回路の特性イン
ピーダンス値は大きく異なるが、ストリップ線路により
位相回転を起こした結果、フィルタチップの特性インピ
ーダンス値が外部回路と同等の値となるため、理論値よ
り実際の不整合損失が小さくなったと考えられる。

【００５５】以上のように、ストリップ線路の線幅をそ
の両端において異ならせることによって、フィルタチッ
プの通過帯域の信号損失を減らし、フィルタチップの特
性劣化を改善することができる。また、この特性劣化の
改善によって、分波器パッケージの製造の歩留りも向上
できる。

【００５６】なお、パッケージ材料はガラスセラミック
のみならず、アルミナ（誘電率：10）を用いてもよく、
減衰量の絶対値としては多少の違いが見られるが、略同
様にフィルタの特性が改善できる。従って、パッケージ
材料としてムライト等の材料を用いても同様の結果が得
られることはいうまでもない。

【００５７】なお、以上の実施例では、２つのストリッ
プ線路を積層化し、フィルタチップとストリップ線路が
階層化された構造の分波器パッケージを用いたが、積層
化せずに、１板のガラスセラミック基板上に２つのスト
リップ線路とフィルタチップを並べて配置してもかまわ
ない。この場合底面積は増加するが、高さを低くするこ
とが可能であり、用途に応じて、積層化された構造の分
波器か、又はフィルタチップ等を並列に配置した構造の
分波器を採用すればよい。

【００５８】また、ストリップ線路とフィルタチップを
それぞれ別の基板上に配置した構造や、ガラスセラミッ
ク基板の中に２つのストリップ線路を並列に埋め込む構
造を持つように分波器を形成してもよい。

【００５９】

【発明の効果】この発明によれば、ストリップ線路の特
性インピーダンスの値を分波器パッケージに接続される
外部回路の特性インピーダンス値よりも大きく設定する
こと、ストリップ線路の両端において線路幅を異ならせ
ること、又は、接地用端子の数をフィルタチップを構成
する並列腕弾性表面波共振器の数よりも多く設けること
によって、フィルタチップの特性劣化を改善することが
できる。

【図面の簡単な説明】

【図１】この発明の一実施例である分波器の構成図であ
る。

【図２】分波器のフィルタチップの周波数特性の説明図
である。

【図３】この発明の一実施例である多層セラミックパッ
ケージを用いた分波器の平面図及び断面図である。

【図４】この発明のストリップ線路の形状の例を示す平
面図である。

【図５】この発明におけるストリップ線路の特性インピ
ーダンス値に対するフィルタ特性の変化を示す測定図で
ある。

【図６】この発明の第２実施例におけるストリップ線路
の特性インピーダンスの変化を示す測定図である。

【図７】第１実施例と第２実施例との帯域特性の比較図
である。

【図８】この発明における分波器パッケージの電気的等
価モデルである。

【図９】この発明の実施例における帯域特性の測定図で
ある。

【図１０】従来における分波器パッケージの平面図及び
断面図である。

【符号の説明】

１位相整合回路（ストリップ線路）２位相整合回路（ストリップ線路）３接地用端子４フィルタ側信号端子５共通側信号端子６多層セラミックパッケージ７フィルタチップ８フィルタチップ９ワイヤ

───────────────────────────────────────────────────── フロントページの続き (72)発明者平沢暢朗神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者大森秀樹神奈川県川崎市中原区上小田中1015番地富士通株式会社内

Claims

【特許請求の範囲】

【請求項１】それぞれ異なる帯域中心周波数を有する
２つの弾性表面波フィルタチップと、２つのフィルタ間
の位相整合用回路とを一つに収めた多層分波器パッケー
ジであって、前記位相整合用回路が積層化された少なく
とも２つのストリップ線路により形成され、前記フィルタチップが、前記外部回路を接続するための
共通信号端子と前記ストリップ線路を接続する信号線に
対して並列に接続される並列腕の弾性表面波共振器と、
直列に接続される直列腕の弾性表面波共振器とから構成
され、さらに前記フィルタチップを接地するための接地
用端子の数が前記並列腕の弾性表面波共振器の数よりも
多く設けられることを特徴とする分波器パッケージ。
【請求項２】前記ストリップ線路の特性インピーダン
ス値を前記分波器パッケージに接続される外部回路の特
性インピーダンス値よりも大きくしたことを特徴とする
請求項１記載の分波器パッケージ。
【請求項３】前記ストリップ線路の特性インピーダン
ス値を前記外部回路の特性インピーダンス値に対し、1.
11±７％以内としたことを特徴とする請求項２記載の分
波器パッケージ。
【請求項４】前記フィルタチップとストリップ線路が
階層化されて形成されることを特徴とする請求項１，２
または３記載の分波器パッケージ。